JP2002525951A - High efficiency switched gain power amplifier - Google Patents
High efficiency switched gain power amplifierInfo
- Publication number
- JP2002525951A JP2002525951A JP2000571558A JP2000571558A JP2002525951A JP 2002525951 A JP2002525951 A JP 2002525951A JP 2000571558 A JP2000571558 A JP 2000571558A JP 2000571558 A JP2000571558 A JP 2000571558A JP 2002525951 A JP2002525951 A JP 2002525951A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power amplifier
- switch
- bypass path
- hybrid circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)
Abstract
(57)【要約】 【課題】 高効率スイッチド利得パワー増幅器 【解決手段】 駆動増幅器と、スイッチと、帯域通過フィルタ及びパワー増幅器を有する増幅経路と、余分の利得と出力パワーが必要ない場合にパワー増幅器をバイパスするバイパス経路と、を含むパワー増幅回路装置である。起動増幅器からのＲＦアナログ信号は、増幅経路にスイッチングされると、帯域通過フィルタリングされて増幅される。次に、この信号は同相信号と直交位相信号に分割される。同相信号と直交位相信号のどちらかが、反転されてこれら信号の他方と加算され、加算された信号が出力ポートに送信される。駆動増幅器からのＲＦ信号がバイパス経路にスイッチングされると、パワー増幅器はオフされて、バイパス経路が、その信号を、この信号にとっては高インピーダンスとして作用するパワー増幅器の出力に方向付けする。信号はパワー増幅器から出力ポートに反射される。 (57) Abstract: A high-efficiency switched-gain power amplifier. A drive amplifier, a switch, an amplification path having a band-pass filter and a power amplifier, and a case where extra gain and output power are not required. And a bypass path for bypassing the power amplifier. When the RF analog signal from the start-up amplifier is switched to the amplification path, it is band-pass filtered and amplified. This signal is then split into an in-phase signal and a quadrature signal. Either the in-phase signal or the quadrature-phase signal is inverted and added to the other of the signals, and the added signal is transmitted to the output port. When the RF signal from the drive amplifier is switched to the bypass path, the power amplifier is turned off, and the bypass path directs the signal to the output of the power amplifier, which acts as a high impedance for this signal. The signal is reflected from the power amplifier to an output port.
Description
【０００１】[0001]
本発明は、一般的にはパワー増幅器のためのパワー利得制御に関し、より特定的
には、ＣＤＭＡなどの無線通信装置に関する。The present invention relates generally to power gain control for power amplifiers, and more particularly, to wireless communication devices such as CDMA.
【０００２】 （背景技術） 符号分割多重アクセス方式（ＣＤＭＡ）やあらゆる時分割多重アクセス方式（
ＴＤＭＡ）の技術を含む大抵の携帯通信システムなどの電子環境の多くにおいて
、モバイルユニットから出力されたＲＦパワーは広範囲の動的範囲で変動する。
ＣＤＭＡ無線電話システムでは、複数の信号が同じ周波数で同時に送信される。
これらの信号は、別々のディジタルコードで拡散されて、意図しない信号が受信
機では雑音や干渉として顕れながらも、所望の信号を検出することができる。ス
ペクトル拡散システムでは幾分かの干渉が許容されており、新たな各モバイル局
によって付加された干渉によって、各セルサイトにおける全体的な干渉が増す。
モバイル局は各々が固有の干渉レベルを導入するが、この干渉は、セルサイトに
おける自身の受信したパワーレベルによって異なる。BACKGROUND ART Code division multiple access (CDMA) and any time division multiple access (
In many electronic environments, such as most mobile communication systems including TDMA) technology, the RF power output from a mobile unit varies over a wide dynamic range.
In a CDMA radiotelephone system, multiple signals are transmitted simultaneously on the same frequency.
These signals are spread by different digital codes, and a desired signal can be detected while an unintended signal appears as noise or interference in a receiver. Some interference is tolerated in spread spectrum systems, and the interference added by each new mobile station adds to the overall interference at each cell site.
Each mobile station introduces a unique level of interference, which depends on its received power level at the cell site.
【０００３】 ＣＤＭＡシステムはパワー制御を利用して、相互干渉を最小化する。正確なパ
ワー制御は、システムの全体的干渉に寄与する過度の送信機信号パワーを避ける
ためには重要である。個別のモバイル局のパワーは、モバイル局と基地局間の距
離及びその基地局又はセクターにおける他の加入者モバイル局の数によって変化
する。[0003] CDMA systems utilize power control to minimize mutual interference. Accurate power control is important to avoid excessive transmitter signal power that contributes to the overall interference of the system. The power of an individual mobile station varies with the distance between the mobile station and the base station and the number of other subscriber mobile stations in that base station or sector.
【０００４】 一般的な携帯無線ユニットにおいては、パワー増幅器は、低送信機パワーの期
間中の電力消費を抑えるためにバイアス等級ＡＢであるが、それでも電力は消費
され続ける。一般的には、アイソレータを用いて、パワー増幅器を、後続段の付
加インピーダンスの影響からパワー増幅器を隔離する。連続的なバッテリのドロ
ーを避ける１つの方法は、スイッチで増幅器をバイパスして、次にＤＣパワーを
増幅器から除去する手段を用いることである。この方法を図７に示す。パワー増
幅回路８が、パワー増幅器３２とアイソレータ５５を持っているところが示され
ている。増幅されるＲＦ信号を有するＲＦ入力１２は、第１のスイッチ２０の極
に接続されている。増幅器がオンの場合、スイッチ２０がＲＦ入力１２を経路２
８を介してパワー増幅器３２の入力に接続する。ＲＦ信号は、増幅されてアイソ
レータ５５に出力され、次に、第２のスイッチ４２を介してパワー増幅回路８の
ＲＦ出力５４に送信される。パワー増幅器３２をバイパスするために、第１のス
イッチ２０は、ＲＦ入力１２をバイパス経路３０に接続し、第２のスイッチ４２
はその信号をＲＦ出力５４に送信する。この技法の欠点は、より高い送信パワー
が必要とされるときに、付加されたスイッチング損失を増幅器が克服しなければ
ならないという点である。これは、バイパスの恩典をうち消してしまう傾向があ
る。さらに、スイッチとアイソレータを用いるためにさらに動作パワーを必要と
し、構成する経費が高くなる。[0004] In a typical portable radio unit, the power amplifier is bias grade AB to reduce power consumption during periods of low transmitter power, but power is still being consumed. Generally, an isolator is used to isolate the power amplifier from the influence of the additional impedance of the subsequent stage. One way to avoid continuous battery draw is to use means to bypass the amplifier with a switch and then remove DC power from the amplifier. This method is shown in FIG. The power amplifier circuit 8 includes a power amplifier 32 and an isolator 55. The RF input 12 having the RF signal to be amplified is connected to the pole of the first switch 20. When the amplifier is on, switch 20 routes RF input 12 to path 2
8 to the input of the power amplifier 32. The RF signal is amplified and output to the isolator 55, and then transmitted to the RF output 54 of the power amplification circuit 8 via the second switch 42. To bypass the power amplifier 32, the first switch 20 connects the RF input 12 to the bypass path 30 and the second switch 42
Sends that signal to the RF output 54. The disadvantage of this technique is that the amplifier must overcome the added switching losses when higher transmit power is required. This tends to offset the benefits of bypass. Furthermore, the use of switches and isolators requires more operating power, which increases construction costs.
【０００５】 図６に、従来技術によるパワー増幅回路を示す。アナログ信号が駆動増幅器２
８０から帯域通過フィルタ２９８を介して第１のスイッチ２０に供給される。ス
イッチ２０は、バイパス経路３０と増幅経路２８間を交番するが、この場合、パ
ワー増幅器３２が信号を増幅する。第２のスイッチ４２は、アナログ信号を、バ
イパス経路３０又は増幅器３２の出力からサーキュレータ５５に接続し、このサ
ーキュレータ５５が信号をＲＦ出力ポート５４にルーティングする。FIG. 6 shows a conventional power amplifier circuit. Analog signal drive amplifier 2
80 to a first switch 20 via a band pass filter 298. The switch 20 alternates between the bypass path 30 and the amplification path 28. In this case, the power amplifier 32 amplifies the signal. Second switch 42 connects the analog signal from bypass path 30 or the output of amplifier 32 to circulator 55, which routes the signal to RF output port 54.
【０００６】[0006]
パワーをより貯蔵できてしかも複雑及び高価でなくてアイソレータをもっと利
用することによって組み立てることができ、それによってパワー増幅器の後に配
置された第２スイッチを取り除くことができるパワー増幅回路が当技術に必要で
ある。There is a need in the art for a power amplifier circuit that can store more power and can be assembled by utilizing more of the isolator without being complex and expensive, thereby eliminating the second switch placed after the power amplifier. It is.
【０００７】 本発明の目的は、バイパスネットワークのための合成メカニズムのようなアイ
ソレータの終端ポート、パワー増幅器出力及びＲＦ出力ポートを用いることによ
ってパワー増幅器利用の効率を高めることである。この構成によって出力スイッ
チは不要になる。[0007] It is an object of the present invention to increase the efficiency of power amplifier utilization by using an isolator termination port, power amplifier output and RF output port, such as a combining mechanism for a bypass network. This configuration eliminates the need for an output switch.
【０００８】 本発明の目的は、必要部品が少なくまた組み立てるのに複雑でない改良された
パワー増幅器を提供することである。It is an object of the present invention to provide an improved power amplifier that requires fewer parts and is less complicated to assemble.
【０００９】 本発明のさらに別の目的は、組み立てる費用がより少ない改良されたパワー増
幅器を提供することである。[0009] Yet another object of the present invention is to provide an improved power amplifier that is less expensive to assemble.
【００１０】[0010]
これらの目的及び他の目的はここに開示される発明によって実現することがで
きる。パワー増幅回路では、増幅利得が要求されないときに回路内のパワー増幅
器をバイパスするためにバイパスネットワークが備えられている。これらの低パ
ワー動作の期間中は増幅器はオフになる。バイパスネットワークはバイパス経路
及び減衰経路から成る。減衰経路は外部抵抗を用いて可変性を有し、バイパス経
路は可変性を持たない。スイッチは、増幅器への信号の流れ、又はバイパス経路
又は減衰経路を通る信号の流れを制御する。バイパスネットワークからの信号は
サーキュレータに入力され、それはその信号をパワー増幅器の出力に接続するポ
ートにルーティングする。バイパスの使用中はパワー増幅器はオフになるので、
信号に対して非常に大きなインピーダンスがかかっていると考えられる。入力パ
ワー信号のほとんどは、ＲＦ出力ポートからの通常の出口に対するサーキュレー
タに反射し戻される。外部抵抗は減衰経路とともに用いられて、利用可能な利得
工程における柔軟性を与える。These and other objects can be achieved by the invention disclosed herein. Power amplifier circuits include a bypass network to bypass the power amplifier in the circuit when amplification gain is not required. The amplifier is off during these low power operations. The bypass network consists of a bypass path and a damping path. The attenuation path has variability using an external resistance, and the bypass path has no variability. The switch controls the signal flow to the amplifier or the signal through a bypass or attenuation path. The signal from the bypass network is input to a circulator, which routes the signal to a port that connects to the output of the power amplifier. The power amplifier is turned off while using the bypass,
It is considered that a very large impedance is applied to the signal. Most of the input power signal is reflected back to the circulator for a normal exit from the RF output port. External resistance is used with the attenuation path to provide flexibility in the available gain steps.
【００１１】 本発明の別の態様では、帯域通過フィルタを増幅経路内に設置して、パワー増
幅器がバイパスされたときにフィルタリングがバイパスされる。増幅からバイパ
スへモードが変わったときに、これによって利得工程の大きさが下げられる。そ
れによって駆動増幅器は出力増幅器となり、また増幅回路に従うフィルタは全て
の好ましくないスパー（ｓｐｕｒ）を除去する。In another aspect of the invention, a bandpass filter is placed in the amplification path so that the filtering is bypassed when the power amplifier is bypassed. This reduces the magnitude of the gain step when the mode changes from amplification to bypass. Thereby, the drive amplifier becomes an output amplifier, and the filter following the amplifier circuit removes any unwanted spurs.
【００１２】 本発明の別の態様ではパワー増幅器をバイパスするときに、駆動増幅器をより
強く駆動し、従って利得工程をより自由に選択することが可能になる。Another aspect of the invention is to drive the drive amplifier more strongly when bypassing the power amplifier, thus allowing more freedom in selecting the gain step.
【００１３】[0013]
図１は本発明の広い態様を表す概略図である。一般に参照符号１０で表される
パワー増幅回路は、パワー増幅器３２、サーキュレータ５２、１連のスイッチ２
０、２４、４２、及びパワー増幅器３２の周りのバイパス経路３４、３６から構
成される。増幅されるＲＦ信号を持つＲＦ入力１２は第１スイッチ２０の極に接
続されている。パワー増幅器をオンにしてパワー増幅が必要な場合、スイッチ２
０はＲＦ入力１２を経路２８を経由してパワー増幅器３２の入力に接続する。Ｒ
Ｆ入力は増幅されて、パワー増幅器からサーキュレータ５２に向かって出力され
る。サーキュレータ５２はその信号をパワー増幅回路１０のＲＦ出力５４のポー
トにルーティングする。FIG. 1 is a schematic diagram illustrating a broad aspect of the present invention. A power amplifier circuit generally denoted by reference numeral 10 includes a power amplifier 32, a circulator 52, and a series of switches 2
0, 24, 42 and a bypass path 34, 36 around the power amplifier 32. The RF input 12 having the RF signal to be amplified is connected to the pole of the first switch 20. If the power amplifier is turned on and power amplification is required, switch 2
0 connects the RF input 12 to the input of the power amplifier 32 via path 28. R
The F input is amplified and output from the power amplifier to the circulator 52. Circulator 52 routes the signal to the port of RF output 54 of power amplifier circuit 10.
【００１４】 パワー増幅器が不要になりオフにされると、スイッチ２０は信号経路をバイパ
ス経路３６及び減衰経路３４から成るバイパスネットワーク４８にスイッチング
する。バイパス経路３６を通って信号を送るために、スイッチ２４及び４２は第
１ポジションにスイッチングして信号はバイパス経路３６を通って流れる。また
スイッチ２４及び４２は信号が減衰経路３４を通って流れるようにスイッチング
することもできる。信号はスイッチ４２からサーキュレータ５２の入力に送信さ
れる。サーキュレータ５２は、パワー増幅器３２の出力５０に接続するポートに
その信号をルーティングする。パワー増幅器５０の出力は信号に対する高インピ
ーダンスとして作用し、従ってその信号はサーキュレータ５２に反射し戻され、
サーキュレータは信号を増幅回路１０のＲＦ出力５４のポートにルーティングす
る。When the power amplifier is no longer needed and is turned off, switch 20 switches the signal path to a bypass network 48 consisting of bypass path 36 and attenuation path 34. To send a signal through the bypass path 36, the switches 24 and 42 switch to the first position and the signal flows through the bypass path 36. Switches 24 and 42 can also switch so that the signal flows through attenuation path 34. The signal is transmitted from switch 42 to the input of circulator 52. Circulator 52 routes the signal to a port that connects to output 50 of power amplifier 32. The output of power amplifier 50 acts as a high impedance to the signal, so that the signal is reflected back to circulator 52,
The circulator routes the signal to the port of the RF output 54 of the amplifier circuit 10.
【００１５】 図２は、モバイル局の信号処理回路における本発明のパワー増幅器の使用法を
表す概略図である。例示のＣＤＭＡシステムでは直交信号化を用いて、モバイル
局−基地局の局リンク上に又は「逆」チャネル上に、適切な信号対雑音比を与え
る。例えばデコーダによってデータに変換された音声から成るデータビット２０
０が、エンコーダ２００に供給され、そこでそのビットはたたみこみによってエ
ンコーディングされる。そのデータのビット速度がエンコーダ２０２のビット処
理速度よりも小さいときは、コードシンボル反復を用いてエンコーダ２０２はそ
の入力データビット２００を反復して、エンコーダ２０２の動作速度に一致する
ビット速度で反復データストリームを生成する。例示の実施形態ではエンコーダ
２０２はデータビット２００を１１．６キロビット／秒の公称ビット速度（Ｒｂ ）で受信して、Ｒｂ／ｒ＝３４．８シンボル／秒を生じる。ここで“ｒ”はエン
コーダ２０２のコード速度（例えば、１／３）を表す。それからエンコーディン
グされたデータはブロックインターリーバ２０４に送られそこでブロックインタ
ーリーブされる。FIG. 2 is a schematic diagram illustrating the use of the power amplifier of the present invention in a signal processing circuit of a mobile station. The exemplary CDMA system uses orthogonal signaling to provide an appropriate signal-to-noise ratio on the mobile station-base station station link or on the "reverse" channel. Data bits 20 consisting of, for example, speech converted to data by a decoder
A zero is provided to encoder 200, where the bits are encoded by convolution. If the bit rate of the data is less than the bit processing rate of encoder 202, then using code symbol repetition, encoder 202 repeats its input data bits 200 to repeat the data at a bit rate that matches the operating rate of encoder 202. Create a stream. In the exemplary embodiment the encoder 202 receives the data bits 200 at a nominal bit rate of 11.6 kbit / s (R b), results in a R b /r=34.8 symbols / sec. Here, “r” represents the code speed (for example, １ ／) of the encoder 202. The encoded data is then sent to block interleaver 204 where it is block interleaved.
【００１６】 ６４進法の直交変調器２０６によってシンボルは、（１／ｒ）（Ｒｂ／ｌｏｇ ２ ６４）＝５，８００文字／秒の速度で、ｌｏｇ２６４＝６シンボルを含む文字
にグループ化され、６４文字の存在が可能になる。好ましい実施形態では、各文
字は長さ６４のＷａｌｓｈシーケンスにエンコーディングされる。すなわち各Ｗ
ａｌｓｈシーケンスは６４バイナリビット又は「チップ」を含み、それは長さ６
４の６４個のＷａｌｓｈコードの１セットである。６４個の直交コードは、Ｗａ
ｌｓｈコードがマトリックスの単一の行又は列であるような６４×６４Ｈａｄａ
ｍａｒｄマトリックスからのＷａｌｓｈコードに対応する。The symbol is represented by (1 / r) (Rb/ Log 2 64) = log at a rate of 5,800 characters / second264 = characters containing 6 symbols
To allow for the presence of 64 characters. In the preferred embodiment, each statement
The character is encoded into a Walsh sequence of length 64. That is, each W
The alsh sequence contains 64 binary bits or "chips", which are of length 6
4 is one set of 64 Walsh codes. The 64 orthogonal codes are Wa
64 × 64 Hada such that the lsh code is a single row or column of a matrix
Corresponds to the Walsh code from the mard matrix.
【００１７】 変調器２０６によって生成されたＷａｌｓｈシーケンスは排他的ＯＲ結合器２
０８に送られて、結合器でそれは特定のモバイル局に固有のＰＮコードで「カバ
ーされる」又は多重化される。そのようなロングＰＮコードは、使用者ＰＮロン
グコードマスクに従ってＰＮロングコード発生器２１０によって速度Ｒｃで生成
される。例示の実施形態ではロングコード発生器１０は１．２２８８Ｍｈｚの例
示のチップ速度Ｒｃで動作して、Ｗａｌｓｈチップ当たり４つのＰＮチップを生
成する。排他的ＯＲ結合器２０８の出力は、同一の信号Ａ及びＢに分割される。
信号Ａ及びＢは後述するように図３の排他的ＯＲ結合器２５６及び２５４に入力
される。The Walsh sequence generated by modulator 206 is an exclusive OR combiner 2
At 08, it is "covered" or multiplexed with a PN code specific to the particular mobile station at the combiner. Such long PN code is generated at a rate R c by PN long code generator 210 in accordance with the user PN long code mask. Long code generator 10 in the illustrated embodiment operates in the exemplary chip rate R c of 1.2288 Mhz, it generates four PN chips per Walsh chip. The output of exclusive OR combiner 208 is split into identical signals A and B.
Signals A and B are input to exclusive OR combiners 256 and 254 in FIG. 3, as described below.
【００１８】 図３は、モバイル局のＲＦ送信機２５０の例示の実現を表す概略図である。Ｃ
ＤＭＡスペクトル拡散の応用例では、図２の排他的ＯＲ結合器２０８からの出力
Ａ及びＢとともに、１対の短いＰＮシーケンスＰＮＩ及びＰＮＱが、ＰＮＩ発生
器２５２及びＰＮＱ発生器２５４によって排他的ＯＲ結合器２５６及び２５８に
それぞれ供給される。ＰＮＩ及びＰＮＱシーケンスは、同相（Ｉ）及び直交位相
（Ｑ）通信チャネルにそれぞれ関連し、また一般的に各使用者ＰＮロングコード
の長さよりも非常に短い長さ（３２，７６８チップ）を持つ。その結果生成した
Ｉチャネルコード拡散シーケンス２６０及びＱチャネルコード拡散シーケンス２
６２はそれからベースバンドフィルタ２６４及び２６６にそれぞれ渡される。FIG. 3 is a schematic diagram illustrating an exemplary implementation of a mobile station RF transmitter 250. C
In a DMA spread spectrum application, a pair of short PN sequences PN I and PN Q , along with outputs A and B from exclusive OR combiner 208 of FIG. 2, are provided by PN I generator 252 and PN Q generator 254. It is supplied to exclusive OR combiners 256 and 258, respectively. The PN I and PN Q sequences are associated with in-phase (I) and quadrature-phase (Q) communication channels, respectively, and are generally much shorter (32,768 chips) than the length of each user PN long code. have. The resulting I channel code spreading sequence 260 and Q channel code spreading sequence 2
62 is then passed to baseband filters 264 and 266, respectively.
【００１９】 ディジタル／アナログ（Ｄ／Ａ）変換器２７０及び２７２が設置されてディジ
タルＩチャネル及びＱチャネル情報をそれぞれアナログ形態に変換する。Ｄ／Ａ
変換器２７０及び２７２によって生成されたアナログ波形は、局部発振器（ＬＯ
）の搬送周波数信号Ｃｏｓ（２πｆｔ）及びＳｉｎ（２πｆｔ）でそれぞれミク
サ２８８及び２９０に送られ、そこでそれらはミキシングされて加算器２９２に
渡される。直交位相搬送信号Ｃｏｓ（２πｆｔ）及びＳｉｎ（２πｆｔ）が適切
な周波数発生源（図示せず）から供給される。これらのミキシングされたＩＰ信
号は加算器２９２で加算されてミクサ２９４に送られる。Digital / analog (D / A) converters 270 and 272 are provided to convert digital I-channel and Q-channel information into analog form, respectively. D / A
The analog waveform generated by the converters 270 and 272 is
) Are sent to mixers 288 and 290, respectively, where they are mixed and passed to adder 292. The quadrature carrier signals Cos (2πft) and Sin (2πft) are supplied from a suitable frequency source (not shown). These mixed IP signals are added by an adder 292 and sent to a mixer 294.
【００２０】 ミクサ２９４は加算された信号を周波数合成器２９６からのＲＦ周波数でミキ
シングして、周波数アップ変換をＲＦ周波数帯域に与える。それからＲＦは帯域
通過フィルタリング２９８されて、本発明の高効率パラレルステージＲＦ増幅器
１０に送られる。フィルタ２９３はアップ変換２９６に起因する好ましくないス
パーを取り除く。類似のフィルタ（図示せず）を増幅回路に従って配置して、回
路がバイパスモードで動作しているときに好ましくないスパーを取り除くことが
できる。バイパスモードでは、先行する駆動増幅器は出力増幅器になり、また増
幅器の非線形性のためにミキシングから余分なスパーを取り除くためにフィルタ
リングが必要になる。このフィルタリングは類似のフィルタ（図示せず）によっ
て達成され、従って後出の図４及び５に示されるように帯域通過フィルタ２９８
を増幅経路内に配置することができる。これによってさらに利得工程を選択する
際の自由度が増す。The mixer 294 mixes the added signal with the RF frequency from the frequency synthesizer 296 and provides frequency up-conversion to the RF frequency band. The RF is then bandpass filtered 298 and sent to the high efficiency parallel stage RF amplifier 10 of the present invention. Filter 293 removes unwanted spurs due to up-conversion 296. A similar filter (not shown) can be placed according to the amplifier circuit to remove unwanted spurs when the circuit is operating in bypass mode. In bypass mode, the preceding drive amplifier becomes an output amplifier and requires filtering to remove extra spurs from the mixing due to amplifier non-linearity. This filtering is accomplished by a similar filter (not shown), and thus a bandpass filter 298 as shown in FIGS.
Can be placed in the amplification path. This further increases the degree of freedom in selecting the gain step.
【００２１】 図４は、アナログ信号がバイパス経路３０及び増幅経路２８間でスイッチング
される本発明の第２の実施形態である。しかしながら帯域通過フィルタリング２
９８は増幅経路２８内だけで行われる。従って信号は帯域通過フィルタリング２
９８され、パワー増幅器３２に送り込まれて増幅されサーキュレータ５５に送信
され、サーキュレータはその信号をＲＦ出力ポート５４に向けてルーティングす
る。第１スイッチ２０がアナログ信号を増幅経路を通るよう方向付けするときは
、サーキュレータ５５はスイッチ４３、抵抗４５及び回路の出力ポート５４を通
って接地される。従ってこの構成によって、反射された又は戻されたＲＦ信号が
ＲＦ出力ポート５４の方向からサーキュレータ５５に入るとき、反射信号はサー
キュレータ５５によって接地にルーティングされる。第１スイッチ２０がアナロ
グ信号をバイパス経路３０にスイッチングすると、第２スイッチ４３はバイパス
経路３０をサーキュレータ５５に接続し、また信号は増幅器の出力に向けてルー
ティングされる。これは高インピーダンスとして現れ、信号をアイソレータ５５
を通ってＲＦ出力ポート５５へ反射し戻す。FIG. 4 shows a second embodiment of the present invention in which an analog signal is switched between the bypass path 30 and the amplification path 28. However, bandpass filtering 2
98 is performed only in the amplification path 28. Therefore, the signal is bandpass filtered 2
The signal is fed to the power amplifier 32, amplified and transmitted to the circulator 55, which routes the signal to the RF output port 54. When the first switch 20 directs the analog signal through the amplification path, the circulator 55 is grounded through the switch 43, the resistor 45 and the output port 54 of the circuit. Thus, with this configuration, as the reflected or returned RF signal enters the circulator 55 from the direction of the RF output port 54, the reflected signal is routed to ground by the circulator 55. When the first switch 20 switches the analog signal to the bypass path 30, the second switch 43 connects the bypass path 30 to the circulator 55 and the signal is routed to the output of the amplifier. This manifests itself as a high impedance signal that
And reflected back to the RF output port 55.
【００２２】 高出力パワーが必要でない場合は、パワー増幅器３２がオフにされ第１スイッ
チ２０がバイパス経路３０にスイッチングし、それによってパワー増幅器３２は
バイパスされて、駆動増幅器２８０はパワー増幅器のように動作する。第２スイ
ッチ４３はバイパス経路３０をサーキュレータ５５に接続する。このモードでの
入力信号はバイパス経路３０を通ってサーキュレータ５５にルーティングされる
。その信号はサーキュレータによってパワー増幅器３２の出力にルーティングさ
れ、アイソレータ５５を通ってまたＲＦ出力ポート５４の出力に反射し戻される
。If high output power is not required, the power amplifier 32 is turned off and the first switch 20 switches to the bypass path 30, whereby the power amplifier 32 is bypassed and the drive amplifier 280 is like a power amplifier. Operate. The second switch 43 connects the bypass path 30 to the circulator 55. Input signals in this mode are routed to circulator 55 through bypass path 30. The signal is routed by the circulator to the output of the power amplifier 32 and is reflected back through the isolator 55 and back to the output of the RF output port 54.
【００２３】 図５には、駆動増幅器２８０、及び第１スイッチ２０の前で増幅された信号を
フィルタリングする帯域通過フィルタ２９８を備える本発明の第３の実施形態が
示される。帯域通過フィルタ２９８からの出力は、増幅経路２８とバイパス経路
３０間のスイッチングを行う第１スイッチ２０によってスイッチングされる。増
幅経路内のパワー増幅器３２は信号を増幅してサーキュレータ５５に送信し、サ
ーキュレータはその信号をＲＦ出力ポート５４に向けてルーティングする。第２
スイッチ２０は、フィルタリングされた信号を増幅経路２８又はバイパス経路３
０に交互に送信する。第２スイッチ４３はバイパス経路内に設置されて、サーキ
ュレータ５５を第１モードの抵抗４５を通じて接地し、またサーキュレータ５５
を第２モードのバイパス経路３０に接続する。抵抗４５は例えば５０オームの値
を持つことができる。FIG. 5 shows a third embodiment of the invention comprising a drive amplifier 280 and a bandpass filter 298 for filtering the signal amplified before the first switch 20. The output from the band pass filter 298 is switched by the first switch 20 that switches between the amplification path 28 and the bypass path 30. Power amplifier 32 in the amplification path amplifies and sends the signal to circulator 55, which routes the signal to RF output port 54. Second
The switch 20 outputs the filtered signal to the amplification path 28 or the bypass path 3
Transmitted to 0 alternately. The second switch 43 is provided in the bypass path, grounds the circulator 55 through the first mode resistor 45, and connects the circulator 55
Are connected to the bypass path 30 in the second mode. Resistor 45 can have a value of, for example, 50 ohms.
【００２４】 第２スイッチ４３が第２モードにあるときは、ＲＦ出力ポート５４からのいか
なるフィードバック又は戻り信号も接地にルーティングされる。スイッチ２０が
第１モードで信号をバイパス経路３０に送信するとき、スイッチ４３はその信号
をバイパス経路３０からサーキュレータ５５に送信する。サーキュレータ５５は
信号をパワー増幅器の出力にルーティングし、それは大きなインピーダンスを作
用させて信号のほとんどをサーキュレータ５５に反射し戻す。それから信号はＲ
Ｆ出力ポート５４に向けてルーティングされる。従って、信号は減衰経路にスイ
ッチングされないという事実のために、スイッチ４３はアイソレーションを付加
する。この実施形態はただ１つの利得工程が望まれる場合に適用可能である。When the second switch 43 is in the second mode, any feedback or return signal from the RF output port 54 is routed to ground. When switch 20 transmits a signal to bypass path 30 in the first mode, switch 43 transmits the signal from bypass path 30 to circulator 55. The circulator 55 routes the signal to the output of the power amplifier, which applies a large impedance to reflect most of the signal back to the circulator 55. Then the signal is R
Routed to F output port 54. Thus, switch 43 adds isolation due to the fact that the signal is not switched into the attenuation path. This embodiment is applicable where only one gain step is desired.
【００２５】 好ましい実施形態の前記の説明は、当業者の全てに本発明の実現又は利用を可
能にするために提供される。本実施形態への各種の変更は当業者にとっては容易
に明らかであり、ここで定められた一般的な原理は、発明の才を用いなくとも他
の実施形態に適用することが可能である。従って、本発明はここで示された実施
形態に限定するものではなく、ここに開示された原理及び新しい特徴に則った最
も広い範囲で適用されることを意図するものである。The foregoing description of the preferred embodiments is provided to enable any person skilled in the art to make or use the present invention. Various modifications to the present embodiment will be readily apparent to those skilled in the art, and the general principles set forth herein can be applied to other embodiments without resort to the invention. Accordingly, the present invention is not intended to be limited to the embodiments shown, but is to be accorded the widest scope consistent with the principles and novel features disclosed herein.
【図１】 本発明による第１の実施形態の平面図である。FIG. 1 is a plan view of a first embodiment according to the present invention.
【図２】 本発明による高効率パワー増幅器が組み込まれるモバイルスペクトル拡散送信
機のブロック図である。FIG. 2 is a block diagram of a mobile spread spectrum transmitter incorporating a high efficiency power amplifier according to the present invention.
【図３】 図２のスペクトル拡散送信機内に含まれるＲＦ送信機の例示実現例である。FIG. 3 is an exemplary implementation of an RF transmitter included in the spread spectrum transmitter of FIG.
【図４】 本発明による第２の実施形態の平面図である。FIG. 4 is a plan view of a second embodiment according to the present invention.
【図５】 本発明による第３の実施形態の平面図である。FIG. 5 is a plan view of a third embodiment according to the present invention.
【図６】 従来技術による増幅回路の平面図である。FIG. 6 is a plan view of an amplifier circuit according to the related art.
【図７】 従来技術によるパワー増幅器の平面図である。FIG. 7 is a plan view of a conventional power amplifier.
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ， ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，Ｓ Ｌ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ハンゼカー、ダーリン アメリカ合衆国 カリフォルニア州 92129 サン・ディエゴ、ピピット・プレ イス 7780 (72)発明者 カマリロ、リチャード・ジェイ アメリカ合衆国 カリフォルニア州 92129 サン・ディエゴ、ビア・コルメナ ー 12626 Ｆターム(参考） 5J091 AA01 AA41 AA63 CA36 CA92 FA11 HA25 HA26 HA38 KA00 KA23 KA26 KA32 KA34 KA41 KA44 KA53 KA68 SA14 TA01 5J092 AA01 AA41 AA63 CA36 CA92 FA11 HA25 HA26 HA38 KA00 KA23 KA26 KA32 KA34 KA41 KA44 KA53 KA68 SA14 TA01 5K060 BB00 CC04 DD04 HH06 LL01 5K067 AA41 BB02 BB21 CC10 EE02 EE10 ──────────────────────────────────────────────────続 き Continuation of front page (81) Designated country EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE ), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID , IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW (72) Inventor Hanzeker Darling, United States 92129 San Diego, Pipit Place, California 7780 (72) Inventor Camarillo, Richard Jay United States 92129 San Diego, Via Colmenar 12626 F-term (reference) 5J091 AA01 AA41 AA63 CA36 CA92 FA11 HA25 HA26 HA38 KA00 KA23 KA26 KA32 KA34 KA41 KA44 KA53 KA68 SA14 TA01 5J092 AA01 AA41 AA63 CA36 CA92 FA11 HA25 HA26 HA38 KA00 KA23 KA26 KA32 KA34 KA41 KA44 KA53 KA68 SA14 TA01 5K060 BB H06 LL01 5K067 AA41 BB02 BB21 CC10 EE02 EE10
Claims (51)
通って前記増幅器にスイッチングする手段と、 前記バイパスネットワークと、前記パワー増幅器の出力と、前記ＲＦ出力と、
を接続するサーキュレータであり、前記接続によって、前記バイパスネットワー
クから前記サーキュレータに入力された前記ＲＦ信号が、前記パワー増幅器の出
力にルーティングされ、前記パワー増幅器出力から前記サーキュレータに入力さ
れた前記ＲＦ信号が、前記ＲＦ出力ポートにルーティングされる、サーキュレー
タ、 を備えるパワー増幅回路装置。A power amplifier having an input and an output; an RF input port; an RF output port; means for bypassing the power amplifier via a bypass network; and an RF signal from the RF input port to the bypass network. Means for switching between the inputs to the amplifier; the bypass network; the output of the power amplifier; the RF output;
A circulator that connects the RF signal input to the circulator from the bypass network to the output of the power amplifier, and the RF signal input to the circulator from the power amplifier output. And a circulator routed to the RF output port.
チング手段が、前記ＲＦ信号を前記バイパスネットワークに対して、前記ＲＦ信
号が、前記パワー増幅器をバイパスし、前記サーキュレータ中をルーティングし
て前記パワー増幅器出力に向かい、前記パワー増幅器によって反射されて、前記
サーキュレータ中をルーティングして前記ＲＦ出力ポートに到達するように、ス
イッチングする、請求項１に記載のパワー増幅回路装置。2. When the power of the power amplifier is turned off, the first switching means routes the RF signal to the bypass network, the RF signal bypassing the power amplifier and routing through the circulator. The power amplifying circuit device according to claim 1, wherein switching is performed so as to be directed toward the output of the power amplifier, reflected by the power amplifier, and routed through the circulator to reach the RF output port.
、前記バイパス経路と前記減衰経路間をスイッチングする第２の手段と、を含む
、請求項１に記載のパワー増幅回路装置。3. The power amplifying circuit device according to claim 1, wherein the bypass network includes a bypass path, an attenuation path, and second means for switching between the bypass path and the attenuation path.
るためにグランドに接続された外部抵抗を含む、請求項３に記載のパワー増幅回
路装置。4. The power amplifier circuit of claim 3, wherein said attenuation path includes an external resistor connected to ground to provide flexibility in providing a gain stage.
ング手段が前記ＲＦ入力ポートを前記バイパスネットワークに接続し、また、前
記第１のスイッチング手段が前記バイパス経路にスイッチングすると、前記ＲＦ
信号が前記バイパス経路を通過して、前記サーキュレータ中をルーティングして
前記パワー増幅器の出力に向かい、前記パワー増幅器によって反射されて、前記
サーキュレータ中をルーティングして前記ＲＦ出力ポートに到達する、請求項３
に記載のパワー増幅回路装置。5. When the power of said power amplifier is turned off, said first switching means connects said RF input port to said bypass network, and said first switching means switches to said bypass path, The RF
The signal passes through the bypass path and is routed through the circulator to the output of the power amplifier and is reflected by the power amplifier to route through the circulator and reach the RF output port. 3
3. The power amplifier circuit device according to claim 1.
グ手段が前記ＲＦ入力ポートを前記バイパスネットワークに接続し、また、前記
第２のスイッチング手段が前記減衰経路にスイッチングすると、前記ＲＦ信号が
、前記減衰経路を通過して、前記サーキュレータ中をルーティングして前記パワ
ー増幅器に向かい、前記パワー増幅器によって反射されて、前記サーキュレータ
中をルーティングして前記ＲＦ出力ポートに到達する、請求項３に記載のパワー
増幅回路装置。6. When the power of the power amplifier is turned off and the first switching means connects the RF input port to the bypass network, and the second switching means switches to the attenuation path, The RF signal is routed through the attenuation path and through the circulator to the power amplifier, reflected by the power amplifier and routed through the circulator to reach the RF output port. 4. The power amplifier circuit device according to 3.
グ手段が前記ＲＦ入力ポートを前記パワー増幅器の入力に接続すると、前記第２
のスイッチング手段が、前記減衰経路を前記サーキュレータにスイッチングして
、逆アイソレーションを最小化し、また、発振から保護する、請求項４に記載の
パワー増幅回路装置。7. When the power of the power amplifier is turned on and the first switching means connects the RF input port to the input of the power amplifier,
The power amplifying circuit device according to claim 4, wherein the switching means switches the attenuation path to the circulator to minimize reverse isolation and protect against oscillation.
記載のパワー増幅回路装置。8. The power amplifying circuit device according to claim 4, wherein said external resistor is a variable resistor for gain adjustment.
クと、前記バイパスネットワークに接続されたサーキュレータと、前記パワー増
幅器の出力と、前記ＲＦ出力とを持つパワー増幅回路において、動的範囲を最大
化する方法において、 前記パワー増幅器のパワーをオフする工程と、 ＲＦ信号を前記ＲＦ入力ポートから前記バイパスネットワークにスイッチング
する工程と、 前記ＲＦ信号を前記バイパスネットワークから前記サーキュレータを介して前
記パワー増幅器に向けてルーティングする工程と、 前記パワー増幅器に入射される前記ＲＦ信号のかなりの部分を前記サーキュレ
ータに反射して戻す工程と、 前記反射したＲＦ信号を前記サーキュレータを介して前記ＲＦ出力ポートにル
ーティングする工程と、 を含む動的範囲を最大化する方法。9. A dynamic amplification circuit having an RF input port and an RF output port, a bypass network, a circulator connected to the bypass network, an output of the power amplifier, and the RF output. Turning off the power amplifier; switching an RF signal from the RF input port to the bypass network; and transmitting the RF signal from the bypass network via the circulator to the power amplifier. Routing the reflected RF signal back to the circulator, and routing the reflected RF signal through the circulator to the RF output port. And How to maximize dynamic range.
る、前記増幅経路上に置かれた帯域通過フィルタと、 前記フィルタリング済み信号を増幅して増幅済み信号を発生する、前記増幅経
路上に置かれたパワー増幅器と、 前記増幅済み信号をＲＦ出力ポートにルーティングするサーキュレータであっ
て、前記第１のスイッチング手段が前記バイパス経路にスイッチングすると、前
記バイパス経路が前記駆動増幅器の出力を前記サーキュレータに接続し、この場
合、前記バイパス経路が、前記サーキュレータに対して、前記バイパス経路から
前記サーキュレータに対する前記ＲＦアナログ信号入力が前記パワー増幅器にル
ーティングされるように接続する、サーキュレータと、 前記バイパス経路上に置かれた第２のスイッチング手段であり、前記第２のス
イッチング手段が、接続部を、前記バイパス経路とグランド間にある前記サーキ
ュレータに対して抵抗を介してスイッチングし、これによって、前記第２のスイ
ッチング手段がグランドに接続すると、前記ＲＦ出力ポートの方向から後出の回
路に復帰したパワーがグランドにルーティングされて、後出のパワー増幅回路装
置を隔離する、第２のスイッチング手段と、 を備えるパワー増幅回路装置。10. A drive amplifier for transmitting an RF analog signal, first means for switching the RF signal between a bypass path and an amplification path, and filtering the RF analog signal to generate a filtered signal. A band-pass filter located on an amplification path; a power amplifier located on the amplification path for amplifying the filtered signal to generate an amplified signal; and routing the amplified signal to an RF output port. A circulator, wherein when the first switching means switches to the bypass path, the bypass path connects an output of the drive amplifier to the circulator, and in this case, the bypass path is connected to the circulator with respect to the circulator. The RF from the bypass path to the circulator A circulator for connecting a analog signal input to be routed to the power amplifier; and second switching means located on the bypass path, the second switching means connecting a connection to the bypass path. When the second switching means is connected to the ground, the power returned to the circuit below from the direction of the RF output port is connected to the ground. A second switching means that is routed to isolate a power amplification circuit device described later.
るように置かれた帯域通過フィルタと、 前記フィルタリング済み信号をバイパス経路と増幅経路間でスイッチングする
第１の手段と、 前記フィルタリング済み信号を増幅して増幅済み信号を発生する、前記増幅経
路上に置かれたパワー増幅器と、 前記増幅済み信号をＲＦ出力ポートにルーティングするサーキュレータであっ
て、前記第１のスイッチング手段が前記バイパス経路に接続すると、前記バイパ
ス経路が前記帯域通過フィルタの出力を前記サーキュレータに接続し、この場合
、前記前記バイパス経路が前記サーキュレータに対して、前記バイパス経路から
の前記サーキュレータに対する前記フィルタリング済み信号入力が前記パワー増
幅器にルーティングされるように接続する、サーキュレータと、 前記バイパス経路上に置かれた第２のスイッチング手段であり、前記第２のス
イッチング手段が、接続部を、前記バイパス経路とグランド間にある前記サーキ
ュレータに抵抗を介してスイッチングし、これによって、前記第２のスイッチン
グ手段がグランドに接続すると、前記ＲＦ出力ポートの方向から後出の回路に復
帰したパワーがグランドにルーティングされて後出のパワー増幅回路装置を隔離
する、第２のスイッチング手段と、 を備えるパワー増幅回路装置。11. A drive amplifier for transmitting an RF analog signal, a band-pass filter arranged to filter the RF analog signal to generate a filtered signal, and a filter for passing the filtered signal between a bypass path and an amplification path. First means for switching the amplified signal to generate an amplified signal by amplifying the filtered signal; and a circulator for routing the amplified signal to an RF output port. When the first switching means is connected to the bypass path, the bypass path connects the output of the band-pass filter to the circulator. In this case, the bypass path is connected to the circulator by the bypass path. From the circulator to the A circulator for connecting a filtered signal input to be routed to the power amplifier; and second switching means located on the bypass path, the second switching means connecting a connection to the bypass. The circulator between the path and the ground is switched via a resistor, so that when the second switching means is connected to the ground, the power returned to the subsequent circuit from the direction of the RF output port is routed to the ground. And a second switching means for isolating the power amplification circuit device to be described later.
に備える、請求項１１に記載のパワー増幅回路装置。12. The power amplifying circuit device according to claim 11, further comprising means for controlling said first and second switching means.
ー増幅回路装置。13. The power amplifying circuit device according to claim 11, wherein said resistance is about 50 ohms.
チングすると、前記パワー増幅器のパワーがオフされる、請求項１０に記載のパ
ワー増幅回路装置。14. The power amplifying circuit device according to claim 10, wherein when the first switching unit switches to the bypass path, the power of the power amplifier is turned off.
チングすると、前記パワー増幅器のパワーがオフされる、請求項１１に記載のパ
ワー増幅回路装置。15. The power amplifying circuit device according to claim 11, wherein when the first switching means switches to the bypass path, the power of the power amplifier is turned off.
１のスイッチと、を有するパワー増幅回路装置であって、 前記増幅経路が、 前記アナログ信号をフィルタリングして、フィルタリング済み信号を発生する
帯域通過フィルタと、 前記フィルタリング済み信号を受信して、増幅済み信号を発生するパワー増幅
器と、 前記増幅済み信号を同相信号と直交位相信号に分割する第１のハイブリッド回
路と、 前記同相信号を反転させて反転済み信号を発生し、また、前記反転済み信号と
前記直交位相信号を加算して加算済み信号を発生する第２のハイブリッド回路と
、 を含み、 前記第１のスイッチが前記アナログ信号を前記バイパス経路にスイッチングす
ると、前記バイパス経路が、前記駆動増幅器の出力を前記第２のハイブリッド回
路の隔離されたポートと接続し、これによって、前記駆動増幅器から送信された
前記アナログ信号が前記パワー増幅器から反射され、出力ポートにルーティング
される、 パワー増幅回路装置。16. A power amplifier circuit device comprising: a drive amplifier for transmitting an analog signal; and a first switch for selectively switching the analog signal between a bypass path and an amplification path. A band-pass filter that filters the analog signal to generate a filtered signal; a power amplifier that receives the filtered signal and generates an amplified signal; and converts the amplified signal into an in-phase signal and a quadrature phase. A first hybrid circuit that divides the in-phase signal into two signals; a second hybrid circuit that inverts the in-phase signal to generate an inverted signal; A hybrid circuit, wherein the first switch switches the analog signal to the bypass path. A bypass path connects the output of the drive amplifier to an isolated port of the second hybrid circuit, whereby the analog signal transmitted from the drive amplifier is reflected from the power amplifier and routed to an output port The power amplifier circuit device.
を前記第１のスイッチ又は前記終端抵抗のどちらかと選択的に接続する、請求項
１６に記載のパワー増幅回路装置。17. The semiconductor device further comprising: a second switch disposed on the bypass path; and a terminating resistor connected to a pole of the second switch, wherein the second switch is connected to the second hybrid. 17. The power amplifying circuit device according to claim 16, wherein said isolated port of a circuit is selectively connected to either said first switch or said terminating resistor.
求項１６に記載のパワー増幅回路装置。18. The power amplifying circuit device according to claim 16, wherein said analog signal is a radio frequency analog signal.
、前記アナログ信号を前記バイパス経路に接続する、請求項１６に記載のパワー
増幅回路装置。19. The power amplifying circuit device according to claim 16, wherein when the power amplifier is turned off, the first switch connects the analog signal to the bypass path.
第１のスイッチとを有するパワー増幅回路装置であって、 前記増幅経路が、 前記アナログ信号をフィルタリングして、フィルタリング済み信号を発生する
帯域通過フィルタと、 前記フィルタリング済み信号を受信して、増幅済み信号を発生するパワー増幅
器と、 前記増幅済み信号を同相信号と直交位相信号に分割する第１のハイブリッド回
路と、 前記直交位相信号を反転させて反転済み信号を発生し、また、前記反転済み信
号と前記同相信号を加算して加算済み信号を発生する第２のハイブリッド回路と
、を含み、 前記第１のスイッチが、前記アナログ信号を前記バイパス経路にスイッチング
すると、前記バイパス経路が、前記駆動増幅器の出力を前記第２のハイブリッド
回路の隔離されたポートと接続し、これによって、前記駆動増幅器に送信された
前記アナログ信号が前記パワー増幅器から反射されて出力ポートにルーティング
される、 パワー増幅器回路装置。20. A power amplifier circuit device comprising: a driving amplifier for transmitting an analog signal; and a first switch for selectively switching the analog signal between a bypass path and an amplification path. A band-pass filter that filters the analog signal to generate a filtered signal; a power amplifier that receives the filtered signal and generates an amplified signal; and converts the amplified signal into an in-phase signal and a quadrature phase. A first hybrid circuit that divides the signal into a signal and a second signal that inverts the quadrature signal to generate an inverted signal, and adds the inverted signal and the in-phase signal to generate an added signal. A hybrid circuit, wherein the first switch switches the analog signal to the bypass path. The bypass path connects the output of the drive amplifier to an isolated port of the second hybrid circuit, whereby the analog signal transmitted to the drive amplifier is reflected from the power amplifier to an output port. A routed, power amplifier circuit arrangement.
記第１のスイッチ又は前記終端抵抗と選択的に接続する、請求項５に記載のパワ
ー増幅回路装置。21. The semiconductor device further comprising: a second switch placed on the bypass path; and a terminating resistor connected to a pole of the second switch, wherein the second switch is connected to the second hybrid. The power amplifying circuit device according to claim 5, wherein an isolated port of the circuit is selectively connected to the first switch or the terminating resistor.
項５に記載のパワー増幅回路装置。22. The power amplifying circuit device according to claim 5, wherein said analog signal is a radio frequency analog signal.
、前記アナログ信号を前記バイパス経路にスイッチングする、請求項５に記載の
パワー増幅回路装置。23. The power amplification circuit device according to claim 5, wherein when the power amplifier is turned off, the first switch switches the analog signal to the bypass path.
過フィルタと、パワー増幅器と、第１のハイブリッド回路及び第２のハイブリッ
ド回路と、前記第２のハイブリッド回路の隔離されたポートを前記第１のスイッ
チに接続するバイパス経路と、を有する回路内の信号増幅方法において、 （Ａ）前記駆動増幅器から駆動信号を発生する工程と、 （Ｂ）前記駆動信号を、前記増幅経路と前記バイパス経路間で前記第１のスイ
ッチを用いて選択的にスイッチングする工程と、を含み、 前記駆動信号が前記スイッチング工程で、前記増幅経路にスイッチングされる
と、前記方法が、 （ａ）前記帯域追加フィルタによって前記駆動信号を帯域通過フィルタリング
して、フィルタリング済み信号を発生する工程と、 （ｂ）前記フィルタリング済み信号を前記パワー増幅器で増幅して、増幅済み
信号を発生する工程と、 （ｃ）前記増幅済み信号を、前記第１のハイブリッド回路内で同相信号と直交
位相信号に分割する工程と、 （ｄ）前記同相信号を、前記第２のハイブリッド回路内で反転させて反転済み
信号を発生する工程と、 （ｅ）前記反転済み信号と前記直交位相信号を加算して、前記第２のハイブリ
ッド回路内で加算済み信号を発生する工程と、をさらに含み、 前記駆動信号が前記スイッチング工程で前記バイパス経路にスイッチングされ
ると、前記方法が、 （ａ）前記パワー増幅器をオフする工程と、 （ｂ）前記駆動信号を前記第２のハイブリッド回路の隔離済みポートに送信す
る工程と、 （ｃ）前記駆動信号を前記パワー増幅器の出力から出力ポートに反射する工程
と、をさらに含む； 信号増幅方法。24. A drive amplifier, an amplification path including a first switch, a band-pass filter, a power amplifier, a first hybrid circuit and a second hybrid circuit, and an isolation of the second hybrid circuit. (A) generating a drive signal from the drive amplifier; and (B) amplifying the drive signal by the amplification. Selectively switching between the path and the bypass path using the first switch. When the drive signal is switched to the amplification path in the switching step, the method includes: B.) Bandpass filtering the drive signal with the band addition filter to generate a filtered signal; Amplifying the filtered signal with the power amplifier to generate an amplified signal; and (c) dividing the amplified signal into an in-phase signal and a quadrature-phase signal in the first hybrid circuit. (D) inverting the in-phase signal in the second hybrid circuit to generate an inverted signal; and (e) adding the inverted signal and the quadrature signal to obtain the second signal. Generating a summed signal in the hybrid circuit of the above, wherein when the drive signal is switched to the bypass path in the switching step, the method comprises: (a) turning off the power amplifier. (B) transmitting the drive signal to an isolated port of the second hybrid circuit; and (c) transmitting the drive signal from an output of the power amplifier to an output port. Further comprising a step, the to; signal amplification methods.
チをさらに備え、前記方法が、 前記第２のスイッチを、前記第２のハイブリッド回路の隔離済みポートを終端
抵抗に接続するか又は前記第２のハイブリッド回路の隔離済みポートを前記第１
のスイッチに接続するか、するように選択的にスイッチングする工程をさらに含
む、請求項９に記載の方法。25. The method of claim 25, wherein the circuit further comprises a second switch located on the bypass path, the method comprising: connecting the second switch to an isolated port of the second hybrid circuit to a terminating resistor. Connecting the isolated port of the second hybrid circuit to the first
10. The method of claim 9, further comprising the step of connecting to, or selectively switching to, a switch.
に記載の方法。26. The drive signal of claim 9, wherein the drive signal is a radio frequency analog signal.
The method described in.
過フィルタと、パワー増幅器と、第１のハイブリッド回路及び第２のハイブリッ
ド回路と、前記第２のハイブリッド回路の隔離済みポートを前記第１のスイッチ
に接続するバイパス経路と、を有する回路内で信号を増幅する方法において、前
記方法が、 （Ａ）前記駆動増幅器から駆動信号を発生する工程と、 （Ｂ）前記駆動信号を前記増幅経路と前記バイパス経路間で前記第１のスイッ
チを用いて選択的にスイッチングする工程と、を含み、 前記駆動信号が前記スイッチング工程で前記増幅経路にスイッチングされると
、前記方法が、 （ａ）前記信号を前記帯域通過フィルタによって帯域通過フィルタリングして
、フィルタリング済み信号を発生する工程と、 （ｂ）前記フィルタリング済み信号を前記パワー増幅器で増幅して、増幅済み
信号を発生する工程と、 （ｃ）前記増幅済み信号を、前記第１のハイブリッド回路内で同相信号を直交
位相信号に分割する工程と、 （ｄ）前記第２のハイブリッド回路内で前記同相信号を反転させて反転済み信
号を発生する工程と、 （ｅ）前記第２のハイブリッド回路内で前記反転済み信号と前記直交位相信号
を加算して加算済み信号を発生する工程と、をさらに含み、 前記駆動信号が前記スイッチング工程で前記バイパス経路にスイッチングされ
ると、前記方法が、 （ａ）前記パワー増幅器をオフする工程と、 （ｂ）前記駆動信号を前記第２のハイブリッド回路の隔離済みポートに送信す
る工程と、 （ｃ）前記駆動信号を前記パワー増幅器の出力から出力ポートに反射させる工
程と、 をさらに含む信号増幅方法。27. A drive amplifier, an amplification path including a first switch, a bandpass filter, a power amplifier, a first hybrid circuit and a second hybrid circuit, and an isolated circuit of the second hybrid circuit. A method of amplifying a signal in a circuit having a bypass path connecting a port to the first switch, the method comprising: (A) generating a drive signal from the drive amplifier; Selectively switching a signal between the amplifying path and the bypass path using the first switch, wherein the driving signal is switched to the amplifying path in the switching step. (A) bandpass filtering the signal with the bandpass filter to generate a filtered signal; Amplifying the filtered signal with the power amplifier to generate an amplified signal; and (c) dividing the amplified signal into an in-phase signal and a quadrature signal in the first hybrid circuit. (D) inverting the in-phase signal in the second hybrid circuit to generate an inverted signal; and (e) inverting the in-phase signal and the quadrature signal in the second hybrid circuit. And generating a summed signal, wherein when the drive signal is switched to the bypass path in the switching step, the method comprises: (a) turning off the power amplifier; (B) transmitting the drive signal to an isolated port of the second hybrid circuit; and (c) transmitting the drive signal from an output of the power amplifier to an output port. Further comprising signal amplification method comprising the steps of reflecting a.
チをさらに含み、前記方法が、 前記第２のスイッチを、前記第２のハイブリッド回路の隔離済みポートを終端
抵抗に接続するか又は前記第２のハイブリッド回路の隔離済みポートを前記第１
のスイッチに接続するか、するように選択的にスイッチングする工程をさらに含
む、請求項１２に記載の方法。28. The method of claim 28, wherein the circuit further comprises a second switch located on the bypass path, the method comprising: connecting the second switch to an isolated port of the second hybrid circuit to a terminating resistor. Connecting the isolated port of the second hybrid circuit to the first
13. The method of claim 12, further comprising the step of connecting to or selectively switching to a second switch.
２に記載の方法。29. The drive signal of claim 1, wherein the drive signal is a radio frequency analog signal.
3. The method according to 2.
ッチとを有するパワー増幅回路装置において、 前記増幅経路が、 前記アナログ信号をフィルタリングしてフィルタリング済み信号を発生する帯
域通過フィルタと、 前記フィルタリング済み信号を同相信号と直交位相信号に分割する第１のハイ
ブリッド回路と、 前記同相信号を増幅して第１の増幅済み信号を発生する第１のパワー増幅器と
、 前記直交位相信号を増幅して第２の増幅済み信号を発生する第２のパワー増幅
器と、 前記第１の増幅済み信号を反転させて反転済み信号を発生し、また、前記反転
済み信号と前記第２の増幅済み信号を加算する第２のハイブリッド回路と、を含
み、 前記第１のスイッチが前記アナログ信号を前記バイパス経路にスイッチングす
ると、前記バイパス経路が、前記駆動増幅器の出力を前記第２のハイブリッド回
路の隔離済みポートに接続する、 パワー増幅回路装置。30. A power amplifier circuit device comprising: a driving amplifier for transmitting an analog signal; and a first switch for switching the analog signal between a bypass path and an amplification path, wherein the amplification path filters the analog signal. A band-pass filter that generates a filtered signal; a first hybrid circuit that divides the filtered signal into an in-phase signal and a quadrature-phase signal; and amplifies the in-phase signal to generate a first amplified signal. A first power amplifier that generates a second power amplifier that amplifies the quadrature phase signal to generate a second amplified signal; and generates an inverted signal by inverting the first amplified signal. And a second hybrid circuit for adding the inverted signal and the second amplified signal, wherein the first switch When switch is switched to the analog signal to said bypass path, said bypass path connects the output of the drive amplifier to the quarantined port of the second hybrid circuit, a power amplifier circuit device.
ッチとを有するパワー増幅回路装置において、 前記増幅経路が、 前記アナログ信号をフィルタリングしてフィルタリング済み信号を発生する帯
域通過フィルタと、 前記フィルタリング済み信号を同相信号と直交位相信号に分割する第１のハイ
ブリッド回路と、 前記同相信号を増幅して第１の増幅済み信号を発生する第１のパワー増幅器と
、 前記直交位相信号を増幅して第２の増幅済み信号を発生する第２のパワー増幅
器と、 前記第２の増幅済み信号を反転させて反転済み信号を発生し、また、前記反転
済み信号と前記第１の増幅済み信号を加算する第２のハイブリッド回路と、を含
み、 前記第１のスイッチが前記アナログ信号を前記バイパス経路にスイッチングす
ると、前記バイパス経路が、前記駆動増幅器の出力を前記第２のハイブリッド回
路の隔離済みポートに接続する、 パワー増幅回路装置。31. A power amplifier circuit device comprising: a drive amplifier for transmitting an analog signal; and a first switch for switching the analog signal between a bypass path and an amplification path, wherein the amplification path filters the analog signal. A band-pass filter that generates a filtered signal; a first hybrid circuit that divides the filtered signal into an in-phase signal and a quadrature-phase signal; and amplifies the in-phase signal to generate a first amplified signal. A first power amplifier that generates a second power amplifier that amplifies the quadrature signal to generate a second amplified signal; and generates an inverted signal by inverting the second amplified signal. And a second hybrid circuit for adding the inverted signal and the first amplified signal, wherein the first switch When switch is switched to the analog signal to said bypass path, said bypass path connects the output of the drive amplifier to the quarantined port of the second hybrid circuit, a power amplifier circuit device.
項１５に記載のパワー増幅回路装置。32. The power amplifier circuit device according to claim 15, wherein the analog signal is a radio frequency analog signal.
項１６に記載のパワー増幅回路装置。33. The power amplifying circuit device according to claim 16, wherein said analog signal is a radio frequency analog signal.
イパス経路にスイッチングする、請求項１５に記載のパワー増幅回路装置。34. The power amplifying circuit device according to claim 15, wherein when the power amplifier is turned off, the switch switches to the bypass path.
イパス経路にスイッチングする、請求項１６に記載のパワー増幅回路装置。35. The power amplifying circuit device according to claim 16, wherein when the power amplifier is turned off, the switch switches to the bypass path.
記第１のスイッチか前記終端抵抗に選択的に接続する、請求項１５に記載のパワ
ー増幅回路装置。36. The semiconductor device according to claim 36, further comprising: a second switch disposed on the bypass path; and a terminating resistor connected to a pole of the second switch, wherein the second switch is connected to the second hybrid. The power amplifier circuit device according to claim 15, wherein an isolated port of a circuit is selectively connected to the first switch or the terminating resistor.
記第１のスイッチか前記終端抵抗に選択的に接続する、請求項１６に記載のパワ
ー増幅回路装置。37. The semiconductor device according to claim 37, further comprising: a second switch disposed on the bypass path; and a termination resistor connected to a pole of the second switch, wherein the second switch is connected to the second hybrid. The power amplifier circuit device according to claim 16, wherein an isolated port of a circuit is selectively connected to the first switch or the terminating resistor.
に置かれた第１の分流スイッチと、 前記第２のパワー増幅器と前記第２のハイブリッド回路間に置かれた第２の分
流スイッチと、をさらに備え、 前記バイパス経路を用いる場合、前記第１と第２の分流スイッチを用いて、そ
れぞれ前記第１と第２のパワー増幅器の出力を分流させる、請求項１５に記載の
パワー増幅回路装置。38. A first shunt switch located between the first power amplifier and the second hybrid circuit, and a second shunt switch located between the second power amplifier and the second hybrid circuit. 16. The shunt switch according to claim 15, further comprising: when using the bypass path, shunting the outputs of the first and second power amplifiers using the first and second shunt switches, respectively. Power amplifier circuit device.
に置かれた第１の分流スイッチと、 前記第２のパワー増幅器と前記第２のハイブリッド回路間に置かれた第２の分
流スイッチと、をさらに備え、 前記バイパス経路を用いる場合、前記第１と第２の分流スイッチを用いて、そ
れぞれ前記第１と第２のパワー増幅器の出力を分流させる、請求項１６に記載の
パワー増幅回路装置。39. A first shunt switch located between the first power amplifier and the second hybrid circuit, and a second shunt switch located between the second power amplifier and the second hybrid circuit. 17. The shunt switch according to claim 16, further comprising: when using the bypass path, shunting the outputs of the first and second power amplifiers using the first and second shunt switches, respectively. Power amplifier circuit device.
過フィルタと、第１のパワー増幅器と、第２のパワー増幅器と、第１のハイブリ
ッド回路及び第２のハイブリッド回路と、前記第２のハイブリッド回路の隔離済
みポートを前記第１のスイッチに接続するバイパス経路と、を有する回路内で信
号を増幅する方法において、前記方法が、 （Ａ）前記駆動増幅器から駆動信号を発生する工程と、 （Ｂ）前記駆動信号を前記増幅経路と前記バイパス経路間で前記第１のスイッ
チを用いて選択的にスイッチングする工程と、を含み、 前記駆動信号が前記スイッチング工程で前記増幅経路にスイッチングされると
、前記方法が、 （ａ）前記信号を前記帯域通過フィルタによって帯域通過フィルタリングして
、フィルタリング済み信号を発生する工程と、 （ｂ）前記フィルタリング済み信号を前記第１のハイブリッド回路内で同相信
号を直交位相信号に分割する工程と、 （ｃ）前記同相信号を前記第１のパワー増幅器で増幅して増幅済み同相信号を
発生する工程と、 （ｄ）前記第２のパワー増幅器によって前記直交位相信号を増幅して増幅済み
直交位相信号を発生する工程と、 （ｅ）前記増幅済み同相信号を前記第２のハイブリッド回路内で反転させて反
転済み信号を発生する工程と、 （ｄ）前記反転済み信号と前記増幅済み直交信号を前記第２のハイブリッド回
路内で加算して加算済み信号を発生する工程とを含み、 前記駆動信号が前記スイッチング工程で前記バイパス経路にスイッチングされ
ると、前記方法が、 （ａ）前記第１のパワー増幅器と前記第２のパワー増幅器をオフする工程と、 （ｂ）前記駆動信号を前記第２のハイブリッド回路の隔離済みポートに送信す
る工程と、 （ｃ）前記駆動信号を同相信号と直交位相信号に前記第２のハイブリッド回路
内で分割する工程と、 （ｄ）前記同相信号を前記第１の増幅済み信号から反射させる工程と、 （ｅ）前記直交位相信号を前記第２のパワー増幅器から反射させる工程と、 （ｆ）前記反射済み同相信号を前記第２のハイブリッド回路内で反転させて反
転済み信号を発生する工程と、 （ｇ）前記反転済み信号と前記直交位相信号を前記第２のハイブリッド回路内
で加算して加算済み信号を発生する工程と、 （ｈ）前記加算済み信号を出力ポートに出力する工程と、をさらに含む、 信号増幅方法。40. A drive amplifier, an amplification path including a first switch, a band-pass filter, a first power amplifier, a second power amplifier, a first hybrid circuit and a second hybrid circuit. And a bypass path connecting an isolated port of the second hybrid circuit to the first switch, the method comprising: (A) driving a signal from the drive amplifier; Generating; and (B) selectively switching the drive signal between the amplification path and the bypass path using the first switch, wherein the drive signal is amplified in the switching step. When switched to a path, the method comprises: (a) bandpass filtering the signal with the bandpass filter, Generating a signal; (b) dividing the in-phase signal into quadrature signals in the first hybrid circuit; and (c) dividing the in-phase signal into the first power amplifier. (A) amplifying the quadrature phase signal with the second power amplifier to generate an amplified quadrature phase signal; and (e) amplifying the quadrature phase signal with the second power amplifier. Inverting the in-phase signal in the second hybrid circuit to generate an inverted signal; and (d) adding the inverted signal and the amplified quadrature signal in the second hybrid circuit. Generating the completed signal, wherein when the driving signal is switched to the bypass path in the switching step, the method comprises: (a) the first power amplifier and the second power amplifier; Turning off the amplifier; (b) transmitting the drive signal to an isolated port of the second hybrid circuit; and (c) converting the drive signal into an in-phase signal and a quadrature-phase signal. Splitting in the hybrid circuit; (d) reflecting the in-phase signal from the first amplified signal; and (e) reflecting the quadrature signal from the second power amplifier. (F) inverting the reflected in-phase signal in the second hybrid circuit to generate an inverted signal; and (g) combining the inverted signal and the quadrature phase signal in the second hybrid circuit. And (h) outputting the added signal to an output port.
過フィルタと、第１のパワー増幅器と、第２のパワー増幅器と、第１のハイブリ
ッド回路及び第２のハイブリッド回路と、前記第２のハイブリッド回路の隔離済
みポートを前記第１のスイッチに接続するバイパス経路と、を有する回路内で信
号を増幅する方法において、前記方法が、 （Ａ）前記駆動増幅器から駆動信号を発生する工程と、 （Ｂ）前記駆動信号を前記増幅経路と前記バイパス経路間で前記第１のスイッ
チを用いて選択的にスイッチングする工程とを含み、 前記駆動信号が前記スイッチング工程で前記増幅経路にスイッチングされると
、前記方法が、 （ａ）前記信号を前記帯域通過フィルタによって帯域通過フィルタリングして
、フィルタリング済み信号を発生する工程と、 （ｂ）前記フィルタリング済み信号を前記第１のハイブリッド回路内で同相信
号を直交位相信号に分割する工程と、 （ｃ）前記同相信号を前記第１のパワー増幅器で増幅して増幅済み同相信号を
発生する工程と、 （ｄ）前記第２のパワー増幅器によって前記直交位相信号を増幅して増幅済み
直交位相信号を発生する工程と、 （ｅ）前記増幅済み直交位相信号を前記第２のハイブリッド回路内で反転させ
て反転済み信号を発生する工程と、 （ｄ）前記反転済み信号と前記増幅済み同相信号を前記第２のハイブリッド回
路内で加算して加算済み信号を発生する工程とを含み、 前記駆動信号が前記スイッチング工程で前記バイパス経路にスイッチングされ
ると、前記方法が、 （ａ）前記第１のパワー増幅器と前記第２のパワー増幅器をオフする工程と、 （ｂ）前記駆動信号を前記第２のハイブリッド回路の隔離済みポートに送信す
る工程と、 （ｃ）前記駆動信号を同相信号と直交位相信号に前記第２のハイブリッド回路
内で分割する工程と、 （ｄ）前記同相信号を前記第１の増幅済み信号から反射させる工程と、 （ｅ）前記直交位相信号を前記第２のパワー増幅器から反射させる工程と、 （ｆ）前記反射済み直交位相信号を前記第２のハイブリッド回路内で反転させ
て反転済み信号を発生する工程と、 （ｇ）前記反転済み信号と前記同相位相信号を前記第２のハイブリッド回路内
で加算して加算済み信号を発生する工程と、 （ｈ）前記加算済み信号を出力ポートに出力する工程とをさらに含む、 信号増幅方法。41. A drive amplifier, an amplification path including a first switch, a band-pass filter, a first power amplifier, a second power amplifier, a first hybrid circuit and a second hybrid circuit. And a bypass path connecting an isolated port of the second hybrid circuit to the first switch, the method comprising: (A) driving a signal from the drive amplifier; Generating; and (B) selectively switching the drive signal between the amplification path and the bypass path using the first switch. The method comprises: (a) bandpass filtering the signal with the bandpass filter to obtain a filtered Generating the signal; (b) dividing the in-phase signal into quadrature signals in the first hybrid circuit; and (c) dividing the in-phase signal into the first power amplifier. (A) amplifying the quadrature phase signal with the second power amplifier to generate an amplified quadrature phase signal; and (e) amplifying the quadrature phase signal with the second power amplifier. Inverting a quadrature phase signal in the second hybrid circuit to generate an inverted signal; and (d) adding the inverted signal and the amplified in-phase signal in the second hybrid circuit. Generating a summed signal, wherein the driving signal is switched to the bypass path in the switching step, the method comprising: (a) the first power amplifier and the second power amplifier; Turning off the power amplifier; (b) transmitting the drive signal to an isolated port of the second hybrid circuit; and (c) converting the drive signal into an in-phase signal and a quadrature-phase signal. Splitting in the hybrid circuit; (d) reflecting the in-phase signal from the first amplified signal; and (e) reflecting the quadrature signal from the second power amplifier. (F) inverting the reflected quadrature phase signal in the second hybrid circuit to generate an inverted signal; and (g) converting the inverted signal and the in-phase signal into the second hybrid circuit. And (h) outputting the added signal to an output port.
５に記載の信号増幅方法。42. The drive signal of claim 2, wherein the drive signal is a radio frequency analog signal.
6. The signal amplification method according to 5.
６に記載の信号増幅方法。43. The drive signal of claim 2, wherein the drive signal is a radio frequency analog signal.
7. The signal amplification method according to 6.
チをさらに備え、前記方法が、 前記第２のスイッチを、前記第２のハイブリッド回路の隔離済みポートを終端
抵抗に接続するか又は前記第２のハイブリッド回路の隔離済みポートを前記第１
のスイッチに接続するか、させるように選択的にスイッチングする工程を、さら
に含む、請求項２５に記載の信号増幅方法。44. The circuit further comprising a second switch located on the bypass path, the method comprising: connecting the second switch to an isolated port of the second hybrid circuit to a terminating resistor. Connecting the isolated port of the second hybrid circuit to the first
26. The signal amplification method according to claim 25, further comprising a step of selectively switching to connect to or cause the switch to be connected.
チをさらに備え、前記方法が、 前記第２のスイッチを、前記第２のハイブリッド回路の隔離済みポートを終端
抵抗に接続するか又は前記第２のハイブリッド回路の隔離済みポートを前記第１
のスイッチに接続するか、させるように選択的にスイッチングする工程を、さら
に含む、請求項２６に記載の信号増幅方法。45. The method according to claim 45, wherein the circuit further comprises a second switch located on the bypass path, the method comprising: connecting the second switch to an isolated port of the second hybrid circuit to a terminating resistor. Connecting the isolated port of the second hybrid circuit to the first
27. The signal amplification method according to claim 26, further comprising a step of selectively switching so as to connect to or cause the switch to be connected.
チェーンと、送受切換器と、アンテナと、ユーザーインタフェース手段と、を有
するモバイル通信ユニットであり、 前記モバイル通信ユニットが、前記送信チェーンにあるパワー増幅回路装置で
あり、 前記パワー増幅回路装置が、 アナログ信号を送信する駆動増幅器と、 前記アナログ信号をバイパス経路と増幅経路間で選択的にスイッチングする第
１のスイッチとを有し、 前記増幅経路が、 前記アナログ信号をフィルタリングしてフィルタリング済み信号を発生する帯
域通過フィルタと、 前記フィルタリング済み信号を受信して増幅済み信号を発生するパワー僧服器
と、 前記増幅済み信号を同相信号と直交位相信号に分割する第１のハイブリッド回
路と、 前記同相信号を反転させて反転済み信号を発生し、また、前記反転済み信号と
前記直交位相信号を加算して加算済み信号を発生する第２のハイブリッド回路と
、を含み、 前記第１のスイッチが前記アナログ信号を前記バイパス経路に接続すると、前
記バイパス経路が前記駆動増幅器の出力を前記第２のハイブリッド回路の隔離済
みポートと接続し、これによって、前記駆動増幅器から送信された前記アナログ
信号が前記パワー増幅器から反射されて出力ポートにルーティングされる、 モバイル通信ユニット。46. A mobile communication unit having a power supply, a digital processor, a reception chain, a transmission chain, a duplexer, an antenna, and user interface means, wherein the mobile communication unit comprises the transmission chain. Wherein the power amplification circuit device includes: a drive amplifier that transmits an analog signal; and a first switch that selectively switches the analog signal between a bypass path and an amplification path. A band-pass filter for filtering the analog signal to generate a filtered signal; a power amplifier for receiving the filtered signal to generate an amplified signal; and in-phase the amplified signal. A first hybrid circuit that divides the signal into a signal and a quadrature signal; A second hybrid circuit that inverts a phase signal to generate an inverted signal, and that adds the inverted signal and the quadrature phase signal to generate an added signal. When the analog signal is connected to the bypass path, the bypass path connects the output of the drive amplifier to an isolated port of the second hybrid circuit, whereby the analog signal transmitted from the drive amplifier is A mobile communication unit that is reflected from the power amplifier and routed to an output port.
記第１のスイッチ又は前記終端抵抗と選択的に接続する、請求項４６に記載のモ
バイル通信ユニット。47. The power amplifying circuit device, further comprising: a second switch placed on the bypass path; and a terminating resistor connected to a pole of the second switch. 47. The mobile communication unit of claim 46, wherein said selectively connects said isolated port of said second hybrid circuit with said first switch or said terminating resistor.
記アナログ信号を前記バイパス経路にスイッチングする、請求項４６に記載のモ
バイル通信ユニット。48. The mobile communication unit according to claim 46, wherein when the power amplifier is turned off, the first switch switches the analog signal to the bypass path.
チェーンと、送受切換器と、アンテナと、ユーザーインタフェース手段と、を有
するモバイル通信ユニットにおいて、前記モバイル通信ユニットが、 前記送信チェーンにあるパワー増幅回路装置であり、 前記パワー増幅回路装置が、 アナログ信号を送信する駆動増幅器と、 前記アナログ信号をバイパス経路と増幅経路間で選択的にスイッチングする第
１のスイッチを有し、 前記増幅経路が、 前記アナログ信号をフィルタリングしてフィルタリング済み信号を発生する帯
域通過フィルタと、 前記フィルタリング済み信号を同相信号と直交位相信号に分割する第１のハイ
ブリッド回路と、 前記同相信号を増幅して第１の増幅済み信号を発生する第１のパワー増幅器と
、 前記直交位相信号を増幅して第２の増幅済み信号を発生する第２の増幅器と、 前記第１の増幅済み信号を反転させて反転済み信号を発生し、また、前記反転
済み信号と前記第２の増幅済み信号を加算する第２のハイブリッド回路と、を含
み、 前記第１のスイッチが前記アナログ信号を前記バイパス経路にスイッチングす
ると、前記バイパス経路が前記駆動増幅器の出力と前記第２のハイブリッド回路
の隔離済みポートを接続する、モバイル通信ユニット。49. A mobile communication unit having a power supply, a digital processor, a reception chain, a transmission chain, a duplexer, an antenna, and user interface means, wherein the mobile communication unit includes: A power amplifier circuit device, wherein the power amplifier circuit device includes: a drive amplifier that transmits an analog signal; and a first switch that selectively switches the analog signal between a bypass path and an amplification path. A path that filters the analog signal to generate a filtered signal; a first hybrid circuit that divides the filtered signal into an in-phase signal and a quadrature signal; and amplifies the in-phase signal. A first power amplifier for generating a first amplified signal A second amplifier that amplifies the quadrature signal to generate a second amplified signal; and a second amplifier that inverts the first amplified signal to generate an inverted signal. A second hybrid circuit for adding the amplified signal of the second amplifier to the second hybrid circuit, wherein when the first switch switches the analog signal to the bypass path, the bypass path is connected to the output of the drive amplifier and the second hybrid circuit. A mobile communication unit that connects isolated ports of a circuit.
第１のスイッチ又は前記終端抵抗に選択的に接続する、請求項４９に記載のモバ
イル通信ユニット。50. The power amplifying circuit device, further comprising: a second switch placed on the bypass path; and a terminating resistor connected to a pole of the second switch. 50. The mobile communication unit of claim 49, wherein said selectively connects said isolated port of said second hybrid circuit to said first switch or said terminating resistor.
イッチと、 前記第２のパワー増幅器と前記第２のハイブリッド回路間に置かれた第２の分
流スイッチと、をさらに備え、 前記バイパス経路を用いる場合、前記第１と第２の分流スイッチを用いて、そ
れぞれ前記第１と第２のパワー増幅器の出力を分流させる、請求項４９に記載の
モバイル通信ユニット。51. A power amplification circuit device comprising: a first shunt switch disposed between the first power amplifier and the second hybrid; and a power supply between the second power amplifier and the second hybrid circuit. And a second shunt switch disposed in the power supply. When the bypass path is used, the outputs of the first and second power amplifiers are respectively shunted using the first and second shunt switches. 50. The mobile communication unit according to claim 49.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/158,456 | 1998-09-22 | ||
| US09/158,456 US6060949A (en) | 1998-09-22 | 1998-09-22 | High efficiency switched gain power amplifier |
| US09/248,048 | 1999-02-10 | ||
| US09/248,048 US6208202B1 (en) | 1998-09-22 | 1999-02-10 | High efficiency switched gain power amplifier |
| PCT/US1999/021758 WO2000018005A1 (en) | 1998-09-22 | 1999-09-22 | High efficiency switched gain power amplifier |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010098898A Division JP2010183641A (en) | 1998-09-22 | 2010-04-22 | High efficiency switched gain power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002525951A true JP2002525951A (en) | 2002-08-13 |
| JP2002525951A5 JP2002525951A5 (en) | 2006-10-19 |
Family
ID=26855042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000571558A Pending JP2002525951A (en) | 1998-09-22 | 1999-09-22 | High efficiency switched gain power amplifier |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1116325A1 (en) |
| JP (1) | JP2002525951A (en) |
| CN (1) | CN1326614A (en) |
| AU (2) | AU772636B2 (en) |
| CA (1) | CA2345089A1 (en) |
| WO (2) | WO2000018005A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009504096A (en) * | 2005-08-02 | 2009-01-29 | クゥアルコム・インコーポレイテッド | Amplifier with active post-distortion linearization |
| WO2009078127A1 (en) * | 2007-12-17 | 2009-06-25 | Panasonic Corporation | Amplifying circuit with bypass circuit, and electronic device using the same |
| JP2011004556A (en) * | 2009-06-22 | 2011-01-06 | Mitsubishi Electric Corp | Power supply device for vehicle |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806768B2 (en) | 2001-10-31 | 2004-10-19 | Qualcomm Incorporated | Balanced power amplifier with a bypass structure |
| CN104158505A (en) * | 2013-05-14 | 2014-11-19 | 中兴通讯股份有限公司 | Radio frequency power amplification circuit, control method and terminal |
| US9281976B2 (en) * | 2014-02-04 | 2016-03-08 | Texas Instruments Incorporated | Transmitter and method of transmitting |
| CN104852749B (en) * | 2014-02-19 | 2018-01-16 | 华为终端（东莞）有限公司 | Radio circuit and terminal device |
| CN104485894A (en) * | 2014-11-12 | 2015-04-01 | 广州中大微电子有限公司 | Common-mode level shift treatment circuit and method for operational amplifier |
| CN106330121A (en) * | 2015-07-02 | 2017-01-11 | 株式会社村田制作所 | Amplification circuit |
| CN105353295A (en) * | 2015-12-01 | 2016-02-24 | 无锡比迅科技有限公司 | Operation amplifier gain measurement circuit |
| CN110708040A (en) * | 2019-10-14 | 2020-01-17 | 中国科学院微电子研究所 | Matched filtering equipment |
| CN114244378B (en) * | 2021-12-13 | 2023-05-16 | 遨海科技有限公司 | VDES transmitter capable of dynamically outputting power |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0208441A2 (en) * | 1985-07-06 | 1987-01-14 | Pascall Electronics Limited | High frequency switched attenuator |
| JPH07115331A (en) * | 1993-10-19 | 1995-05-02 | Mitsubishi Electric Corp | Amplifying device |
| JPH09148852A (en) * | 1995-11-24 | 1997-06-06 | Matsushita Electric Ind Co Ltd | Transmission output variable device |
| JPH09232815A (en) * | 1996-02-23 | 1997-09-05 | Kokusai Electric Co Ltd | Variable attenuator for high frequency |
| JP2000078035A (en) * | 1998-09-01 | 2000-03-14 | Matsushita Electric Ind Co Ltd | Transmission circuit and its method |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3857106A (en) * | 1970-09-04 | 1974-12-24 | Bell Telephone Labor Inc | Amplifier with n-port signal excitation |
| US4010426A (en) * | 1975-11-12 | 1977-03-01 | The United States Of America As Represented By The Secretary Of The Air Force | Rf power amplifier parallel redundant system |
| US5093667A (en) * | 1989-10-16 | 1992-03-03 | Itt Corporation | T/R module with error correction |
| DE59009594D1 (en) * | 1990-06-28 | 1995-10-05 | Siemens Ag | Pulse power amplifier. |
| JPH04129309A (en) * | 1990-09-19 | 1992-04-30 | Matsushita Electric Ind Co Ltd | Amplifier circuit |
| US5974041A (en) * | 1995-12-27 | 1999-10-26 | Qualcomm Incorporated | Efficient parallel-stage power amplifier |
| US5973557A (en) * | 1996-10-18 | 1999-10-26 | Matsushita Electric Industrial Co., Ltd. | High efficiency linear power amplifier of plural frequency bands and high efficiency power amplifier |
-
1999
- 1999-09-22 JP JP2000571558A patent/JP2002525951A/en active Pending
- 1999-09-22 CA CA002345089A patent/CA2345089A1/en not_active Abandoned
- 1999-09-22 EP EP99948347A patent/EP1116325A1/en not_active Ceased
- 1999-09-22 WO PCT/US1999/021758 patent/WO2000018005A1/en active IP Right Grant
- 1999-09-22 AU AU61549/99A patent/AU772636B2/en not_active Ceased
- 1999-09-22 CN CN99813495.3A patent/CN1326614A/en active Pending
- 1999-09-22 AU AU61548/99A patent/AU6154899A/en not_active Abandoned
- 1999-09-22 WO PCT/US1999/021757 patent/WO2000018004A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0208441A2 (en) * | 1985-07-06 | 1987-01-14 | Pascall Electronics Limited | High frequency switched attenuator |
| JPH07115331A (en) * | 1993-10-19 | 1995-05-02 | Mitsubishi Electric Corp | Amplifying device |
| JPH09148852A (en) * | 1995-11-24 | 1997-06-06 | Matsushita Electric Ind Co Ltd | Transmission output variable device |
| JPH09232815A (en) * | 1996-02-23 | 1997-09-05 | Kokusai Electric Co Ltd | Variable attenuator for high frequency |
| JP2000078035A (en) * | 1998-09-01 | 2000-03-14 | Matsushita Electric Ind Co Ltd | Transmission circuit and its method |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009504096A (en) * | 2005-08-02 | 2009-01-29 | クゥアルコム・インコーポレイテッド | Amplifier with active post-distortion linearization |
| JP4838308B2 (en) * | 2005-08-02 | 2011-12-14 | クゥアルコム・インコーポレイテッド | Amplifier with active post-distortion linearization |
| JP2011254499A (en) * | 2005-08-02 | 2011-12-15 | Qualcomm Incorporated | Amplifier with active post-distortion linearization |
| WO2009078127A1 (en) * | 2007-12-17 | 2009-06-25 | Panasonic Corporation | Amplifying circuit with bypass circuit, and electronic device using the same |
| US8089312B2 (en) | 2007-12-17 | 2012-01-03 | Panasonic Corporation | Amplifying circuit with bypass circuit, and electronic device using the same |
| JP5206689B2 (en) * | 2007-12-17 | 2013-06-12 | パナソニック株式会社 | Amplification circuit with bypass circuit and electronic device using the same |
| JP2011004556A (en) * | 2009-06-22 | 2011-01-06 | Mitsubishi Electric Corp | Power supply device for vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1116325A1 (en) | 2001-07-18 |
| CA2345089A1 (en) | 2000-03-30 |
| CN1326614A (en) | 2001-12-12 |
| AU6154999A (en) | 2000-04-10 |
| AU6154899A (en) | 2000-04-10 |
| WO2000018004A1 (en) | 2000-03-30 |
| WO2000018005A1 (en) | 2000-03-30 |
| AU772636B2 (en) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010183641A (en) | High efficiency switched gain power amplifier | |
| US7092676B2 (en) | Shared functional block multi-mode multi-band communication transceivers | |
| US7231189B2 (en) | Transmit and/or receive channel communication system with switchably coupled multiple filtering components | |
| CN100426690C (en) | System and method for a direct conversion multi-carrier processor | |
| US7295861B2 (en) | Combined Low-IF/direct down conversion baseband architecture for 3G GSM/WCDMA receivers | |
| EP1213844B1 (en) | Multibranch communications receiver | |
| JP3563225B2 (en) | Automatic gain control loop and gain control method | |
| US20070087702A1 (en) | Radio transmission apparatus and radio transmission method | |
| KR20020016965A (en) | A internet connecting system by wll united with wlan | |
| US8489033B1 (en) | Enhanced wideband transceiver | |
| JP2002525951A (en) | High efficiency switched gain power amplifier | |
| JPH0795122A (en) | Receiver using cdma mode and fm mode in common | |
| CN1875560A (en) | Multi-mode receiver | |
| JP4589331B2 (en) | Multimode multiband transceiver | |
| KR101028642B1 (en) | Multiple communication protocols with common sampling rate | |
| EP1083673A1 (en) | Radio device and transmitting/receiving method | |
| JPH09275356A (en) | Plural mode mobile radio equipment | |
| JP2005210460A (en) | Multi-mode type radio communication circuit and radio terminal unit | |
| JP2003333116A (en) | Direct conversion receiver | |
| KR100346153B1 (en) | Apparatus for transmitting intermediate frequency in a mobile communication cell site of code division multi access | |
| JP2000236282A (en) | Cdma radio base station | |
| KR100222798B1 (en) | Data transmitting and receiving device using order wore in a wireless communication network | |
| JPH09275351A (en) | Plural-mode mobile radio equipment | |
| KR20010104076A (en) | Transeiver device with pager in cdma mobile communication phone | |
| KR20010028094A (en) | Apparatus for transmitting intermediate frequency in a mobile communication cell site of code division multi access |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090728 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090804 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100506 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100709 |