JP2002523914A - マップ・デコーダのためのメモリ・アーキテクチャ - Google Patents
マップ・デコーダのためのメモリ・アーキテクチャInfo
- Publication number
- JP2002523914A JP2002523914A JP2000565607A JP2000565607A JP2002523914A JP 2002523914 A JP2002523914 A JP 2002523914A JP 2000565607 A JP2000565607 A JP 2000565607A JP 2000565607 A JP2000565607 A JP 2000565607A JP 2002523914 A JP2002523914 A JP 2002523914A
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- window
- evaluations
- state metric
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6566—Implementations concerning memory access contentions
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Navigation (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 マップ・デコーダのためのメモリ・アーキテクチャ
【解決手段】 本発明は、ターボ、または対話型復号する技術に、特定技術を適用するための新規で改良された技術である。本発明の一実施形態によれば、復号するためのシステムは、シンボル評価のブロックを記憶するためのチャネル・ディインターリーバＲＡＭ、一連のＳ状態のメトリック計算装置を含んでいる。各状態メトリック計算装置は一連の状態メトリック計算装置と一連のＳ＋１ウインドウＲＡＭを発生させるためのものであり、ここに前記Ｓ＋１ウインドウＲＡＭのＳはシンボル評価を前記Ｓ状態メトリック計算装置に提供する。残りのウインドウＲＡＭは前記チャネル・デインターリーバＲＡＭからのシンボル評価を受信する。
Description
【０００１】
本発明はコーディング(coding)に関する。より詳しくは、本発明は事後確率(p
osteriori probability)（ＭＡＰ）復号を最大に実行する新規で改善された技術
に関する。
osteriori probability)（ＭＡＰ）復号を最大に実行する新規で改善された技術
に関する。
【０００２】
「ターボ・コーディング(Turbo coding)」は、順方向エラー修正（ＦＥＣ）の
分野で重要な発展を示している。多数の多様なターボ・コーディングがあるが、
ほとんど対話型復号すると組み合わせたインターリーブ工程によって分離された
マルチ・エンコーディング工程を使用している。この組み合わせが、通信システ
ムにおけるノイズ・トレーランス(noise tolerance)に関する前もって利用でき
ない性能を有することになる。すなわち、ターボ・コーディングは、既存の順方
向エラー修正技術を使用する以前に許容されないＥｂ／Ｎｏレベルでの通信を許
容する。
分野で重要な発展を示している。多数の多様なターボ・コーディングがあるが、
ほとんど対話型復号すると組み合わせたインターリーブ工程によって分離された
マルチ・エンコーディング工程を使用している。この組み合わせが、通信システ
ムにおけるノイズ・トレーランス(noise tolerance)に関する前もって利用でき
ない性能を有することになる。すなわち、ターボ・コーディングは、既存の順方
向エラー修正技術を使用する以前に許容されないＥｂ／Ｎｏレベルでの通信を許
容する。
【０００３】 多数のシステムが順方向エラー修正技術を使用し、従って、ターボ・コーディ
ングの使用することで利点がある。例えば、ターボ・コードは無線衛星リンクの
性能を改善することができ、ここで制限されたダウンリンク送信電力が、低いＥ ｂ ／Ｎｏレベルで動作する受信機を必要とする。無線衛星リンク中でターボ・コ
ードを使用することは、デジタル・ビデオ放送（ＤＶＢ）システムのためのディ
シュ・サイズ(dish size)を縮小し、あるいは別の方法として、所与の周波数帯
域内でのより多くのデータの送信を許容する。
ングの使用することで利点がある。例えば、ターボ・コードは無線衛星リンクの
性能を改善することができ、ここで制限されたダウンリンク送信電力が、低いＥ ｂ ／Ｎｏレベルで動作する受信機を必要とする。無線衛星リンク中でターボ・コ
ードを使用することは、デジタル・ビデオ放送（ＤＶＢ）システムのためのディ
シュ・サイズ(dish size)を縮小し、あるいは別の方法として、所与の周波数帯
域内でのより多くのデータの送信を許容する。
【０００４】 デジタル・セルラーおよびＰＣＳ電話システムのようなデジタル無線通信シス
テムも、順方向エラー修正を使用する。例えば、ＩＳ−９５オーバー・ザ・エア
・インターフェース標準装置、およびＩＳ−９５Ｂのようなその誘導製品は、た
たみ込みエンコーディングを使用してコーディング利得を提供してシステムの要
領を増大するデジタル無線通信システムを規定する。ＩＳ−９５標準装置の使用
による実質的にＲＦ信号を処理するためのシステムおよび方法は、本発明の譲渡
人に譲渡された、「ＣＤＭＡセルラー電話システムにおいて信号波形を発生させ
るためのシステムおよび方法」と称する米国特許第５，１０３，４５９号に開示
されており、ここでは参照例として取り入れる（’４５９特許）。
テムも、順方向エラー修正を使用する。例えば、ＩＳ−９５オーバー・ザ・エア
・インターフェース標準装置、およびＩＳ−９５Ｂのようなその誘導製品は、た
たみ込みエンコーディングを使用してコーディング利得を提供してシステムの要
領を増大するデジタル無線通信システムを規定する。ＩＳ−９５標準装置の使用
による実質的にＲＦ信号を処理するためのシステムおよび方法は、本発明の譲渡
人に譲渡された、「ＣＤＭＡセルラー電話システムにおいて信号波形を発生させ
るためのシステムおよび方法」と称する米国特許第５，１０３，４５９号に開示
されており、ここでは参照例として取り入れる（’４５９特許）。
【０００５】 ＩＳ−９５のようなデジタル無線通信システムが、主として移動体通信装置で
あるため、電力利用が最小で、小型、計量であることが重要である。一般的に、
これはほとんど、または全ての必要な処理を実行する半導体集積回路（「チップ
」）の開発が必要である。たたみ込みエンコーディングが比較的複雑でである一
方で、回路がたたみ込みエンコーディングを実行する必要があり、また復号が、
いずれの他の必要とされる回路とともに単一チップ上に規制される。
あるため、電力利用が最小で、小型、計量であることが重要である。一般的に、
これはほとんど、または全ての必要な処理を実行する半導体集積回路（「チップ
」）の開発が必要である。たたみ込みエンコーディングが比較的複雑でである一
方で、回路がたたみ込みエンコーディングを実行する必要があり、また復号が、
いずれの他の必要とされる回路とともに単一チップ上に規制される。
【０００６】 ターボ・コーディング（特に復号する操作）が、たたみ込みエンコーディング
（および復号する）よりもずっと複雑である。それにもかかわらず、移動体デジ
タル通信システムおよび衛星通信システムを含むデジタル無線通信システムにお
けるターボ・コーディングに含ませることが高く望まれている 。従って、本発明はある一定の復号する操作が多様なシステム内でターボ・コー
ディングの使用を容易に実行できる率で増大することが望まれている。
（および復号する）よりもずっと複雑である。それにもかかわらず、移動体デジ
タル通信システムおよび衛星通信システムを含むデジタル無線通信システムにお
けるターボ・コーディングに含ませることが高く望まれている 。従って、本発明はある一定の復号する操作が多様なシステム内でターボ・コー
ディングの使用を容易に実行できる率で増大することが望まれている。
【０００７】
本発明は、ターボ、または対話型復号する技術に、特定技術を適用するための
新規で改良された技術である。本発明の一実施形態によれば、復号するするため
のシステムは、シンボル評価(symbol estimate)のブロックを記憶するためのチ
ャネル・デインターリーバＲＡＭ、一連のＳ状態のメトリック(metric)計算装置
を含んでいる。各状態メトリック計算装置は一連の状態メトリック計算装置と一
連のＳ＋１ウインドウＲＡＭを発生させるためのものであり、ここに前記Ｓ＋１
ウインドウＲＡＭのＳはシンボル評価を前記Ｓ状態メトリック計算装置に提供す
る。残りのウインドウＲＡＭは前記チャネル・デインターリーバＲＡＭからのシ
ンボル評価を受信する。
新規で改良された技術である。本発明の一実施形態によれば、復号するするため
のシステムは、シンボル評価(symbol estimate)のブロックを記憶するためのチ
ャネル・デインターリーバＲＡＭ、一連のＳ状態のメトリック(metric)計算装置
を含んでいる。各状態メトリック計算装置は一連の状態メトリック計算装置と一
連のＳ＋１ウインドウＲＡＭを発生させるためのものであり、ここに前記Ｓ＋１
ウインドウＲＡＭのＳはシンボル評価を前記Ｓ状態メトリック計算装置に提供す
る。残りのウインドウＲＡＭは前記チャネル・デインターリーバＲＡＭからのシ
ンボル評価を受信する。
【０００８】
本発明はターボ・コーディングを実行するための新規で完全された技術である
。典型的な実施形態をデジタル・セルラー電話システムに関して説明する。この
関連内での使用が有利であるが、本発明の異なる実施形態が、衛星通信システム
およびデジタル・ケーブルおよび電話システムのようなデジタル有線通信システ
ムを含む異なる環境、形態ないしデジタル・データ送信システムと組み合わせる
こともできる。
。典型的な実施形態をデジタル・セルラー電話システムに関して説明する。この
関連内での使用が有利であるが、本発明の異なる実施形態が、衛星通信システム
およびデジタル・ケーブルおよび電話システムのようなデジタル有線通信システ
ムを含む異なる環境、形態ないしデジタル・データ送信システムと組み合わせる
こともできる。
【０００９】 一般的に、ここで説明する種々のシステムは、ソフトウエア制御プロセッサ、
集積回路または専用ロジックを使用して形成できるが、集積回路内の実行も行わ
れる。アプリケーション全体を通して関連するデータ、指示、命令、情報、信号
、シンボルおよびチップは、電圧、電流、電磁波、磁場または粒子(particles)
、光学フィールドまたは粒子あるいはこれらの組み合わせによって有利に表すこ
とができる。さらに、各ブロック図に示したブロックはハードウエアまたは方法
工程のいずれかを表している。
集積回路または専用ロジックを使用して形成できるが、集積回路内の実行も行わ
れる。アプリケーション全体を通して関連するデータ、指示、命令、情報、信号
、シンボルおよびチップは、電圧、電流、電磁波、磁場または粒子(particles)
、光学フィールドまたは粒子あるいはこれらの組み合わせによって有利に表すこ
とができる。さらに、各ブロック図に示したブロックはハードウエアまたは方法
工程のいずれかを表している。
【００１０】 図１は本発明に基づいて形成されたセルラー電話システムの極めて簡略化され
た図である。電話または他の通信装置の呼び出しを実行するために、加入者ユニ
ット１０がＲＦ信号を介して基地局１２と連絡する。基地局１２が基地局コント
ローラ（ＢＳＣ）１４を介して公衆交換電話ネットワークに連絡する。
た図である。電話または他の通信装置の呼び出しを実行するために、加入者ユニ
ット１０がＲＦ信号を介して基地局１２と連絡する。基地局１２が基地局コント
ローラ（ＢＳＣ）１４を介して公衆交換電話ネットワークに連絡する。
【００１１】 図２は本発明の他の実施形態に基づいて形成された衛星通信システムの極めて
簡略化された図である。アップリンク局(Uplink station)４０が、ビデオ・プロ
グラミングのような情報を含むＲＦ信号を衛星４２に送信する。衛星４２がＲＦ
信号を地上にリレーし、ここで受信機４４が受信したＲＦ信号をデジタル・デー
タに変換する。
簡略化された図である。アップリンク局(Uplink station)４０が、ビデオ・プロ
グラミングのような情報を含むＲＦ信号を衛星４２に送信する。衛星４２がＲＦ
信号を地上にリレーし、ここで受信機４４が受信したＲＦ信号をデジタル・デー
タに変換する。
【００１２】 図３は本発明の一実施形態に基づいて構成された典型的な送信システムのブロ
ック図である。この送信機システムは、加入者ユニット１０、基地局１２または
アップリンク局４０、送信のためのデジタル信号を発生するいずれの他のシステ
ム内で使用することができる。送信処理を本発明のただ一つの可能な実施形態で
示しているが、多数の他の送信処理構成が本発明の種々の実施形態を使用して、
実施でき有利である。
ック図である。この送信機システムは、加入者ユニット１０、基地局１２または
アップリンク局４０、送信のためのデジタル信号を発生するいずれの他のシステ
ム内で使用することができる。送信処理を本発明のただ一つの可能な実施形態で
示しているが、多数の他の送信処理構成が本発明の種々の実施形態を使用して、
実施でき有利である。
【００１３】 データ７０がＣＲＣ発生装置７２に供給され、ここで受信データの所与の各所
定量のためのＣＲＣチェックサム(checksum)データが形成される(generate)。得
られるデータ・ブロックがターボ・コーダー７６に供給され、コード・シンボル
(code symbols)が発生されて、チャネル・インターリーバ７８に供給される。一
般的に、コード・シンボルは、オリジナル・データ（システム的なシンボル）の
再送信と一つまたはそれ以上のパリティ・シンボルを含んでいる。
定量のためのＣＲＣチェックサム(checksum)データが形成される(generate)。得
られるデータ・ブロックがターボ・コーダー７６に供給され、コード・シンボル
(code symbols)が発生されて、チャネル・インターリーバ７８に供給される。一
般的に、コード・シンボルは、オリジナル・データ（システム的なシンボル）の
再送信と一つまたはそれ以上のパリティ・シンボルを含んでいる。
【００１４】 各システム的なシンボルのために送信された多数のパリティ・シンボルはコー
ディング・レートに依存している。コーディング・レートについては、一つのパ
リティ・シンボルが全てのシステム的なシンボルのために送信され、また総計し
て二つのシンボルが受信された各データ・ビット（ＣＲＣを含む）のために発生
される。レート１／３ターボ・コーダーについては、二つのパリティ・シンボル
が各システム的なシンボルのために発生され、総計して三つのシンボルが受信さ
れた各データ・ビットのために発生される。
ディング・レートに依存している。コーディング・レートについては、一つのパ
リティ・シンボルが全てのシステム的なシンボルのために送信され、また総計し
て二つのシンボルが受信された各データ・ビット（ＣＲＣを含む）のために発生
される。レート１／３ターボ・コーダーについては、二つのパリティ・シンボル
が各システム的なシンボルのために発生され、総計して三つのシンボルが受信さ
れた各データ・ビットのために発生される。
【００１５】 ターボ・コーダー７６からのコード・シンボルがチャネル・インターリーバ７
８に供給される。チャネル・インターリーバ７８が、シンボルが受信されるとこ
れをブロック上でインターリーブを実行して、インターリーブされたシンボルを
出力する。これがマッパ(Mapper)８０で受信される。一般的に、チャネル・イン
ターリーバ７８がブロックないしビット反転インターリーブを実行し、実質的に
は全ての他のタイプのインターリーブはチャネル・インターリーバとして使用さ
れる。
８に供給される。チャネル・インターリーバ７８が、シンボルが受信されるとこ
れをブロック上でインターリーブを実行して、インターリーブされたシンボルを
出力する。これがマッパ(Mapper)８０で受信される。一般的に、チャネル・イン
ターリーバ７８がブロックないしビット反転インターリーブを実行し、実質的に
は全ての他のタイプのインターリーブはチャネル・インターリーバとして使用さ
れる。
【００１６】 マッパ８０がインターリーブされたコード・シンボルを取り入れ、所定のマッ
ピング・スキームに基づいてある一定のビット幅のシンボル・ワードを発生する
。次に、このシンボル・ワードが変調器８２に加えられ、受信されたシンボル・
ワードに基づいて変調波形が発生される。一般的な変調技術には、ＱＰＳＫ、８
−ＰＳＫおよび１６ＱＡＭが含まれるが、種々の他の変調スキームも利用するこ
とができる。次に、変調された波形がＲＦ周波数で送信するためにアップコンバ
ートされる。
ピング・スキームに基づいてある一定のビット幅のシンボル・ワードを発生する
。次に、このシンボル・ワードが変調器８２に加えられ、受信されたシンボル・
ワードに基づいて変調波形が発生される。一般的な変調技術には、ＱＰＳＫ、８
−ＰＳＫおよび１６ＱＡＭが含まれるが、種々の他の変調スキームも利用するこ
とができる。次に、変調された波形がＲＦ周波数で送信するためにアップコンバ
ートされる。
【００１７】 図４Ａは本発明の第１実施形態によって構成されたターボ・コーダのブロック
図である。本発明のこの第１実施形態において、ターボ・コーダは並列結合ター
ボ・コーダとして構成されている。ターボ・コーダ７６の変形例の内において、
構成要素コーダ９０とコード・インターリーバ９２が、ＣＲＣ発生装置７２から
のデータを受信し、上述したように、入力およびＣＲＣチェックサム・ビットを
出力する。構成要素コーダ９０はテイル・ビット(tail bits)も発生し、各フレ
ームの終端で既知の状態を提供する。
図である。本発明のこの第１実施形態において、ターボ・コーダは並列結合ター
ボ・コーダとして構成されている。ターボ・コーダ７６の変形例の内において、
構成要素コーダ９０とコード・インターリーバ９２が、ＣＲＣ発生装置７２から
のデータを受信し、上述したように、入力およびＣＲＣチェックサム・ビットを
出力する。構成要素コーダ９０はテイル・ビット(tail bits)も発生し、各フレ
ームの終端で既知の状態を提供する。
【００１８】 周知のように、コード・インターリーバ９２は、最高性能を発揮するために最
高にランダム化されたインターリーバとしなければならない。コード・インター
リーバとして最小の複雑さを有する優れた性能を提供するインターリーバとして
は、「インターリーバを基本とする状態マシンを備えたコード・システム」と称
する１９９８年９月２２日出願の米国特許願第０９／１５８，４５９号、および
「インターリーバを基本とする状態マシンを備えたコード・システム」と称する
出願中の部分継続出願である１９９８年１０月１３日出願の出願番号第０９／１
７２，０６９号、さらに、「線形結合シーケンスを使用するターボ・コード・イ
ンターリーブ」と称する１９９８年１２月４日出願の米国特許願第０９／２０５
，５１１号に開示されており、全て本願の譲受人に譲渡されたものであり、ここ
では参照例として取り入れる。構成要素コーダ９０はシステム的シンボル９４（
一般的にオリジナル入力のビットのコピーである）とパリティ・シンボル９６を
出力する。構成要素コーダ９８がコード・インターリーバ９２のインターリーブ
された出力を受信し、付加的なパリティ・シンボル９９を出力する。構成要素コ
ーダ９０は、テイル・ビットを付加して各フレームの終端で既知状態を提供する
。
高にランダム化されたインターリーバとしなければならない。コード・インター
リーバとして最小の複雑さを有する優れた性能を提供するインターリーバとして
は、「インターリーバを基本とする状態マシンを備えたコード・システム」と称
する１９９８年９月２２日出願の米国特許願第０９／１５８，４５９号、および
「インターリーバを基本とする状態マシンを備えたコード・システム」と称する
出願中の部分継続出願である１９９８年１０月１３日出願の出願番号第０９／１
７２，０６９号、さらに、「線形結合シーケンスを使用するターボ・コード・イ
ンターリーブ」と称する１９９８年１２月４日出願の米国特許願第０９／２０５
，５１１号に開示されており、全て本願の譲受人に譲渡されたものであり、ここ
では参照例として取り入れる。構成要素コーダ９０はシステム的シンボル９４（
一般的にオリジナル入力のビットのコピーである）とパリティ・シンボル９６を
出力する。構成要素コーダ９８がコード・インターリーバ９２のインターリーブ
された出力を受信し、付加的なパリティ・シンボル９９を出力する。構成要素コ
ーダ９０は、テイル・ビットを付加して各フレームの終端で既知状態を提供する
。
【００１９】 構成要素コーダ９０と構成要素コーダ９８の出力が、１／３のトータル・コー
ディング・レートＲのための出力データ・ストリームに最大化される。付加的な
構成要素コーダとコード・インターリーバ対が、増大された順方向エラー修正の
ためのコーディング・レートを縮小するために付加される。別の方法として、い
くつかのパリティ・シンボル９６と９９が、何度も中断され（送信されない）、
コーディング・レートを増大する。例えば、コーディング・レートが全ての他の
パリティ・シンボル９６と９９を中断することによって増大させることができる
が、パリティ・シンボル９６を全く送信できない。
ディング・レートＲのための出力データ・ストリームに最大化される。付加的な
構成要素コーダとコード・インターリーバ対が、増大された順方向エラー修正の
ためのコーディング・レートを縮小するために付加される。別の方法として、い
くつかのパリティ・シンボル９６と９９が、何度も中断され（送信されない）、
コーディング・レートを増大する。例えば、コーディング・レートが全ての他の
パリティ・シンボル９６と９９を中断することによって増大させることができる
が、パリティ・シンボル９６を全く送信できない。
【００２０】 構成要素コーダ９０と９８は、ブロック・コードまたはたたみ込みコードを含
む種々のタイプのコードである。たたみ込みコードとして、構成要素コーダ９０
と９８は、一般的に４のような小さい圧縮長さを有し、複雑性を少なくし、また
再帰システム的たたみ込み（ＲＳＣ）エンコーダである。低い圧縮長さが受信シ
ステムにおける対応するデコーダの複雑性を少なくしている。
む種々のタイプのコードである。たたみ込みコードとして、構成要素コーダ９０
と９８は、一般的に４のような小さい圧縮長さを有し、複雑性を少なくし、また
再帰システム的たたみ込み（ＲＳＣ）エンコーダである。低い圧縮長さが受信シ
ステムにおける対応するデコーダの複雑性を少なくしている。
【００２１】 一般的に、二つのコーダが一つのシステム的シンボルと一つのパリティ・シン
ボルを出力し、各ビットは構成要素コーディング・レートＲ＝＿のために受信さ
れる。図１のターボ・コーダの総計コーディング・レートはＲ＝１／３であるが
、構成要素コーダ９８からのシステム的ビットは使用されない。上述したように
、付加的なインターリーバとコーダ対が、並列に付加されて、コーディング・レ
ートが縮小され、またこれによってより高いエラー修正が提供されるか、または
何回もの中断が実行されてコーディング・レートが増大される。
ボルを出力し、各ビットは構成要素コーディング・レートＲ＝＿のために受信さ
れる。図１のターボ・コーダの総計コーディング・レートはＲ＝１／３であるが
、構成要素コーダ９８からのシステム的ビットは使用されない。上述したように
、付加的なインターリーバとコーダ対が、並列に付加されて、コーディング・レ
ートが縮小され、またこれによってより高いエラー修正が提供されるか、または
何回もの中断が実行されてコーディング・レートが増大される。
【００２２】 図４Ｂは本発明の他の実施形態による直列接続ターボ・コーダとしてのターボ
・コーダ７６を示す。図４Ｂのターボ・コーダ内で、ＣＲＣ発生装置７２からの
データが、構成要素コーダ(constituent coder)１１０によって受信され、得ら
れたコード・シンボルがコード・インターリーバ１１２に供給される。得られる
インターリーブされたパリティ・シンボルが構成要素コーダ１１４に供給され、
付加的なエンコーディングを実行してパリティ・シンボル１１５を発生する。一
般的に、構成要素コーダ１１０（外部コーダ）は、ブロック・エンコーダまたは
たたみ込みエンコーダを含む種々のタイプのエンコーダでよいが、構成要素コー
ダ１１４（内部コーダ）は再帰コーダ(recursive coder)であるのが好ましく、
また一般的に再帰システム的エンコーダである。
・コーダ７６を示す。図４Ｂのターボ・コーダ内で、ＣＲＣ発生装置７２からの
データが、構成要素コーダ(constituent coder)１１０によって受信され、得ら
れたコード・シンボルがコード・インターリーバ１１２に供給される。得られる
インターリーブされたパリティ・シンボルが構成要素コーダ１１４に供給され、
付加的なエンコーディングを実行してパリティ・シンボル１１５を発生する。一
般的に、構成要素コーダ１１０（外部コーダ）は、ブロック・エンコーダまたは
たたみ込みエンコーダを含む種々のタイプのエンコーダでよいが、構成要素コー
ダ１１４（内部コーダ）は再帰コーダ(recursive coder)であるのが好ましく、
また一般的に再帰システム的エンコーダである。
【００２３】 再帰システム的たたみ込み（ＲＳＣ）エンコーダとして、構成要素コーダ１１
０と１１４がコーディング・レートＲ＜１でシンボルを発生する。すなわち、所
与の数の入力ビットＮに対して、Ｍの出力シンボルが発生される。ここにＭ＞１
である。図２の直列連結ターボ・コーダのための総計コーディング・レートは構
成要素コーダ１１０のコーディング・レートに構成要素コーダ１１４のコーディ
ング・レートを乗算したものである。付加的なインターリーバとコーダ対も直列
に付加され、コーディング・レートが縮小され、従って、付加的なエラー保護が
提供される。
０と１１４がコーディング・レートＲ＜１でシンボルを発生する。すなわち、所
与の数の入力ビットＮに対して、Ｍの出力シンボルが発生される。ここにＭ＞１
である。図２の直列連結ターボ・コーダのための総計コーディング・レートは構
成要素コーダ１１０のコーディング・レートに構成要素コーダ１１４のコーディ
ング・レートを乗算したものである。付加的なインターリーバとコーダ対も直列
に付加され、コーディング・レートが縮小され、従って、付加的なエラー保護が
提供される。
【００２４】 図５は本発明の一実施形態によって構成された受信システムのブロック図であ
る。アンテナ１５０が受信されたＲＦ信号をＲＦユニット１５２に提供する。Ｒ
Ｆユニットがダウン変換と、フィルタと、デジタル化を実行する。マッパ１４０
がデジタル化データを受信し、ソフト決定データをチャネル・ディインターリー
バ１５６に提供する。ターボ・デコーダ１５８がチャネル・ディインターリーバ
１５６からのソフト決定データをデコードし、得られた決定データを受信システ
ムにおけるプロセッサないし制御ユニットに供給する。ここでＣＲＣチェックサ
ム・データを使用することでデータの精度がチェックすることができる。
る。アンテナ１５０が受信されたＲＦ信号をＲＦユニット１５２に提供する。Ｒ
Ｆユニットがダウン変換と、フィルタと、デジタル化を実行する。マッパ１４０
がデジタル化データを受信し、ソフト決定データをチャネル・ディインターリー
バ１５６に提供する。ターボ・デコーダ１５８がチャネル・ディインターリーバ
１５６からのソフト決定データをデコードし、得られた決定データを受信システ
ムにおけるプロセッサないし制御ユニットに供給する。ここでＣＲＣチェックサ
ム・データを使用することでデータの精度がチェックすることができる。
【００２５】 図６は本発明の一実施形態によって構成されたターボ・コーダ１５８とチャネ
ル・ディインターリーバの一部のブロック図である。図示したように、ターボ・
デコーダ１５８は図４Ａに示したターボ・コーダからのデータを復号するために
構成されている。
ル・ディインターリーバの一部のブロック図である。図示したように、ターボ・
デコーダ１５８は図４Ａに示したターボ・コーダからのデータを復号するために
構成されている。
【００２６】 開示された実施形態において、チャネル・インターリーバ・メモリの二つのバ
ンク(banks)が、チャネル・インターリーバＲＡＭ１６０ａと１６０ｂを提供し
、各バンクが一つのチャネル・インターリーバ・ブロックを記憶する能力がある
。二つのチャネル・インターリーバ・メモリ・バンクのアドレス入力が、マルチ
プレクサ２０８と２１０を介してアドレス入力に供給されたチャネル・アドレス
発生装置２０４とカウンタ２０６によって制御される。マルチプレクサ２０８と
２１０は、信号Ｉと信号！Ｉ（Ｉの論理反転）によって制御され、また従って、
一つのチャネル・ディインターリーバＲＡＭがチャネル・インターリーバ・アド
レス発生装置２０４によって制御されたときに、他方がカウンタ２０６によって
制御される。一般的に、いずれの制御機能性もメモリに記憶されたマイクロプロ
セッサ駆動ソフトウエアと、専用論理回路とによって提供されるが、制御システ
ムの種々の他のタイプの使用も本発明の使用と一致する。
ンク(banks)が、チャネル・インターリーバＲＡＭ１６０ａと１６０ｂを提供し
、各バンクが一つのチャネル・インターリーバ・ブロックを記憶する能力がある
。二つのチャネル・インターリーバ・メモリ・バンクのアドレス入力が、マルチ
プレクサ２０８と２１０を介してアドレス入力に供給されたチャネル・アドレス
発生装置２０４とカウンタ２０６によって制御される。マルチプレクサ２０８と
２１０は、信号Ｉと信号！Ｉ（Ｉの論理反転）によって制御され、また従って、
一つのチャネル・ディインターリーバＲＡＭがチャネル・インターリーバ・アド
レス発生装置２０４によって制御されたときに、他方がカウンタ２０６によって
制御される。一般的に、いずれの制御機能性もメモリに記憶されたマイクロプロ
セッサ駆動ソフトウエアと、専用論理回路とによって提供されるが、制御システ
ムの種々の他のタイプの使用も本発明の使用と一致する。
【００２７】 チャネル・インターリーバ・メモリ・バンクのＩ／Ｏポートがマルチプレクサ
２１２と２１４に接続されている。マルチプレクサ２１２がマッパ１４０からソ
フト決定データを受信し、二つのチャネル・ディンターリーバ・メモリ・バンク
の一つに供給する。マルチプレクサ２１４が二つのチャネル・ディインターリー
バ・メモリ・バンクの一つに記憶されたソフト決定データを部分加算(partial s
um)２１８に出力する。マルチプレクサ２１２と２１４は、それぞれ信号Ｂと！
Ｂによって制御され、従って、一つのチャネル・ディインターリーバＲＡＭがマ
ッパ１４０からサンプルを受信すると、他方がサンプルを部分加算２１８に出力
する。
２１２と２１４に接続されている。マルチプレクサ２１２がマッパ１４０からソ
フト決定データを受信し、二つのチャネル・ディンターリーバ・メモリ・バンク
の一つに供給する。マルチプレクサ２１４が二つのチャネル・ディインターリー
バ・メモリ・バンクの一つに記憶されたソフト決定データを部分加算(partial s
um)２１８に出力する。マルチプレクサ２１２と２１４は、それぞれ信号Ｂと！
Ｂによって制御され、従って、一つのチャネル・ディインターリーバＲＡＭがマ
ッパ１４０からサンプルを受信すると、他方がサンプルを部分加算２１８に出力
する。
【００２８】 動作中、チャネル・ディインターリーバ・アドレス発生装置２０４が、チャネ
ル・ディインターリーバ・メモリ・バンクに、マッパ１４０からの受信サンプル
を提供する。チャネル・ディインターリーバ・アドレス発生装置が、図３のチャ
ネル・インターリーバ７８によって実行されたインターリーバに関して逆の順序
でアドレスが発生する。従って、サンプルが非インターリーブ順（チャネル・イ
ンターリーバに関して非インターリーブ）でチャネル・ディインターリーブ・メ
モリ・バンク内に読み込まれる。
ル・ディインターリーバ・メモリ・バンクに、マッパ１４０からの受信サンプル
を提供する。チャネル・ディインターリーバ・アドレス発生装置が、図３のチャ
ネル・インターリーバ７８によって実行されたインターリーバに関して逆の順序
でアドレスが発生する。従って、サンプルが非インターリーブ順（チャネル・イ
ンターリーバに関して非インターリーブ）でチャネル・ディインターリーブ・メ
モリ・バンク内に読み込まれる。
【００２９】 カウンタ２０６が、チャネル・ディインターリーバ・メモリ・バンクに、部分
加算２１８からの読み込みを提供する。ソフト決定データが逆の順序で読み込み
されるので、ソフト決定データはカウンタ２０６を単に使用してディインターリ
ーブ順に読み込みされる。ソフト決定データをバッファする種々の他の方法も使
用され、デュアル・ポート・メモリを含んでいる。さらに、ディインターリーブ
・アドレスを発生する他の方法も使用され、スイッチング・カウンタ２０６とチ
ャネル・ディインターリーバ・アドレス発生装置２０４を含んでいる。
加算２１８からの読み込みを提供する。ソフト決定データが逆の順序で読み込み
されるので、ソフト決定データはカウンタ２０６を単に使用してディインターリ
ーブ順に読み込みされる。ソフト決定データをバッファする種々の他の方法も使
用され、デュアル・ポート・メモリを含んでいる。さらに、ディインターリーブ
・アドレスを発生する他の方法も使用され、スイッチング・カウンタ２０６とチ
ャネル・ディインターリーバ・アドレス発生装置２０４を含んでいる。
【００３０】 ターボ・コーダ１５８内で、部分加算２１８がＡＰＰメモリ１７０からの優先
確率(a priori probability)（ＡＰＰ）データだけでなく、チャネル・ディイン
ターリーバから受信評価(receive estimates)(ソフト決定データ(soft decision
data))を受信する。周知のように、ＡＰＰ値は以前の復号反復(decoding itera
tion)に基いて送信されたデータの評価である。最初の反復中、ＡＰＰ値が等価
な確率状態に設定される。
確率(a priori probability)（ＡＰＰ）データだけでなく、チャネル・ディイン
ターリーバから受信評価(receive estimates)(ソフト決定データ(soft decision
data))を受信する。周知のように、ＡＰＰ値は以前の復号反復(decoding itera
tion)に基いて送信されたデータの評価である。最初の反復中、ＡＰＰ値が等価
な確率状態に設定される。
【００３１】 チャネル・ディインターリーブ・メモリからの評価は、チャネル・インターリ
ーバ・ブロックに関係する各データ・ビットにおける二つのパリティ・シンボル
の評価だけでなく、システム的シンボルの評価を含んでいる。部分加算２１８が
ＡＰＰ値をシステム的シンボルに加算して、「精選システム的評価(refined sys
tematic estimate)」を生成する。二つのパリティ・シンボルとともに精選シス
テム的評価が、ＲＡＭファイル２２４内に読み込まれる。
ーバ・ブロックに関係する各データ・ビットにおける二つのパリティ・シンボル
の評価だけでなく、システム的シンボルの評価を含んでいる。部分加算２１８が
ＡＰＰ値をシステム的シンボルに加算して、「精選システム的評価(refined sys
tematic estimate)」を生成する。二つのパリティ・シンボルとともに精選シス
テム的評価が、ＲＡＭファイル２２４内に読み込まれる。
【００３２】 ＲＡＭファイル２２４内において、評価値がウインドウＲＡＭ２３０ａ−ｄ（
ＲＡＭ ０−ＲＡＭ ３が付される）に書き込まれる。本発明の一実施形態にお
いて、評価はシーケンス順にＲＡＭ０−３のアドレス・スペース内に書き込まれ
る。この処理はＲＡＭ ０で開始され、ＲＡＭ ３まで進行する。いずれの所与
の時刻において、ただ一つのウインドウＲＡＭが書き込まれる。三つの残りのウ
インドウＲＡＭ（これらは書き込まれない）が、マルチプレクサ２６０を介して
ＭＡＰエンジン(engine)２７０に（読み取ることによって）印加される。これに
つては次に詳細に説明する。
ＲＡＭ ０−ＲＡＭ ３が付される）に書き込まれる。本発明の一実施形態にお
いて、評価はシーケンス順にＲＡＭ０−３のアドレス・スペース内に書き込まれ
る。この処理はＲＡＭ ０で開始され、ＲＡＭ ３まで進行する。いずれの所与
の時刻において、ただ一つのウインドウＲＡＭが書き込まれる。三つの残りのウ
インドウＲＡＭ（これらは書き込まれない）が、マルチプレクサ２６０を介して
ＭＡＰエンジン(engine)２７０に（読み取ることによって）印加される。これに
つては次に詳細に説明する。
【００３３】 本発明の一実施形態において、滑り(sliding)ウインドウ・アーキテクチャが
マップ・復号するを実行するのに使用される。この滑りウインドウ・復号を実行
するためのシステムと方法は、本発明の譲渡人に譲渡された出願中の「たたみ込
み式にエンコードされたコードワードをデコードするためのソフト決定出力復号
器」と称する米国特許出願番号第０８／７４３，６８８号に開示されており、こ
こでは参照例として取り入れる。
マップ・復号するを実行するのに使用される。この滑りウインドウ・復号を実行
するためのシステムと方法は、本発明の譲渡人に譲渡された出願中の「たたみ込
み式にエンコードされたコードワードをデコードするためのソフト決定出力復号
器」と称する米国特許出願番号第０８／７４３，６８８号に開示されており、こ
こでは参照例として取り入れる。
【００３４】 本願において、ＭＡＰ復号はデータの「ウインドウ」上で実行される。本発明
の説明された実施形態において、ＲＡＭウインドウ・バンク２３０がＬｘｑのサ
イズであり、ここにＬはウインドウ内の送信されたデータ・ビット数であり、ま
たｑは精選システム的シンボルの評価と各データ・ビットのために発生された二
つのパリティ・シンボルの評価を記憶するのに必要とするメモリ・ビット数であ
る。本発明の一実施形態において、６ビットが二つのパリティ・シンボル評価の
ために使用され、７ビットが精選されたシステム的シンボル評価（上述したよう
に、受信システム的シンボル評価とＡＰＰ値の加算である）のために使用される
。ここにｑは１８ビットである。
の説明された実施形態において、ＲＡＭウインドウ・バンク２３０がＬｘｑのサ
イズであり、ここにＬはウインドウ内の送信されたデータ・ビット数であり、ま
たｑは精選システム的シンボルの評価と各データ・ビットのために発生された二
つのパリティ・シンボルの評価を記憶するのに必要とするメモリ・ビット数であ
る。本発明の一実施形態において、６ビットが二つのパリティ・シンボル評価の
ために使用され、７ビットが精選されたシステム的シンボル評価（上述したよう
に、受信システム的シンボル評価とＡＰＰ値の加算である）のために使用される
。ここにｑは１８ビットである。
【００３５】 上述したように、精選されたシステム的シンボル評価とパリティ・シンボル評
価を含む評価が、シーケンス順でウインドウＲＡＭａ−ｄ内に書き込まれる。一
般的に、ただ一つのウインドウＲＡＭ２３０が書き込まれ、残りの三つのウイン
ドウ２３０がＭＡＰエンジン２７０によって読み込まれる。
価を含む評価が、シーケンス順でウインドウＲＡＭａ−ｄ内に書き込まれる。一
般的に、ただ一つのウインドウＲＡＭ２３０が書き込まれ、残りの三つのウイン
ドウ２３０がＭＡＰエンジン２７０によって読み込まれる。
【００３６】 例示的な処理において、新しいチャネル・ブロックからのデータがまずウイン
ドウＲＡＭ２３０ａに書き込まれ、次にウインドウＲＡＭ２３０ｂが書き込まれ
る。従って、ウインドウＲＡＭ２３０ａが、評価の第１セットＬ（１Ｌ）を含み
（セットは精選システム的評価と二つのパリティ評価からなる）、ウインドウＲ
ＡＭ２３０ｂが、評価の第２セットＬ（２Ｌ）を含んでいる。最初の二つのセッ
トのＬ評価がウインドウＲＡＭ２３０に記憶されたときに、マルチプレクサ２６
０がウインドウＲＡＭ２３０に記憶されたデータを、以前の（ＭＡＰ）復号器２
７０の最高状態にある状態メトリック計算器（ＳＭＣ）に供給する。本発明の一
実施形態において、三つのＳＭＣが順方向(forward)ＳＭＣ（ＦＳＭＣ）２７２
と二つの逆方向(reverse)ＳＭＣ（ＲＳＭＣ）２７４ａと２７４ｂからなる。
ドウＲＡＭ２３０ａに書き込まれ、次にウインドウＲＡＭ２３０ｂが書き込まれ
る。従って、ウインドウＲＡＭ２３０ａが、評価の第１セットＬ（１Ｌ）を含み
（セットは精選システム的評価と二つのパリティ評価からなる）、ウインドウＲ
ＡＭ２３０ｂが、評価の第２セットＬ（２Ｌ）を含んでいる。最初の二つのセッ
トのＬ評価がウインドウＲＡＭ２３０に記憶されたときに、マルチプレクサ２６
０がウインドウＲＡＭ２３０に記憶されたデータを、以前の（ＭＡＰ）復号器２
７０の最高状態にある状態メトリック計算器（ＳＭＣ）に供給する。本発明の一
実施形態において、三つのＳＭＣが順方向(forward)ＳＭＣ（ＦＳＭＣ）２７２
と二つの逆方向(reverse)ＳＭＣ（ＲＳＭＣ）２７４ａと２７４ｂからなる。
【００３７】 データが続いてＲＡＭファイル２２４に書き込まれるにつれて、マルチプレク
サ２６０が四つのウインドウＲＡＭの三つに記憶された評価を、表Ｉに基づいて
ＭＡＰデコーダ２７０内の三つの状態メトリック的計算器に供給される。 表Ｉ
サ２６０が四つのウインドウＲＡＭの三つに記憶された評価を、表Ｉに基づいて
ＭＡＰデコーダ２７０内の三つの状態メトリック的計算器に供給される。 表Ｉ
【表１】
【００３８】 特定状態メトリックに適用された特定ウインドウＲＡＭにより、表Ｉはまたそ
の時点におけるウインドウＲＡＭに包含された一連の評価をリストし、従って、
評価は対応するＳＭＣによって処理される。
の時点におけるウインドウＲＡＭに包含された一連の評価をリストし、従って、
評価は対応するＳＭＣによって処理される。
【００３９】 ウインドウは一度順方向に処理され、またＭＡＰ処理に基づいて一度逆方向に
処理される。付加的に、ほとんどのウインドウが逆方向に付加的時間で処理され
他の逆方向状態メトリック処理のために初期化状態を発生する。表Ｉにおいて、
初期化処理はイタリック体によって記されている。開示された実施形態において
、各セットの評価は３回処理され、従って、評価の記憶されたウインドウＲＡＭ
はその上３回アクセスされる。３個のウインドウＲＡＭを使用して、ＲＡＭ論争
を阻止する。
処理される。付加的に、ほとんどのウインドウが逆方向に付加的時間で処理され
他の逆方向状態メトリック処理のために初期化状態を発生する。表Ｉにおいて、
初期化処理はイタリック体によって記されている。開示された実施形態において
、各セットの評価は３回処理され、従って、評価の記憶されたウインドウＲＡＭ
はその上３回アクセスされる。３個のウインドウＲＡＭを使用して、ＲＡＭ論争
を阻止する。
【００４０】 表Ｉによって示したように、いずれの特定時刻において、少なくとも一つのウ
インドウＲＡＭがいずれのＳＭＣとも結合されておらず、また従って、利用可能
で書き込まれた新しいデータを有すること利用できる。ＲＡＭファイル２２４内
のＲＡＭの三つのウインドウよりも多く設けることにより、データが正しいシー
ケンスでＭＡＰエンジンに連続的、かつ、反復して供給することができ、また三
つのＳＭＣの正しい一つに供給でき、一方パーシャル・サム２１８を介してチャ
ネル・インターリーバ・メモリ１６０から同時に受信できる。
インドウＲＡＭがいずれのＳＭＣとも結合されておらず、また従って、利用可能
で書き込まれた新しいデータを有すること利用できる。ＲＡＭファイル２２４内
のＲＡＭの三つのウインドウよりも多く設けることにより、データが正しいシー
ケンスでＭＡＰエンジンに連続的、かつ、反復して供給することができ、また三
つのＳＭＣの正しい一つに供給でき、一方パーシャル・サム２１８を介してチャ
ネル・インターリーバ・メモリ１６０から同時に受信できる。
【００４１】 さらに注意しなければならないのは、表Ｉがデータの６個のウインドウにつき
実行される結合を示していることである。従って、例示的なチャネル・インター
リーバ・ブロック・サイズは６Ｌであり、チャネル・インターリーバ・メモリは
６Ｌｘｑである。６Ｌのチャネル・ブロック・サイズはただの例であって、一般
的なチャネル・ブロック・サイズは６Ｌよりも大きくなる。
実行される結合を示していることである。従って、例示的なチャネル・インター
リーバ・ブロック・サイズは６Ｌであり、チャネル・インターリーバ・メモリは
６Ｌｘｑである。６Ｌのチャネル・ブロック・サイズはただの例であって、一般
的なチャネル・ブロック・サイズは６Ｌよりも大きくなる。
【００４２】 なおも図６を参照して、ＭＡＰデコーダ２７０内で、ＦＳＭＣ２７２が上述し
たようにＲＡＭファイル２２４から評価を受信し、ウインドウＬを介して順方向
状態のメトリック値を計算する。順方向状態のメトリック値が、メトリック・バ
ッファ２７６に記憶される。付加的に、表Ｉに基づいて、一つのＲＳＭＣ２７４
がもう一つのウインドウＬを介して逆方向状態のメトリック値を計算する。本発
明の一実施形態において、各状態のメトリック計算器はそれ自体のブランチ(bra
nch)・メトリック計算器を包含している。本発明の他の実施形態において、単一
の時分割ブランチ・メトリック計算器が状態メトリックのセットに使用され、好
ましくはブランチ・メトリック・バッファと組み合わされる。
たようにＲＡＭファイル２２４から評価を受信し、ウインドウＬを介して順方向
状態のメトリック値を計算する。順方向状態のメトリック値が、メトリック・バ
ッファ２７６に記憶される。付加的に、表Ｉに基づいて、一つのＲＳＭＣ２７４
がもう一つのウインドウＬを介して逆方向状態のメトリック値を計算する。本発
明の一実施形態において、各状態のメトリック計算器はそれ自体のブランチ(bra
nch)・メトリック計算器を包含している。本発明の他の実施形態において、単一
の時分割ブランチ・メトリック計算器が状態メトリックのセットに使用され、好
ましくはブランチ・メトリック・バッファと組み合わされる。
【００４３】 本発明の一実施形態において、使用されるＭＡＰデコーダはログＭＡＰデコー
ダであって、評価を対数で操作してハードウエアの複雑性を小さくしている。状
態メトリックとブランチ・メトリック計算器を含むログＭＡＰデコーダの実行例
は、「衛星通信のインターナショナル・ジャーナル」、１９９７年２月に提示さ
れたＳ．Ｓ．ピエトロボーンによる「ターボ／ＭＡＰデコーダの装置および性能
」の参考例に開示されている。ピエトロボーンのログＭＡＰデコーダは、上述し
た参考例である「たたみ込み式にエンコードされたコードワードをデコードする
ためのソフト決定出力デコーダ」に開示された滑りウインドウ・アーキテクチャ
を使用していない。
ダであって、評価を対数で操作してハードウエアの複雑性を小さくしている。状
態メトリックとブランチ・メトリック計算器を含むログＭＡＰデコーダの実行例
は、「衛星通信のインターナショナル・ジャーナル」、１９９７年２月に提示さ
れたＳ．Ｓ．ピエトロボーンによる「ターボ／ＭＡＰデコーダの装置および性能
」の参考例に開示されている。ピエトロボーンのログＭＡＰデコーダは、上述し
た参考例である「たたみ込み式にエンコードされたコードワードをデコードする
ためのソフト決定出力デコーダ」に開示された滑りウインドウ・アーキテクチャ
を使用していない。
【００４４】 第１ＲＳＭＣ２７４によって計算された最終値が、他のＲＳＭＣ２７４を初期
化するのに使用され、ウインドウＬ上で逆方向状態メトリック計算を実行し、順
方向状態メトリックが既に計算され、メトリック・バッファ２７６に記憶されて
いる。逆方向状態メトリックが計算されるにつれて、マルチプレキサ２７８を介
してログ見込み比(log likelihood ratio)（ＬＬＲ）計算器２８０に送られる。
ＬＬＲ計算器２８０が、マルチプレキサ２７８から受信された逆方向メトリック
とメトリック・バッファ２７６に記憶された順方向状態メトリックとのログ見込
み計算を実行する。
化するのに使用され、ウインドウＬ上で逆方向状態メトリック計算を実行し、順
方向状態メトリックが既に計算され、メトリック・バッファ２７６に記憶されて
いる。逆方向状態メトリックが計算されるにつれて、マルチプレキサ２７８を介
してログ見込み比(log likelihood ratio)（ＬＬＲ）計算器２８０に送られる。
ＬＬＲ計算器２８０が、マルチプレキサ２７８から受信された逆方向メトリック
とメトリック・バッファ２７６に記憶された順方向状態メトリックとのログ見込
み計算を実行する。
【００４５】 滑りメトリック計算処理を使用することにより、必要とする処理を実行するの
に使用されるメモリの量が減じられる。例えば、一連のウインドウＲＡＭ２３０
が、全体のインターリーバ・ブロックのサイズではなくウインドウＬと同じだけ
の大きさを必要とする。同様にして、順方向状態メトリックのただ一つのウイン
ドウＬが、いずれの所与の時間でメトリック・バッファ２７６内に記憶するのに
必要とされる。これが回路サイズを相当小さくする。
に使用されるメモリの量が減じられる。例えば、一連のウインドウＲＡＭ２３０
が、全体のインターリーバ・ブロックのサイズではなくウインドウＬと同じだけ
の大きさを必要とする。同様にして、順方向状態メトリックのただ一つのウイン
ドウＬが、いずれの所与の時間でメトリック・バッファ２７６内に記憶するのに
必要とされる。これが回路サイズを相当小さくする。
【００４６】 付加的に、三つのメトリック計算器の使用が、実行される復号するのレートを
相当増大させる。レートが増大するが、これは初期化と機能の復号するが平行に
実行されるからである。初期化がデコーダの精度を高める。
相当増大させる。レートが増大するが、これは初期化と機能の復号するが平行に
実行されるからである。初期化がデコーダの精度を高める。
【００４７】 本発明の別の実施形態において、二つの順方向状態メトリック計算器が一つの
逆方向状態メトリック計算器に関して使用できる。さらに、クロックが十分高い
レートで多数の操作で２度実行されれば、少ない状態メトリック計算器を使用す
ることができる。しかし、クロック・レートの増大が、電力の消費を増大させ、
これは移動体通信またはバッテリ駆動される通信システムの多くの場合において
望ましいことではない。
逆方向状態メトリック計算器に関して使用できる。さらに、クロックが十分高い
レートで多数の操作で２度実行されれば、少ない状態メトリック計算器を使用す
ることができる。しかし、クロック・レートの増大が、電力の消費を増大させ、
これは移動体通信またはバッテリ駆動される通信システムの多くの場合において
望ましいことではない。
【００４８】 付加的に、ＲＡＭファイル２２４の使用が回路エリアと、復号器内のＲＡＭ論
争を小さくする一方で、本発明の他の実施形態が別のメモリ・アーキテクチャを
選択する。
争を小さくする一方で、本発明の他の実施形態が別のメモリ・アーキテクチャを
選択する。
【００４９】 例示的な実施形態を参照して上述したように、復号は第１方向で第１ウインド
ウの第１の復号を実行することによって行なわれ、また同時に第２方向で第２ウ
インドウを実行する。第２方向は第１方向とは反対であるのが好ましい。
ウの第１の復号を実行することによって行なわれ、また同時に第２方向で第２ウ
インドウを実行する。第２方向は第１方向とは反対であるのが好ましい。
【００５０】 第１の復号の結果は蓄積される(stored)。第２の復号の結果が第２方向で第１
ウインドウで実行される第３の復号を初期化するのに使用される。第３の復号中
、ＬＬＲ値が第３の復号中に計算された値と記憶された値を使用して計算される
。
ウインドウで実行される第３の復号を初期化するのに使用される。第３の復号中
、ＬＬＲ値が第３の復号中に計算された値と記憶された値を使用して計算される
。
【００５１】 第３の復号と同時に、他のウインドウの第４の復号が第１方向に実行され、さ
らに他のウインドウ上で第２方向に第５の復号が実行される。第４の復号の結果
が蓄積され、また第５の復号が、初期化値を発生するのに使用される。これらの
工程は全チャネル・インターリーバ・ブロックがデコードされるまで、反復され
る。
らに他のウインドウ上で第２方向に第５の復号が実行される。第４の復号の結果
が蓄積され、また第５の復号が、初期化値を発生するのに使用される。これらの
工程は全チャネル・インターリーバ・ブロックがデコードされるまで、反復され
る。
【００５２】 本発明の種々の他の実施形態は、説明した実施形態に使用した工程のいくつか
を省略することができる。しかし、説明した一連の工程を使用することは、メモ
リと付加的な回路を最少にして迅速、かつ、正確な復号を提供し、従って、相当
優れた性能を発揮する。
を省略することができる。しかし、説明した一連の工程を使用することは、メモ
リと付加的な回路を最少にして迅速、かつ、正確な復号を提供し、従って、相当
優れた性能を発揮する。
【００５３】 本発明の一実施形態において、ＡＰＰメモリ１７０は二つのＡＰＰメモリ・バ
ンク２８４からなる。マルチプレキサ２８６が、各メモリ・バンク２８４を、部
分加算２１８による読取りと、ＬＬＲ２８０による書込み間を切り替えして二重
バッファ動作を提供する。マルチプレクサ２８８をカウンタ２９０かコード・イ
ンターリーバ・アドレス発生装置２９２のいずれかに適用して、復号するの各反
復のためのターボ・コード・インターリーブと逆インターリーブを実行する。
ンク２８４からなる。マルチプレキサ２８６が、各メモリ・バンク２８４を、部
分加算２１８による読取りと、ＬＬＲ２８０による書込み間を切り替えして二重
バッファ動作を提供する。マルチプレクサ２８８をカウンタ２９０かコード・イ
ンターリーバ・アドレス発生装置２９２のいずれかに適用して、復号するの各反
復のためのターボ・コード・インターリーブと逆インターリーブを実行する。
【００５４】 さらに、ＡＰＰメモリ・バンク２８８が一つのチャネル・インターリーバ・ブ
ロックのためのすべてのデータ評価を保有するのに十分な大きさであり、評価が
送信されたデータであって、パリティ・シンボルではない。６ビット解像度の評
価が使用できる。
ロックのためのすべてのデータ評価を保有するのに十分な大きさであり、評価が
送信されたデータであって、パリティ・シンボルではない。６ビット解像度の評
価が使用できる。
【００５５】 全復号する処理が、チャネル・ディインターリーバ・バッファ１６０からの受
信評価の反復読取りと、ＡＰＰメモリ・バンク１７０からのＡＰＰ値による処理
とによって進行される。一連の反復後、評価が一連の値として収束され、次にハ
ード決定を発生するために使用される。こうして復号するの結果がＣＴＣ値を使
用してチェックされる。復号すると同時に、他のチャネル・ディインターリーバ
・バッファが、受信評価の次のブロックを受信する。
信評価の反復読取りと、ＡＰＰメモリ・バンク１７０からのＡＰＰ値による処理
とによって進行される。一連の反復後、評価が一連の値として収束され、次にハ
ード決定を発生するために使用される。こうして復号するの結果がＣＴＣ値を使
用してチェックされる。復号すると同時に、他のチャネル・ディインターリーバ
・バッファが、受信評価の次のブロックを受信する。
【００５６】 図７は本発明の一実施形態に基づくチャネル・インターリーバ・ブロックのロ
グＭＡＰ復号する中に実行される工程を示すフローチャートである。これらの工
程は図６に示した要素を参照して説明する。
グＭＡＰ復号する中に実行される工程を示すフローチャートである。これらの工
程は図６に示した要素を参照して説明する。
【００５７】 復号する工程３００で開始され、工程３０２においてウインドウ・インデック
スＮが０にセットされる。工程３０４において、チャネル・インターリーバＲＡ
Ｍに記憶された評価のウインドウ［Ｎ］およびウインドウ［Ｎ＋１］が、それぞ
れウインドウＲＡＭ［Ｎｍｏｄ３］とウインドウＲＡＭ［（Ｎ＋１）ｍｏｄ３］
に書き込まれる。上述したように、評価のウインドウは送信されるべきデータ・
ビットのウインドウＬに関して発生されたシンボルに対応している。
スＮが０にセットされる。工程３０４において、チャネル・インターリーバＲＡ
Ｍに記憶された評価のウインドウ［Ｎ］およびウインドウ［Ｎ＋１］が、それぞ
れウインドウＲＡＭ［Ｎｍｏｄ３］とウインドウＲＡＭ［（Ｎ＋１）ｍｏｄ３］
に書き込まれる。上述したように、評価のウインドウは送信されるべきデータ・
ビットのウインドウＬに関して発生されたシンボルに対応している。
【００５８】 工程３０８において、ＦＳＭＣが評価をＲＡＭ［Ｎｍｏｄ３］（この場合ＲＡ
Ｍ０である）で処理し、ＲＳＭＣ０が評価をＲＡＭ［（Ｎ＋１）mod３］（ＲＡ
Ｍ１である）で処理する。付加的に、チャネル・ディインターリーバＲＡＭから
の評価のウインドウ［Ｎ＋１］がウインドウＲＡＭ［（Ｎ＋２）ｍｏｄ３］（Ｒ
ＡＭ２である）に書き込まれる。
Ｍ０である）で処理し、ＲＳＭＣ０が評価をＲＡＭ［（Ｎ＋１）mod３］（ＲＡ
Ｍ１である）で処理する。付加的に、チャネル・ディインターリーバＲＡＭから
の評価のウインドウ［Ｎ＋１］がウインドウＲＡＭ［（Ｎ＋２）ｍｏｄ３］（Ｒ
ＡＭ２である）に書き込まれる。
【００５９】 工程３１０において、ウインドウ・インデックスＮが増大し、またＸがＮｍｏ
ｄ２にセットされ、Ｙが（Ｎ＋１）ｍｏｄ２にセットされる。工程３１２におい
て、Ｎ＋１が処理されるべき評価の最終ウインドウに対応しているかどうかが決
定される。もし対応していなければ、工程３１４が実行される。
ｄ２にセットされ、Ｙが（Ｎ＋１）ｍｏｄ２にセットされる。工程３１２におい
て、Ｎ＋１が処理されるべき評価の最終ウインドウに対応しているかどうかが決
定される。もし対応していなければ、工程３１４が実行される。
【００６０】 工程３１４において、ＦＳＭＣがウインドウＲＡＭ［Ｎｍｏｄ３］に記憶され
た評価を処理し、ＲＳＭＣ Ｘ（第１パスにおいてＸ＝０）がウインドウＲＡＭ
［（Ｎ＋１）ｍｏｄ３］に記憶された評価を処理し、またＲＳＭＣ Ｙ（第１パ
スにおいてＹ＝１）がウインドウＲＡＭ［（Ｎ−１）ｍｏｄ３］に記憶された評
価を処理する。付加的に、チャネル・ディインターリバＲＡＭからの評価のウイ
ンドウ［Ｎ＋１］がウインドウＲＡＭ［（Ｎ＋２）ｍｏｄ３］に書き込まれる。
た評価を処理し、ＲＳＭＣ Ｘ（第１パスにおいてＸ＝０）がウインドウＲＡＭ
［（Ｎ＋１）ｍｏｄ３］に記憶された評価を処理し、またＲＳＭＣ Ｙ（第１パ
スにおいてＹ＝１）がウインドウＲＡＭ［（Ｎ−１）ｍｏｄ３］に記憶された評
価を処理する。付加的に、チャネル・ディインターリバＲＡＭからの評価のウイ
ンドウ［Ｎ＋１］がウインドウＲＡＭ［（Ｎ＋２）ｍｏｄ３］に書き込まれる。
【００６１】 図示していないが、ＲＳＭＣ １によって実行される処理中、データのウイン
ドウ［Ｎ−１］に対応する一連のＡＰＰ値が工程３１４で発生される。ウインド
ウでの復号を実行することにより、メトリック・バッファのサイズが、各復号す
る工程で発生されたメトリック数の倍の長さＬに維持される。多数のメトリック
が各復号する工程で記憶されるので、メトリック・メモリの縮小が、全体のチャ
ネル・デインターリーバ・ブロックによる状態メトリックを記憶するのと比較し
て重要である。
ドウ［Ｎ−１］に対応する一連のＡＰＰ値が工程３１４で発生される。ウインド
ウでの復号を実行することにより、メトリック・バッファのサイズが、各復号す
る工程で発生されたメトリック数の倍の長さＬに維持される。多数のメトリック
が各復号する工程で記憶されるので、メトリック・メモリの縮小が、全体のチャ
ネル・デインターリーバ・ブロックによる状態メトリックを記憶するのと比較し
て重要である。
【００６２】 付加的に、第２逆方向状態メトリック計算器を使用することが、処理速度と精
度を高める。例えば、第２ＲＳＭＣが次の復号する・ウインドウのための新しい
初期値を計算でき、一方で前回の復号する・ウインドウが処理される。この新し
い初期値の計算が、新しい値が前回ウインドウの全てを復号するのに使用できる
ように、各復号する工程のための新しいＲＳＭＣ計算を実行する必要性を排除し
ている。
度を高める。例えば、第２ＲＳＭＣが次の復号する・ウインドウのための新しい
初期値を計算でき、一方で前回の復号する・ウインドウが処理される。この新し
い初期値の計算が、新しい値が前回ウインドウの全てを復号するのに使用できる
ように、各復号する工程のための新しいＲＳＭＣ計算を実行する必要性を排除し
ている。
【００６３】 工程３１４がＲＡＭファイル２２４によって例示されたように評価を処理する
ことによって得られた効率の優れた実例を提供する。特に、工程３１４は復号す
る処理中の四つの工程を同時に実行する能力を示す。これが、コーディングが所
与のクロック・レートで実行できるレートを高めることになる。説明した実施形
態において、工程は状態メトリック計算処理および付加的なサンプルをＲＡＭフ
ァイル２２４に書き込むことを含んでいる。さらに、ＡＰＰ値が工程３１４中に
計算される。
ことによって得られた効率の優れた実例を提供する。特に、工程３１４は復号す
る処理中の四つの工程を同時に実行する能力を示す。これが、コーディングが所
与のクロック・レートで実行できるレートを高めることになる。説明した実施形
態において、工程は状態メトリック計算処理および付加的なサンプルをＲＡＭフ
ァイル２２４に書き込むことを含んでいる。さらに、ＡＰＰ値が工程３１４中に
計算される。
【００６４】 一度工程３１４が完了すると、ウインドウ・インデックスＮが工程３１０で増
大される。もし値Ｎ＋１が最終ウインドウに等しければ、次に配管処理が中断さ
れ、またＲＡＭファイル２２４内の残りの評価が工程３１６から３２２で処理さ
れる。
大される。もし値Ｎ＋１が最終ウインドウに等しければ、次に配管処理が中断さ
れ、またＲＡＭファイル２２４内の残りの評価が工程３１６から３２２で処理さ
れる。
【００６５】 特に、工程３１６において、ＦＳＭＣがウインドウＲＡＭ［Ｎｍｏｄ３］を処
理し、ＲＳＭＣ ＸがウインドウＲＡＭ［（Ｎ＋１）ｍｏｄ３］を処理し、また
ＲＳＭＣ ＹがウインドウＲＡＭ［（Ｎ＋１）ｍｏｄ３］を処理する。工程３１
８において、ウインドウ・インデックスＮが増大され、ＸがＮモッド２にセット
され、またＹが（Ｎ＋１）ｍｏｄ２にセットされる。工程３２０において、ＦＳ
ＭＣがＲＡＭ［Ｎｍｏｄ３］を処理し、またＲＳＭＣ ＹがＲＡＭ［（Ｎ−１）
ｍｏｄ３］を処理する。工程３２２において、ＲＳＭＣ１がＲＡＭ［Ｎｍｏｄ３
］を処理する。工程３２４において、チャネル・ディインターリーバ・ブロック
が処理終了で完了される。
理し、ＲＳＭＣ ＸがウインドウＲＡＭ［（Ｎ＋１）ｍｏｄ３］を処理し、また
ＲＳＭＣ ＹがウインドウＲＡＭ［（Ｎ＋１）ｍｏｄ３］を処理する。工程３１
８において、ウインドウ・インデックスＮが増大され、ＸがＮモッド２にセット
され、またＹが（Ｎ＋１）ｍｏｄ２にセットされる。工程３２０において、ＦＳ
ＭＣがＲＡＭ［Ｎｍｏｄ３］を処理し、またＲＳＭＣ ＹがＲＡＭ［（Ｎ−１）
ｍｏｄ３］を処理する。工程３２２において、ＲＳＭＣ１がＲＡＭ［Ｎｍｏｄ３
］を処理する。工程３２４において、チャネル・ディインターリーバ・ブロック
が処理終了で完了される。
【００６６】 従って、ターボ・コーディングを実行するための新規で改良された技術が開示
された。
された。
【図１】 無線通信システムのブロック図。
【図２】 無線通信システムのブロック図。
【図３】 送信システムのブロック図。
【図４】 Ａ，Ｂはターボ・コーダを示す図。
【図５】 受信処理システムのブロック図。
【図６】 デコーダと、チャネル・デインターリーバの一部を示すブロック図。
【図７】 例示的な一連の復号する工程を示すフローチャト。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ０９／２８３，０１３ (32)優先日 平成11年３月31日(1999．3．31) (33)優先権主張国 米国（ＵＳ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，Ｇ Ｅ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ， ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，Ｚ Ｗ Ｆターム(参考） 5B001 AA13 AB05 AC01 AD06 5J065 AC02 AD04 AD14 AG05 AG06 AH06 AH07 AH09
Claims (15)
- 【請求項１】 下記を具備する、復号システム： ａ）１ブロックのシンボル評価を蓄積するためのチャネル・ディインターリー
バーＲＡＭ； ｂ）Ｓ状態メトリック計算機の組、各状態メトリック計算機は１組のメトリッ
ク計算を形成する； ｃ）複数のＳ＋１ウインドウＲＡＭの組、前記複数のＳ＋１ウインドウＲＡＭ
のＳは、シンボル評価を前記S状態メトリック計算機に供給し、及び残りのウイ
ンドウＲＡＭは前記チャネル・ディインターリーバＲＡＭからシンボル評価を受
信する。 - 【請求項２】Ｓは３に等しい、請求項１に記載されたシステム。
- 【請求項３】前記複数のウインドウＲＡＭは前記チャネル・ディインターリ
ーバーＲＡＭよりも相当小さい、請求項１に記載されたシステム。 - 【請求項４】前記状態メトリック計算機は、複数のウインドウ上のデータを
ウインドウＲＡＭのサイズ以下に処理する、請求項１に記載されたシステム。 - 【請求項５】下記を具備する復号器： 受信評価のチャネル・インターリーバー・ブロックを蓄積するためのチャネル
・インターリーバー・メモリ； 受信評価を復号するための復号機エンジン； 第一の組の受信評価及び第二の組の受信評価を前記復号機エンジンに読み出し、
そして前記チャネルインターリーバー・メモリからの第三の組の受信評価に書き
込むための復号機バッフア。 - 【請求項６】前記復号機バッフアは、さらに第三の組の受信評価を同時に読
み出す、請求項５に記載された複合機。 - 【請求項７】前記復号機エンジンは、ＭＡＰ復号機エンジンである、請求項
５に記載された複合機。 - 【請求項８】前記復号機エンジンは下記を具備する、請求項５に記載された
複合機： 前記第一の組の受信評価に応答して、順方向状態メトリックを形成するための
順方向状態メトリック計算機； 前記第二の組の受信評価に応答して、逆方向状態メトリックを形成するための
逆方向状態メトリック計算機。 - 【請求項９】前記復号機エンジンは更に下記を具備する、請求項６に記載さ
れた複合機： 前記第一の組の受信評価に応答して、順方向状態メトリックを形成するための
順方向状態メトリック計算機； 前記第二の組の受信評価に応答して、逆方向状態メトリックを形成するための
第一の逆メトリック計算機；及び 前記第三の組の受信評価に応答して、逆方向状態メトリックを形成するための
第二の逆方向状態メトリック計算機。 - 【請求項１０】前記復号機バッフアが下記を具備する、請求項５に記載され
た復号機： 複数の受信サンプルを読み出し及び書き込むための第一のメモリ； 複数の受信サンプルを読み出し及び書き込むための第二のメモリ；及び 受信サンプルを読み出し及び書き込むための第三のメモリ。 - 【請求項１１】下記工程を具備する、データを復号する方法： ａ）第一の状態メトリック計算機を第一の組の受信評価に結合し、初期値を形
成する； ｂ）第二の状態メトリック計算機を第二の組の受信評価に結合し、第一の組の
状態メトリックを形成する； ｃ）第三の状態メトリック計算機を第三の組の受信評価に結合し、第二の組の
状態メトリックを形成する； ｄ）第四の組の受信評価をデータバッフアに結合する、 ここで、工程a，ｂ，ｃ及びｄは、同時に実行する。 - 【請求項１２】前記第二の組の状態メトリックは、以前に計算された初期値
を使用して形成し、及びデータ評価を形成するために以前に計算された組の状態
メトリックを用いて処理される、請求項１１に記載された方法。 - 【請求項１３】さらに下記を具備をする請求項１１に記載された方法： 前記第一の状態メトリック計算機を前記第二の組の受信評価に結合する； 前記第三の状態メトリック計算機を前記第一の組の受信評価に結合する。
- 【請求項１４】下記を具備する復号方法： ａ）第一の方向に第一のウインドウを第一の復号を実行し、及び同時に第二の
方向に第二のウインドウ上で第二の復号を実行する； ｂ）第一の復号の結果を蓄積する、 ｃ）第二の復号の結果を使用して第三の復号を初期化する； ｄ）前記第二の方向に前記第一のウインドウ上で第三の複合し、及び第三の復
号及び前記結果の間において計算されたメトリックを使用してＬＬＲ値を計算す
る；及び 工程ｄ）と同時に、 新しいウインドウ上で第二の方向に第六の複合することと同様に、第一の方向
で他のウインドウについて第四の復号、第五の復号を実行する； ｅ）初期値に関する第六の復号の結果を使用して、前記第五の復号から第五の
復号の結果を蓄積する。 - 【請求項１５】前記第二の方向は前記第一の方向と反対である、請求項１４
に記載された方。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9648998P | 1998-08-14 | 1998-08-14 | |
| US60/096,489 | 1998-08-14 | ||
| US09/259,665 US6381728B1 (en) | 1998-08-14 | 1999-02-26 | Partitioned interleaver memory for map decoder |
| US09/259,665 | 1999-02-26 | ||
| US09/283,013 | 1999-03-31 | ||
| US09/283,013 US6434203B1 (en) | 1999-02-26 | 1999-03-31 | Memory architecture for map decoder |
| PCT/US1999/018550 WO2000010254A1 (en) | 1998-08-14 | 1999-08-13 | Memory architecture for map decoder |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009209398A Division JP5129216B2 (ja) | 1998-08-14 | 2009-09-10 | マップ・デコーダのためのメモリ・アーキテクチャ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002523914A true JP2002523914A (ja) | 2002-07-30 |
| JP2002523914A5 JP2002523914A5 (ja) | 2006-10-05 |
| JP4405676B2 JP4405676B2 (ja) | 2010-01-27 |
Family
ID=27378195
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000565607A Expired - Lifetime JP4405676B2 (ja) | 1998-08-14 | 1999-08-13 | マップ・デコーダのためのメモリ・アーキテクチャ |
| JP2009209398A Expired - Lifetime JP5129216B2 (ja) | 1998-08-14 | 2009-09-10 | マップ・デコーダのためのメモリ・アーキテクチャ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009209398A Expired - Lifetime JP5129216B2 (ja) | 1998-08-14 | 2009-09-10 | マップ・デコーダのためのメモリ・アーキテクチャ |
Country Status (12)
| Country | Link |
|---|---|
| EP (1) | EP1118158B1 (ja) |
| JP (2) | JP4405676B2 (ja) |
| CN (1) | CN1211931C (ja) |
| AT (1) | ATE476016T1 (ja) |
| AU (1) | AU766116B2 (ja) |
| BR (1) | BR9912990B1 (ja) |
| CA (1) | CA2340366C (ja) |
| DE (1) | DE69942634D1 (ja) |
| ES (1) | ES2347309T3 (ja) |
| HK (1) | HK1040842B (ja) |
| ID (1) | ID28538A (ja) |
| WO (1) | WO2000010254A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005539451A (ja) * | 2002-09-18 | 2005-12-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データウィンドウを使用してデータを復号化するための方法 |
| JP2007525912A (ja) * | 2004-02-27 | 2007-09-06 | クゥアルコム・インコーポレイテッド | 効率的なマルチシンボルデインターリーバ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3450788B2 (ja) * | 2000-03-06 | 2003-09-29 | 松下電器産業株式会社 | 復号化装置および復号化処理方法 |
| DE10012873A1 (de) | 2000-03-16 | 2001-09-27 | Infineon Technologies Ag | Optimierter Turbo-Decodierer |
| FI109162B (fi) * | 2000-06-30 | 2002-05-31 | Nokia Corp | Menetelmä ja järjestely konvoluutiokoodatun koodisanan dekoodaamiseksi |
| US6662331B1 (en) * | 2000-10-27 | 2003-12-09 | Qualcomm Inc. | Space-efficient turbo decoder |
| EP1461869A1 (en) | 2001-12-28 | 2004-09-29 | Koninklijke Philips Electronics N.V. | Method for decoding data using windows of data |
| CN102571107B (zh) * | 2010-12-15 | 2014-09-17 | 展讯通信（上海）有限公司 | LTE系统中高速并行Turbo码的解码系统及方法 |
| US9128888B2 (en) * | 2012-08-30 | 2015-09-08 | Intel Deutschland Gmbh | Method and apparatus for turbo decoder memory collision resolution |
| US10014026B1 (en) * | 2017-06-20 | 2018-07-03 | Seagate Technology Llc | Head delay calibration and tracking in MSMR systems |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5862190A (en) * | 1995-12-29 | 1999-01-19 | Motorola, Inc. | Method and apparatus for decoding an encoded signal |
-
1999
- 1999-08-13 EP EP99942209A patent/EP1118158B1/en not_active Expired - Lifetime
- 1999-08-13 CN CNB998121525A patent/CN1211931C/zh not_active Expired - Lifetime
- 1999-08-13 ID IDW20010597A patent/ID28538A/id unknown
- 1999-08-13 AU AU55638/99A patent/AU766116B2/en not_active Ceased
- 1999-08-13 ES ES99942209T patent/ES2347309T3/es not_active Expired - Lifetime
- 1999-08-13 WO PCT/US1999/018550 patent/WO2000010254A1/en active IP Right Grant
- 1999-08-13 AT AT99942209T patent/ATE476016T1/de not_active IP Right Cessation
- 1999-08-13 CA CA002340366A patent/CA2340366C/en not_active Expired - Lifetime
- 1999-08-13 BR BRPI9912990-6A patent/BR9912990B1/pt not_active IP Right Cessation
- 1999-08-13 JP JP2000565607A patent/JP4405676B2/ja not_active Expired - Lifetime
- 1999-08-13 DE DE69942634T patent/DE69942634D1/de not_active Expired - Lifetime
-
2002
- 2002-03-22 HK HK02102210.8A patent/HK1040842B/zh not_active IP Right Cessation
-
2009
- 2009-09-10 JP JP2009209398A patent/JP5129216B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005539451A (ja) * | 2002-09-18 | 2005-12-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データウィンドウを使用してデータを復号化するための方法 |
| JP2007525912A (ja) * | 2004-02-27 | 2007-09-06 | クゥアルコム・インコーポレイテッド | 効率的なマルチシンボルデインターリーバ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69942634D1 (de) | 2010-09-09 |
| ATE476016T1 (de) | 2010-08-15 |
| CN1323462A (zh) | 2001-11-21 |
| ES2347309T3 (es) | 2010-10-27 |
| WO2000010254A1 (en) | 2000-02-24 |
| BR9912990B1 (pt) | 2012-10-02 |
| EP1118158B1 (en) | 2010-07-28 |
| JP2010016861A (ja) | 2010-01-21 |
| AU766116B2 (en) | 2003-10-09 |
| HK1040842B (zh) | 2005-12-30 |
| ID28538A (id) | 2001-05-31 |
| EP1118158A1 (en) | 2001-07-25 |
| AU5563899A (en) | 2000-03-06 |
| HK1040842A1 (en) | 2002-06-21 |
| CA2340366A1 (en) | 2000-02-24 |
| JP5129216B2 (ja) | 2013-01-30 |
| CN1211931C (zh) | 2005-07-20 |
| CA2340366C (en) | 2008-08-05 |
| BR9912990A (pt) | 2001-12-11 |
| JP4405676B2 (ja) | 2010-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100671075B1 (ko) | 터보 코딩의 사용을 용이하게 하기 위한 디코더, 디코딩 시스템 및 디코딩 방법 | |
| JP5129216B2 (ja) | マップ・デコーダのためのメモリ・アーキテクチャ | |
| JP4955150B2 (ja) | 高並列ｍａｐ復号器 | |
| US6434203B1 (en) | Memory architecture for map decoder | |
| JP4101653B2 (ja) | インターリーバ・メモリ内の復調データのスケーリング | |
| US6859906B2 (en) | System and method employing a modular decoder for decoding turbo and turbo-like codes in a communications network | |
| JP2008022569A (ja) | 空間効率のよいターボデコーダ | |
| KR20020030170A (ko) | 터보 디코딩 방법 | |
| RU2236085C2 (ru) | Архитектура памяти для декодера максимальной апостериорной вероятности | |
| MXPA01001657A (en) | Memory architecture for map decoder | |
| MXPA01001656A (en) | Partitioned deinterleaver memory for map decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20060802 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090610 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4405676 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |