JP2002516444A - アクセス防護型データ記憶媒体 - Google Patents

アクセス防護型データ記憶媒体

Info

Publication number
JP2002516444A
JP2002516444A JP2000550074A JP2000550074A JP2002516444A JP 2002516444 A JP2002516444 A JP 2002516444A JP 2000550074 A JP2000550074 A JP 2000550074A JP 2000550074 A JP2000550074 A JP 2000550074A JP 2002516444 A JP2002516444 A JP 2002516444A
Authority
JP
Japan
Prior art keywords
data
storage medium
data storage
operations
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000550074A
Other languages
English (en)
Other versions
JP4611523B2 (ja
JP2002516444A5 (ja
Inventor
ファーター，ハーラルト
ドレクスラー，ヘルマン
ジョンソン，エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giesecke and Devrient GmbH
Original Assignee
Giesecke and Devrient GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27218381&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2002516444(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from DE19822220.3A external-priority patent/DE19822220B4/de
Priority claimed from DE19822218.1A external-priority patent/DE19822218B4/de
Priority claimed from DE19822217.3A external-priority patent/DE19822217B4/de
Application filed by Giesecke and Devrient GmbH filed Critical Giesecke and Devrient GmbH
Publication of JP2002516444A publication Critical patent/JP2002516444A/ja
Publication of JP2002516444A5 publication Critical patent/JP2002516444A5/ja
Application granted granted Critical
Publication of JP4611523B2 publication Critical patent/JP4611523B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Business, Economics & Management (AREA)
  • Signal Processing (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Storage Device Security (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)

Abstract

(57)【要約】 発明は半導体ＩＣチップ（５）を有するデータ記憶媒体（１）に関する。攻撃者が、盗みとったＩＣチップ（５）の信号パターンからＩＣチップ（５）の秘密データを確定することを防止するため、保全されるべき動作は、それらを使用することで、処理されるデータが信号パターンから推定できなくなる、動作プログラムのコマンドまたはコマンド列によってのみ実行される。

Description

【発明の詳細な説明】
【０００１】発明の分野 本発明は秘密データが格納される半導体ＩＣチップを有するデータ記憶媒体に
関し、特にスマートカードに関する。
【０００２】従来の技術 ＩＣチップを入れたデータ記憶媒体は非常に多くの様々な用途に、例えば金銭
取引を行うために、品物またはサービスへの支払いのために、あるいはアクセス
または入場管理のための身分証明手段として、用いられている。そのような用途
の全てにおいて、データ記憶媒体のＩＣチップは通常、不正な第三者によるアク
セスから防護されなければならない秘密データを処理する。このような防護はと
りわけ、ＩＣチップの内部構造の寸法を、その構造で処理されるデータを探り出
す目的でその構造にアクセスすることが非常に困難であるように、非常に小さく
することにより確実なものとされる。アクセスをさらに妨げるために、無理に取
り外すと半導体基板、あるいは少なくともＩＣチップに格納された秘密データが
壊れる、極めて強固な接着剤の塊の中に埋め込まれる。半導体基板を破壊せずに
は取り外すことができない保護層をＩＣチップ製造時に半導体基板に与えること
も、同様に可能である。
【０００３】 非常に高価であるが、それにも関わらず基本的には入手可能な技術的対応装置
を用いれば、攻撃者はＩＣチップ内部構造を露出させて調べることにおそらく成
功するであろう。露出は、特殊なエッチング法または適当な研磨プロセスにより
実行できるであろう。このようにして露出された、配線パターンのような、ＩＣ
チップ内部構造は、ＩＣチップ内部構造における信号パターンを確定するために
マイクロプローブをあてるか、あるいはその他の方法で調べることができるであ
ろう。引き続き、偽装工作に用いるために、検出された信号からデータ記憶媒体
の秘密キーのような秘密データの確定を企てることができるであろう。露出され
た内部構造の信号パターンの、マイクロプローブによる選択的な変更を企てるこ
とも同様に可能であろう。
【０００４】発明の概要 本発明はデータ記憶媒体のＩＣチップにある秘密データを不法アクセスから防
護するという課題に基づく。
【０００５】 この課題は、特許請求の範囲の独立請求項に示される特徴の組合せにより解決
される。
【０００６】 本発明の解決法は、従来技術と異なり、ＩＣチップ内部構造の露出及びマイク
ロプローブの取付けを防止する手段には全く関係しない。代わりに、潜在的攻撃
者が盗みとったどのような信号パターンからも秘密情報を推定することを困難に
するための手段がとられる。この信号パターンはＩＣチップが行う動作に依存す
る。この動作の制御にはＩＣチップのメモリに格納された動作プログラムが用い
られる。動作プログラムは、正確に指定された動作をそれぞれが起動させる一連
の個別コマンドからなる。よってＩＣチップは目的の機能を果すことができ、目
的の機能のそれぞれに対して対応するコマンド列が定められている。そのような
機能には、例えば秘密キーを用いるデータの暗号化がある。取り付けたマイクロ
プローブによりＩＣチップ上での処理を盗みとろうとしている攻撃者に、実行さ
れる特定のコマンド及びそのコマンドの実行に用いられるデータについて情報を
可能な限り少ししか与えないようにするため、情報を探り出すことが不可能では
なくとも困難であるような種類のコマンドを用いるか、またはそのような方法で
コマンドを用いて、所望の機能が実現されることが好ましい。いい換えれば、処
理されるデータを盗みとることにより簡単な方法で推定できるコマンドまたはコ
マンド列は１つも用いられるべきではない。
【０００７】 コマンドが非常に少数の、例えば１ビットの、データを処理する場合にはいつ
でも、データを推定することは特に容易である。このため、本発明の一実施形態
にしたがう、データの暗号化のような、少なくとも保全されるべき動作の全てに
対しては複数のビット、例えばバイトを同時に処理するコマンドを用いることが
好ましい。そのような複数のビットの同時処理により、コマンドが生じさせる信
号パターンへの個々のビットの全信号への影響が曖昧にしか見えず、よって個々
のビットを推定することが非常に困難になる。信号パターンは個々のビットの処
理におけるよりもはるかに複雑であり、信号のどの部分が処理されるデータのど
のビットに属するかが簡単には明らかにならない。
【０００８】 さらにまたはあるいは、保全されるべき動作において、処理されるデータが信
号パターンに極めて僅かしか、あるいは全く影響を与えない、同じまたは極めて
類似の信号パターンまたはコマンドを起動させるコマンドのみを用いることによ
り、本発明にしたがって処理されるデータへの攻撃を妨げることができる。
【０００９】 本発明の別の有用な実施形態にしたがえば、保全されるべき動作が真性な秘密
データにはよらず、別の秘密情報を付加しなければ真性秘密データを確定できな
い偽装された秘密データにより行われる。このことは、たとえ攻撃者がある動作
に用いられる秘密データの確定に成功したとしても、探り出されたデータは真性
な秘密データではなく偽装された秘密データであるから、攻撃者はなんらの被害
も生じさせ得ないことを意味する。
【００１０】 データ記憶媒体が機能することを保証するためには、偽装秘密データにも関わ
らず、データ記憶媒体が正当に用いられた場合には正当な結果が確実に得られな
ければならない。このことは、真正な秘密データを偽装するための機能、例えば
秘密データの乱数との排他的論理和（ＥＸＯＲ）をとるための機能を初めに指定
することにより達成される。真正な秘密データはこのようにして指定された機能
により偽装される。偽装された秘密データは、秘密データの偽装を後で解除でき
るデータ記憶媒体における全ての動作を行うために用いられる。ＥＸＯＲで偽装
された秘密データの場合、解除はＥＸＯＲ操作に関して線形な操作である。その
ような解除が許されない操作、例えばＥＸＯＲ操作に関して非線型な操作を実行
する前に、真正な秘密データにそのような操作を行ってもよいように真正な秘密
データを格納しなければならない。真正な秘密データは、例えば偽装された秘密
データを用いて決定される関数値と偽装に用いられた対応する乱数の関数値との
ＥＸＯＲをとることによる解除機能の実行後に、再生される。この場合、乱数か
らの関数値の計算を盗みとることができないように、乱数及び関数値を前もって
決定し、安全な環境に格納することが重要である。
【００１１】 上述した手法は、これが絶対に必要であるから、すなわち偽装された秘密デー
タで代わりに行うことができないから、非線型操作のような操作を行うためだけ
に真正な秘密データが用いられることを意味する。そのような操作は通常、非常
に複雑でありまた解析が容易ではないため、そのような操作で生じるパターンを
解析することにより潜在的攻撃者が真正な秘密データを見つけ出すことは不可能
ではなくとも極めて困難である。後に偽装を解除できる単純構造化関数が偽装さ
れた秘密データに作用するから、不法に盗みとった信号パターンからデータ記憶
媒体の真正な秘密データを確定することが上述の手法により極めて困難になる。
【００１２】 信号パターンはＩＣチップが実行している動作に依存する。そのような動作が
固定パターンにより、すなわち特に同じ順序で常に実行され、攻撃者がその順序
を知れば、どの動作がいつ実行されるかを全く知らない場合よりも、データを探
り出すために攻撃者が克服しなければならない障害はかなり少なくなる。したが
って、本発明のまた別の実施形態にしたがえば、スマートカード内で保全される
べき動作を実行する際のプロセスフローパターンが可能な限り固定されず、よっ
て秘密データを解析するための手がかりを攻撃者にほとんど与えない態様が提供
される。このことは、互いに独立なできるだけ多くの動作、理想的には正に全て
の動作を、動作のそれぞれが他の動作により決定されるデータを必要としない限
り、可変順序、例えばランダムな順序または入力データに依存する順序で、実行
することにより達成される。このことにより、通常は動作の順序により方向を見
定める攻撃者が、どの動作が実行されているかを容易には見いだすことができな
いという結果が得られる。このことは特に、それぞれの動作が同じ入力データか
ら生じさせる信号パターンに関してそれぞれの動作が互いに非常に大きく似通っ
ているか、あるいは同じでさえある場合に成り立つ。攻撃者が実行されている動
作の種類を全く知らなければデータを選択的に探り出すことは極めて困難である
。順序のランダムな変化を平均化するために攻撃者が非常に多くの回数の探知を
試みる危険性がある場合には、入力データに依存して順序を変化させることが推
奨される。
【００１３】発明の詳細な説明 本発明を、図面に示される実施形態を参照して以下で説明する。
【００１４】 図１はスマートカード１をデータ記憶媒体の例として示す。スマートカード１
はカード本体２及びカード本体２に特別に与えられた間隙に配置されたＩＣチッ
プモジュール３からなる。ＩＣチップモジュールの基本的コンポーネントは、そ
れを介して外付素子との電気的接続を行うことができるコンタクト面４及びコン
タクト面４に電気的に接続されたＩＣチップ５である。あるいは、またはコンタ
クト面４に加え、ＩＣチップ５と外部装置との間の通信リンクを形成するための
、図１に示されていないコイルまたはその他の転送手段があってもよい。
【００１５】 図２は前面から見た図１のスマートカードの、ＩＣチップ５を大きく拡大した
詳細を示す。図２に特有の特徴は、ＩＣチップ５の活性面が示されていること、
すなわち図２ではＩＣチップ５の活性面を一般に保護している全ての層が省略さ
れていることである。ＩＣチップ内部の信号パターンに関する情報を得るために
は、例えば露出された構造６にマイクロプローブをあてることができる。マイク
ロプローブは精密位置決め装置を用いて、露出された構造６，例えば配線パター
ンに電気的に接触させられる非常に細い針である。マイクロプローブで拾い上げ
られた信号パターンはＩＣチップの秘密データを推定するために適当な測定及び
評価装置で処理される。
【００１６】 本発明により、攻撃者が回路を破壊することなくＩＣチップ５の保護層を除去
してＩＣチップ５の露出された構造６にマイクロプローブをあてること、あるい
は別の方法でＩＣチップ５の信号パターンを盗みとることに成功したとしても、
特にＩＣチップ５の秘密データに全くアクセスできないか、あるいは非常な困難
をともなわない限りアクセスできないという結果が得られる。本発明はもちろん
攻撃者が別の方法でＩＣチップ５の信号パターンにアクセスできる場合でも有効
である。
【００１７】 本発明にしたがえば、盗みとられた信号パターンからコマンドにより処理され
るデータを全く、あるいは少なくとも相当の困難をともなわない限り推定できな
いようにして、少なくとも全ての保全されるべき動作におけるＩＣチップの動作
プログラムのコマンドまたはコマンド列が選ばれる。
【００１８】 このことは、例えば保全されるデータ処理において、ビットまたはビット列を
置換することを目的とした、個々のビットのシフトのような、個々のビットを処
理するコマンドを基本的に全く用いないことで達成できる。ビットコマンドの代
わりに、例えば、個々のビットではなく８ビットからなるバイト全体を処理する
コピーまたはローテーションコマンドのようなバイトコマンドを、用いることが
できる。バイトコマンドは、ビットコマンドよりかなり複雑な信号パターンを起
動し、信号パターンの部分領域を個々のビットと関連づけることは極めて困難で
ある。このためバイトコマンドで処理される情報は曖昧にしか見えず、そのよう
な情報を探り出すことが困難になる。
【００１９】 さらに本発明は、保全されるべき動作において非常に似通った信号パターンを
起動するコマンドのみを基本的に用い、よって実行されているコマンドを信号パ
ターンで弁別することを非常に困難にする可能性を提供する。同様に、処理され
るデータの種類がコマンドにより起動される信号パターンに僅かしかあるいは全
く影響しないようにコマンドを構成することもできる。
【００２０】 上述した変形はいずれも個々のコマンドに関して選択的にあるいは組み合わせ
て用いることができる。すなわち、本発明の保全されるべきコマンドセットは、
上述した変形の１つ以上に属するコマンドからなることができる。全コマンドが
同じ変形に属する命令セットを用いることも同様にでき、またいくつかまたは全
てのコマンドが他の変形にも属することもできる。例えばバイトコマンドだけ、
好ましくは、さらに、非常に似通った信号パターンを起動するバイトコマンドだ
けを用いることができる。
【００２１】 保全されるべき動作には、例えばスマートカードで頻繁に用いられる暗号化操
作がある。そのような暗号化には、データワードにおいてビット毎の変更をおこ
なわせる一連の単操作の実行が含まれる。本発明にしたがえば、そのようなコマ
ンドは全てバイトコマンドで置き換えられ、及び／または上述した本発明の手段
がとられる。このことにより、攻撃者が盗みとった信号パターンから暗号化に用
いられる秘密キーを推定することは相当に困難になり、よってそのような秘密キ
ーの悪用が防止される。
【００２２】 図３はスマートカードにおける動作シーケンスの一部の概略図を示す。例とし
て示すために暗号化操作が選ばれている。しかし本例で説明される原理はまた、
その他の保全されるべき動作のいずれにも適用できる。図３に示される暗号化操
作の一部の開始時点で、平文で表されていても、あるいは既に暗号化されていて
もよいデータａｂｃが論理点７に供給される。論理点７においてデータａｂｃは
キーＫ１と結合される。本例においてはこの結合はＥＸＯＲ操作であるが、その
他の適当な結合形態も用いることができる。次いで非線形関数ｇが機能ブロック
８で論理点７の結合結果に適用される。機能ブロック８が非線形関数を表すこと
を示すために、図３における機能ブロック８の形は歪んだ矩形である。
【００２３】 機能ブロック８でつくられたデータと乱数ＺとのＥＸＯＲが論理点９において
とられ、続いて機能ブロック１０で処理される。乱数Ｚとの結合により、関数ｆ
を用いる線形写像を表す機能ブロック１０における処理を攻撃者が解析すること
を困難にする、データの偽装が行われる。線形関数の表象として歪んでいない矩
形が図３に用いられる。機能ブロック１０でつくられたデータは先に、例えばカ
ードの製造時に乱数Ｚに関数ｆを適用することで、生成されたデータｆ(Ｚ)と論
理点１１で結合される。この結合により、論理点９における乱数Ｚによるデータ
の偽装が解除される。続いて機能ブロック１２において非線形関数ｇがデータに
適用され、非線形関数がデータに適用された後では偽装の解除はもはや不可能で
あるから、上記の偽装解除が必要である。さらに、データと暗号化操作に関連し
て必要なキーＫ２とのＥＸＯＲが論理点１１においてとられる。
【００２４】 論理点１１におけるデータｆ(Ｚ)とＫ２との結合はＫ２及びｆ(Ｚ)単体により
実施することも、あるいはこれらの単体どうしのＥＸＯＲ操作の結果により実施
することもできる。後者の手法ではキーＫ２を平文で用いる必要がなく、ｆ(Ｚ)
とのＥＸＯＲがとられたキーＫ２のみが必要となる可能性が開かれる。この結合
値が先に、例えばスマートカード１の初期化または個人専用化時に、計算されて
カードのメモリに格納されていれば、キーＫ２を平文でスマートカード１に格納
する必要はない。これによりスマートカード１の保全性がさらに高められる。
【００２５】 機能ブロック１２においてデータに関数ｇを適用した後、このようにして決定
された結果が続いて論理点１３において乱数Ｚと結合され、よって偽装される。
次いで結合結果に線形関数ｆが機能ブロック１４で適用される。最後に、データ
と乱数Ｚに関数ｆを適用した結果及びキーＫ３とのＥＸＯＲが論理点１５でとら
れる。図３に示されていない処理ステップがこの操作の後にさらに続くことがで
きる。
【００２６】 全体としてみて、図３に示した手順は、秘密データが探り出されることを防止
するために、乱数ＺとのＥＸＯＲをとることによりいつでも可能な偽装が暗号化
操作で処理されたデータに施されると述べることで要約できる。ＥＸＯＲ操作に
関して線形な振る舞いを示す全ての関数ｆにより基本的に偽装を施すことができ
る。非線形関数ｇには偽装されていないデータを用いなければならない。したが
って、非線形関数ｇをデータに適用する前にデータと関数ｆ(Ｚ)とのＥＸＯＲを
とることにより偽装を解除する必要がある。非線形関数ｇは線形関数ｆより探り
出すことが相当に困難であるから、偽装されていないデータにしか非線形関数ｇ
を適用し得ないことは、保全性の観点からほとんど問題にならない。図３に示さ
れるフローチャートは関数ｇのそれぞれまたは関数ｆのそれぞれが同じであって
も、それぞれが相異なっていても適用できる。
【００２７】 図３に示されるフローチャートにより、データａｂｃの処理時に秘密データを
探り出すことはほとんど不可能であるという結果が得られる。しかし、秘密キー
Ｋ１，Ｋ２及びＫ３の準備に際してこれらのキーによる操作も実行されなければ
ならず、この操作が次に攻撃者による探り出しの試みの目標になり得るから、こ
れらのキーの処理においても同様の安全予防手段をとることが推奨される。その
ような安全予防手段を含む本発明の一実施形態が図４に示される。
【００２８】 図４は、本発明の別の変形について、図３のスマートカードの動作シーケンス
に対応する部分を示す。データａｂｃの処理は図３と同じであり、したがって以
下で再度説明されることはない。しかし図３とは対照的に、図４においてはキー
Ｋ１，Ｋ２及びＫ３が論理点７，１１及び１５に与えられない。代わりに、偽装
されたキーＫ１’，Ｋ２’及びＫ３’が偽装を解除するために必要な乱数Ｚ１，
Ｚ２及びＺ３と共に与えられるが、偽装キーが先に与えられ、次いで乱数が与え
られることが好ましい。これにより、本来のキーＫ１，Ｋ２及びＫ３が全く見え
なくなることが保証される。この手法は、キーＫ１，Ｋ２及びＫ３が共通キーＫ
から導かれる暗号化方法において特に有用である。この場合、乱数Ｚで偽装され
たキーＫがスマートカード１に格納され、キー導出方法を乱数Ｚに適用すること
により決定される乱数Ｚ１，Ｚ２及びＺ３がスマートカード１に格納される。格
納な安全な環境、例えばスマートカード１の個人専用化段階で行われなければな
らない。
【００２９】 図４に示される機能フローを実行するためには、格納されたデータだけでなく
導出された偽装キーＫ１’，Ｋ２’及びＫ３’も必要である。これらのキーは必
要なときに偽装キーＫから導くことができる。この手法によれば、真正なキーＫ
または導出された真正なキーＫ１，Ｋ２及びＫ３による動作は全く行われず、よ
ってこれらのキーを探り出すことは事実上不可能である。導出された乱数Ｚ１，
Ｚ２及びＺ３も前もって決定されてスマートカード１に格納されているから、攻
撃者が探り出し得る、これらの乱数による動作ももはや行われない。すなわち、
導出された偽装キーＫ１’，Ｋ２’及びＫ３’を探り出すことによる導出された
真正なキーＫ１，Ｋ２及びＫ３へのアクセスは、導出された乱数Ｚ１，Ｚ２及び
Ｚ３が必要であるから、全く不可能である。
【００３０】 保全性をさらに高めるため、ＥＸＯＲ操作のそれぞれについて相異なる乱数Ｚ
を用い、したがってそれぞれの場合において偽装を解除するためのｆ(Ｚ)も必ず
存在するような構成をとることも可能である。一実施形態において、乱数Ｚ及び
関数値ｆ(Ｚ)の全てがスマートカードのメモリに格納される。しかし、少数の乱
数Ｚ及び関数値ｆ(Ｚ)のみを格納し、新しい乱数Ｚ及び関数値ｆ(Ｚ)が必要なと
きにはいつでも、格納されている乱数Ｚ及び関数値ｆ(Ｚ)のいくつかについてＥ
ＸＯＲをとるかあるいは別の適当な結合をつくることにより、新しい乱数Ｚ及び
関数値ｆ(Ｚ)を決定することも同様に可能である。乱数ＺはＥＸＯＲをとるため
に、格納されている乱数Ｚの群からランダムに選択することができる。
【００３１】 また別の実施形態において、乱数Ｚ及び関数値ｆ(Ｚ)は、必要なときにはいつ
でも適当な発生器を用いて発生されるので、全く格納されない。１つまたは複数
の発生器は、そうしなければ乱数Ｚへの関数ｆの適用を盗みとることにより乱数
Ｚが探り出され、さらにはその情報を用いて決定される秘密データも探り出され
るかもしれないから、乱数Ｚに線形関数ｆを適用することにより関数値ｆ(Ｚ)を
発生するのではなく、別の方法で乱数Ｚと関数値ｆ(Ｚ)の対を発生することが重
要である。
【００３２】 本発明にしたがえば、基本的には全ての保全されるべきデータ、例えばキーを
乱数のような別のデータを用いて偽装し、次いで処理にまわすことができる。こ
のことにより、その処理を探り出している攻撃者が、偽装されているため無価値
なデータしか確定できないという結果が得られる。処理の終わりに偽装は元に戻
される。
【００３３】 図５はスマートカードによるいくつかの動作の実行時のシーケンスの概略図を
示す。図５は特に、動作が互いに依存しあうためスマートカード１でどの動作が
必ずシーケンシャルに実行されなければならないか、及びどの動作が基本的に平
行して、すなわちどのような順序でも実行され得るかを示す。この点に関して、
図５はデータａｂｃが処理されているスマートカード１でのプログラム実行フロ
ーの一部を示す。シーケンシャルに実行されなければならない全ての動作が図５
にシーケンシャルに示されている。特別な順序で実行する必要のない全ての動作
は並列に配されている。
【００３４】 データａｂｃの処理はブロック７０の形態で示される動作Ｐ１で開始される。
動作Ｐ２を表すブロック８０がブロック７０にシーケンシャルに続く。すなわち
図５は動作Ｐ１とＰ２の処理順序を入れ換えることができないこと、すなわちこ
の処理順序が必須であることを示す。ブロック８０の後で図５に示されるフロー
チャートは動作Ｐ３，Ｐ４，Ｐ５，Ｐ６及びＰ７を表す５つのブロック９０，１
００，１１０，１２０，１３０に分岐する。動作Ｐ３，Ｐ４，Ｐ５，Ｐ６及びＰ
７が同時に実行できること、すなわちいかなる順序でも実行できることになる。
本発明にしたがえば、動作Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７の実行順序はプログラ
ム実行毎に変わる。すなわち、動作Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７のどれが動作
Ｐ２に続くか、どの動作が先に行われた動作の後に行われるか、等を攻撃者は予
知できない。順序の変更は固定パターンにしたがうか、あるいは、より好ましく
はランダムに、あるいは乱数を用いて定められる入力データまたは動作Ｐ３，Ｐ
４，Ｐ５，Ｐ６及びＰ７のどれが次に実行されるかを示す入力データにより定め
られる入力データにしたがって実施することができる。個々の動作の実行順序の
おそらくはランダムな変化により、これらの動作で処理されるデータを探り出す
ことが困難になる。動作Ｐ３，Ｐ４，Ｐ５，Ｐ６及びＰ７の全てが実行されると
、必ず動作Ｐ８が続き、この処理順序を変えることはできない。動作Ｐ８はブロ
ック１４０で示される。動作Ｐ８の後には、図５には示されていない、順序が可
変であるかまたは固定されている動作がさらに続くことができる。
【００３５】 本発明は、例えば、処理順序が可変である、似たような動作が含まれることが
多い暗号化アルゴリズムの実行に用いることができる。処理順序は、全ての動作
が初めに行われる順序可変動作と入れ換え可能であるから、初めの順序可変動作
を行う前に定めることができるし、あるいは次に行われるべき動作を、残ってい
る順序可変動作の群からのそれぞれの順序可変動作を行う前に決定することもで
きる。いずれの場合にも、処理順序を定めるために乱数を用いることができる。
【図面の簡単な説明】
【図１】 前面から見たスマートカードを示す
【図２】 前面から見た図１に示されるスマートカードの、ＩＣチップを大きく拡大した
詳細を示す
【図３】 スマートカード内の動作シーケンスの一部の概略図を示す
【図４】 図３に示す動作シーケンスの変形を示す
【図５】 スマートカードによるいくつかの動作の実行シーケンスの概略図を示す
【符号の説明】
１ スマートカード ２ カード本体 ３ ＩＣチップモジュール ５ ＩＣチップ
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 １９８ ２２ ２１８．１ (32)優先日 平成10年５月18日(1998．5．18) (33)優先権主張国 ドイツ（ＤＥ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，Ｇ Ｈ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，Ｚ Ｗ (72)発明者 ドレクスラー，ヘルマン ドイツ連邦共和国 Ｄ−81371 ミュンヘ ン オーバーレンダーシュトラーセ ５ア ー (72)発明者 ジョンソン，エリック ドイツ連邦共和国 Ｄ−81371 ミュンヘ ン ガイサッヒァー シュトラーセ ７ Ｆターム(参考） 3E044 BA04 CA06 5B017 AA03 BA07 BB02 BB09 CA11 5B035 AA13 BB09 CA38

Claims (41)

    【特許請求の範囲】
  1. 【請求項１】 複数のコマンドをもつ動作プログラムが格納されるメモリを
    少なくとも１つ有する半導体ＩＣチップ（５）をもち、各コマンドが前記半導体
    ＩＣチップ（５）の外部から検出可能な信号を生じさせるデータ記憶媒体におい
    て、保全されるべき動作が、対応するコマンドで処理されるデータを前記検出さ
    れた信号から推定することができないような種類の動作プログラムコマンドを実
    行すること、あるいはそのようにして前記コマンドを実行することによってのみ
    行われるように、前記データ記憶媒体が構成されることを特徴とするデータ記憶
    媒体。
  2. 【請求項２】 用いられる前記コマンドがデータの少なくともバイト毎の処
    理のために構成されることを特徴とする請求項１記載のデータ記憶媒体。
  3. 【請求項３】 用いられる前記コマンドが、前記コマンドにより生じる前記
    信号のパターンに関して互いに同じであるかまたはごく僅かしか異なっていない
    ことを特徴とする請求項１または２記載のデータ記憶媒体。
  4. 【請求項４】 用いられる前記コマンドのそれぞれが、前記コマンドで処理
    される前記データに全く依存しないか、あるいはごく僅かにしか依存しない信号
    パターンを生じさせることを特徴とする請求項１から３いずれか１項記載のデー
    タ記憶媒体。
  5. 【請求項５】 前記動作プログラムが一連の操作（ｆ）を実行でき、ここで
    前記操作（ｆ）の実行に必要な入力データ及び前記操作（ｆ）の実行により生成
    される出力データが： − 前記入力データは、１つ以上の操作（ｆ）の実行の前に補助データ（Ｚ）と
    の結合により偽装される； − 前記１つ以上の操作（ｆ）の実行により決定された前記出力データは、前記
    入力データの前記偽装を解除するために、補助関数値（ｆ(Ｚ)）と結合される； − ここで前記補助関数値は、前記補助データ（Ｚ）とともに前記データ記憶媒
    体に格納された安全な環境にある入力データとして、前記１つ以上の操作（ｆ）
    を前記補助データに実行することにより前もって決定されている； ことを特徴とする請求項１から４いずれか１項記載のデータ記憶媒体。
  6. 【請求項６】 前記偽装を解除するための前記補助関数値（ｆ(Ｚ)）との前
    記結合が、前記偽装を生じさせる前記結合に関して非線型の操作（ｇ）の実行の
    少なくとも直前に行われることを特徴とする請求項５記載のデータ記憶媒体。
  7. 【請求項７】 前記補助データ（Ｚ）が可変であり、対応する前記補助関数
    値（ｆ(Ｚ)）が前記データ記憶媒体の前記メモリに格納されることを特徴とする
    請求項５または６記載のデータ記憶媒体。
  8. 【請求項８】 新しい補助データ（Ｚ）及び新しい補助関数値（ｆ(Ｚ)）が
    ２つ以上の既存の補助データ（Ｚ）及び補助関数値（ｆ(Ｚ)）の結合により生成
    されることを特徴とする請求項７記載のデータ記憶媒体。
  9. 【請求項９】 前記結合がなされるべき前記既存の補助データ（Ｚ）及び補
    助関数値（ｆ(Ｚ)）がそれぞれランダムに選択されることを特徴とする請求項８
    記載のデータ記憶媒体。
  10. 【請求項１０】 補助データ（Ｚ）及び補助関数値（ｆ(Ｚ)）の対が、前記
    操作（ｆ）を前記補助データ（Ｚ）に適用せずに発生器により生成されることを
    特徴とする請求項５から７いずれか１項記載のデータ記憶媒体。
  11. 【請求項１１】 前記補助データ（Ｚ）が乱数であることを特徴とする請求
    項５から１０いずれか１項記載のデータ記憶媒体。
  12. 【請求項１２】 前記結合がＥＸＯＲ（排他的論理和）操作であることを特
    徴とする請求項５から１１いずれか１項記載のデータ記憶媒体。
  13. 【請求項１３】 前記動作プログラムにより複数の動作を実行でき、前記複
    数の動作の少なくとも部分群に関して、前記部分群の内のいくつかの動作の実行
    により得られる総合結果が前記動作の実行順序に依存せず、また少なくとも前記
    部分群が保全されるべき動作を１つ以上含む場合に前記動作部分群の前記実行順
    序が可変であることが成立していることを特徴とする請求項１から１２いずれか
    １項記載のデータ記憶媒体。
  14. 【請求項１４】 前記動作部分群内での前記実行順序が実行毎に変えられる
    ことを特徴とする請求項１３記載のデータ記憶媒体。
  15. 【請求項１５】 前記実行順序が固定された規則にしたがって変えられるこ
    とを特徴とする請求項１３または１４記載のデータ記憶媒体。
  16. 【請求項１６】 前記実行順序がランダムに変えられることを特徴とする請
    求項１３または１４記載のデータ記憶媒体。
  17. 【請求項１７】 前記実行順序が前記動作で処理される前記データによって
    変えられることを特徴とする請求項１３または１４記載のデータ記憶媒体。
  18. 【請求項１８】 実行が直接に連続して行われるべき前記部分群の全ての動
    作に対して前記部分群の最初の動作の実行の前に前記実行順序が定められること
    を特徴とする請求項１３から１７いずれか１項記載のデータ記憶媒体。
  19. 【請求項１９】 実行が連続して行われるべき前記部分群のある動作の実行
    開始前に、前記部分群のどの動作が次に実行されるかが定められることを特徴と
    する請求項１３から１８いずれか１項記載のデータ記憶媒体。
  20. 【請求項２０】 前記保全されるべき動作がキーの置換またはその他の秘密
    データの置換であることを特徴とする請求項１から１９いずれか１項記載のデー
    タ記憶媒体。
  21. 【請求項２１】 前記データ記憶媒体がスマートカードであることを特徴と
    する請求項１から２０いずれか１項記載のデータ記憶媒体。
  22. 【請求項２２】 複数のコマンドをもつ動作プログラムが格納されるメモリ
    を少なくとも１つ有する半導体ＩＣチップ（５）をもち、各コマンドが前記半導
    体ＩＣチップ（５）の外部から検出可能な信号を生じさせるデータ記憶媒体で、
    保全されるべき動作を実行するための方法において、対応するコマンドで処理さ
    れるデータを前記検出された信号から推定することができないような種類の動作
    プログラムコマンドを用いるか、あるいはそのようにして前記コマンドを用いる
    ことによってのみ、前記データ記憶媒体が前記保全されるべき動作を行うことを
    特徴とする方法。
  23. 【請求項２３】 用いられる前記コマンドが少なくともバイト毎に与えられ
    るデータを使用することを特徴とする請求項２２記載の方法。
  24. 【請求項２４】 用いられる前記コマンドが前記コマンドにより生じる前記
    信号のパターンに関して互いに同じであるかまたはごく僅かしか異なっていない
    ことを特徴とする請求項２２または２３記載の方法。
  25. 【請求項２５】 用いられる前記コマンドのそれぞれが、前記コマンドで処
    理される前記データに全く依存しないかあるいはごく僅かにしか依存しない信号
    パターンを生じさせることを特徴とする請求項２２から２４いずれか１項記載の
    方法。
  26. 【請求項２６】 １つ以上の操作に対する入力データとなる秘密データを保
    護するための方法において： − 前記入力データが前記１つ以上の操作（ｆ）の実行の前に補助データ（Ｚ）
    との結合により偽装される； − 前記１つ以上の操作（ｆ）の実行により決定された出力データが、前記入力
    データの前記偽装を解除するために、補助関数値（ｆ(Ｚ)）と結合される； − ここで前記補助関数値は、前記補助データ（Ｚ）とともに格納された安全な
    環境にある入力データとして、前記１つ以上の操作（ｆ）を前記補助データ（Ｚ
    ）に実行することにより前もって決定されている； ことを特徴とする方法。
  27. 【請求項２７】 前記偽装を解除するための前記補助関数値（ｆ(Ｚ)）との
    前記結合が、前記偽装を生じさせる前記結合に関して非線型の操作（ｇ）の実行
    の少なくとも直前に行われることを特徴とする請求項２６記載の方法。
  28. 【請求項２８】 前記補助データ（Ｚ）が可変であり、対応する前記補助関
    数値（ｆ(Ｚ)）がデータ記憶媒体のメモリに格納されることを特徴とする請求項
    ２６または２７記載の方法。
  29. 【請求項２９】 新しい補助データ（Ｚ）及び新しい補助関数値（ｆ(Ｚ)）
    が２つ以上の既存の補助データ（Ｚ）及び補助関数値（ｆ(Ｚ)）の結合により生
    成されることを特徴とする請求項２８記載の方法。
  30. 【請求項３０】 前記結合がなされるべき前記既存の補助データ（Ｚ）及び
    補助関数値（ｆ(Ｚ)）がそれぞれランダムに選択されることを特徴とする請求項
    ２９記載の方法。
  31. 【請求項３１】 補助データ（Ｚ）及び補助関数値（ｆ(Ｚ)）の対が、前記
    操作（ｆ）を前記補助データ（Ｚ）に適用せずに発生器により生成されることを
    特徴とする請求項２６から３０いずれか１項記載の方法。
  32. 【請求項３２】 前記補助データ（Ｚ）が乱数であることを特徴とする請求
    項２６から３１いずれか１項記載の方法。
  33. 【請求項３３】 前記結合がＥＸＯＲ操作であることを特徴とする請求項２
    ６から３２いずれか１項記載のデータ記憶媒体。
  34. 【請求項３４】 データ記憶媒体のオペレーションシステム内の複数の動作
    を実行するための方法において、前記複数の動作の少なくとも部分群に関して、
    前記部分群の内のいくつかの動作の実行により得られる総合結果が前記動作の実
    行順序に依存せず、また少なくとも前記部分群が保全されるべき動作を１つ以上
    含む場合に前記動作部分群の前記実行順序が可変であることが成立することを特
    徴とする方法。
  35. 【請求項３５】 前記動作部分群内での前記実行順序が実行毎に変えられる
    ことを特徴とする請求項３４記載の方法。
  36. 【請求項３６】 前記実行順序が固定された規則にしたがって変えられるこ
    とを特徴とする請求項３４または３５記載の方法。
  37. 【請求項３７】 前記実行順序がランダムに変えられることを特徴とする請
    求項３４または３５記載のデータ記憶媒体。
  38. 【請求項３８】 前記実行順序が前記動作で処理される前記データにより変
    えられることを特徴とする請求項３４または３５記載のデータ記憶媒体。
  39. 【請求項３９】 前記部分群の全ての動作に対して前記部分群の最初の動作
    の実行の前に前記実行順序が定められることを特徴とする請求項３４から３８い
    ずれか１項記載のデータ記憶媒体。
  40. 【請求項４０】 実行が連続して行われるべき前記部分群のある動作の実行
    開始前に、前記部分群のどの動作が次に実行されるかが定められることを特徴と
    する請求項３５から３９いずれか１項記載のデータ記憶媒体。
  41. 【請求項４１】 前記保全されるべき動作がキーの置換またはその他の秘密
    データの置換であることを特徴とする請求項２２から４０いずれか１項記載の方
    法。
JP2000550074A 1998-05-18 1999-05-17 アクセス防護型データ記憶媒体 Expired - Lifetime JP4611523B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE19822220.3A DE19822220B4 (de) 1998-05-18 1998-05-18 Zugriffsgeschützter Datenträger
DE19822217.3 1998-05-18
DE19822218.1A DE19822218B4 (de) 1998-05-18 1998-05-18 Zugriffsgeschützter Datenträger
DE19822217.3A DE19822217B4 (de) 1998-05-18 1998-05-18 Zugriffsgeschützter Datenträger
DE19822218.1 1998-05-18
DE19822220.3 1998-05-18
PCT/EP1999/003385 WO1999060534A1 (de) 1998-05-18 1999-05-17 Zugriffsgeschützter datenträger

Publications (3)

Publication Number Publication Date
JP2002516444A true JP2002516444A (ja) 2002-06-04
JP2002516444A5 JP2002516444A5 (ja) 2006-06-29
JP4611523B2 JP4611523B2 (ja) 2011-01-12

Family

ID=27218381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000550074A Expired - Lifetime JP4611523B2 (ja) 1998-05-18 1999-05-17 アクセス防護型データ記憶媒体

Country Status (8)

Country Link
US (2) US8457302B1 (ja)
EP (1) EP1080454B1 (ja)
JP (1) JP4611523B2 (ja)
CN (1) CN1174347C (ja)
AU (1) AU4144399A (ja)
CA (3) CA2885961C (ja)
ES (1) ES2660057T3 (ja)
WO (1) WO1999060534A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525725A (ja) * 1998-09-11 2002-08-13 ギーゼッケ ウント デフリエント ゲーエムベーハー アクセス保護型データ記憶媒体
JP2015138294A (ja) * 2014-01-20 2015-07-30 株式会社東芝 携帯可能電子装置、電子回路および端末

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19837808A1 (de) * 1998-08-20 2000-02-24 Orga Kartensysteme Gmbh Verfahren zur Ausführung eines Verschlüsselungsprogramms zur Verschlüsselung von Daten in einem mikroprozessorgestützten, tragbaren Datenträger
DE19963407A1 (de) * 1999-12-28 2001-07-12 Giesecke & Devrient Gmbh Tragbarer Datenträger mit Zugriffsschutz durch Nachrichtenverfremdung
DE19963408A1 (de) * 1999-12-28 2001-08-30 Giesecke & Devrient Gmbh Tragbarer Datenträger mit Zugriffsschutz durch Schlüsselteilung
FR2810138B1 (fr) * 2000-06-08 2005-02-11 Bull Cp8 Procede de stockage securise d'une donnee sensible dans une memoire d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede
FR2820577B1 (fr) * 2001-02-08 2003-06-13 St Microelectronics Sa Procede securise de calcul cryptographique a cle secrete et composant mettant en oeuvre un tel procede
DE10201441A1 (de) 2002-01-16 2003-08-14 Infineon Technologies Ag Schiebevorrichtung und Verfahren zum Verschieben
JP3881942B2 (ja) * 2002-09-04 2007-02-14 松下電器産業株式会社 暗号化部を有する半導体装置
US7631198B2 (en) * 2005-05-10 2009-12-08 Seagate Technology Protocol scripting language for safe execution in embedded system
EP2237247A4 (en) 2007-12-03 2012-09-26 Internat Frontier Tech Lab Inc REAL AND FORGET CERTIFICATION MEMBER
DE102010010851A1 (de) 2010-03-10 2011-09-15 Giesecke & Devrient Gmbh Ausspähungsschutz bei der Ausführung einer Operationssequenz in einem tragbaren Datenträger
GB2494731B (en) * 2011-09-06 2013-11-20 Nds Ltd Preventing data extraction by sidechannel attack
US9430676B1 (en) 2015-03-17 2016-08-30 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Processor related noise encryptor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62134679A (ja) * 1985-12-09 1987-06-17 松下電器産業株式会社 暗号文書作成読出装置
US4932053A (en) * 1988-11-10 1990-06-05 Sgs-Thomson Microelectronics, S.A. Safety device against the unauthorized detection of protected data
JPH037399A (ja) * 1989-06-05 1991-01-14 N T T Data Tsushin Kk 個別鍵による認証が可能なｉｃカード
EP0448262A2 (en) * 1990-03-20 1991-09-25 General Instrument Corporation Of Delaware Prevention of determination of time of execution of predetermined data processing routine in relation to occurrence of prior observable external event
JPH04326190A (ja) * 1991-04-25 1992-11-16 Oki Electric Ind Co Ltd 暗証符号照合装置
JPH0973416A (ja) * 1995-09-05 1997-03-18 Dainippon Printing Co Ltd Ｉｃカード
WO1997033217A1 (fr) * 1996-03-07 1997-09-12 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
JPH09265516A (ja) * 1996-03-29 1997-10-07 Toshiba Corp プリペイド用ｉｃカード処理装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249180A (en) * 1978-09-20 1981-02-03 Northern Telecom Limited Past dependent microcomputer cipher apparatus
GB2112190B (en) 1981-12-23 1985-12-18 Omron Tateisi Electronics Co Personal identification system
JPS62190583A (ja) 1986-02-17 1987-08-20 Mitsubishi Electric Corp 登録カ−ドを用いた個人識別システム
JPH01114995A (ja) * 1987-10-29 1989-05-08 Toppan Printing Co Ltd Ｉｃカード
US5016274A (en) * 1988-11-08 1991-05-14 Silvio Micali On-line/off-line digital signing
FR2650458B1 (fr) * 1989-07-25 1991-10-11 Trt Telecom Radio Electr Procede de traitement d'une permutation irreguliere de donnees protegees par chiffrement
US5003596A (en) * 1989-08-17 1991-03-26 Cryptech, Inc. Method of cryptographically transforming electronic digital data from one form to another
US5655096A (en) 1990-10-12 1997-08-05 Branigin; Michael H. Method and apparatus for dynamic scheduling of instructions to ensure sequentially coherent data in a processor employing out-of-order execution
SE470001B (sv) * 1991-09-12 1993-10-18 Televerket Förfarande för identifiering och kryptonyckelutbyte mellan två kommunicerande apparater för krypterad trafik
US5297201A (en) * 1992-10-13 1994-03-22 J.D. Technologies, Inc. System for preventing remote detection of computer data from tempest signal emissions
US5655023A (en) * 1994-05-13 1997-08-05 Pitney Bowes Inc. Advanced postage payment system employing pre-computed digital tokens and with enhanced security
US5606616A (en) * 1995-07-03 1997-02-25 General Instrument Corporation Of Delaware Cryptographic apparatus with double feedforward hash function
US6226383B1 (en) * 1996-04-17 2001-05-01 Integrity Sciences, Inc. Cryptographic methods for remote authentication
CA2177622A1 (en) * 1996-05-29 1997-11-30 Thierry Moreau Cryptographic data integrity apparatus and method based on pseudo-random bit generators
US6373946B1 (en) * 1996-05-31 2002-04-16 Ico Services Ltd. Communication security
US6337909B1 (en) * 1996-10-10 2002-01-08 Certicom Corp. Generation of session keys for El Gamal-like protocols from low hamming weight integers
US6049613A (en) * 1997-03-07 2000-04-11 Jakobsson; Markus Method and apparatus for encrypting, decrypting, and providing privacy for data values
US5991415A (en) * 1997-05-12 1999-11-23 Yeda Research And Development Co. Ltd. At The Weizmann Institute Of Science Method and apparatus for protecting public key schemes from timing and fault attacks
US6122742A (en) * 1997-06-18 2000-09-19 Young; Adam Lucas Auto-recoverable and auto-certifiable cryptosystem with unescrowed signing keys
US6061449A (en) 1997-10-10 2000-05-09 General Instrument Corporation Secure processor with external memory using block chaining and block re-ordering
US7587044B2 (en) * 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
AU2557399A (en) * 1998-01-02 1999-07-26 Cryptography Research, Inc. Leak-resistant cryptographic method and apparatus
JP4317607B2 (ja) * 1998-12-14 2009-08-19 株式会社日立製作所 情報処理装置、耐タンパ処理装置
DE19963408A1 (de) * 1999-12-28 2001-08-30 Giesecke & Devrient Gmbh Tragbarer Datenträger mit Zugriffsschutz durch Schlüsselteilung
CA2329590C (en) * 2000-12-27 2012-06-26 Certicom Corp. Method of public key generation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62134679A (ja) * 1985-12-09 1987-06-17 松下電器産業株式会社 暗号文書作成読出装置
US4932053A (en) * 1988-11-10 1990-06-05 Sgs-Thomson Microelectronics, S.A. Safety device against the unauthorized detection of protected data
JPH037399A (ja) * 1989-06-05 1991-01-14 N T T Data Tsushin Kk 個別鍵による認証が可能なｉｃカード
EP0448262A2 (en) * 1990-03-20 1991-09-25 General Instrument Corporation Of Delaware Prevention of determination of time of execution of predetermined data processing routine in relation to occurrence of prior observable external event
JPH04326190A (ja) * 1991-04-25 1992-11-16 Oki Electric Ind Co Ltd 暗証符号照合装置
JPH0973416A (ja) * 1995-09-05 1997-03-18 Dainippon Printing Co Ltd Ｉｃカード
WO1997033217A1 (fr) * 1996-03-07 1997-09-12 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
JPH09265516A (ja) * 1996-03-29 1997-10-07 Toshiba Corp プリペイド用ｉｃカード処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525725A (ja) * 1998-09-11 2002-08-13 ギーゼッケ ウント デフリエント ゲーエムベーハー アクセス保護型データ記憶媒体
JP2015138294A (ja) * 2014-01-20 2015-07-30 株式会社東芝 携帯可能電子装置、電子回路および端末

Also Published As

Publication number Publication date
CA2885961C (en) 2015-12-15
CN1174347C (zh) 2004-11-03
AU4144399A (en) 1999-12-06
CA2885956C (en) 2016-07-12
WO1999060534A1 (de) 1999-11-25
CA2332350C (en) 2015-07-07
EP1080454B1 (de) 2018-01-03
CN1308752A (zh) 2001-08-15
JP4611523B2 (ja) 2011-01-12
US20130254559A1 (en) 2013-09-26
ES2660057T3 (es) 2018-03-20
US8457302B1 (en) 2013-06-04
EP1080454A1 (de) 2001-03-07
US9288038B2 (en) 2016-03-15
CA2885961A1 (en) 1999-11-25
CA2885956A1 (en) 1999-11-25
CA2332350A1 (en) 1999-11-25

Similar Documents

Publication Publication Date Title
US9288038B2 (en) Access-controlled data storage medium
JP3613921B2 (ja) アクセス資格認証装置および方法
Anderson et al. Tamper resistance-a cautionary note
RU2251218C2 (ru) Портативный носитель данных с их защитой от несанкционированного доступа, обеспечиваемой за счет разделения ключа на несколько частей
JP3867388B2 (ja) 条件付き認証装置および方法
EP0005179B1 (en) Authenticating the identity of a user of an information system
AU2015359526B2 (en) Device keys protection
CN109858265A (zh) 一种加密方法、装置及相关设备
Moriyama et al. PUF-based RFID authentication secure and private under memory leakage
JP2008519303A (ja) 双線形アプリケーションの計算の安全化された委託方法
US7441125B2 (en) Portable data carrier provide with access protection by rendering messages unfamiliar
JP4841790B2 (ja) 不正行為に対する保護のための暗号通信方法
Leng Smart card applications and security
JP2005502140A (ja) チップカードの初期化
CN111770163A (zh) 区块链技术用于数字货币加密算法
JP4600902B2 (ja) アクセス保護型データ記憶媒体
KR100906518B1 (ko) 도용으로부터 전자 칩을 보호하는 암호화 방법
JP2001195551A (ja) Ｉｃカード読取装置及びｉｃカードシステム
JP2000231329A (ja) 処理ステーションとチップカードの間で少なくとも１つの機密初期値をやりとりする方法
Daza et al. FORCE: Fully off-line secure credits for mobile micro payments
Zanero Smart card content security
Tuyls et al. Anti-counterfeiting
RU2263967C2 (ru) Защищенный от несанкционированного доступа носитель данных, способ выполнения в нем операций, в том числе относящихся к защите данных, и способ защиты конфиденциальных данных
EP4369652A1 (en) Cold wallet apparatus and method of controlling the same
CN117254930A (zh) 一种针对虚拟机管理器跨域攻击的防御方法、装置和介质

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060510

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100616

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100709

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100806

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term