JP2002509295A - Method for reducing charge accumulation in field emission displays - Google Patents

Method for reducing charge accumulation in field emission displays

Info

Publication number
JP2002509295A
JP2002509295A JP2000540555A JP2000540555A JP2002509295A JP 2002509295 A JP2002509295 A JP 2002509295A JP 2000540555 A JP2000540555 A JP 2000540555A JP 2000540555 A JP2000540555 A JP 2000540555A JP 2002509295 A JP2002509295 A JP 2002509295A
Authority
JP
Japan
Prior art keywords
field emission
emission display
anode
positive potential
reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000540555A
Other languages
Japanese (ja)
Other versions
JP4346820B2 (en
Inventor
ロバート・ティー・スミス
ジョアン・トルジッロ
チェンガン・ツィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2002509295A publication Critical patent/JP2002509295A/en
Application granted granted Critical
Publication of JP4346820B2 publication Critical patent/JP4346820B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86Vessels; Containers; Vacuum locks
    • H01J29/864Spacers between faceplate and backplate of flat panel cathode ray tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/02Arrangements for eliminating deleterious effects
    • H01J2201/025Arrangements for eliminating deleterious effects charging
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

(57)【要約】 電界放出ディスプレイ(100)において電荷の蓄積を低減する方法は、複数の電子エミッタ(114)に電子(132)を放出させて、電界放出ディスプレイ(100)の陽極(124)における電位を低減する段階を含む。陽極(124)において電位が低減されると、電子(132)が、スペーサ(130)の正の静電帯電表面(129)を中和する。陽極電位は、電圧源(126)と直列に配置された抵抗器(127)を、陽極(124)に接続する形で設けることによって降下される。陽極電位は、電子エミッタ(114)に電子を同時に放出させて、陽極(124)においてプルダウン電流(128)を発生することによって低減される。陽極(124)の電圧は、十分な電子(132)の流れを帯電表面(129)に引きつけて中和を生じる値に低減される。 SUMMARY OF THE INVENTION A method for reducing charge accumulation in a field emission display (100) is to cause a plurality of electron emitters (114) to emit electrons (132) so that the anode (124) of the field emission display (100). And reducing the potential at. As the potential is reduced at the anode (124), the electrons (132) neutralize the positively charged surface (129) of the spacer (130). The anode potential is reduced by providing a resistor (127) placed in series with the voltage source (126) in connection with the anode (124). The anodic potential is reduced by causing the electron emitter (114) to simultaneously emit electrons and generating a pull-down current (128) at the anode (124). The voltage at the anode (124) is reduced to a value that attracts sufficient electron (132) flow to the charged surface (129) to cause neutralization.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

(産業上の利用分野) 本発明は、一般に、電界放出デバイスに関し、さらに詳しくは、電界放出ディ
スプレイにおける電荷の蓄積を低減する方法に関する。
FIELD OF THE INVENTION The present invention relates generally to field emission devices, and more particularly to a method for reducing charge accumulation in a field emission display.

【0001】 (従来の技術) 電界放出ディスプレイは技術上よく知られる。それらは、薄いエンベロープの
境界を確定する陽極板と陰極板とを含む。一般に、陽極板と陰極板は、内部の真
空と、外部の大気圧との間との差圧によるデバイスの破裂を防ぐために、何らか
の形式のスペーサ構造を必要とし、そのために十分な薄さになっている。スペー
サは、デバイスの活性領域内に配置され、電子エミッタと蛍光体とを含む。
BACKGROUND OF THE INVENTION Field emission displays are well known in the art. They include an anode plate and a cathode plate that define the boundaries of the thin envelope. In general, the anode and cathode plates need some form of spacer structure to prevent the device from bursting due to the pressure difference between the internal vacuum and the external atmospheric pressure, and are therefore thin enough. ing. The spacer is located within the active region of the device and includes an electron emitter and a phosphor.

【0002】 陽極板と陰極板との電位差は通常、300から10,000ボルトの範囲内に
ある。陽極板と陰極板との電位差に耐えるため、スペーサは通常、誘電材料を含
む。そのため、スペーサは、デバイスの真空の内側に露出される誘電表面を有す
る。
[0002] The potential difference between the anode plate and the cathode plate is typically in the range of 300 to 10,000 volts. To withstand the potential difference between the anode and cathode plates, the spacer typically includes a dielectric material. As such, the spacer has a dielectric surface that is exposed inside the vacuum of the device.

【0003】 電界放出ディスプレイの動作中、電子は、陰極板にあるSpindtチップなどの電
子エミッタから放出される。これらの電子は真空の領域を横切り、蛍光体の上に
衝突する。これらの電子の幾つかは、スペーサの誘電表面に衝突する可能性があ
る。このようにして、スペーサの誘電表面は帯電する。通常、誘電スペーサが正
に帯電するのは、スペーサ材料の二次電子発生量が当初、2個以上だからである
[0003] During operation of a field emission display, electrons are emitted from an electron emitter such as a Spindt chip on a cathode plate. These electrons traverse the vacuum area and impinge on the phosphor. Some of these electrons can strike the dielectric surface of the spacer. In this way, the dielectric surface of the spacer is charged. Usually, the dielectric spacer is positively charged because the amount of secondary electrons generated by the spacer material is initially two or more.

【0004】 電界放出ディスプレイ内の誘電表面の帯電により、数多くの問題が生じる。例
えば、スペーサの近傍にある電子の軌道に対する制御が失われる。また、アーク
放電事象のリスクも劇的に増加する。
[0004] The charging of dielectric surfaces in field emission displays creates a number of problems. For example, control over the trajectory of electrons near the spacer is lost. Also, the risk of arcing events increases dramatically.

【0005】 そのため、電界放出ディスプレイ内での電荷の蓄積を低減する方法に対して必
要性が存在する。
[0005] Therefore, a need exists for a method of reducing charge accumulation in a field emission display.

【0006】 (好適な実施例の説明) 図を単純かつ分かりやすくするため、各図に示される要素は、必ずしも縮尺通
りに描かれていない。例えば、一部の要素の寸法は、相対的に大きめになってい
る。更に、必要と見なされる場合には、これらの図では、同一要素を示すのに、
同一参照番号が繰り返し用いられた。
DESCRIPTION OF THE PREFERRED EMBODIMENTS For simplicity and clarity of illustration, the elements shown in each figure are not necessarily drawn to scale. For example, the dimensions of some elements are relatively large. Furthermore, where deemed necessary, these figures show the same elements,
The same reference numbers have been used repeatedly.

【0007】 本発明は、電界放出ディスプレイ内での電荷の蓄積を低減する方法を対象とす
る。本発明の方法は、電子エミッタに電子を放出させる段階、およびディスプレ
イ内の制御可能な電位を調整して、正に帯電した表面の電位が、放出された電子
を帯電表面に引きつけることができるようにする段階を含む。このようにして、
正に帯電した表面は中和される。好適な実施例では、電界放出ディスプレイは、
動作中、正に帯電するスペーサを有する。この帯電を中和するため、陽極板の高
い正電位が、各フレーム・タイム(frame time)の終わりに低減される。陽極電
位は、最初に陽極電圧源に直列に抵抗器を設けることにより降下される。陽極電
位は、すべての電子エミッタに同時に電子を放出させて、陽極にプルダウン電流
を生じることによって、引き下げられる。抵抗器の抵抗は、所与のプルダウン電
流値に対して有用な陽極電圧降下を生じるように選択される。電圧降下は、放出
された電子の一部が、正に帯電した表面に引きつけられて、これにより表面を中
和するのに十分な降下とする。
[0007] The present invention is directed to a method of reducing charge accumulation in a field emission display. The method of the present invention comprises the steps of causing the electron emitter to emit electrons and adjusting the controllable potential in the display so that the potential of the positively charged surface can attract the emitted electrons to the charged surface. Including the step of In this way,
Positively charged surfaces are neutralized. In a preferred embodiment, the field emission display comprises:
In operation, it has a positively charged spacer. To neutralize this charge, the high positive potential of the anode plate is reduced at the end of each frame time. The anode potential is lowered by first providing a resistor in series with the anode voltage source. The anode potential is reduced by causing all electron emitters to emit electrons simultaneously, creating a pull-down current at the anode. The resistance of the resistor is selected to produce a useful anode voltage drop for a given pull-down current value. The voltage drop is such that some of the emitted electrons are attracted to the positively charged surface, thereby dropping enough to neutralize the surface.

【0008】 図1は、本発明の実施例による電界放出ディスプレイ100の断面図である。
電界放出ディスプレイ100は、陰極板110および陽極板122を含む。陰極
板110は、複数の電子エミッタ114を含み、電子エミッタは基板111の上
に形成される。基板111は、ガラス,シリコン等の誘電材料から作られる。陰
極板110は更に、電子エミッタ114を選択的にアドレス指定するために、複
数の行と複数のカラムを含む。この行とカラムは、適切な導電材料から作られる
FIG. 1 is a cross-sectional view of a field emission display 100 according to an embodiment of the present invention.
The field emission display 100 includes a cathode plate 110 and an anode plate 122. The cathode plate 110 includes a plurality of electron emitters 114, which are formed on a substrate 111. The substrate 111 is made of a dielectric material such as glass and silicon. Cathode plate 110 further includes a plurality of rows and a plurality of columns for selectively addressing electron emitters 114. The rows and columns are made from a suitable conductive material.

【0009】 理解しやすくするため、図1は数行(行115,116,117,118,1
19,120)と1個のカラム(カラム112)のみを示す。しかしながら、任
意の数の行と列を採用できることを理解されたい。典型的な電界放出ディスプレ
イ100の行数は240であり、カラムの典型的数は720である。
For ease of understanding, FIG. 1 shows several rows (rows 115, 116, 117, 118, 1).
19, 120) and only one column (column 112). However, it should be understood that any number of rows and columns can be employed. A typical field emission display 100 has 240 rows and a typical number of columns is 720.

【0010】 カラム112は、基板111の上に配置され、誘電体層113がカラム112
の上に形成される。誘電体層113は、内部に電子エミッタ114が配置される
ウェルの境界を確定する。行115,116,117,118,119,120
は、誘電体層113の上に形成される。マトリクス・アドレサブル(addressabl
e)電界放出ディスプレイ用陰極板を作製する方法は、一般の当業者には知られ ている。
The column 112 is disposed on the substrate 111, and the dielectric layer 113
Formed on The dielectric layer 113 defines the boundary of the well in which the electron emitter 114 is located. Rows 115, 116, 117, 118, 119, 120
Is formed on the dielectric layer 113. Matrix addressable (addressabl
e) Methods of making cathode plates for field emission displays are known to those of ordinary skill in the art.

【0011】 陽極板122は、例えば、ガラス製の透明基板123を含む。陽極124は、
基板123の上に配置される。陽極124は、酸化インジウム・スズ(indium ti
n oxide)などの透明導電材料から作られる。好適な実施例では、陽極124は、
陰極板110の放出可能領域全体と対向する連続した層である。すなわち、陽極
124は、電子エミッタ114全体と向かい合う。陽極板122は更に、複数の
蛍光体125を含み、蛍光体は陰極ルミネセンス材料から作られ、基板123の
上に配置される。マトリクス・アドレサブル電界放出ディスプレイの陽極板を作
製する方法もまた、一般当業者に知られている。
The anode plate 122 includes, for example, a transparent substrate 123 made of glass. The anode 124 is
It is arranged on the substrate 123. The anode 124 is made of indium tin oxide (indium tin oxide).
Made from transparent conductive material such as n oxide). In a preferred embodiment, anode 124 comprises
It is a continuous layer facing the entire dischargeable area of the cathode plate 110. That is, the anode 124 faces the entire electron emitter 114. The anode plate 122 further includes a plurality of phosphors 125, the phosphors being made from a cathodoluminescent material and disposed on a substrate 123. Methods of making anode plates for matrix-addressable field emission displays are also known to those of ordinary skill in the art.

【0012】 電界放出ディスプレイ100は更に、フレーム121と複数のスペーサ130
とを含み、これらはすべて、陽極板122と陰極板110との間に配置される。
フレーム121およびスペーサ130は、陰極板110と陽極板122の分離距
離を維持するのに役立つ。図1の実施例では、フレーム121は、陰極板110
の活性領域と陽極板122の活性領域に外接する矩形構造である。分かりやすい
ように、図1ではスペーサ130が1つだけ示される。実際のスペーサの数は、
デバイスの構造要求条件に依存する。
The field emission display 100 further includes a frame 121 and a plurality of spacers 130.
, All of which are located between the anode plate 122 and the cathode plate 110.
The frame 121 and the spacer 130 help maintain a separation distance between the cathode plate 110 and the anode plate 122. In the embodiment shown in FIG.
And a rectangular structure circumscribing the active region of the anode plate 122 and the active region of the anode plate 122. For clarity, only one spacer 130 is shown in FIG. The actual number of spacers is
Depends on device structural requirements.

【0013】 スペーサ130は、誘電材料から作られる。スペーサ130は、誘電材料の薄
い板/リブとすることも可能である。また、各スペーサ130は、複数の要素を
含むことができ、その幾つかは誘電性である。例えば、各スペーサ130は、種
々の材料の層を含むことができ、少なくともその1つは誘電性である。誘電材料
は1つの表面を確定し、これは、電界放出ディスプレイ100の動作中、正の静
電帯電表面129になる。電界放出ディスプレイ100内の他の表面も、デバイ
スの動作中、正に静電帯電する場合がある。本発明の方法はまた、これらの表面
上の電荷を低減するのにも役立つ。
The spacer 130 is made from a dielectric material. Spacers 130 can also be thin plates / ribs of dielectric material. Also, each spacer 130 can include multiple elements, some of which are dielectric. For example, each spacer 130 can include a layer of various materials, at least one of which is dielectric. The dielectric material defines one surface, which becomes a positively charged surface 129 during operation of the field emission display 100. Other surfaces within the field emission display 100 may also become positively charged during operation of the device. The method of the present invention also helps to reduce the charge on these surfaces.

【0014】 電圧源134は、表示データにより規定される通りに、カラム112に適切な
電圧を印加することによって、カラム112と接続される。電圧源126は、陽
極124と接続される。好適な実施例では、電圧源126は、直流(D.C.)
電圧源である。好適な実施例では、抵抗器127は、電圧源126と陽極124
との間に直列に接続される。行ドライバ(図示せず)は、行115,116,1
17,118,119,120に接続される。行ドライバは、行115,116
,117,118,119,120に適切な電位を印加して、ディスプレイ画像
を生成し、かつ本発明により、電界放出ディスプレイ100内での電荷の蓄積を
低減する。
The voltage source 134 is connected to the column 112 by applying an appropriate voltage to the column 112 as defined by the display data. Voltage source 126 is connected to anode 124. In the preferred embodiment, voltage source 126 is a direct current (DC)
Voltage source. In the preferred embodiment, resistor 127 includes a voltage source 126 and an anode 124.
Are connected in series. Row drivers (not shown)
17, 118, 119, and 120. The row drivers are rows 115 and 116
, 117, 118, 119, 120 to generate a display image and reduce the accumulation of charge in the field emission display 100 according to the present invention.

【0015】 ここで、電界放出ディスプレイ100の動作を、図1と図2を参照して説明す
る。図2は、本発明により、電界放出ディスプレイ100における電荷の蓄積を
低減する方法を示すタイミング図200である。タイミング図200は、行ドラ
イバのタイミング・グラフ210と、陽極電圧応答グラフ220とを示す。陽極
電圧応答グラフ220は、陽極124における電圧を表す。
Here, the operation of the field emission display 100 will be described with reference to FIG. 1 and FIG. FIG. 2 is a timing diagram 200 illustrating a method for reducing charge accumulation in a field emission display 100 according to the present invention. The timing diagram 200 shows a row driver timing graph 210 and an anode voltage response graph 220. The anode voltage response graph 220 represents the voltage at the anode 124.

【0016】 電界放出ディスプレイ100の動作は、一続きの段階の反復に特徴づけられる
。これらサイクルの1つをディスプレイ・フレームという。本発明により、各サ
イクルは、時間t1とt2の間のタイミング図200によって表されるディスプレ
イ時間と、時間t0と時間t1間のタイミング図200によって表される電荷低減 時間とを含む。
The operation of the field emission display 100 is characterized by a series of repeated steps. One of these cycles is called a display frame. In accordance with the present invention, each cycle includes a display time represented by timing diagram 200 between times t 1 and t 2 , and a charge reduction time represented by timing diagram 200 between times t 0 and t 1 . .

【0017】 ディスプレイ時間中、電圧源126はVAの電位を供給し、複数の電子132 を陽極124に引きつける。陽極124の電位は、抵抗器127の両端の電圧降
下により、電圧源126により供給される電位を下回る。陽極124の電位VA は、600ボルトを超えることが望ましい。陽極の電位VAが、1000ボルト を超えるのであれば一層望ましい。最も望ましいのは、陽極電位VAが、300 0ボルトを超えることである。例えば、放出を生じるために、行とカラムに印加
される電位はそれぞれ、80ボルトのオーダーおよび大地電位とすることができ
る。
During display time, voltage source 126 provides a potential of VA and attracts a plurality of electrons 132 to anode 124. The potential of anode 124 is below the potential provided by voltage source 126 due to the voltage drop across resistor 127. The potential VA of the anode 124 desirably exceeds 600 volts. More preferably, the anode potential V A exceeds 1000 volts. Most preferably, the anode potential V A is greater than 3000 volts. For example, the potentials applied to the rows and columns to cause emission can be on the order of 80 volts and ground potential, respectively.

【0018】 ディスプレイ時間中、上記のように、陽極124において正電位を発生する段
階と同時に、行115,116,117,118,119,120が、行ドライ
バ(図に示さず)によって順次スキャンされる。スキャンすることにより、電子
放出を生じるのに適した電位が、スキャンされた行に選択的に印加される。スキ
ャンされた行内の各電子エミッタ114が、電子を放出するかどうかは、表示デ
ータと、各カラムに印加された電圧とに依存する。スキャンされていない行内の
電子エミッタ114は、電子の放出を起こさない。ディスプレイ時間中、ディス
プレイ画像が陽極板122に生成され、電界放出ディスプレイ100内にある露
出された誘電表面は、静電気により正に帯電することができる。例えば、図1の
実施例では、スペーサ130の誘電表面は、正の静電帯電表面129になる。
During the display time, rows 115, 116, 117, 118, 119, 120 are sequentially scanned by row drivers (not shown), simultaneously with the step of generating a positive potential at anode 124, as described above. You. By scanning, a potential suitable for causing electron emission is selectively applied to the scanned row. Whether each electron emitter 114 in a scanned row emits electrons depends on the display data and the voltage applied to each column. Electron emitters 114 in unscanned rows do not emit electrons. During the display time, a display image is generated on the anode plate 122 and the exposed dielectric surface within the field emission display 100 can be positively charged by static electricity. For example, in the embodiment of FIG. 1, the dielectric surface of spacer 130 is a positive electrostatic charging surface 129.

【0019】 スペーサ130は、電子132の一部が、陽極124に到達しないで、スペー
サ130の上に衝突するので帯電する。それらは2個以上の二次電子発生量を有
するので、スペーサ130の表面は、受け取った各電子1個につき2個以上の電
子を放出する。そのため、正電位がスペーサ130において生じる。
The spacer 130 is charged because part of the electrons 132 collides with the spacer 130 without reaching the anode 124. Since they have more than one secondary electron emission, the surface of spacer 130 emits more than one electron for each electron received. Therefore, a positive potential is generated at the spacer 130.

【0020】 本発明により、正の静電帯電表面129は、図2に示すように、電荷低減時間
の間に中和される。好適な実施例では、電荷低減時間は、ディスプレイ・フレー
ムの終了時に生じる。しかしながら、他の適切なタイミング方式も使用できる。
例えば、電荷低減段階は、複数の行スキャニング・サイクルが実行された後で、
実施することもできる。
According to the present invention, the positively charged electrostatic surface 129 is neutralized during the charge reduction time, as shown in FIG. In the preferred embodiment, the charge reduction time occurs at the end of the display frame. However, other suitable timing schemes can be used.
For example, the charge reduction phase may be performed after multiple row scanning cycles have been performed.
It can also be implemented.

【0021】 電荷低減時間中、本発明により、電子エミッタ114全体は、陰極板110の
すべての行およびカラムに、適切な放出「オン」電位を印加することにより、電
子の放出を生じさせる。すべての電子エミッタ114に電子を放出させる段階の
結果、図1に示すように、陽極124においてプルダウン電流128が生成され
る。すべての電子エミッタ114に電子を放出させる段階の間、電圧源126は
スイッチされない。
During the charge reduction time, in accordance with the present invention, the entire electron emitter 114 causes the emission of electrons by applying an appropriate emission “on” potential to all rows and columns of the cathode plate 110. The step of causing all the electron emitters 114 to emit electrons results in a pull-down current 128 at the anode 124, as shown in FIG. During the stage of causing all electron emitters 114 to emit electrons, voltage source 126 is not switched.

【0022】 概して、プルダウン電流128の値I、および抵抗器127の抵抗Rは、電子
132の一部が、正の静電帯電表面129の電位によって引きつけられるように
するのに十分な値にまで、陽極124の正電位を低減するように選択される。好
適な実施例では、全部の電子エミッタ114が、電荷低減時間中、電子の放出を
生じる。このため、中和と、プルダウン電流128の生成の両方に使用可能な電
子電流は、行の合計数と、行当りの最大放出電流との積に等しい。抵抗器127
の両端の大幅な電圧降下により、陽極124の電圧は大幅に降下する。電圧が降
下するにつれ、電子132は、正の静電帯電表面129にますます引きつけられ
、放出電流のうち、陽極124に到達する部分を減少させる。
In general, the value I of the pull-down current 128 and the resistance R of the resistor 127 are to a value sufficient to allow some of the electrons 132 to be attracted by the potential of the positively charged electrostatic surface 129. , Is selected to reduce the positive potential of the anode 124. In the preferred embodiment, all electron emitters 114 emit electrons during the charge reduction time. Thus, the electron current available for both neutralization and generation of the pull-down current 128 is equal to the product of the total number of rows and the maximum emission current per row. Resistor 127
, The voltage at the anode 124 drops significantly. As the voltage drops, the electrons 132 are increasingly attracted to the positively charged electrostatic surface 129, reducing the portion of the emission current that reaches the anode 124.

【0023】 最終的には、平衡状態が確立される。平衡状態では、放出電流の一部が陽極1
24に達して、抵抗器127の両端で電圧降下を生じる。図2に示すように、平
衡電圧Veは、陽極124において実現される。このように低減された電圧の値 は、行の電圧を若干上回ると考えられる。放出電流の残りの部分は、正の静電帯
電表面129など、正の静電帯電表面に引きつけられ、中和を生じる。
Finally, an equilibrium state is established. In the equilibrium state, part of the emission current is
24, creating a voltage drop across resistor 127. As shown in FIG. 2, the equilibrium voltage V e is realized at the anode 124. The value of the reduced voltage is considered to be slightly higher than the row voltage. The remainder of the emission current is attracted to the positively charged surface, such as positively charged surface 129, causing neutralization.

【0024】 陽極124の電位を調整する段階は、正の静電帯電表面129において電子の
流れを実現するのに十分な値まで、陽極124の電位を低減する段階を含み、こ
れは電荷を中和するのに役立つ。電荷低減時間の長さは、表面129に対して要
求される中和に十分な時間になるように、またディスプレイ画像にひずみを起こ
さないように選択される。電荷低減時間の完了後、次のディスプレイ・フレーム
が、もう1つの行スキャニング・サイクルによって開始される。
Adjusting the potential of the anode 124 includes reducing the potential of the anode 124 to a value sufficient to achieve a flow of electrons at the positively charged electrostatic surface 129, which involves neutralizing the charge. Help to sum. The length of the charge reduction time is selected to be sufficient for the required neutralization of the surface 129 and not to distort the display image. After completion of the charge reduction time, the next display frame is started by another row scanning cycle.

【0025】 図1および図2の実施例は、多くの利点を提供する。例えば、陽極電位源の切
り換えが不要であり、負荷サイクルが低いので、所要電力が低い。
The embodiments of FIGS. 1 and 2 provide a number of advantages. For example, there is no need to switch the anode potential source, and the duty cycle is low, so that the required power is low.

【0026】 本発明により、電界放出ディスプレイ100内の制御可能な正電位は、正の静
電帯電表面において、電荷を中和するのに役立つ値に調整できる。図1の例では
、電子132は、陽極124における電位を調整するためと、正の静電帯電表面
における電荷を中和するための両方に利用される。概して、本発明の方法は、デ
ィスプレイ内の制御可能な正電位が調整される方法によって限定されない。陽極
の電位は、全部に満たない電子エミッタに電子を放出させることにより、陽極の
電位を適切な値に低減できると更に理解されたい。例えば、スペーサに最も近傍
の電子エミッタのみに電子の放出を起こさせることができる。
According to the present invention, the controllable positive potential in the field emission display 100 can be adjusted to a value that helps neutralize the charge at the positively charged electrostatic surface. In the example of FIG. 1, the electrons 132 are used both to adjust the potential at the anode 124 and to neutralize the charge at the positively charged electrostatic surface. In general, the method of the present invention is not limited by the way the controllable positive potential in the display is adjusted. It is further understood that the anode potential can be reduced to an appropriate value by having less than all of the electron emitters emit electrons. For example, electrons can be emitted only to the electron emitter closest to the spacer.

【0027】 図3は、本発明の好適な実施例の行ドライバ300のブロック図である。図3
に示すように、行ドライバ300の複数の出力ドライブ信号350が、行115
,116,117,118,119,120のそれぞれに1つずつ送られる。出
力ドライブ信号350は、電子エミッタ114における電子放出を制御するのに
役立つ。ディスプレイ時間(図2)中、出力ドライブ信号350の1つのみが、
放出を生じるのに有用な電位を有する。電荷低減時間(図2)中は、出力ドライ
ブ信号350はそれぞれ、放出を生じるのに有用な電位を有する。
FIG. 3 is a block diagram of a row driver 300 according to a preferred embodiment of the present invention. FIG.
As shown, the plurality of output drive signals 350 of the row driver 300
, 116, 117, 118, 119, and 120, respectively. Output drive signal 350 helps control electron emission at electron emitter 114. During the display time (FIG. 2), only one of the output drive signals 350
It has a potential that is useful to cause release. During the charge reduction time (FIG. 2), each of the output drive signals 350 has a potential that is useful to cause an emission.

【0028】 行ドライバ300は、スキャニング論理回路310,ゲート論理回路320,
レベル・シフタ回路330および出力ドライバ340を有する。スキャニング論
理回路310は、クロック信号312およびシード314を受け取る。スキャニ
ング論理回路310は、シフト・レジスタとして機能し、入ってくる表示データ
を移動する。
The row driver 300 includes a scanning logic circuit 310, a gate logic circuit 320,
It has a level shifter circuit 330 and an output driver 340. Scanning logic 310 receives clock signal 312 and seed 314. Scanning logic 310 functions as a shift register to move incoming display data.

【0029】 スキャニング論理回路310の出力316は、ゲート論理回路320に送られ
、この回路は、行活動化の非同期モードと同時モードを制御する。制御信号31
7は、ゲート論理回路320に与えられ、すべての行の同時活動化をもたらす。
帰線消去信号318は、ゲート論理回路320に与えられ、行ドライバの出力を
オフにし、他のすべての信号を無効にするのに使用される。極性信号319は、
ゲート論理回路320に与えられ、出力ドライブ信号350の大きさを制御する
。クロック信号,シードなど他の複数の信号321は、論理回路320に与えら
れて、動作を制御する。
The output 316 of the scanning logic 310 is sent to the gate logic 320, which controls the asynchronous and simultaneous modes of row activation. Control signal 31
7 is provided to the gate logic 320, resulting in simultaneous activation of all rows.
The blanking signal 318 is provided to the gate logic circuit 320 and is used to turn off the output of the row driver and disable all other signals. The polarity signal 319 is
It is provided to gate logic circuit 320 and controls the magnitude of output drive signal 350. A plurality of other signals 321 such as a clock signal and a seed are provided to the logic circuit 320 to control the operation.

【0030】 ゲート論理回路320の複数の出力322は、レベル・シフタ回路330に送
られ、この回路は、複数の出力323を生成する。レベル・シフタ回路330は
、低レベル信号を有用レベルに変換する。出力ドライバ340は、出力ドライブ
信号350の適切な値を生成するアナログ・デバイスである。
The plurality of outputs 322 of the gate logic circuit 320 are sent to a level shifter circuit 330, which produces a plurality of outputs 323. Level shifter circuit 330 converts the low level signal to a useful level. Output driver 340 is an analog device that generates an appropriate value of output drive signal 350.

【0031】 本明細書に記載される方法の段階の順序が必要に応じて変更できることは、一
般当業者は理解しよう。
One of ordinary skill in the art will appreciate that the order of the steps of the methods described herein can be varied as needed.

【0032】 本発明は、電界放出ディスプレイにおける電荷の蓄積を低減する方法に関する
。本発明の方法は、電子エミッタに電子を放出させて、ディスプレイ内の制御可
能な電位を調整して、正に帯電した表面の電位が、放出された電子を、帯電した
表面に引きつけられるようにする段階を含む。このようにして、正に帯電した表
面が中和される。好適な実施例では、陽極における高い正電位は、電子エミッタ
に電子を放出させることによって低減され、陽極においてプルダウン電流を生じ
る。陽極電位は、直流電圧源と陽極との間に直列に抵抗器を設けることによって
、降下される。本発明の方法は、陽極に接続される電圧源のスイッチングを必要
としない。直流電圧源が600ボルトを超える電位を提供することが望ましく、
1000ボルトを超える電位であれば一層望ましく、3000ボルトを超える電
位が最も望ましく、このような高電圧でのスイッチングは他の方法では難しい可
能性があるので、電圧源のスイッチングが不要であることは利点である。
The present invention is directed to a method for reducing charge accumulation in a field emission display. The method of the present invention causes the electron emitter to emit electrons and adjusts a controllable potential in the display so that the potential of the positively charged surface attracts the emitted electrons to the charged surface. Includes the step of: In this way, the positively charged surface is neutralized. In a preferred embodiment, the high positive potential at the anode is reduced by causing the electron emitter to emit electrons, resulting in a pull-down current at the anode. The anode potential is reduced by providing a resistor in series between the DC voltage source and the anode. The method of the present invention does not require switching of a voltage source connected to the anode. Preferably, the DC voltage source provides a potential greater than 600 volts,
It is more desirable if the potential is above 1000 volts, most preferably above 3000 volts, and switching at such high voltages may be otherwise difficult, so that switching of the voltage source is unnecessary. Is an advantage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施例による電界放出ディスプレイの断面図である。FIG. 1 is a cross-sectional view of a field emission display according to an embodiment of the present invention.

【図2】 本発明による電界放出ディスプレイにおいて、電荷の蓄積を低減
する方法を示すタイミング図である。
FIG. 2 is a timing diagram illustrating a method for reducing charge accumulation in a field emission display according to the present invention.

【図3】 本発明の好適な実施例の行ドライバのブロック図である。FIG. 3 is a block diagram of a row driver according to a preferred embodiment of the present invention.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 チェンガン・ツィ アメリカ合衆国アリゾナ州フェニックス、 ウエスト・カテドラル・ロック・ドライブ 1736 Fターム(参考) 5C032 AA01 CD06 5C036 EF01 EF06 EG02 EG50 5C080 AA08 AA18 BB05 CC03 DD09 DD30 FF07 HH17 JJ04 JJ06──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Chengan Zi West Cathedral Rock Drive, Phoenix, Arizona, USA 1736 F-term (reference) 5C032 AA01 CD06 5C036 EF01 EF06 EG02 EG50 5C080 AA08 AA18 BB05 CC03 DD09 DD30 FF07 HH17 JJ04 JJ06

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 電界放出ディスプレイにおいて、電荷の蓄積を低減する方法
であって: 前記電界放出ディスプレイ内に、制御可能な正電位を発生する段階; 前記電界放出ディスプレイ内に、正の静電帯電表面を設ける段階; 前記電界放出ディスプレイ内の電子エミッタに、電子放出を起こさせる段階;
および、 前記制御可能な正電位を調整して、電子が、前記正の静電帯電表面により受け
取られるようにし、これにより、前記正の静電帯電表面を中和させる段階; によって構成されることを特徴とする方法。
1. A method for reducing charge accumulation in a field emission display, comprising: generating a controllable positive potential in the field emission display; and a positive electrostatic charge in the field emission display. Providing a surface; causing an electron emitter in the field emission display to emit electrons;
Adjusting the controllable positive potential so that electrons are received by the positive electrostatic charging surface, thereby neutralizing the positive electrostatic charging surface. A method characterized by the following.
【請求項2】 前記制御可能な正電位を調整する段階が、電子エミッタに電
子放出を起こさせる段階と同時に実施されることを特徴とする、請求項1記載の
、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
2. The method according to claim 1, wherein the step of adjusting the controllable positive potential is performed simultaneously with the step of causing the electron emitter to emit electrons. How to reduce.
【請求項3】 前記制御可能な正電位を発生する段階が、600ボルトを上
回る制御可能な正電位を発生する段階によって構成されることを特徴とする、請
求項1記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
3. The field emission display according to claim 1, wherein the step of generating a controllable positive potential comprises the step of generating a controllable positive potential greater than 600 volts. A method to reduce charge accumulation.
【請求項4】 前記制御可能な正電位を発生する段階は、1000ボルトを
上回る制御可能な正電位を発生する段階によって構成されることを特徴とする、
請求項3記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
4. The step of generating a controllable positive potential comprises generating a controllable positive potential greater than 1000 volts.
4. A method according to claim 3 for reducing charge accumulation in a field emission display.
【請求項5】 前記制御可能な正電位を発生する段階は、3000ボルトを
上回る制御可能な正電位を発生する段階によって構成されることを特徴とする、
請求項4記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
5. The step of generating a controllable positive potential comprising generating a controllable positive potential greater than 3000 volts.
A method for reducing charge accumulation in a field emission display according to claim 4.
【請求項6】 電界放出ディスプレイにおいて、電荷の蓄積を低減する方法
であって: 前記電界放出ディスプレイの陽極に、正電位を発生する段階; 前記電界放出ディスプレイ内に、正の静電帯電表面を設ける段階; 前記電界放出ディスプレイ内の電子エミッタに、電子放出を起こさせる段階;
および、 前記陽極における前記正電位を、前記正の静電帯電表面によって電子が受け取
られるのに十分なだけ低減し、これにより、前記正の静電帯電表面を中和させる
段階; によって構成されることを特徴とする方法。
6. A method for reducing charge accumulation in a field emission display, comprising: generating a positive potential on an anode of the field emission display; and forming a positive electrostatically charged surface in the field emission display. Providing; emitting electrons to an electron emitter in the field emission display;
And reducing the positive potential at the anode enough to allow electrons to be received by the positive electrostatically charged surface, thereby neutralizing the positively electrostatically charged surface. A method comprising:
【請求項7】 前記電界放出ディスプレイ内の電子エミッタに、電子放出を
起こさせる段階は、前記電界放出ディスプレイ内の電子エミッタに電子を放出さ
せて、前記陽極においてプルダウン電流を提供する段階によって構成され、また
前記陽極の前記正電位を低減する段階は、電圧源と直列に配置された抵抗器を前
記陽極と接続する形で設ける段階、および前記抵抗器の抵抗と、前記プルダウン
電流の値とを、前記正の静電帯電表面によって電子が受け取られるのに十分な値
に降下させるように選択される段階によって構成されることを特徴とする、請求
項6記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
7. The step of causing the electron emitter in the field emission display to emit electrons comprises the step of causing the electron emitter in the field emission display to emit electrons to provide a pull-down current at the anode. The step of reducing the positive potential of the anode includes the step of providing a resistor arranged in series with a voltage source so as to be connected to the anode, and the step of reducing the resistance of the resistor and the value of the pull-down current. 7. The charge accumulation in a field emission display according to claim 6, characterized in that the charge is selected to drop to a value sufficient for electrons to be received by the positive electrostatic charging surface. How to reduce.
【請求項8】 前記電界放出ディスプレイ内の電子エミッタに、電子の放出
を起こさせる段階は、前記電界放出ディスプレイ内の電子エミッタ全体に、電子
を同時に放出させる段階によって構成されることを特徴とする、請求項6記載の
、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
8. The method of causing the electron emitters in the field emission display to emit electrons comprises simultaneously emitting electrons to the entire electron emitters in the field emission display. A method for reducing charge accumulation in a field emission display according to claim 6.
【請求項9】 前記電界放出ディスプレイ内に、正の静電帯電表面を設ける
段階は、前記電界放出ディスプレイ内の陰極板と陽極板との間に、スペーサを設
ける段階によって構成されることを特徴とする、請求項6記載の、電界放出ディ
スプレイにおいて電荷の蓄積を低減する方法。
9. The step of providing a positively charged electrostatic surface in the field emission display comprises the step of providing a spacer between a cathode plate and an anode plate in the field emission display. 7. A method for reducing charge accumulation in a field emission display according to claim 6.
【請求項10】 前記陽極の前記正電位を低減する方法は、各ディスプレイ
・フレームの終わりに、前記陽極の前記正電位を低減する段階によって構成され
ることを特徴とする、請求項6記載の、電界放出ディスプレイにおける電荷の蓄
積を低減する方法。
10. The method of claim 6, wherein the method of reducing the positive potential of the anode comprises reducing the positive potential of the anode at the end of each display frame. , A method of reducing charge accumulation in a field emission display.
JP2000540555A 1998-01-20 1999-01-07 Method for reducing charge accumulation in field emission displays Expired - Fee Related JP4346820B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/009,233 US6075323A (en) 1998-01-20 1998-01-20 Method for reducing charge accumulation in a field emission display
US09/009,233 1998-01-20
PCT/US1999/000277 WO1999036936A1 (en) 1998-01-20 1999-01-07 Reducing charge accumulation in field emission display

Publications (2)

Publication Number Publication Date
JP2002509295A true JP2002509295A (en) 2002-03-26
JP4346820B2 JP4346820B2 (en) 2009-10-21

Family

ID=21736413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000540555A Expired - Fee Related JP4346820B2 (en) 1998-01-20 1999-01-07 Method for reducing charge accumulation in field emission displays

Country Status (7)

Country Link
US (1) US6075323A (en)
EP (1) EP1050063B1 (en)
JP (1) JP4346820B2 (en)
KR (1) KR100558665B1 (en)
CN (1) CN1146944C (en)
DE (1) DE69920169T2 (en)
WO (1) WO1999036936A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002518804A (en) * 1998-06-17 2002-06-25 モトローラ・インコーポレイテッド Field emission display and method of operation
JP2006023332A (en) * 2004-07-06 2006-01-26 Nippon Hoso Kyokai <Nhk> Driving device and driving method for field emission display device
CN100464391C (en) * 2004-12-13 2009-02-25 中国科学院长春光学精密机械与物理研究所 Method for eliminating field emission display fluorescent screen charge accumulation

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307327B1 (en) * 2000-01-26 2001-10-23 Motorola, Inc. Method for controlling spacer visibility
US6246177B1 (en) * 2000-04-28 2001-06-12 Motorola, Inc. Partial discharge method for operating a field emission display
US6441559B1 (en) * 2000-04-28 2002-08-27 Motorola, Inc. Field emission display having an invisible spacer and method
EP1303864A1 (en) * 2000-07-12 2003-04-23 Motorola, Inc. Field emission display having discharge electron emitter
KR100486501B1 (en) * 2002-10-16 2005-04-29 엘지전자 주식회사 High voltage supply apparatus for field emission display and method thereof
KR100874452B1 (en) * 2002-11-26 2008-12-18 삼성에스디아이 주식회사 Field emission display device and driving method thereof
US7312580B2 (en) * 2005-11-28 2007-12-25 Motorola, Inc. Spacer material for flat panel displays
US20070173164A1 (en) * 2006-01-26 2007-07-26 Johnson Scott V Adaptive, content-based discharge of a field emission display

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405262B2 (en) * 1989-06-19 2004-01-02 Matsushita Electric Industrial Co., Ltd. Flat panel display device
US5329207A (en) * 1992-05-13 1994-07-12 Micron Technology, Inc. Field emission structures produced on macro-grain polysilicon substrates
WO1994018694A1 (en) * 1993-02-01 1994-08-18 Silicon Video Corporation Flat panel device with internal support structure and/or raised black matrix
JP3305166B2 (en) * 1994-06-27 2002-07-22 キヤノン株式会社 Electron beam equipment
US5528108A (en) * 1994-09-22 1996-06-18 Motorola Field emission device arc-suppressor
US5898266A (en) * 1996-07-18 1999-04-27 Candescent Technologies Corporation Method for displaying frame of pixel information on flat panel display
US5760535A (en) * 1996-10-31 1998-06-02 Motorola, Inc. Field emission device
JP3302313B2 (en) * 1996-12-27 2002-07-15 キヤノン株式会社 Antistatic film, image forming apparatus and method of manufacturing the same
US5847407A (en) * 1997-02-03 1998-12-08 Motorola Inc. Charge dissipation field emission device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002518804A (en) * 1998-06-17 2002-06-25 モトローラ・インコーポレイテッド Field emission display and method of operation
JP2006023332A (en) * 2004-07-06 2006-01-26 Nippon Hoso Kyokai <Nhk> Driving device and driving method for field emission display device
CN100464391C (en) * 2004-12-13 2009-02-25 中国科学院长春光学精密机械与物理研究所 Method for eliminating field emission display fluorescent screen charge accumulation

Also Published As

Publication number Publication date
EP1050063B1 (en) 2004-09-15
DE69920169D1 (en) 2004-10-21
CN1288581A (en) 2001-03-21
US6075323A (en) 2000-06-13
EP1050063A1 (en) 2000-11-08
JP4346820B2 (en) 2009-10-21
DE69920169T2 (en) 2005-02-24
KR100558665B1 (en) 2006-03-10
CN1146944C (en) 2004-04-21
KR20010032387A (en) 2001-04-16
WO1999036936A1 (en) 1999-07-22

Similar Documents

Publication Publication Date Title
US6031336A (en) Field emission display and method for the operation thereof
US5300862A (en) Row activating method for fed cathodoluminescent display assembly
JP2005322651A (en) Field emission display
JPH04272638A (en) Luminance controlling apparatus for cathode ray tube having electric-field discharging cathode
JP4346820B2 (en) Method for reducing charge accumulation in field emission displays
EP1437756B1 (en) Field emission display having gate plate
US5945777A (en) Surface conduction emitters for use in field emission display devices
US5896115A (en) Method for driving image display device and unit therefor
US6380914B1 (en) Method for improving life of a field emission display
JP2001083907A (en) Image display device and drive method of image display device
US7710362B2 (en) Electron emission display (EED) and method of driving the same
JP2003084709A (en) Device and method for driving electron source and driving method of image forming apparatus
US6225761B1 (en) Field emission display having an offset phosphor and method for the operation thereof
US6246177B1 (en) Partial discharge method for operating a field emission display
US6841946B2 (en) Display apparatus and driving method of the same
US20020030646A1 (en) Highly bright field emission display device
JPH10308189A (en) Field emission type display device
EP0589523B1 (en) Display device
JP2832919B2 (en) Display device using field emission device
US20080001520A1 (en) Field emission device having on chip anode discharge shunt elements
US7005807B1 (en) Negative voltage driving of a carbon nanotube field emissive display
JP2005121755A (en) Electron emission device, driving device and display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090715

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees