JP2002507300A - マニホールドアレイプロセッサ - Google Patents
マニホールドアレイプロセッサInfo
- Publication number
- JP2002507300A JP2002507300A JP50567099A JP50567099A JP2002507300A JP 2002507300 A JP2002507300 A JP 2002507300A JP 50567099 A JP50567099 A JP 50567099A JP 50567099 A JP50567099 A JP 50567099A JP 2002507300 A JP2002507300 A JP 2002507300A
- Authority
- JP
- Japan
- Prior art keywords
- cluster
- pes
- array
- torus
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17381—Two dimensional, e.g. mesh, torus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 (1)各々がデータ及び指令を送信し且つ受信するための通信ポートを有した複 数の処理要素(PEs)のための相互接続システムであって、 PE間接続経路と、 互いに相容れないPE間接続経路を組み合わせ、それによって、従来のトーラ ス状に接続されたPEアレイのものと同等なPE間接続性を与えるのに必要とさ れる通信経路の数を実質的に減らすように前記PEsに接続されたクラスタスイッ チと、 を有することを特徴とする相互接続システム。 (2)前記クラスタスイッチは更に、転置PEs間で直接通信を行う接続部を具備 することを特徴とする請求項1に記載の相互接続システム。 (3)前記データ及び指令は、 a)前記通信ポートを介して西側のPEからデータを受信している間に、前記 通信ポートを介してデータを東側のPEに送信するための東送信/西受信モード と、 b)前記通信ポートを介して南側PEからデータを受信している間に、前記通 信ポートを介してデータを北側PEに送信するための北送信/南受信モードと、 c)前記通信ポートを介して北側PEからデータを受信している間に、前記通 信ポートを介してデータを南側PEに送信するための南送信/北受信モードと、 d)前記通信ポートを介して東側PEからデータを受信している間に、前記通 信ポートを介してデータを西側PEに送信するための西送信/東受信モードとの 4つの選択可能なモードの内の一つにより、前記通信ポートで送信され且つ受信 されることを特徴とする請求項1に記載の相互接続システム。 (4)前記データ及び指令は、前記転置PEs間で送信及び受信するための第5の 選択可能な転置送信/受信モードで送信され、且つ受信されることを特徴とする 請求項3に記載の相互接続システム。 (5)各PEにおけるレジスタ内にロードするために、同時に制御情報を各PE の制御ポートに送り、且つデータを各PEのデータポートに送るためにPEsに接 続されたコントローラ及びメモリを更に具備することを特徴とする請求項4に記 載の相互接続システム。 (6)前記PE間接続経路は、経路エネーブル信号によって選択的に切り換えら れることを特徴とする請求項5に記載の相互接続システム。 (7)前記経路エネーブル信号は、前記コントローラからの制御情報に基づいて 発生されることを特徴とする請求項5に記載の相互接続システム。 (8)各通信ポートは、1より大きいか又は等しい整数であるBビット幅の送信 及び受信の経路を有していることを特徴とする請求項4に記載の相互接続システ ム。 (9)各PEは、制御ポートを介して受信され且つPEsの各々に属している制御 ロジックで解読された通信命令に基づいて、もう一つ別の通信ポートを経由して データ又は指令を受信している間に、通信ポートを介して前記データ及び指令を 選択的に送信することを特徴とする請求項1に記載の相互接続システム。 (10)前記通信命令は、前記制御ポートを介してコントローラから前記制御ロ ジックによって受信されることを特徴とする請求項9に記載の相互接続システム 。 (11)前記クラスタスイッチは、前記PEsが、前記データ及び指令を受信して いる間に各々同時に指令又はデータを送る処理を支援することを特徴とする請求 項9に記載の相互接続システム。 (12)前記同時処理は、前記PEsが、データ又は指令を受信している間に各々 同時に指令又はデータを送信するように選択的に切り換えられることを特徴とす る請求項11に記載の相互接続システム。 (13)各々が、単一のPE間通信ポートを有した複数の処理要素(PEs)と、 従来のトーラス状に接続されたアレイのものと同等のPE間接続性を与えるよ うに接続されたPE間通信経路と、 を有することを特徴とするアレイプロセッサ。 (14)更に、直接的な転置PE通信を行うように接続されたPE間通信経路か ら構成されていることを特徴とする請求項13に記載のアレイプロセッサ。 (15)クラスタに配列された複数の処理要素(PEs)と、 各クラスタのPEsが、互いに相容れない方向において少なくとも2つの他のク ラスタの各々のPEsと通信するように接続されたPE間通信経路と、 前記互いに相容れない方向においてPE間通信を多重通信するように接続され たクラスタスイッチと、 を有することを特徴とするアレイプロセッサ。 (16)処理要素が、合計B本の線により送信し且つ受信する通信ポートを各々 が有したM個の処理要素を有するN個のクラスタと、 対を成した前記クラスタ間で接続された(M)(B)本の線数より少ないか又 は等しい通信経路と、 対の内の他方のクラスタにおける処理要素に対してトーラスの最近隣りであ る処理要素を含んでいる対の各クラスタメンバー及び、2つの互いに相容れない トーラス方向、即ち南と東、又は南と西、又は北と東、又は北と西方向において 前記クラスタの対の間での通信を許容する各経路と、 2(M)(B)本の線の全体に及ぶ通信を前記クラスタ対間の前記(M)(B )本の線の全体に及ぶ経路より少なく又は等しく結合するように接続されたマル チプレクサと、 を有することを特徴とするアレイプロセッサ。 (17)各クラスタの処理要素は、北と西のトーラス方向に向かって一つのクラ スタと、また南と東のトーラス方向に向かってもう一つ別のクラスタと通信する ことを特徴とする請求項16に記載のアレイプロセッサ。 (18)各クラスタの処理要素は、北と東のトーラス方向に向かって一つのクラ スタと、また南と西のトーラス方向に向かってもう一つ別のクラスタと通信する ことを特徴とする請求項16に記載のアレイプロセッサ。 (19)少なくとも一つのクラスタは、N×Nのトーラス転置対を有しているこ とを特徴とする請求項16に記載のアレイプロセッサ。 (20)クラスタスイッチは、マルチプレクサから構成されており、また前記ク ラスタスイッチは、2つの互いに相容れないトーラス方向からクラスタ内部の処 理要素に受信された通信を多重通信するように接続されていることを特徴とする 請求項16に記載のアレイプロセッサ。 (21)前記クラスタスイッチは、別の1つのクラスタに通信するためにクラス タ内部の処理要素からの通信を多重通信するように接続されていることを特徴と する請求項20に記載のアレイプロセッサ。 (22)前記クラスタスイッチは、クラスタ内部の転置処理要素間の通信を多 重通信するように接続されていることを特徴とする請求項21に記載のアレイプ ロセッサ。 (23)前記Nは、前記Mよりも大きいか又は等しいことを特徴とする請求項1 6に記載のアレイプロセッサ。 (24)前記Nは、前記Mよりも小さい値であることを特徴とする請求項16に 記載のアレイプロセッサ。 (25)各々の処理要素が、合計B本の線でデータ送信し且つ受信する際に通る 通信ポートを有しており、またクラスタ内部の各々の処理要素が、クラスタ外部 の処理要素に対するよりもクラスタ内部の他の処理要素に対して物理的により接 近して形成されているM個の処理要素から成るN個のクラスタと、 対の各クラスタメンバーが、対の他方のクラスタにおける処理要素に対してト ーラスの最近隣りとなっている処理要素を収容しており、各経路が、2つの互い に相容れないトーラス方向、即ち南と東か、又は南と西か、又は北と東か、又は 北と西方向において前記クラスタ対間での通信を許容しており、前記クラスタの 対の間に接続された(M)(B)本の線のよりも少ないか又は等しい通信経路と 、 合計2(M)(B)本の線による通信を前記クラスタ対の間における(M)( B)本の線の経路よりも上記のより少なく、又は等しく結合するように接続され たマルチプレクサと、 を有することを特徴とするアレイプロセッサ。 (26)各クラスタの処理要素は、北と西のトーラス方向において一つのクラス タと通信し、また南と東のトーラス方向において別の1つのクラスタと通信する ことを特徴とする請求項25に記載のアレイプロセッサ。 (27)各クラスタの処理要素は、北と東のトーラス方向において一つのクラ スタと通信し、また南と西のトーラス方向において別の1つのクラスタと通信す ることを特徴とする請求項25に記載のアレイプロセッサ。 (28)少なくとも一つのクラスタは、N×Nのトーラス転置対を有しているこ とを特徴とする請求項25に記載の請求のアレイプロセッサ。 (29)クラスタスイッチはマルチプレクサで構成されており、また前記クラス タスイッチは、2つの互いに相容れないトーラス方向からクラスタ内部の処理要 素に受信された通信を多重化して通信するように接続されていることを特徴とす る請求項25に記載のアレイプロセッサ。 (30)前記クラスタスイッチは、別の1つのクラスタに通信するためにクラス タ内部の処理要素からの通信を多重化通信するように接続されていることを特徴 とする請求項29に記載のアレイプロセッサ。 (31)前記クラスタスイッチは、前記クラスタ内部の転置処理要素間の通信を 多重化通信するように接続されていることを特徴とする請求項30に記載のアレ イプロセッサ。 (32)前記Nは、前記Mよりも小さい又は等しいことを特徴とする請求項25 に記載のアレイプロセッサ。 (33)前記Nは、前記Mよりも大きい値であることを特徴とする請求項25に 記載のアレイプロセッサ。 (34)前記処理要素間の通信は、ビット−直列となっており、また各処理要素 クラスタは、前記処理要素を介して2つの他のクラスタと通信するようになって いることを特徴とする請求項25に記載のアレイプロセッサ。 (35)前記処理要素間の通信経路はデータバスを含むことを特徴とする請求項 25に記載のアレイプロセッサ。 (36)前記通信経路は、双方向経路となっていることを特徴とする請求項25 に記載のアレイプロセッサ。 (37)前記通信経路は、単方向信号線を含むことを特徴とする請求項25に記 載のアレイプロセッサ。 (38)PとQは、各々上記アレイと同じ数のPEsを有したトーラス状に接続さ れたアレイの行数と列数であり、また前記PとQは、各々前記NとMに等しいこ とを特徴とする請求項25に記載のアレイプロセッサ。 (39)前記PとQは、各々前記アレイと同じ数のPEsを有したトーラス状に接 続されたアレイの行数と列数であり、また前記PとQは、各々前記MとNに等し いことを特徴とする請求項25に記載のアレイプロセッサ。 (40)iとjが、従来のトーラス状に接続されたアレイ内の各行と列のPE位 置を示しており、またi=0,1,2,…,N−1で、j=0,1,2,…,N −1となっていて、いずれのi,jに対してもまた全てのaE{0,1,…,N −1}に対してもクラスタのPE(i+a)(ModN),(i+N-a)(ModN)で配列された処理 要素(PEs)PEi,iと、 前記クラスタ間のPE間通信経路を多重化し、それによってトーラス状に接続 されたアレイのものと同等のPE間接続性を与えるように接続されたクラスタス イッチと、 を有することを特徴とするアレイプロセッサ。 (41)前記クラスタスイッチは、更にクラスタ内部の転置PE対におけるPEs 間で直接通信を行うように接続されていることを特徴とする請求項40に 記載の請求のアレイプロセッサ。 (42)前記クラスタは、スケラーブルであることを特徴とする請求項40に記 載の請求のアレイプロセッサ。 (43)各クラスタが、互いに相容れないトーラス方向においてのみ少なくとも 1つの他のクラスタの処理要素と通信する処理要素を有するように、M個の処理 要素から成るN個のクラスタに処理要素を配列する工程と、 前記互いに相容れないトーラス方向の通信を多重化して通信する工程と、を有 することを特徴とするアレイプロセッサを形成する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/885,310 US6023753A (en) | 1997-06-30 | 1997-06-30 | Manifold array processor |
US08/885,310 | 1997-06-30 | ||
PCT/US1998/013111 WO1999000743A1 (en) | 1997-06-30 | 1998-06-24 | Manifold array processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002507300A true JP2002507300A (ja) | 2002-03-05 |
JP4118963B2 JP4118963B2 (ja) | 2008-07-16 |
Family
ID=25386618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50567099A Expired - Fee Related JP4118963B2 (ja) | 1997-06-30 | 1998-06-24 | マニホールドアレイプロセッサ |
Country Status (10)
Country | Link |
---|---|
US (7) | US6023753A (ja) |
EP (2) | EP1742154B1 (ja) |
JP (1) | JP4118963B2 (ja) |
KR (1) | KR20010014381A (ja) |
CN (1) | CN1158616C (ja) |
AT (2) | ATE357021T1 (ja) |
CA (1) | CA2295109A1 (ja) |
DE (2) | DE69841929D1 (ja) |
IL (1) | IL133691A0 (ja) |
WO (1) | WO1999000743A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3062233A2 (en) | 2015-02-27 | 2016-08-31 | Fujitsu Limited | Data transfer control apparatus, computer program, and parallel computing system |
JP2022541999A (ja) * | 2020-06-30 | 2022-09-29 | 上海寒武紀信息科技有限公司 | 計算装置、集積回路チップ、ボードカード、電子デバイスおよび計算方法 |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6023753A (en) * | 1997-06-30 | 2000-02-08 | Billion Of Operations Per Second, Inc. | Manifold array processor |
US6167502A (en) * | 1997-10-10 | 2000-12-26 | Billions Of Operations Per Second, Inc. | Method and apparatus for manifold array processing |
US6826522B1 (en) * | 1999-06-21 | 2004-11-30 | Pts Corporation | Methods and apparatus for improved efficiency in pipeline simulation and emulation |
DE10001874A1 (de) * | 2000-01-18 | 2001-07-19 | Infineon Technologies Ag | Multi-Master-Bus-System |
US6842811B2 (en) * | 2000-02-24 | 2005-01-11 | Pts Corporation | Methods and apparatus for scalable array processor interrupt detection and response |
US20020010810A1 (en) * | 2000-03-01 | 2002-01-24 | Ming-Kang Liu | xDSL function ASIC processor & method of operation |
AU2001245520A1 (en) * | 2000-03-08 | 2001-09-17 | Sun Microsystems, Inc. | Vliw computer processing architecture having a scalable number of register files |
RU2158319C1 (ru) * | 2000-04-25 | 2000-10-27 | Институт металлургии и материаловедения им. А.А. Байкова РАН | Высокопрочная коррозионно- и износостойкая аустенитная сталь |
US6925056B1 (en) | 2000-07-25 | 2005-08-02 | Sun Microsystems, Inc. | System and method for implementing a routing scheme using intention packets in a computer network |
US6741561B1 (en) | 2000-07-25 | 2004-05-25 | Sun Microsystems, Inc. | Routing mechanism using intention packets in a hierarchy or networks |
US6826148B1 (en) | 2000-07-25 | 2004-11-30 | Sun Microsystems, Inc. | System and method for implementing a routing scheme in a computer network using intention packets when fault conditions are detected |
SE522520C2 (sv) * | 2000-11-02 | 2004-02-10 | Ericsson Telefon Ab L M | Signalbearbetningssystem |
US7401161B2 (en) | 2000-12-18 | 2008-07-15 | Sun Microsystems, Inc. | High performance storage array interconnection fabric using multiple independent paths |
US6718428B2 (en) | 2000-12-18 | 2004-04-06 | Sun Microsystems, Inc. | Storage array interconnection fabric using a torus topology |
GB2370381B (en) * | 2000-12-19 | 2003-12-24 | Picochip Designs Ltd | Processor architecture |
US7072976B2 (en) * | 2001-01-04 | 2006-07-04 | Sun Microsystems, Inc. | Scalable routing scheme for a multi-path interconnection fabric |
DE60238041D1 (de) | 2001-03-13 | 2010-12-02 | Ecchandes Inc | Visuelle einrichtung, verriegelnder zähler und bildsensor |
US6909695B2 (en) * | 2001-05-07 | 2005-06-21 | Sun Microsystems, Inc. | Fault-tolerant, self-healing routing scheme for a multi-path interconnection fabric in a storage network |
US6883108B2 (en) * | 2001-05-07 | 2005-04-19 | Sun Microsystems, Inc. | Fault-tolerant routing scheme for a multi-path interconnection fabric in a storage network |
US7007189B2 (en) * | 2001-05-07 | 2006-02-28 | Sun Microsystems, Inc. | Routing scheme using preferred paths in a multi-path interconnection fabric in a storage network |
WO2002093925A1 (en) * | 2001-05-17 | 2002-11-21 | Optibase | Apparatus and method for multiple rich media formats video broadcasting |
KR100401946B1 (ko) * | 2001-08-10 | 2003-10-17 | 박종원 | 주소계산과 자료이동방법 및 이를 이용한 충돌회피 기억 장치 |
US7000033B2 (en) * | 2001-09-28 | 2006-02-14 | Sun Microsystems, Inc. | Mapping of nodes in an interconnection fabric |
US7027413B2 (en) * | 2001-09-28 | 2006-04-11 | Sun Microsystems, Inc. | Discovery of nodes in an interconnection fabric |
AU2002363142A1 (en) * | 2001-10-31 | 2003-05-12 | Doug Burger | A scalable processing architecture |
EP1367778A1 (en) * | 2002-05-31 | 2003-12-03 | Fujitsu Siemens Computers, LLC | Networked computer system and method using dual bi-directional communication rings |
JP3987782B2 (ja) * | 2002-10-11 | 2007-10-10 | Necエレクトロニクス株式会社 | アレイ型プロセッサ |
US20060001669A1 (en) * | 2002-12-02 | 2006-01-05 | Sehat Sutardja | Self-reparable semiconductor and method thereof |
US7673118B2 (en) | 2003-02-12 | 2010-03-02 | Swarztrauber Paul N | System and method for vector-parallel multiprocessor communication |
US6950905B2 (en) * | 2003-02-20 | 2005-09-27 | Sun Microsystems, Inc. | Write posting memory interface with block-based read-ahead mechanism |
US7324564B2 (en) * | 2003-02-20 | 2008-01-29 | Sun Microsystems, Inc. | Transmitting odd-sized packets over a double data rate link |
US7873811B1 (en) * | 2003-03-10 | 2011-01-18 | The United States Of America As Represented By The United States Department Of Energy | Polymorphous computing fabric |
US7596678B2 (en) * | 2003-04-23 | 2009-09-29 | Micron Technology, Inc. | Method of shifting data along diagonals in a group of processing elements to transpose the data |
US7913062B2 (en) * | 2003-04-23 | 2011-03-22 | Micron Technology, Inc. | Method of rotating data in a plurality of processing elements |
US7581080B2 (en) * | 2003-04-23 | 2009-08-25 | Micron Technology, Inc. | Method for manipulating data in a group of processing elements according to locally maintained counts |
US7676648B2 (en) * | 2003-04-23 | 2010-03-09 | Micron Technology, Inc. | Method for manipulating data in a group of processing elements to perform a reflection of the data |
US7003594B2 (en) * | 2003-05-12 | 2006-02-21 | Sun Microsystems, Inc. | Streaming protocol for storage devices |
US7191311B2 (en) * | 2003-12-13 | 2007-03-13 | International Business Machines Corporation | Method and system of interconnecting processors of a parallel computer to facilitate torus partitioning |
US7937557B2 (en) * | 2004-03-16 | 2011-05-03 | Vns Portfolio Llc | System and method for intercommunication between computers in an array |
US20060242156A1 (en) * | 2005-04-20 | 2006-10-26 | Bish Thomas W | Communication path management system |
US7904695B2 (en) * | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous power saving computer |
JP3992110B2 (ja) * | 2005-12-06 | 2007-10-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 複数の通信ノードの相互通信を制御する通信システム |
US7617383B2 (en) * | 2006-02-16 | 2009-11-10 | Vns Portfolio Llc | Circular register arrays of a computer |
US7966481B2 (en) | 2006-02-16 | 2011-06-21 | Vns Portfolio Llc | Computer system and method for executing port communications without interrupting the receiving computer |
US7904615B2 (en) | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous computer communication |
DE102006027181B4 (de) * | 2006-06-12 | 2010-10-14 | Universität Augsburg | Prozessor mit internem Raster von Ausführungseinheiten |
US8099583B2 (en) * | 2006-08-23 | 2012-01-17 | Axis Semiconductor, Inc. | Method of and apparatus and architecture for real time signal processing by switch-controlled programmable processor configuring and flexible pipeline and parallel processing |
US7555637B2 (en) * | 2007-04-27 | 2009-06-30 | Vns Portfolio Llc | Multi-port read/write operations based on register bits set for indicating select ports and transfer directions |
US8122228B2 (en) * | 2008-03-24 | 2012-02-21 | International Business Machines Corporation | Broadcasting collective operation contributions throughout a parallel computer |
US8484440B2 (en) | 2008-05-21 | 2013-07-09 | International Business Machines Corporation | Performing an allreduce operation on a plurality of compute nodes of a parallel computer |
US8181003B2 (en) * | 2008-05-29 | 2012-05-15 | Axis Semiconductor, Inc. | Instruction set design, control and communication in programmable microprocessor cores and the like |
US8078833B2 (en) * | 2008-05-29 | 2011-12-13 | Axis Semiconductor, Inc. | Microprocessor with highly configurable pipeline and executional unit internal hierarchal structures, optimizable for different types of computational functions |
US8281053B2 (en) | 2008-07-21 | 2012-10-02 | International Business Machines Corporation | Performing an all-to-all data exchange on a plurality of data buffers by performing swap operations |
US20100023730A1 (en) * | 2008-07-24 | 2010-01-28 | Vns Portfolio Llc | Circular Register Arrays of a Computer |
US8150902B2 (en) | 2009-06-19 | 2012-04-03 | Singular Computing Llc | Processing with compact arithmetic processing element |
US8549249B1 (en) | 2009-09-21 | 2013-10-01 | Tilera Corporation | Supporting secondary atomic operations using primary atomic operations |
US8255702B1 (en) * | 2009-12-03 | 2012-08-28 | Altera Corporation | Programmable logic device with improved security |
US8910178B2 (en) | 2011-08-10 | 2014-12-09 | International Business Machines Corporation | Performing a global barrier operation in a parallel computer |
US8898432B2 (en) * | 2011-10-25 | 2014-11-25 | Geo Semiconductor, Inc. | Folded SIMD array organized in groups (PEGs) of respective array segments, control signal distribution logic, and local memory |
US9495135B2 (en) | 2012-02-09 | 2016-11-15 | International Business Machines Corporation | Developing collective operations for a parallel computer |
EP3298486B1 (en) * | 2015-05-21 | 2022-08-24 | Goldman, Sachs & Co. LLC | General-purpose parallel computing architecture |
US11449452B2 (en) | 2015-05-21 | 2022-09-20 | Goldman Sachs & Co. LLC | General-purpose parallel computing architecture |
US11106467B2 (en) | 2016-04-28 | 2021-08-31 | Microsoft Technology Licensing, Llc | Incremental scheduler for out-of-order block ISA processors |
WO2019147708A1 (en) * | 2018-01-24 | 2019-08-01 | Alibaba Group Holding Limited | A deep learning accelerator system and methods thereof |
CN110399976B (zh) * | 2018-04-25 | 2022-04-05 | 华为技术有限公司 | 计算装置和计算方法 |
EP3654247A1 (en) | 2018-11-15 | 2020-05-20 | IMEC vzw | Convolution engine for neural networks |
US10565036B1 (en) | 2019-02-14 | 2020-02-18 | Axis Semiconductor, Inc. | Method of synchronizing host and coprocessor operations via FIFO communication |
US10831691B1 (en) * | 2019-05-24 | 2020-11-10 | International Business Machines Corporation | Method for implementing processing elements in a chip card |
CN113867790A (zh) * | 2020-06-30 | 2021-12-31 | 上海寒武纪信息科技有限公司 | 计算装置、集成电路芯片、板卡和计算方法 |
CN113867791B (zh) * | 2020-06-30 | 2023-09-26 | 上海寒武纪信息科技有限公司 | 一种计算装置、芯片、板卡、电子设备和计算方法 |
CN113867792A (zh) * | 2020-06-30 | 2021-12-31 | 上海寒武纪信息科技有限公司 | 计算装置、集成电路芯片、板卡、电子设备和计算方法 |
US11635967B2 (en) * | 2020-09-25 | 2023-04-25 | Advanced Micro Devices, Inc. | Vertical and horizontal broadcast of shared operands |
US20220100699A1 (en) * | 2020-09-30 | 2022-03-31 | Beijing Tsingmicro Intelligent Technology Co., Ltd. | Computing array and processor having the same |
US11921668B2 (en) * | 2020-09-30 | 2024-03-05 | Beijing Tsingmicro Intelligent Technology Co., Ltd. | Processor array and multiple-core processor |
US11516087B2 (en) * | 2020-11-30 | 2022-11-29 | Google Llc | Connecting processors using twisted torus configurations |
US20230066045A1 (en) * | 2021-08-30 | 2023-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Diagonal torus network |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3308436A (en) * | 1963-08-05 | 1967-03-07 | Westinghouse Electric Corp | Parallel computer system control |
US4270170A (en) * | 1978-05-03 | 1981-05-26 | International Computers Limited | Array processor |
US4509187A (en) * | 1982-06-14 | 1985-04-02 | At&T Bell Laboratories | Time warp signal recognition processor using recirculating and/or reduced array of processor cells |
US4644496A (en) * | 1983-01-11 | 1987-02-17 | Iowa State University Research Foundation, Inc. | Apparatus, methods, and systems for computer information transfer |
US5280474A (en) * | 1990-01-05 | 1994-01-18 | Maspar Computer Corporation | Scalable processor to processor and processor-to-I/O interconnection network and method for parallel processing arrays |
US5065339A (en) * | 1990-05-22 | 1991-11-12 | International Business Machines Corporation | Orthogonal row-column neural processor |
WO1991018349A1 (en) * | 1990-05-22 | 1991-11-28 | International Business Machines Corporation | Scalable flow virtual learning neurocomputer |
US5148515A (en) * | 1990-05-22 | 1992-09-15 | International Business Machines Corp. | Scalable neural array processor and method |
US5146420A (en) * | 1990-05-22 | 1992-09-08 | International Business Machines Corp. | Communicating adder tree system for neural array processor |
US5577262A (en) * | 1990-05-22 | 1996-11-19 | International Business Machines Corporation | Parallel array processor interconnections |
US5146543A (en) * | 1990-05-22 | 1992-09-08 | International Business Machines Corp. | Scalable neural array processor |
US5590345A (en) * | 1990-11-13 | 1996-12-31 | International Business Machines Corporation | Advanced parallel array processor(APAP) |
JP2601591B2 (ja) * | 1991-11-26 | 1997-04-16 | 富士通株式会社 | 並列計算機およびその全対全通信方法 |
CA2073516A1 (en) * | 1991-11-27 | 1993-05-28 | Peter Michael Kogge | Dynamic multi-mode parallel processor array architecture computer system |
JP2647327B2 (ja) * | 1992-04-06 | 1997-08-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 大規模並列コンピューティング・システム装置 |
DE4214621C1 (ja) | 1992-05-02 | 1993-06-03 | Bundesrepublik Deutschland, Vertreten Durch Den Bundesminister Der Verteidigung, Dieser Vertreten Durch Den Praesidenten Des Bundesamtes Fuer Wehrtechnik Und Beschaffung, 5400 Koblenz, De | |
JP2572522B2 (ja) * | 1992-05-12 | 1997-01-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピューティング装置 |
US5644517A (en) * | 1992-10-22 | 1997-07-01 | International Business Machines Corporation | Method for performing matrix transposition on a mesh multiprocessor architecture having multiple processor with concurrent execution of the multiple processors |
WO1994027216A1 (en) * | 1993-05-14 | 1994-11-24 | Massachusetts Institute Of Technology | Multiprocessor coupling system with integrated compile and run time scheduling for parallelism |
US6173387B1 (en) * | 1994-05-11 | 2001-01-09 | Intel Corporation | Interleaved exchange in a network mesh |
US5566342A (en) * | 1994-08-31 | 1996-10-15 | International Business Machines Corporation | Scalable switch wiring technique for large arrays of processors |
US5682491A (en) * | 1994-12-29 | 1997-10-28 | International Business Machines Corporation | Selective processing and routing of results among processors controlled by decoding instructions using mask value derived from instruction tag and processor identifier |
US5546336A (en) * | 1995-01-19 | 1996-08-13 | International Business Machine Corporation | Processor using folded array structures for transposition memory and fast cosine transform computation |
US5659785A (en) * | 1995-02-10 | 1997-08-19 | International Business Machines Corporation | Array processor communication architecture with broadcast processor instructions |
US6023753A (en) * | 1997-06-30 | 2000-02-08 | Billion Of Operations Per Second, Inc. | Manifold array processor |
US7596678B2 (en) * | 2003-04-23 | 2009-09-29 | Micron Technology, Inc. | Method of shifting data along diagonals in a group of processing elements to transpose the data |
-
1997
- 1997-06-30 US US08/885,310 patent/US6023753A/en not_active Expired - Lifetime
-
1998
- 1998-06-24 AT AT98932831T patent/ATE357021T1/de not_active IP Right Cessation
- 1998-06-24 WO PCT/US1998/013111 patent/WO1999000743A1/en active IP Right Grant
- 1998-06-24 DE DE69841929T patent/DE69841929D1/de not_active Expired - Lifetime
- 1998-06-24 DE DE69837335T patent/DE69837335T2/de not_active Expired - Lifetime
- 1998-06-24 KR KR1019997012547A patent/KR20010014381A/ko not_active Application Discontinuation
- 1998-06-24 AT AT06076842T patent/ATE484028T1/de not_active IP Right Cessation
- 1998-06-24 EP EP06076842A patent/EP1742154B1/en not_active Expired - Lifetime
- 1998-06-24 JP JP50567099A patent/JP4118963B2/ja not_active Expired - Fee Related
- 1998-06-24 CA CA002295109A patent/CA2295109A1/en not_active Abandoned
- 1998-06-24 CN CNB988067579A patent/CN1158616C/zh not_active Expired - Fee Related
- 1998-06-24 IL IL13369198A patent/IL133691A0/xx unknown
- 1998-06-24 EP EP98932831A patent/EP1002279B1/en not_active Expired - Lifetime
-
1999
- 1999-06-01 US US09/323,609 patent/US6338129B1/en not_active Expired - Lifetime
-
2001
- 2001-12-21 US US10/036,789 patent/US6892291B2/en not_active Expired - Fee Related
-
2004
- 2004-02-09 US US10/774,815 patent/US7197624B2/en not_active Expired - Fee Related
-
2007
- 2007-03-07 US US11/682,948 patent/US7631165B2/en not_active Expired - Fee Related
- 2007-07-30 US US11/830,357 patent/US8341381B2/en not_active Expired - Fee Related
-
2012
- 2012-09-14 US US13/616,942 patent/US9390057B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3062233A2 (en) | 2015-02-27 | 2016-08-31 | Fujitsu Limited | Data transfer control apparatus, computer program, and parallel computing system |
US10091280B2 (en) | 2015-02-27 | 2018-10-02 | Fujitsu Limited | Data transfer control apparatus that control transfer of data between nodes and parallel computing system |
JP2022541999A (ja) * | 2020-06-30 | 2022-09-29 | 上海寒武紀信息科技有限公司 | 計算装置、集積回路チップ、ボードカード、電子デバイスおよび計算方法 |
JP7483764B2 (ja) | 2020-06-30 | 2024-05-15 | 寒武紀(西安)集成電路有限公司 | 計算装置、集積回路チップ、ボードカード、電子デバイスおよび計算方法 |
Also Published As
Publication number | Publication date |
---|---|
IL133691A0 (en) | 2001-04-30 |
ATE484028T1 (de) | 2010-10-15 |
DE69841929D1 (de) | 2010-11-18 |
US6892291B2 (en) | 2005-05-10 |
US20040168040A1 (en) | 2004-08-26 |
US20080052491A1 (en) | 2008-02-28 |
CN1261966A (zh) | 2000-08-02 |
EP1742154B1 (en) | 2010-10-06 |
CN1158616C (zh) | 2004-07-21 |
DE69837335D1 (de) | 2007-04-26 |
JP4118963B2 (ja) | 2008-07-16 |
US20070150698A1 (en) | 2007-06-28 |
US7197624B2 (en) | 2007-03-27 |
EP1742154A2 (en) | 2007-01-10 |
KR20010014381A (ko) | 2001-02-26 |
US6023753A (en) | 2000-02-08 |
US20020069343A1 (en) | 2002-06-06 |
ATE357021T1 (de) | 2007-04-15 |
DE69837335T2 (de) | 2007-12-20 |
EP1742154A3 (en) | 2007-07-11 |
EP1002279B1 (en) | 2007-03-14 |
US6338129B1 (en) | 2002-01-08 |
CA2295109A1 (en) | 1999-01-07 |
US7631165B2 (en) | 2009-12-08 |
US8341381B2 (en) | 2012-12-25 |
EP1002279A4 (en) | 2004-03-31 |
EP1002279A1 (en) | 2000-05-24 |
US20130019082A1 (en) | 2013-01-17 |
US9390057B2 (en) | 2016-07-12 |
WO1999000743A1 (en) | 1999-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4118963B2 (ja) | マニホールドアレイプロセッサ | |
JP4447770B2 (ja) | 相互接続システム及び並列プロセッサとその形成方法 | |
US5682491A (en) | Selective processing and routing of results among processors controlled by decoding instructions using mask value derived from instruction tag and processor identifier | |
US7272691B2 (en) | Interconnect switch assembly with input and output ports switch coupling to processor or memory pair and to neighbor ports coupling to adjacent pairs switch assemblies | |
JPH07152722A (ja) | Simdマルチプロセッサ用動的再構成可能スイッチ装置 | |
US20040133750A1 (en) | Apparatus for controlling access in a data processor | |
JP2525117B2 (ja) | アレイ・プロセッサ | |
MXPA99011982A (en) | Manifold array processor | |
Barry | Methods and apparatus for manifold array processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050420 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070712 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070827 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070815 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |