JP2002367993A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2002367993A JP2002367993A JP2001168084A JP2001168084A JP2002367993A JP 2002367993 A JP2002367993 A JP 2002367993A JP 2001168084 A JP2001168084 A JP 2001168084A JP 2001168084 A JP2001168084 A JP 2001168084A JP 2002367993 A JP2002367993 A JP 2002367993A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- voltage
- semiconductor device
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置に関す
るものであり、たとえば集積回路の配線の構造および配
線への電圧の印加方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a structure of a wiring of an integrated circuit and a method of applying a voltage to the wiring.
【０００２】[0002]
【従来の技術】図１４は、たとえば月刊Semiconductor
Worldの１９９７年１２月号１０７頁に示された、従来
の配線の構造を示す図である。図１４において、１は下
層配線、３は上層配線、２は各層の絶縁膜（層間絶縁
膜）、４はエッチングストッパ、５は上層配線と下層配
線とを接続するヴィア（via）、６は配線およびヴィア
を構成するＣｕ材、７はバリアメタルである。2. Description of the Related Art FIG. 14 shows, for example, a monthly semiconductor.
FIG. 10 is a diagram showing the structure of a conventional wiring shown in World, December 1997, page 107. In FIG. 14, 1 is a lower wiring, 3 is an upper wiring, 2 is an insulating film (interlayer insulating film) of each layer, 4 is an etching stopper, 5 is a via connecting the upper wiring and the lower wiring, and 6 is a wiring. And a Cu material constituting the via, and 7 is a barrier metal.
【０００３】Ｃｕ配線は、層間絶縁膜に溝および接続孔
を形成し、これらの溝および接続孔に導電性材料である
Ｃｕ材を埋め込んだ後、溝および接続孔以外の部分に形
成されたＣｕ材を除去することにより配線およびヴィア
を形成するダマシンプロセスにより形成される。ダマシ
ンプロセスによるＣｕ配線の形成を、図１４を参照しつ
つ説明する。[0003] Cu wiring is formed by forming grooves and connection holes in an interlayer insulating film, embedding a Cu material as a conductive material in these grooves and connection holes, and forming Cu and wiring in portions other than the grooves and connection holes. It is formed by a damascene process of forming wirings and vias by removing material. The formation of the Cu wiring by the damascene process will be described with reference to FIG.
【０００４】まず、層間絶縁膜に配線用の溝のパターン
を転写し、エッチングにより配線用の溝を形成する。つ
ぎに、バリアメタルとしてＴａＮ膜を成膜した後、Ｃｕ
材を溝に埋め込み、ＣＭＰ（化学機械研磨）により溝以
外の部分に形成されたＣｕ材およびＴａＮを研磨して除
くことにより、下層配線１が形成される。First, a pattern of a wiring groove is transferred to an interlayer insulating film, and a wiring groove is formed by etching. Next, after forming a TaN film as a barrier metal, Cu
The lower wiring 1 is formed by embedding the material in the groove and polishing and removing the Cu material and TaN formed in the portion other than the groove by CMP (chemical mechanical polishing).
【０００５】さらにその上に、エッチングストッパ４と
してＳｉＮ膜を、層間絶縁膜としてＳｉＯ2膜をプラズ
マＣＶＤにより形成する。形成した層間絶縁膜に接続孔
のパターンを転写し、エッチングにより接続孔を形成す
る。このとき、エッチングはエッチングストッパで停止
させる。さらに、配線用の溝のパターンを転写し、エッ
チングにより配線用の溝を形成する。レジスト（パター
ン）を除去したのち、接続孔の底にあるエッチングスト
ッパをエッチングにより除去する。Further, an SiN film is formed as an etching stopper 4 and an SiO 2 film is formed as an interlayer insulating film by plasma CVD. The connection hole pattern is transferred to the formed interlayer insulating film, and the connection hole is formed by etching. At this time, the etching is stopped by the etching stopper. Further, the pattern of the wiring groove is transferred, and the wiring groove is formed by etching. After removing the resist (pattern), the etching stopper at the bottom of the connection hole is removed by etching.
【０００６】このため、レジスト（パターン）除去のた
めのアッシング時には、接続孔の下にある下層配線のＣ
ｕ表面はエッチングストッパに覆われて露出しておら
ず、アッシング時に下層配線のＣｕが酸化するのを防ぐ
ことができる。For this reason, at the time of ashing for removing the resist (pattern), the C of the lower wiring below the connection hole is removed.
The u surface is not exposed because it is covered by the etching stopper, and it is possible to prevent Cu of the lower wiring from being oxidized during ashing.
【０００７】エッチングストッパの除去後、バリアメタ
ルとしてＴａＮ膜を成膜し、さらにＣｕ材を溝および接
続孔に埋め込む。ＣＭＰ（化学機械研磨）により溝およ
び接続孔以外の部分に形成されたＣｕ材およびＴａＮ膜
を研磨して除き、ヴィア５と上層配線３とが形成され
る。以上のようにして多層配線が形成される。After removing the etching stopper, a TaN film is formed as a barrier metal, and a Cu material is buried in the grooves and the connection holes. The Cu material and the TaN film formed in portions other than the groove and the connection hole are removed by polishing by CMP (chemical mechanical polishing), and the via 5 and the upper wiring 3 are formed. The multilayer wiring is formed as described above.
【０００８】ところで、Ｃｕは絶縁膜中に容易に拡散
し、絶縁膜の耐圧や寿命などの特性を劣化させる。以上
のようにして形成されたＣｕ配線およびヴィアでは、側
面および底面にバリアメタルを形成し、上面にはバリア
性があるＳｉＮ膜（図１４では、除去されずに残ったエ
ッチングストッパ４）を形成することにより、Ｃｕの絶
縁膜中への拡散を防止していた。[0008] By the way, Cu easily diffuses into the insulating film, and deteriorates characteristics such as withstand voltage and life of the insulating film. In the Cu wiring and via formed as described above, a barrier metal is formed on the side and bottom surfaces, and a SiN film having a barrier property (the etching stopper 4 left unremoved in FIG. 14) is formed on the upper surface. By doing so, diffusion of Cu into the insulating film was prevented.
【０００９】[0009]
【発明が解決しようとする課題】以上述べたように、従
来の技術では、Ｃｕが絶縁膜中に拡散するのを防止する
ため、Ｃｕ配線（およびヴィア）の側面および底面にバ
リアメタルを形成していた。しかし、バリアメタルの抵
抗はＣｕの百倍〜千倍と極めて高い。このため、配線抵
抗が高くなってしまうという問題があった。As described above, in the prior art, in order to prevent Cu from diffusing into the insulating film, barrier metal is formed on the side and bottom surfaces of the Cu wiring (and via). I was However, the resistance of the barrier metal is as high as 100 to 1000 times that of Cu. For this reason, there is a problem that the wiring resistance is increased.
【００１０】本発明は上記のような問題点を解消するた
めになされたものであり、Ｃｕのバリアメタルを省略し
て配線抵抗を低減するとともに、Ｃｕが絶縁膜中に拡散
することのない配線を得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and it is possible to reduce the wiring resistance by omitting the Cu barrier metal and to reduce the wiring in which Cu does not diffuse into the insulating film. The purpose is to obtain.
【００１１】[0011]
【課題を解決するための手段】Ｃｕの拡散は電界により
加速され、その結果、絶縁膜の耐圧や寿命などの特性が
劣化する。我々は、絶縁膜の寿命が、とくに配線に印加
される信号電圧の極性や周波数に大きく依存することを
見出した。DISCLOSURE OF THE INVENTION The diffusion of Cu is accelerated by an electric field, and as a result, characteristics such as withstand voltage and life of the insulating film are deteriorated. We have found that the lifetime of an insulating film greatly depends on the polarity and frequency of a signal voltage applied to a wiring.
【００１２】すなわち、Ｃｕ配線に印加される電圧が周
囲の電圧に対して正である場合、絶縁膜の寿命は印加電
圧が大きくなるにつれて劣化するが、印加電圧が負であ
る場合には、寿命の劣化は見られない。これは、Ｃｕの
拡散がＣｕイオンによって支配されており、Ｃｕ配線に
負の電圧を印加することにより、正イオンであるＣｕイ
オンの拡散が防止されるためである。That is, when the voltage applied to the Cu wiring is positive with respect to the surrounding voltage, the life of the insulating film deteriorates as the applied voltage increases, but when the applied voltage is negative, the life of the insulating film decreases. No deterioration is observed. This is because the diffusion of Cu is dominated by Cu ions, and the application of a negative voltage to the Cu wiring prevents the diffusion of Cu ions, which are positive ions.
【００１３】また、Ｃｕ配線に交流信号を印加した場
合、低周波数では絶縁膜の寿命の劣化が見られるのに対
し、高周波数では劣化は見られない。これは、低周波数
ではＣｕイオンが信号電圧に追随でき、絶縁膜中を動き
回るのに対し、高周波数ではＣｕイオンが信号電圧に追
随できず、絶縁膜を劣化させないためである。Further, when an AC signal is applied to the Cu wiring, the life of the insulating film is deteriorated at low frequencies, whereas no deterioration is observed at high frequencies. This is because at low frequencies, Cu ions can follow the signal voltage and move around in the insulating film, whereas at high frequencies, Cu ions cannot follow the signal voltage and do not deteriorate the insulating film.
【００１４】そこで、本発明による半導体装置では、配
線にバリアメタルを設置せず、かわりに、この配線に印
加される電圧信号が隣接する他の配線の電圧に対し負あ
るいは０となるようにする。あるいは、配線に印加され
る交流電圧信号のうち直流成分を負あるいは０とする。
あるいは、印加される交流電圧信号の周波数を０．１
［Ｈｚ］よりも大とする。Therefore, in the semiconductor device according to the present invention, no barrier metal is provided on the wiring, and instead, the voltage signal applied to this wiring is made to be negative or 0 with respect to the voltage of another adjacent wiring. . Alternatively, the DC component of the AC voltage signal applied to the wiring is negative or zero.
Alternatively, the frequency of the applied AC voltage signal is set to 0.1
[Hz].
【００１５】本発明による半導体装置では、以上のよう
に配線に印加する電圧信号を制限することにより、Ｃｕ
が絶縁膜中に拡散するのを防止することができるため、
バリアメタルを接地する必要がなく、低抵抗の配線を得
ることができる。In the semiconductor device according to the present invention, by limiting the voltage signal applied to the wiring as described above,
Can be prevented from diffusing into the insulating film,
There is no need to ground the barrier metal, and a low-resistance wiring can be obtained.
【００１６】[0016]
【発明の実施の形態】実施の形態１ 以下、本発明の一実施の形態を、添付の図面を使用して
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 An embodiment of the present invention will be described below with reference to the accompanying drawings.
【００１７】図１において、１は下層配線、２は層間絶
縁膜、３は上層配線、５は下層配線と上層配線とを接続
するヴィア、６はＣｕ材、８はＣｕを０．５［ｗｔ％］
含有するＡｌ材（以下、ＡｌＣｕ材と呼ぶ）、９はＴｉ
Ｎ材である。In FIG. 1, 1 is a lower wiring, 2 is an interlayer insulating film, 3 is an upper wiring, 5 is a via connecting the lower wiring and the upper wiring, 6 is a Cu material, and 8 is 0.5 wt. %]
Al material (hereinafter referred to as AlCu material), 9 is Ti
N material.
【００１８】図１の配線の形成方法について説明する。
下層配線１はＡｌＣｕ材をＴｉＮ材で挟んだ積層構造を
有しており、積層したＡｌＣｕ材およびＴｉＮ材をＲＩ
Ｅ（reactive ion etching）によりエッチングして形成
した。ＡｌＣｕの膜厚は０．５μｍ、上下のＴｉＮの膜
厚はそれぞれ５０ｎｍである。また、下層配線のサイズ
は１００μｍ角である。A method for forming the wiring shown in FIG. 1 will be described.
The lower wiring 1 has a laminated structure in which an AlCu material is sandwiched between TiN materials.
It was formed by etching by E (reactive ion etching). The thickness of AlCu is 0.5 μm, and the thickness of the upper and lower TiNs is 50 nm. The size of the lower wiring is 100 μm square.
【００１９】つぎに、下層配線上に層間絶縁膜としてプ
ラズマＳｉＯ2膜を形成し、ＣＭＰ（化学機械研磨）に
より平坦化を行なった。このとき、下層配線上に層間絶
縁膜が０．８μｍの厚さに残るようにした。Next, a plasma SiO 2 film was formed as an interlayer insulating film on the lower wiring, and planarization was performed by CMP (chemical mechanical polishing). At this time, the interlayer insulating film was formed so as to have a thickness of 0.8 μm on the lower wiring.
【００２０】その後、層間絶縁膜に接続孔のパターンを
転写し、エッチングにより接続孔を形成した。さらに、
配線用の溝のパターンを転写し、エッチングにより配線
用の溝を形成した。溝の深さは０．５μｍである。この
溝および接続孔にＣｕ材を埋め込み、ＣＭＰ（化学機械
研磨）により溝および接続孔以外の部分に形成されたＣ
ｕ材を研磨して除き、ヴィア５と上層配線３とを形成し
た。Thereafter, the pattern of the connection holes was transferred to the interlayer insulating film, and the connection holes were formed by etching. further,
The pattern of the wiring groove was transferred, and the wiring groove was formed by etching. The depth of the groove is 0.5 μm. A Cu material is buried in the grooves and the connection holes, and C (Chemical Mechanical Polishing) is applied to a portion other than the grooves and the connection holes.
The u material was removed by polishing, and the via 5 and the upper wiring 3 were formed.
【００２１】以上のようにして形成した２層の配線間
（下層配線１と、下層配線１に接続されていない上層配
線３との間）に直流電圧を印加し、層間絶縁膜が絶縁破
壊するまでの時間を測定した。サンプルの温度は１００
［℃］である。リファレンスとして、従来と同様に上層
配線にバリアメタルとしてＴａＮを３５ｎｍの厚さで形
成したサンプルについても測定を行った。その結果を図
２に示す。A DC voltage is applied between the two layers of wiring formed as described above (between the lower wiring 1 and the upper wiring 3 not connected to the lower wiring 1), and the interlayer insulating film is broken down. The time until was measured. Sample temperature is 100
[° C.]. As a reference, a measurement was also performed on a sample in which TaN was formed as a barrier metal with a thickness of 35 nm on the upper layer wiring as in the conventional case. The result is shown in FIG.
【００２２】図２においては、下層配線に対し上層配線
に正の電圧を印加した場合を実線Ｌ 1（●印）で、上層
配線に対し下層配線に正の電圧を印加した場合を実線Ｌ
2（□印）で示した。また、上層配線にバリアメタルを
形成したサンプル（リファレンス）については、実線Ｌ
0（△印）で示した。In FIG. 2, the lower wiring is the upper wiring.
When a positive voltage is applied to the solid line L 1(● mark), upper layer
A solid line L indicates a case where a positive voltage is applied to the lower wiring with respect to the wiring.
Two(□ mark). Also, use barrier metal for the upper layer wiring.
For the formed sample (reference), the solid line L
0(△ mark).
【００２３】図２から、下層配線に対し上層配線に正の
電圧を印加した場合は、層間絶縁膜の寿命が極めて低い
ことがわかる。しかし、上層配線に対し下層配線に正の
電圧を印加することにより寿命は大幅に改善されてお
り、バリアメタルを有するリファレンスと同等の寿命が
得られている。FIG. 2 shows that when a positive voltage is applied to the upper wiring with respect to the lower wiring, the life of the interlayer insulating film is extremely short. However, the life is greatly improved by applying a positive voltage to the lower wiring with respect to the upper wiring, and the same life as that of the reference having the barrier metal is obtained.
【００２４】また、Ｃｕ材の層間絶縁膜への拡散を評価
するために、上層配線および下層配線に同じ直流電圧２
００［Ｖ］を３時間印加した。このとき、サンプルの温
度は１００［℃］とした。３時間の電圧印加後、上層配
線を除去してＳＩＭＳによりＣｕの有無を評価した。同
様に、下層配線を接地し、上層配線に直流電圧５０
［Ｖ］を３時間印加したサンプルについても評価を行な
った。その結果を表１に示す。In order to evaluate the diffusion of the Cu material into the interlayer insulating film, the same DC voltage 2 was applied to the upper wiring and the lower wiring.
00 [V] was applied for 3 hours. At this time, the temperature of the sample was 100 [° C.]. After applying the voltage for 3 hours, the upper layer wiring was removed, and the presence or absence of Cu was evaluated by SIMS. Similarly, the lower wiring is grounded, and a DC voltage of 50 is applied to the upper wiring.
The sample to which [V] was applied for 3 hours was also evaluated. Table 1 shows the results.
【００２５】[0025]
【表１】 [Table 1]
【００２６】下層配線を接地し上層配線のみに正の電圧
を印加した場合は、Ｃｕの拡散が生じているが、上層配
線と下層配線に同じ電圧を印加した場合には、Ｃｕの拡
散は生じないことがわかる。When the lower wiring is grounded and a positive voltage is applied only to the upper wiring, Cu diffusion occurs. However, when the same voltage is applied to the upper wiring and the lower wiring, Cu diffusion occurs. It turns out there is no.
【００２７】また、本発明による上層配線および従来例
による上層配線のシート抵抗をそれぞれ測定した。ただ
し、シート抵抗は配線抵抗に配線幅を乗じたものであ
る。配線のパターンは４端子パターンであり、配線の長
さは１ｃｍである。結果を図３に示す。図３において
は、本発明による配線のシート抵抗を実線Ｒ1（◆印）
で、従来例による配線のシート抵抗を実線Ｒ0（黒四角
印）で示した。本発明では、バリアメタルを無くすこと
により、配線のシート抵抗を１０％程度低減できた。The sheet resistance of the upper wiring according to the present invention and the sheet resistance of the upper wiring according to the conventional example were measured. However, the sheet resistance is obtained by multiplying the wiring resistance by the wiring width. The wiring pattern is a four-terminal pattern, and the length of the wiring is 1 cm. The results are shown in FIG. In FIG. 3, the sheet resistance of the wiring according to the present invention is indicated by a solid line R 1 (marked with a triangle)
Here, the sheet resistance of the wiring according to the conventional example is shown by a solid line R 0 (black square mark). In the present invention, the sheet resistance of the wiring can be reduced by about 10% by eliminating the barrier metal.
【００２８】以上のように、Ｃｕ配線のバリアメタルを
無くすことにより配線抵抗を低減できるとともに、バリ
アメタル無しのＣｕ配線、すなわちＣｕ材と絶縁膜とが
直接触れている配線（本実施の形態では、上層配線３）
には、隣接する配線（本実施の形態では、下層配線１）
に対して負あるいは０の電圧を印加することにより、Ｃ
ｕの絶縁膜中への拡散を防止できた。As described above, the wiring resistance can be reduced by eliminating the barrier metal of the Cu wiring, and the Cu wiring without the barrier metal, that is, the wiring in which the Cu material and the insulating film are in direct contact (in the present embodiment, , Upper layer wiring 3)
Indicates an adjacent wiring (lower wiring 1 in the present embodiment).
By applying a negative or zero voltage to
The diffusion of u into the insulating film could be prevented.
【００２９】なお、本実施の形態では上層に設けたＣｕ
配線が絶縁膜と直接触れている例について述べたが、下
層に設けたＣｕ配線が絶縁膜と直接触れている場合、あ
るいは同じ層（絶縁膜）内で隣接する配線のうちの一方
においてＣｕ材が絶縁膜と直接触れている場合について
も同様の効果が得られる。In this embodiment, the upper Cu layer
Although the example in which the wiring directly contacts the insulating film has been described, the Cu material provided in the lower layer directly contacts the insulating film, or the Cu material is used in one of the adjacent wirings in the same layer (insulating film). The same effect can be obtained when the device directly touches the insulating film.
【００３０】実施の形態２ 実施の形態１と同様の方法で形成した配線に対し、下層
配線を接地し、１００［Ｖ］の交流電圧を上層配線に２
４時間印加した。その後、下層配線を接地し、上層配線
に正の電圧３００［Ｖ］を印加し、絶縁破壊するまでの
時間を測定した。サンプルの温度は１００［℃］に保持
した。結果を図４に示す。Second Embodiment With respect to the wiring formed in the same manner as in the first embodiment, the lower wiring is grounded, and an AC voltage of 100 [V] is applied to the upper wiring.
It was applied for 4 hours. Thereafter, the lower wiring was grounded, a positive voltage of 300 [V] was applied to the upper wiring, and the time until dielectric breakdown was measured. The temperature of the sample was kept at 100 [° C]. FIG. 4 shows the results.
【００３１】周波数０．１［Ｈｚ］以下の交流電圧を印
加した場合は寿命が大幅に低下するのに対し、０．１
［Ｈｚ］を越える交流電圧を印加した場合には、寿命は
交流電圧を印加しなかった場合とほぼ同等となってい
る。When an AC voltage having a frequency of 0.1 [Hz] or less is applied, the life is greatly reduced.
When an AC voltage exceeding [Hz] is applied, the life is almost the same as when no AC voltage is applied.
【００３２】以上の結果から、Ｃｕが絶縁膜と直接触れ
ている配線には０．１［Ｈｚ］以下の信号を印加しない
ことにより、Ｃｕのバリアメタルを無くして配線抵抗の
低減を実現しつつ、Ｃｕの絶縁膜への拡散を防止できる
ことがわかる。From the above results, it is possible to reduce the wiring resistance by eliminating the Cu barrier metal by not applying a signal of 0.1 [Hz] or less to the wiring in which Cu is in direct contact with the insulating film. And Cu can be prevented from diffusing into the insulating film.
【００３３】実施の形態３ 実施の形態１と同様の方法で形成した配線に対し、下層
配線を接地し、上層配線に１００［Ｖ］・２０［Ｈｚ］
の交流電圧と直流電圧（５０［Ｖ］、０［Ｖ］、−５０
［Ｖ］の３例）とを重畳して８時間印加した。その後、
下層配線を接地し、上層配線に正の電圧３００［Ｖ］を
印加し、絶縁破壊するまでの時間を測定した。サンプル
の温度は１００［℃］に保持した。その結果を表２に示
す。Third Embodiment With respect to the wiring formed by the same method as in the first embodiment, the lower wiring is grounded, and the upper wiring is 100 [V] .20 [Hz].
AC voltage and DC voltage (50 [V], 0 [V], -50
[V] was applied for 8 hours. afterwards,
The lower wiring was grounded, a positive voltage of 300 [V] was applied to the upper wiring, and the time until dielectric breakdown was measured. The temperature of the sample was kept at 100 [° C]. Table 2 shows the results.
【００３４】[0034]
【表２】 [Table 2]
【００３５】重畳した直流電圧成分が正の場合は寿命が
劣化しているが、重畳した直流電圧成分が負の場合は直
流成分を重畳しなかった場合と同等の寿命となってお
り、寿命が劣化していないことがわかる。When the superimposed DC voltage component is positive, the life is degraded, but when the superimposed DC voltage component is negative, the life is the same as when the DC component is not superimposed. It turns out that it has not deteriorated.
【００３６】以上より、Ｃｕが絶縁膜と直接触れている
配線に交流電圧と直流電圧を重畳して印加する場合、直
流電圧成分を負あるいは０にすることにより、Ｃｕのバ
リアメタルを無くして配線抵抗を低減できるとともに、
Ｃｕの拡散を防止できることがわかる。As described above, when an AC voltage and a DC voltage are superimposed and applied to a wiring in which Cu is in direct contact with the insulating film, the DC voltage component is made negative or zero, thereby eliminating the Cu barrier metal and removing the wiring. Resistance can be reduced,
It can be seen that Cu diffusion can be prevented.
【００３７】実施の形態４ 以下、本発明の一実施の形態を、図面を参照して説明す
る。図５において、２は層間絶縁膜、６はＣｕ材、１０
は配線である。Embodiment 4 Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In FIG. 5, 2 is an interlayer insulating film, 6 is a Cu material, 10
Is a wiring.
【００３８】つぎに、図５の配線の形成方法について説
明する。Next, a method of forming the wiring of FIG. 5 will be described.
【００３９】まず、層間絶縁膜としてプラズマＳｉＯ2
膜を形成する。つぎに、配線用の溝のパターンを転写
し、エッチングにより配線用の溝を形成する。溝の深さ
は１μｍである。その後、Ｃｕ材を溝に埋め込み、ＣＭ
Ｐ（化学機械研磨）により溝以外の部分に形成されたＣ
ｕ材を研磨することにより、配線１０が形成される。[0039] First, a plasma SiO 2 as an interlayer insulation film
Form a film. Next, the pattern of the wiring groove is transferred, and the wiring groove is formed by etching. The depth of the groove is 1 μm. Then, a Cu material is embedded in the groove, and the CM
C formed in parts other than grooves by P (chemical mechanical polishing)
The wiring 10 is formed by polishing the u material.
【００４０】配線の平面形状は櫛形とし、２つの櫛形の
配線を互いの櫛歯部が噛み合い、かつ平行となるように
形成した。このとき、櫛歯部において、配線幅を１μ
ｍ、隣り合う配線間の間隔を０．３μｍとした。The plane shape of the wiring was comb-shaped, and two comb-shaped wirings were formed such that their comb teeth meshed with each other and became parallel. At this time, the wiring width is set to 1 μm in the comb teeth portion.
m, and the interval between adjacent wirings was 0.3 μm.
【００４１】以上のようにして形成した櫛形パターンの
配線に対し、隣接する両配線に同じ直流電圧２００
［Ｖ］を３時間印加した。このとき、サンプルの温度は
１００［℃］とした。３時間の電圧印加後に配線を除去
して、ＳＩＭＳにより配線間の層間絶縁膜におけるＣｕ
の有無を評価した。また同時に、一方の配線を接地し、
他方の配線に直流電圧５０［Ｖ］を３時間印加したサン
プルについても、同様にＣｕの有無を評価した。結果を
表３に示す。With respect to the wiring of the comb pattern formed as described above, the same DC voltage 200 is applied to both adjacent wirings.
[V] was applied for 3 hours. At this time, the temperature of the sample was 100 [° C.]. After applying the voltage for 3 hours, the wiring is removed, and the Cu in the interlayer insulating film between the wirings is removed by SIMS.
Was evaluated. At the same time, ground one wiring,
A sample in which a DC voltage of 50 [V] was applied to the other wiring for 3 hours was similarly evaluated for the presence of Cu. Table 3 shows the results.
【００４２】[0042]
【表３】 [Table 3]
【００４３】隣接する両配線に同じ直流電圧を印加した
場合、Ｃｕの拡散は生じていないが、一方の配線のみに
直流電圧を印加した場合には、Ｃｕの拡散が生じること
がわかる。It can be seen that when the same DC voltage is applied to both adjacent wirings, Cu diffusion does not occur, but when a DC voltage is applied to only one wiring, Cu diffusion occurs.
【００４４】以上のように、隣接する配線に同じ直流電
圧を印加することにより、Ｃｕ配線のバリアメタルを無
くして配線抵抗を低減できるとともに、Ｃｕの絶縁膜中
への拡散を防止することができる。As described above, by applying the same DC voltage to the adjacent wiring, the barrier metal of the Cu wiring can be eliminated, the wiring resistance can be reduced, and the diffusion of Cu into the insulating film can be prevented. .
【００４５】実施の形態５ 実施の形態４と同様の方法で形成した配線に対し、一方
の配線には直流電圧５０［Ｖ］を、他方の配線には直流
電圧（５０［Ｖ］または０［Ｖ］）と交流電圧（１００
［Ｖ］・２０［Ｈｚ］または１００［Ｖ］・０．１［Ｈ
ｚ］）とを重畳して、３時間印加した。サンプルの温度
は１００℃である。その後配線を除去し、ＳＩＭＳによ
り配線間の層間絶縁膜におけるＣｕの有無を評価した。
結果を表４に示す。Fifth Embodiment With respect to a wiring formed by the same method as in the fourth embodiment, a DC voltage of 50 [V] is applied to one wiring, and a DC voltage (50 [V] or 0 [V] is applied to the other wiring. V]) and the AC voltage (100
[V] · 20 [Hz] or 100 [V] · 0.1 [H
z]) and applied for 3 hours. The temperature of the sample is 100 ° C. Thereafter, the wiring was removed, and the presence or absence of Cu in the interlayer insulating film between the wirings was evaluated by SIMS.
Table 4 shows the results.
【００４６】[0046]
【表４】 [Table 4]
【００４７】隣り合う配線に同じ直流電圧を印加し、か
つ一方の配線に周波数が０．１［Ｈｚ］を越えるような
交流電圧を重畳した場合には、Ｃｕの拡散が生じないこ
とがわかる。It can be seen that when the same DC voltage is applied to adjacent wirings and an AC voltage having a frequency exceeding 0.1 [Hz] is superimposed on one wiring, diffusion of Cu does not occur.
【００４８】以上のように、Ｃｕ材が絶縁膜と直接触れ
ている配線が隣接している場合、いずれの配線に対して
も同じ直流電圧を印加し、一方の配線に重畳する交流電
圧の周波数を０．１［Ｈｚ］よりも大きくすることによ
り、Ｃｕ材のバリアメタルを設けることなく、Ｃｕの絶
縁膜中への拡散を防止でき、配線抵抗の低減と絶縁膜の
長寿命化を同時に達成できる。As described above, when the wiring in which the Cu material is in direct contact with the insulating film is adjacent, the same DC voltage is applied to any of the wirings, and the frequency of the AC voltage superimposed on one of the wirings is changed. Is made larger than 0.1 [Hz], it is possible to prevent the diffusion of Cu into the insulating film without providing a barrier metal of Cu material, thereby simultaneously reducing the wiring resistance and extending the life of the insulating film. it can.
【００４９】実施の形態６ 前記の実施の形態では、配線の材料としてＣｕを用いた
例について示したが、Ａｕ、Ａｇ、Ｐｔおよびこれらの
金属の合金、あるいはＣｕ合金を用いた場合にも同様の
効果が得られる。Embodiment 6 In the above embodiment, an example in which Cu is used as the material of the wiring has been described. However, the same applies to the case where Au, Ag, Pt and an alloy of these metals, or a Cu alloy is used. The effect of is obtained.
【００５０】Ｃｕのバリアメタルとして、ＴａＮ以外に
Ｔａ、ＴｉＮ、ＷＮ、ＴｉＷＮ、ＴａＳｉＮ、ＴｉＳｉ
Ｎや、これらの積層膜を用いることもできる。また、層
間絶縁膜としてＳｉＯ2を用いた例を示したが、Ｓｉ
Ｎ、ＳｉＯＣ、ＳｉＯＦ、Ｃ、あるいは有機膜を用いた
場合についても、前記実施の形態と同様の効果が得られ
る。エッチングストッパとしてＳｉＮを用いた例につい
て示したが、ＳｉＣやＢＮを用いた場合にも、前記実施
の形態と同様の効果が得られる。As a Cu barrier metal, other than TaN, Ta, TiN, WN, TiWN, TaSiN, TiSi
N or a laminated film of these materials can also be used. Also, an example in which SiO 2 is used as an interlayer insulating film has been described.
Even when N, SiOC, SiOF, C, or an organic film is used, the same effects as those of the above embodiment can be obtained. Although the example in which SiN is used as the etching stopper has been described, the same effect as in the above-described embodiment can be obtained when SiC or BN is used.
【００５１】実施の形態７ 配線を伝搬する信号の周波数が高くなると、表皮効果に
より電流が表面のみを流れるようになる。たとえば、周
波数１００［ＧＨｚ］の信号の電流分布を図６に示す。
電流分布は、導体の表面で最大であり、深さが深くなる
につれて（導体の中心に向かって）指数関数的に減少す
る。このように、高周波信号が配線を伝搬する場合、電
流が導体表面に集中するため、配線抵抗に対するバリア
メタルの影響がより一層大きくなる。このような理由に
より、実施の形態１〜５の配線は、とくに高周波信号が
伝搬するような配線で有効である。Embodiment 7 When the frequency of the signal propagating through the wiring increases, the current flows only on the surface due to the skin effect. For example, FIG. 6 shows a current distribution of a signal having a frequency of 100 [GHz].
The current distribution is greatest at the surface of the conductor and decreases exponentially with increasing depth (towards the center of the conductor). As described above, when the high-frequency signal propagates through the wiring, the current concentrates on the surface of the conductor, so that the effect of the barrier metal on the wiring resistance is further increased. For these reasons, the wirings of the first to fifth embodiments are particularly effective for wirings through which high-frequency signals propagate.
【００５２】ところで、高周波の信号を伝搬させる場
合、信号線と接地線とを対にして設けることが望まし
い。これにより、安定して高周波信号の電磁波を伝搬さ
せることができるとともに、他の配線を伝搬する電磁波
の影響を避けることができる。When a high-frequency signal is propagated, it is desirable to provide a pair of a signal line and a ground line. Thereby, the electromagnetic wave of the high-frequency signal can be stably propagated, and the influence of the electromagnetic wave propagating through other wirings can be avoided.
【００５３】本発明の一実施の形態を、図面を参照して
説明する。図７において、１は下層配線、３は上層配
線、２は層間絶縁膜、４はエッチングストッパ、６はＣ
ｕ材、７はバリアメタルである。One embodiment of the present invention will be described with reference to the drawings. In FIG. 7, 1 is a lower wiring, 3 is an upper wiring, 2 is an interlayer insulating film, 4 is an etching stopper, and 6 is C
u material and 7 are barrier metals.
【００５４】図７の配線の形成方法について説明する。A method for forming the wiring shown in FIG. 7 will be described.
【００５５】層間絶縁膜に配線用の溝のパターンを転写
し、エッチングにより配線用の溝を形成する。バリアメ
タルとしてＴａＮ膜を成膜した後、Ｃｕ材を溝に埋め込
み、ＣＭＰ（化学機械研磨）により溝以外の部分に形成
されたＣｕ材およびＴａＮ膜を研磨して除くことによ
り、下層配線１が形成される。The wiring groove pattern is transferred to the interlayer insulating film, and the wiring groove is formed by etching. After a TaN film is formed as a barrier metal, a Cu material is buried in the groove, and the Cu material and the TaN film formed in portions other than the groove are polished and removed by CMP (chemical mechanical polishing). It is formed.
【００５６】さらにその上にエッチングストッパとして
ＳｉＮ膜を、層間絶縁膜としてＳｉＯ2膜をプラズマＣ
ＶＤにより形成する。形成した層間絶縁膜に配線用の溝
のパターンを転写し、エッチングにより配線用の溝を形
成する。Ｃｕ材を溝に埋め込み、ＣＭＰ（化学機械研
磨）により溝以外の部分に形成されたＣｕ材を研磨する
ことにより、上層配線３が形成される。Further, an SiN film as an etching stopper and a SiO 2 film as an interlayer insulating film are further formed thereon by plasma C.
It is formed by VD. The wiring groove pattern is transferred to the formed interlayer insulating film, and the wiring groove is formed by etching. The upper wiring 3 is formed by embedding a Cu material in the groove and polishing the Cu material formed in a portion other than the groove by CMP (chemical mechanical polishing).
【００５７】本実施の形態では、配線はマイクロストリ
ップ構造をとっており、上層配線が信号線であり、下層
配線が接地線である。信号線にはバリアメタルが設置さ
れていないため、バリアメタルの抵抗成分による信号の
損失を低減することができる。なお、この例では接地線
を下層に配置したが、信号線を下層に設け、接地線を上
層に設けてもよい。また、層間絶縁膜および接地線をも
う一層設け、最上層および下層の接地線のあいだに信号
線が位置するようにしてもよい。In this embodiment, the wiring has a microstrip structure, the upper wiring is a signal line, and the lower wiring is a ground line. Since no barrier metal is provided on the signal line, signal loss due to the resistance component of the barrier metal can be reduced. In this example, the ground line is provided in the lower layer. However, the signal line may be provided in the lower layer, and the ground line may be provided in the upper layer. Further, the interlayer insulating film and the ground line may be further provided, and the signal line may be located between the uppermost layer and the lower layer ground line.
【００５８】信号線と接地線の構造を、プレーナ型ある
いはペアラインとしても良い。図８にプレーナ型の例
を、図９にペアラインの例を示す。これらの場合、接地
線と信号線は同じ絶縁膜内に配置され、いずれの配線に
もバリアメタルは設置されない。The structure of the signal line and the ground line may be a planar type or a pair line. FIG. 8 shows an example of a planar type, and FIG. 9 shows an example of a pair line. In these cases, the ground line and the signal line are disposed in the same insulating film, and no barrier metal is provided on any of the lines.
【００５９】これらの配線は、伝送線路に使えるだけで
なく、インダクタにも使うことができる。インダクタを
形成した例を図１０に示す。インダクタのコイル部分の
配線にはバリアメタルを設置しないようにすることで、
抵抗成分による損失を低減できる。These wirings can be used not only for transmission lines but also for inductors. FIG. 10 shows an example in which an inductor is formed. By not installing barrier metal on the wiring of the coil part of the inductor,
Loss due to the resistance component can be reduced.
【００６０】高周波信号をトランジスタで増幅する場
合、高周波信号に直流電圧を重畳したうえでトランジス
タのゲートに入力する必要がある。このような場合、ゲ
ートへと接続される信号線に対して接地線を対に設け、
信号線および接地線にバリアメタルを設置せず、信号線
上の高周波信号に重畳させた直流電圧を接地線にも印加
することにより、これらの配線間でのＣｕの拡散を防止
することができる。When a high-frequency signal is amplified by a transistor, it is necessary to superimpose a DC voltage on the high-frequency signal before inputting it to the gate of the transistor. In such a case, a ground line is provided as a pair with the signal line connected to the gate,
By applying a DC voltage superimposed on a high-frequency signal on the signal line to the ground line without providing a barrier metal on the signal line and the ground line, it is possible to prevent the diffusion of Cu between these lines.
【００６１】実施の形態８ 実施の形態１〜５で示したように、配線および隣接配線
間に印加する電圧信号によっては、バリアメタルを設置
することなくＣｕの拡散を防止することができ、配線抵
抗を下げることができる。Eighth Embodiment As described in the first to fifth embodiments, the diffusion of Cu can be prevented without providing a barrier metal depending on the voltage signal applied between the wiring and the adjacent wiring. Resistance can be reduced.
【００６２】このような配線による多層配線の例を、図
１１に示す。図１１において、２は層間絶縁膜、４はエ
ッチングストッパ、６はＣｕ材、７はバリアメタルであ
る。図１１の例では、同じ層間絶縁膜内にバリアメタル
を設置した配線とバリアメタルを設置しない配線とが混
在している。FIG. 11 shows an example of a multilayer wiring using such wiring. In FIG. 11, 2 is an interlayer insulating film, 4 is an etching stopper, 6 is a Cu material, and 7 is a barrier metal. In the example of FIG. 11, the wiring in which the barrier metal is provided and the wiring in which the barrier metal is not provided are mixed in the same interlayer insulating film.
【００６３】本発明によれば、たとえば高周波の信号配
線などバリアメタルを設けたくない配線がある場合、隣
接する配線に印加する電圧信号を適宜設定することによ
り、この高周波信号配線からのＣｕ拡散を防止すること
ができる。設定した電圧によっては、隣接配線において
Ｃｕの拡散が生じることも考えられるが、その場合には
隣接配線にバリアメタルを形成すればよい。According to the present invention, when there is a wiring such as a high-frequency signal wiring where it is not desired to provide a barrier metal, by appropriately setting a voltage signal to be applied to an adjacent wiring, Cu diffusion from the high-frequency signal wiring is prevented. Can be prevented. Depending on the set voltage, it is conceivable that diffusion of Cu occurs in the adjacent wiring. In that case, a barrier metal may be formed on the adjacent wiring.
【００６４】このように、本発明によれば、きわめて高
い自由度で必要な配線を選択してバリアメタルを設置せ
ずにすますことができるので、バリアメタルの省略によ
る配線抵抗の低減効果を最大限に利用することができ
る。As described above, according to the present invention, it is possible to select a required wiring with extremely high degree of freedom without installing a barrier metal. Therefore, the effect of reducing the wiring resistance by omitting the barrier metal can be reduced. Can be used to the fullest.
【００６５】同じ絶縁膜内にバリアメタルを設置した配
線と設置しない配線とを形成する方法について、図１２
を参照して説明する。FIG. 12 shows a method of forming a wiring in which a barrier metal is provided and a wiring in which no barrier metal is provided in the same insulating film.
This will be described with reference to FIG.
【００６６】まず、層間絶縁膜に下層配線を形成し、さ
らにエッチングストッパ４を形成する（従来の技術にて
説明済みのため、ここでは詳述しない）。First, a lower wiring is formed on the interlayer insulating film, and an etching stopper 4 is formed (it has already been described in the prior art, and will not be described in detail here).
【００６７】つぎに、層間絶縁膜を形成し、この層間絶
縁膜に接続孔のパターンを転写し、エッチングにより接
続孔を形成する。さらに、配線用の溝のパターンを転写
し、エッチングにより配線用の溝を形成する。レジスト
（パターン）を除去した後、接続孔の底にあるエッチン
グストッパをエッチングにより除去する。バリアメタル
としてＴａＮ膜を成膜した後、Ｃｕ材を溝および接続孔
に埋め込み、ＣＭＰ（化学機械研磨）により溝および接
続孔以外の部分に形成されたＣｕおよびＴａＮを研磨し
て除く。Next, an interlayer insulating film is formed, the pattern of the connection holes is transferred to the interlayer insulating film, and the connection holes are formed by etching. Further, the pattern of the wiring groove is transferred, and the wiring groove is formed by etching. After removing the resist (pattern), the etching stopper at the bottom of the connection hole is removed by etching. After a TaN film is formed as a barrier metal, a Cu material is buried in the grooves and the connection holes, and Cu and TaN formed in portions other than the grooves and the connection holes are removed by CMP (chemical mechanical polishing).
【００６８】このようにしてバリアメタルを設置した配
線とヴィアとを形成した後、ＳｉＮの膜４ａをプラズマ
ＣＶＤにより形成する。つぎに、接続孔のパターンを転
写し、エッチングにより接続孔を形成する。さらに、配
線用の溝のパターンを転写し、エッチングにより配線用
の溝を形成する。レジスト（パターン）を除去した後、
接続孔の底にあるエッチングストッパをエッチングによ
り除去する。このとき、配線上に形成したＳｉＮ膜４ａ
を除去しても良く、また残しても良い。After the wiring on which the barrier metal is provided and the via are formed in this manner, a SiN film 4a is formed by plasma CVD. Next, the pattern of the connection holes is transferred, and the connection holes are formed by etching. Further, the pattern of the wiring groove is transferred, and the wiring groove is formed by etching. After removing the resist (pattern),
The etching stopper at the bottom of the connection hole is removed by etching. At this time, the SiN film 4a formed on the wiring
May be removed or left.
【００６９】Ｃｕ材を溝および接続孔に埋め込み、ＣＭ
Ｐ（化学機械研磨）により溝および接続孔以外の部分に
形成されたＣｕ材を研磨して除く。このようにしてバリ
アメタルを設置しない配線とヴィアとを形成することが
できる。A Cu material is embedded in the groove and the connection hole, and the CM
The Cu material formed in portions other than the grooves and the connection holes by P (chemical mechanical polishing) is polished and removed. In this manner, the wiring and the via without the barrier metal can be formed.
【００７０】配線上に形成したＳｉＮを除去しない場合
には、図１２に示すようにバリアメタルの有無により配
線の深さが変わることになる。しかし、図１２に示すよ
うに、バリアメタルを設置しない配線を形成する際のＣ
ＭＰ（化学機械研磨）において、バリアメタルを設置し
た配線の表面が研磨されるのを防ぐことができる。If the SiN formed on the wiring is not removed, the depth of the wiring changes depending on the presence or absence of the barrier metal as shown in FIG. However, as shown in FIG.
In MP (chemical mechanical polishing), the surface of the wiring on which the barrier metal is provided can be prevented from being polished.
【００７１】配線上に形成したＳｉＮを除去した場合に
は、バリアメタルの有無により配線の深さは同じになる
が、バリアメタルを設置しない配線を形成する際のＣＭ
Ｐ（化学機械研磨）において、バリアメタルを設置した
配線の表面が再度研磨されることになる。When the SiN formed on the wiring is removed, the depth of the wiring becomes the same depending on the presence or absence of the barrier metal, but the CM when forming the wiring without the barrier metal is formed.
In P (chemical mechanical polishing), the surface of the wiring on which the barrier metal is provided is polished again.
【００７２】以上、同じ層（絶縁膜）内にバリアメタル
を設置した配線とバリアメタルを設置しない配線とを混
在させた例について述べたが、図１３に示すように、バ
リアメタルを設置する層と設置しない層とによって多層
配線を構成しても良い。図１３において、２は層間絶縁
膜、４はエッチングストッパ、６はＣｕ材、７はバリア
メタルである。In the above, the example in which the wiring in which the barrier metal is provided and the wiring in which the barrier metal is not provided are mixed in the same layer (insulating film) has been described. As shown in FIG. And a non-installed layer may constitute a multilayer wiring. In FIG. 13, reference numeral 2 denotes an interlayer insulating film, 4 denotes an etching stopper, 6 denotes a Cu material, and 7 denotes a barrier metal.
【００７３】層内にバリアメタルを設置した配線とバリ
アメタルを設置しない配線とが混在しないこの方法で
は、配線の形成が簡単であり、工程数を低減することが
できるというメリットがある。たとえば、高周波信号を
扱う回路ではインダクタなどの高周波用の素子のために
専用の配線層を設けることがあり、このような配線層に
ついてはバリアメタルを設置しないようにすることによ
り、工程数を増やすことなく信号の損失を効率的に低減
することができる。This method in which the wiring in which the barrier metal is provided in the layer and the wiring in which the barrier metal is not provided does not coexist is advantageous in that the formation of the wiring is simple and the number of steps can be reduced. For example, in a circuit handling a high-frequency signal, a dedicated wiring layer may be provided for a high-frequency element such as an inductor, and the number of steps is increased by not providing a barrier metal for such a wiring layer. Signal loss can be efficiently reduced without any loss.
【００７４】[0074]
【発明の効果】以上のように、本発明によれば、同じ層
内あるいは異なる層間において隣接する配線のうち、少
なくとも一方の配線がＣｕなどの絶縁膜中を拡散する拡
散性の導電性材料よりなり、この拡散性の導電性材料と
絶縁膜とが直接接触している半導体装置において、この
拡散性の導電性材料からなる配線に印加される電圧を隣
接する配線に印加される電圧に対して負あるいは０とす
る、あるいはこの拡散性の導電性材料からなる配線に印
加される電圧における直流成分を、隣接する配線に印加
される電圧にの直流成分に対して負あるいは０とする、
またはこの拡散性の導電性材料からなる配線に印加され
る交流電圧信号の周波数を０．１［Ｈｚ］をこえるもの
とすることにより、バリアメタルを設置することなくＣ
ｕが絶縁膜中に拡散することを防止することができる。
その結果、配線の抵抗を低減することができる。As described above, according to the present invention, at least one of the wirings adjacent to each other in the same layer or between different layers is made of a conductive material such as Cu which diffuses in an insulating film. In a semiconductor device in which the diffusible conductive material and the insulating film are in direct contact, the voltage applied to the wiring made of the diffusible conductive material is reduced with respect to the voltage applied to the adjacent wiring. Negative or zero, or the DC component in the voltage applied to the wiring made of this diffusible conductive material, the negative or zero with respect to the DC component in the voltage applied to the adjacent wiring,
Alternatively, by setting the frequency of the AC voltage signal applied to the wiring made of the diffusible conductive material to be higher than 0.1 [Hz], the C voltage can be reduced without providing a barrier metal.
u can be prevented from diffusing into the insulating film.
As a result, the resistance of the wiring can be reduced.
【図１】 本発明による配線を示す図である。FIG. 1 is a diagram showing a wiring according to the present invention.
【図２】 配線への印加電圧の極性と層間絶縁膜の寿命
との関係を示す図である。FIG. 2 is a diagram showing a relationship between the polarity of a voltage applied to a wiring and the life of an interlayer insulating film.
【図３】 バリアメタルの有無と配線のシート抵抗との
関係を示す図である。FIG. 3 is a diagram showing the relationship between the presence or absence of a barrier metal and the sheet resistance of a wiring.
【図４】 配線への印加電圧の周波数と層間絶縁膜の寿
命との関係を示す図である。FIG. 4 is a diagram showing a relationship between a frequency of a voltage applied to a wiring and a life of an interlayer insulating film.
【図５】 本発明による配線を示す図である。FIG. 5 is a diagram showing a wiring according to the present invention.
【図６】 高周波における電流密度の深さ分布を示す図
である。FIG. 6 is a diagram showing a current density depth distribution at a high frequency.
【図７】 本発明による伝送線路を示す図である。FIG. 7 is a diagram showing a transmission line according to the present invention.
【図８】 本発明による伝送線路を示す図である。FIG. 8 is a diagram showing a transmission line according to the present invention.
【図９】 本発明による伝送線路を示す図である。FIG. 9 is a diagram showing a transmission line according to the present invention.
【図１０】 本発明によるインダクタを示す図である。FIG. 10 shows an inductor according to the invention.
【図１１】 本発明による多層配線を示す図である。FIG. 11 is a diagram showing a multilayer wiring according to the present invention.
【図１２】 ＳｉＮを残した場合の配線を示す図であ
る。FIG. 12 is a diagram showing wiring when SiN is left.
【図１３】 本発明による多層配線を示す図である。FIG. 13 is a diagram showing a multilayer wiring according to the present invention.
【図１４】 従来技術における配線を示す図である。FIG. 14 is a diagram showing wiring in a conventional technique.
１ 下層配線、２ 層間絶縁膜、３ 上層配線、４ エ
ッチングストッパ、５ ヴィア、６ Ｃｕ材、７ バリ
アメタル、８ ＡｌＣｕ材、９ ＴｉＮ材、１０ 配
線、１１ 信号線、１２ 接地線、１３ 引き出し配
線。Reference Signs List 1 lower wiring, 2 interlayer insulating film, 3 upper wiring, 4 etching stopper, 5 via, 6 Cu material, 7 barrier metal, 8 AlCu material, 9 TiN material, 10 wiring, 11 signal line, 12 ground line, 13 lead wiring .
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH07 HH09 HH11 HH12 HH13 HH14 HH21 HH23 HH27 HH30 HH31 HH32 HH33 HH34 JJ11 JJ12 JJ13 JJ14 JJ21 JJ23 JJ27 JJ30 JJ31 JJ32 JJ33 JJ34 KK08 KK11 KK12 KK13 KK14 KK21 KK23 KK27 KK30 KK31 KK32 KK33 KK34 MM00 MM01 MM02 MM05 MM08 MM12 MM13 MM18 NN06 NN07 QQ08 QQ09 QQ13 QQ25 QQ37 QQ48 RR01 RR04 RR06 RR11 RR21 SS15 UU00 VV04 VV05 VV08 WW00 XX10 XX27 5F038 AZ04 CD05 CD18 CD20 EZ11 EZ15 EZ16 EZ20 ──────────────────────────────────────────────────続 き Continuing on the front page F-term (reference) KK33 KK34 MM00 MM01 MM02 MM05 MM08 MM12 MM13 MM18 NN06 NN07 QQ08 QQ09 QQ13 QQ25 QQ37 QQ48 RR01 RR04 RR06 RR11 RR21 SS15 UU00 VV04 VV05 VV08 WW00 XX10 XX27 5F0EZ AZ04
Claims (11)
成してなる半導体装置であって、少なくとも一部の配線
は絶縁膜中に拡散する性質を有する拡散性の導電性材料
からなり、該拡散性の導電性材料からなる配線の少なく
とも一部分が前記絶縁膜と直接接触していることを特徴
とする半導体装置。1. A semiconductor device in which a wiring made of a conductive material is formed in an insulating film, wherein at least a part of the wiring is made of a diffusible conductive material having a property of diffusing into the insulating film. A semiconductor device, wherein at least a part of the wiring made of the diffusible conductive material is in direct contact with the insulating film.
中に導電性材料からなる配線を形成してなる多層配線の
半導体装置であって、少なくとも一部の絶縁膜におい
て、該絶縁膜中に形成されるすべての配線が絶縁膜中に
拡散する性質を有する拡散性の導電性材料からなり、該
拡散性の導電性材料からなる配線の少なくとも一部分が
前記絶縁膜と直接接触していることを特徴とする半導体
装置。2. A multi-layer wiring semiconductor device in which a plurality of insulating films are stacked, and a wiring made of a conductive material is formed in each of the insulating films. All wirings formed in the film are made of a diffusible conductive material having a property of diffusing into the insulating film, and at least a part of the wiring made of the diffusive conductive material is in direct contact with the insulating film. A semiconductor device.
成してなる半導体装置であって、少なくとも一部の配線
は絶縁膜中に拡散する性質を有する拡散性の導電性材料
からなり、該拡散性の導電性材料からなる配線の少なく
とも一部分が前記絶縁膜と直接接触しており、該絶縁膜
と直接接触している配線に印加される電圧は、隣接する
他の配線に印加される電圧に対して、負の電圧あるいは
実質的に同じ電圧であることを特徴とする半導体装置。3. A semiconductor device in which a wiring made of a conductive material is formed in an insulating film, wherein at least a part of the wiring is made of a diffusible conductive material having a property of diffusing into the insulating film. At least a portion of the wiring made of the diffusive conductive material is in direct contact with the insulating film, and a voltage applied to the wiring in direct contact with the insulating film is applied to another adjacent wiring. A semiconductor device, which is a negative voltage or substantially the same voltage as a voltage.
成してなる半導体装置であって、少なくとも一部の配線
は絶縁膜中に拡散する性質を有する拡散性の導電性材料
からなり、該拡散性の導電性材料からなる配線の少なく
とも一部分が前記絶縁膜と直接接触しており、該絶縁膜
と直接接触している配線に印加される電圧信号の各周波
数成分のうち直流成分が、隣接する他の配線に印加され
る電圧の各周波数成分のうちの直流成分に対して、負の
電圧あるいは実質的に同じ電圧であることを特徴とする
半導体装置。4. A semiconductor device in which a wiring made of a conductive material is formed in an insulating film, wherein at least a part of the wiring is made of a diffusive conductive material having a property of diffusing into the insulating film. At least a portion of the wiring made of the diffusible conductive material is in direct contact with the insulating film, and a DC component of each frequency component of a voltage signal applied to the wiring in direct contact with the insulating film is A semiconductor device having a negative voltage or substantially the same voltage as a DC component of each frequency component of a voltage applied to another adjacent wiring.
成してなる半導体装置であって、少なくとも一部の配線
は絶縁膜中に拡散する性質を有する拡散性の導電性材料
からなり、該拡散性の導電性材料からなる配線の少なく
とも一部分が前記絶縁膜と直接接触しており、該絶縁膜
と直接接触している配線に印加される電圧信号の周波数
は、０．１［Ｈｚ］よりも大きいことを特徴とする半導
体装置。5. A semiconductor device in which a wiring made of a conductive material is formed in an insulating film, wherein at least a part of the wiring is made of a diffusive conductive material having a property of diffusing into the insulating film; At least a part of the wiring made of the diffusive conductive material is in direct contact with the insulating film, and the frequency of the voltage signal applied to the wiring in direct contact with the insulating film is 0.1 [Hz]. A semiconductor device characterized by being larger than the semiconductor device.
成してなる半導体装置であって、少なくとも隣接する２
本の配線が絶縁膜中に拡散する性質を有する拡散性の導
電性材料からなり、該２本の配線とも少なくとも一部分
が前記絶縁膜と直接接触しており、該２本の配線に印加
される電圧が実質的に等しいことを特徴とする半導体装
置。6. A semiconductor device in which a wiring made of a conductive material is formed in an insulating film, wherein at least two adjacent wirings are formed.
The two wirings are made of a diffusible conductive material having a property of diffusing into the insulating film, and at least a part of the two wirings is in direct contact with the insulating film and is applied to the two wirings. A semiconductor device, wherein voltages are substantially equal.
成してなる半導体装置であって、少なくとも隣接する２
本の配線が絶縁膜中に拡散する性質を有する拡散性の導
電性材料からなり、該２本の配線とも少なくとも一部分
が前記絶縁膜と直接接触しており、該２本の配線に印加
される電圧信号について、各周波数成分のうち直流成分
が実質的に等しく、交流成分の周波数が０．１［Ｈｚ］
よりも大きいことを特徴とする半導体装置。7. A semiconductor device in which a wiring made of a conductive material is formed in an insulating film, wherein at least two adjacent wirings are formed.
The two wirings are made of a diffusible conductive material having a property of diffusing into the insulating film, and at least a part of the two wirings is in direct contact with the insulating film and is applied to the two wirings. Regarding the voltage signal, the DC component of each frequency component is substantially equal, and the frequency of the AC component is 0.1 [Hz].
A semiconductor device characterized by being larger than the semiconductor device.
路が形成されていることを特徴とする請求項３、４、６
または７記載の半導体装置。8. The transmission line according to claim 3, wherein said two adjacent wirings form a transmission line.
Or the semiconductor device according to 7.
線に隣接する少なくとも１本の配線によって伝送線路が
形成されていることを特徴とする請求項５記載の半導体
装置。9. The semiconductor device according to claim 5, wherein a transmission line is formed by the wiring made of the diffusive material and at least one wiring adjacent to the wiring.
形成しており、該２本の配線の一方が、前記交流成分を
含んだ電圧信号をトランジスタに入力するための信号線
であり、他方の配線には該信号線に印加される電圧信号
の直流成分と実質的に同じ電圧が印加され、該２本の配
線とも少なくとも一部分が絶縁膜と直接接触しているこ
とを特徴とする請求項７記載の半導体装置。10. The two adjacent wirings form a transmission line, and one of the two wirings is a signal line for inputting a voltage signal containing the AC component to a transistor, A voltage substantially equal to a DC component of a voltage signal applied to the signal line is applied to the other wiring, and at least a part of the two wirings is in direct contact with an insulating film. Item 8. The semiconductor device according to item 7.
いはＣｕの合金、ＡｇあるいはＡｇの合金、Ａｕあるい
はＡｕの合金、ＰｔあるいはＰｔの合金のなかのいずれ
かであることを特徴とする請求項１、２、３、４、５、
６、７、８、９または１０記載の半導体装置。11. The method according to claim 1, wherein the diffusible conductive material is one of Cu or an alloy of Cu, Ag or an alloy of Ag, Au or an alloy of Au, Pt or an alloy of Pt. Terms 1, 2, 3, 4, 5,
The semiconductor device according to 6, 7, 8, 9 or 10.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168084A JP4672186B2 (en) | 2001-06-04 | 2001-06-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168084A JP4672186B2 (en) | 2001-06-04 | 2001-06-04 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002367993A true JP2002367993A (en) | 2002-12-20 |
| JP4672186B2 JP4672186B2 (en) | 2011-04-20 |
Family
ID=19010366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168084A Expired - Fee Related JP4672186B2 (en) | 2001-06-04 | 2001-06-04 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4672186B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012253235A (en) * | 2011-06-03 | 2012-12-20 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174121A (en) * | 1998-12-04 | 2000-06-23 | Matsushita Electronics Industry Corp | Semiconductor device and manufacture thereof |
| JP2000208515A (en) * | 1999-01-08 | 2000-07-28 | Nec Corp | Integrated circuit |
-
2001
- 2001-06-04 JP JP2001168084A patent/JP4672186B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174121A (en) * | 1998-12-04 | 2000-06-23 | Matsushita Electronics Industry Corp | Semiconductor device and manufacture thereof |
| JP2000208515A (en) * | 1999-01-08 | 2000-07-28 | Nec Corp | Integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012253235A (en) * | 2011-06-03 | 2012-12-20 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4672186B2 (en) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6556872B2 (en) | Microwave integrated circuit (MMIC) damascene electrical interconnect for microwave energy transmission | |
| US6633074B2 (en) | Integrated circuit wiring with low RC time delay | |
| TWI464840B (en) | Method for forming suspended transmission line structures in back end of line processing | |
| US20130241079A1 (en) | Novel conductor layout technique to reduce stress-induced void formations | |
| KR20190083357A (en) | A nitride structure having gold-free contact and a method for manufacturing such a structure | |
| JPH1187509A (en) | Low resistance contact between metal layer of integrated circuit and forming method thereof | |
| CN107731785B (en) | Interconnect wire including a relatively low resistivity core | |
| JP2003249547A (en) | Connection structure between wires and method of forming the same | |
| JP2004523110A (en) | Metal insulator metal capacitors in copper | |
| US6909188B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20190362977A1 (en) | Semiconductor structures having low resistance paths throughout a wafer | |
| JP2003174097A (en) | Semiconductor device and method of manufacturing the same | |
| US9412654B1 (en) | Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step | |
| US9484398B2 (en) | Metal-insulator-metal (MIM) capacitor | |
| JP2002367993A (en) | Semiconductor device | |
| JP2002064140A (en) | Semiconductor device and method of manufacturing the same | |
| KR100752174B1 (en) | Method for forming copper metallization layer in semiconductor device using two seed layers | |
| US6864584B2 (en) | Semiconductor device | |
| US20080048339A1 (en) | Metal line structures and methods of forming the same | |
| JP2004363376A (en) | Connection structure between wiring and via plug, and method of manufacturing semiconductor device having same | |
| KR100889555B1 (en) | Method of manufacturing inductor in a semiconductor device | |
| JPH05206134A (en) | Semiconductor device and manufacture thereof | |
| JP2002124565A (en) | Semiconductor device having multilayer structure | |
| KR100645225B1 (en) | Method for forming metal wiring for semiconductor device and semiconductor device therefore | |
| JP2002367994A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100209 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |