JP2002367873A - Method of manufacturing electronic component - Google Patents

Method of manufacturing electronic component

Info

Publication number
JP2002367873A
JP2002367873A JP2001177256A JP2001177256A JP2002367873A JP 2002367873 A JP2002367873 A JP 2002367873A JP 2001177256 A JP2001177256 A JP 2001177256A JP 2001177256 A JP2001177256 A JP 2001177256A JP 2002367873 A JP2002367873 A JP 2002367873A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
manufacturing
positioning
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001177256A
Other languages
Japanese (ja)
Other versions
JP4802399B2 (en
Inventor
Teruhisa Shibahara
輝久 柴原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001177256A priority Critical patent/JP4802399B2/en
Publication of JP2002367873A publication Critical patent/JP2002367873A/en
Application granted granted Critical
Publication of JP4802399B2 publication Critical patent/JP4802399B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the cost of an electronic component. SOLUTION: The upper surface of a substrate 20 is processed to form recessed parts 2a and after that, a semiconductor substrate 21 is bonded to the upper surface of the substrate 20. At this time, a part of the upper surface of substrate 20 is kept exposed. Recessed parts (marks for positioning) 33 for positioning are previously formed in the exposed parts of the upper surface of this substrate 20. After that, a type Patten 22 is formed on the upper surface of the substrate 21 to set processing object positions on the substrate 21 based on processing positions (the formation positions of the recessed parts 2) on the substrate 20. At this time, the arrangement of the pattern 22 is made from the side of the upper surface of the substrate 21 utilizing the recessed parts 33. When arranging this pattern 22, a special device, i.e., a double-side mask aligner, can be eliminated. As a result, an increase in the cost of equipment can be suppressed. Hereby, a reduction in the cost of the electronic component can be promoted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、角速度センサ等の
電子部品の製造方法に関するものである。
The present invention relates to a method for manufacturing an electronic component such as an angular velocity sensor.

【0002】[0002]

【背景技術】図6には電子部品の一つの例である角速度
センサの一断面構成例が模式的に示されている。この角
速度センサ1は、基台(例えばガラス)2と、半導体部
(例えばシリコン)3と、蓋部(例えばガラス)4とを
有し、それら基台2と半導体部3と蓋部4は積層一体化
されている。基台2と蓋部4にはそれぞれ凹部2a,4
aが形成されており、それら凹部2a,4aによって真
空空間6が形成されている。
2. Description of the Related Art FIG. 6 schematically shows an example of a sectional configuration of an angular velocity sensor which is one example of an electronic component. The angular velocity sensor 1 has a base (for example, glass) 2, a semiconductor unit (for example, silicon) 3, and a lid (for example, glass) 4. The base 2, the semiconductor unit 3, and the lid 4 are laminated. It is integrated. The base 2 and the cover 4 have recesses 2a, 4 respectively.
a, and a vacuum space 6 is formed by the concave portions 2a and 4a.

【0003】半導体部3には、例えばエッチング等の半
導体加工技術を利用して、センサ部8と、このセンサ部
8を囲むシール部9とが形成されている。シール部9
は、基台2と蓋部4によって挟み込まれ当該基台2およ
び蓋部4に陽極接合されており、真空空間6を封止して
いる。
In the semiconductor section 3, a sensor section 8 and a seal section 9 surrounding the sensor section 8 are formed by utilizing a semiconductor processing technique such as etching. Seal part 9
Is sandwiched between the base 2 and the lid 4 and is anodically bonded to the base 2 and the lid 4 to seal the vacuum space 6.

【0004】図7にはセンサ部8の一形態例が模式的に
示されている。このセンサ部8は、四角形状の振動体7
と、振動体支持固定部10(10a,10b,10c,
10d)と、電極支持固定部11(11a,11b)
と、検出用電極パット形成部12と、梁13(13a,
13b,13c,13d)と、櫛歯形状の可動電極部1
4(14a,14b)と、櫛歯形状の固定電極部15
(15a,15b)とを有して構成されている。
FIG. 7 schematically shows one embodiment of the sensor section 8. The sensor unit 8 includes a square vibrating body 7.
And the vibrating body supporting and fixing portion 10 (10a, 10b, 10c,
10d) and the electrode support fixing portion 11 (11a, 11b)
, A detection electrode pad forming part 12, and a beam 13 (13a,
13b, 13c, 13d) and the comb-shaped movable electrode 1
4 (14a, 14b) and a comb-shaped fixed electrode portion 15
(15a, 15b).

【0005】振動体支持固定部10(10a,10b,
10c,10d)と電極支持固定部11(11a,11
b)と検出用電極パット形成部12は基台2および蓋部
4に陽極接合されて固定される。振動体7は梁13(1
3a,13b,13c,13d)によって振動体支持固
定部10(10a,10b,10c,10d)にそれぞ
れ連接されている。また、振動体7の端縁部から櫛歯形
状の可動電極部14(14a,14b)がX方向に沿っ
て突出形成されている。この可動電極部14と間隔を介
して噛み合うように櫛歯形状の固定電極部15(15
a,15b)が電極支持固定部11(11a,11b)
からX方向に沿って伸長形成されている。
[0005] The vibrating body support fixing portion 10 (10a, 10b,
10c, 10d) and the electrode support fixing portion 11 (11a, 11
b) and the detection electrode pad forming section 12 are fixed to the base 2 and the lid 4 by anodic bonding. The vibrating body 7 has a beam 13 (1
3a, 13b, 13c, 13d) are connected to the vibrating body supporting and fixing portions 10 (10a, 10b, 10c, 10d), respectively. Further, a comb-shaped movable electrode portion 14 (14a, 14b) is formed to protrude from the edge of the vibrating body 7 along the X direction. The fixed electrode portion 15 (15) having a comb shape is meshed with the movable electrode portion 14 with an interval.
a, 15b) are the electrode support fixing portions 11 (11a, 11b)
, And extend in the X direction.

【0006】基台2と蓋部4の各凹部2a,4aは、そ
れぞれ、振動体7と梁13(13a,13b,13c,
13d)と可動電極部14(14a,14b)の形成領
域に対向する部位に形成されている。これら凹部2a,
4aによって、振動体7と梁13(13a,13b,1
3c,13d)と可動電極部14(14a,14b)は
基台2、蓋部4に対して浮いた状態と成し、可動可能と
なっている。
The recesses 2a, 4a of the base 2 and the cover 4 are respectively provided with the vibrating body 7 and the beams 13 (13a, 13b, 13c, 13c).
13d) and the movable electrode portion 14 (14a, 14b). These recesses 2a,
4a, the vibrating body 7 and the beam 13 (13a, 13b, 1)
3c, 13d) and the movable electrode portion 14 (14a, 14b) are in a state of being floating with respect to the base 2 and the lid portion 4 and are movable.

【0007】振動体支持固定部10(10a,10b,
10c,10d)と電極支持固定部11(11a,11
b)と検出用電極パット形成部12の各上面には金属膜
である電極パット(図示せず)がそれぞれ形成されてい
る。蓋部4には各電極パットに対応する部位にスルーホ
ール(図示せず)がそれぞれ形成され、これにより、各
電極パットは外部の回路と導通接続することができる。
[0007] The vibrating body support fixing portion 10 (10a, 10b,
10c, 10d) and the electrode support fixing part 11 (11a, 11
An electrode pad (not shown), which is a metal film, is formed on each of the upper surfaces of b) and the detection electrode pad formation section 12. Through holes (not shown) are formed in the cover 4 at positions corresponding to the respective electrode pads, whereby each electrode pad can be electrically connected to an external circuit.

【0008】基台2の凹部2aの底面には振動体7と間
隔を介して対向する部位に検出用電極部(図示せず)が
形成されている。また、基台2には、その検出用電極部
と検出用電極パット形成部12を導通接続させるための
配線パターン16が形成されている。
On the bottom surface of the concave portion 2a of the base 2, a detecting electrode portion (not shown) is formed at a portion opposed to the vibrating body 7 with a space therebetween. Further, the base 2 is formed with a wiring pattern 16 for electrically connecting the detection electrode portion and the detection electrode pad formation portion 12.

【0009】この例のセンサ部8では、例えば、外部の
回路から固定電極部15a,15bにそれぞれ駆動用の
交流電圧が印加されると、固定電極部15aと可動電極
部14a間、固定電極部15bと可動電極部14b間に
生じる静電力が交流電圧に応じて変化して振動体7はX
方向に駆動振動を行う。このように振動体7が駆動振動
している状態で、Y軸回りに回転すると、Z方向のコリ
オリ力が発生する。このコリオリ力が振動体7に加えら
れて該振動体7はZ方向に検出振動する。
In the sensor section 8 of this embodiment, for example, when an AC circuit for driving is applied to the fixed electrode sections 15a and 15b from an external circuit, between the fixed electrode section 15a and the movable electrode section 14a, the fixed electrode section The electrostatic force generated between the movable electrode 15b and the movable electrode portion 14b changes according to the AC voltage, and
Drive vibration in the direction. When the vibrating body 7 is rotated around the Y axis in a state where the vibrating body 7 is vibrating, a Coriolis force in the Z direction is generated. This Coriolis force is applied to the vibrating body 7, which vibrates in the Z direction.

【0010】この振動体7のZ方向の振動によって、該
振動体7と検出用電極部間の間隔が変化して当該振動体
7と検出用電極部間の静電容量が変化する。この静電容
量の変化を検出用電極部から配線パターン16と電極パ
ットを介して外部に取り出し、この検出値に基づいて、
Y軸回りの回転の角速度の大きさ等を検出することがで
きる。
Due to the vibration of the vibrating body 7 in the Z direction, the distance between the vibrating body 7 and the detecting electrode changes, and the capacitance between the vibrating body 7 and the detecting electrode changes. The change in the capacitance is taken out from the detection electrode portion through the wiring pattern 16 and the electrode pad to the outside, and based on the detected value,
The magnitude of the angular velocity of rotation around the Y axis can be detected.

【0011】以下に、角速度センサ1の製造工程の一例
を図8に基づいて説明する。なお、図8では図7に示す
A−A部分に対応する部位が断面により示されている。
An example of a manufacturing process of the angular velocity sensor 1 will be described below with reference to FIG. In FIG. 8, a portion corresponding to the AA portion shown in FIG. 7 is shown by a cross section.

【0012】まず、基台2を複数形成するための基台作
製用基板を用意し、図8(a)に示すように、この基台
作製用基板20には設定の各基台形成領域K毎にそれぞ
れ凹部2aを形成する。そして、各凹部2aの内周面に
それぞれ検出用電極部や配線パターン16をスパッタ等
の成膜形成技術を利用して形成する。
First, a base making substrate for forming a plurality of bases 2 is prepared, and as shown in FIG. Each time, the concave portion 2a is formed. Then, a detection electrode portion and a wiring pattern 16 are formed on the inner peripheral surface of each concave portion 2a by using a film formation technique such as sputtering.

【0013】次に、図8(b)に示すように、それら凹
部2aの開口部を塞ぐように基台作製用基板20の上側
に半導体基板21を陽極接合する。そして、図8(c)
に示すように、半導体基板21を例えば平面研削によっ
て設定の厚みに薄肉化し、その後に、その半導体基板2
1の上面を鏡面研磨する。
Next, as shown in FIG. 8 (b), a semiconductor substrate 21 is anodically bonded to the upper side of the base manufacturing substrate 20 so as to cover the openings of the recesses 2a. Then, FIG.
As shown in FIG. 2, the semiconductor substrate 21 is thinned to a set thickness by, for example, surface grinding, and then the semiconductor substrate 2
1 is mirror polished.

【0014】然る後に、図8(d)に示すように、フォ
トリソグラフィーを利用して、半導体基板21の上面に
フォトレジストから成る型パターン22を形成する。こ
の型パターン22は、半導体基板21の加工対象位置を
定める半導体基板加工用の型である。この型パターン2
2は、図7に示されるような半導体部3のセンサ部8お
よびシール部9のパターンが複数配置された形態と成し
ている。
Thereafter, as shown in FIG. 8D, a mold pattern 22 made of a photoresist is formed on the upper surface of the semiconductor substrate 21 by using photolithography. The mold pattern 22 is a mold for processing a semiconductor substrate that determines a processing target position of the semiconductor substrate 21. This pattern 2
2 has a form in which a plurality of patterns of the sensor section 8 and the seal section 9 of the semiconductor section 3 are arranged as shown in FIG.

【0015】その後、図8(e)に示すように、型パタ
ーン22に基づいて半導体基板21をエッチング等によ
り加工する。これにより、半導体部3のセンサ部8とシ
ール部9を形成することができる。このように形成され
たセンサ部8の振動体7が基台20の凹部2aの上方側
に配置するように、前段階の型パターン22の形成工程
において、型パターン22の配置の位置決めが成されて
いる。
Then, as shown in FIG. 8E, the semiconductor substrate 21 is processed based on the pattern 22 by etching or the like. Thereby, the sensor section 8 and the seal section 9 of the semiconductor section 3 can be formed. In the previous step of forming the pattern 22, the positioning of the pattern 22 is determined so that the vibrating body 7 of the sensor unit 8 thus formed is disposed above the recess 2 a of the base 20. ing.

【0016】次に、図8(f)に示すように、半導体基
板21の上面から型パターン22を例えば硫酸と過酸化
水素水の混合液により除去する。そして、半導体基板2
1の上面にスパッタ等の薄膜形成技術により電極パット
等を形成する。
Next, as shown in FIG. 8F, the mold pattern 22 is removed from the upper surface of the semiconductor substrate 21 using, for example, a mixture of sulfuric acid and hydrogen peroxide. And the semiconductor substrate 2
An electrode pad or the like is formed on the upper surface of the substrate 1 by a thin film forming technique such as sputtering.

【0017】その後に、図8(g)に示すように、真空
排気が行われている真空室内で、半導体基板21の上側
に蓋部作製用基板23を陽極接合する。蓋部作製用基板
23は複数の蓋部4を形成するものであり、この蓋部作
製用基板23には各蓋部形成領域毎に凹部4aおよび複
数のスルーホール(図示せず)が予め形成されている。
この蓋部作製用基板23を半導体基板21の上側に接合
する際には、各凹部4aがそれぞれ対応する振動体7と
間隔を介して対向し、かつ、複数のスルーホールがそれ
ぞれ対応する振動体支持固定部10(10a,10b,
10c,10d)や電極支持固定部11(11a,11
b)や検出用電極パット形成部12の上面に形成された
電極パットの形成位置と一致するように位置合わせされ
る。
Thereafter, as shown in FIG. 8 (g), a lid-forming substrate 23 is anodic-bonded to the upper side of the semiconductor substrate 21 in a vacuum chamber in which evacuation is performed. The lid manufacturing substrate 23 forms a plurality of lids 4. The lid manufacturing substrate 23 has a recess 4a and a plurality of through holes (not shown) formed in advance for each lid forming region. Have been.
When the lid manufacturing substrate 23 is joined to the upper side of the semiconductor substrate 21, each of the recesses 4a faces the corresponding vibrator 7 with a space therebetween, and the plurality of through holes respectively correspond to the corresponding vibrators. The support fixing part 10 (10a, 10b,
10c, 10d) and the electrode support fixing portion 11 (11a, 11d).
b) and the position of the electrode pad formed on the upper surface of the detection electrode pad formation portion 12 is aligned.

【0018】これにより、基台作製用基板20と半導体
基板21と蓋部作製用基板23の接合体の内部に複数の
角速度センサ1が形成されている状態となる。然る後
に、その接合体を図8(h)に示されるようなダイシン
グラインLに沿って切断して、複数の角速度センサ1が
切り出される。このようにして、角速度センサ1を作製
することができる。
Thus, the plurality of angular velocity sensors 1 are formed inside the joined body of the base manufacturing substrate 20, the semiconductor substrate 21, and the lid manufacturing substrate 23. Thereafter, the joined body is cut along a dicing line L as shown in FIG. 8 (h), and a plurality of angular velocity sensors 1 are cut out. Thus, the angular velocity sensor 1 can be manufactured.

【0019】[0019]

【発明が解決しようとする課題】ところで、このような
角速度センサ1の製造工程において、半導体基板21の
上面に型パターン22を形成する際には、前述したよう
に、基台作製用基板20の凹部2aの形成位置に基づい
て、その型パターン22の配置の位置決めを行う必要が
ある。しかし、基台作製用基板20の凹部2aは半導体
基板21に隠れて半導体基板21の上面側から基台作製
用基板20の凹部2aの形成位置を見ることができな
い。このため、型パターン22の配置の位置決めを行う
際には、両面マスクアライナ装置という特殊な装置を用
いていた。
In the process of manufacturing such an angular velocity sensor 1, when forming the mold pattern 22 on the upper surface of the semiconductor substrate 21, as described above, It is necessary to determine the position of the mold pattern 22 based on the formation position of the concave portion 2a. However, the concave portion 2 a of the base manufacturing substrate 20 is hidden by the semiconductor substrate 21, and the formation position of the concave portion 2 a of the base manufacturing substrate 20 cannot be seen from the upper surface side of the semiconductor substrate 21. For this reason, a special device called a double-sided mask aligner has been used when positioning the arrangement of the pattern 22.

【0020】しかしながら、両面マスクアライナ装置
は、一般的な装置ではないために、高価なものであり、
設備コストを増大させて、角速度センサ1の製造コスト
の増大を招いてしまう。このことは角速度センサ1の低
価格化を妨げている原因の一つとなっている。
However, since the double-sided mask aligner is not a general device, it is expensive.
The equipment cost is increased, and the manufacturing cost of the angular velocity sensor 1 is increased. This is one of the factors preventing the price reduction of the angular velocity sensor 1.

【0021】この発明は上記課題を解決するために成さ
れたものであり、その目的は、角速度センサ等の電子部
品の低価格化を促進させることができる電子部品の製造
方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a method of manufacturing an electronic component which can promote the cost reduction of an electronic component such as an angular velocity sensor. is there.

【0022】[0022]

【課題を解決するための手段】上記目的を達成するため
に、この発明は次に示す構成をもって前記課題を解決す
る手段としている。すなわち、第1の発明は、第1の基
板の少なくとも上面を加工した後に、その第1の基板の
上面に第2の基板を接合し、その後、第1の基板の加工
位置に基づいた第2の基板の加工対象部位を第2の基板
の上面側から加工して電子部品を製造する方法におい
て、第1の基板と第2の基板を接合する際には第1の基
板の上面の一部を露出させる態様とし、その第1の基板
の露出する上面部分には、第1の基板の加工位置を決定
するための位置決め用マークを形成しておき、第1の基
板と第2の基板を接合した後に、前記位置決め用マーク
を利用して第2の基板の上面側から当該第2の基板の加
工対象位置を定めて、第2の基板を加工することを特徴
として構成されている。
Means for Solving the Problems In order to achieve the above object, the present invention has the following structure to solve the above problems. That is, in the first invention, after processing at least the upper surface of the first substrate, the second substrate is bonded to the upper surface of the first substrate, and then the second substrate based on the processing position of the first substrate is processed. In the method of manufacturing the electronic component by processing the processing target portion of the first substrate from the upper surface side of the second substrate, when the first substrate and the second substrate are joined, a part of the upper surface of the first substrate Is formed on the exposed upper surface portion of the first substrate, a positioning mark for determining a processing position of the first substrate is formed, and the first substrate and the second substrate are formed. After the bonding, the second substrate is processed by determining a processing target position of the second substrate from the upper surface side of the second substrate using the positioning mark.

【0023】第2の発明は、第1の発明の構成を備え、
位置決め用マークは凹部により形成されていることを特
徴として構成されている。
A second invention comprises the configuration of the first invention,
The positioning mark is formed by a concave portion.

【0024】第3の発明は、第1の発明の構成を備え、
位置決め用マークは膜パターンにより形成されているこ
とを特徴として構成されている。
A third aspect of the present invention includes the configuration of the first aspect of the present invention,
The positioning mark is formed by a film pattern.

【0025】第4の発明は、第1又は第2又は第3の発
明の構成を備え、第2の基板を加工した後に、第1の基
板と第2の基板の接合体を分割して複数の電子部品を作
り出すことを特徴として構成されている。
According to a fourth aspect of the present invention, there is provided the configuration according to the first, second, or third aspect, wherein after processing the second substrate, the joined body of the first substrate and the second substrate is divided into a plurality of parts. It is characterized by producing electronic components.

【0026】第5の発明は、第1〜第4の発明の何れか
1つの発明の構成を備え、第1の基板はガラス基板と成
し、第2の基板は半導体基板と成しており、第1の基板
と第2の基板を陽極接合法により接合することを特徴と
して構成されている。
According to a fifth aspect of the present invention, there is provided the configuration of any one of the first to fourth aspects, wherein the first substrate is a glass substrate, and the second substrate is a semiconductor substrate. , The first substrate and the second substrate are bonded by an anodic bonding method.

【0027】第6の発明は、第1〜第5の発明の何れか
1つの発明の構成を備え、第2の基板を第1の基板の上
面に配置する際に、第1の基板に対する第2の基板の配
置位置を位置決め用マークに基づいて位置決めすること
を特徴として構成されている。
According to a sixth aspect of the present invention, there is provided the configuration of any one of the first to fifth aspects of the present invention, wherein the second substrate is arranged on the upper surface of the first substrate. The position of the second substrate is determined based on the positioning mark.

【0028】この発明では、第1の基板と第2の基板を
接合する際には第1の基板の上面の一部を露出する態様
とし、その第1の基板の露出する上面部分には第1の基
板の加工位置を決定するための位置決め用マークを形成
しておく。この位置決め用マークを利用することで、両
面マスクアライナ装置という特殊な装置を用いることな
く、第2の基板の上面側から、第1の基板の加工位置に
基づいた第2の基板の加工対象位置を定めることができ
ることとなる。
According to the present invention, when the first substrate and the second substrate are bonded, a part of the upper surface of the first substrate is exposed, and the exposed upper surface of the first substrate is provided on the first substrate. A positioning mark for determining the processing position of one substrate is formed in advance. By using this positioning mark, the processing target position of the second substrate based on the processing position of the first substrate from the upper surface side of the second substrate without using a special device such as a double-sided mask aligner device. Can be determined.

【0029】このように、両面マスクアライナ装置を利
用しなくて済むので、設備コストの増大を抑制すること
ができて、電子部品の製造コストを抑えることができ、
これにより、電子部品の低価格化を促進させることが可
能となる。
As described above, since it is not necessary to use the double-sided mask aligner, it is possible to suppress an increase in equipment cost, and to suppress a manufacturing cost of electronic components.
As a result, it is possible to promote the cost reduction of electronic components.

【0030】[0030]

【発明の実施の形態】以下に、この発明に係る実施形態
例を図面に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0031】この実施形態例では、図6、図7に示した
角速度センサ1を例にして、電子部品の製造手法の一例
を説明する。なお、その角速度センサ1の構成は、前述
したので、その重複説明は省略する。
In this embodiment, an example of a method of manufacturing an electronic component will be described using the angular velocity sensor 1 shown in FIGS. 6 and 7 as an example. Since the configuration of the angular velocity sensor 1 has been described above, a duplicate description thereof will be omitted.

【0032】この実施形態例における角速度センサ1の
製造手法は、従来例に示した角速度センサ1の製造手法
とほぼ同様であるが、第1の基板である基台作製用基板
20の上面に第2の基板である半導体基板21を接合し
た後に、半導体基板21の加工対象位置を定める型パタ
ーン22の配置の位置決め手法が従来例と異なる特徴点
となっている。
The method of manufacturing the angular velocity sensor 1 in this embodiment is substantially the same as the method of manufacturing the angular velocity sensor 1 shown in the conventional example, except that the first After bonding the semiconductor substrate 21 which is the second substrate, the method of positioning the arrangement of the mold pattern 22 that determines the processing target position of the semiconductor substrate 21 is a feature different from the conventional example.

【0033】この実施形態例では、角速度センサ1を製
造する際には、図2(a)、(b)に示されるような基
台作製用基板(例えばガラス基板)20と、半導体基板
(例えばシリコン基板)21とを用いる。これら基台作
製用基板20と半導体基板21は両方共に略円形状と成
し、基台作製用基板20の径は半導体基板21の径より
も大きいものとなっている。半導体基板21には、結晶
方位を表す切り欠き部30以外に、位置決め用切り欠き
部31(31a,31b)が形成されている。
In this embodiment, when the angular velocity sensor 1 is manufactured, a base manufacturing substrate (for example, a glass substrate) 20 as shown in FIGS. 2A and 2B and a semiconductor substrate (for example, (A silicon substrate) 21 is used. The base manufacturing substrate 20 and the semiconductor substrate 21 are both substantially circular, and the diameter of the base manufacturing substrate 20 is larger than the diameter of the semiconductor substrate 21. The semiconductor substrate 21 has a positioning notch 31 (31a, 31b) in addition to the notch 30 indicating the crystal orientation.

【0034】この実施形態例では、基台作製用基板20
の上面に半導体基板21を接合する際には、半導体基板
21の中心O'を基台作製用基板20の中心Oに略一致
させて半導体基板21を基台作製用基板20の上面に配
置する。この際、基台作製用基板20は半導体基板21
よりも大きいので、基台作製用基板20の端縁部分は半
導体基板21に隠れずに露出する。この基台作製用基板
20の露出する上面部分には、位置決め用マークである
位置決め用凹部33(33a,33b)が形成されてい
る。
In this embodiment, the substrate 20
When the semiconductor substrate 21 is bonded to the upper surface of the substrate 20, the semiconductor substrate 21 is disposed on the upper surface of the base manufacturing substrate 20 such that the center O 'of the semiconductor substrate 21 substantially coincides with the center O of the base manufacturing substrate 20. . At this time, the base manufacturing substrate 20 is a semiconductor substrate 21
Therefore, the edge portion of the base manufacturing substrate 20 is exposed without being hidden by the semiconductor substrate 21. A positioning recess 33 (33a, 33b), which is a positioning mark, is formed on the exposed upper surface of the base manufacturing substrate 20.

【0035】この実施形態例では、位置決め用凹部33
は、図1(a)の基台作製用基板20の断面図に示され
るように、V溝の形態と成し、この位置決め用凹部33
の縁部と、凹部2aの縁部との間隔Dは予め定められて
いる。これにより、基台作製用基板20の凹部2a上に
半導体基板21が配置されて凹部2aの加工位置を半導
体基板21の上面側から見ることができなくとも、位置
決め用凹部33を利用して、基台作製用基板20の凹部
2aの加工位置を決定することができる。
In this embodiment, the positioning recess 33 is used.
As shown in the cross-sectional view of the base manufacturing substrate 20 in FIG.
The distance D between the edge of the concave portion 2a and the edge of the concave portion 2a is predetermined. Thus, even if the semiconductor substrate 21 is arranged on the concave portion 2a of the base manufacturing substrate 20 and the processing position of the concave portion 2a cannot be seen from the upper surface side of the semiconductor substrate 21, the positioning concave portion 33 is used. The processing position of the concave portion 2a of the base manufacturing substrate 20 can be determined.

【0036】また、この位置決め用凹部33(33a,
33b)は、基台作製用基板20と半導体基板21を中
心位置を略一致させて重ね合わせた際に半導体基板21
の位置決め用切り欠き部31(31a,31b)の縁に
沿うように、かつ、位置決め用切り欠き部31(31
a,31b)の長さとほぼ等しい長さに、形成されてい
る。このため、半導体基板21の位置決め用切り欠き部
31a,31bがそれぞれ基台作製用基板20の位置決
め用凹部33a,33bの縁部にほぼ一致するように、
基台作製用基板20の上面に半導体基板21を配置する
ことによって、半導体基板21を基台作製用基板20の
上面に互いの中心位置をほぼ一致させて配置することが
できることとなる。このように、位置決め用凹部33
a,33bを利用することで、簡単に、基台作製用基板
20に対する半導体基板21の配置位置を決めることが
できる。
The positioning recesses 33 (33a, 33a,
33b) is the semiconductor substrate 21 when the base manufacturing substrate 20 and the semiconductor substrate 21 are overlapped with their center positions substantially coincident with each other.
Along the edge of the positioning notch 31 (31a, 31b) and the positioning notch 31 (31
a, 31b). For this reason, the positioning notches 31a and 31b of the semiconductor substrate 21 almost coincide with the edges of the positioning recesses 33a and 33b of the base manufacturing substrate 20, respectively.
By arranging the semiconductor substrate 21 on the upper surface of the base manufacturing substrate 20, it is possible to arrange the semiconductor substrate 21 on the upper surface of the base manufacturing substrate 20 so that their respective center positions substantially coincide with each other. Thus, the positioning recesses 33
By using a and 33b, the arrangement position of the semiconductor substrate 21 with respect to the base manufacturing substrate 20 can be easily determined.

【0037】なお、従来では、基台作製用基板20と半
導体基板21は両方共に略円形状で、同じ大きさを持つ
場合が多く、その直径や切り欠き部30(32)の幅H
等の寸法の標準規格が定められている。このため、その
標準規格に基づいて製造された電子部品の製造装置が多
い。この実施形態例では、基台作製用基板20や半導体
基板21の寸法は特に限定されるものではないが、従来
から用いられている製造装置を利用することを考慮する
と、基台作製用基板20や半導体基板21の寸法は標準
規格とほぼ同程度とすることが好ましい。
Conventionally, both the base manufacturing substrate 20 and the semiconductor substrate 21 are generally circular and have the same size in many cases, and the diameter and the width H of the notch 30 (32) are often large.
Standards for dimensions such as are defined. For this reason, there are many electronic device manufacturing apparatuses manufactured based on the standard. In this embodiment, the dimensions of the base manufacturing substrate 20 and the semiconductor substrate 21 are not particularly limited, but in consideration of using a conventionally used manufacturing apparatus, the base manufacturing substrate 20 It is preferable that the dimensions of the semiconductor substrate 21 be substantially the same as the standard.

【0038】このような基台作製用基板20および半導
体基板21を用いた角速度センサの製造手法の一例を図
1に基づいて説明する。なお、図1では図7に示すA−
A部分に対応する部位が断面により示されている。
An example of a method of manufacturing an angular velocity sensor using such a base manufacturing substrate 20 and a semiconductor substrate 21 will be described with reference to FIG. In FIG. 1, A-
A portion corresponding to the portion A is shown by a cross section.

【0039】まず、図1(a)に示すように、基台作製
用基板20の上面に、例えばサンドブラスト加工法を利
用して凹部2aを形成する。このとき、凹部2aの形成
と同時に、位置決め用凹部33(33a,33b)を形
成する。これにより、凹部2aに対する位置決め用凹部
33の形成位置を精度良く設計通りとすることができ
る。
First, as shown in FIG. 1A, a concave portion 2a is formed on the upper surface of the base manufacturing substrate 20 by using, for example, a sandblasting method. At this time, the positioning recesses 33 (33a, 33b) are formed simultaneously with the formation of the recesses 2a. Thus, the position of the positioning recess 33 with respect to the recess 2a can be precisely designed as designed.

【0040】次に、図1(b)に示されるように、基台
作製用基板20の上面の位置決め用凹部33(33a,
33b)と、半導体基板21の位置決め用切り欠き部3
1(31a,31b)とを利用して、基台作製用基板2
0の上面に半導体基板21を中心位置を略一致させて陽
極接合する。そして、図1(c)に示すように、半導体
基板21を例えば平面切削手法によって設定の厚みまで
肉薄化し、その後、半導体基板21の上面を鏡面研磨す
る。
Next, as shown in FIG. 1B, positioning recesses 33 (33a, 33a,
33b) and the positioning notch 3 of the semiconductor substrate 21
1 (31a, 31b) and the base-fabricating substrate 2
Anodic bonding is performed on the upper surface of the semiconductor substrate 21 so that the center position of the semiconductor substrate 21 is substantially aligned. Then, as shown in FIG. 1C, the semiconductor substrate 21 is thinned to a set thickness by, for example, a plane cutting method, and then the upper surface of the semiconductor substrate 21 is mirror-polished.

【0041】次に、図1(d)に示すように、フォトリ
ソグラフィにより、半導体基板21の上面に型パターン
22を形成する。この際、型パターン22の配置の位置
決めは、両面マスクアライナ装置を用いることなく、半
導体基板21の上面側から基台作製用基板20の位置決
め用凹部33(33a,33b)を利用して行われる。
このように、型パターン22を形成することによって、
半導体基板21の加工対象位置が定まることとなる。
Next, as shown in FIG. 1D, a pattern 22 is formed on the upper surface of the semiconductor substrate 21 by photolithography. At this time, the positioning of the arrangement of the mold pattern 22 is performed using the positioning concave portions 33 (33a, 33b) of the base manufacturing substrate 20 from the upper surface side of the semiconductor substrate 21 without using a double-sided mask aligner device. .
Thus, by forming the mold pattern 22,
The processing target position of the semiconductor substrate 21 is determined.

【0042】その後、従来例と同様に、図1(e)に示
すように、型パターン22に基づいて半導体基板21を
加工して、センサ部8とシール部9を持つ半導体部3を
半導体基板21に複数形成する。その後、図1(f)に
示すように、半導体基板21の上面から型パターン22
を例えば硫酸と過酸化水素水の混合液によって除去す
る。
Thereafter, as shown in FIG. 1E, the semiconductor substrate 21 is processed on the basis of the mold pattern 22 and the semiconductor portion 3 having the sensor portion 8 and the seal portion 9 is formed as shown in FIG. 21 are formed. Thereafter, as shown in FIG.
Is removed by, for example, a mixture of sulfuric acid and hydrogen peroxide solution.

【0043】そして、図1(g)に示すように、半導体
基板21の上面に蓋部作製用基板23を陽極接合する。
蓋部作製用基板23は、この実施形態例では、半導体基
板21と同じ形状および等しい大きさを持つものであ
り、この蓋部作製用基板23は半導体基板21に略一致
した形態で半導体基板21の上面に接合されている。な
お、この蓋部作製用基板23には、予め、凹部4aやス
ルーホール(図示せず)が形成されている。
Then, as shown in FIG. 1 (g), a lid-forming substrate 23 is anodically bonded to the upper surface of the semiconductor substrate 21.
In this embodiment, the lid manufacturing substrate 23 has the same shape and the same size as the semiconductor substrate 21, and the lid manufacturing substrate 23 substantially matches the semiconductor substrate 21. It is joined to the upper surface of. In addition, the concave part 4a and the through-hole (not shown) are previously formed in this lid part production substrate 23.

【0044】そして、然る後に、図1(h)に示される
ように、基台作製用基板20と半導体基板21と蓋部作
製用基板23の接合体を設定のダイシングラインLに沿
って切断して、複数の角速度センサ1が切り出される。
このようにして、角速度センサ1を作製することができ
る。
Thereafter, as shown in FIG. 1 (h), the joined body of the base manufacturing substrate 20, the semiconductor substrate 21, and the lid manufacturing substrate 23 is cut along the set dicing line L. Then, the plurality of angular velocity sensors 1 are cut out.
Thus, the angular velocity sensor 1 can be manufactured.

【0045】この実施形態例によれば、基台作製用基板
20の上面に半導体基板21を接合する際には、基台作
製用基板20の上面の一部を露出させる態様とし、基台
作製用基板20の露出する上面部分には位置決め用凹部
33(33a,33b)を形成した。この位置決め用凹
部33は、基台作製用基板20の凹部2aから予め定め
られた間隔だけ離れて形成されている。このため、半導
体基板21の上面に型パターン22を形成する際に、両
面マスクアライナ装置を用いることなく、位置決め用凹
部33を利用して、半導体基板21の上面側から型パタ
ーン22の配置の位置決めを行うことができて、半導体
基板21の加工対象位置を定めることが可能となる。
According to this embodiment, when the semiconductor substrate 21 is bonded to the upper surface of the base manufacturing substrate 20, a part of the upper surface of the base manufacturing substrate 20 is exposed. The positioning recesses 33 (33a, 33b) were formed in the exposed upper surface portion of the use substrate 20. The positioning recess 33 is formed at a predetermined distance from the recess 2 a of the base manufacturing substrate 20. Therefore, when forming the mold pattern 22 on the upper surface of the semiconductor substrate 21, the positioning of the mold pattern 22 is performed from the upper surface side of the semiconductor substrate 21 using the positioning recess 33 without using a double-sided mask aligner. Can be performed, and the processing target position of the semiconductor substrate 21 can be determined.

【0046】このように、両面マスクアライナ装置を用
いなくて済むので、設備コストの増大を抑制することが
できて、角速度センサ1の製造コストを抑えることがで
きる。これにより、角速度センサ1の低価格化を促進さ
せることができる。
As described above, since it is not necessary to use the double-sided mask aligner, it is possible to suppress an increase in equipment cost and to suppress a manufacturing cost of the angular velocity sensor 1. Thereby, the price reduction of the angular velocity sensor 1 can be promoted.

【0047】また、この実施形態例では、基台作製用基
板20に凹部2aを形成すると同時に、位置決め用凹部
33を形成しているので、位置決め用凹部33を形成す
るための工程を別に設ける必要が無い。その上、凹部2
aに対する位置決め用凹部33の形成位置を精度良く設
計通りにすることができるので、型パターン22の配置
の位置決めを高精度に行うことができる。
In this embodiment, since the positioning recess 33 is formed at the same time as the recess 2a is formed in the base manufacturing substrate 20, a separate step for forming the positioning recess 33 is required. There is no. In addition, recess 2
Since the formation position of the positioning concave portion 33 with respect to a can be accurately set as designed, the positioning of the arrangement of the mold pattern 22 can be performed with high accuracy.

【0048】なお、この発明は、この実施形態例に限定
されるものではなく、様々な実施の形態を採り得るもの
である。例えば、この実施形態例では、基台作製用基板
20の露出する上面部分に形成される位置決め用マーク
は凹部の形態であったが、この位置決め用マークは基台
作製用基板20の上面に形成した膜パターン(例えば金
やアルミニウム等の金属膜のパターン)の形態としても
よい。
It should be noted that the present invention is not limited to this embodiment, but can adopt various embodiments. For example, in this embodiment, the positioning mark formed on the exposed upper surface of the base manufacturing substrate 20 is in the form of a concave portion, but this positioning mark is formed on the upper surface of the base manufacturing substrate 20. It may be in the form of a formed film pattern (for example, a pattern of a metal film such as gold or aluminum).

【0049】また、この実施形態例では、基台作製用基
板20は半導体基板21よりも大きく、これにより、基
台作製用基板20の上面に半導体基板21を重ね合わせ
た際に、基台作製用基板20の上面の一部を露出させる
構成としたが、例えば、基台作製用基板20と半導体基
板21は同じ形状、かつ、等しい大きさとしてもよく、
この場合には、図3に示すように、基台作製用基板20
と半導体基板21をずらすことによって、基台作製用基
板20の上面の一部を露出させることができる。
Further, in this embodiment, the base manufacturing substrate 20 is larger than the semiconductor substrate 21, so that when the semiconductor substrate 21 is superimposed on the upper surface of the base manufacturing substrate 20, Although a part of the upper surface of the substrate 20 is exposed, for example, the base manufacturing substrate 20 and the semiconductor substrate 21 may have the same shape and the same size.
In this case, as shown in FIG.
And the semiconductor substrate 21, a part of the upper surface of the base manufacturing substrate 20 can be exposed.

【0050】さらに、基台作製用基板20と半導体基板
21は略円形状でなくともよく、例えば、図4に示すよ
うに、基台作製用基板20と半導体基板21を長方形と
してもよい。この場合には、基台作製用基板20の上面
に半導体基板21を接合する際に、基台作製用基板20
の長手方向αと半導体基板21の長手方向βとが交差す
るように(図4の例では直交するように)、基台作製用
基板20に対して半導体基板21を配置することによっ
て、基台作製用基板20と半導体基板21の大きさが等
しい場合にも、基台作製用基板20の上面の一部を露出
させることができる。
Further, the base manufacturing substrate 20 and the semiconductor substrate 21 need not be substantially circular, and for example, the base manufacturing substrate 20 and the semiconductor substrate 21 may be rectangular as shown in FIG. In this case, when bonding the semiconductor substrate 21 to the upper surface of the base manufacturing substrate 20, the base manufacturing substrate 20
The semiconductor substrate 21 is arranged on the base manufacturing substrate 20 such that the longitudinal direction α of the semiconductor substrate 21 and the longitudinal direction β of the semiconductor substrate 21 intersect (orthogonal in the example of FIG. 4). Even when the size of the manufacturing substrate 20 and the size of the semiconductor substrate 21 are equal, a part of the upper surface of the base manufacturing substrate 20 can be exposed.

【0051】さらに、図5に示すように、基台作製用基
板20と半導体基板21を接合する際に、基台作製用基
板20の切り欠き部32と、半導体基板21の切り欠き
部30との位置を異ならせることにより、基台作製用基
板20の上面の一部を露出させることができる。
Further, as shown in FIG. 5, when the base manufacturing substrate 20 and the semiconductor substrate 21 are joined, the notch 32 of the base manufacturing substrate 20 and the notch 30 of the semiconductor substrate 21 Is made different, a part of the upper surface of the base manufacturing substrate 20 can be exposed.

【0052】さらに、基台作製用基板20と半導体基板
21は互いに異なる形状としてもよい。この場合にも、
もちろん、基台作製用基板20に半導体基板21を接合
した際に、基台作製用基板20の上面の一部が露出する
態様とする。
Further, the base manufacturing substrate 20 and the semiconductor substrate 21 may have different shapes. Again, in this case,
Of course, when the semiconductor substrate 21 is bonded to the base manufacturing substrate 20, a part of the upper surface of the base manufacturing substrate 20 is exposed.

【0053】さらに、この実施形態例では、半導体基板
21を基台作製用基板20の上面に配置する際に、位置
決め用凹部33を利用して、基台作製用基板20に対す
る半導体基板21の位置決めを行っていたが、位置決め
用凹部33を利用せずに、他の手段によって、基台作製
用基板20に対する半導体基板21の配置の位置決めを
行ってもよい。この場合には、例えば、位置決め用凹部
33は半導体基板21の切り欠き部31の形成位置に規
制されずに形成することができる。
Further, in this embodiment, when the semiconductor substrate 21 is arranged on the upper surface of the base manufacturing substrate 20, the positioning recess 33 is used to position the semiconductor substrate 21 relative to the base manufacturing substrate 20. However, the arrangement of the semiconductor substrate 21 with respect to the base manufacturing substrate 20 may be determined by other means without using the positioning recess 33. In this case, for example, the positioning recess 33 can be formed without being restricted by the formation position of the notch 31 of the semiconductor substrate 21.

【0054】さらに、この実施形態例では、角速度セン
サ1を例にして説明したが、この発明は、角速度センサ
以外の電子部品の製造にも適用することができるもので
ある。さらに、この実施形態例では、ガラス基板である
基台作製用基板(第1の基板)20と半導体基板(第2
の基板)21は陽極接合法により接合されていたが、電
子部品の種類に応じて、第1の基板と第2の基板の各構
成材料は適宜設定されるものであり、それら基板の構成
材料によって、それら基板の接合手法は適宜設定してよ
いものであり、陽極接合法に限定されるものではない。
さらに、この実施形態例では、第1の基板と第2の基板
を接合した後に、その接合体を分割して複数の電子部品
を作り出していたが、この発明は、第1の基板と第2の
基板を接合して1つの電子部品を作り出す場合にも適用
することができるものである。
In this embodiment, the angular velocity sensor 1 has been described as an example. However, the present invention can be applied to the manufacture of electronic components other than the angular velocity sensor. Further, in this embodiment, a base manufacturing substrate (first substrate) 20 which is a glass substrate and a semiconductor substrate (second substrate)
The substrate 21 was bonded by the anodic bonding method, but the constituent materials of the first substrate and the second substrate are appropriately set according to the type of the electronic component. Therefore, the bonding method of the substrates may be appropriately set, and is not limited to the anodic bonding method.
Furthermore, in this embodiment, after the first substrate and the second substrate are joined, the joined body is divided to produce a plurality of electronic components. However, the present invention provides the first substrate and the second substrate. The present invention can also be applied to the case where one electronic component is produced by bonding substrates of the above.

【0055】[0055]

【発明の効果】この発明によれば、第1の基板と第2の
基板を接合する際には第1の基板の上面の一部を露出さ
せる態様とし、その第1の基板の露出する上面部分に
は、第1の基板の加工位置を決定するための位置決め用
マークを形成した。これにより、第1の基板と第2の基
板を接合して、第1の基板の上面の加工部分を第2の基
板の上面側から見ることができなくとも、位置決め用マ
ークを利用することで、第2の基板の上面側から、第1
の基板の加工位置に基づいた第2の基板の加工対象位置
を定めることができることとなる。
According to the present invention, when joining the first substrate and the second substrate, a part of the upper surface of the first substrate is exposed, and the upper surface of the first substrate is exposed. A positioning mark for determining a processing position of the first substrate was formed in the portion. Accordingly, the first substrate and the second substrate are joined, and even if the processed portion on the upper surface of the first substrate cannot be seen from the upper surface side of the second substrate, the positioning mark is used to make use of the positioning mark. From the upper surface side of the second substrate,
The processing target position of the second substrate can be determined based on the processing position of the substrate.

【0056】このため、第2の基板の加工対象位置を定
める際に、両面マスクアライナ装置という特殊な装置を
用いなくて済むこととなる。これにより、設備コストの
増大を抑制することができて、電子部品の製造コストを
下げることができる。よって、電子部品の低価格化を促
進させることができる。
Therefore, when determining the processing target position of the second substrate, it is not necessary to use a special device such as a double-sided mask aligner. As a result, an increase in equipment cost can be suppressed, and the manufacturing cost of electronic components can be reduced. Therefore, the cost reduction of the electronic component can be promoted.

【0057】位置決め用マークが凹部又は膜パターンで
あるものにあっては、第1の基板の上面を加工する際
に、その加工と同時に、位置決め用マークである凹部や
膜パターンを形成することができる。これにより、位置
決め用マークを形成するための工程を別に設ける必要が
無い。また、第1の基板の上面の加工部分と、位置決め
用マークとの位置関係をほぼ確実に設計通りにすること
ができて、位置決め用マークを利用して、第1の基板の
加工位置に基づいた第2の基板の加工対象位置を精度良
く定めることができる。
In the case where the positioning mark is a concave portion or a film pattern, when processing the upper surface of the first substrate, the concave portion or the film pattern as the positioning mark may be formed simultaneously with the processing. it can. This eliminates the need to provide a separate step for forming the positioning mark. In addition, the positional relationship between the processed portion on the upper surface of the first substrate and the positioning mark can be almost exactly as designed, and the positioning mark is used to determine the positional relationship based on the processed position of the first substrate. In addition, the processing target position of the second substrate can be accurately determined.

【0058】第1の基板と第2の基板の接合体を分割し
て複数の電子部品を製造するものにあっては、電子部品
は非常に小さく、第1の基板や第2の基板の加工は非常
に微細なものであり、第2の基板の加工対象位置の位置
決めは非常に高精度なものが要求されるが、このような
場合にも、位置決め用マークを利用して、第2の基板の
加工対象位置を精度良く第1の基板の加工位置に合わせ
て決定することができる。
In the case of manufacturing a plurality of electronic components by dividing the joined body of the first substrate and the second substrate, the electronic components are very small, and the processing of the first substrate and the second substrate is performed. Is very fine, and the positioning of the processing target position on the second substrate is required to be very high precision. In such a case, the positioning mark is used for the second processing. The processing target position of the substrate can be accurately determined in accordance with the processing position of the first substrate.

【0059】第1の基板と第2の基板を陽極接合法によ
り接合するものにあっては、第1の基板と第2の基板を
強固に接合することができる。
In the case where the first substrate and the second substrate are joined by the anodic bonding method, the first substrate and the second substrate can be firmly joined.

【0060】第2の基板を第1の基板の上面に配置する
際に、第1の基板に対する第2の基板の配置位置を位置
決め用マークに基づいて位置決めするものにあっては、
第1の基板に対する第2の基板の配置位置を簡単に位置
決めすることができることとなる。
When positioning the second substrate on the upper surface of the first substrate, the position of the second substrate relative to the first substrate is determined based on the positioning mark.
Thus, the position of the second substrate with respect to the first substrate can be easily determined.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る電子部品の製造方法の一実施形態
例を説明するための図である。
FIG. 1 is a diagram for explaining an embodiment of a method for manufacturing an electronic component according to the present invention.

【図2】実施形態例で利用した基台作製用基板(第1の
基板)と、半導体基板(第2の基板)とを説明するため
の図である。
FIG. 2 is a diagram for explaining a base manufacturing substrate (first substrate) and a semiconductor substrate (second substrate) used in the embodiment.

【図3】その他の実施形態例を説明するための図であ
る。
FIG. 3 is a diagram for explaining another embodiment.

【図4】さらに、その他の実施形態例を説明するための
図である。
FIG. 4 is a diagram for explaining still another embodiment.

【図5】さらにまた、その他の実施形態例を説明するた
めの図である。
FIG. 5 is a diagram for explaining still another embodiment.

【図6】電子部品の一つの例である角速度センサの一断
面構成例を模式的に示したモデル図である。
FIG. 6 is a model diagram schematically showing a cross-sectional configuration example of an angular velocity sensor which is one example of an electronic component.

【図7】角速度センサの主要な構成部分の一例を模式的
に示したモデル図である。
FIG. 7 is a model diagram schematically illustrating an example of main components of the angular velocity sensor.

【図8】従来の電子部品の製造手法の一例を示す説明図
である。
FIG. 8 is an explanatory view showing an example of a conventional electronic component manufacturing method.

【符号の説明】[Explanation of symbols]

1 角速度センサ 20 基台作製用基板 21 半導体基板 33 位置決め用凹部 Reference Signs List 1 angular velocity sensor 20 base manufacturing substrate 21 semiconductor substrate 33 positioning recess

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 第1の基板の少なくとも上面を加工した
後に、その第1の基板の上面に第2の基板を接合し、そ
の後、第1の基板の加工位置に基づいた第2の基板の加
工対象部位を第2の基板の上面側から加工して電子部品
を製造する方法において、第1の基板と第2の基板を接
合する際には第1の基板の上面の一部を露出させる態様
とし、その第1の基板の露出する上面部分には、第1の
基板の加工位置を決定するための位置決め用マークを形
成しておき、第1の基板と第2の基板を接合した後に、
前記位置決め用マークを利用して第2の基板の上面側か
ら当該第2の基板の加工対象位置を定めて、第2の基板
を加工することを特徴とした電子部品の製造方法。
After processing at least the upper surface of the first substrate, a second substrate is bonded to the upper surface of the first substrate, and then the second substrate is processed based on the processing position of the first substrate. In a method of manufacturing an electronic component by processing a processing target portion from an upper surface side of a second substrate, when bonding the first substrate and the second substrate, a part of the upper surface of the first substrate is exposed. In a mode, a positioning mark for determining a processing position of the first substrate is formed on an exposed upper surface portion of the first substrate, and after the first substrate and the second substrate are joined, ,
A method for manufacturing an electronic component, wherein a processing target position of the second substrate is determined from the upper surface side of the second substrate using the positioning mark, and the second substrate is processed.
【請求項2】 位置決め用マークは凹部により形成され
ていることを特徴とした請求項1記載の電子部品の製造
方法。
2. The method according to claim 1, wherein the positioning mark is formed by a concave portion.
【請求項3】 位置決め用マークは膜パターンにより形
成されていることを特徴とした請求項1記載の電子部品
の製造方法。
3. The method according to claim 1, wherein the positioning mark is formed by a film pattern.
【請求項4】 第2の基板を加工した後に、第1の基板
と第2の基板の接合体を分割して複数の電子部品を作り
出すことを特徴とした請求項1又は請求項2又は請求項
3記載の電子部品の製造方法。
4. The method according to claim 1, wherein after processing the second substrate, a plurality of electronic components are produced by dividing a joined body of the first substrate and the second substrate. Item 4. A method for manufacturing an electronic component according to Item 3.
【請求項5】 第1の基板はガラス基板と成し、第2の
基板は半導体基板と成しており、第1の基板と第2の基
板を陽極接合法により接合することを特徴とした請求項
1乃至請求項4の何れか1つに記載の電子部品の製造方
法。
5. The method according to claim 1, wherein the first substrate is a glass substrate, the second substrate is a semiconductor substrate, and the first substrate and the second substrate are bonded by an anodic bonding method. A method for manufacturing an electronic component according to claim 1.
【請求項6】 第2の基板を第1の基板の上面に配置す
る際に、第1の基板に対する第2の基板の配置位置を位
置決め用マークに基づいて位置決めすることを特徴とし
た請求項1乃至請求項5の何れか1つに記載の電子部品
の製造方法。
6. The method according to claim 1, wherein when arranging the second substrate on the upper surface of the first substrate, an arrangement position of the second substrate with respect to the first substrate is determined based on a positioning mark. A method for manufacturing an electronic component according to claim 1.
JP2001177256A 2001-06-12 2001-06-12 Manufacturing method of electronic parts Expired - Lifetime JP4802399B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001177256A JP4802399B2 (en) 2001-06-12 2001-06-12 Manufacturing method of electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001177256A JP4802399B2 (en) 2001-06-12 2001-06-12 Manufacturing method of electronic parts

Publications (2)

Publication Number Publication Date
JP2002367873A true JP2002367873A (en) 2002-12-20
JP4802399B2 JP4802399B2 (en) 2011-10-26

Family

ID=19018125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001177256A Expired - Lifetime JP4802399B2 (en) 2001-06-12 2001-06-12 Manufacturing method of electronic parts

Country Status (1)

Country Link
JP (1) JP4802399B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005140660A (en) * 2003-11-07 2005-06-02 Ngk Insulators Ltd Vibrator support construction and manufacturing method for vibrator support construction
WO2016060148A1 (en) * 2014-10-16 2016-04-21 ヤマハ株式会社 Fixed pole and electroacoustic transducer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245417A (en) * 1994-03-04 1995-09-19 Omron Corp Capacity-type acceleration sensor, its manufacturing method, and its packaging structure and capacity-type pressure sensor, its manufacturing method, and its packaging structure
JPH1055754A (en) * 1995-11-27 1998-02-24 Canon Inc Manufacture and device for image display device
JPH11348282A (en) * 1998-06-09 1999-12-21 Seiko Epson Corp Ink jet head and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245417A (en) * 1994-03-04 1995-09-19 Omron Corp Capacity-type acceleration sensor, its manufacturing method, and its packaging structure and capacity-type pressure sensor, its manufacturing method, and its packaging structure
JPH1055754A (en) * 1995-11-27 1998-02-24 Canon Inc Manufacture and device for image display device
JPH11348282A (en) * 1998-06-09 1999-12-21 Seiko Epson Corp Ink jet head and manufacture thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005140660A (en) * 2003-11-07 2005-06-02 Ngk Insulators Ltd Vibrator support construction and manufacturing method for vibrator support construction
JP4497893B2 (en) * 2003-11-07 2010-07-07 日本碍子株式会社 Method for manufacturing vibrator support structure
WO2016060148A1 (en) * 2014-10-16 2016-04-21 ヤマハ株式会社 Fixed pole and electroacoustic transducer
US10362405B2 (en) 2014-10-16 2019-07-23 Yamaha Coporaration Fixed electrode and electroacoustic transducer

Also Published As

Publication number Publication date
JP4802399B2 (en) 2011-10-26

Similar Documents

Publication Publication Date Title
EP1696206B1 (en) Method for manufacturing vibrating gyrosensor
US7818871B2 (en) Disc resonator gyroscope fabrication process requiring no bonding alignment
US7540191B2 (en) Angular rate sensor and method of manufacturing the same
JP5524045B2 (en) Vibrating gyroscope using piezoelectric film
WO2006090805A1 (en) Oscillatory gyro sensor
US20050000934A1 (en) Method for manufacturing resonant device
TW201333426A (en) Vibrator element, sensor unit, and electronic device
JP4556454B2 (en) Manufacturing method of semiconductor device
JPH112526A (en) Vibrating angular velocity sensor
US7126262B2 (en) Piezoelectric vibration gyro element, method for manufacturing the same, and piezoelectric vibration gyro sensor
JP2012257141A (en) Crystal vibrating piece, gyro sensor, electronic apparatus and manufacturing method of crystal vibrating piece
JP5451396B2 (en) Angular velocity detector
JP2004219202A (en) Electrostatic oscillatory type device
TW593980B (en) Method of manufacturing a vibrating structure gyroscope
JP2000180175A (en) Multi-axial-detection-type angular velocity and acceleration sensor
US20230324175A1 (en) Mounting structure of micro vibrator
JP4802399B2 (en) Manufacturing method of electronic parts
JP2008109676A (en) Crystal device, tuning fork type crystal vibrating chip, and method of manufacturing tuning fork type crystal vibrating chip
JPH10170272A (en) Piezoelectric gyro-sensor and its manufacture
JP2013207332A (en) Manufacturing method of vibration piece
JP2004226181A (en) Oscillation gyroscope
JP3303379B2 (en) Angular velocity sensor
JP3489551B2 (en) Manufacturing method of vacuum container
JP2017207283A (en) Manufacturing method for vibration element
JP4466283B2 (en) Gyro sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Ref document number: 4802399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

EXPY Cancellation because of completion of term