JP2002365638A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2002365638A
JP2002365638A JP2001175615A JP2001175615A JP2002365638A JP 2002365638 A JP2002365638 A JP 2002365638A JP 2001175615 A JP2001175615 A JP 2001175615A JP 2001175615 A JP2001175615 A JP 2001175615A JP 2002365638 A JP2002365638 A JP 2002365638A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
pixel
display device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001175615A
Other languages
Japanese (ja)
Inventor
Shoichi Kurauchi
昭一 倉内
Kazuyuki Haruhara
一之 春原
Yasushi Kawada
靖 川田
Takashi Yamaguchi
剛史 山口
Atsuyuki Manabe
敦行 真鍋
Natsuko Maya
奈津子 磨矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001175615A priority Critical patent/JP2002365638A/en
Publication of JP2002365638A publication Critical patent/JP2002365638A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device wherein the margin of the precision for sticking a pair of substrates to each other is expanded and the manufacturing yield can be enhanced and which has satisfactory display quality and to provide a manufacturing method for the liquid crystal display device. SOLUTION: An array substrate 100 has switching elements 121 formed on an insulation substrate 11, an insulating film 24 formed covering the switching elements 121 and pixel electrodes 151 disposed on the insulating film 24 in every pixel and connected to the respective switching elements 121 through respective contact holes 26 formed in the insulating film. In one pixel, at least two protruding parts 140 each formed in a projecting shape are disposed at an alignment dividing part 130 for aligning liquid crystal molecules 310 in a plurality of directions different from each other.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、液晶表示装置に
係り、特に、マルチドメイン構造の液晶表示装置に関す
る。
The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a multi-domain structure.

【0002】[0002]

【従来の技術】液晶表示装置は、軽量、薄型、低消費電
力などの特徴を有するため、OA機器情報端末、時計、
テレビ等のさまざまな分野に応用されている。特に、薄
膜トランジスタすなわちTFTを用いた液晶表示装置
は、その応答性から携帯テレビやコンピュータなど多く
の情報を含むデータの表示用モニタに用いられている。
2. Description of the Related Art Liquid crystal display devices have features such as light weight, thin shape, and low power consumption.
It is applied to various fields such as television. In particular, a liquid crystal display device using a thin film transistor, that is, a TFT, is used for a monitor for displaying data including a lot of information such as a portable television and a computer because of its responsiveness.

【0003】近年、情報量の増加に伴い、画像の精細度
や表示速度の向上が要求され始めている。精細度の向上
には、TFTを配置するアレイ基板のアレイ構造を微細
化することによって対応されている。一方、光のスイッ
チングを行う液晶層では、画素の微細化に伴って単位時
間当たりの動作速度が短くなるために、液晶材料の応答
速度が現在のモードより2倍乃至数十倍速いものが要求
される。
In recent years, with an increase in the amount of information, an improvement in the definition and display speed of an image has been demanded. The improvement in definition has been dealt with by making the array structure of the array substrate on which the TFTs are arranged finer. On the other hand, in a liquid crystal layer that performs light switching, the response speed of a liquid crystal material is required to be two to several tens of times faster than that of a current mode because the operation speed per unit time is shortened with the miniaturization of pixels. Is done.

【0004】これらの要求を満たす液晶モードとして、
VAN(Vertical Aligned Nema
tic)方式が検討されている。
[0004] As a liquid crystal mode satisfying these requirements,
VAN (Vertical Aligned Nema)
tic) method is being studied.

【0005】このVAN型配向モードでは、従来のツイ
ストネマチック型(TN)モードより速い応答速度が得
られることや、垂直配向の採用により従来静電気破壊な
ど不良原因の発生が危惧されていたラビング配向処理工
程を削除可能なことから近年注目されている。
In this VAN type alignment mode, a faster response speed than that of the conventional twisted nematic type (TN) mode can be obtained, and the rubbing alignment processing, which has been concerned about the occurrence of defects such as electrostatic breakdown due to the adoption of vertical alignment, has been feared. In recent years, it has attracted attention because the process can be eliminated.

【0006】また、VAN型配向モードは、視野角の補
償設計が容易であり、液晶分子のチルト方向が互いに異
なる複数のドメインに液晶層を分割するマルチドメイン
方式にすることにより、広い視野角を得ることができ
る。この場合、液晶分子配列を制御するため、例えば切
欠部または突起部が一対の基板の両方に形成されてい
る。
In the VAN type alignment mode, it is easy to design a compensation for a viewing angle, and a wide viewing angle can be obtained by employing a multi-domain system in which a liquid crystal layer is divided into a plurality of domains having different tilt directions of liquid crystal molecules. Obtainable. In this case, in order to control the alignment of the liquid crystal molecules, for example, notches or protrusions are formed on both of the pair of substrates.

【0007】例えば、アクティブマトリクス型カラー液
晶表示装置は、画素電極を有するアレイ基板と対向電極
を有する対向基板との間に液晶層を挟持することによっ
て構成されている。三原色に着色された着色樹脂層から
なるカラーフィルタ層は、アレイ基板または対向基板の
いずれかに配置される。また、これらの2枚の基板間に
は、画素電極と対向電極との間隔を一定に保つためのス
ペーサが設置されている。これら一対の基板は、液晶注
入口を除いて基板の周辺に印刷塗布された接着剤によっ
て貼り合わせられている。
For example, an active matrix type color liquid crystal display device is configured by sandwiching a liquid crystal layer between an array substrate having pixel electrodes and a counter substrate having counter electrodes. A color filter layer composed of a colored resin layer colored in three primary colors is disposed on either the array substrate or the counter substrate. A spacer is provided between these two substrates to keep the distance between the pixel electrode and the counter electrode constant. The pair of substrates is attached to each other with an adhesive printed around the substrates except for the liquid crystal injection port.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述し
たマルチドメイン方式のVAN型配向モードの液晶表示
装置では、2枚の基板それぞれに切欠部または突起部を
形成した後、所定の配置で2枚の基板を貼り合わせない
と、互いに視野角補償するためのドメインの面積が大き
く異なる場合がある。このため、表示ムラの発生あるい
は透過率の低下などの問題を生じるおそれがある。
However, in the above-mentioned multi-domain type VAN type alignment mode liquid crystal display device, after forming a notch or a projection on each of the two substrates, the two substrates are arranged in a predetermined arrangement. If the substrates are not attached to each other, the areas of the domains for compensating for the viewing angle may differ greatly from each other. For this reason, there is a possibility that a problem such as generation of display unevenness or reduction in transmittance may occur.

【0009】また、一対の基板の貼り合わせ精度のマー
ジンが小さいため、製造歩留まりの低下を招くおそれが
ある。
[0009] Further, since the margin of bonding accuracy of the pair of substrates is small, the production yield may be reduced.

【0010】この発明は、上述した問題点に鑑みなされ
たものであって、その目的は、一対の基板の貼り合わせ
精度のマージンを拡張して製造歩留まりを向上すること
が可能であるとともに、表示品位の良好な液晶表示装置
を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has as its object to increase the manufacturing yield by expanding the margin of bonding accuracy of a pair of substrates, and to improve the display yield. An object of the present invention is to provide a high-quality liquid crystal display device.

【0011】[0011]

【課題を解決するための手段】上記課題を解決し目的を
達成するために、請求項1に記載の液晶表示装置は、絶
縁性基板上に形成されたスイッチング素子と、前記スイ
ッチング素子を覆って形成された絶縁膜と、前記絶縁膜
上に画素毎に配置され前記絶縁膜に形成されたコンタク
トホールを介して前記スイッチング素子に接続された画
素電極と、を有するアレイ基板と、前記アレイ基板に対
向配置された対向電極を有する対向基板と、前記アレイ
基板と前記対向基板との間に配置された液晶分子を含む
液晶組成物と、を備えた液晶表示装置であって、一画素
内において、前記液晶分子を複数の異なる向きに配向す
るための配向分割部位に、少なくとも2つの凸状に形成
された突起部が配置されたことを特徴とするものであ
る。
According to a first aspect of the present invention, there is provided a liquid crystal display device comprising: a switching element formed on an insulating substrate; An array substrate comprising: a formed insulating film; a pixel electrode disposed on the insulating film for each pixel; and a pixel electrode connected to the switching element via a contact hole formed in the insulating film. A liquid crystal display device comprising: a counter substrate having a counter electrode disposed to face, and a liquid crystal composition including liquid crystal molecules disposed between the array substrate and the counter substrate; and in one pixel, At least two protrusions formed in a convex shape are arranged at alignment division sites for aligning the liquid crystal molecules in a plurality of different directions.

【0012】[0012]

【発明の実施の形態】以下、この発明の液晶表示装置の
一実施の形態について図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the liquid crystal display device of the present invention will be described below with reference to the drawings.

【0013】この発明の液晶表示装置、例えばアクティ
ブマトリクス型液晶表示装置は、液晶表示パネル10を
備えている。
A liquid crystal display device of the present invention, for example, an active matrix type liquid crystal display device has a liquid crystal display panel 10.

【0014】すなわち、液晶表示パネル10は、図1に
示すように、アレイ基板100と、このアレイ基板10
0に対向配置された対向基板200と、アレイ基板10
0と対向基板200との間に配置された液晶組成物30
0とを備えている。このような液晶表示パネル10にお
いて、画像を表示する表示領域102は、アレイ基板1
00と対向基板200とを貼り合わせる外縁シール部材
106によって囲まれた領域内に形成されている。周辺
領域104は、表示領域102の外周に沿って配置さ
れ、額縁状に形成された遮光領域を有している。
That is, as shown in FIG. 1, the liquid crystal display panel 10 includes an array substrate 100 and the array substrate 10.
0 and the array substrate 10
Liquid crystal composition 30 disposed between the first substrate 0 and the opposite substrate 200
0. In such a liquid crystal display panel 10, the display area 102 for displaying an image is
00 and the counter substrate 200 are formed in a region surrounded by the outer edge seal member 106 for bonding the counter substrate 200 to the counter substrate 200. The peripheral area 104 is arranged along the outer periphery of the display area 102 and has a light-shielding area formed in a frame shape.

【0015】表示領域102において、図1及び図2に
示すように、アレイ基板100は、マトリクス状に配置
されたm×n個の画素電極151、これら画素電極15
1の行方向に沿って形成されたm本の走査線Y、これら
画素電極151の列方向に沿って形成されたn本の信号
線X、m×n個の画素電極151に対応して走査線Yお
よび信号線Xの交差位置近傍にスイッチング素子として
配置されたm×n個の薄膜トランジスタすなわち画素T
FT121を有している。
In the display area 102, as shown in FIGS. 1 and 2, the array substrate 100 includes m × n pixel electrodes 151 arranged in a matrix,
Scanning corresponding to m scanning lines Y formed along one row direction, n signal lines X formed along the column direction of these pixel electrodes 151, and m × n pixel electrodes 151. M × n thin film transistors, ie, pixels T, arranged as switching elements in the vicinity of the intersection of line Y and signal line X
FT121 is provided.

【0016】また、周辺領域104において、アレイ基
板100は、m本の走査線Yを駆動する走査線駆動回路
18、n本の信号線Xを駆動する信号線駆動回路19な
どを有している。
In the peripheral region 104, the array substrate 100 has a scanning line driving circuit 18 for driving m scanning lines Y, a signal line driving circuit 19 for driving n signal lines X, and the like. .

【0017】図1に示すように、液晶容量CLは、画素
電極151、対向電極204、及びこれらの電極間に挟
持された液晶層300によって形成される。また、補助
容量Csは、液晶容量CLと電気的に並列に形成され
る。この補助容量Csは、絶縁膜を介して対向配置され
た一対の電極、すなわち、画素電極151と同電位の補
助容量電極61と、所定の電位に設定された補助容量線
52とによって形成される。
As shown in FIG. 1, the liquid crystal capacitance CL is formed by the pixel electrode 151, the counter electrode 204, and the liquid crystal layer 300 sandwiched between these electrodes. The auxiliary capacitance Cs is formed electrically in parallel with the liquid crystal capacitance CL. The auxiliary capacitance Cs is formed by a pair of electrodes disposed opposite each other via an insulating film, that is, an auxiliary capacitance electrode 61 having the same potential as the pixel electrode 151 and an auxiliary capacitance line 52 set to a predetermined potential. .

【0018】図3に示すように、液晶表示装置は、アレ
イ基板100と対向基板200との間に液晶組成物30
0を挟持した透過型の液晶表示パネル10を備えてい
る。
As shown in FIG. 3, the liquid crystal display device includes a liquid crystal composition 30 between an array substrate 100 and a counter substrate 200.
A transmission type liquid crystal display panel 10 having a “0” pinched therebetween is provided.

【0019】液晶表示パネル10のアレイ基板100
は、表示領域102において、ガラス基板などの透明な
絶縁性基板11上に、マトリクス状に配置された複数の
画素にそれぞれ対応して形成されたスイッチング素子す
なわち画素TFT121、画素TFT121を含む表示
領域102を覆って形成されるカラーフィルタ層24
(R、G、B)、カラーフィルタ層24(R、G、B)
上に画素毎に配置された画素電極151、カラーフィル
タ層24上に形成された複数の柱状スペーサ31(図2
参照)、および複数の画素電極151全体を覆うように
形成された配向膜13Aを備えている。
Array substrate 100 of liquid crystal display panel 10
In the display area 102, a switching element formed corresponding to a plurality of pixels arranged in a matrix on the transparent insulating substrate 11 such as a glass substrate, that is, a display area 102 including a pixel TFT 121 and a pixel TFT 121. Color filter layer 24 formed to cover
(R, G, B), color filter layer 24 (R, G, B)
The pixel electrodes 151 arranged for each pixel thereon, and the plurality of columnar spacers 31 formed on the color filter layer 24 (FIG.
And an alignment film 13A formed so as to cover the entirety of the plurality of pixel electrodes 151.

【0020】カラーフィルタ層24は、例えば約3.0
μmの厚さを有し、緑色(G)、青色(B)、および赤
色(R)にそれぞれ着色され、画素毎に配置されてい
る。これらカラーフィルタ層24は、緑色、青色、およ
び赤色の各色成分の光をそれぞれ透過させる3色の着色
樹脂層によって構成されている。
The color filter layer 24 has a thickness of, for example, about 3.0.
It has a thickness of μm, is colored green (G), blue (B), and red (R), and is arranged for each pixel. The color filter layers 24 are formed of three colored resin layers that transmit light of each color component of green, blue, and red, respectively.

【0021】画素電極151は、これらに割当てられる
カラーフィルタ層24G,24B,24R上にそれぞれ
形成されるITO(インジウム・ティン・オキサイド)
等の光透過性導電部材によって形成され、これらカラー
フィルタ層24を貫通するスルーホール26を介して画
素TFT121にそれぞれ接続されている。
The pixel electrode 151 is formed of ITO (Indium Tin Oxide) formed on the color filter layers 24G, 24B, and 24R assigned to them.
And the like, and are connected to the pixel TFTs 121 through through holes 26 penetrating the color filter layer 24.

【0022】各画素TFT121は、画素電極151の
行に沿って形成される走査線および画素電極151の列
に沿って形成される信号線に接続され、走査線からの駆
動電圧により導通し、信号電圧を画素電極に印加する。
Each pixel TFT 121 is connected to a scanning line formed along a row of the pixel electrodes 151 and a signal line formed along a column of the pixel electrodes 151. A voltage is applied to the pixel electrode.

【0023】図4に、より詳細な構造を示すように、ア
レイ基板100は、画素電極151の行に沿って形成さ
れた走査線Y、画素電極151の列に沿って形成された
信号線X、画素電極151に対応して走査線Yおよび信
号線Xの交差位置近傍に配置された画素TFT121を
有している。
As shown in FIG. 4 in more detail, the array substrate 100 includes a scanning line Y formed along the row of the pixel electrodes 151 and a signal line X formed along the column of the pixel electrodes 151. And a pixel TFT 121 disposed near the intersection of the scanning line Y and the signal line X corresponding to the pixel electrode 151.

【0024】さらに、アレイ基板100は、液晶容量C
Lと電気的に並列な補助容量CSを形成するためにゲー
ト絶縁膜62を介して対向配置された画素電極151と
同電位の補助容量電極61と、所定の電位に設定された
補助容量線52とを備えている。
Further, the array substrate 100 includes a liquid crystal capacitor C
A storage capacitor electrode 61 having the same potential as the pixel electrode 151 disposed opposite to the pixel electrode 151 via the gate insulating film 62 to form a storage capacitor CS electrically parallel to L, and a storage capacitor line 52 set to a predetermined potential And

【0025】信号線Xは、層間絶縁膜76を介して、走
査線Y及び補助容量線52に対して略直交するように配
置されている。補助容量線52は、走査線Yと同一の層
に同一の材料によって形成されているとともに、走査線
Yに対して略平行に形成されている。補助容量線52の
一部は、ゲート絶縁膜62を介して補助容量電極61に
対向配置されている。この補助容量電極61は、不純物
ドープされたポリシリコン膜によって形成されている。
The signal line X is disposed so as to be substantially orthogonal to the scanning line Y and the auxiliary capacitance line 52 via the interlayer insulating film 76. The auxiliary capacitance line 52 is formed of the same material in the same layer as the scanning line Y, and is formed substantially parallel to the scanning line Y. A part of the auxiliary capacitance line 52 is arranged to face the auxiliary capacitance electrode 61 via the gate insulating film 62. This auxiliary capacitance electrode 61 is formed of an impurity-doped polysilicon film.

【0026】これら信号線X、走査線Y、及び補助容量
線52等の配線部は、アルミニウムや、モリブデン−タ
ングステンなどの遮光性を有する低抵抗材料によって形
成されている。この実施の形態では、走査線Y及び補助
容量線52は、モリブデン−タングステンによって形成
され、信号線Xは、主にアルミニウムによって形成され
ている。
The wiring portions such as the signal lines X, the scanning lines Y, and the auxiliary capacitance lines 52 are formed of a light-shielding low-resistance material such as aluminum or molybdenum-tungsten. In this embodiment, the scanning lines Y and the auxiliary capacitance lines 52 are formed of molybdenum-tungsten, and the signal lines X are mainly formed of aluminum.

【0027】画素TFT121は、補助容量電極61と
同層のポリシリコン膜によって形成された半導体層11
2を有している。この半導体層112は、ガラス基板1
1上に配置されたアンダーコーティング層60上に配置
され、チャネル領域112Cの両側にそれぞれ不純物を
ドープすることによって形成されたドレイン領域112
D及びソース領域112Sを有している。この画素TF
T121は、ゲート絶縁膜62を介して半導体層112
に対向して配置された走査線Yと一体のゲート電極63
を備えている。
The pixel TFT 121 has a semiconductor layer 11 formed of the same polysilicon film as the auxiliary capacitance electrode 61.
Two. The semiconductor layer 112 is formed on the glass substrate 1
The drain region 112 is formed on the undercoating layer 60 disposed on the first region 1 by doping impurities on both sides of the channel region 112C.
D and a source region 112S. This pixel TF
T121 corresponds to the semiconductor layer 112 via the gate insulating film 62.
Gate electrode 63 integrated with scanning line Y disposed opposite to
It has.

【0028】画素TFT121のドレイン電極88は、
信号線Xと一体に形成され、ゲート絶縁膜62及び層間
絶縁膜76を貫通するコンタクトホール77を介して半
導体層112のドレイン領域112Dに電気的に接続さ
れることによって形成されている。画素TFT121の
ソース電極89は、ゲート絶縁膜62及び層間絶縁膜7
6を貫通するコンタクトホール78を介して半導体層1
12のソース領域112Sに電気的に接続されることに
よって形成されている。
The drain electrode 88 of the pixel TFT 121 is
It is formed integrally with the signal line X, and is formed by being electrically connected to the drain region 112D of the semiconductor layer 112 through a contact hole 77 penetrating the gate insulating film 62 and the interlayer insulating film 76. The source electrode 89 of the pixel TFT 121 includes the gate insulating film 62 and the interlayer insulating film 7.
6 through a contact hole 78 penetrating through the semiconductor layer 1.
It is formed by being electrically connected to the twelve source regions 112S.

【0029】アレイ基板100の層間絶縁膜76上に
は、各画素領域ごとに、赤(R)、緑(G)、青(B)
にそれぞれ着色されたカラーフィルタ層24(R、G、
B)が設けられている。そして、カラーフィルタ層24
上には、画素電極151が設けられている。画素電極1
51は、スルーホール26を介して画素TFT121の
ソース電極89に電気的に接続されている。
On the interlayer insulating film 76 of the array substrate 100, red (R), green (G), blue (B)
Color filter layers 24 (R, G,
B) is provided. Then, the color filter layer 24
A pixel electrode 151 is provided above. Pixel electrode 1
Reference numeral 51 is electrically connected to the source electrode 89 of the pixel TFT 121 via the through hole 26.

【0030】補助容量電極61は、ゲート絶縁膜62及
び層間絶縁膜76を貫通するコンタクトホール79を介
して信号線Xと同一材料によって形成されたコンタクト
電極80に電気的に接続されている。画素電極151
は、カラーフィルタ層24を貫通するコンタクトホール
81を介してコンタクト電極80に電気的に接続されて
いる。これにより、画素TFT121のソース電極8
9、画素電極30、及び補助容量電極61は、同電位と
なる。
The auxiliary capacitance electrode 61 is electrically connected to a contact electrode 80 formed of the same material as the signal line X via a contact hole 79 penetrating the gate insulating film 62 and the interlayer insulating film 76. Pixel electrode 151
Are electrically connected to a contact electrode 80 via a contact hole 81 penetrating the color filter layer 24. Thereby, the source electrode 8 of the pixel TFT 121 is
9, the pixel electrode 30, and the auxiliary capacitance electrode 61 have the same potential.

【0031】柱状スペーサ31は、黒色または透明樹脂
によって形成されている。例えば、柱状スペーサ31
は、顔料を含有する感光性のカーボンレス黒色樹脂によ
って形成されている。この柱状スペーサ31は、約5μ
mの高さに形成されている。この柱状スペーサ31は、
表示領域40内においては、遮光性を有する配線部(例
えば、モリブデン−タングステン合金膜で形成された走
査線や補助容量線、及び、アルミニウムで形成された信
号線など)に積層された各カラーフィルタ層24(R、
G、B)上に配置されている。
The column spacer 31 is formed of black or transparent resin. For example, the columnar spacer 31
Is formed of a photosensitive carbonless black resin containing a pigment. This columnar spacer 31 has a size of about 5 μm.
m. This columnar spacer 31
In the display region 40, each color filter laminated on a light-shielding wiring portion (for example, a scanning line or an auxiliary capacitance line formed of a molybdenum-tungsten alloy film, a signal line formed of aluminum, or the like). Layer 24 (R,
G, B).

【0032】配向膜13Aは、液晶組成物300に含ま
れる液晶分子310をアレイ基板100に対して所定の
プレチルト角で略垂直な方向に配向する。
The alignment film 13A aligns the liquid crystal molecules 310 contained in the liquid crystal composition 300 in a direction substantially perpendicular to the array substrate 100 at a predetermined pretilt angle.

【0033】対向基板120は、ガラス基板などの透明
な絶縁性基板21上に形成された対向電極22、および
この対向電極22を覆う配向膜13Bを有している。
The counter substrate 120 has a counter electrode 22 formed on a transparent insulating substrate 21 such as a glass substrate, and an alignment film 13B covering the counter electrode 22.

【0034】対向電極22は、アレイ基板110側の画
素電極151全体に対向するよう配置されるITO等の
光透過性導電部材によって形成されている。配向膜13
Bは、液晶組成物300に含まれる液晶分子310を対
向基板200に対して所定のプレチルト角で略垂直な方
向に配向する。
The counter electrode 22 is formed of a light-transmissive conductive member such as ITO which is arranged to face the entire pixel electrode 151 on the array substrate 110 side. Alignment film 13
B aligns the liquid crystal molecules 310 included in the liquid crystal composition 300 in a direction substantially perpendicular to the opposing substrate 200 at a predetermined pretilt angle.

【0035】液晶表示パネル10におけるアレイ基板1
00の表面には、偏光板PL1が設けられているととも
に、対向基板200の表面には、偏光板PL2が設けら
れている。
Array substrate 1 in liquid crystal display panel 10
A polarizing plate PL1 is provided on the surface of the counter substrate 200, and a polarizing plate PL2 is provided on the surface of the counter substrate 200.

【0036】ところで、アレイ基板100は、図2及び
図3に示すように、一画素内において、液晶分子310
を複数の向きに配向するための配向分割部位130に配
置された、少なくとも2つの凸状に形成された突起部1
40を備えている。画素電極151の一部は、配向分割
部位130に配置された突起部140上に配置されてい
る。
As shown in FIGS. 2 and 3, the array substrate 100 includes liquid crystal molecules 310 within one pixel.
At least two convexly-shaped protrusions 1 arranged at the alignment division portion 130 for orienting the light-emitting elements in a plurality of directions.
40 is provided. Part of the pixel electrode 151 is arranged on the protrusion 140 arranged in the alignment division part 130.

【0037】なお、この実施の形態では、突起部140
は、アレイ基板100側に配置されたが、対向基板20
0側に配置してもよい。この場合、対向電極204の一
部は、配向分割部位130に配置された突起部140上
に配置される。
In this embodiment, the protrusion 140
Is disposed on the array substrate 100 side,
It may be arranged on the 0 side. In this case, a part of the counter electrode 204 is arranged on the protrusion 140 arranged in the alignment division site 130.

【0038】突起部140は、透明樹脂や、黒色樹脂な
どの絶縁材料によって形成され、図3に示すように、例
えばカラーフィルタ層(絶縁膜)24(R、G、B)と
画素電極151との間に配置されている。なお、この突
起部140は、カラーフィルタ層24(R、G、B)と
同一の着色樹脂により、カラーフィルタ層24(R、
G、B)と一体に形成してもよいし、複数の着色樹脂を
積層することによって形成してもよい。
The protrusion 140 is formed of an insulating material such as a transparent resin or a black resin. As shown in FIG. 3, for example, the color filter layer (insulating film) 24 (R, G, B) and the pixel electrode 151 are formed. It is located between. The protrusion 140 is formed of the same color resin as that of the color filter layer 24 (R, G, B).
G, B), or may be formed by laminating a plurality of colored resins.

【0039】この突起部140は、例えば図2に示すよ
うに一画素の略中央に配置された配向分割部位130に
おいて、略平行に2列に近接して配置されるとともに、
図3に示すように略三角形状の断面を有するように形成
される。この突起部140の高さは、マルチドメイン構
造を達成するためには0.5μm以上であることが望ま
しい。また、配向分割部位130に配置される複数の突
起部140の隣接間隔は、例えば、15μm以下であ
り、好ましくは0.1乃至5μmである。
For example, as shown in FIG. 2, the projections 140 are arranged substantially in parallel and close to each other in two rows at an alignment division portion 130 arranged substantially at the center of one pixel.
As shown in FIG. 3, it is formed to have a substantially triangular cross section. It is desirable that the height of the protrusion 140 be 0.5 μm or more in order to achieve a multi-domain structure. The adjacent distance between the plurality of protrusions 140 arranged in the alignment division portion 130 is, for example, 15 μm or less, and preferably 0.1 to 5 μm.

【0040】このように、一方の基板、例えばアレイ基
板100側のみに、一画素内の配向分割部位130に沿
って複数の突起部140を並列に配置することにより、
図2に示すように、同一画素内に異なる複数のドメイン
すなわち第1ドメインDM1、第2ドメインDM2、第
3ドメインDM3、第4ドメインDM4を形成すること
が可能となる。
As described above, by arranging the plurality of protrusions 140 in parallel along the alignment division portion 130 in one pixel only on one substrate, for example, only the array substrate 100 side,
As shown in FIG. 2, a plurality of different domains, that is, a first domain DM1, a second domain DM2, a third domain DM3, and a fourth domain DM4 can be formed in the same pixel.

【0041】このとき、配向分割部位130において、
少なくとも2つの突起部140を並列に配置することに
より、図3に示すように、画素電極151−対向電極2
04間の電界の突起部140への集中を緩和することが
可能となる。すなわち、配向分割部位130内において
隣接する突起部140の隣接間隔を適正な距離とするこ
とにより、それぞれの突起部140に向かって電界を分
散することが可能となる。
At this time, in the orientation division part 130,
By arranging at least two protrusions 140 in parallel, as shown in FIG.
It is possible to reduce the concentration of the electric field between the projections 04 on the protrusion 140. That is, it is possible to disperse the electric field toward each of the protrusions 140 by setting the adjacent distance between the adjacent protrusions 140 in the alignment division portion 130 to an appropriate distance.

【0042】通常、配向分割部位130周辺において
は、液晶分子310の挙動を制御するための、配向膜1
3Aによる制御と、画素電極151−対向電極204間
の電界による制御とが混在し、液晶分子310の挙動を
鈍らせる要因となり得るが、上述したような構造によ
り、電界の集中を緩和し、液晶分子を安定に制御するこ
とが可能となる。
Usually, in the vicinity of the alignment division portion 130, the alignment film 1 for controlling the behavior of the liquid crystal molecules 310 is formed.
The control by 3A and the control by the electric field between the pixel electrode 151 and the counter electrode 204 can coexist, which can cause the behavior of the liquid crystal molecules 310 to be degraded. It is possible to stably control molecules.

【0043】したがって、これにより、視野角を拡大す
ることができ、表示性能を向上することが可能となる。
Accordingly, the viewing angle can be expanded, and the display performance can be improved.

【0044】また、一対の基板の双方に切欠部または突
起部を設けた構造と比較して、2枚の基板の貼り合わせ
精度のマージンを拡張することができ、製造歩留まりを
向上することが可能となる。また、表示ムラの発生、透
過率の低下、開口率の低下などの問題を解消することが
でき、表示品位を向上することが可能となる。
Further, as compared with a structure in which a notch or a projection is provided on both of a pair of substrates, a margin of bonding accuracy of the two substrates can be expanded, and a manufacturing yield can be improved. Becomes Further, problems such as generation of display unevenness, reduction in transmittance, and reduction in aperture ratio can be solved, and display quality can be improved.

【0045】次に、上述した液晶表示パネル10の製造
方法について説明する。
Next, a method of manufacturing the above-described liquid crystal display panel 10 will be described.

【0046】アレイ基板100の製造工程では、まず、
厚さ0.7mmのガラス基板11上に、CVD法によ
り、シリコン窒化膜及びシリコン酸化膜を続けて成膜
し、2層構造のアンダーコーティング層60を形成す
る。
In the manufacturing process of the array substrate 100, first,
On the glass substrate 11 having a thickness of 0.7 mm, a silicon nitride film and a silicon oxide film are successively formed by the CVD method to form the undercoating layer 60 having a two-layer structure.

【0047】続いて、アンダーコーティング層60上
に、CVD法などにより、アモルファスシリコン膜を成
膜する。そして、このアモルファスシリコン膜にエキシ
マレーザビームを照射してアニーリングすることによ
り、多結晶化する。その後に、多結晶化されたシリコン
膜すなわちポリシリコン膜112をフォトリソグラフィ
工程によりパターニングして、TFT121のチャネル
層を形成するとともに、補助容量電極61を形成する。
Subsequently, an amorphous silicon film is formed on the undercoating layer 60 by a CVD method or the like. Then, the amorphous silicon film is irradiated with an excimer laser beam and is annealed to be polycrystallized. Thereafter, the polycrystallized silicon film, that is, the polysilicon film 112 is patterned by a photolithography process to form a channel layer of the TFT 121 and to form the auxiliary capacitance electrode 61.

【0048】続いて、CVD法により、全面にシリコン
酸化膜を約0.15μmの膜厚に成膜して、ゲート絶縁
膜62を形成する。続いて、スパッタリグ法により、ゲ
ート絶縁膜62上の全面にタンタル(Ta)、クロム
(Cr)、アルミニウム(Al)、モリブデン(M
o)、タングステン(W)、銅(Cu)などの単体、ま
たは、これらの積層膜、あるいは、これらの合金膜(こ
の実施の形態では、Mo−W合金膜)を約0.3μmの
膜厚に成膜し、フォトリソグラフィ工程により所定の形
状にパターニングする。これにより、走査線Y、補助容
量線52、及び、走査線Yと一体のゲート電極63など
の各種配線を形成する。
Subsequently, a silicon oxide film is formed to a thickness of about 0.15 μm on the entire surface by a CVD method to form a gate insulating film 62. Subsequently, tantalum (Ta), chromium (Cr), aluminum (Al), and molybdenum (M) are formed on the entire surface of the gate insulating film 62 by sputtering.
o), a simple substance such as tungsten (W), copper (Cu), or a laminated film thereof, or an alloy film thereof (Mo-W alloy film in this embodiment) is formed to a thickness of about 0.3 μm. And patterned into a predetermined shape by a photolithography process. As a result, various wirings such as the scanning line Y, the auxiliary capacitance line 52, and the gate electrode 63 integrated with the scanning line Y are formed.

【0049】続いて、ゲート電極63をマスクとして、
イオン注入法やイオンドーピング法によりポリシリコン
膜112に不純物を注入する。これにより、TFT12
1のドレイン領域112D及びソース領域112Sを形
成する。そして、基板全体をアニールすることにより不
純物を活性化する。
Subsequently, using the gate electrode 63 as a mask,
Impurities are implanted into the polysilicon film 112 by an ion implantation method or an ion doping method. Thereby, the TFT 12
One drain region 112D and one source region 112S are formed. Then, the impurities are activated by annealing the entire substrate.

【0050】続いて、CVD法により、全面に酸化シリ
コン膜を成膜し、層間絶縁膜76を形成する。
Subsequently, a silicon oxide film is formed on the entire surface by the CVD method, and an interlayer insulating film 76 is formed.

【0051】続いて、フォトリソグラフィ工程により、
ゲート絶縁膜62及び層間絶縁膜76を貫通してTFT
121のドレイン領域112Dに至るコンタクトホール
77及びソース領域112Sに至るコンタクトホール7
8と、補助容量電極61に至るコンタクトホール79
と、を形成する。
Subsequently, by a photolithography process,
Through the gate insulating film 62 and the interlayer insulating film 76, the TFT
The contact hole 77 reaching the drain region 112D of 121 and the contact hole 7 reaching the source region 112S
8 and a contact hole 79 reaching the auxiliary capacitance electrode 61
And form

【0052】続いて、スパッタリング法により、層間絶
縁膜76上の全面に、Ta,Cr,Al,Mo,W,C
uなどの単体、または、これらの積層膜、あるいは、こ
れらの合金膜(この実施の形態では、Mo−Alの積層
膜)を約0.3μmの膜厚に成膜し、フォトリソグラフ
ィ工程により所定の形状にパターニングする。これによ
り、信号線Xを形成するとともに、信号線Xと一体にT
FT121のドレイン電極88を形成する。また、同時
に、TFT121のソース電極89、及び、補助容量電
極61にコンタクトするコンタクト電極80を形成す
る。
Subsequently, Ta, Cr, Al, Mo, W, C are formed on the entire surface of the interlayer insulating film 76 by sputtering.
u or a laminated film thereof, or an alloy film thereof (a laminated film of Mo-Al in this embodiment) to a thickness of about 0.3 μm, and a predetermined thickness is formed by a photolithography process. Is patterned. As a result, the signal line X is formed, and T
The drain electrode 88 of the FT 121 is formed. At the same time, a contact electrode 80 that contacts the source electrode 89 of the TFT 121 and the auxiliary capacitance electrode 61 is formed.

【0053】続いて、スピンナーにより、赤色の顔料を
分散させた感光性レジスト(紫外線硬化性アクリル樹脂
レジスト)を基板全面に塗布する。そして、90℃で1
0分間乾燥した後、このレジスト膜を、赤色画素に対応
した部分に光が照射されるようなフォトマスクを介して
365nmの波長で200mJ/cmの露光量で露光
する。そして、このレジスト膜をKOHの1wt%水溶
液で20秒間現像し、さらに水洗した後、200℃で6
0分間焼成する。これにより、赤色のカラーフィルタ層
24Rを形成する。
Subsequently, a photosensitive resist (ultraviolet curable acrylic resin resist) in which a red pigment is dispersed is applied to the entire surface of the substrate by a spinner. And at 90 ° C
After drying for 0 minutes, the resist film is exposed at a wavelength of 365 nm with a light exposure of 200 mJ / cm 2 through a photomask that irradiates a portion corresponding to a red pixel with light. Then, the resist film is developed with a 1 wt% aqueous solution of KOH for 20 seconds, and further washed with water.
Bake for 0 minutes. Thus, a red color filter layer 24R is formed.

【0054】続いて、同様の工程を繰り返すことによ
り、緑色の顔料を分散させた紫外線硬化性アクリル樹脂
レジストからなる緑色のカラーフィルタ層24G、青色
の顔料を分散させた紫外線硬化性アクリル樹脂レジスト
からなる青色のカラーフィルタ層24Bを形成する。こ
のようにして、膜厚約1.5μmの赤、緑、青のカラー
フィルタ層24(R、G、B)を形成する。
Subsequently, by repeating the same steps, a green color filter layer 24G made of an ultraviolet-curable acrylic resin resist in which a green pigment is dispersed and an ultraviolet-curable acrylic resin resist in which a blue pigment is dispersed are formed. The blue color filter layer 24B is formed. In this way, red, green, and blue color filter layers 24 (R, G, B) having a film thickness of about 1.5 μm are formed.

【0055】これらのカラーフィルタ層24の形成工程
では、スイッチング素子121と画素電極151とをコ
ンタクトするスルーホール(20μm×20μm)26
も同時に形成する。また、画素電極151とコンタクト
電極80とをコンタクトするコンタクトホール81も同
時に形成する。
In the process of forming these color filter layers 24, through holes (20 μm × 20 μm) 26 for contacting the switching elements 121 and the pixel electrodes 151 are formed.
Are also formed at the same time. Further, a contact hole 81 for contacting the pixel electrode 151 and the contact electrode 80 is also formed at the same time.

【0056】続いて、図5の(a)に示すように、スピ
ンナーにより、黒色の感光性レジスト(紫外線硬化性ア
クリル樹脂レジスト)140’を基板全面に塗布した
後、90℃で10分間乾燥する。そして、図5の(b)
に示すように、このレジスト膜140’を、表示領域内
における各画素の配向分割部位130内及び表示領域周
辺の遮光領域に対応した部分に光が照射されるようなフ
ォトマスクを介して365nmの波長で300mJ/c
の露光量で露光する。そして、図5の(c)に示す
ように、このレジスト膜140’を、pH=11.5の
アルカリ性水溶液で現像した後、さらに水洗する。そし
て、図5の(d)に示すように、残留した黒色のレジス
ト膜140’を、200℃で、60分間焼成するするこ
とによってメルトさせる。これにより、黒色樹脂により
突起部140を形成する。
Subsequently, as shown in FIG. 5A, a black photosensitive resist (ultraviolet curable acrylic resin resist) 140 'is applied to the entire surface of the substrate by a spinner, and then dried at 90 ° C. for 10 minutes. . And (b) of FIG.
As shown in FIG. 2, this resist film 140 'is formed with a photomask of 365 nm through a photomask in which light is irradiated to the portions corresponding to the light-shielding regions around the display region in the alignment division portion 130 of each pixel in the display region. 300 mJ / c in wavelength
exposed with an exposure amount of m 2. Then, as shown in FIG. 5C, the resist film 140 'is developed with an alkaline aqueous solution having a pH of 11.5, and then further washed with water. Then, as shown in FIG. 5D, the remaining black resist film 140 ′ is melted by baking at 200 ° C. for 60 minutes. Thus, the protrusion 140 is formed of the black resin.

【0057】続いて、スパッタリング法により、カラー
フィルタ層24上にITOを約0.1μmの膜厚に成膜
し、フォトリソグラフィ工程により所定の画素パターン
にパターニングすることにより、スイッチング素子12
1にコンタクトした画素電極151を形成する。
Subsequently, ITO is formed to a thickness of about 0.1 μm on the color filter layer 24 by a sputtering method, and is patterned into a predetermined pixel pattern by a photolithography process.
1 is formed.

【0058】続いて、スピンナーにより、この基板表面
に、感光性アクリル透明樹脂材料を約5μmの厚さに塗
布する。そして、この樹脂材料を90℃で10分間乾燥
した後に、所定のパターン形状のフォトマスクを用いて
365nmの波長で、100mJ/cmの露光量で露
光する。そして、この樹脂材料をpH11.5のアルカ
リ水溶液にて現像し、200℃で60分間焼成する。こ
れにより、高さ約4.5μmの柱状スペーサ31を形成
する。
Subsequently, a photosensitive acrylic transparent resin material is applied on the surface of the substrate to a thickness of about 5 μm by a spinner. After the resin material is dried at 90 ° C. for 10 minutes, it is exposed at a wavelength of 365 nm using a photomask having a predetermined pattern at an exposure amount of 100 mJ / cm 2 . Then, the resin material is developed with an aqueous alkaline solution having a pH of 11.5 and baked at 200 ° C. for 60 minutes. Thereby, the columnar spacer 31 having a height of about 4.5 μm is formed.

【0059】続いて、基板全面に、ポリイミドなどの配
向膜材料を塗布し、焼成して、配向膜13Aを形成す
る。
Subsequently, an alignment film material such as polyimide is applied to the entire surface of the substrate and baked to form an alignment film 13A.

【0060】これにより、アレイ基板100が製造され
る。
Thus, the array substrate 100 is manufactured.

【0061】一方、対向基板200の製造工程では、ま
ず、厚さ0.7mmのガラス基板21上に、スパッタリ
ング法により、ITOを成膜し、パターニングすること
によって対向電極22を形成する。そして、対向電極2
2を覆って透明基板21の全面にポリイミドなどの配向
膜材料を塗布し、焼成して、配向膜13Bを形成する。
On the other hand, in the manufacturing process of the counter substrate 200, first, an ITO film is formed by sputtering on a glass substrate 21 having a thickness of 0.7 mm, and the counter electrode 22 is formed by patterning. And the counter electrode 2
An alignment film material such as polyimide is applied to the entire surface of the transparent substrate 21 covering the transparent substrate 2 and baked to form an alignment film 13B.

【0062】これにより、対向基板200が製造され
る。
Thus, the opposing substrate 200 is manufactured.

【0063】液晶表示パネル10の製造工程では、熱硬
化型エポキシ系接着剤である外縁シール部材106を液
晶注入口32を残して液晶収容空間を囲むようアレイ基
板100の外縁に沿って塗布し、さらに、アレイ基板1
00から対向電極200に電圧を印加するための電極転
移材を外縁シール部材106の周辺の電極転移電極上に
形成する。続いて、アレイ基板100の配向膜13Aと
対向基板200の配向膜13Bとが互いに対向するよう
にアレイ基板100と対向基板200とを配置し、加熱
して外縁シール部材106を硬化させて両基板を貼り合
わせる。
In the manufacturing process of the liquid crystal display panel 10, an outer edge sealing member 106, which is a thermosetting epoxy adhesive, is applied along the outer edge of the array substrate 100 so as to surround the liquid crystal accommodating space except for the liquid crystal inlet 32. Further, the array substrate 1
From 00, an electrode transfer material for applying a voltage to the counter electrode 200 is formed on the electrode transfer electrode around the outer edge seal member 106. Subsequently, the array substrate 100 and the opposing substrate 200 are arranged so that the alignment film 13A of the array substrate 100 and the alignment film 13B of the opposing substrate 200 face each other, and are heated to cure the outer edge seal member 106 so that both substrates are cured. Paste.

【0064】続いて、負の誘電異方性を有する液晶組成
物300を液晶注入口32から注入し、さらに液晶注入
口32を紫外線硬化型エポキシ系接着剤である注入口シ
ール部材33により封止する。
Subsequently, a liquid crystal composition 300 having a negative dielectric anisotropy is injected from the liquid crystal injection port 32, and the liquid crystal injection port 32 is sealed with an injection port sealing member 33 which is an ultraviolet curable epoxy adhesive. I do.

【0065】続いて、アレイ基板100及び対向基板2
00の外表面に偏光板を貼り付ける。
Subsequently, the array substrate 100 and the opposing substrate 2
Attach a polarizing plate to the outer surface of 00.

【0066】以上のような製造方法によって液晶表示パ
ネルが製造される。
A liquid crystal display panel is manufactured by the above manufacturing method.

【0067】このようにして製造したマルチドメイン方
式のVAN型配向モードのカラー液晶表示装置は、表示
ムラやざらつきがなく、表示品位の高い画像を表示する
ことができた。
The multi-domain VAN-type alignment mode color liquid crystal display device manufactured as described above was able to display a high-quality image without display unevenness or roughness.

【0068】次に、この発明の他の実施の形態について
説明する。
Next, another embodiment of the present invention will be described.

【0069】この実施の形態では、図6及び図7に示す
ように、基本的な構造は、第1の実施の形態と略同一で
あるが、一画素内において、画素電極151がその一部
を切り欠いた切欠部145を有している。この実施の形
態では、切欠部145は、一画素内の略中央であって、
配向分割部位130における複数の突起部140の間に
形成されている。
In this embodiment, as shown in FIGS. 6 and 7, the basic structure is substantially the same as that of the first embodiment. However, in one pixel, a pixel electrode 151 is partially formed. Has a cutout portion 145. In this embodiment, the notch 145 is located substantially at the center in one pixel,
It is formed between the plurality of protrusions 140 in the alignment division part 130.

【0070】このように、一方の基板、例えばアレイ基
板100側のみに、一画素内の配向分割部位130に沿
って複数の突起部140及び切欠部145を設けること
により、図6に示すように、同一画素内に異なる複数の
ドメインを形成することが可能となる。これにより、視
野角を拡大することができ、表示性能を向上することが
可能となる。
As described above, by providing a plurality of protrusions 140 and cutouts 145 on one substrate, for example, only on the side of the array substrate 100, along the alignment division portion 130 in one pixel, as shown in FIG. In addition, a plurality of different domains can be formed in the same pixel. Thus, the viewing angle can be increased, and the display performance can be improved.

【0071】また、一対の基板の双方に切欠部または突
起部を設けた構造と比較して、2枚の基板の貼り合わせ
精度のマージンを拡張することができ、製造歩留まりを
向上することが可能となる。また、表示ムラの発生、透
過率の低下、開口率の低下などの問題を解消することが
でき、表示品位を向上することが可能となる。
Further, as compared with a structure in which a notch or a projection is provided on both of a pair of substrates, a margin of bonding accuracy of the two substrates can be expanded, and a manufacturing yield can be improved. Becomes Further, problems such as generation of display unevenness, reduction in transmittance, and reduction in aperture ratio can be solved, and display quality can be improved.

【0072】図6に示した構成の液晶表示装置を作製
し、液晶モジュールに組立てて駆動を行ったところ、表
示ムラやザラツキがなく、画質品位の高い画像を表示す
ることができた。
A liquid crystal display device having the structure shown in FIG. 6 was fabricated, assembled into a liquid crystal module, and driven. As a result, it was possible to display an image with high image quality without display unevenness or roughness.

【0073】上述したように、この発明によれば、一方
の基板側のみに突起部及び切欠部などの配向制御手段を
設けることにより、同一画素内に異なる複数のドメイン
を有するマルチドメイン方式のVAN型配向モードのカ
ラー液晶表示装置を提供することが可能となる。また、
この発明によれば、配向分割部位への電界の集中を緩和
することが可能となり、液晶組成物に含まれる液晶分子
を安定に制御することが可能となる。
As described above, according to the present invention, a multi-domain VAN having a plurality of different domains in the same pixel is provided by providing an alignment control means such as a projection and a notch on only one substrate side. It is possible to provide a color liquid crystal display device of the type alignment mode. Also,
According to the present invention, it is possible to reduce the concentration of the electric field on the alignment division site, and it is possible to stably control the liquid crystal molecules contained in the liquid crystal composition.

【0074】したがって、この発明によれば、視野角を
拡大することができ表示性能を向上することが可能とな
る。
Therefore, according to the present invention, the viewing angle can be increased and the display performance can be improved.

【0075】また、この発明によれば、2枚の基板の貼
り合わせ精度のマージンを拡張することができ、製造歩
留まりを向上することが可能となる。また、表示ムラの
発生、透過率の低下、開口率の低下などの問題を解消す
ることができ、表示品位を向上することが可能となる。
Further, according to the present invention, it is possible to extend the margin of the accuracy of bonding the two substrates, and it is possible to improve the production yield. Further, problems such as generation of display unevenness, reduction in transmittance, and reduction in aperture ratio can be solved, and display quality can be improved.

【0076】[0076]

【発明の効果】以上説明したように、この発明によれ
ば、一対の基板の貼り合わせ精度のマージンを拡張して
製造歩留まりを向上することが可能であるとともに、表
示品位の良好な液晶表示装置及びこの液晶表示装置の製
造方法を提供することができる。
As described above, according to the present invention, it is possible to improve the manufacturing yield by extending the margin of the bonding accuracy of a pair of substrates, and to improve the display quality. And a method for manufacturing the liquid crystal display device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、この発明の液晶表示装置に適用される
液晶表示パネルの構造を概略的に示す図である。
FIG. 1 is a diagram schematically showing a structure of a liquid crystal display panel applied to a liquid crystal display device of the present invention.

【図2】図2は、図1に示した液晶表示パネルのアレイ
基板の構造を概略的に示す平面図である。
FIG. 2 is a plan view schematically showing a structure of an array substrate of the liquid crystal display panel shown in FIG.

【図3】図3は、この発明の実施の形態に係る液晶表示
装置の構造を概略的に示す断面図である。
FIG. 3 is a sectional view schematically showing a structure of a liquid crystal display device according to the embodiment of the present invention.

【図4】図4は、図3に示した液晶表示装置を構成する
アレイ基板の構造を概略的に示す断面図である。
FIG. 4 is a sectional view schematically showing a structure of an array substrate constituting the liquid crystal display device shown in FIG.

【図5】図5の(a)乃至(d)は、突起部を形成する
ための製造工程を説明するための図である。
FIGS. 5A to 5D are views for explaining a manufacturing process for forming a protrusion;

【図6】図6は、この発明の他の実施の形態に係る液晶
表示装置に適用されるアレイ基板の構造を概略的に示す
平面図である。
FIG. 6 is a plan view schematically showing a structure of an array substrate applied to a liquid crystal display device according to another embodiment of the present invention.

【図7】図7は、この発明の他の実施の形態に係る液晶
表示装置の構造を概略的に示す断面図である。
FIG. 7 is a sectional view schematically showing a structure of a liquid crystal display device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10…液晶表示パネル 24(R、G、B)…カラーフィルタ層 31…柱状スペーサ 100…アレイ基板 102…表示領域 104…周辺領域 106…外縁シール部材 121…スイッチング素子 130…配向分割部位 140…突起部 145…切欠部 151…画素電極 200…対向基板 204…対向電極 300…液晶組成物 310…液晶分子 DESCRIPTION OF SYMBOLS 10 ... Liquid crystal display panel 24 (R, G, B) ... Color filter layer 31 ... Columnar spacer 100 ... Array board 102 ... Display area 104 ... Peripheral area 106 ... Outer edge sealing member 121 ... Switching element 130 ... Orientation division | segmentation part 140 ... Projection Part 145 Notch 151 Pixel electrode 200 Counter substrate 204 Counter electrode 300 Liquid crystal composition 310 Liquid crystal molecules

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川田 靖 埼玉県深谷市幡羅町一丁目9番地2 株式 会社東芝深谷工場内 (72)発明者 山口 剛史 埼玉県深谷市幡羅町一丁目9番地2 株式 会社東芝深谷工場内 (72)発明者 真鍋 敦行 埼玉県深谷市幡羅町一丁目9番地2 株式 会社東芝深谷工場内 (72)発明者 磨矢 奈津子 埼玉県深谷市幡羅町一丁目9番地2 株式 会社東芝深谷工場内 Fターム(参考) 2H090 HB08Y HC05 HC06 HC15 JA02 JB02 JB11 LA02 LA04 LA09 LA15 MA10 MA15 2H091 FA02Y FA08X FA08Z FB07 GA01 GA08 GA13 LA16 LA30 2H092 GA29 JA24 JA34 JA41 JA46 JB61 KA04 KA05 KB25 MA07 MA13 MA27 MA29 MA30 NA29 PA01 PA03 PA08 PA11  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yasushi Kawada 1-9-9 Hara-cho, Fukaya-shi, Saitama Prefecture Inside the Toshiba Fukaya Plant (72) Inventor Takeshi Yamaguchi 1-9-1-2 Harara-cho, Fukaya-shi, Saitama shares Inside the Toshiba Fukaya Factory (72) Inventor Atsushi Manabe 1-9-9 Hara-cho, Fukaya-shi, Saitama Prefecture Inside The Toshiba Fukaya Factory (72) Inventor Natsuko Maya 1-9-1-2 Harara-cho, Fukaya-shi, Saitama Stock Company F-term in Toshiba Fukaya Plant (reference) 2H090 HB08Y HC05 HC06 HC15 JA02 JB02 JB11 LA02 LA04 LA09 LA15 MA10 MA15 2H091 FA02Y FA08X FA08Z FB07 GA01 GA08 GA13 LA16 LA30 2H092 GA29 JA24 JA34 JA41 JA46 JB61 KA04 MA30 MA01 MA29 PA03 PA08 PA11

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上に形成されたスイッチング素
子と、前記スイッチング素子を覆って形成された絶縁膜
と、前記絶縁膜上に画素毎に配置され前記絶縁膜に形成
されたコンタクトホールを介して前記スイッチング素子
に接続された画素電極と、を有するアレイ基板と、 前記アレイ基板に対向配置された対向電極を有する対向
基板と、 前記アレイ基板と前記対向基板との間に配置された液晶
分子を含む液晶組成物と、を備えた液晶表示装置におい
て、 一画素内において、前記液晶分子を複数の異なる向きに
配向するための配向分割部位に、少なくとも2つの凸状
に形成された突起部が配置されたことを特徴とする液晶
表示装置。
A switching element formed on an insulating substrate, an insulating film formed over the switching element, and a contact hole formed on the insulating film for each pixel and formed in the insulating film. An array substrate having a pixel electrode connected to the switching element through a counter electrode; a counter substrate having a counter electrode disposed to face the array substrate; and a liquid crystal disposed between the array substrate and the counter substrate. A liquid crystal composition comprising a liquid crystal composition containing molecules, wherein at least two protrusions are formed in alignment divisions for aligning the liquid crystal molecules in a plurality of different directions within one pixel. The liquid crystal display device, wherein is disposed.
【請求項2】前記突起部は、前記アレイ基板側に配置さ
れ、 前記画素電極の一部は、前記突起部上に配置されたこと
を特徴とする請求項1に記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the projection is arranged on the array substrate side, and a part of the pixel electrode is arranged on the projection.
【請求項3】前記突起部は、前記対向基板側に配置さ
れ、 前記対向電極の一部は、前記突起部上に配置されたこと
を特徴とする請求項1に記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the protrusion is disposed on the counter substrate, and a part of the counter electrode is disposed on the protrusion.
【請求項4】前記突起部は、絶縁材料によって形成され
たことを特徴とする請求項1に記載の液晶表示装置。
4. The liquid crystal display device according to claim 1, wherein said projection is formed of an insulating material.
【請求項5】前記突起部は、カラーフィルタ層であるこ
とを特徴とする請求項4に記載の液晶表示装置。
5. The liquid crystal display device according to claim 4, wherein said projection is a color filter layer.
【請求項6】前記画素電極は、一画素内において、その
一部を切り欠いた切欠部を有することを特徴とする請求
項1に記載の液晶表示装置。
6. The liquid crystal display device according to claim 1, wherein the pixel electrode has a cutout portion in which one part is cut out in one pixel.
【請求項7】前記切欠部は、複数の前記突起部間に形成
されたことを特徴とする請求項6に記載の液晶表示装
置。
7. The liquid crystal display device according to claim 6, wherein the notch is formed between the plurality of protrusions.
JP2001175615A 2001-06-11 2001-06-11 Liquid crystal display device Pending JP2002365638A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001175615A JP2002365638A (en) 2001-06-11 2001-06-11 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001175615A JP2002365638A (en) 2001-06-11 2001-06-11 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2002365638A true JP2002365638A (en) 2002-12-18

Family

ID=19016717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001175615A Pending JP2002365638A (en) 2001-06-11 2001-06-11 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2002365638A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956970B2 (en) 2006-09-27 2011-06-07 Casio Computer Co., Ltd. Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956970B2 (en) 2006-09-27 2011-06-07 Casio Computer Co., Ltd. Liquid crystal display device

Similar Documents

Publication Publication Date Title
US9281320B2 (en) Array substrate and liquid crystal display apparatus having the same
KR100560020B1 (en) Liquid crystal display
US7872717B2 (en) Liquid crystal display device having multiple alignment areas and method of manufacturing the same
US20040004690A1 (en) Liquid-crystal display device
US8730418B2 (en) Array substrate and method for manufacturing the same
KR20140044453A (en) Display substrate and liquid crystal display panel having the same
JP4812284B2 (en) Thin film transistor array panel for display device
JP2003029269A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
JP4722319B2 (en) Liquid crystal display
US20070052908A1 (en) Liquid crystal display and method for manufacturing the same
US6707520B2 (en) Method of fabricating liquid crystal display
JP2000122096A (en) Reflective liquid crystal display device and its manufacture
JP2007052262A (en) Liquid crystal display device and method for manufacturing the same
JP4104374B2 (en) Color liquid crystal display
JP4131798B2 (en) Liquid crystal display
JP2003315801A (en) Liquid crystal display device
JP2002341330A (en) Liquid crystal display device and manufacturing method for liquid crystal display device
JP2002365638A (en) Liquid crystal display device
JP2005084231A (en) Liquid crystal display and its manufacturing method
JP2002350884A (en) Liquid crystal display
JP2003107444A (en) Liquid crystal display device
JP4116775B2 (en) Electro-optical device and projector
JP2003066435A (en) Liquid crystal display device and its manufacturing method
JP2003222877A (en) Liquid crystal display device and method of manufacturing the same
KR20050003898A (en) Array Substrate of Liquid Crystal Display Device Having Color Filter on Thin Film Transistor (COT) Structure and Method for Fabricating the Same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070514