JP2002353381A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JP2002353381A
JP2002353381A JP2001159176A JP2001159176A JP2002353381A JP 2002353381 A JP2002353381 A JP 2002353381A JP 2001159176 A JP2001159176 A JP 2001159176A JP 2001159176 A JP2001159176 A JP 2001159176A JP 2002353381 A JP2002353381 A JP 2002353381A
Authority
JP
Japan
Prior art keywords
filler
reference voltage
resin
particle size
maximum particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001159176A
Other languages
English (en)
Inventor
Kazumi Takagiwa
和美 高際
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2001159176A priority Critical patent/JP2002353381A/ja
Publication of JP2002353381A publication Critical patent/JP2002353381A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】樹脂封止の前と後で、基準電圧などの特性の変
動を抑制できる半導体集積回路装置およびその製造方法
を提供すること。 【解決手段】ダイパット1上に半導体チップ4を固着
し、半導体チップ4と外部導出端子2とをワイヤ3で接
続し、フィラー入り樹脂5で封止する。このフィラー入
り樹脂5には、樹脂6にフィラー7が混入している。こ
のフィラー7の最大粒径の範囲を10μm以上で、50
μm以下とし、充填率の範囲を50重量%から84重量
%とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体チップ
を、フィラー入り樹脂で封止した、半導体集積回路装置
(以下、ICと称す)に関する。
【0002】
【従来の技術】プラズマディスプレーや液晶ディスプレ
ーなどの表示機器や携帯電話などの携帯機器には電源用
ICが搭載されている。この電源用ICは、多数の基準
電圧回路、演算増幅回路(オペアンプ)および論理回路
などで構成されている。図7は、従来の電源用ICであ
り、同図(a)は要部断面図、同図(b)は同図(a)
のB部拡大図である。ダイパット51上に、基準回路な
どが集積された半導体チップ54を固着し、半導体チッ
プ54と外部導出端子52とをワイヤ53で接続し、こ
の半導体チップ56を含め全体を、外界からの湿気や異
物などの侵入を阻止しするために、フィラー入り樹脂5
5で封止する。
【0003】このフィラー入り樹脂55には、通常、図
8で示すような粒径分布をした、0.1μmから最大粒
径が100μmのシリカ質粉末などの無機フィラー(以
下、フィラーという)と呼ばれる微粉末が充填されてい
る。粒径1.0μm付近に小さなピークがあり、粒径1
00μm近傍に大きなピークがある。図8で縦軸の頻度
は任意スケールで示したが、この頻度を0.1μmから
100μmの範囲の粒径で積分すると、ほぼ100%の
値になる。
【0004】このフィラー57を樹脂56に充填するの
は、樹脂の膨張係数、粘度、剛性などを調整するためで
ある。通常、0.1μmから最大粒径100μmで、図
8のような粒径分布をしているフィラーのことを、「フ
ィラーの最大粒径が100μm」と呼ぶ。
【0005】
【発明が解決しようとする課題】電源用ICは、一定の
出力電圧を出力するように設計されており、基準電圧回
路が発生する基準電圧と、電源用ICの出力電圧とを比
較して、例えば、負荷変動があった場合でも、電源用I
Cの出力電圧を一定に保持するように動作する。そのた
め、この基準電圧が変動すると、電源用ICの出力電圧
が変動する不都合を生じる。
【0006】この基準電圧の変動は、温度変化によって
生じたり、樹脂封止による応力によっても生じる。フィ
ラー入り樹脂55が硬化するときに、樹脂56に混入さ
れ、半導体チップに接触するフィラー57aが、樹脂5
6からの力を受け、その力が、フィラー57aと接触す
る半導体チップ54に伝達され、半導体チップ54に応
力が発生する。特に、半導体チップ54と接触するフィ
ラーの粒径が大きい場合に、図9に示すように、半導体
チップ54に生じる応力が大きくなり、この応力による
ピエゾ効果で、基準電圧が変動する。また、演算増幅回
路などでは、オフセット電圧が変動する。つまり、基準
電圧やオフセット電圧などの特性が変動する。
【0007】この発明の目的は、前記の課題を解決し
て、樹脂封止の前と後で、基準電圧などの特性の変動を
抑制できる半導体集積回路装置およびその製造方法を提
供することにある。
【0008】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体チップを、フィラー入り樹脂で封止した半
導体集積回路装置であって、該フィラーの最大粒径が1
0μm以上で、50μm以下とする。前記フィラーの最
大粒径を30μmから45μmとするとさらに好まし
い。
【0009】前記半導体チップが、基準電圧を発生する
基準電圧回路を有すると構成とする。半導体チップを、
フィラー入り樹脂で封止した半導体集積回路装置の製造
方法であって、該フィラーの最大粒径が10μm以上
で、50μm以下であるフィラー入り樹脂により、前記
半導体チップを封止する工程を含む製造方法とする。
【0010】前記フィラーの樹脂に対する充填率を、5
0重量%以上で、84%重量以下とするとよい。
【0011】
【発明の実施の形態】図1は、この発明の一実施例の半
導体集積回路装置であり、同図(a)は要部断面図、同
図(b)は同図(a)のA部拡大図である。ダイパット
1上に半導体チップ4を固着し、半導体チップ4と外部
導出端子2とをワイヤ3で接続し、フィラー入り樹脂5
で封止する。このフィラー入り樹脂5には、樹脂6にフ
ィラー7が混入している。樹脂としてはエポキシ樹脂な
どを用いる。フィラー7としてはシリカ質粉末やアルミ
ナ粉末を用いることができる。フィラー入り樹脂5は、
樹脂6に、最大粒径が所定の値のフィラー7を混入して
製造する。樹脂封止は、通常の注型で行われる。
【0012】この半導体集積回路装置が、例えば、基準
電圧回路を有する電源用ICの場合などでは、このフィ
ラー7の最大粒径が大きくなると、樹脂封止前後での基
準電圧値の変動が大きくなり、小さいと、フィラー入り
樹脂5の粘性が大きく成形が困難となる。そのために、
フィラー7の最大粒径の範囲を10μm以上で、50μ
m以下とする。また、この最大粒径を30μm以上で、
45μm以下とすると、基準電圧値の変動および成形性
の点でさらに好ましい 尚、例えば、フィラー7の最大
粒径が、例えば、50μmという場合には、粒径が0.
1μmから50μmの範囲のフィラー7が混ざり合って
いることを意味する。そのフィラー7の粒径分布は、前
記した図8に示す分布と相似形の分布で、最大粒径が1
00μmではなしに、50μmとなる。
【0013】また、前記したフィラーの最大粒径の範囲
において、フィラー7の充填率が大きくなると、やはり
基準電圧値の変動が大きくなり、また、小さくなると、
樹脂の成形性が悪化するために、基準電圧値の変動が大
きくなる。そのため、充填率の範囲としては50重量%
から84重量%とする。この範囲を60重量%から80
重量%と狭めるとさらに好ましいことは勿論である。
【0014】フィラーの最大粒径と充填率を前記の範囲
に設定することで、樹脂封止時に、フィラー入り樹脂5
が収縮することで、半導体チップ4と接触するフィラー
7aから半導体チップ4が受ける応力を小さくできて、
樹脂封止する前と後での基準電圧値の変動を従来より小
さくすることができる。つぎに、フィラーの最大粒径の
範囲とフィラーの充填率の範囲を上記のように設定した
実験について説明する。
【0015】第1の実験は、フィラーの最大粒径の範囲
を設定する実験である。試料としては、フィラーの充填
率が80重量%とし、フィラーの最大粒径が24μm、
40μm、53μm、74μmの4種類の樹脂を用い
た。第2の実験は、フィラーの充填率の範囲を設定する
ための実験である。試料としては、フィラーの最大粒径
を40μmとして、フィラーの充填率を50重量%、6
5重量%、90重量%の3種類の樹脂を用いた。80重
量%は第1の実験で行われている。
【0016】第1および第2の実験の方法は、先ず、樹
脂封止する前の半導体チップの基準回路の基準電圧値
を、−50℃〜145℃の温度範囲で14点、280個
の試料で測定する。この測定値は、各温度での初期値
(樹脂封止前の値)となる。つぎに、第1の実験および
第2実験のために、280個の試料を7等分し、フィラ
ーの最大粒径が24μm、40μm、53μm、74μ
mで、フィラーの充填率が80重量%である樹脂を、各
40個づつ、全体で160個、フィラーの充填率が50
重量%、65重量%、90重量%で、フィラーの最大粒
径が40μmである樹脂を、各40個づつ、全体で12
0個の樹脂を製作し、各樹脂で、それぞれ半導体チップ
を封止し、最大粒径の異なる試料を4種類、充填率の異
なる試料を3種類、合わせて7種類の試料を製作した。
樹脂封止のパッケージ形体は48ピンLQFP(Low
profile Quad Flatpack pa
ckeage)である。
【0017】つぎに、第1の実験の結果について説明す
る。図2は、樹脂封止する前と後の基準電圧値の温度依
存性を示す図である。この図は、フィラーの充填率が8
0重量%で、フィラーの最大粒径が40μmである40
個の試料の内の1個の試料の一例である。また、実験し
た温度範囲は、−50℃から145℃である。
【0018】温度が20℃から40℃の間で基準電圧値
がピークを示し、この温度より高い場合も低い場合も基
準電圧値は小さくなる。また、樹脂封止前の基準電圧値
より樹脂封止後の基準電圧値が大きくなり、温度が低い
程大きくなる。この図示した基準電圧値は、前記したよ
うに、1個の試料の例であり、同一条件で製作した40
個の試料では、試料間で、基準電圧値にばらつきが生じ
る。
【0019】図3は、図2の基準電圧の変動値と温度の
関係を示した図である。この変動値は、樹脂封止前と後
での変動値であり、〔(樹脂封止後の基準電圧値−樹脂
封止前の基準電圧値)/樹脂封止前の基準電圧値〕×1
00(%)で表したものである。低温になるほど、この
変動値が大きくなり、この例では、−50℃で、変動値
は0.54%となる。図示しないが、この変動値は、同
一条件で製作した40個の試料間でばらつきを生じる。
【0020】図2のように、樹脂封止前後で、基準電圧
値が変動するのは、半導体集積回路装置内を形成する個
々の半導体素子が、樹脂の収縮による応力で、微小に変
形し、その変形により発生するピエゾ効果により、半導
体素子の電気的特性が変動するためである。また、図3
のように、低温になるほど、変動値が大きくなるのは、
樹脂封止時の温度(175℃程度)からの温度差が大き
くなるほど、樹脂の収縮が大きくなり、そのため、発生
する応力が大きくなるためである。
【0021】図4は、基準電圧の変動値の標準偏差と温
度の関係をフィラーの最大粒径をパラメータにして示し
た図である。縦軸は、各温度で40点の変動値の標準偏
差(ばらつき)で表したものである。図中のイは最大粒
径74μm、ロは最大粒径53μm、ハは最大粒径40
μm、ニは最大粒径24μmである。フィラーの最大粒
径が小さくなるにしたがって、変動値の標準偏差が小さ
くなる。これは、フィラーの最大粒径が小さくなること
で、大きな粒径のフィラーが樹脂に含まれなくなる。そ
の結果、半導体チップに接触するフィラーが、確率的
に、小さな粒径のものが多くなり、前記の図9で示され
るように、フィラー7による半導体チップ4に生じる応
力が小さくなる。
【0022】このことから、樹脂封止前後での基準電圧
の変動値の標準偏差(ばらつき)を抑制するためには、
フィラーの最大粒径を小さくすることが有効である。図
5は、基準電圧の変動値の標準偏差とフィラーの最大粒
径の関係を示す図である。この図は、図4の、25℃で
の標準偏差を示したものである。電源用ICなどの半導
体集積回路装置において、−10℃から75℃の温度範
囲で、±0.5%精度で、不良率10ppmの基準電圧
回路を実現するためには、半導体集積回路装置の基準電
圧の変動値のばらつきを、4.5σで0.5%にしなけ
ればならない。
【0023】また、樹脂封止前後で、室温での基準電圧
の変動値の標準偏差σを、前記の半導体集積回路装置の
基準電圧の変動値のばらつき(4.5σ)より、1桁小
さくしなければならないことが経験的に知られている。
そのため、樹脂封止前後で、25℃での基準電圧の変動
値の標準偏差を0.05%としなければならない。従っ
て、図5において、基準電圧の変動値の標準偏差を0.
05パーセント以下とするためには、フィラーの最大粒
径を50μm以下としなければならないことが分かる。
勿論、このフィラーの最大粒径は小さい方が、基準電圧
の変動値の標準偏差は小さくなるので、45μm以下と
するとさらに好ましい。
【0024】一方、10μm未満となると、前記したよ
うに、フィラー入り樹脂5の成形がしにくくなるので、
10μm以上とする。また、実用的に好ましいのは、3
0μm以上である。つまり、前記の第1の実験結果か
ら、半導体集積回路装置の基準電圧回路の精度を±0.
5%以内とするためには、フィラーの最大粒径は10μ
m以上で、50μm以下とする。また、実用的には、3
0μm以上、45μm以下がさらに好ましい。
【0025】つぎに、第2の実験結果について説明す
る。図6は、基準電圧の変動値の標準偏差とフィラーの
充填率の関係を示す図である。フィラーの最大粒径は4
0μmであり、試料数は、各充填率で40個である。ま
た、基準電圧の測定温度は25℃の場合である。フィラ
ーの充填率が大きくなると、フィラー入り樹脂5の弾性
率が大きくなり、また、フィラー7aと半導体チップ4
の表面が接触する箇所が増えるために、基準電圧の変動
値の標準偏差は大きくなる。
【0026】また、充填率が70重量%以下となると、
基準電圧の変動値の標準偏差が大きくなる。これは、充
填率が70重量%以下となると、フィラー入り樹脂の粘
度が大きくなり、そのために、基準電圧の変動値のばら
つきが増大するものと推測される。また、充填率が50
重量%より小さくなると、フィラー入り樹脂の成形が粘
度の点で困難となる。
【0027】従って、前記したように、基準電圧の変動
値の標準偏差を0.05%以下とするためには、フィラ
ーの充填率を60重量%以上、84重量%以下とする。
また、70重量%以上、80重量%以下とすると標準偏
差が0.04%以下となりさらに好ましい。
【0028】
【発明の効果】この発明によれば、フィラー入り樹脂に
充填するフィラーの最大粒径を10μm以上で、50μ
m以下とすることで、樹脂封止前後の基準電圧の変動値
の標準偏差を0.05%以下とすることができる。この
標準偏差を0.05%とすることで、半導体集積回路装
置の基準電圧回路の精度を±0.5%とすることができ
る。
【0029】この発明によれば、フィラー入り樹脂に充
填するフィラーの充填率を50重量%から84重量%と
することで、樹脂封止前後の基準電圧の変動値の標準偏
差を0.05%以下とすることができる。この標準偏差
を0.05%することで、半導体集積回路装置の基準電
圧回路の精度を±0.5%とすることができる。つま
り、フィラーの最大粒径および充填率を前記範囲に設定
することで、半導体集積回路装置の特性の変動を抑制で
きる。
【図面の簡単な説明】
【図1】この発明の一実施例の半導体集積回路装置であ
り、(a)は要部断面図、(b)は(a)のA部拡大図
【図2】樹脂封止する前と後の基準電圧値の温度依存性
を示す図
【図3】図2の基準電圧の変動値と温度の関係を示した
【図4】基準電圧の変動値の標準偏差と温度の関係をフ
ィラーの最大粒径をパラメータにして示した図
【図5】基準電圧の変動値の標準偏差とフィラーの最大
粒径の関係を示す図
【図6】基準電圧の変動値の標準偏差とフィラーの充填
率の関係を示す図
【図7】従来の電源用ICの要部断面図
【図8】従来のフィラーの粒径分布図
【図9】粒径と応力の関係図
【符号の説明】
1 ダイパッド 2 外部導出端子 3 ワイヤ 4 半導体チップ 5 フィラー入り樹脂 6 樹脂 7、7a フィラー

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体チップを、フィラー入り樹脂で封止
    した半導体集積回路装置であって、該フィラーの最大粒
    径が10μm以上で、50μm以下であることを特徴と
    する半導体集積回路装置。
  2. 【請求項2】前記フィラーの最大粒径が30μmから4
    5μmであることを特徴とする請求項1に記載の半導体
    集積回路装置。
  3. 【請求項3】前記半導体チップが、基準電圧を発生する
    基準電圧回路を有することを特徴とする請求項1または
    2に記載の半導体集積回路装置。
  4. 【請求項4】半導体チップを、フィラー入り樹脂で封止
    した半導体集積回路装置の製造方法であって、該フィラ
    ーの最大粒径が10μm以上で、50μm以下であるフ
    ィラー入り樹脂により、前記半導体チップを封止する工
    程を含むことを特徴とする半導体集積回路装置の製造方
    法。
  5. 【請求項5】前記フィラーの樹脂に対する充填率が、5
    0重量%以上で、84%重量以下であることを特徴とす
    る請求項4に記載の半導体集積回路装置の製造方法。
JP2001159176A 2001-05-28 2001-05-28 半導体集積回路装置およびその製造方法 Withdrawn JP2002353381A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001159176A JP2002353381A (ja) 2001-05-28 2001-05-28 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001159176A JP2002353381A (ja) 2001-05-28 2001-05-28 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002353381A true JP2002353381A (ja) 2002-12-06

Family

ID=19002804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001159176A Withdrawn JP2002353381A (ja) 2001-05-28 2001-05-28 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002353381A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319656B2 (en) 2015-09-08 2019-06-11 Seiko Epson Corporation Semiconductor device and electronic apparatus encapsulated in resin with embedded filler particles

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261161A (ja) * 1986-05-08 1987-11-13 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPH09100393A (ja) * 1995-10-02 1997-04-15 Shin Etsu Chem Co Ltd 熱硬化性樹脂組成物及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261161A (ja) * 1986-05-08 1987-11-13 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPH09100393A (ja) * 1995-10-02 1997-04-15 Shin Etsu Chem Co Ltd 熱硬化性樹脂組成物及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319656B2 (en) 2015-09-08 2019-06-11 Seiko Epson Corporation Semiconductor device and electronic apparatus encapsulated in resin with embedded filler particles

Similar Documents

Publication Publication Date Title
US5207102A (en) Semiconductor pressure sensor
JPH0745642A (ja) 半導体装置
US5761957A (en) Semiconductor pressure sensor that suppresses non-linear temperature characteristics
JPS62149157A (ja) 半導体素子の封止構造
US11094619B2 (en) Package with component connected with carrier via spacer particles
US8624677B2 (en) Semiconductor device
JP2002353381A (ja) 半導体集積回路装置およびその製造方法
US20170062297A1 (en) Semi-hermetic semiconductor package
JPS63128020A (ja) 樹脂封止型半導体装置
JPH08111478A (ja) 樹脂封止型半導体装置
US10589986B2 (en) Packaging a sealed cavity in an electronic device
US20150171042A1 (en) Sensor package and manufacturing method
CN106505049B (zh) 半导体装置以及使用该半导体装置的电子设备
US20200013769A1 (en) Resistance circuit, oscillation circuit, and in-vehicle sensor apparatus
JP2002217369A (ja) 基準電圧半導体装置
US8134073B2 (en) Method and system for composite bond wires
KR100753424B1 (ko) 열팽창계수의 예측방법
JPS63108021A (ja) 樹脂封止型半導体装置
JPH05283561A (ja) 樹脂封止型半導体装置
JPS62261161A (ja) 樹脂封止形半導体装置
US20160351464A1 (en) Semiconductor device package
CN220552911U (zh) 电流传感器
CN220543020U (zh) 电流传感器
US20230008518A1 (en) Semiconductor package and manufacturing method therefor
Ku et al. The mechanical stress resistance capability of stress buffer structures in analog devices

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100720