JP2002344253A - Semiconductor integrated circuit device and optical pickup apparatus - Google Patents

Semiconductor integrated circuit device and optical pickup apparatus

Info

Publication number
JP2002344253A
JP2002344253A JP2001147761A JP2001147761A JP2002344253A JP 2002344253 A JP2002344253 A JP 2002344253A JP 2001147761 A JP2001147761 A JP 2001147761A JP 2001147761 A JP2001147761 A JP 2001147761A JP 2002344253 A JP2002344253 A JP 2002344253A
Authority
JP
Japan
Prior art keywords
transistor
amplifier
light receiving
base
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001147761A
Other languages
Japanese (ja)
Inventor
Yoshihiro Otsuka
芳廣 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001147761A priority Critical patent/JP2002344253A/en
Publication of JP2002344253A publication Critical patent/JP2002344253A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a low cost semiconductor integrated circuit device that is a light reception amplifier circuit being integrated monolithically, stably operates in a high-frequency region, and at the same time, has superior response properties. SOLUTION: This semiconductor integrated circuit device has a differential amplifier 2, that inputs a reference voltage Vref to a non-inverted input terminal via a resistor R1, inputs a current Ip sent by a photodiode 3 to a noninverted input terminal, and outputs a voltage Vout corresponding to the value of the current Ip to an output terminal; a resistor R2 that performs the negative feedback of the output voltage Vout , and an NPN type transistor Q1, where an emitter is connected to the connection point between the output terminal of the differential amplifier 2 and the resistor R2, a base is connected to the connection point between the inverted input terminal of the differential amplifier 2 and resistor R2; and a collector is connected to a terminal 5, where a specific voltage Vcc is applied.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、受光素子が送出す
る電流を入力しその電流値に応じた電圧を出力する増幅
器を備える半導体集積回路装置及びこれを用いた光ピッ
クアップ装置に関するものである。特に高周波領域で用
いられる半導体集積回路装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device having an amplifier for inputting a current sent from a light receiving element and outputting a voltage corresponding to the current value, and an optical pickup device using the same. In particular, the present invention relates to a semiconductor integrated circuit device used in a high frequency region.

【0002】[0002]

【従来の技術】半導体レーザ等の光ビームを光ディスク
等の記録媒体に照射して記録再生を行う光ピックアップ
装置は、記憶媒体が反射するレーザー光を受光して電流
を出力するフォトダイオードと、該フォトダイオードが
送出する電流を入力しその電流値に応じた電圧を出力す
る受光アンプ回路と、を備えている。従来の受光アンプ
回路の構成を図5に示す。
2. Description of the Related Art An optical pickup device for irradiating a recording medium such as an optical disk with a light beam such as a semiconductor laser to perform recording and reproduction is provided with a photodiode which receives a laser beam reflected by the storage medium and outputs a current, and a photodiode. A light-receiving amplifier circuit that inputs a current sent by the photodiode and outputs a voltage corresponding to the current value. FIG. 5 shows a configuration of a conventional light receiving amplifier circuit.

【0003】端子1が抵抗R1を介して差動増幅器2の
非反転入力端子に接続される。そして、フォトダイオー
ド3のカソードが差動増幅器2の反転入力端子に接続さ
れる。尚、フォトダイオード3のアノードはグランドに
接続されている。また、差動増幅器2の出力端子は端子
4に接続され、差動増幅器2の出力端子と端子4との接
続点には抵抗R2の一端及び容量6の一端が接続され
る。そして、抵抗R2の他端及び容量6の他端が、フォ
トダイオード3のカソードと差動増幅器2の反転入力端
子との接続点に接続される。
A terminal 1 is connected to a non-inverting input terminal of a differential amplifier 2 via a resistor R1. Then, the cathode of the photodiode 3 is connected to the inverting input terminal of the differential amplifier 2. Incidentally, the anode of the photodiode 3 is connected to the ground. Further, the output terminal of the differential amplifier 2 is connected to the terminal 4, and one end of the resistor R2 and one end of the capacitor 6 are connected to a connection point between the output terminal of the differential amplifier 2 and the terminal 4. The other end of the resistor R2 and the other end of the capacitor 6 are connected to a connection point between the cathode of the photodiode 3 and the inverting input terminal of the differential amplifier 2.

【0004】次に、このような構成の受光アンプ回路の
動作について説明する。端子1には基準電圧Vrefが印
加される。従って、差動増幅器2の非反転入力端子に入
力される電流をI1、差動増幅器2の非反転入力端子の
電位をV+すると、(1)式が成り立つ。ただし、r1
抵抗R1の抵抗値である。 V+=Vref−I1×r1…(1)
Next, the operation of the light receiving amplifier circuit having such a configuration will be described. A reference voltage Vref is applied to the terminal 1. Therefore, when the current input to the non-inverting input terminal of the differential amplifier 2 is I 1 and the potential of the non-inverting input terminal of the differential amplifier 2 is V + , the expression (1) is established. However, r 1 is the resistance value of the resistor R1. V + = V ref -I 1 × r 1 (1)

【0005】また、フォトダイオード3は光を受光する
とその光の強度に応じた電流Ipを出力する。
When receiving light, the photodiode 3 outputs a current Ip corresponding to the intensity of the light.

【0006】ここで、差動増幅器2の出力端子から出力
される電圧(以下、出力電圧という)をVout、差動増
幅器2の反転入力端子に入力される電流をI2、差動増
幅器2の反転入力端子の電位をV-とすると、出力電圧
outは抵抗R2を介して差動増幅器2に負帰還されて
いるので、フォトダイオード3が光を受光していないと
きは(2)式が成り立つ。ただし、r2は抵抗R2の抵
抗値である。 Vout=V-+I2×r2…(2)
Here, the voltage output from the output terminal of the differential amplifier 2 (hereinafter referred to as the output voltage) is V out , the current input to the inverting input terminal of the differential amplifier 2 is I 2 , Assuming that the potential of the inverting input terminal is V , the output voltage V out is negatively fed back to the differential amplifier 2 via the resistor R2. Therefore, when the photodiode 3 does not receive light, the equation (2) is used. Holds. However, r 2 is the resistance value of the resistor R2. V out = V - + I 2 × r 2 ... (2)

【0007】さらに、差動増幅器2の非反転入力端子及
び反転入力端子は仮想接地点であるので、(3)式が成
り立つ。 V+−V-=0…(3) 差動増幅器2の非反転入力端子に入力される電流と反転
入力端子に入力される電流は等しいとすると、(4)式
が成り立つ。 I1=I2…(4)
Further, since the non-inverting input terminal and the inverting input terminal of the differential amplifier 2 are virtual ground points, the equation (3) holds. V + −V = 0 (3) Assuming that the current input to the non-inverting input terminal of the differential amplifier 2 is equal to the current input to the inverting input terminal, Expression (4) holds. I 1 = I 2 (4)

【0008】そうすると、(1)式〜(4)式によっ
て、出力電圧Voutは次の(5)式のように表される。 Vout=V-+I2×r2 =V++I1×r2 =(Vref−I1×r1)+I1×r2 =Vref+I1(r2−r1)…(5)
Then, the output voltage V out is expressed by the following equation (5) according to the equations (1) to (4). V out = V - + I 2 × r 2 = V + + I 1 × r 2 = (V ref -I 1 × r 1) + I 1 × r 2 = V ref + I 1 (r 2 -r 1) ... (5)

【0009】従って、抵抗R1の抵抗値r1と抵抗R2
の抵抗値r2を等しくすることで、抵抗R2が出力電圧
outを負帰還させることによって生じるオフセット電
圧(=I2×r2)を補正することができる。これによ
り、フォトダイオード3が光を受光していないときの出
力電圧Voutの値が基準電圧Vrefと一致する。
Therefore, the resistance value r 1 of the resistor R1 and the resistance R2
The resistance value by equal r 2, it is possible to resistor R2 to correct the offset voltage (= I 2 × r 2) caused by the negative feedback output voltage V out. As a result, the value of the output voltage Vout when the photodiode 3 does not receive light matches the reference voltage Vref .

【0010】次に、フォトダイオード3が光を受光して
いるときについて説明する。このとき、抵抗R2と差動
増幅器2の反転入力端子との接続点からフォトダイオー
ド3側に電流Ipが引き抜かれるので、抵抗R2を流れ
る電流は(I2+IP)となり、(6)式が成り立つ。 Vout=V-+(Ip+I2)×r2…(6)
Next, a case where the photodiode 3 is receiving light will be described. At this time, since the current I p is withdrawn from the connection point between the inverting input terminal of a resistor R2 and a differential amplifier 2 to the photodiode 3 side, the current flowing through the resistor R2 (I 2 + I P), and the (6) Holds. V out = V - + (I p + I 2) × r 2 ... (6)

【0011】また、上述した(1)式、(3)式、
(4)式を用いると、出力電圧Voutは(7)式のよう
に表すことができる。尚、上述したようにr1=r2とし
ている。 Vout=Vref+Ip×r2…(7)
Further, the above equations (1), (3),
Using equation (4), the output voltage V out can be expressed as equation (7). Note that r 1 = r 2 as described above. V out = V ref + I p × r 2 (7)

【0012】そして、抵抗R2に並列接続された容量6
が負帰還の位相を補償している。これにより、高周波領
域における受光アンプ回路の動作が安定する。
The capacitor 6 connected in parallel to the resistor R2
Compensates for the phase of the negative feedback. Thereby, the operation of the light receiving amplifier circuit in the high frequency region is stabilized.

【0013】一方、光ピックアップ装置に設けられる受
光アンプ回路は小型化・低コスト化のため、一般にモノ
リシック集積回路によって構成される。図5の受光アン
プ回路をモノリシック集積回路にすると、容量6はシリ
コン窒化膜等の絶縁膜で構成しなければならない。この
ため、絶縁膜を形成するプロセスが追加する必要が生
じ、製造コストの増大を招いてしまっていた。
On the other hand, the light receiving amplifier circuit provided in the optical pickup device is generally constituted by a monolithic integrated circuit for miniaturization and cost reduction. When the light receiving amplifier circuit of FIG. 5 is a monolithic integrated circuit, the capacitor 6 must be formed of an insulating film such as a silicon nitride film. For this reason, it is necessary to add a process for forming an insulating film, which has led to an increase in manufacturing cost.

【0014】そこで、図6に示すような受光アンプ回路
が提案されている。図6の受光アンプ回路はモノリシッ
ク半導体集積回路装置であり、フォトダイオード3が接
続されている。尚、図6において、図5と同一の部分に
は同一の符号を付し、説明を省略する。図6の受光アン
プ回路が図5の受光アンプ回路と異なる点は、容量6の
代わりに、NPN形トランジスタQ8を設けた点であ
る。トランジスタQ8のエミッタは差動増幅器2の出力
端子と抵抗R2との接続点に接続され、トランジスタQ
8のベース及びコレクタは差動増幅器2の反転入力端子
と抵抗R2との接続点に接続される。また、受光アンプ
回路が形成されるシリコンチップ基板(以下、基板とい
う)はグランド電位であって、フォトダイオード3はP
型基板とN型エピタキシャル層のPN接合で構成され、
フォトダイオード3のアノードは基板の電位すなわち、
グランド電位となる。
Therefore, a light receiving amplifier circuit as shown in FIG. 6 has been proposed. 6 is a monolithic semiconductor integrated circuit device, to which a photodiode 3 is connected. In FIG. 6, the same portions as those in FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted. 6 differs from the light receiving amplifier circuit of FIG. 5 in that an NPN transistor Q8 is provided instead of the capacitor 6. The emitter of the transistor Q8 is connected to the connection point between the output terminal of the differential amplifier 2 and the resistor R2.
The base and collector of the differential amplifier 8 are connected to a connection point between the inverting input terminal of the differential amplifier 2 and the resistor R2. The silicon chip substrate on which the light receiving amplifier circuit is formed (hereinafter referred to as the substrate) is at ground potential, and the photodiode 3 is at P
It consists of a PN junction of a mold substrate and an N-type epitaxial layer,
The anode of the photodiode 3 has the potential of the substrate, that is,
It becomes the ground potential.

【0015】このような構成にすると、トランジスタQ
8のベース−エミッタ間容量を位相補償容量とすること
ができる。また、差動増幅器2が備えるトランジスタを
形成するプロセスで同時にトランジスタQ8を形成する
ことができるので、製造コストは増大しない。
With such a configuration, the transistor Q
8 can be used as the phase compensation capacitance. Further, since the transistor Q8 can be formed simultaneously with the process of forming the transistor included in the differential amplifier 2, the manufacturing cost does not increase.

【0016】そして、受光アンプ回路の遮断周波数fc
はフォトダイオード3の応答速度が十分に速いときは、
(8)式のように表される。ただし、r2は抵抗R2の
抵抗値、CBEはトランジスタQ8のベース−エミッタ間
容量である。 fc=1/(2π×r2×CBE)…(8)
The cutoff frequency f c of the light receiving amplifier circuit
When the response speed of the photodiode 3 is sufficiently fast,
It is expressed as in equation (8). However, the resistance value of r 2 are the resistance R2, C BE is the base of the transistor Q8 - a emitter capacitance. f c = 1 / (2π × r 2 × C BE ) (8)

【0017】光ピックアップ装置に用いられる受光アン
プ回路が備える抵抗R2の抵抗値r 2はフォトダイオー
ド3が受光するレーザー光の光量条件から30kΩ〜5
0kΩに設定されている。また、光ピックアップ装置に
用いられる受光アンプ回路は150MHz程度の遮断周
波数を持つことが要求されているので、上述した(8)
式よりトランジスタQ8のベース−エミッタ間容量CBE
を21fF〜35fFにする必要がある。尚、(8)式
から明らかなようにトランジスタQ8のベース−エミッ
タ間容量CBEが小さいほど受光アンプ回路の遮断周波数
は高くなる。
A light receiving amplifier used in an optical pickup device
Resistance r of the resistor R2 provided in the loop circuit TwoIs Photodaio
30 kΩ to 5 depending on the amount of laser light received by
It is set to 0 kΩ. Also, for optical pickup devices
The light receiving amplifier circuit used has a cutoff frequency of about 150 MHz.
Since it is required to have a wave number, the above (8)
From the equation, the base-emitter capacitance C of the transistor Q8 is obtained.BE
Needs to be 21 fF to 35 fF. In addition, equation (8)
As is clear from FIG.
Capacitance CBEThe smaller the is, the cutoff frequency of the light receiving amplifier circuit
Will be higher.

【0018】受光アンプ回路をモノリシック集積回路で
構成した場合、差動増幅器2内に設けられるトランジス
タのベース−エミッタ間容量は約10〜20fFであっ
て上記トランジスタQ8のベース−エミッタ間容量に近
い値なので、トランジスタQ8を差動増幅器2内に設け
られるトランジスタと同一の構造とすることができる。
When the light receiving amplifier circuit is constituted by a monolithic integrated circuit, the capacitance between the base and the emitter of the transistor provided in the differential amplifier 2 is about 10 to 20 fF, which is close to the capacitance between the base and the emitter of the transistor Q8. Therefore, the transistor Q8 can have the same structure as the transistor provided in the differential amplifier 2.

【0019】[0019]

【発明が解決しようとする課題】しかしながら、図6の
受光アンプ回路では、トランジスタQ8のコレクタ−基
板間の寄生容量CCGが差動増幅器2の反転入力端子と基
板との間に形成され、寄生容量CCGがフォトダイオード
3に並列接続された構成となる。
However, in the light receiving amplifier circuit of FIG. 6, a parasitic capacitance C CG between the collector and the substrate of the transistor Q8 is formed between the inverting input terminal of the differential amplifier 2 and the substrate, and The configuration is such that the capacitance C CG is connected in parallel to the photodiode 3.

【0020】図5の受光アンプ回路において、差動増幅
器2の応答速度が十分速いとき、受光アンプ回路の応答
速度はフォトダイオード3の接合容量Cjpdとフォトダ
イオード3の内部抵抗(フォトダイオードを構成する半
導体の抵抗)Rpdによって生じる積分回路によって決定
され、受光アンプ回路の遮断周波数fcは(9)式で表
される。 fc=1/(2π×Cjpd×Rpd)…(9)
In the light receiving amplifier circuit shown in FIG. 5, when the response speed of the differential amplifier 2 is sufficiently high, the response speed of the light receiving amplifier circuit is determined by the junction capacitance C jpd of the photodiode 3 and the internal resistance of the photodiode 3 (which constitutes the photodiode). to be determined by the integration circuit caused by the semiconductor resistor) R pd, the cutoff frequency f c of the light receiving amplifier circuit is expressed by equation (9). f c = 1 / (2π × C jpd × R pd ) (9)

【0021】一方、図6の受光アンプ回路では上述した
ように寄生容量CCGがフォトダイオード3に並列接続さ
れるので、フォトダイオード3の接合容量Cjpdが増え
たことと等価となる。これにより、(9)式から明らか
なように図6の受光アンプ回路では遮断周波数fcが小
さくなり、応答速度が低下してしまっていた。
On the other hand, in the light receiving amplifier circuit of FIG. 6, the parasitic capacitance C CG is connected in parallel to the photodiode 3 as described above, which is equivalent to an increase in the junction capacitance C jpd of the photodiode 3. Thus, (9) cut-off frequency f c is reduced in the light receiving amplifier circuit as is clear from FIG. 6 from expression, the response speed has fallen into drops.

【0022】本発明は、上記の問題点に鑑み、モノリシ
ックに集積された受光アンプ回路であって、高周波領域
で安定して動作するとともに低廉かつ応答性に優れた半
導体集積回路装置及びこれを用いた光ピックアップ装置
を提供することを目的とする。
In view of the above problems, the present invention is a monolithically integrated light receiving amplifier circuit, which operates stably in a high frequency region, is inexpensive and has excellent responsiveness, and uses the same. It is an object of the present invention to provide a conventional optical pickup device.

【0023】[0023]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体集積回路装置においては、受光
素子が送出する電流を入力し電圧を出力する増幅器と、
該増幅器の出力電圧を負帰還させる抵抗手段と、前記増
幅器の出力端と前記抵抗手段との接続点にエミッタが接
続され、前記増幅器の入力端と前記抵抗手段との接続点
にベースが接続され、所定の電圧が印加される端子にコ
レクタが接続されるNPN形トランジスタと、を備える
ようにする。
In order to achieve the above object, in a semiconductor integrated circuit device according to the present invention, an amplifier for inputting a current sent from a light receiving element and outputting a voltage,
A resistance means for negatively feeding back the output voltage of the amplifier, an emitter is connected to a connection point between the output terminal of the amplifier and the resistance means, and a base is connected to a connection point between the input terminal of the amplifier and the resistance means. , An NPN transistor having a collector connected to a terminal to which a predetermined voltage is applied.

【0024】また、他の構成としては、受光素子が送出
する電流を入力し電圧を出力する増幅器と、該増幅器の
出力電圧を負帰還させる抵抗手段と、前記増幅器の出力
端と前記抵抗手段との接続点にベースが接続され、前記
増幅器の入力端と前記抵抗手段との接続点にエミッタが
接続され、所定の電圧が印加される端子にコレクタが接
続されるNPN形トランジスタと、を備えるようにす
る。
Further, as another configuration, an amplifier for inputting a current sent from the light receiving element and outputting a voltage, a resistance means for negatively feeding back the output voltage of the amplifier, an output terminal of the amplifier and the resistance means, An NPN transistor having a base connected to a connection point of the above, an emitter connected to a connection point between the input terminal of the amplifier and the resistance means, and a collector connected to a terminal to which a predetermined voltage is applied. To

【0025】上記いずれかの構成の半導体集積回路装置
において、前記トランジスタを複数にしてもよく、前記
トランジスタのベース−エミッタ接合面積を前記増幅器
が備えるトランジスタのベース−エミッタ接合面積より
大きくしてもよい。
In the semiconductor integrated circuit device having any one of the above structures, the transistor may be plural, and the base-emitter junction area of the transistor may be larger than the base-emitter junction area of the transistor included in the amplifier. .

【0026】また、更に他の構成としては、受光素子が
送出する電流を入力し電圧を出力する増幅器と、該増幅
器の出力電圧を負帰還させる抵抗手段と、前記増幅器の
出力端と前記抵抗手段との接続点にベースが接続される
NPN形である第1のトランジスタと、前記増幅器の入
力端と前記抵抗手段との接続点にベースが接続されるN
PN形である第2のトランジスタと、を備え、前記第1
のトランジスタと前記第2のトランジスタのエミッタ同
士が接続され、コレクタ同士が所定の電圧が印加される
端子に接続されるようにする。
Further, as still another configuration, an amplifier for inputting a current sent from the light receiving element and outputting a voltage, a resistance means for negatively feeding back the output voltage of the amplifier, an output terminal of the amplifier and the resistance means A first transistor of an NPN type having a base connected to a connection point between the first transistor and the N-type transistor having a base connected to a connection point between the input terminal of the amplifier and the resistance means.
A second transistor of a PN type;
And the emitters of the second transistor are connected to each other, and the collectors are connected to a terminal to which a predetermined voltage is applied.

【0027】また、上記目的を達成するために、本発明
に係る光ピックアップ装置においては、記憶媒体に光ビ
ームを照射する手段と、前記記憶媒体からの反射光を受
光する受光素子と、該受光素子に接続される上記いずれ
かの構成の半導体集積回路装置と、を備えるようにす
る。
According to another aspect of the present invention, there is provided an optical pickup device for irradiating a light beam to a storage medium, a light receiving element for receiving light reflected from the storage medium, and a light receiving element. And a semiconductor integrated circuit device having any one of the above configurations connected to the element.

【0028】[0028]

【発明の実施の形態】本発明の一実施形態について図面
を参照して説明する。本発明に係る第一実施形態の受光
アンプ回路の構成を図1に示す。第一実施形態の受光ア
ンプ回路はモノリシック半導体集積回路装置であり、フ
ォトダイオード3が接続されている。また、NPN形ト
ランジスタQ1の構造は差動増幅器2内に設けられるN
PN形トランジスタと同一の構造とする。尚、図1にお
いて、図6と同一の部分には同一の符号を付し、説明を
省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a configuration of a light receiving amplifier circuit according to a first embodiment of the present invention. The light receiving amplifier circuit of the first embodiment is a monolithic semiconductor integrated circuit device, and has a photodiode 3 connected thereto. The structure of the NPN transistor Q1 is the same as that of the NPN transistor Q1 provided in the differential amplifier 2.
It has the same structure as a PN transistor. In FIG. 1, the same portions as those in FIG. 6 are denoted by the same reference numerals, and description thereof will be omitted.

【0029】トランジスタQ1のエミッタは差動増幅器
2の出力端子と抵抗R2との接続点に接続され、トラン
ジスタQ1のベースは差動増幅器2の反転入力端子と抵
抗R2との接続点に接続され、トランジスタQ1のコレ
クタは所定の電圧Vccが印加される端子5に接続され
る。また、基板をグランド電位とし、フォトダイオード
3のアノードはP型基板で構成されグランド電位とな
る。
The emitter of the transistor Q1 is connected to a connection point between the output terminal of the differential amplifier 2 and the resistor R2, and the base of the transistor Q1 is connected to a connection point between the inverting input terminal of the differential amplifier 2 and the resistor R2. The collector of the transistor Q1 is connected to a terminal 5 to which a predetermined voltage Vcc is applied. Further, the substrate is set to the ground potential, and the anode of the photodiode 3 is formed of a P-type substrate and has the ground potential.

【0030】このような構成にすると、フォトダイオー
ド3が光を受光し電流Ipを出力したとき、上述した
(7)式より出力電圧Voutは Vout=Vref+Ip×r
2であり、上述した(1)式および(3)式より差動増
幅器2の反転入力端子の電位V -はV-=Vref−I1×r
1であり、さらに電流Ipは電流I1に比べて十分大きく
抵抗値r1とr2とは等しいので、トランジスタQ1のベ
ース−エミッタ間容量に電圧VB(=r2×Ip)が逆バ
イアス電圧として印加されることになる。すなわち、フ
ォトダイオード3が光を受光し電流を出力しているとき
であってもトランジスタQ1は逆バイアスされる。これ
により、トランジスタQ1のベース−エミッタ間容量を
位相補償容量として用いることができる。これにより、
第一実施形態の受光アンプ回路は高周波領域で安定して
動作する。
With such a configuration, the photo diode
3 receives the light and the current IpOutput
From the equation (7), the output voltage VoutIs Vout= Vref+ Ip× r
TwoAnd the differential increase from the above equations (1) and (3).
The potential V of the inverting input terminal of the width unit 2 -Is V-= Vref-I1× r
1And the current IpIs the current I1Large enough compared to
Resistance value r1And rTwoIs equal to the threshold voltage of the transistor Q1,
Voltage V to the source-emitter capacitanceB(= RTwo× Ip) Is reverse
It will be applied as the bias voltage. That is,
When photodiode 3 receives light and outputs current
However, the transistor Q1 is reverse-biased. this
As a result, the base-emitter capacitance of the transistor Q1 is
It can be used as a phase compensation capacitor. This allows
The light receiving amplifier circuit of the first embodiment is stable in a high frequency region.
Operate.

【0031】そして、差動増幅器2に設けられるNPN
形トランジスタを形成するプロセスで同時にトランジス
タQ1を形成することができるので、製造コストは増大
しない。これにより、第一実施形態の受光アンプ回路は
低廉な回路となる。
The NPN provided in the differential amplifier 2
Since the transistor Q1 can be formed at the same time in the process of forming the transistor, the manufacturing cost does not increase. Thereby, the light receiving amplifier circuit of the first embodiment is a low-cost circuit.

【0032】また、トランジスタQ1のコレクタは所定
の電圧Vccが印加される端子5に接続されるので、トラ
ンジスタQ1のコレクタ−基板間に生じる寄生容量QCG
が端子5に接続されることになる。さらに、フォトダイ
オード3のカソードと端子5との間にはトランジスタQ
1のベース−コレクタ間容量CBCが形成される。すなわ
ち、ベース−コレクタ間容量CBCがフォトダイオード3
のカソードとVCC電位である端子5との間に付加され
る。これは、ベース−コレクタ間容量CBCがフォトダイ
オード3のカソードとグランドとの間に付加されたこと
と等価になる。ベース−コレクタ間容量CBCは寄生容量
CGよりも小さい値となるので、第一実施形態の受光ア
ンプ回路の遮断周波数は図6に示した従来の受光アンプ
回路の遮断周波数よりも大きくなる。すなわち、第一実
施形態の受光アンプ回路の応答速度は図6の従来の受光
アンプ回路より応答速度より速くなる。
Since the collector of the transistor Q1 is connected to the terminal 5 to which a predetermined voltage Vcc is applied, a parasitic capacitance Q CG generated between the collector of the transistor Q1 and the substrate.
Are connected to the terminal 5. Further, a transistor Q is provided between the cathode of the photodiode 3 and the terminal 5.
One base-collector capacitance C BC is formed. That is, the capacitance C BC between the base and the collector is
And the terminal 5 which is the Vcc potential. This is equivalent to adding the base-collector capacitance C BC between the cathode of the photodiode 3 and the ground. Since the base-collector capacitance C BC is smaller than the parasitic capacitance Q CG , the cutoff frequency of the light receiving amplifier circuit of the first embodiment is higher than the cutoff frequency of the conventional light receiving amplifier circuit shown in FIG. That is, the response speed of the light receiving amplifier circuit of the first embodiment is faster than the response speed of the conventional light receiving amplifier circuit of FIG.

【0033】次に、本発明に係る第二実施形態の受光ア
ンプ回路の構成を図2に示す。第二実施形態の受光アン
プ回路はモノリシック半導体集積回路装置であり、フォ
トダイオード3が接続されている。また、NPN形トラ
ンジスタQ2の構造は差動増幅器2内に設けられるNP
N形トランジスタと同一の構造とする。尚、図2におい
て、図1と同一の部分には同一の符号を付し、説明を省
略する。
Next, the configuration of a light receiving amplifier circuit according to a second embodiment of the present invention is shown in FIG. The light receiving amplifier circuit of the second embodiment is a monolithic semiconductor integrated circuit device, and has a photodiode 3 connected thereto. The structure of the NPN transistor Q2 is the same as that of the NPN transistor Q2 provided in the differential amplifier 2.
It has the same structure as the N-type transistor. In FIG. 2, the same portions as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0034】トランジスタQ2のベースは差動増幅器2
の出力端子と抵抗R2との接続点に接続され、トランジ
スタQ2のエミッタは差動増幅器2の反転入力端子と抵
抗R2との接続点に接続され、トランジスタQ2のコレ
クタは所定の電圧Vccが印加される端子5に接続され
る。また、基板をグランド電位とし、フォトダイオード
3のアノードはP型基板で構成されグランド電位とな
る。
The base of the transistor Q2 is the differential amplifier 2
Is connected to the connection point between the output terminal of the differential amplifier 2 and the resistor R2, the emitter of the transistor Q2 is connected to the connection point between the inverting input terminal of the differential amplifier 2 and the resistor R2, and the predetermined voltage Vcc is applied to the collector of the transistor Q2. Connected to the terminal 5. Further, the substrate is set to the ground potential, and the anode of the photodiode 3 is formed of a P-type substrate and has the ground potential.

【0035】このような構成にすると、フォトダイオー
ド3が光を受光し電流Ipを出力したとき、上述した
(7)式より出力電圧VoutはVout=Vref+Ip×r2
であり、上述した(1)式および(3)式より差動増幅
器2の反転入力端子の電位V-はV-=Vref−I1×r1
であり、さらに電流Ipは電流I1に比べて十分大きく抵
抗値r1とr2とは等しいので、トランジスタQ2のベー
ス−エミッタ間容量に電圧VB(=r2×Ip)が順バイ
アス電圧として印加されることになる。すなわち、フォ
トダイオード3が光を受光し電流を出力しているときト
ランジスタQ2は順バイアスされる。
[0035] With such a configuration, when the photodiode 3 outputs a current I p receives light, the output voltage V out from the aforementioned equation (7) V out = V ref + I p × r 2
From the above equations (1) and (3), the potential V of the inverting input terminal of the differential amplifier 2 is V = V ref −I 1 × r 1
Further, since the current I p is sufficiently larger than the current I 1 and the resistance values r 1 and r 2 are equal to each other, the voltage V B (= r 2 × I p ) is sequentially added to the base-emitter capacitance of the transistor Q2. It will be applied as a bias voltage. That is, when the photodiode 3 receives light and outputs a current, the transistor Q2 is forward-biased.

【0036】一方、トランジスタQ2が能動状態になる
ためにはベース−エミッタ間電圧が約0.7Vを越える
必要がある。また、光ピックアップ装置ではフォトダイ
オード3の出力する最大電流は約20μAに設定されて
いる。従って、抵抗R2の抵抗値r2を35kΩ(=
0.7V/20μA)以下とすれば、トランジスタQ2
は順バイアスされるが能動状態にはならない。
On the other hand, in order for transistor Q2 to be in an active state, the voltage between the base and the emitter needs to exceed about 0.7V. In the optical pickup device, the maximum current output from the photodiode 3 is set to about 20 μA. Accordingly, the resistance value r 2 of the resistor R2 35kΩ (=
0.7 V / 20 μA) or less, the transistor Q2
Are forward biased but do not become active.

【0037】そこで、第二実施形態の受光アンプ回路で
は抵抗R2の抵抗値r2を35kΩ以下に設定する。こ
れにより、トランジスタQ2のベース−エミッタ間容量
を位相補償量として用いることができるので、第二実施
形態の受光アンプ回路は高周波領域で安定して動作す
る。
[0037] Therefore, in the light receiving amplifier circuit of the second embodiment sets the resistance value r 2 of the resistors R2 below 35Keiomega. As a result, the base-emitter capacitance of the transistor Q2 can be used as a phase compensation amount, so that the light receiving amplifier circuit of the second embodiment operates stably in a high frequency region.

【0038】そして、差動増幅器2内に設けられるNP
N形トランジスタを形成するプロセスで同時にトランジ
スタQ2を形成することができるので、製造コストは増
大しない。これにより、第二実施形態の受光アンプ回路
は低廉な回路となる。
The NP provided in the differential amplifier 2
Since the transistor Q2 can be formed simultaneously in the process of forming the N-type transistor, the manufacturing cost does not increase. Thus, the light receiving amplifier circuit of the second embodiment is a low-cost circuit.

【0039】また、トランジスタQ2のコレクタは所定
の電圧Vccが印加される端子5に接続されるので、トラ
ンジスタQ2のコレクタ−基板間に発生する寄生容量Q
CGが端子5に接続されることになる。従って、寄生容量
CGはフォトダイオード3に並列接続されない。さら
に、フォトダイオード3のカソードにはトランジスタQ
2のエミッタが接続されるので、トランジスタQ2のベ
ース−コレクタ間容量C BCもフォトダイオード3に並列
接続されない。これにより、第二実施形態の受光アンプ
回路の遮断周波数は、図1に示した第一実施形態の受光
アンプ回路の遮断周波数より大きくなる。すなわち、第
二実施形態の受光アンプ回路の応答速度は、図1に示し
た第一実施形態の受光アンプ回路の応答速度より速くな
る。
The collector of the transistor Q2 is
Voltage VccIs connected to the terminal 5 to which
The parasitic capacitance Q generated between the collector of the transistor Q2 and the substrate
CGAre connected to the terminal 5. Therefore, the parasitic capacitance
QCGAre not connected to the photodiode 3 in parallel. Further
The cathode of the photodiode 3 has a transistor Q
2 are connected, the transistor Q2
Source-collector capacitance C BCAlso in parallel with photodiode 3
Not connected. Thereby, the light receiving amplifier of the second embodiment
The cutoff frequency of the circuit is the same as that of the first embodiment shown in FIG.
It becomes higher than the cutoff frequency of the amplifier circuit. That is,
The response speed of the light receiving amplifier circuit of the second embodiment is shown in FIG.
Faster than the response speed of the light receiving amplifier circuit of the first embodiment.
You.

【0040】次に、本発明に係る第三実施形態の受光ア
ンプ回路の構成を図3に示す。第三実施形態の受光アン
プ回路はモノリシック半導体集積回路装置であり、フォ
トダイオード3が接続されている。また、NPN形トラ
ンジスタQ3及びQ4の構造は差動増幅器2内に設けら
れるNPN形トランジスタと同一の構造とする。尚、図
3において、図1と同一の部分には同一の符号を付し、
説明を省略する。
Next, FIG. 3 shows a configuration of a light receiving amplifier circuit according to a third embodiment of the present invention. The light receiving amplifier circuit according to the third embodiment is a monolithic semiconductor integrated circuit device, to which a photodiode 3 is connected. The structures of the NPN transistors Q3 and Q4 are the same as those of the NPN transistors provided in the differential amplifier 2. In FIG. 3, the same parts as those in FIG.
Description is omitted.

【0041】トランジスタQ3のベースは差動増幅器2
の出力端子と抵抗R2との接続点に接続され、トランジ
スタQ4のベースは差動増幅器2の反転入力端子と抵抗
R2との接続点に接続される。そして、トランジスタQ
3及びQ4のエミッタ同士が接続され、トランジスタQ
3及びQ4のコレクタ同士がともに所定の電圧Vccが印
加される端子5に接続される。また、基板をグランド電
位とし、フォトダイオード3のアノードはP型基板で構
成されグランド電位となる。
The base of the transistor Q3 is the differential amplifier 2
And the base of the transistor Q4 is connected to a connection point between the inverting input terminal of the differential amplifier 2 and the resistor R2. And the transistor Q
3 and Q4 are connected to each other to form a transistor Q
The collectors of 3 and Q4 are both connected to a terminal 5 to which a predetermined voltage Vcc is applied. Further, the substrate is set to the ground potential, and the anode of the photodiode 3 is formed of a P-type substrate and has the ground potential.

【0042】このような構成にすると、フォトダイオー
ド3が光を受光し電流Ipを出力したとき、上述した
(7)式より出力電圧VoutはVout=Vref+Ip×r2
であり、上述した(1)式および(3)式より差動増幅
器2の反転入力端子の電位V-はV-=Vref−I1×r1
であり、さらに電流Ipは電流I1に比べて十分大きく抵
抗値r1とr2とは等しいので、トランジスタQ3のベー
ス−エミッタ間にかかるバイアス電圧とトランジスタQ
4のベース−エミッタ間にかかるバイアス電圧との合計
が電圧VB(=r2×Ip)となる。
[0042] With such a configuration, when the photodiode 3 outputs a current I p receives light, the output voltage V out from the aforementioned equation (7) V out = V ref + I p × r 2
From the above equations (1) and (3), the potential V of the inverting input terminal of the differential amplifier 2 is V = V ref −I 1 × r 1
Further, since the current I p is sufficiently larger than the current I 1 and the resistance values r 1 and r 2 are equal, the bias voltage applied between the base and the emitter of the transistor Q 3 and the transistor Q 3
4 and the bias voltage applied between the base and the emitter becomes the voltage V B (= r 2 × I p ).

【0043】このため、第三実施形態の受光アンプ回路
においては、トランジスタQ3がトランジスタQ4の働
きによって順バイアスされることはないので、抵抗R2
の抵抗値r2の設定最大値を第二実施形態の受光アンプ
回路での設定最大値である35kΩより大きくすること
ができる。
For this reason, in the light receiving amplifier circuit of the third embodiment, since the transistor Q3 is not forward biased by the action of the transistor Q4, the resistance R2
Possible setting maximum resistance r 2 be greater than 35kΩ is set maximum value of the light receiving amplifier circuit of the second embodiment.

【0044】抵抗R2に並列に接続される位相補償容量
はトランジスタQ3及びQ4のベース−エミッタ間容量
を直列に接続した合成容量となるので、第一及び第二実
施形態の受光アンプ回路よりも位相補償容量を小さくす
ることができる。
Since the phase compensation capacitance connected in parallel to the resistor R2 is a combined capacitance in which the base-emitter capacitances of the transistors Q3 and Q4 are connected in series, the phase compensation capacitance is higher than that of the light receiving amplifier circuits of the first and second embodiments. The compensation capacity can be reduced.

【0045】さらに、トランジスタQ3及びQ4のコレ
クタ−基板間容量を並列接続した合成容量CCG’がフォ
トダイオード3に並列接続されることがないので、第三
実施形態の受光アンプ回路の遮断周波数は図6に示した
従来の受光アンプ回路の遮断周波数よりも大きくするこ
とができる。すなわち、第三実施形態の受光アンプ回路
の応答速度は図6に示した従来の受光アンプ回路の応答
速度よりも速くなる。
Furthermore, since the combined capacitance C CG ′ in which the collector-substrate capacitances of the transistors Q 3 and Q 4 are connected in parallel is not connected in parallel to the photodiode 3, the cutoff frequency of the light receiving amplifier circuit of the third embodiment is The cutoff frequency of the conventional light receiving amplifier circuit shown in FIG. 6 can be made higher. That is, the response speed of the light receiving amplifier circuit of the third embodiment is faster than the response speed of the conventional light receiving amplifier circuit shown in FIG.

【0046】次に、本発明に係る第四実施形態の受光ア
ンプ回路の構成を図4に示す。第四実施形態の受光アン
プ回路はモノリシック半導体集積回路装置であり、フォ
トダイオード3が接続されている。また、NPN形トラ
ンジスタQ5、Q6、及びQ7の構造は差動増幅器2内
に設けられるNPN形トランジスタと同一の構造とす
る。尚、図4において、図1と同一の部分には同一の符
号を付し、説明を省略する。
Next, the configuration of a light receiving amplifier circuit according to a fourth embodiment of the present invention is shown in FIG. The light receiving amplifier circuit according to the fourth embodiment is a monolithic semiconductor integrated circuit device, to which a photodiode 3 is connected. The structures of the NPN transistors Q5, Q6, and Q7 are the same as those of the NPN transistors provided in the differential amplifier 2. In FIG. 4, the same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0047】トランジスタQ5、Q6、及びQ7のエミ
ッタは差動増幅器2の出力端子と抵抗R2との接続点に
接続され、トランジスタQ5、Q6、及びQ7のベース
は差動増幅器2の反転入力端子と抵抗R2との接続点に
接続される。そして、トランジスタQ5、Q6、及びQ
7のコレクタは所定の電圧Vccが印加される端子5に接
続される。また、基板をグランド電位とし、フォトダイ
オード3のアノードはP型基板で構成されグランド電位
となる。
The emitters of the transistors Q5, Q6, and Q7 are connected to the connection point between the output terminal of the differential amplifier 2 and the resistor R2, and the bases of the transistors Q5, Q6, and Q7 are connected to the inverting input terminal of the differential amplifier 2. It is connected to a connection point with the resistor R2. Then, the transistors Q5, Q6, and Q
The collector of 7 is connected to a terminal 5 to which a predetermined voltage Vcc is applied. Further, the substrate is set to the ground potential, and the anode of the photodiode 3 is formed of a P-type substrate and has the ground potential.

【0048】抵抗R2の両端にトランジスタQ5、Q
6、及びQ7を並列接続することで抵抗R2に並列に接
続される位相補償容量はトランジスタQ5、Q6、及び
Q7のベース−エミッタ間容量を並列接続した合成容量
となるので、位相補償容量の容量値を差動増幅回路2内
のトランジスタのベース−エミッタ間容量の整数倍で大
きくすることができる。
Transistors Q5 and Q5 are connected across resistor R2.
6 and Q7 connected in parallel, the phase compensation capacitance connected in parallel to the resistor R2 becomes a combined capacitance in which the base-emitter capacitances of the transistors Q5, Q6 and Q7 are connected in parallel, and thus the capacitance of the phase compensation capacitance The value can be increased by an integral multiple of the base-emitter capacitance of the transistor in the differential amplifier circuit 2.

【0049】さらに、トランジスタQ5、Q6、及びQ
7のコレクタ−基板間容量を並列接続した合成容量
CG’’がフォトダイオード3に並列接続されることが
ないので、第四実施形態の受光アンプ回路の遮断周波数
は図6に示した従来の受光アンプ回路の遮断周波数より
も大きくすることができる。すなわち、第四実施形態の
受光アンプ回路の応答速度は図6に示した従来の受光ア
ンプ回路の応答速度よりも速くなる。
Further, transistors Q5, Q6, and Q
7 of the collector - because the combined capacitance C CG connected in parallel between the substrates capacity '' is not be connected in parallel to the photodiode 3, the conventional cut-off frequency of the light receiving amplifier circuit of the fourth embodiment shown in FIG. 6 It can be higher than the cutoff frequency of the light receiving amplifier circuit. That is, the response speed of the light receiving amplifier circuit of the fourth embodiment is faster than the response speed of the conventional light receiving amplifier circuit shown in FIG.

【0050】尚、第一及び第四実施形態の受光アンプ回
路では抵抗R2に接続するトランジスタを差動増幅回路
2内のトランジスタと同一の構造としたので、上述した
ように第四実施形態の受光アンプ回路の位相補償容量の
値は第一実施形態の受光アンプ回路の位相補償容量の値
を整数倍にしかできなかった。そこで、第一実施形態の
受光アンプ回路が備えるトランジスタQ1のベース−エ
ミッタ接合面積を差動増幅回路2内に設けられるトラン
ジスタのベース−エミッタ接合面積よりも大きくするよ
うにしてもよい。ベース−エミッタ間容量はベース−エ
ミッタ接合面積に比例するので、このような構成にする
ことによって、位相補償容量の値を差動増幅回路2内に
設けられるトランジスタのベース−エミッタ間容量の整
数倍ではない値に設定することが可能となる。
In the light receiving amplifier circuits of the first and fourth embodiments, since the transistor connected to the resistor R2 has the same structure as the transistor in the differential amplifier circuit 2, the light receiving amplifier circuit of the fourth embodiment is used as described above. The value of the phase compensation capacitance of the amplifier circuit could only be an integral multiple of the value of the phase compensation capacitance of the light receiving amplifier circuit of the first embodiment. Therefore, the base-emitter junction area of the transistor Q1 included in the light receiving amplifier circuit of the first embodiment may be made larger than the base-emitter junction area of the transistor provided in the differential amplifier circuit 2. Since the base-emitter capacitance is proportional to the base-emitter junction area, such a configuration allows the value of the phase compensation capacitance to be an integral multiple of the base-emitter capacitance of the transistor provided in the differential amplifier circuit 2. It can be set to a value other than.

【0051】次に本発明に係る光ピックアップ装置の一
実施形態について説明する。本発明に係る光ピックアッ
プ装置は図1に示したフォトダイオード3及び第一実施
形態の受光アンプ回路を備えている。本発明に係る光ピ
ックアップ装置の光学系の構成を図7に示す。
Next, an embodiment of the optical pickup device according to the present invention will be described. The optical pickup device according to the present invention includes the photodiode 3 shown in FIG. 1 and the light receiving amplifier circuit of the first embodiment. FIG. 7 shows the configuration of the optical system of the optical pickup device according to the present invention.

【0052】半導体レーザ7から射出されるレーザ光は
コリメータレンズ8によって平行光となり、ビームスプ
リッタ9を透過し、1/4波長板10を経て対物レンズ
11によって集光される。この集光された光が光ディス
ク12によって反射し、対物レンズによって平行光とな
り、1/4波長板10を経てビームスプリッタ9を反射
し、集光レンズ13によって集光され、フォトダイオー
ド3に到達する。そして、第一実施形態の受光アンプ回
路(図7において図示せず)はフォトダイオード3の出
力電流に応じた電圧Voutを出力する。この出力電圧V
outに基づいて再生信号やフォーカシング誤差信号、ト
ラッキング誤差信号を検出することが可能となる。これ
により、光ディスクに記憶されている情報を再生するこ
とができる。
The laser light emitted from the semiconductor laser 7 becomes parallel light by the collimator lens 8, passes through the beam splitter 9, passes through the 波長 wavelength plate 10, and is focused by the objective lens 11. The condensed light is reflected by the optical disc 12, becomes parallel light by the objective lens, is reflected by the beam splitter 9 via the quarter-wave plate 10, is condensed by the condensing lens 13, and reaches the photodiode 3. . Then, the light receiving amplifier circuit (not shown in FIG. 7) of the first embodiment outputs a voltage Vout according to the output current of the photodiode 3. This output voltage V
It is possible to detect a reproduction signal, a focusing error signal, and a tracking error signal based on out . Thereby, the information stored in the optical disk can be reproduced.

【0053】本発明に係る光ピックアップ装置は、図1
に示した第一実施形態の受光アンプ回路を備えるので、
高周波領域で安定して動作するとともに低廉かつ応答速
度の速い光ピックアップ装置となる。
The optical pickup device according to the present invention has the structure shown in FIG.
Since the light receiving amplifier circuit of the first embodiment shown in FIG.
An optical pickup device which operates stably in a high frequency region and is inexpensive and has a high response speed is obtained.

【0054】[0054]

【発明の効果】本発明によると、受光素子が送出する電
流を入力し電圧を出力する増幅器と、増幅器の出力電圧
を負帰還させる抵抗手段と、増幅器の出力端と抵抗手段
との接続点にエミッタが接続され、増幅器の入力端と抵
抗手段との接続点にベースが接続され、所定の電圧が印
加される端子にコレクタが接続されるNPN形トランジ
スタと、を備えるので、トランジスタのベース−エミッ
タ間容量を位相補償容量とすることができる。これによ
り、高周波領域での動作が安定する。また、位相補償容
量を形成するのに製造プロセスを追加する必要がないの
で、低廉な半導体集積回路装置が実現する。さらに、位
相補償容量として用いるトランジスタのコレクタを所定
の電圧が印加される端子に接続しているので、トランジ
スタのコレクタ−基板間容量が受光素子に並列接続され
なくなる。これにより、半導体集積回路装置の応答速度
を速くすることができる。
According to the present invention, an amplifier for inputting a current sent by a light receiving element and outputting a voltage, a resistor for negatively feeding back the output voltage of the amplifier, and a connection point between the output terminal of the amplifier and the resistor are provided. An NPN transistor having an emitter connected thereto, a base connected to a connection point between the input terminal of the amplifier and the resistance means, and a collector connected to a terminal to which a predetermined voltage is applied, so that the base-emitter of the transistor is provided. The inter-capacitance can be used as the phase compensation capacitance. This stabilizes the operation in the high frequency range. Further, since it is not necessary to add a manufacturing process to form the phase compensation capacitance, a low-cost semiconductor integrated circuit device is realized. Furthermore, since the collector of the transistor used as the phase compensation capacitor is connected to the terminal to which a predetermined voltage is applied, the collector-substrate capacitance of the transistor is not connected in parallel to the light receiving element. Thereby, the response speed of the semiconductor integrated circuit device can be increased.

【0055】また、本発明によると、受光素子が送出す
る電流を入力し電圧を出力する増幅器と、増幅器の出力
電圧を負帰還させる抵抗手段と、増幅器の出力端と抵抗
手段との接続点にベースが接続され、増幅器の入力端と
抵抗手段との接続点にエミッタが接続され、所定の電圧
が印加される端子にコレクタが接続されるNPN形トラ
ンジスタと、を備えるので、抵抗手段の抵抗値をトラン
ジスタが能動状態にならない値に設定することで、トラ
ンジスタのベース−エミッタ間容量を位相補償容量とす
ることができる。これにより、高周波領域での動作が安
定する。また、位相補償容量を形成するのに製造プロセ
スを追加する必要がないので、低廉な半導体集積回路装
置を実現することができる。さらに、位相補償容量とし
て用いるトランジスタのコレクタを所定の電圧が印加さ
れる端子に接続しているので、トランジスタのコレクタ
−基板間容量が受光素子に並列接続されなくなる。これ
により、半導体集積回路装置の応答速度を速くすること
ができる。
Further, according to the present invention, an amplifier for inputting a current sent from a light receiving element and outputting a voltage, a resistance means for negatively feeding back the output voltage of the amplifier, and a connection point between the output terminal of the amplifier and the resistance means. An NPN transistor whose base is connected, whose emitter is connected to the connection point between the input terminal of the amplifier and the resistance means, and whose collector is connected to the terminal to which a predetermined voltage is applied, the resistance value of the resistance means Is set to a value that does not activate the transistor, the capacitance between the base and the emitter of the transistor can be used as the phase compensation capacitance. This stabilizes the operation in the high frequency range. Further, since it is not necessary to add a manufacturing process to form the phase compensation capacitance, a low-cost semiconductor integrated circuit device can be realized. Furthermore, since the collector of the transistor used as the phase compensation capacitor is connected to the terminal to which a predetermined voltage is applied, the collector-substrate capacitance of the transistor is not connected in parallel to the light receiving element. Thereby, the response speed of the semiconductor integrated circuit device can be increased.

【0056】また、本発明によると、受光素子が送出す
る電流を入力し電圧を出力する増幅器と、増幅器の出力
電圧を負帰還させる抵抗手段と、増幅器の出力端と抵抗
手段との接続点にベースが接続されるNPN形である第
1のトランジスタと、増幅器の入力端と前記抵抗手段と
の接続点にベースが接続されるNPN形である第2のト
ランジスタと、を備え、第1のトランジスタと第2のト
ランジスタのエミッタ同士が接続され、コレクタ同士が
所定の電圧が印加される端子に接続されるので、抵抗手
段に並列に接続される位相補償容量の容量値は第1及び
第2のトランジスタのベース−エミッタ間容量を直列に
接続した容量値となる。これにより、位相補償容量の容
量値を1個のトランジスタのベース−エミッタ間容量の
容量値より小さくすることができ、位相補償容量の容量
値の設計に関する選択幅が拡がる。
Further, according to the present invention, an amplifier for inputting a current sent from a light receiving element and outputting a voltage, a resistance means for negatively feeding back the output voltage of the amplifier, and a connection point between the output terminal of the amplifier and the resistance means. A first transistor having an NPN type having a base connected thereto, and a second transistor having an NPN type having a base connected to a connection point between an input terminal of the amplifier and the resistor means; And the emitters of the second transistor are connected to each other, and the collectors are connected to a terminal to which a predetermined voltage is applied. Therefore, the capacitance values of the phase compensation capacitors connected in parallel to the resistance means are the first and second values. The capacitance value is obtained by connecting the base-emitter capacitance of the transistor in series. As a result, the capacitance value of the phase compensation capacitor can be made smaller than the capacitance value of the base-emitter capacitance of one transistor, and the selection range for designing the capacitance value of the phase compensation capacitor is expanded.

【0057】また、本発明によると、抵抗手段に並列接
続されるトランジスタが複数あるので、抵抗手段に並列
に接続される位相補償容量の容量値は複数のトランジス
タのベース−エミッタ間容量を並列接続した容量値とな
る。これにより、位相補償容量の容量値を1個のトラン
ジスタのベース−エミッタ間容量の容量値より大きくす
ることができ、位相補償容量の容量値の設計に関する選
択幅が拡がる。
Further, according to the present invention, since there are a plurality of transistors connected in parallel to the resistance means, the capacitance value of the phase compensation capacitance connected in parallel to the resistance means is obtained by connecting the base-emitter capacitances of the plurality of transistors in parallel. It becomes the capacitance value that was obtained. As a result, the capacitance value of the phase compensation capacitor can be made larger than the capacitance value of the base-emitter capacitance of one transistor, and the selection range for designing the capacitance value of the phase compensation capacitor is expanded.

【0058】また、本発明によると、抵抗手段に並列接
続されるトランジスタのベース−ミッタ接合面積が増幅
器に設けられるトランジスタのベース−エミッタ接合面
積より大きいので、抵抗手段に並列に接続される位相補
償容量の容量値を増幅器に設けられるトランジスタのベ
ース−エミッタ間容量の整数倍でない値に設定でき、位
相補償容量の容量値の設計に関する選択幅が拡がる。
According to the present invention, since the base-mitter junction area of the transistor connected in parallel to the resistance means is larger than the base-emitter junction area of the transistor provided in the amplifier, the phase compensation connected in parallel to the resistance means is provided. The capacitance value of the capacitance can be set to a value that is not an integral multiple of the capacitance between the base and the emitter of the transistor provided in the amplifier, and the selection range for designing the capacitance value of the phase compensation capacitance is expanded.

【0059】また、本発明に係る光ピックアップ装置に
よると、記憶媒体に光ビームを照射する手段と、記憶媒
体からの反射光を受光する受光素子と、該受光素子に接
続される上記半導体集積回路装置と、を備えるので、高
周波領域で安定して動作するとともに低廉で応答速度が
速い光ピックアップ装置を実現することができる。
According to the optical pickup device of the present invention, the means for irradiating the storage medium with a light beam, the light receiving element for receiving the reflected light from the storage medium, and the semiconductor integrated circuit connected to the light receiving element Device, it is possible to realize an optical pickup device that operates stably in a high-frequency region, is inexpensive, and has a high response speed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る第一実施形態の受光アンプ
回路の構成を示す図である。
FIG. 1 is a diagram illustrating a configuration of a light receiving amplifier circuit according to a first embodiment of the present invention.

【図2】 本発明に係る第二実施形態の受光アンプ
回路の構成を示す図である。
FIG. 2 is a diagram illustrating a configuration of a light receiving amplifier circuit according to a second embodiment of the present invention.

【図3】 本発明に係る第三実施形態の受光アンプ
回路の構成を示す図である。
FIG. 3 is a diagram showing a configuration of a light receiving amplifier circuit according to a third embodiment of the present invention.

【図4】 本発明に係る第四実施形態の受光アンプ
回路の構成を示す図である。
FIG. 4 is a diagram illustrating a configuration of a light receiving amplifier circuit according to a fourth embodiment of the present invention.

【図5】 従来の受光アンプ回路の構成を示す図で
ある。
FIG. 5 is a diagram showing a configuration of a conventional light receiving amplifier circuit.

【図6】 従来の受光アンプ回路の他の構成を示す
図である。
FIG. 6 is a diagram showing another configuration of a conventional light receiving amplifier circuit.

【図7】 本発明に係る光ピックアップ装置の光学
系の構成を示す図である。
FIG. 7 is a diagram showing a configuration of an optical system of the optical pickup device according to the present invention.

【符号の説明】[Explanation of symbols]

1、4、5 端子 2 差動増幅器 3 フォトダイオード 6 容量 7 半導体レーザ 8 コリメータレンズ 9 ビームスプリッタ 10 1/4波長板 11 対物レンズ 12 光ディスク CCG 寄生容量 R1、R2 抵抗 Q1〜Q8 NPN形トランジスタ1, 4, 5 terminals 2 Differential amplifier 3 Photodiode 6 Capacitor 7 Semiconductor laser 8 Collimator lens 9 Beam splitter 10 Quarter-wave plate 11 Objective lens 12 Optical disk C CG parasitic capacitance R1, R2 Resistance Q1-Q8 NPN transistor

フロントページの続き Fターム(参考) 5D119 AA01 AA10 AA40 BA01 KA02 KA43 5J066 AA01 AA47 AA56 CA18 CA65 CA87 CA91 FA17 FA19 HA02 HA25 HA31 HA44 KA01 KA02 KA12 KA16 KA25 KA27 KA47 MA13 MA21 PD01 SA01 TA01 5J090 AA01 AA47 AA56 CA18 CA65 CA87 CA91 DN01 FA17 FA19 HA02 HA25 HA31 HA44 HN06 KA01 KA02 KA16 KA25 KA27 KA47 MA13 MA21 MN02 NN14 SA01 TA01 5J092 AA01 AA47 AA56 CA18 CA65 CA87 CA91 FA17 FA19 HA02 HA25 HA31 HA44 KA01 KA02 KA16 KA25 KA27 KA47 MA13 MA21 SA01 TA01 UL02 Continued on the front page F-term (reference) 5D119 AA01 AA10 AA40 BA01 KA02 KA43 5J066 AA01 AA47 AA56 CA18 CA65 CA87 CA91 FA17 FA19 HA02 HA25 HA31 HA44 KA01 KA02 KA12 KA16 KA25 KA27 KA47 MA13 MA21 PD01 SA01 CA01 A01CA01 DN01 FA17 FA19 HA02 HA25 HA31 HA44 HN06 KA01 KA02 KA16 KA25 KA27 KA47 MA13 MA21 MN02 NN14 SA01 TA01 5J092 AA01 AA47 AA56 CA18 CA65 CA87 CA91 FA17 FA19 HA02 HA25 HA31 HA44 KA01 KA02 KA16 MA01 KA25 KA25

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】受光素子が送出する電流を入力し電圧を出
力する増幅器と、 該増幅器の出力電圧を負帰還させる抵抗手段と、 前記増幅器の出力端と前記抵抗手段との接続点にエミッ
タが接続され、前記増幅器の入力端と前記抵抗手段との
接続点にベースが接続され、所定の電圧が印加される端
子にコレクタが接続されるNPN形トランジスタと、 を備えることを特徴とする半導体集積回路装置。
An amplifier for inputting a current sent from a light receiving element and outputting a voltage; a resistor for negatively feeding back an output voltage of the amplifier; an emitter connected to a connection point between an output terminal of the amplifier and the resistor. An NPN transistor having a base connected to a connection point between the input terminal of the amplifier and the resistance means, and a collector connected to a terminal to which a predetermined voltage is applied. Circuit device.
【請求項2】受光素子が送出する電流を入力し電圧を出
力する増幅器と、 該増幅器の出力電圧を負帰還させる抵抗手段と、 前記増幅器の出力端と前記抵抗手段との接続点にベース
が接続され、前記増幅器の入力端と前記抵抗手段との接
続点にエミッタが接続され、所定の電圧が印加される端
子にコレクタが接続されるNPN形トランジスタと、 を備えることを特徴とする半導体集積回路装置。
2. An amplifier for inputting a current sent by a light receiving element and outputting a voltage, a resistance means for negatively feeding back an output voltage of the amplifier, and a base at a connection point between an output terminal of the amplifier and the resistance means. An NPN transistor having an emitter connected to a connection point between the input terminal of the amplifier and the resistance means, and a collector connected to a terminal to which a predetermined voltage is applied. Circuit device.
【請求項3】受光素子が送出する電流を入力し電圧を出
力する増幅器と、 該増幅器の出力電圧を負帰還させる抵抗手段と、 前記増幅器の出力端と前記抵抗手段との接続点にベース
が接続されるNPN形である第1のトランジスタと、 前記増幅器の入力端と前記抵抗手段との接続点にベース
が接続されるNPN形である第2のトランジスタと、 を備え、 前記第1のトランジスタと前記第2のトランジスタのエ
ミッタ同士が接続され、コレクタ同士が所定の電圧が印
加される端子に接続されることを特徴とする半導体集積
回路装置。
3. An amplifier for inputting a current sent from a light receiving element and outputting a voltage, a resistance means for negatively feeding back an output voltage of the amplifier, and a base at a connection point between an output terminal of the amplifier and the resistance means. A first transistor of an NPN type to be connected, and a second transistor of an NPN type having a base connected to a connection point between the input terminal of the amplifier and the resistance means, wherein the first transistor And an emitter of the second transistor are connected to each other, and collectors are connected to terminals to which a predetermined voltage is applied.
【請求項4】前記トランジスタが複数である請求項1又
は請求項2に記載の半導体集積回路装置。
4. The semiconductor integrated circuit device according to claim 1, wherein said plurality of transistors are provided.
【請求項5】前記トランジスタのベース−エミッタ接合
面積が、前記増幅器に設けられるトランジスタのベース
−エミッタ接合面積より大きい請求項1又は請求項2に
記載の半導体集積回路装置。
5. The semiconductor integrated circuit device according to claim 1, wherein a base-emitter junction area of the transistor is larger than a base-emitter junction area of a transistor provided in the amplifier.
【請求項6】記憶媒体に光ビームを照射する手段と、前
記記憶媒体からの反射光を受光する受光素子と、該受光
素子に接続される請求項1〜5のいずれかに記載の半導
体集積回路装置と、を備えることを特徴とする光ピック
アップ装置。
6. A semiconductor integrated circuit according to claim 1, wherein said means for irradiating said storage medium with a light beam, a light receiving element for receiving reflected light from said storage medium, and said light receiving element are connected to said light receiving element. An optical pickup device comprising: a circuit device.
JP2001147761A 2001-05-17 2001-05-17 Semiconductor integrated circuit device and optical pickup apparatus Pending JP2002344253A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001147761A JP2002344253A (en) 2001-05-17 2001-05-17 Semiconductor integrated circuit device and optical pickup apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001147761A JP2002344253A (en) 2001-05-17 2001-05-17 Semiconductor integrated circuit device and optical pickup apparatus

Publications (1)

Publication Number Publication Date
JP2002344253A true JP2002344253A (en) 2002-11-29

Family

ID=18993190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001147761A Pending JP2002344253A (en) 2001-05-17 2001-05-17 Semiconductor integrated circuit device and optical pickup apparatus

Country Status (1)

Country Link
JP (1) JP2002344253A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203704A (en) * 2005-01-21 2006-08-03 Sharp Corp Light receiving amplifier element for optical pickup, optical pickup device using same, and bias circuit
CN1835392B (en) * 2005-03-18 2010-05-12 夏普株式会社 Light receiving amplifier circuit and optical pickup device having the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203704A (en) * 2005-01-21 2006-08-03 Sharp Corp Light receiving amplifier element for optical pickup, optical pickup device using same, and bias circuit
JP4515271B2 (en) * 2005-01-21 2010-07-28 シャープ株式会社 Light receiving amplifier element for optical pickup, optical pickup device using the same, and bias circuit
CN1835392B (en) * 2005-03-18 2010-05-12 夏普株式会社 Light receiving amplifier circuit and optical pickup device having the same

Similar Documents

Publication Publication Date Title
US7868702B2 (en) Photoreceiver/amplifier circuit, optical pickup device, and optical disk device
US7002881B2 (en) Light receiving amplification element
US7522487B2 (en) Light receiving amplifier circuit and optical pickup device having the same
US6049118A (en) Circuit built-in light-receiving element
US7427738B2 (en) Light-receiving amplifier and optical pickup device
JP2001202646A (en) Photodetector switching circuit
JPH10290127A (en) Current/voltage conversion ic and photoelectric conversion ic
de Jong et al. A DC-to-250 MHz current pre-amplifier with integrated photo-diodes in standard BiCMOS, for optical-storage systems
JP2002344253A (en) Semiconductor integrated circuit device and optical pickup apparatus
JP2008060271A (en) Optical semiconductor device and optical pickup device
JP3786556B2 (en) Receiver amplifier circuit
US20100283474A1 (en) Test circuit and optical pickup device
JP4230391B2 (en) Light receiving amplifier element, optical pickup device, and optical disk device
JP3142214B2 (en) Light receiving amplifier
JP3585772B2 (en) Current-voltage conversion device and light-receiving amplification device having this device
JP3535029B2 (en) Light receiving amplifier circuit
JPH06177663A (en) Optic/electric conversion transistor circuit
WO2002017402A2 (en) Wideband differential amplifier and summing circuit including such wideband differential amplifier
US7304542B2 (en) Photo-receiving amplifier element, optical pickup unit, and optical disk device
JP3317256B2 (en) Comparator circuit
JP2002344252A (en) Photoelectric current/voltage conversion circuit
JP2614294B2 (en) Light receiving semiconductor integrated circuit
JPH1188068A (en) Light receiving amplifier circuit
JP2000058901A (en) Current voltage conversion amplification circuit
JP4417034B2 (en) Reference voltage generator, light receiving amplifier circuit, and optical disk device