JP2002343877A - Method of manufacturing ic element - Google Patents

Method of manufacturing ic element

Info

Publication number
JP2002343877A
JP2002343877A JP2002020219A JP2002020219A JP2002343877A JP 2002343877 A JP2002343877 A JP 2002343877A JP 2002020219 A JP2002020219 A JP 2002020219A JP 2002020219 A JP2002020219 A JP 2002020219A JP 2002343877 A JP2002343877 A JP 2002343877A
Authority
JP
Japan
Prior art keywords
information carrier
layer
metal
coil
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002020219A
Other languages
Japanese (ja)
Other versions
JP2002343877A5 (en
Inventor
Shin Shimizu
伸 清水
Tetsushi Kawamura
哲士 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2002020219A priority Critical patent/JP2002343877A/en
Publication of JP2002343877A publication Critical patent/JP2002343877A/en
Publication of JP2002343877A5 publication Critical patent/JP2002343877A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing at high efficiency a high- performance IC element on which a coil is integrally formed. SOLUTION: Required conductive patterns 15, 16 containing antenna coils 3 are formed on a surface protective film 2 of a finished wafer 11 manufactured via prescribed processes. Then, the finished wafer 11, on which the required conductive patterns 15, 16 are formed, is scribed to obtain IC elements 1 on each of which an antenna coil 3 is integrally formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チップ上にコイル
が一体形成されたIC素子の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an IC element in which a coil is integrally formed on a chip.

【0002】[0002]

【従来の技術】従来より、所定形状の基体内にIC素子
と当該IC素子の端子部に電気的に接続されたアンテナ
コイルとを備え、リーダライタからの電力の受給及びリ
ーダライタとの間の信号の送受信を電磁波を用いて非接
触で行う非接触式の情報担体が知られている。この種の
情報担体としては、その外形により、カード形、コイン
形又はボタン形などがある。
2. Description of the Related Art Conventionally, an IC element and an antenna coil electrically connected to a terminal portion of the IC element are provided in a base having a predetermined shape, so that power is received from a reader / writer and the distance between the reader / writer and the reader / writer is reduced. 2. Description of the Related Art A non-contact information carrier that transmits and receives signals in a non-contact manner using electromagnetic waves is known. As this type of information carrier, there are a card shape, a coin shape, a button shape and the like depending on the outer shape.

【0003】従来、この種の情報担体としては、アンテ
ナコイルを基体にパターン形成したもの、或いは、巻線
からなるアンテナコイルを基体に担持したものが用いら
れているが、近年に至って、アンテナコイルとIC素子
との接続点の保護処理や防湿対策が不要で安価に作成で
きること、及び基体に曲げやねじれ等のストレスが作用
した場合にもコイルに断線を生じることがなく耐久性に
優れることから、IC素子自体にアンテナコイルが一体
形成されたIC素子を基体に搭載したものが提案されて
いる。
Heretofore, as this type of information carrier, a carrier in which an antenna coil is formed in a pattern on a base, or a carrier in which an antenna coil composed of a winding is carried on a base, has been used. It does not require protection treatment of the connection point between the IC and the IC element and does not require moisture proof measures, and can be manufactured at low cost. Also, even if stress such as bending or torsion is applied to the base, the coil does not break and has excellent durability. There has been proposed a device in which an IC element in which an antenna coil is integrally formed with the IC element itself is mounted on a base.

【0004】IC素子にアンテナコイルを形成する方法
としては、スパッタ法が用いられており、IC素子に一
体形成されたアンテナコイルの導体は、アルミニウムの
スパッタ膜から構成されている。
As a method of forming an antenna coil on an IC element, a sputtering method is used, and the conductor of the antenna coil integrally formed on the IC element is formed of a sputtered aluminum film.

【0005】[0005]

【発明が解決しようとする課題】ところで、アンテナコ
イルをIC素子に一体形成すると、アンテナコイルを基
体全体にパターン形成したり、巻線からなるアンテナコ
イルを基体に担持する場合に比べて、コイルの巻径や導
体幅が小さくなり、巻数についても自ずと限界があるた
め、リーダライタとの間の通信距離を大きくすることが
困難で、必要な通信距離を確保することできない場合が
ある。
By the way, when the antenna coil is formed integrally with the IC element, the antenna coil is formed in a pattern over the entire substrate or the coil of the coil is carried on the substrate. Since the winding diameter and the conductor width are reduced and the number of windings is naturally limited, it is difficult to increase the communication distance with the reader / writer, and the necessary communication distance may not be secured.

【0006】本発明は、かかる従来技術の不備を解消す
るためになされたものであって、その目的は、アンテナ
コイルが一体形成された高性能なIC素子を効率的に製
造する方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in order to solve the deficiencies of the prior art, and an object of the present invention is to provide a method for efficiently manufacturing a high-performance IC element in which an antenna coil is integrally formed. It is in.

【0007】[0007]

【課題を解決するための手段】本発明は、前記の課題を
達成するため、所定のプロセスを経て作製された完成ウ
エハの表面保護膜上にアンテナコイルを含む所要の導電
パターンを形成した後、当該所要の導電パターンが形成
された完成ウエハをスクライビングしてアンテナコイル
が一体形成されたIC素子を得るという構成にした。
According to the present invention, in order to achieve the above object, a required conductive pattern including an antenna coil is formed on a surface protection film of a completed wafer manufactured through a predetermined process. The completed wafer on which the required conductive pattern is formed is scribed to obtain an IC element integrally formed with an antenna coil.

【0008】このように、完成ウエハの表面保護膜上に
アンテナコイルを含む所要の導電パターンを形成する
と、個々のIC素子にアンテナコイルを形成する場合に
比べてコイルが一体形成されたIC素子を高能率に製造
でき、その製造コストを低減することができる。また、
ウエハに形成された全てのIC素子に対して均一な厚み
のアンテナコイルを高精度に形成することが可能になる
ので、通信特性のばらつきを少なくすることができる。
さらに、アンテナコイルを含む導電パターンや当該導電
パターンのもとになる導体膜は、スパッタ法、真空蒸着
法又はメッキ法などによって形成されるが、個々のIC
素子についてスパッタ法又は真空蒸着法及びメッキ法を
用いてアンテナコイルを形成すると、IC素子の外周部
に不要の導体が付着してIC素子の絶縁性が問題にな
る。これに対して、完成ウエハにコイルを含む所要の導
電パターンを形成した場合には、スパッタ時等において
完成ウエハの外周部に不要の導体が付着しても、該部は
不要部分としてもともと処分されるべき部分であるの
で、個々のIC素子の絶縁性が問題になることもない。
[0008] As described above, when a required conductive pattern including an antenna coil is formed on the surface protection film of a completed wafer, an IC element in which a coil is integrally formed is formed as compared with a case where an antenna coil is formed in each IC element. It can be manufactured with high efficiency, and its manufacturing cost can be reduced. Also,
Since it becomes possible to form an antenna coil having a uniform thickness with high accuracy for all the IC elements formed on the wafer, it is possible to reduce variations in communication characteristics.
Further, the conductive pattern including the antenna coil and the conductive film that forms the conductive pattern are formed by a sputtering method, a vacuum evaporation method, a plating method, or the like.
When an antenna coil is formed on a device by using a sputtering method, a vacuum evaporation method, and a plating method, an unnecessary conductor adheres to an outer peripheral portion of the IC device, and the insulating property of the IC device becomes a problem. On the other hand, when a required conductive pattern including a coil is formed on the completed wafer, even if an unnecessary conductor adheres to the outer peripheral portion of the completed wafer during sputtering or the like, the unnecessary portion is originally disposed as an unnecessary portion. Since this is the part to be performed, the insulation of the individual IC elements does not matter.

【0009】[0009]

【発明の実施の形態】〈IC素子〉まず、本発明に係る
方法によって製造されるIC素子の構成を、図1及び図
2に基づいて説明する。図1(a),(b),(c)は
IC素子の平面図、図2(a),(b)はIC素子の要
部断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS <IC Element> First, the structure of an IC element manufactured by the method according to the present invention will be described with reference to FIGS. 1A, 1B, and 1C are plan views of an IC element, and FIGS. 2A and 2B are cross-sectional views of main parts of the IC element.

【0010】本例のIC素子は、図1及び図2に示すよ
うに、IC素子1の入出力端子1aの形成面側に、酸化
シリコン膜や樹脂膜等の絶縁性の表面保護膜2を介し
て、矩形スパイラル形状のアンテナコイル3を一体に形
成してなる。
As shown in FIGS. 1 and 2, the IC element of this embodiment is provided with an insulating surface protective film 2 such as a silicon oxide film or a resin film on the side of the IC element 1 on which the input / output terminals 1a are formed. An antenna coil 3 having a rectangular spiral shape is formed integrally with the antenna coil.

【0011】図1(a)のIC素子1は、回路形成部4
を除く外周部にのみアンテナコイル3を形成したもので
あって、IC素子1に形成された回路とアンテナコイル
3との間における浮遊容量の発生を防止することがで
き、リーダライタからの電力の受給効率及びリーダライ
タとの間の信号の送受信効率を高めることができる。
The IC element 1 shown in FIG.
The antenna coil 3 is formed only on the outer peripheral portion except for the antenna coil 3, and it is possible to prevent the occurrence of stray capacitance between the antenna coil 3 and a circuit formed in the IC element 1, and to reduce the power from the reader / writer. The receiving efficiency and the efficiency of transmitting and receiving signals to and from the reader / writer can be improved.

【0012】図1(b)のIC素子1は、回路形成部4
と対向する部分までアンテナコイル3を形成したもので
あって、コイルの巻数を多くできることから、リーダラ
イタからの電力の受給効率及びリーダライタとの間の信
号の送受信効率を高めることができる。なお、図1
(b)の例においては、アンテナコイル3を回路形成部
4と対向する部分及びその外周部に形成したが、回路形
成部4と対向する部分にのみ形成することもできる。
The IC element 1 shown in FIG.
Since the antenna coil 3 is formed up to the portion opposed to the above, the number of turns of the coil can be increased, so that the efficiency of receiving power from the reader / writer and the efficiency of transmitting and receiving signals to and from the reader / writer can be improved. FIG.
In the example of (b), the antenna coil 3 is formed on the portion facing the circuit forming portion 4 and on the outer periphery thereof, but may be formed only on the portion facing the circuit forming portion 4.

【0013】図1(c)のIC素子1は、矩形スパイラ
ル形状に形成されたアンテナコイル3の角の部分を斜め
に面取りしたものであって、角部における電流集中を防
止してアンテナコイル3の抵抗値を低減することがで
き、リーダライタからの電力の受給効率及びリーダライ
タとの間の信号の送受信効率を高めることができる。面
取りの形状は円弧状にしても同様の効果を得ることがで
きる。また、面取りは各線の内周側及び外周側の双方に
施すことが好ましいが、外周側にのみ施した場合にも効
果がある。
The IC element 1 shown in FIG. 1 (c) is obtained by obliquely chamfering a corner portion of an antenna coil 3 formed in a rectangular spiral shape. Can be reduced, and the efficiency of receiving power from the reader / writer and the efficiency of transmitting and receiving signals to and from the reader / writer can be increased. The same effect can be obtained even if the shape of the chamfer is circular. In addition, it is preferable that the chamfering is performed on both the inner circumference side and the outer circumference side of each line, but the effect is also obtained when the chamfering is performed only on the outer circumference side.

【0014】いずれの場合にも、実用上十分な電力の供
給を受け、かつ、リーダライタとの間の通信特性を確保
するためには、前記アンテナコイル3の線幅を7μm以
上、線間距離を5μm以下、巻数を20ターン以上とす
ることが好ましい。
In any case, in order to receive a sufficient power supply for practical use and secure communication characteristics with the reader / writer, the line width of the antenna coil 3 must be 7 μm or more, Is preferably 5 μm or less and the number of turns is 20 or more.

【0015】IC素子1の入出力端子1aとアンテナコ
イル3との接続は、表面保護膜2に開設された透孔5を
介して行われる。この場合、アンテナコイル3の形成位
置が若干ずれた場合にも、入出力端子1aとアンテナコ
イル3との接続が確実に行われるように、図2(a)、
(b)に示す如く、透孔5の直径又は幅をアンテナコイ
ル3の線幅よりも小さくすることがより好ましい。
The connection between the input / output terminal 1a of the IC element 1 and the antenna coil 3 is made through a through hole 5 formed in the surface protection film 2. In this case, even if the formation position of the antenna coil 3 is slightly shifted, the connection between the input / output terminal 1a and the antenna coil 3 is ensured, as shown in FIG.
As shown in (b), it is more preferable that the diameter or the width of the through hole 5 is smaller than the line width of the antenna coil 3.

【0016】アンテナコイル3を構成する導体は、図2
(a)、(b)に示すように、金属スパッタ層又は金属
蒸着層6と金属めっき層7を含む多層構造になってい
る。図2(a)は、金属スパッタ層又は金属蒸着層6の
上面にのみ金属めっき層7を形成した例であり、図2
(b)は、金属スパッタ層又は金属蒸着層6の周面全体
に金属めっき層7を形成した例を示している。前記金属
スパッタ層又は金属蒸着層6及び金属めっき層7は、任
意の導電性金属をもって形成することができるが、比較
的安価で導電率が高いことから、金属スパッタ層又は金
属蒸着層6についてはアルミニウム、ニッケル、銅及び
クロムから選択される金属又はこれらの金属群から選択
される2種以上の金属の合金で形成することが好まし
く、均質な単層構造とするほか、異なる金属層又は合金
層を多層に積層した他層構造とすることもできる。一
方、前記金属めっき7は、銅で形成することが好まし
く、無電解めっき法又は電気めっき法若しくは精密電鋳
法により形成することができる。
The conductor forming the antenna coil 3 is shown in FIG.
As shown in (a) and (b), it has a multilayer structure including a metal sputtering layer or a metal deposition layer 6 and a metal plating layer 7. FIG. 2A shows an example in which the metal plating layer 7 is formed only on the upper surface of the metal sputtering layer or the metal deposition layer 6.
(B) shows an example in which the metal plating layer 7 is formed on the entire peripheral surface of the metal sputtering layer or the metal deposition layer 6. The metal sputter layer or metal deposition layer 6 and the metal plating layer 7 can be formed of any conductive metal, but are relatively inexpensive and have high conductivity. It is preferably formed of a metal selected from aluminum, nickel, copper and chromium, or an alloy of two or more metals selected from the group consisting of these metals. In addition to a uniform single-layer structure, different metal layers or alloy layers May be formed in a multi-layer structure of other layers. On the other hand, the metal plating 7 is preferably formed of copper, and can be formed by electroless plating, electroplating, or precision electroforming.

【0017】〈IC素子の製造方法〉以下、本発明に係
るIC素子製造方法の実施形態例を、図3乃至図6に基
づいて説明する。図3は所定のプロセス処理を経て完成
されたいわゆる完成ウエハの平面図、図4は本発明に係
るIC素子製造方法の第1例を示す工程図、図5は本発
明に係るIC素子製造方法の第2例を示す工程図、図6
はアンテナコイルを含む所要の導電パターンが形成され
た完成ウエハの平面図である。
<Method of Manufacturing IC Element> An embodiment of a method of manufacturing an IC element according to the present invention will be described below with reference to FIGS. FIG. 3 is a plan view of a so-called completed wafer completed through a predetermined process, FIG. 4 is a process diagram showing a first example of an IC element manufacturing method according to the present invention, and FIG. 5 is an IC element manufacturing method according to the present invention. FIG. 6 is a process diagram showing a second example of FIG.
FIG. 3 is a plan view of a completed wafer on which required conductive patterns including an antenna coil are formed.

【0018】図3に示すように、完成ウエハ11には、
最外周部を除く内周部分に多数個のIC素子用の回路4
が等間隔に形成されており、その回路形成面側には、所
要の表面保護膜2が形成されている(図4及び図5参
照)。
As shown in FIG. 3, the completed wafer 11 has
Circuits for multiple IC elements 4 on the inner periphery except the outermost periphery
Are formed at equal intervals, and a required surface protective film 2 is formed on the circuit forming surface side (see FIGS. 4 and 5).

【0019】図4に示す第1実施形態例に係るIC素子
製造方法では、まず図4(a)に示すように、完成ウエ
ハ11の回路形成面に形成された表面保護膜2上に、ア
ルミニウム又はアルミニウム合金若しくは銅又は銅合金
を用いて、金属スパッタ層又は金属蒸着層6を均一に形
成する。次いで、図4(b)に示すように、当該金属ス
パッタ層又は金属蒸着層6上にフォトレジスト層12を
均一に形成し、形成されたフォトレジスト層12にコイ
ルを含む所要のパターンが形成されたマスク13を被
せ、マスク13の外側から所定波長の光14を照射して
フォトレジスト層12を露光する。しかる後に露光され
たフォトレジスト層12の現像処理を行い、図4(c)
に示すように、フォトレジスト層12の露光部分を除去
して、前記金属スパッタ層又は金属蒸着層6の前記露光
パターンと対応する部分を露出させる。金属スパッタ層
又は金属蒸着層6の露出パターンには、図6に示すよう
に、リング状の電極部15と、前記各回路形成部4と対
向する部分に形成されたアンテナコイル3と、これら電
極部15と各アンテナコイル3とを連結するリード部1
6とが含まれる。次いで、前記電極部15を一方の電極
として、金属スパッタ層又は金属蒸着層6の露出部分に
電気めっき又は精密電鋳を施し、図4(d)に示すよう
に、金属スパッタ層又は金属蒸着層6の露出部分に金属
めっき層7を積層する。次いで、完成ウエハ11の表面
に付着したフォトレジスト層12をアッシング処理等に
よって除去し、図4(e)に示すように、均一な金属ス
パッタ層又は金属蒸着層6上に電極部15とアンテナコ
イル3とリード部16とを有する金属めっき層7が形成
された完成ウエハ11を得る。次いで、金属めっき層7
より露出した金属スパッタ層又は金属蒸着層6を選択的
にエッチングし、図4(f)に示すように、金属めっき
層7より露出した金属スパッタ層又は金属蒸着層6を除
去する。これによって、金属スパッタ層又は金属蒸着層
6と金属めっき層7とが共に図6に示す所要の導電パタ
ーンに形成された完成ウエハ11が得られる。最後に、
前記完成ウエハ11をスクライビングして、図1に示す
所要のIC素子1を得る。
In the method of manufacturing an IC device according to the first embodiment shown in FIG. 4, first, as shown in FIG. 4A, aluminum is formed on the surface protection film 2 formed on the circuit formation surface of the completed wafer 11. Alternatively, using an aluminum alloy, copper, or a copper alloy, the metal sputtering layer or the metal deposition layer 6 is formed uniformly. Next, as shown in FIG. 4B, a photoresist layer 12 is uniformly formed on the metal sputtering layer or the metal deposition layer 6, and a required pattern including a coil is formed on the formed photoresist layer 12. The photoresist layer 12 is exposed by irradiating the mask 13 with light 14 having a predetermined wavelength from outside the mask 13. After that, the exposed photoresist layer 12 is subjected to a developing process, and FIG.
As shown in FIG. 5, the exposed portion of the photoresist layer 12 is removed to expose a portion of the metal sputtered layer or the metal deposited layer 6 corresponding to the exposed pattern. As shown in FIG. 6, the exposed pattern of the metal sputtering layer or the metal deposition layer 6 includes a ring-shaped electrode portion 15, an antenna coil 3 formed in a portion facing each of the circuit forming portions 4, Lead part 1 for connecting part 15 and each antenna coil 3
6 are included. Next, using the electrode portion 15 as one electrode, electroplating or precision electroforming is performed on an exposed portion of the metal sputter layer or the metal deposition layer 6, and as shown in FIG. The metal plating layer 7 is laminated on the exposed portion of the metal layer 6. Next, the photoresist layer 12 adhered to the surface of the completed wafer 11 is removed by an ashing process or the like, and as shown in FIG. A completed wafer 11 on which the metal plating layer 7 having the leads 3 and the lead portions 16 is formed is obtained. Next, the metal plating layer 7
The exposed metal sputter layer or metal deposition layer 6 is selectively etched to remove the metal sputter layer or metal evaporation layer 6 exposed from the metal plating layer 7 as shown in FIG. As a result, a completed wafer 11 in which both the metal sputtered layer or the metal deposited layer 6 and the metal plated layer 7 are formed into the required conductive patterns shown in FIG. 6 is obtained. Finally,
By scribing the completed wafer 11, the required IC element 1 shown in FIG. 1 is obtained.

【0020】なお、前記実施形態例においては、金属め
っき層7の形成手段として電気めっき法又は精密電鋳法
を用いたが、かかる構成に代えて、無電解めっき法を用
いて前記金属めっき層7を形成することもできる。この
場合には、金属めっき層7の形成に電極を必要としない
ので、フォトレジスト層12の露光に際して、電極部1
5の形成とリード部16の形成が不要になる。
In the above-described embodiment, the electroplating method or the precision electroforming method is used as a means for forming the metal plating layer 7, but instead of such a configuration, the metal plating layer is formed by using an electroless plating method. 7 can also be formed. In this case, an electrode is not required for forming the metal plating layer 7, and therefore, when the photoresist layer 12 is exposed,
The formation of the lead 5 and the formation of the lead portion 16 become unnecessary.

【0021】無電解めっきは、化学めっきとも呼ばれ、
素地金属をめっき金属の金属塩溶液中に浸して金属イオ
ンを素地表面に析出させるもので、比較的簡単な設備で
密着力が強く均一で十分な厚みを有するめっき層が得ら
れるという特徴がある。前記金属塩は、めっきする金属
イオンの供給源となるものであり、銅をめっきする場合
には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液
として用いられる。銅などの金属イオンは、素地となる
金属スパッタ層又は金属蒸着層6上にのみに析出し、絶
縁性の表面保護層2上には析出しない。素地材は、めっ
き金属イオンに対してイオン化傾向が小さく、かつ、め
っき金属イオンの析出に対する触媒作用をもつ必要があ
る。このため、アルミニウムからなる金属スパッタ層又
は金属蒸着層6上に銅をめっきする場合には、アルミニ
ウム層の表面にニッケルを数μm以下の厚さに形成し、
硝酸亜鉛液に数秒間浸して亜鉛に置換する前処理を施す
ことが好ましい。
Electroless plating is also called chemical plating,
The base metal is immersed in a metal salt solution of the plating metal to deposit metal ions on the surface of the base metal, and the feature is that a relatively simple facility can be used to obtain a plating layer having a strong adhesion and a uniform and sufficient thickness. . The metal salt serves as a supply source of metal ions to be plated. When plating copper, a solution such as copper sulfate, cupric chloride, or copper nitrate is used as a plating solution. Metal ions such as copper are deposited only on the base metal sputtered layer or metal deposited layer 6 and not on the insulating surface protection layer 2. The base material needs to have a low ionization tendency with respect to the plating metal ions and have a catalytic action on the deposition of the plating metal ions. For this reason, when plating copper on the metal sputtered layer or the metal deposited layer 6 made of aluminum, nickel is formed on the surface of the aluminum layer to a thickness of several μm or less,
It is preferable to perform a pretreatment of immersing in a zinc nitrate solution for several seconds to replace with zinc.

【0022】一方、電気めっき法及び精密電鋳法は、め
っき金属のイオンを含むめっき浴中に金属スパッタ層又
は金属蒸着層6が形成された完成ウエハ11とめっき金
属からなる電極とを浸漬し、完成ウエハ11に形成され
た金属スパッタ層又は金属蒸着層6を陰極、めっき浴中
に浸漬された電極を陽極として電圧を印加し、めっき浴
中の金属イオンを金属スパッタ層又は金属蒸着層6の表
面に析出させる方法である。電気めっき法及び精密電鋳
法も、銅をめっきする場合には、硫酸銅、塩化第二銅、
硝酸銅等の溶液がめっき液として用いられる。
On the other hand, in the electroplating method and the precision electroforming method, the completed wafer 11 on which the metal sputtered layer or the metal deposited layer 6 is formed and the electrode made of the plated metal are immersed in a plating bath containing ions of the plated metal. A voltage is applied using the metal sputtered layer or the metal deposited layer 6 formed on the completed wafer 11 as a cathode and the electrode immersed in the plating bath as an anode to apply metal ions in the plating bath to the metal sputtered layer or the metal deposited layer 6. It is a method of precipitating on the surface of the. Electroplating and precision electroforming also use copper sulfate, cupric chloride,
A solution such as copper nitrate is used as a plating solution.

【0023】本例のIC素子製造方法は、完成ウエハ1
1にコイルを含む所要の導電パターンを形成し、しかる
後に完成ウエハ11をスクライビングして所要のIC素
子1を得るという構成にしたので、個々のIC素子にコ
イルを形成する場合に比べてコイルが一体形成されたI
C素子を高能率に製造でき、その製造コストを低減する
ことができる。また、ウエハに形成された全てのIC素
子に対して均一な厚みのコイルを高精度に形成すること
ができるので、通信特性のばらつきを小さくすることが
できる。さらに、個々のIC素子についてスパッタ法又
は真空蒸着法及びメッキ法を用いてコイルを形成する
と、IC素子の外周部に不要の導体が付着してIC素子
の絶縁性が問題になるが、完成ウエハ11にコイルを含
む所要の導電パターンを形成した場合には、スパッタ時
等において完成ウエハ11の外周部に不要の導体が付着
しても、該部は不要部分としてもともと処分されるべき
部分であるので、個々のIC素子の絶縁性に悪影響を与
えることもない。加えて、本例のIC素子製造方法は、
フォトレジスト層12がある状態で金属めっき層7の形
成を行い、しかる後に金属スパッタ層又は金属蒸着層6
の金属めっき層7が積層されていない部分をエッチング
によって除去するようにしたので、図2(a)に示すよ
うに、金属めっき層7が金属スパッタ層又は金属蒸着層
6の上面にのみ積層され、幅方向に広がらないので、精
密なアンテナコイル3を形成することができ、狭い面積
内に巻数の多いアンテナコイル3を形成することができ
る。
The method of manufacturing an IC device according to the present embodiment uses the completed wafer 1
1, a required conductive pattern including a coil is formed, and then the completed wafer 11 is scribed to obtain a required IC element 1. Therefore, the coil is formed as compared with the case where the coil is formed in each individual IC element. Integrated I
The C element can be manufactured with high efficiency, and the manufacturing cost can be reduced. Further, since a coil having a uniform thickness can be formed with high precision for all the IC elements formed on the wafer, it is possible to reduce variation in communication characteristics. Furthermore, if a coil is formed by sputtering or vacuum evaporation and plating for each IC element, unnecessary conductors adhere to the outer periphery of the IC element, causing a problem of insulation of the IC element. In the case where a required conductive pattern including a coil is formed on 11, even if an unnecessary conductor adheres to the outer peripheral portion of the completed wafer 11 at the time of sputtering or the like, this portion is a portion that should be originally disposed as an unnecessary portion. Therefore, there is no adverse effect on the insulating properties of the individual IC elements. In addition, the method of manufacturing an IC element of this example
The metal plating layer 7 is formed in a state where the photoresist layer 12 is present, and thereafter, the metal sputtering layer or the metal deposition layer 6 is formed.
Since the portion where the metal plating layer 7 is not laminated is removed by etching, the metal plating layer 7 is laminated only on the upper surface of the metal sputtering layer or the metal vapor deposition layer 6 as shown in FIG. Since the antenna coil 3 does not spread in the width direction, a precise antenna coil 3 can be formed, and the antenna coil 3 having a large number of turns can be formed in a small area.

【0024】一方、図5に示す第2実施形態例に係るI
C素子製造方法では、図5(a)に示すように、完成ウ
エハ11に形成された表面保護膜2上にフォトレジスト
層12を均一に形成し、形成されたフォトレジスト層1
2にコイルを含む所要のパターンが形成されたマスク1
3を被せ、マスク13の外側から所定波長の光14を照
射してフォトレジスト層12を露光する。しかる後に露
光されたフォトレジスト層12の現像処理を行い、図5
(b)に示すように、フォトレジスト層12の露光部分
を除去して、表面保護膜2の前記露光パターンと対応す
る部分を露出させる。フォトレジスト層12の露光パタ
ーンは、図6に示すように、電極部15とアンテナコイ
ル3とリード部16とを含む形状にすることができる。
次いで、現像処理後の完成ウエハ11をスパッタ装置又
は真空蒸着装置に装着し、図5(c)に示すように、前
記表面保護膜2の露出部分に金属スパッタ層又は金属蒸
着層6を形成する。次いで、図5(d)に示すように、
完成ウエハ11に付着したフォトレジスト層12をアッ
シング処理等によって除去した後、電極部15を一方の
電極として、金属スパッタ層又は金属蒸着層6に電気め
っきを施し、図5(e)に示すように、金属スパッタ層
又は金属蒸着層6の露出部分に金属めっき層7を積層す
る。最後に、前記完成ウエハ11をスクライビングし
て、図1に示す所要のIC素子1を得る。
On the other hand, according to the second embodiment shown in FIG.
In the method for manufacturing the C element, as shown in FIG. 5A, a photoresist layer 12 is uniformly formed on a surface protection film 2 formed on a completed wafer 11, and the formed photoresist layer 1 is formed.
A mask 1 in which a required pattern including a coil is formed in 2
3 and the photoresist layer 12 is exposed by irradiating light 14 having a predetermined wavelength from outside the mask 13. Thereafter, the exposed photoresist layer 12 is subjected to a development process, and FIG.
As shown in (b), the exposed portions of the photoresist layer 12 are removed to expose portions of the surface protection film 2 corresponding to the exposure patterns. As shown in FIG. 6, the exposure pattern of the photoresist layer 12 can have a shape including the electrode portion 15, the antenna coil 3, and the lead portion 16.
Next, the completed wafer 11 after the development processing is mounted on a sputtering apparatus or a vacuum evaporation apparatus, and a metal sputtering layer or a metal evaporation layer 6 is formed on the exposed portion of the surface protective film 2 as shown in FIG. . Next, as shown in FIG.
After the photoresist layer 12 adhered to the completed wafer 11 is removed by an ashing process or the like, an electroplating is performed on the metal sputtering layer or the metal deposition layer 6 using the electrode portion 15 as one electrode, as shown in FIG. Then, a metal plating layer 7 is laminated on an exposed portion of the metal sputtering layer or the metal deposition layer 6. Finally, the completed wafer 11 is scribed to obtain a required IC element 1 shown in FIG.

【0025】なお、前記実施形態例においては、金属め
っき層7の形成手段として電気めっき法を用いたが、か
かる構成に代えて、無電解めっき法を用いて前記金属め
っき層7を形成することもできる。この場合には、金属
めっき層7の形成に電極を必要としないので、フォトレ
ジスト層12の露光に際して、電極部15の形成とリー
ド部16の形成が不要になる。
In the above-described embodiment, the electroplating method is used as a means for forming the metal plating layer 7, but the electroplating method may be used instead of the structure to form the metal plating layer 7. Can also. In this case, since no electrode is required for forming the metal plating layer 7, the formation of the electrode portion 15 and the formation of the lead portion 16 are unnecessary when exposing the photoresist layer 12.

【0026】本例のIC素子製造方法は、前記第1実施
形態例に係るIC素子製造方法と同様の効果を有するほ
か、完成ウエハ11に導電パターンを形成するための工
程数を少なくできるので、アンテナコイルが一体形成さ
れたIC素子をより高能率に製造することができる。
The method of manufacturing an IC element according to the present embodiment has the same effects as the method of manufacturing an IC element according to the first embodiment, and can reduce the number of steps for forming a conductive pattern on the completed wafer 11. An IC element in which an antenna coil is integrally formed can be manufactured with higher efficiency.

【0027】〈情報担体〉以下、本発明に係る方法で製
造されたIC素子を搭載してなる情報担体の構成例を、
図7乃至図17に基づいて説明する。図7は第1構成例
に係る情報担体の一部切断した平面図、図8は第1構成
例に係る情報担体の分解斜視図、図9は第1構成例に係
る情報担体の断面図、図10は第1構成例に係る情報担
体の使用状態の説明図、図11は第2構成例に係る情報
担体の断面図、図12は第3構成例に係る情報担体の断
面図、図13は第4構成例に係る情報担体の断面図、図
14は第5構成例に係る情報担体の断面図、図15は第
6構成例に係る情報担体の断面図、図16は第7構成例
に係る情報担体の断面図、図17は第8構成例に係る情
報担体の断面図である。
<Information Carrier> Hereinafter, an example of the configuration of an information carrier including an IC element manufactured by the method according to the present invention will be described.
A description will be given based on FIGS. 7 to 17. 7 is a partially cut-away plan view of the information carrier according to the first configuration example, FIG. 8 is an exploded perspective view of the information carrier according to the first configuration example, FIG. 9 is a cross-sectional view of the information carrier according to the first configuration example, FIG. 10 is an explanatory view of the use state of the information carrier according to the first configuration example, FIG. 11 is a cross-sectional view of the information carrier according to the second configuration example, FIG. 12 is a cross-sectional view of the information carrier according to the third configuration example, FIG. Is a cross-sectional view of the information carrier according to the fourth configuration example, FIG. 14 is a cross-sectional view of the information carrier according to the fifth configuration example, FIG. 15 is a cross-sectional view of the information carrier according to the sixth configuration example, and FIG. FIG. 17 is a cross-sectional view of an information carrier according to an eighth configuration example.

【0028】第1構成例に係る情報担体20aは、図7
乃至図9に示すように、平面形状が円形に形成されたコ
イン形の基体21と、当該基体21の平面方向及び厚さ
方向の中心部に設定されたIC素子1とからなる。IC
素子1としては、図1及び図2に示すように、アンテナ
コイルが一体形成されたものが用いられる。
The information carrier 20a according to the first configuration example is shown in FIG.
As shown in FIG. 9 to FIG. 9, a coin-shaped base 21 having a circular planar shape is formed, and the IC element 1 is set at the center of the base 21 in the plane direction and the thickness direction. IC
As the element 1, as shown in FIGS. 1 and 2, an element integrally formed with an antenna coil is used.

【0029】基体21は、図8及び図9に示すように、
上部材22と中間部材23と下部材24とから構成され
ており、それぞれ接着剤層25を介して一体に接合され
ている。基体21を構成する各部材22,23,24
は、紙材又はプラスチックシートをもって形成すること
ができるが、廃棄後に自然分解し、焼却しても有害ガス
の発生量が少なく、価格的にも安価であることから、紙
材をもって作製することが特に好ましい。また、前記各
部材22,23,24の1つ又は2つを紙材にて形成
し、他の1つ又は2つをプラスチックシートにて形成す
ることももちろん可能である。
As shown in FIG. 8 and FIG.
It is composed of an upper member 22, an intermediate member 23, and a lower member 24, which are integrally joined via an adhesive layer 25, respectively. Each member 22, 23, 24 constituting the base 21
Can be formed from paper or plastic sheet, but it is naturally decomposed after disposal, generates a small amount of harmful gas even when incinerated, and is inexpensive. Particularly preferred. Also, it is of course possible to form one or two of the members 22, 23, 24 from a paper material and form the other one or two from a plastic sheet.

【0030】前記中間部材23の中央部には、IC素子
1を内挿可能な透孔27が開設されており、前記各部材
22,23,24を接合することによって形成される空
間内にIC素子1が収納される。なお、IC素子1は、
取扱時の動揺を防止するために下部材24に接着するこ
とが好ましい。この場合、下部材24の片面に接着剤層
25を均一に形成しておき、この接着剤層25を利用し
て中間部材23と下部材24との接着と、下部材24と
IC素子1との接着を行うようにすることが、コスト状
有利である。また、透孔27の平面形状は任意の形状と
することができるが、中間部材23と下部材24とを接
合することによって形成される凹部にIC素子1を収納
する際、当該凹部とIC素子1の回転方向の向きを厳密
に合わせる必要がないことから、図7及び図8に示すよ
うに、円形の透孔27を形成する方が製造上有利であ
る。
At the center of the intermediate member 23, a through hole 27 into which the IC element 1 can be inserted is opened, and an IC is formed in a space formed by joining the members 22, 23, 24. The element 1 is housed. The IC element 1 is
It is preferable to adhere to the lower member 24 in order to prevent shaking during handling. In this case, an adhesive layer 25 is uniformly formed on one surface of the lower member 24, and the intermediate member 23 and the lower member 24 are bonded using the adhesive layer 25, and the lower member 24 and the IC element 1 are connected to each other. Is advantageous in terms of cost. Further, the planar shape of the through hole 27 can be any shape. However, when the IC element 1 is housed in a concave portion formed by joining the intermediate member 23 and the lower member 24, the concave portion and the IC element Since it is not necessary to strictly adjust the directions of the rotation directions, it is more advantageous in manufacturing to form a circular through hole 27 as shown in FIGS.

【0031】本例の情報担体20aは、IC素子1を円
形に形成された基体21の平面方向の中心部に配置した
ので、図10に示すように、略半円形のスロット101
と当該スロット101における円弧部の中心に備えられ
た非接触通信用のアンテナコイル102とを有するリー
ダライタ100の前記スロット101内に情報担体20
を挿入することによって、自動的にIC素子1に一体形
成されたアンテナコイル3とリーダライタ100に備え
られたアンテナコイル102の心出しを行うことがで
き、両コイル3,102間の電磁結合係数を大きくでき
ることから、リーダライタ100から情報担体20への
電力の供給及びリーダライタ100と情報担体20との
間の信号の送受信を確実に行うことができる。また、情
報担体20aの平面形状を円形に形成したので、略半円
形に形成されたスロット101に対する方向性がなく、
使用の容易性に優れる。さらに、IC素子1を基体21
内に完全に収納したので、IC素子1の保護効果が高く
耐久性に優れると共に、該部からIC素子1が見えない
ので、美観にも優れる。
In the information carrier 20a of this embodiment, since the IC element 1 is disposed at the center of the base 21 formed in a circular shape in the plane direction, as shown in FIG.
The information carrier 20 is inserted into the slot 101 of the reader / writer 100 having the antenna coil 102 for non-contact communication provided at the center of the arc portion in the slot 101.
Can be automatically centered between the antenna coil 3 integrally formed on the IC element 1 and the antenna coil 102 provided on the reader / writer 100, and the electromagnetic coupling coefficient between the coils 3 and 102 can be automatically adjusted. Therefore, power supply from the reader / writer 100 to the information carrier 20 and transmission / reception of signals between the reader / writer 100 and the information carrier 20 can be reliably performed. In addition, since the planar shape of the information carrier 20a is circular, there is no directionality with respect to the substantially semicircular slot 101,
Excellent ease of use. Further, the IC element 1 is
Since the IC element 1 is completely housed inside, the protection effect of the IC element 1 is high and the durability is excellent, and since the IC element 1 is not seen from the part, the appearance is also excellent.

【0032】第2構成例に係る情報担体20bは、図1
1に示すように、上部材22と中間部材23と下部材2
4との3部材をもって基体21を構成すると共に、IC
素子1の周囲に、アンテナコイル3とリーダライタに備
えられたコイルとの間の電磁結合を強化するためのブー
スタコイル28を同心円状に配置したことを特徴とす
る。図中の符号29はブースタコイル28を収納するた
めの凹部を示しており、この凹部29は中間部材23の
透孔27の周囲にリング状に形成される。その他の構成
については、前記第1構成例に係る情報担体20aと同
じであるので、重複を避けるために説明を省略する。本
例の情報担体20bは、第1構成例に係る情報担体20
aと同様の効果を有するほか、IC素子1の周囲にブー
スタコイル28を同心円状に配置したので、IC素子1
に一体形成されたアンテナコイル3とリーダライタ10
0に備えられたアンテナコイル102との電磁結合をブ
ースタコイル28を介することによってより高いものと
することができ、より一層の電力供給の安定化及び信号
送受信の安定化又は通信距離の増加を図ることができ
る。
The information carrier 20b according to the second configuration example is similar to the information carrier 20b shown in FIG.
1, the upper member 22, the intermediate member 23, and the lower member 2
The base 21 is composed of the three members 4 and 4, and the IC 21
A booster coil 28 for enhancing electromagnetic coupling between the antenna coil 3 and a coil provided in the reader / writer is arranged concentrically around the element 1. Reference numeral 29 in the drawing denotes a recess for accommodating the booster coil 28, and the recess 29 is formed in a ring shape around the through hole 27 of the intermediate member 23. Other configurations are the same as those of the information carrier 20a according to the first configuration example, and a description thereof will be omitted to avoid duplication. The information carrier 20b of the present example is the information carrier 20 according to the first configuration example.
a, the booster coil 28 is arranged concentrically around the IC element 1.
Antenna coil 3 and reader / writer 10 integrally formed in
The electromagnetic coupling with the antenna coil 102 provided at 0 can be made higher through the booster coil 28, thereby further stabilizing power supply, stabilizing signal transmission / reception, or increasing communication distance. be able to.

【0033】第3構成例に係る情報担体20cは、図1
2に示すように、上部材22と下部材24との2部材を
もって基体21を構成し、下部材24にIC素子1を収
納するための凹部30を形成したことを特徴とする。そ
の他の構成については、前記第1構成例に係る情報担体
20aと同じであるので、重複を避けるために説明を省
略する。本例の情報担体20cは、第1構成例に係る情
報担体20aと同様の効果を有するほか、部品点数が少
ないことから、情報担体のより一層の低コスト化を図る
ことができる。
The information carrier 20c according to the third configuration example is shown in FIG.
As shown in FIG. 2, the base 21 is constituted by two members, an upper member 22 and a lower member 24, and a recess 30 for accommodating the IC element 1 is formed in the lower member 24. Other configurations are the same as those of the information carrier 20a according to the first configuration example, and a description thereof will be omitted to avoid duplication. The information carrier 20c of this example has the same effects as the information carrier 20a according to the first configuration example, and also has a small number of parts, so that the cost of the information carrier can be further reduced.

【0034】第4構成例に係る情報担体20dは、図1
3に示すように、上部材22と下部材24との2部材を
もって基体21を構成し、下部材24にIC素子1を収
納するための第1凹部30とブースタコイル28を収納
するための第2凹部29を形成したことを特徴とする。
その他の構成については、前記第3構成例に係る情報担
体20cと同じであるので、重複を避けるために説明を
省略する。本例の情報担体20cは、第2構成例に係る
情報担体20bと同様の効果を有するほか、部品点数が
少ないことから、情報担体のより一層の低コスト化を図
ることができる。
The information carrier 20d according to the fourth configuration example is similar to that of FIG.
As shown in FIG. 3, the base 21 is constituted by two members, the upper member 22 and the lower member 24, and the first recess 30 for housing the IC element 1 and the second member for housing the booster coil 28 in the lower member 24. It is characterized in that two concave portions 29 are formed.
Other configurations are the same as those of the information carrier 20c according to the third configuration example, and a description thereof will be omitted to avoid duplication. The information carrier 20c of the present example has the same effects as the information carrier 20b according to the second configuration example, and the number of parts is small, so that the cost of the information carrier can be further reduced.

【0035】第5構成例に係る情報担体20eは、図1
4に示すように、IC素子収納用の透孔27が開設され
た上部材22と当該透孔27を有しない下部材24との
2部材をもって基体21を構成し、上部材22と下部材
24とを接合することによって形成される凹部内にIC
素子1を収納し、当該凹部内をポッティング樹脂31で
封止したことを特徴とする。その他の構成については、
前記第1構成例に係る情報担体20aと同じであるの
で、重複を避けるために説明を省略する。本例の情報担
体20eは、IC素子1が基体をもって被覆されない点
を除いて、第1構成例に係る情報担体20aと同様の効
果を有する。
The information carrier 20e according to the fifth configuration example is similar to the information carrier 20e shown in FIG.
As shown in FIG. 4, the base member 21 is composed of an upper member 22 having a through hole 27 for accommodating an IC element and a lower member 24 having no through hole 27, and the upper member 22 and the lower member 24 are formed. IC in the recess formed by joining
The device 1 is housed, and the inside of the concave portion is sealed with a potting resin 31. For other configurations,
Since it is the same as the information carrier 20a according to the first configuration example, the description is omitted to avoid duplication. The information carrier 20e of this example has the same effect as the information carrier 20a according to the first configuration example, except that the IC element 1 is not covered with the base.

【0036】第6構成例に係る情報担体20fは、図1
5に示すように、IC素子収納用の透孔27が開設され
ると共に当該透孔27の周囲にブースタコイル収納用の
凹部29が同心に形成された上部材22と、前記透孔2
7及び凹部29を有しない下部材24との2部材をもっ
て基体21を構成し、前記凹部29内にブースタコイル
28を収納して当該凹部29内をポッティング樹脂31
で封止すると共に、上部材22と下部材24とを接合す
ることによって形成される凹部内にIC素子1を収納し
て当該凹部内をポッティング樹脂31で封止したことを
特徴とする。その他の構成については、前記第5構成例
に係る情報担体20eと同じであるので、重複を避ける
ために説明を省略する。本例の情報担体20fは、IC
素子1が基体をもって被覆されない点を除いて、第1構
成例に係る情報担体20aと同様の効果を有する。
The information carrier 20f according to the sixth configuration example is similar to the information carrier 20f shown in FIG.
As shown in FIG. 5, an upper member 22 having a through hole 27 for accommodating an IC element and a concavity 29 for accommodating a booster coil formed concentrically around the through hole 27;
7 and a lower member 24 having no concave portion 29, the base body 21 is formed, a booster coil 28 is housed in the concave portion 29, and a potting resin 31 is formed in the concave portion 29.
In addition, the IC element 1 is housed in a recess formed by joining the upper member 22 and the lower member 24, and the recess is sealed with a potting resin 31. Other configurations are the same as those of the information carrier 20e according to the fifth configuration example, and a description thereof will be omitted to avoid duplication. The information carrier 20f of the present example is an IC
Except that the element 1 is not covered with the base, it has the same effect as the information carrier 20a according to the first configuration example.

【0037】第7構成例に係る情報担体20gは、図1
6に示すように、片面にIC素子1を収納するための凹
部30が形成された1部材をもって基体21を構成し、
前記凹部30内にIC素子1を収納して当該凹部30内
をポッティング樹脂31で封止したことを特徴とする。
その他の構成については、前記第5構成例に係る情報担
体20eと同じであるので、重複を避けるために説明を
省略する。本例の情報担体20gは、第5構成例に係る
情報担体20eと同様の効果を有するほか、部品点数が
少ないことから、情報担体のより一層の低コスト化を図
ることができる。
The information carrier 20g according to the seventh configuration example is different from the one shown in FIG.
As shown in FIG. 6, the base 21 is constituted by one member having a concave portion 30 for accommodating the IC element 1 on one surface,
The IC element 1 is housed in the recess 30, and the interior of the recess 30 is sealed with a potting resin 31.
Other configurations are the same as those of the information carrier 20e according to the fifth configuration example, and a description thereof will be omitted to avoid duplication. The information carrier 20g of the present example has the same effects as the information carrier 20e according to the fifth configuration example, and the number of parts is small, so that the cost of the information carrier can be further reduced.

【0038】第8構成例に係る情報担体20hは、図1
7に示すように、片面にIC素子1を収納するための第
1凹部30とブースタコイル28を収納するための第2
凹部29が形成された1部材をもって基体21を構成
し、前記第1凹部30内にIC素子1を収納して当該凹
部30内をポッティング樹脂31で封止すると共に、前
記第2凹部29内にブースタコイル28を収納して当該
凹部29内をポッティング樹脂31で封止したことを特
徴とする。その他の構成については、前記第7構成例に
係る情報担体20gと同じであるので、重複を避けるた
めに説明を省略する。本例の情報担体20hは、第6構
成例に係る情報担体20fと同様の効果を有するほか、
部品点数が少ないことから、情報担体のより一層の低コ
スト化を図ることができる。
The information carrier 20h according to the eighth configuration example is the same as that shown in FIG.
As shown in FIG. 7, a first recess 30 for housing the IC element 1 on one side and a second recess 30 for housing the booster coil 28 are provided.
The base 21 is constituted by one member having the concave portion 29 formed therein, the IC element 1 is housed in the first concave portion 30, the inside of the concave portion 30 is sealed with a potting resin 31, and the inside of the second concave portion 29 is formed. It is characterized in that the booster coil 28 is housed and the inside of the concave portion 29 is sealed with a potting resin 31. Other configurations are the same as those of the information carrier 20g according to the seventh configuration example, and a description thereof will be omitted to avoid duplication. The information carrier 20h of the present example has the same effect as the information carrier 20f according to the sixth configuration example,
Since the number of parts is small, the cost of the information carrier can be further reduced.

【0039】なお、前記各構成例においては、基体21
の平面形状を円形に形成したが、その他、正方形、長方
形、三角形又は多角形など、任意の形状に形成すること
ができる。
It should be noted that in each of the above configuration examples, the base 21
Is formed in a circular shape, but may be formed in any other shape such as a square, a rectangle, a triangle, or a polygon.

【0040】また、前記第2、第4、第6及び第8構成
例に係る情報担体においては、独立の別体に形成された
ブースタコイル28を凹部又は透孔内に設置したが、か
かる構成に代えて、基体21を構成するいずれかの部材
に、例えば印刷、メッキ或いはスパッタ等の手段によっ
てブースタコイル28を直接形成することも可能であ
る。
Further, in the information carrier according to the second, fourth, sixth and eighth configuration examples, the booster coil 28 formed as an independent and separate body is installed in the concave portion or the through hole. Alternatively, the booster coil 28 can be directly formed on any member constituting the base 21 by, for example, printing, plating, or sputtering.

【0041】さらに、前記ブースタコイル28は、アン
テナコイルと主に電磁結合する第1コイルとリーダライ
タに備えられた非接触通信用のコイルと主に電磁結合す
る第2コイルとからなり、前記第2コイルの直径が前記
第1コイルの直径よりも大きく、かつこれら第1及び第
2コイルが直列に接続されたものから構成することもで
きる。
Further, the booster coil 28 includes a first coil mainly electromagnetically coupled to the antenna coil, and a second coil mainly electromagnetically coupled to the non-contact communication coil provided in the reader / writer. The diameter of the two coils may be larger than the diameter of the first coil, and the first and second coils may be connected in series.

【0042】〈情報担体の製造方法〉次に、本発明に係
る方法で製造されたIC素子を搭載してなる情報担体の
製造方法を、図18乃至図22に基づいて説明する。図
18は本発明に係る情報担体の製造に使用される帯状素
材の第1例を示す部分斜視図、図19は帯状素材の第2
例を示す部分斜視図、図20は帯状素材の第3例を示す
部分斜視図、図21は帯状素材の第4例を示す部分斜視
図、図22は帯状素材の第5例を示す部分斜視図であ
る。
<Method of Manufacturing Information Carrier> Next, a method of manufacturing an information carrier on which an IC element manufactured by the method according to the present invention is mounted will be described with reference to FIGS. FIG. 18 is a partial perspective view showing a first example of a band-shaped material used for manufacturing the information carrier according to the present invention, and FIG. 19 is a second example of the band-shaped material.
FIG. 20 is a partial perspective view showing a third example of a band-shaped material, FIG. 21 is a partial perspective view showing a fourth example of a band-shaped material, and FIG. 22 is a partial perspective view showing a fifth example of a band-shaped material. FIG.

【0043】本例の情報担体製造方法は、帯状に形成さ
れた1つの基体構成用の素材(帯状素材)にIC素子1
を含む所要の搭載部品を設定し、次いで、必要に応じ
て、当該帯状素材の片面又は両面に他の帯状素材を接合
するか搭載部品のポッティングを行い、しかる後に、単
体の若しくは接合された帯状素材から所要の情報担体を
打ち抜き形成することを特徴とする。本例に係る情報担
体製造方法の実施には、図18に示すようにIC素子1
を収納するための透孔27が一定間隔で開設された帯状
素材41、図19に示すようにIC素子1を収納するた
めの透孔27が一定間隔で開設されると共に各透孔27
の周囲にブースタコイル28を収納するためのリング状
の凹部29が同心に形成され、当該リング状の凹部29
の底面に接着剤層32が塗布された帯状素材42、図2
0に示すようにIC素子1を収納するための凹部30が
一定間隔で開設され、当該凹部30の底面に接着剤層3
2が塗布された帯状素材43、図21に示すようにIC
素子1を収納するための第1凹部30が一定間隔で開設
されると共に各第1凹部30の周囲にブースタコイル2
8を収納するためのリング状の第2凹部29が同心に形
成され、これら各凹部29,30の底面に接着剤層32
が塗布された帯状素材44、図22に示すように透孔や
凹部を有さず片面に接着剤層25が均一に塗布帯状素材
45が選択的に用いられる。
In the method of manufacturing an information carrier according to the present embodiment, an IC element 1 is used as a material for forming one base (a band-shaped material) formed in a band.
Set the required mounting parts including, and then, if necessary, join another band-like material to one or both sides of the band-like material or perform potting of the mounting parts, and then a single or joined band-like A required information carrier is stamped and formed from a material. As shown in FIG. 18, the IC element 1 is
The band-shaped material 41 in which the through holes 27 for accommodating the IC elements 1 are opened at regular intervals, and as shown in FIG.
A ring-shaped recess 29 for accommodating the booster coil 28 is formed concentrically therearound.
2 having an adhesive layer 32 applied to the bottom surface of FIG.
As shown in FIG. 2, recesses 30 for accommodating the IC element 1 are provided at regular intervals, and the adhesive layer 3 is provided on the bottom surface of the recess 30.
2, a band-shaped material 43 coated with an IC as shown in FIG.
First concave portions 30 for accommodating the elements 1 are opened at regular intervals, and a booster coil 2 is provided around each first concave portion 30.
8 are formed concentrically, and the adhesive layer 32 is formed on the bottom surface of each of the concave portions 29 and 30.
22, a band-shaped material 45 having no adhesive holes or recesses on one side without any through holes or concave portions is selectively used as shown in FIG.

【0044】情報担体製造方法の第1例は、第1構成例
に係る情報担体20aを製造するためのものであって、
図18に示した1枚の帯状素材41と図22に示した2
枚の帯状素材45を用いる。そして、まず帯状素材41
の片面に接着剤層25を介して帯状素材45を接合し、
IC素子1を収納可能な空間を有する帯状部材41,4
5の接合体を得る。次いで、前記空間内にIC素子1を
位置決めして収納し、接着剤層25を介して帯状素材4
5に接着する。次いで、帯状素材41の他面側にもう1
枚の帯状素材45を接着剤層25を介して接合し、内部
空間内にIC素子1が収納された帯状部材41,45の
接合体を得る。最後に、この接合体を所定の形状に切断
して、第1構成例に係る情報担体20aを得る。本例の
情報担体製造方法は、帯状素材41,45に多数のIC
素子1をケーシングし、しかる後にこの帯状素材41,
45から所要の情報担体を打ち抜き形成するので、同一
の情報担体を高能率に製造することができ、情報担体の
製造コストを低減することができる。
The first example of the information carrier manufacturing method is for manufacturing the information carrier 20a according to the first configuration example.
One strip-shaped material 41 shown in FIG.
A band-shaped material 45 is used. Then, first, the strip-shaped material 41
A band-shaped material 45 is bonded to one side of the
Belt-shaped members 41 and 4 having a space in which IC element 1 can be stored
5 are obtained. Next, the IC element 1 is positioned and stored in the space, and the band-shaped material 4 is placed via the adhesive layer 25.
Adhere to 5. Next, another one is placed on the other side of the belt-shaped material 41.
The strip materials 45 are joined via the adhesive layer 25 to obtain a joined body of the strip members 41 and 45 in which the IC elements 1 are accommodated in the internal space. Finally, the joined body is cut into a predetermined shape to obtain the information carrier 20a according to the first configuration example. The information carrier manufacturing method of this example uses a large number of ICs on the strip-shaped materials 41 and 45.
The element 1 is casing, and thereafter, the band-shaped material 41,
Since the required information carrier is punched and formed from 45, the same information carrier can be manufactured with high efficiency, and the manufacturing cost of the information carrier can be reduced.

【0045】情報担体製造方法の第2例は、第2構成例
に係る情報担体20bを製造するためのものであって、
図19に示した1枚の帯状素材42と図22に示した2
枚の帯状素材45を用いる。そして、まず帯状素材42
に形成されたリング状の凹部29内にブースタコイル2
8を収納し、接着剤層32を介して当該凹部29の底面
に接着する。次いで、帯状素材42の片面に接着剤層2
5を介して帯状素材45を接合し、IC素子1を収納可
能な空間を有する帯状部材42,45の接合体を得る。
次いで、前記空間内にIC素子1を位置決めして収納
し、接着剤層25を介して帯状素材45に接着する。次
いで、帯状素材41の他面側にもう1枚の帯状素材45
を接着剤層25を介して接合し、内部空間内にIC素子
1が収納された帯状部材42,45の接合体を得る。最
後に、この接合体を所定の形状に切断して、第2構成例
に係る情報担体20bを得る。本例の情報担体製造方法
も、第1例に係る情報担体製造方法と同様の効果を有す
る。
The second example of the information carrier manufacturing method is for manufacturing the information carrier 20b according to the second configuration example.
One strip-shaped material 42 shown in FIG.
One strip-shaped material 45 is used. Then, first, the strip-shaped material 42
Booster coil 2 in ring-shaped recess 29 formed in
8 is housed and bonded to the bottom surface of the concave portion 29 via the adhesive layer 32. Next, the adhesive layer 2 is applied to one side of the belt-shaped material 42.
5, the band-shaped material 45 is bonded to obtain a bonded body of the band-shaped members 42 and 45 having a space in which the IC element 1 can be stored.
Next, the IC element 1 is positioned and stored in the space, and is adhered to the belt-shaped material 45 via the adhesive layer 25. Next, another belt-shaped material 45 is provided on the other surface side of the belt-shaped material 41.
Are bonded via the adhesive layer 25 to obtain a bonded body of the band-shaped members 42 and 45 in which the IC element 1 is accommodated in the internal space. Finally, the joined body is cut into a predetermined shape to obtain the information carrier 20b according to the second configuration example. The information carrier manufacturing method of the present example also has the same effects as the information carrier manufacturing method according to the first example.

【0046】本発明に係る情報担体製造方法の第3例
は、第3構成例に係る情報担体20cを製造するための
ものであって、図20に示した1枚の帯状素材43と図
22に示した1枚の帯状素材45を用いる。そして、ま
ず帯状素材43に形成された凹部30内にIC素子1を
位置決めして収納し、接着剤層32を介して当該凹部3
0の底面に接着する。次いで、帯状素材43の凹部形成
面側に帯状素材45を接着剤層25を介して接合し、内
部空間内にIC素子1が収納された帯状部材43,45
の接合体を得る。最後に、この接合体を所定の形状に切
断して、第3構成例に係る情報担体20cを得る。本例
の情報担体製造方法も、第1例に係る情報担体製造方法
と同様の効果を有する。
The third example of the information carrier manufacturing method according to the present invention is for manufacturing the information carrier 20c according to the third configuration example, and includes one strip-shaped material 43 shown in FIG. Is used. First, the IC element 1 is positioned and accommodated in the concave portion 30 formed in the belt-shaped material 43, and the concave portion 3 is placed via the adhesive layer 32.
Glue to the bottom of 0. Next, the band-shaped material 45 is bonded to the recess-forming surface side of the band-shaped material 43 via the adhesive layer 25, and the band-shaped members 43, 45 in which the IC elements 1 are stored in the internal space.
To obtain a conjugate. Finally, the joined body is cut into a predetermined shape to obtain the information carrier 20c according to the third configuration example. The information carrier manufacturing method of the present example also has the same effects as the information carrier manufacturing method according to the first example.

【0047】情報担体製造方法の第4例は、第4構成例
に係る情報担体20dを製造するためのものであって、
図21に示した1枚の帯状素材44と図22に示した1
枚の帯状素材45を用いる。そして、まず帯状素材44
に形成された第1凹部30内にIC素子1を位置決めし
て収納し、接着剤層32を介して当該凹部30の底面に
接着すると共に、当該帯状素材44に形成されたリング
状の第2凹部29内にブースタコイル28を収納し、接
着剤層32を介して当該凹部29の底面に接着する。次
いで、帯状素材44の凹部形成面側に帯状素材45を接
着剤層25を介して接合し、内部空間内にIC素子1が
収納された帯状部材44,45の接合体を得る。最後
に、この接合体を所定の形状に切断して、第3構成例に
係る情報担体20cを得る。本例の情報担体製造方法
も、第1例に係る情報担体製造方法と同様の効果を有す
る。
The fourth example of the information carrier manufacturing method is for manufacturing the information carrier 20d according to the fourth configuration example.
One strip-shaped material 44 shown in FIG. 21 and one strip-shaped material 44 shown in FIG.
A band-shaped material 45 is used. Then, first, the belt-shaped material 44
The IC element 1 is positioned and accommodated in the first concave portion 30 formed on the base member, and is adhered to the bottom surface of the concave portion 30 via the adhesive layer 32. The booster coil 28 is housed in the concave portion 29 and adheres to the bottom surface of the concave portion 29 via the adhesive layer 32. Next, the band-shaped material 45 is bonded to the concave portion forming surface side of the band-shaped material 44 via the adhesive layer 25 to obtain a bonded body of the band-shaped members 44 and 45 in which the IC elements 1 are accommodated in the internal space. Finally, the joined body is cut into a predetermined shape to obtain the information carrier 20c according to the third configuration example. The information carrier manufacturing method of the present example also has the same effect as the information carrier manufacturing method according to the first example.

【0048】情報担体製造方法の第5例は、第5構成例
に係る情報担体20eを製造するためのものであって、
図18に示した1枚の帯状素材41と図22に示した1
枚の帯状素材45を用いる。そして、まず帯状素材41
の片面に接着剤層25を介して帯状素材45を接合し、
IC素子1を収納可能な空間を有する帯状部材41,4
5の接合体を得る。次いで、前記空間内にIC素子1を
位置決めして収納し、接着剤層25を介して帯状素材4
5に接着する。次いで、前記IC素子1が収納された空
間内にポッティング樹脂31を充填し、IC素子1が設
定された帯状部材41,45の接合体を得る。最後に、
この接合体を所定の形状に切断して、第5構成例に係る
情報担体20eを得る。本例の情報担体製造方法も、第
1例に係る情報担体製造方法と同様の効果を有する。
The fifth example of the information carrier manufacturing method is for manufacturing the information carrier 20e according to the fifth configuration example,
One strip-shaped material 41 shown in FIG. 18 and one strip-shaped material 41 shown in FIG.
A band-shaped material 45 is used. Then, first, the strip-shaped material 41
A band-shaped material 45 is bonded to one side of the
Belt-shaped members 41 and 4 having a space in which IC element 1 can be stored
5 are obtained. Next, the IC element 1 is positioned and stored in the space, and the band-shaped material 4 is placed via the adhesive layer 25.
Adhere to 5. Next, the space in which the IC element 1 is stored is filled with the potting resin 31 to obtain a joined body of the band-shaped members 41 and 45 in which the IC element 1 is set. Finally,
The joined body is cut into a predetermined shape to obtain the information carrier 20e according to the fifth configuration example. The information carrier manufacturing method of the present example also has the same effect as the information carrier manufacturing method according to the first example.

【0049】情報担体製造方法の第6例は、第6構成例
に係る情報担体20fを製造するためのものであって、
図19に示した1枚の帯状素材42と図22に示した1
枚の帯状素材45を用いる。そして、まず帯状素材42
に形成されたリング状の凹部29内にブースタコイル2
8を収納し、接着剤層32を介して当該凹部29の底面
に接着する。次いで、帯状素材42の片面に帯状素材4
5を接着剤層25を介して接合し、IC素子1を収納可
能な空間を有する帯状部材42,45の接合体を得る。
次いで、前記空間内にIC素子1を位置決めして収納
し、接着剤層25を介して帯状素材45に接着する。次
いで、前記ブースタコイル28が収納された凹部29内
と前記IC素子1が収納された空間内にポッティング樹
脂31を充填し、IC素子1及びブースタコイル28が
設定された帯状部材42,45の接合体を得る。最後
に、この接合体を所定の形状に切断して、第6構成例に
係る情報担体20fを得る。本例の情報担体製造方法
も、第1例に係る情報担体製造方法と同様の効果を有す
る。
The sixth example of the information carrier manufacturing method is for manufacturing the information carrier 20f according to the sixth configuration example.
One strip-shaped material 42 shown in FIG. 19 and one strip-shaped material 42 shown in FIG.
One strip-shaped material 45 is used. Then, first, the strip-shaped material 42
Booster coil 2 in ring-shaped recess 29 formed in
8 is housed and bonded to the bottom surface of the concave portion 29 via the adhesive layer 32. Next, on one side of the band-shaped material 42, the band-shaped material 4
5 are bonded via the adhesive layer 25 to obtain a bonded body of the belt-shaped members 42 and 45 having a space in which the IC element 1 can be stored.
Next, the IC element 1 is positioned and stored in the space, and is adhered to the belt-shaped material 45 via the adhesive layer 25. Next, a potting resin 31 is filled in the recess 29 in which the booster coil 28 is accommodated and the space in which the IC element 1 is accommodated. Get the body. Finally, the joined body is cut into a predetermined shape to obtain an information carrier 20f according to the sixth configuration example. The information carrier manufacturing method of the present example also has the same effects as the information carrier manufacturing method according to the first example.

【0050】情報担体製造方法の第7例は、第7構成例
に係る情報担体20gを製造するためのものであって、
図20に示した1枚の帯状素材43を用いる。そして、
まず帯状素材43に形成された凹部30内にIC素子1
を位置決めして収納し、接着剤層32を介して当該凹部
30の底面に接着する。次いで、前記IC素子1が収納
された凹部30内にポッティング樹脂31を充填し、I
C素子1が設定された帯状部材43を得る。最後に、こ
の帯状部材43を所定の形状に切断して、第7構成例に
係る情報担体20gを得る。本例の情報担体製造方法
も、第1例に係る情報担体製造方法と同様の効果を有す
る。
The seventh example of the information carrier manufacturing method is for manufacturing the information carrier 20g according to the seventh configuration example,
One strip-shaped material 43 shown in FIG. 20 is used. And
First, the IC element 1 is placed in the recess 30 formed in the belt-shaped material 43.
Is positioned and stored, and is adhered to the bottom surface of the concave portion 30 via the adhesive layer 32. Next, a potting resin 31 is filled in the recess 30 in which the IC element 1 is stored, and I
The belt-shaped member 43 on which the C element 1 is set is obtained. Finally, the band-shaped member 43 is cut into a predetermined shape to obtain an information carrier 20g according to the seventh configuration example. The information carrier manufacturing method of the present example also has the same effect as the information carrier manufacturing method according to the first example.

【0051】情報担体製造方法の第8例は、第8構成例
に係る情報担体20hを製造するためのものであって、
図21に示した1枚の帯状素材44を用いる。そして、
まず帯状素材44に形成された第1凹部30内にIC素
子1を位置決めして収納し、接着剤層32を介して当該
凹部30の底面に接着すると共に、当該帯状素材44に
形成されたリング状の第2凹部29内にブースタコイル
28を収納し、接着剤層32を介して当該凹部29の底
面に接着する。次いで、前記IC素子1が収納された第
1凹部30内及び前記ブースタコイル28が収納された
第2凹部29内にポッティング樹脂31を充填し、IC
素子1及びブースタコイル28が設定された帯状部材4
3を得る。最後に、この接合体を所定の形状に切断し
て、第8構成例に係る情報担体20hを得る。本例の情
報担体製造方法も、第1例に係る情報担体製造方法と同
様の効果を有する。
An eighth example of the information carrier manufacturing method is for manufacturing the information carrier 20h according to the eighth configuration example.
One strip-shaped material 44 shown in FIG. 21 is used. And
First, the IC element 1 is positioned and accommodated in the first concave portion 30 formed in the band-shaped material 44, adhered to the bottom surface of the concave portion 30 via the adhesive layer 32, and a ring formed in the band-shaped material 44 is formed. The booster coil 28 is housed in the second concave portion 29 having a shape, and is adhered to the bottom surface of the concave portion 29 via the adhesive layer 32. Next, a potting resin 31 is filled in the first recess 30 in which the IC element 1 is stored and in the second recess 29 in which the booster coil 28 is stored.
Band-shaped member 4 on which element 1 and booster coil 28 are set
Get 3. Finally, the joined body is cut into a predetermined shape to obtain an information carrier 20h according to the eighth configuration example. The information carrier manufacturing method of the present example also has the same effects as the information carrier manufacturing method according to the first example.

【0052】なお、前記第2,第4,第6,第8例にお
いては、ブースタコイル28を基体21と独立の別体に
形成したが、基体21を構成するいずれかの帯状部材に
印刷形成することもできる。
In the second, fourth, sixth, and eighth examples, the booster coil 28 is formed separately from the base 21. However, the booster coil 28 is formed by printing on one of the belt-like members constituting the base 21. You can also.

【0053】[0053]

【発明の効果】以上説明したように、本発明のIC素子
製造方法は、所定のプロセスを経て作製された完成ウエ
ハの表面保護膜上にアンテナコイルを含む所要の導電パ
ターンを形成した後、当該所要の導電パターンが形成さ
れた完成ウエハをスクライビングしてアンテナコイルが
一体形成されたIC素子を得るので、個々のIC素子に
アンテナコイルを形成する場合に比べてコイルが一体形
成されたIC素子を高能率に製造でき、その製造コスト
を低減することができる。また、ウエハに形成された全
てのIC素子に対して均一な厚みのアンテナコイルを高
精度に形成することが可能になるので、通信特性のばら
つきを少なくすることができる。さらに、完成ウエハの
外周部は不要部分として処分されるべき部分であるの
で、導電パターンを形成する工程で完成ウエハの外周部
に不要の導体が付着しても、製品であるIC素子の外周
部には不要の導体がせず、絶縁性が問題になることもな
い。
As described above, according to the method of manufacturing an IC device of the present invention, after a required conductive pattern including an antenna coil is formed on a surface protective film of a completed wafer manufactured through a predetermined process, the method is performed. Since a completed wafer on which a required conductive pattern is formed is scribed to obtain an IC element with an integrated antenna coil, an IC element with an integrated coil is used as compared with a case where an antenna coil is formed on each IC element. It can be manufactured with high efficiency, and its manufacturing cost can be reduced. Further, since it becomes possible to form an antenna coil having a uniform thickness with high accuracy for all the IC elements formed on the wafer, it is possible to reduce the variation in communication characteristics. Further, since the outer peripheral portion of the completed wafer is a portion to be disposed of as an unnecessary portion, even if an unnecessary conductor adheres to the outer peripheral portion of the completed wafer in the step of forming a conductive pattern, the outer peripheral portion of the IC element as a product is not removed. No unnecessary conductors are formed, and there is no problem in insulation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る方法により製造されるIC素子の
平面図である。
FIG. 1 is a plan view of an IC device manufactured by a method according to the present invention.

【図2】本発明に係る方法により製造されるIC素子の
要部断面図である。
FIG. 2 is a cross-sectional view of a main part of an IC element manufactured by a method according to the present invention.

【図3】完成ウエハの平面図である。FIG. 3 is a plan view of a completed wafer.

【図4】本発明に係るIC素子製造方法の第1例を示す
工程図である。
FIG. 4 is a process chart showing a first example of an IC element manufacturing method according to the present invention.

【図5】本発明に係るIC素子製造方法の第2例を示す
工程図である。
FIG. 5 is a process chart showing a second example of the method for manufacturing an IC element according to the present invention.

【図6】アンテナコイルを含む所要の導電パターンが形
成された完成ウエハの平面図である。
FIG. 6 is a plan view of a completed wafer on which required conductive patterns including an antenna coil are formed.

【図7】第1構成例に係る情報担体の一部切断した平面
図である。
FIG. 7 is a partially cut-away plan view of the information carrier according to the first configuration example.

【図8】第1構成例に係る情報担体の分解斜視図であ
る。
FIG. 8 is an exploded perspective view of the information carrier according to the first configuration example.

【図9】第1構成例に係る情報担体の断面図である。FIG. 9 is a cross-sectional view of the information carrier according to the first configuration example.

【図10】第1構成例に係る情報担体の使用状態の説明
図である。
FIG. 10 is an explanatory diagram of a use state of the information carrier according to the first configuration example.

【図11】第2構成例に係る情報担体の断面図である。FIG. 11 is a sectional view of an information carrier according to a second configuration example.

【図12】第3構成例に係る情報担体の断面図である。FIG. 12 is a sectional view of an information carrier according to a third configuration example.

【図13】第4構成例に係る情報担体の断面図である。FIG. 13 is a sectional view of an information carrier according to a fourth configuration example.

【図14】第5構成例に係る情報担体の断面図である。FIG. 14 is a sectional view of an information carrier according to a fifth configuration example.

【図15】第6構成例に係る情報担体の断面図である。FIG. 15 is a sectional view of an information carrier according to a sixth configuration example.

【図16】第7構成例に係る情報担体の断面図である。FIG. 16 is a sectional view of an information carrier according to a seventh configuration example.

【図17】第8構成例に係る情報担体の断面図である。FIG. 17 is a sectional view of an information carrier according to an eighth configuration example.

【図18】帯状素材の第1例を示す部分斜視図である。FIG. 18 is a partial perspective view showing a first example of a belt-shaped material.

【図19】帯状素材の第2例を示す部分斜視図である。FIG. 19 is a partial perspective view showing a second example of the belt-shaped material.

【図20】帯状素材の第3例を示す部分斜視図である。FIG. 20 is a partial perspective view showing a third example of the belt-shaped material.

【図21】帯状素材の第4例を示す部分斜視図である。FIG. 21 is a partial perspective view showing a fourth example of the belt-shaped material.

【図22】帯状素材の第5例を示す部分斜視図である。FIG. 22 is a partial perspective view showing a fifth example of the belt-shaped material.

【符号の説明】[Explanation of symbols]

1 IC素子 2 表面保護膜 3 アンテナコイル 4 回路形成部 5 透孔 6 金属スパッタ層又は金属蒸着層 7 金属めっき層 11 完成ウエハ 12 フォトレジスト層 13 マスク 14 所定波長の光 15 電極部 16 リード部 20a〜20h 情報担体 21 基体 22 上部材 23 中間部材 24 下部材 25 接着剤層 27 透孔 28 ブースタコイル 29 凹部 41〜45 帯状素材 DESCRIPTION OF SYMBOLS 1 IC element 2 Surface protective film 3 Antenna coil 4 Circuit formation part 5 Through-hole 6 Metal sputter layer or metal deposition layer 7 Metal plating layer 11 Complete wafer 12 Photoresist layer 13 Mask 14 Light of predetermined wavelength 15 Electrode part 16 Lead part 20a ~ 20h Information carrier 21 Base 22 Upper member 23 Intermediate member 24 Lower member 25 Adhesive layer 27 Through hole 28 Booster coil 29 Depression 41-45 Strip material

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01Q 1/38 G06K 19/00 H 7/00 K 23/00 Fターム(参考) 5B035 AA07 BA05 BB09 CA02 CA23 5F038 AZ04 EZ04 EZ19 EZ20 5J021 AA01 AB04 FA29 HA05 HA10 JA07 JA08 5J046 AA03 AA07 AA08 AA10 AA13 AB11 PA06 PA07 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01Q 1/38 G06K 19/00 H 7/00 K 23/00 F term (Reference) 5B035 AA07 BA05 BB09 CA02 CA23 5F038 AZ04 EZ04 EZ19 EZ20 5J021 AA01 AB04 FA29 HA05 HA10 JA07 JA08 5J046 AA03 AA07 AA08 AA10 AA13 AB11 PA06 PA07

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 所定のプロセスを経て作製された完成ウ
エハの表面保護膜上にアンテナコイルを含む所要の導電
パターンを形成した後、当該所要の導電パターンが形成
された完成ウエハをスクライビングしてアンテナコイル
が一体形成されたIC素子を得ることを特徴とするIC
素子の製造方法。
After a required conductive pattern including an antenna coil is formed on a surface protection film of a completed wafer manufactured through a predetermined process, the completed wafer on which the required conductive pattern is formed is scribed to form an antenna. An IC characterized in that an IC element in which a coil is integrally formed is obtained.
Device manufacturing method.
JP2002020219A 1999-02-24 2002-01-29 Method of manufacturing ic element Pending JP2002343877A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002020219A JP2002343877A (en) 1999-02-24 2002-01-29 Method of manufacturing ic element

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP4654599 1999-02-24
JP11-46545 1999-03-08
JP11-59753 1999-03-08
JP5975399 1999-03-08
JP2002020219A JP2002343877A (en) 1999-02-24 2002-01-29 Method of manufacturing ic element

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000044765A Division JP4363735B2 (en) 1999-02-24 2000-02-22 Information carrier manufacturing method

Publications (2)

Publication Number Publication Date
JP2002343877A true JP2002343877A (en) 2002-11-29
JP2002343877A5 JP2002343877A5 (en) 2005-07-21

Family

ID=27292644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002020219A Pending JP2002343877A (en) 1999-02-24 2002-01-29 Method of manufacturing ic element

Country Status (1)

Country Link
JP (1) JP2002343877A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117139A (en) * 2003-10-03 2005-04-28 Mitsubishi Electric Corp Microwave module, and array antenna system employing the same
US7161449B2 (en) 2003-09-05 2007-01-09 Ntt Docomo, Inc. Coplanar waveguide resonator
JP2008205732A (en) * 2007-02-19 2008-09-04 Toppan Forms Co Ltd Non-contact type data transceiving body
US7436032B2 (en) 2003-12-19 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit
US7566640B2 (en) 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161449B2 (en) 2003-09-05 2007-01-09 Ntt Docomo, Inc. Coplanar waveguide resonator
JP2005117139A (en) * 2003-10-03 2005-04-28 Mitsubishi Electric Corp Microwave module, and array antenna system employing the same
US7566640B2 (en) 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US8202238B2 (en) 2003-12-15 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7436032B2 (en) 2003-12-19 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit
US7842561B2 (en) 2003-12-19 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit, semiconductor device, and manufacturing method of the semiconductor integrated circuit
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US7857229B2 (en) 2003-12-26 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US8083153B2 (en) 2003-12-26 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US8662402B2 (en) 2003-12-26 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
JP2008205732A (en) * 2007-02-19 2008-09-04 Toppan Forms Co Ltd Non-contact type data transceiving body

Similar Documents

Publication Publication Date Title
KR100694561B1 (en) Ic device and its production method, and information carrier mounted with ic device and its production method
KR100741039B1 (en) Semiconductor chip and semiconductor device using the semiconductor chip
JP2824275B2 (en) Electronic chip card manufacturing method
US9673506B2 (en) Antenna device and manufacturing method thereof
EP2642632B1 (en) Wireless power receiver and method of manufacturing the same
JP3377786B2 (en) Semiconductor chip
US20170133145A1 (en) Coil component and method of manufacturing the same
US11476041B2 (en) Coil component and manufacturing method therefor
JP3377787B1 (en) Semiconductor chip and semiconductor device using the same
JP2002343877A (en) Method of manufacturing ic element
JP4363735B2 (en) Information carrier manufacturing method
JP3347138B2 (en) IC element and manufacturing method thereof
JP4316851B2 (en) Manufacturing method of semiconductor chip
JP2002319012A (en) Information carrier
JP2004281838A (en) Coil-on-chip system and method for manufacturing the same
KR20040003514A (en) A method for making a laminated pattern antenna
JPS62123935A (en) Manufacture of printed coil
JP2001325571A (en) Noncontact communication type information carrier
CN113923864A (en) Circuit board and manufacturing method thereof
JP2002236900A (en) Contact-noncontact common use type ic module and method of manufacturing
JP2000293652A (en) Antenna circuit for ic card
JP2002230506A (en) Contact-cum-non-contact type ic module and its manufacturing method
JPS61241960A (en) Manufacture of semiconductor device
JPS59204215A (en) Sheet coil and manufacture thereof
JPH07276866A (en) Ic memory device and manufacture thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202