JP2002342158A - コンピュータシステム及びコンピュータシステムに用いられる記憶領域確保方法 - Google Patents
コンピュータシステム及びコンピュータシステムに用いられる記憶領域確保方法Info
- Publication number
- JP2002342158A JP2002342158A JP2001149856A JP2001149856A JP2002342158A JP 2002342158 A JP2002342158 A JP 2002342158A JP 2001149856 A JP2001149856 A JP 2001149856A JP 2001149856 A JP2001149856 A JP 2001149856A JP 2002342158 A JP2002342158 A JP 2002342158A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- smm
- cpu
- bios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 ＵＭＡ内のＵＭＢ領域をより多く確保するこ
とができ、ＵＭＢ不足によってシステム動作が不可能に
なるという事態を回避することができるコンピュータシ
ステム及びコンピュータシステムに用いられる記憶領域
確保方法を提供する。 【解決手段】 プログラムメモリ４に格納されているＢ
ＩＯＳプログラムの特定機能を、ＳＭＭに移行する際に
メインメモリ３に形成されるＳＭＭ用メモリ３ａに展開
し、当該ＢＩＯＳプログラムの特定機能をＳＭＭの中で
実行するようにした。これにより、ＵＭＡ内のＵＭＢ領
域をより多く確保することができるので、ＵＭＢ不足に
よってシステム動作が不可能になるという事態を回避す
ることができる。
とができ、ＵＭＢ不足によってシステム動作が不可能に
なるという事態を回避することができるコンピュータシ
ステム及びコンピュータシステムに用いられる記憶領域
確保方法を提供する。 【解決手段】 プログラムメモリ４に格納されているＢ
ＩＯＳプログラムの特定機能を、ＳＭＭに移行する際に
メインメモリ３に形成されるＳＭＭ用メモリ３ａに展開
し、当該ＢＩＯＳプログラムの特定機能をＳＭＭの中で
実行するようにした。これにより、ＵＭＡ内のＵＭＢ領
域をより多く確保することができるので、ＵＭＢ不足に
よってシステム動作が不可能になるという事態を回避す
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テム及びコンピュータシステムに用いられる記憶領域確
保方法に関する。
テム及びコンピュータシステムに用いられる記憶領域確
保方法に関する。
【０００２】
【従来の技術】コンピュータシステムのメモリ上の６０
０ＫＢから１０２４ＫＢまでの領域をＵＭＡ（Upper Me
mory Area）と呼び、このＵＭＡをＶＲＡＭ，ビデオＲ
ＯＭ ＢＩＯＳ，システムＲＯＭ ＢＩＯＳ，アダプタボ
ード追加領域として使用し、ＵＭＡのうち未使用部分を
ＵＭＢ（Upper Memory Blocks）と称し、デバイスドラ
イバをロード可能な領域としている。
０ＫＢから１０２４ＫＢまでの領域をＵＭＡ（Upper Me
mory Area）と呼び、このＵＭＡをＶＲＡＭ，ビデオＲ
ＯＭ ＢＩＯＳ，システムＲＯＭ ＢＩＯＳ，アダプタボ
ード追加領域として使用し、ＵＭＡのうち未使用部分を
ＵＭＢ（Upper Memory Blocks）と称し、デバイスドラ
イバをロード可能な領域としている。
【０００３】加えて、最近のコンピュータシステムに用
いられるＣＰＵ（Central Processing Unit）は、電源
管理のためのシステム管理モード（ＳＭＭ；System Man
agement mode）と称されるシステム管理機能をサポート
している。ここで、ＳＭＭは、アプリケーションからＣ
ＰＵに対してシステム管理割り込み（ＳＭＩ；SystemMa
nagement Interrupt）信号が入力され、システムＲＯＭ
ＢＩＯＳに格納されている割込み制御処理に移行する
際に設定されるＣＰＵの動作モードである。このように
ＣＰＵの動作モードがＳＭＭに設定された場合には、シ
ステム管理メモリであるＳＭＲＡＭ（System Managemen
t ＲＡＭ）がメモリシステムに形成される。ＳＭＲＡＭ
には、ＳＭＩ信号を検出した時点でのコンピュータシス
テムの状態が記憶される。なお、ＳＭＲＡＭは、ＳＭＭ
の場合にだけコンピュータシステムのメモリアドレスス
ペースにマップが形成されるので、オペレーティングシ
ステム（ＯＳ；Operating System）及びアプリケーショ
ンからはアクセスできないようになっている。
いられるＣＰＵ（Central Processing Unit）は、電源
管理のためのシステム管理モード（ＳＭＭ；System Man
agement mode）と称されるシステム管理機能をサポート
している。ここで、ＳＭＭは、アプリケーションからＣ
ＰＵに対してシステム管理割り込み（ＳＭＩ；SystemMa
nagement Interrupt）信号が入力され、システムＲＯＭ
ＢＩＯＳに格納されている割込み制御処理に移行する
際に設定されるＣＰＵの動作モードである。このように
ＣＰＵの動作モードがＳＭＭに設定された場合には、シ
ステム管理メモリであるＳＭＲＡＭ（System Managemen
t ＲＡＭ）がメモリシステムに形成される。ＳＭＲＡＭ
には、ＳＭＩ信号を検出した時点でのコンピュータシス
テムの状態が記憶される。なお、ＳＭＲＡＭは、ＳＭＭ
の場合にだけコンピュータシステムのメモリアドレスス
ペースにマップが形成されるので、オペレーティングシ
ステム（ＯＳ；Operating System）及びアプリケーショ
ンからはアクセスできないようになっている。
【０００４】
【発明が解決しようとする課題】ところで、近年では、
ビデオＲＯＭ ＢＩＯＳ，システムＲＯＭ ＢＩＯＳに対
する機能の追加等により、ＵＭＢとして使用可能な領域
が狭くなってきている。
ビデオＲＯＭ ＢＩＯＳ，システムＲＯＭ ＢＩＯＳに対
する機能の追加等により、ＵＭＢとして使用可能な領域
が狭くなってきている。
【０００５】そして、このようにＵＭＢとして使用可能
な領域が狭くなってしまうと、デバイスドライバのロー
ドができない場合があり、システム動作が不可能になる
という事態も発生する。
な領域が狭くなってしまうと、デバイスドライバのロー
ドができない場合があり、システム動作が不可能になる
という事態も発生する。
【０００６】本発明の目的は、ＵＭＡ内のＵＭＢ領域を
より多く確保することができ、ＵＭＢ不足によってシス
テム動作が不可能になるという事態を回避することがで
きるコンピュータシステム及びコンピュータシステムに
用いられる記憶領域確保方法を提供することである。
より多く確保することができ、ＵＭＢ不足によってシス
テム動作が不可能になるという事態を回避することがで
きるコンピュータシステム及びコンピュータシステムに
用いられる記憶領域確保方法を提供することである。
【０００７】
【課題を解決するための手段】請求項１記載の発明のコ
ンピュータシステムは、通常の処理モードから独立して
実行されるシステム管理モード（ＳＭＭ）にシステム管
理割込み要求に応じて移行する中央演算処理装置（ＣＰ
Ｕ）と、このＣＰＵに接続されたメインメモリと、前記
ＳＭＭに移行する際に、前記ＣＰＵにより前記メインメ
モリに形成されるＳＭＭ用メモリと、前記ＣＰＵに接続
され、ハードウェア制御のためのＢＩＯＳプログラムを
格納するプログラムメモリと、このプログラムメモリに
格納された前記ＢＩＯＳプログラムを前記メインメモリ
に展開する際に、前記ＣＰＵにより当該ＢＩＯＳプログ
ラムの特定機能を前記ＳＭＭ用メモリに展開するプログ
ラム展開手段と、を備える。
ンピュータシステムは、通常の処理モードから独立して
実行されるシステム管理モード（ＳＭＭ）にシステム管
理割込み要求に応じて移行する中央演算処理装置（ＣＰ
Ｕ）と、このＣＰＵに接続されたメインメモリと、前記
ＳＭＭに移行する際に、前記ＣＰＵにより前記メインメ
モリに形成されるＳＭＭ用メモリと、前記ＣＰＵに接続
され、ハードウェア制御のためのＢＩＯＳプログラムを
格納するプログラムメモリと、このプログラムメモリに
格納された前記ＢＩＯＳプログラムを前記メインメモリ
に展開する際に、前記ＣＰＵにより当該ＢＩＯＳプログ
ラムの特定機能を前記ＳＭＭ用メモリに展開するプログ
ラム展開手段と、を備える。
【０００８】したがって、プログラムメモリに格納され
ているＢＩＯＳプログラムの特定機能についてはＳＭＭ
用メモリに展開され、当該ＢＩＯＳプログラムの特定機
能はＳＭＭの中で実行されることになる。これにより、
ＵＭＡ内のＵＭＢ領域をより多く確保することが可能に
なるので、ＵＭＢ不足によってシステム動作が不可能に
なるという事態を回避することが可能になる。
ているＢＩＯＳプログラムの特定機能についてはＳＭＭ
用メモリに展開され、当該ＢＩＯＳプログラムの特定機
能はＳＭＭの中で実行されることになる。これにより、
ＵＭＡ内のＵＭＢ領域をより多く確保することが可能に
なるので、ＵＭＢ不足によってシステム動作が不可能に
なるという事態を回避することが可能になる。
【０００９】請求項２記載の発明の記憶領域確保方法
は、通常の処理モードから独立して実行されるシステム
管理モード（ＳＭＭ）にシステム管理割込み要求に応じ
て移行する中央演算処理装置（ＣＰＵ）と、このＣＰＵ
に接続されたメインメモリと、前記ＳＭＭに移行する際
に、前記ＣＰＵにより前記メインメモリに形成されるＳ
ＭＭ用メモリと、前記ＣＰＵに接続され、ハードウェア
制御のためのＢＩＯＳプログラムを格納するプログラム
メモリと、を備えるコンピュータシステムに用いられる
記憶領域確保方法であって、前記プログラムメモリに格
納された前記ＢＩＯＳプログラムを前記メインメモリに
展開する際に、前記ＣＰＵにより当該ＢＩＯＳプログラ
ムの特定機能を前記ＳＭＭ用メモリに展開するプログラ
ム展開工程を含む。
は、通常の処理モードから独立して実行されるシステム
管理モード（ＳＭＭ）にシステム管理割込み要求に応じ
て移行する中央演算処理装置（ＣＰＵ）と、このＣＰＵ
に接続されたメインメモリと、前記ＳＭＭに移行する際
に、前記ＣＰＵにより前記メインメモリに形成されるＳ
ＭＭ用メモリと、前記ＣＰＵに接続され、ハードウェア
制御のためのＢＩＯＳプログラムを格納するプログラム
メモリと、を備えるコンピュータシステムに用いられる
記憶領域確保方法であって、前記プログラムメモリに格
納された前記ＢＩＯＳプログラムを前記メインメモリに
展開する際に、前記ＣＰＵにより当該ＢＩＯＳプログラ
ムの特定機能を前記ＳＭＭ用メモリに展開するプログラ
ム展開工程を含む。
【００１０】したがって、プログラムメモリに格納され
ているＢＩＯＳプログラムの特定機能についてはＳＭＭ
用メモリに展開され、当該ＢＩＯＳプログラムの特定機
能はＳＭＭの中で実行されることになる。これにより、
ＵＭＡ内のＵＭＢ領域をより多く確保することが可能に
なるので、ＵＭＢ不足によってシステム動作が不可能に
なるという事態を回避することが可能になる。
ているＢＩＯＳプログラムの特定機能についてはＳＭＭ
用メモリに展開され、当該ＢＩＯＳプログラムの特定機
能はＳＭＭの中で実行されることになる。これにより、
ＵＭＡ内のＵＭＢ領域をより多く確保することが可能に
なるので、ＵＭＢ不足によってシステム動作が不可能に
なるという事態を回避することが可能になる。
【００１１】
【発明の実施の形態】本発明の実施の一形態を図１及び
図２に基づいて説明する。本実施の形態のコンピュータ
システムは、例えばノートブックタイプのパーソナルコ
ンピュータに備えられるマザーボード等の制御部に適用
した一例である。
図２に基づいて説明する。本実施の形態のコンピュータ
システムは、例えばノートブックタイプのパーソナルコ
ンピュータに備えられるマザーボード等の制御部に適用
した一例である。
【００１２】ここで、図１は本実施の形態のコンピュー
タシステムを概略的に示すシステム構成図である。図１
に示すように、このコンピュータシステムは、ＣＰＵ
（Central Processing Unit：中央演算処理装置）１を
備えるとともに、このＣＰＵ１にバス接続されるシステ
ムコントローラ２、メインメモリ３、ＢＩＯＳ ＲＯＭ
４、および各種Ｉ／Ｏ装置５を備えている。Ｉ／Ｏ装置
５としては、表示コントローラ、キーボードコントロー
ラ、システムタイマ、オペレーティングシステム（Ｏ
Ｓ）やアプリケーションプログラムを格納するハードデ
ィスク装置、フロッピー（登録商標）ディスクコントロ
ーラなどがある。
タシステムを概略的に示すシステム構成図である。図１
に示すように、このコンピュータシステムは、ＣＰＵ
（Central Processing Unit：中央演算処理装置）１を
備えるとともに、このＣＰＵ１にバス接続されるシステ
ムコントローラ２、メインメモリ３、ＢＩＯＳ ＲＯＭ
４、および各種Ｉ／Ｏ装置５を備えている。Ｉ／Ｏ装置
５としては、表示コントローラ、キーボードコントロー
ラ、システムタイマ、オペレーティングシステム（Ｏ
Ｓ）やアプリケーションプログラムを格納するハードデ
ィスク装置、フロッピー（登録商標）ディスクコントロ
ーラなどがある。
【００１３】ＣＰＵ１は、このシステム全体の動作制御
およびデータ処理を実行する。このＣＰＵ１としては、
システム管理割り込み（ＳＭＩ；System Management In
terrupt）をサポートするもの、例えば、米インテル社
によって製造販売されているマイクロプロセッサ“pent
ium（登録商標）”などによって実現される。この場
合、ＣＰＵ１は、次のようなシステム管理機能を持つ。
すなわち、ＣＰＵ１は、アプリケーションプログラムや
オペレーティングシステム（ＯＳ）などのプログラムを
実行するための動作モードとしてリアルモード、プロテ
クトモード、仮想８６モードを有する他、電源管理のた
めのシステム管理モード（ＳＭＭ；SystemManagement m
ode）と称されるシステム管理機能を実現するための動
作モードを有している。
およびデータ処理を実行する。このＣＰＵ１としては、
システム管理割り込み（ＳＭＩ；System Management In
terrupt）をサポートするもの、例えば、米インテル社
によって製造販売されているマイクロプロセッサ“pent
ium（登録商標）”などによって実現される。この場
合、ＣＰＵ１は、次のようなシステム管理機能を持つ。
すなわち、ＣＰＵ１は、アプリケーションプログラムや
オペレーティングシステム（ＯＳ）などのプログラムを
実行するための動作モードとしてリアルモード、プロテ
クトモード、仮想８６モードを有する他、電源管理のた
めのシステム管理モード（ＳＭＭ；SystemManagement m
ode）と称されるシステム管理機能を実現するための動
作モードを有している。
【００１４】システムコントローラ２は、このシステム
内のメモリやＩ／Ｏを制御するためのゲートアレイであ
り、ここにはＣＰＵ１へのＳＭＩ信号の発生を制御する
ためのハードウェアが組み込まれている。
内のメモリやＩ／Ｏを制御するためのゲートアレイであ
り、ここにはＣＰＵ１へのＳＭＩ信号の発生を制御する
ためのハードウェアが組み込まれている。
【００１５】メインメモリ３は、オペレーティングシス
テム（ＯＳ）、処理対象のアプリケーションプログラム
（ユーティリティープログラムを含む）、およびアプリ
ケーションプログラムによって作成されたユーザデータ
等を格納するメモリデバイスであり、複数のＤＲＡＭモ
ジュールによって構成される。なお、本実施の形態のメ
インメモリ３の６４０ＫＢ〜１０２４ＫＢの領域（ＵＭ
Ａ：Upper Memory Area）は、周辺機器及びＢＩＯＳ機
能のために使用されている。より詳細には、６４０ＫＢ
〜７６８ＫＢの領域はグラフィックスメモリ（ＶＧＡ）
の作業領域として使用され、７６８ＫＢ〜１０２４ＫＢ
の領域は他の周辺機器及びＢＩＯＳ機能のために用いら
れる。また、ＵＭＡのうち、未使用部分はＵＭＢ（Uppe
r MemoryBlocks）と称され、デバイスドライバをロード
可能な領域とされている。
テム（ＯＳ）、処理対象のアプリケーションプログラム
（ユーティリティープログラムを含む）、およびアプリ
ケーションプログラムによって作成されたユーザデータ
等を格納するメモリデバイスであり、複数のＤＲＡＭモ
ジュールによって構成される。なお、本実施の形態のメ
インメモリ３の６４０ＫＢ〜１０２４ＫＢの領域（ＵＭ
Ａ：Upper Memory Area）は、周辺機器及びＢＩＯＳ機
能のために使用されている。より詳細には、６４０ＫＢ
〜７６８ＫＢの領域はグラフィックスメモリ（ＶＧＡ）
の作業領域として使用され、７６８ＫＢ〜１０２４ＫＢ
の領域は他の周辺機器及びＢＩＯＳ機能のために用いら
れる。また、ＵＭＡのうち、未使用部分はＵＭＢ（Uppe
r MemoryBlocks）と称され、デバイスドライバをロード
可能な領域とされている。
【００１６】また、メインメモリ３には、ＳＭＩ信号が
ＣＰＵ１に入力された時だけアクセス可能となるＳＭＭ
用メモリであるＳＭＲＡＭ（System Management ＲＡ
Ｍ）３ａが形成される。ＳＭＲＡＭ３ａは、メインメモ
リ３のアドレス３００００Ｈから３ＦＦＦＦＨまでのア
ドレス空間にマッピングされるオーバレイメモリであ
る。ここで、ＳＭＲＡＭ３ａがマッピングされるアドレ
ス範囲は固定ではなく、ＳＭＢＡＳＥと称されるレジス
タによって任意の場所に変更することが可能である。Ｓ
ＭＢＡＳＥレジスタは、ＳＭＭ中でないとアクセスでき
ない。ＳＭＢＡＳＥレジスタのデフォルト値は、アドレ
ス３０００Ｈである。
ＣＰＵ１に入力された時だけアクセス可能となるＳＭＭ
用メモリであるＳＭＲＡＭ（System Management ＲＡ
Ｍ）３ａが形成される。ＳＭＲＡＭ３ａは、メインメモ
リ３のアドレス３００００Ｈから３ＦＦＦＦＨまでのア
ドレス空間にマッピングされるオーバレイメモリであ
る。ここで、ＳＭＲＡＭ３ａがマッピングされるアドレ
ス範囲は固定ではなく、ＳＭＢＡＳＥと称されるレジス
タによって任意の場所に変更することが可能である。Ｓ
ＭＢＡＳＥレジスタは、ＳＭＭ中でないとアクセスでき
ない。ＳＭＢＡＳＥレジスタのデフォルト値は、アドレ
ス３０００Ｈである。
【００１７】ＣＰＵ１がＳＭＭに移行する時には、ＣＰ
Ｕステータス、つまりＳＭＩ信号が発生された時のＣＰ
Ｕ１のレジスタ等が、ＳＭＲＡＭ３ａにスタック形式で
セーブされる。このＳＭＲＡＭ３ａには、ＢＩＯＳ Ｒ
ＯＭ４のシステム管理プログラムを呼び出すための命令
が格納されている。この命令は、ＣＰＵ１がＳＭＭに入
った時に最初に実行される命令であり、この命令実行に
よってシステム管理プログラムに制御が移る。
Ｕステータス、つまりＳＭＩ信号が発生された時のＣＰ
Ｕ１のレジスタ等が、ＳＭＲＡＭ３ａにスタック形式で
セーブされる。このＳＭＲＡＭ３ａには、ＢＩＯＳ Ｒ
ＯＭ４のシステム管理プログラムを呼び出すための命令
が格納されている。この命令は、ＣＰＵ１がＳＭＭに入
った時に最初に実行される命令であり、この命令実行に
よってシステム管理プログラムに制御が移る。
【００１８】ＢＩＯＳ ＲＯＭ４は、ＢＩＯＳ（Basic I
/O System）プログラムを記憶するプログラムメモリで
あり、プログラム書き替えが可能なようにフラッシュメ
モリによって構成されている。ＢＩＯＳプログラムは、
このシステム内の各種ハードウェアをアクセスするファ
ンクション実行ルーチンを体系化したものであり、リア
ルモードで動作するように構成されている。言い換えれ
ば、これらのファンクション実行ルーチンは、オペレー
ティングシステムに各種のハードウェアアクセスのため
の機能を提供する。
/O System）プログラムを記憶するプログラムメモリで
あり、プログラム書き替えが可能なようにフラッシュメ
モリによって構成されている。ＢＩＯＳプログラムは、
このシステム内の各種ハードウェアをアクセスするファ
ンクション実行ルーチンを体系化したものであり、リア
ルモードで動作するように構成されている。言い換えれ
ば、これらのファンクション実行ルーチンは、オペレー
ティングシステムに各種のハードウェアアクセスのため
の機能を提供する。
【００１９】また、ＢＩＯＳ ＲＯＭ４には、複数のＢ
ＩＯＳドライバ、ＳＭＩハンドラおよびパワー管理など
のための各種ＳＭＩサービスルーチンなどのＳＭＭの中
で実行されるシステム管理プログラムも格納されてい
る。ＳＭＩハンドラは、ＳＭＩ信号の発生要因に応じて
ＳＭＩサービスルーチンやＢＩＯＳドライバを起動する
ためのものである。
ＩＯＳドライバ、ＳＭＩハンドラおよびパワー管理など
のための各種ＳＭＩサービスルーチンなどのＳＭＭの中
で実行されるシステム管理プログラムも格納されてい
る。ＳＭＩハンドラは、ＳＭＩ信号の発生要因に応じて
ＳＭＩサービスルーチンやＢＩＯＳドライバを起動する
ためのものである。
【００２０】ここで、図２はＳＭＭにおける処理の流れ
を概略的に示すフローチャートである。図２に示すよう
に、ＣＰＵ１にＳＭＩ信号が入力されると、ＣＰＵ１
は、その時の動作モード（例えば、プロテクトモード）
からＳＭＭにスイッチする。ＳＭＭに入ると、ＣＰＵ１
は、まず、ＳＭＲＡＭ３ａをメインメモリ３のアドレス
３００００Ｈから３ＦＦＦＦＨまでのアドレス空間にマ
ッピングする（ステップＳ１）。これにより、メインメ
モリ３のアドレス３００００Ｈから３ＦＦＦＦＨはアク
セス不能となり、代わりにＳＭＲＡＭ３ａがオーバレイ
メモリとしてアクセス可能となる。
を概略的に示すフローチャートである。図２に示すよう
に、ＣＰＵ１にＳＭＩ信号が入力されると、ＣＰＵ１
は、その時の動作モード（例えば、プロテクトモード）
からＳＭＭにスイッチする。ＳＭＭに入ると、ＣＰＵ１
は、まず、ＳＭＲＡＭ３ａをメインメモリ３のアドレス
３００００Ｈから３ＦＦＦＦＨまでのアドレス空間にマ
ッピングする（ステップＳ１）。これにより、メインメ
モリ３のアドレス３００００Ｈから３ＦＦＦＦＨはアク
セス不能となり、代わりにＳＭＲＡＭ３ａがオーバレイ
メモリとしてアクセス可能となる。
【００２１】ＳＭＲＡＭ３ａには、ＣＰＵステート格納
エリア、ＳＭＩハンドラ作業エリアなどが設けられてお
り、またＢＩＯＳ ＲＯＭ４のＳＭＩハンドラを割り込
み先として指定するジャンプコードがセットされてい
る。
エリア、ＳＭＩハンドラ作業エリアなどが設けられてお
り、またＢＩＯＳ ＲＯＭ４のＳＭＩハンドラを割り込
み先として指定するジャンプコードがセットされてい
る。
【００２２】次いで、ＣＰＵ１は、ＳＭＩ信号が入力さ
れた時のＣＰＵ１の各種レジスタの内容であるＣＰＵス
テータス（または、コンテキストと称される）をＳＭＲ
ＡＭ３ａのＣＰＵステート格納エリアにスタック形式で
セーブする（ステップＳ２）。そして、ＣＰＵ１は、Ｓ
ＭＭのスタートアドレス（３８０００Ｈ）のコード、つ
まりＳＭＲＡＭ３ａのアドレス３８０００Ｈにセットさ
れているジャンプコードをフェッチし、そのジャンプコ
ードで指定されるＢＩＯＳ ＲＯＭ４のＳＭＩハンドラ
を実行する（ステップＳ３）。ここまでのステップＳ１
〜Ｓ３の処理は、ＣＰＵ１自体つまりＣＰＵ１のマイク
ロプログラムによって実行されるものである。
れた時のＣＰＵ１の各種レジスタの内容であるＣＰＵス
テータス（または、コンテキストと称される）をＳＭＲ
ＡＭ３ａのＣＰＵステート格納エリアにスタック形式で
セーブする（ステップＳ２）。そして、ＣＰＵ１は、Ｓ
ＭＭのスタートアドレス（３８０００Ｈ）のコード、つ
まりＳＭＲＡＭ３ａのアドレス３８０００Ｈにセットさ
れているジャンプコードをフェッチし、そのジャンプコ
ードで指定されるＢＩＯＳ ＲＯＭ４のＳＭＩハンドラ
を実行する（ステップＳ３）。ここまでのステップＳ１
〜Ｓ３の処理は、ＣＰＵ１自体つまりＣＰＵ１のマイク
ロプログラムによって実行されるものである。
【００２３】ジャンプコードの実行によって呼び出され
たＳＭＩハンドラは、どのような要因でＳＭＩ信号が発
生されたかを決定するために、ＳＭＩ発生要因をチェッ
クする（ステップＳ４）。この処理では、システムコン
トローラ２のＳＭＩステータスレジスタ（図示せず）に
セットされているＳＭＩステータス情報が参照される。
たＳＭＩハンドラは、どのような要因でＳＭＩ信号が発
生されたかを決定するために、ＳＭＩ発生要因をチェッ
クする（ステップＳ４）。この処理では、システムコン
トローラ２のＳＭＩステータスレジスタ（図示せず）に
セットされているＳＭＩステータス情報が参照される。
【００２４】ＳＭＩ発生要因がＢＩＯＳプログラム実行
であった場合には（ステップＳ４のＹ）、ＳＭＩハンド
ラは、ファンクション実行ルーチンとして、ハードウェ
アアクセス専用のＢＩＯＳプログラムの実行をリクエス
トする（ステップＳ５）。
であった場合には（ステップＳ４のＹ）、ＳＭＩハンド
ラは、ファンクション実行ルーチンとして、ハードウェ
アアクセス専用のＢＩＯＳプログラムの実行をリクエス
トする（ステップＳ５）。
【００２５】リクエストされたＢＩＯＳプログラムの実
行ルーチンは、ＢＩＯＳ ＲＯＭ４に記憶されているＢ
ＩＯＳプログラムの特定機能をＳＭＭの中で実行するも
のである。これにより、ＢＩＯＳプログラムの特定機能
については、ＳＭＲＡＭ３ａに展開されることになり、
メインメモリ３のＵＭＢ領域をより多く確保することが
可能になるので、ＵＭＢ不足によってシステム動作が不
可能になるという事態を回避することが可能になる。こ
こに、プログラム展開手段の機能が実行される。
行ルーチンは、ＢＩＯＳ ＲＯＭ４に記憶されているＢ
ＩＯＳプログラムの特定機能をＳＭＭの中で実行するも
のである。これにより、ＢＩＯＳプログラムの特定機能
については、ＳＭＲＡＭ３ａに展開されることになり、
メインメモリ３のＵＭＢ領域をより多く確保することが
可能になるので、ＵＭＢ不足によってシステム動作が不
可能になるという事態を回避することが可能になる。こ
こに、プログラム展開手段の機能が実行される。
【００２６】処理が終了すると、ＳＭＩハンドラはレジ
ューム（ＲＳＭ）命令を実行する（ステップＳ６）。こ
のＲＳＭ命令の実行によりＣＰＵステータスはＳＭＲＡ
Ｍ３ａからＣＰＵレジスタにリストアされ（ステップＳ
７）、これによってＣＰＵ１はＳＭＭから抜けてプロテ
クトモードに復帰し、割り込まれたオペレーティングシ
ステムまたはアプリケーションプログラムに制御が戻
る。
ューム（ＲＳＭ）命令を実行する（ステップＳ６）。こ
のＲＳＭ命令の実行によりＣＰＵステータスはＳＭＲＡ
Ｍ３ａからＣＰＵレジスタにリストアされ（ステップＳ
７）、これによってＣＰＵ１はＳＭＭから抜けてプロテ
クトモードに復帰し、割り込まれたオペレーティングシ
ステムまたはアプリケーションプログラムに制御が戻
る。
【００２７】なお、ＳＭＩ発生要因がＢＩＯＳプログラ
ム実行でない場合には（ステップＳ４のＮ）、ＳＭＩ発
生要因に応じた処理を実行した後（ステップＳ８）、ス
テップＳ６に進む。
ム実行でない場合には（ステップＳ４のＮ）、ＳＭＩ発
生要因に応じた処理を実行した後（ステップＳ８）、ス
テップＳ６に進む。
【００２８】
【発明の効果】請求項１記載の発明のコンピュータシス
テムによれば、通常の処理モードから独立して実行され
るシステム管理モード（ＳＭＭ）にシステム管理割込み
要求に応じて移行する中央演算処理装置（ＣＰＵ）と、
このＣＰＵに接続されたメインメモリと、前記ＳＭＭに
移行する際に、前記ＣＰＵにより前記メインメモリに形
成されるＳＭＭ用メモリと、前記ＣＰＵに接続され、ハ
ードウェア制御のためのＢＩＯＳプログラムを格納する
プログラムメモリと、このプログラムメモリに格納され
た前記ＢＩＯＳプログラムを前記メインメモリに展開す
る際に、前記ＣＰＵにより当該ＢＩＯＳプログラムの特
定機能を前記ＳＭＭ用メモリに展開するプログラム展開
手段と、を備え、プログラムメモリに格納されているＢ
ＩＯＳプログラムの特定機能をＳＭＭ用メモリに展開
し、当該ＢＩＯＳプログラムの特定機能をＳＭＭの中で
実行するようにしたことにより、ＵＭＡ内のＵＭＢ領域
をより多く確保することができるので、ＵＭＢ不足によ
ってシステム動作が不可能になるという事態を回避する
ことができる。
テムによれば、通常の処理モードから独立して実行され
るシステム管理モード（ＳＭＭ）にシステム管理割込み
要求に応じて移行する中央演算処理装置（ＣＰＵ）と、
このＣＰＵに接続されたメインメモリと、前記ＳＭＭに
移行する際に、前記ＣＰＵにより前記メインメモリに形
成されるＳＭＭ用メモリと、前記ＣＰＵに接続され、ハ
ードウェア制御のためのＢＩＯＳプログラムを格納する
プログラムメモリと、このプログラムメモリに格納され
た前記ＢＩＯＳプログラムを前記メインメモリに展開す
る際に、前記ＣＰＵにより当該ＢＩＯＳプログラムの特
定機能を前記ＳＭＭ用メモリに展開するプログラム展開
手段と、を備え、プログラムメモリに格納されているＢ
ＩＯＳプログラムの特定機能をＳＭＭ用メモリに展開
し、当該ＢＩＯＳプログラムの特定機能をＳＭＭの中で
実行するようにしたことにより、ＵＭＡ内のＵＭＢ領域
をより多く確保することができるので、ＵＭＢ不足によ
ってシステム動作が不可能になるという事態を回避する
ことができる。
【００２９】請求項２記載の発明の記憶領域確保方法に
よれば、通常の処理モードから独立して実行されるシス
テム管理モード（ＳＭＭ）にシステム管理割込み要求に
応じて移行する中央演算処理装置（ＣＰＵ）と、このＣ
ＰＵに接続されたメインメモリと、前記ＳＭＭに移行す
る際に、前記ＣＰＵにより前記メインメモリに形成され
るＳＭＭ用メモリと、前記ＣＰＵに接続され、ハードウ
ェア制御のためのＢＩＯＳプログラムを格納するプログ
ラムメモリと、を備えるコンピュータシステムに用いら
れる記憶領域確保方法であって、前記プログラムメモリ
に格納された前記ＢＩＯＳプログラムを前記メインメモ
リに展開する際に、前記ＣＰＵにより当該ＢＩＯＳプロ
グラムの特定機能を前記ＳＭＭ用メモリに展開するプロ
グラム展開工程を含み、プログラムメモリに格納されて
いるＢＩＯＳプログラムの特定機能をＳＭＭ用メモリに
展開し、当該ＢＩＯＳプログラムの特定機能をＳＭＭの
中で実行するようにしたことにより、ＵＭＡ内のＵＭＢ
領域をより多く確保することができるので、ＵＭＢ不足
によってシステム動作が不可能になるという事態を回避
することができる。
よれば、通常の処理モードから独立して実行されるシス
テム管理モード（ＳＭＭ）にシステム管理割込み要求に
応じて移行する中央演算処理装置（ＣＰＵ）と、このＣ
ＰＵに接続されたメインメモリと、前記ＳＭＭに移行す
る際に、前記ＣＰＵにより前記メインメモリに形成され
るＳＭＭ用メモリと、前記ＣＰＵに接続され、ハードウ
ェア制御のためのＢＩＯＳプログラムを格納するプログ
ラムメモリと、を備えるコンピュータシステムに用いら
れる記憶領域確保方法であって、前記プログラムメモリ
に格納された前記ＢＩＯＳプログラムを前記メインメモ
リに展開する際に、前記ＣＰＵにより当該ＢＩＯＳプロ
グラムの特定機能を前記ＳＭＭ用メモリに展開するプロ
グラム展開工程を含み、プログラムメモリに格納されて
いるＢＩＯＳプログラムの特定機能をＳＭＭ用メモリに
展開し、当該ＢＩＯＳプログラムの特定機能をＳＭＭの
中で実行するようにしたことにより、ＵＭＡ内のＵＭＢ
領域をより多く確保することができるので、ＵＭＢ不足
によってシステム動作が不可能になるという事態を回避
することができる。
【図１】本発明の実施の一形態のコンピュータシステム
を概略的に示すシステム構成図である。
を概略的に示すシステム構成図である。
【図２】ＳＭＭにおける処理の流れを概略的に示すフロ
ーチャートである。
ーチャートである。
１ ＣＰＵ ３ メインメモリ ３ａ ＳＭＭ用メモリ ４ プログラムメモリ
Claims (2)
- 【請求項１】 通常の処理モードから独立して実行され
るシステム管理モード（ＳＭＭ）にシステム管理割込み
要求に応じて移行する中央演算処理装置（ＣＰＵ）と、 このＣＰＵに接続されたメインメモリと、 前記ＳＭＭに移行する際に、前記ＣＰＵにより前記メイ
ンメモリに形成されるＳＭＭ用メモリと、 前記ＣＰＵに接続され、ハードウェア制御のためのＢＩ
ＯＳプログラムを格納するプログラムメモリと、 このプログラムメモリに格納された前記ＢＩＯＳプログ
ラムを前記メインメモリに展開する際に、前記ＣＰＵに
より当該ＢＩＯＳプログラムの特定機能を前記ＳＭＭ用
メモリに展開するプログラム展開手段と、を備えるコン
ピュータシステム。 - 【請求項２】 通常の処理モードから独立して実行され
るシステム管理モード（ＳＭＭ）にシステム管理割込み
要求に応じて移行する中央演算処理装置（ＣＰＵ）と、
このＣＰＵに接続されたメインメモリと、前記ＳＭＭに
移行する際に、前記ＣＰＵにより前記メインメモリに形
成されるＳＭＭ用メモリと、前記ＣＰＵに接続され、ハ
ードウェア制御のためのＢＩＯＳプログラムを格納する
プログラムメモリと、を備えるコンピュータシステムに
用いられる記憶領域確保方法であって、 前記プログラムメモリに格納された前記ＢＩＯＳプログ
ラムを前記メインメモリに展開する際に、前記ＣＰＵに
より当該ＢＩＯＳプログラムの特定機能を前記ＳＭＭ用
メモリに展開するプログラム展開工程を含む記憶領域確
保方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001149856A JP2002342158A (ja) | 2001-05-18 | 2001-05-18 | コンピュータシステム及びコンピュータシステムに用いられる記憶領域確保方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001149856A JP2002342158A (ja) | 2001-05-18 | 2001-05-18 | コンピュータシステム及びコンピュータシステムに用いられる記憶領域確保方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002342158A true JP2002342158A (ja) | 2002-11-29 |
Family
ID=18994974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001149856A Pending JP2002342158A (ja) | 2001-05-18 | 2001-05-18 | コンピュータシステム及びコンピュータシステムに用いられる記憶領域確保方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002342158A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697920B2 (en) * | 2002-01-24 | 2004-02-24 | Phoenix Technologies Ltd. | Extended upper memory block memory manager |
| US20140207988A1 (en) * | 2013-01-24 | 2014-07-24 | Allen C. Wynn | System and method for secure smi memory services |
-
2001
- 2001-05-18 JP JP2001149856A patent/JP2002342158A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697920B2 (en) * | 2002-01-24 | 2004-02-24 | Phoenix Technologies Ltd. | Extended upper memory block memory manager |
| US20140207988A1 (en) * | 2013-01-24 | 2014-07-24 | Allen C. Wynn | System and method for secure smi memory services |
| US9047263B2 (en) * | 2013-01-24 | 2015-06-02 | Dell Products L.P. | System and method for secure SMI memory services |
| US9697354B2 (en) | 2013-01-24 | 2017-07-04 | Dell Products L.P. | System and method for secure SMI memory services |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880863B2 (ja) | サスペンド制御方法およびシステム | |
| JP3037826B2 (ja) | モード切り替え方法及び装置 | |
| JP4580528B2 (ja) | コンピュータシステムおよびそのレジューム処理方法 | |
| TWI407300B (zh) | 電源管理控制器與方法 | |
| JPH04233624A (ja) | パーソナル・コンピュータ・システム内でシステム・ユーティリティを保護するための装置 | |
| US7523229B2 (en) | Memory protection during direct memory access | |
| US6154846A (en) | System for controlling a power saving mode in a computer system | |
| JP2008287505A (ja) | 情報処理装置およびレガシーエミュレーション処理停止制御方法 | |
| JP2974577B2 (ja) | コンピュータシステム | |
| JP4155545B2 (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| JP3943764B2 (ja) | コンピュータシステムおよびそのｃｐｕ性能制御方法 | |
| US6282645B1 (en) | Computer system for reading/writing system configuration using I/O instruction | |
| US6125236A (en) | Method and apparatus for providing user control of multimedia parameters | |
| JPH06180668A (ja) | コンピュータシステム | |
| JP2002342158A (ja) | コンピュータシステム及びコンピュータシステムに用いられる記憶領域確保方法 | |
| US6766461B1 (en) | Status switching method of an information apparatus to ensure an operating status when the apparatus is liable to receive vibration or shock | |
| JPH11102238A (ja) | コンピュータシステムおよびそのシステムにおけるサスペンド制御方法 | |
| JPH07319569A (ja) | コンピュータシステム | |
| JP3702233B2 (ja) | 情報処理システムおよびプログラム実行モード制御方法 | |
| JP3453467B2 (ja) | 情報処理装置と該情報処理装置のパワーマネジメント機能呼び出し方法 | |
| WO2007049423A1 (ja) | コンピュータシステム、及びそれにおける基本プログラムの起動方法 | |
| JPH04227547A (ja) | 情報処理装置 | |
| JP2839631B2 (ja) | パーソナルコンピュータシステムおよびその構成変更方法 | |
| JP2005056017A (ja) | 情報処理装置 | |
| KR20010047483A (ko) | 컴퓨터에서의 터치 패드 기능 제어 방법 |