JP2002335248A - Ieee1394 interface switching circuit - Google Patents

Ieee1394 interface switching circuit

Info

Publication number
JP2002335248A
JP2002335248A JP2001138532A JP2001138532A JP2002335248A JP 2002335248 A JP2002335248 A JP 2002335248A JP 2001138532 A JP2001138532 A JP 2001138532A JP 2001138532 A JP2001138532 A JP 2001138532A JP 2002335248 A JP2002335248 A JP 2002335248A
Authority
JP
Japan
Prior art keywords
ieee
package
switching circuit
interface
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001138532A
Other languages
Japanese (ja)
Inventor
Koichi Taguchi
浩一 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2001138532A priority Critical patent/JP2002335248A/en
Publication of JP2002335248A publication Critical patent/JP2002335248A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an IEEE1394 interface switching circuit, with which the data of an IEEE1394 interface circuit can be switched to a different route inside a package without inserting/ejecting an IEEE1394 cable to be connected with a data transmitting destination. SOLUTION: By using an analog switch 4 extremely reducing internal delay time, ON resistance and load capacity in place of a three-port physical layer LSI 16 based on a conventional P1394 a draft 2.0, a route can be switched by an electric connection or disconnection while suppressing an influence to be exerted upon data 8 of an IEEE1394 interface circuit 3 as much as possible.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はインタフェース回
路、特にIEEE1394インタフェース回路に異なる
経路を分岐接続するIEEE1394インタフェース切
替回路に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an interface circuit, and more particularly to an IEEE 1394 interface switching circuit for branching and connecting different paths to an IEEE 1394 interface circuit.

【0002】[0002]

【従来の技術】IEEE1394インタフェースは、リ
アルタイム伝送機能を備えるシリアルインタフェースで
あり、例えばリアルタイム性が要求される動画データ伝
送の際に、動きが不自然になるのを防止するため、デジ
タルビデオカメラおよびコンピュータ間の接続等のマル
チメディア用途に好適なインタフェースである。IEE
E1394インタフェースは、400Mbpsと高速且
つ非常に低振幅レベルであるため、既存のICを使用す
ることができなかった。
2. Description of the Related Art An IEEE 1394 interface is a serial interface having a real-time transmission function. For example, a digital video camera and a computer are used to prevent unnatural motion when transmitting moving image data requiring real-time performance. It is an interface suitable for multimedia use such as connection between devices. IEEE
The E1394 interface has a high speed of 400 Mbps and a very low amplitude level, so that an existing IC cannot be used.

【0003】斯かるIEEE1394インタフェースバ
スに関する又はそれを使用する従来技術は、例えば特開
平11−177598号公報の「ハブ装置およびハブ装
置の通信方法およびコンピュータが読み出し可能なプロ
グラムを格納した記憶媒体」および特開平10―149
668号公報の「編集制御方法及び制御信号変換装置」
等に開示されている。
The prior art relating to or using the IEEE 1394 interface bus is disclosed in, for example, Japanese Patent Application Laid-Open No. H11-177598, entitled "Hub apparatus and communication method of hub apparatus and storage medium storing computer readable program". JP-A-10-149
668, "Edit control method and control signal converter"
Etc.

【0004】図2は、従来のIEEE1394インタフ
ェース切替回路を含む装置のブロック図である。この装
置14は、それぞれIEEE1394ケーブル15に接
続された1対のパッケージ(PKG)1、2およびこれ
ら両パッケージ1、2間に接続された中継用パッケージ
9およびIEEE1394ケーブル17により構成され
る。
FIG. 2 is a block diagram of a device including a conventional IEEE1394 interface switching circuit. This device 14 is composed of a pair of packages (PKG) 1 and 2 connected to an IEEE 1394 cable 15, a relay package 9 and an IEEE 1394 cable 17 connected between these two packages 1 and 2, respectively.

【0005】各パッケージ1、2は、IEEE1394
インタフェース回路3、1対のDSコネクタ5、コネク
タ6およびP1394adraft2.0に準拠した3
ポート物理層半導体集積回路(以下、PHY LSI又
は単にLSIという)16を含んでいる。ここで、IE
EE1394ケーブル15は、それぞれ1対のDSコネ
クタ5およびIEEE1394インタフェース回路3に
接続される。また、コネクタ6は、IEEE1394イ
ンタフェース回路3に接続される。
[0005] Each of the packages 1 and 2 is composed of IEEE1394.
Interface circuit 3, one pair of DS connector 5, connector 6, and 3 based on P1394adraft2.0
A port physical layer semiconductor integrated circuit (hereinafter referred to as a PHY LSI or simply LSI) 16 is included. Where IE
The EE1394 cable 15 is connected to a pair of DS connectors 5 and the IEEE1394 interface circuit 3, respectively. The connector 6 is connected to the IEEE 1394 interface circuit 3.

【0006】次に、パッケージ1、2間の接続関係を説
明する。中継用パッケージ9は、制御部10およびその
両端に接続されたコネクタ12、13を含んでいる。各
IEEE1394ケーブル15は、パッケージ1、2の
DSコネクタ5に接続され、IEEE1394ケーブル
17はパッケージ1および2のDSコネクタ5に接続さ
れる。また、中継用パッケージ9のコネクタ12はパッ
ケージ1のコネクタ6に接続され、コネクタ13はパッ
ケージ2のコネクタ6に接続される。
Next, the connection relationship between the packages 1 and 2 will be described. The relay package 9 includes a control unit 10 and connectors 12 and 13 connected to both ends thereof. Each IEEE 1394 cable 15 is connected to the DS connector 5 of the package 1 or 2, and the IEEE 1394 cable 17 is connected to the DS connector 5 of the package 1 or 2. The connector 12 of the relay package 9 is connected to the connector 6 of the package 1, and the connector 13 is connected to the connector 6 of the package 2.

【0007】IEEE1394インタフェース回路3の
データ8を、パッケージ1内で異なる経路に切替える場
合を説明する。3ポートLSI16をハブとして使用
し、データ8の伝送先と接続されるIEEE1394ケ
ーブル15をDSコネクタ5と挿抜することにより、経
路の切替えを行っていた。
A case in which the data 8 of the IEEE 1394 interface circuit 3 is switched to a different path in the package 1 will be described. The three-port LSI 16 is used as a hub, and the path is switched by inserting and removing the IEEE1394 cable 15 connected to the transmission destination of the data 8 with the DS connector 5.

【0008】[0008]

【発明が解決しようとする課題】上述した従来の装置1
4には、次の如き幾つかの課題があった。第1に、IE
EE1394インタフェース回路3のデータ8をパッケ
ージ1、2内で異なる経路に切替えるためだけにPHY
LSI16を使用していることである。その理由は、
IEEE1394インタフェース回路3は、400Mb
psと高速且つ非常に低振幅レベルであるので、既存の
ICを使用することができないためである。
The conventional apparatus 1 described above.
No. 4 had some problems as follows. First, IE
PHY only for switching the data 8 of the EE1394 interface circuit 3 to different paths in the packages 1 and 2.
That is, the LSI 16 is used. The reason is,
The IEEE 1394 interface circuit 3 is 400 Mb
This is because the existing IC cannot be used because of the high speed and very low amplitude level of ps.

【0009】第2に、IEEE1394インタフェース
回路3のデータ8をパッケージ1、2内で異なる経路に
切替える場合には、データ8の伝送先と接続されるIE
EE1394ケーブル15の挿抜を必要とすることであ
る。その理由は、PHY LSI16は任意のポート間
を電気的に接続および切断する機能がないためである。
Second, when the data 8 of the IEEE 1394 interface circuit 3 is switched to a different path in the packages 1 and 2, the IEEE 8 connected to the transmission destination of the data 8 is used.
It is necessary to insert and remove the EE1394 cable 15. The reason is that the PHY LSI 16 has no function of electrically connecting and disconnecting any ports.

【0010】第3に、IEEE1394インタフェース
回路3のデータを装置14内の異なるパッケージ1、2
に伝送する場合には、パッケージ1、2間のデータ8の
伝送にIEEE1394ケーブル17を必要とすること
である。その理由は、PHYLSI16は任意のポート
間を電気的に接続および切断する機能がないため、IE
EE1394ケーブル15の挿抜で異なる経路の切り換
えを行うためである。
Third, the data of the IEEE 1394 interface circuit 3 is stored in different packages 1, 2 in the device 14.
In this case, the IEEE 1394 cable 17 is required for transmitting the data 8 between the packages 1 and 2. The reason is that the PHY LSI 16 has no function of electrically connecting and disconnecting any ports,
This is because different paths are switched by inserting and removing the EE1394 cable 15.

【0011】[0011]

【発明の目的】本発明の目的は、従来技術で必要であっ
たPHY LSI、IEEE1394ケーブルの挿抜お
よび内部のパッケージ間を伝送するための中継用IEE
E1394ケーブル17を必要とせず、IEEE139
4ケーブル15を接続したまま電気的にIEEE139
4インタフェース回路3のデータ8をパッケージ1、2
内で異なる経路に切替え可能にするIEEE1394イ
ンタフェース切替回路を提供することである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a relay IEEE / 1394 cable for connecting and disconnecting a PHY LSI and an IEEE 1394 cable and transmitting the signal between internal packages.
No IEEE1394 cable 17 is required, and IEEE139
IEEE139 with the four cables 15 connected
4 The data 8 of the interface circuit 3 is
To provide an IEEE 1394 interface switching circuit that enables switching to a different path within the network.

【0012】[0012]

【課題を解決するための手段】本発明のIEEE139
4インタフェース切換回路は、制御部からの制御信号が
入力されるIEEE1394インタフェース回路のデー
タを複数の出力ポートへ伝送するものであって、IEE
E1394インタフェース回路からの出力データを複数
の出力ポートへ選択的に伝送するアナログスイッチを備
える。
SUMMARY OF THE INVENTION The IEEE 139 of the present invention.
The four-interface switching circuit transmits data of the IEEE 1394 interface circuit, to which a control signal from the control unit is input, to a plurality of output ports.
An analog switch for selectively transmitting output data from the E1394 interface circuit to a plurality of output ports is provided.

【0013】また、本発明によるIEEE1394イン
タフェース切替回路の好適実施形態によると、アナログ
スイッチは、制御部からの制御信号により切替え制御さ
れる。それぞれIEEE1394インタフェース回路お
よびアナログスイッチを有し、制御部および中継用パッ
ケージで相互接続された1対のパッケージを備え、各パ
ッケージのアナログスイッチは、IEEE1394イン
タフェース回路のデータをIEEE1394ケーブルが
接続された第1ポート又は中継用パッケージを介して一
方のパッケージから他方のパッケージへ伝送する。中継
用パッケージは、IEEE1394ケーブルに対応する
遅延時間を有するディレイラインを含んでいる。中継用
パッケージは、両端にコネクタを有し、各パッケージに
設けられたコネクタと相互接続される。コネクタは、制
御部およびディレイラインを一括して接続する。また、
中継用パッケージのディレイラインは、パターンに形成
された約20nSの遅延時間を有する。
Further, according to the preferred embodiment of the IEEE 1394 interface switching circuit according to the present invention, the switching of the analog switch is controlled by a control signal from the control unit. Each of the packages has an IEEE 1394 interface circuit and an analog switch, and includes a pair of packages interconnected by a control unit and a relay package. The analog switch of each package transmits data of the IEEE 1394 interface circuit to a first IEEE 1394 cable connected to the IEEE 1394 cable. Transmission from one package to the other via a port or a relay package. The relay package includes a delay line having a delay time corresponding to the IEEE 1394 cable. The relay package has connectors at both ends and is interconnected with a connector provided in each package. The connector collectively connects the control unit and the delay line. Also,
The delay line of the relay package has a delay time of about 20 ns formed in a pattern.

【0014】[0014]

【発明の実施の形態】以下、本発明によるIEEE13
94インタフェース切替回路の好適実施形態を、添付図
面を参照して詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, IEEE13 according to the present invention will be described.
Preferred embodiments of the 94 interface switching circuit will be described in detail with reference to the accompanying drawings.

【0015】図1は、本発明によるIEEE1394イ
ンタフェース切替回路の好適実施形態を使用する装置の
ブロック図である。尚、説明の便宜上、図2を参照して
上述した従来技術の構成要素に対応する構成要素には、
同様の参照符号を使用することとする。
FIG. 1 is a block diagram of an apparatus using a preferred embodiment of the IEEE 1394 interface switching circuit according to the present invention. For convenience of explanation, components corresponding to the components of the related art described above with reference to FIG.
Similar reference numbers will be used.

【0016】本発明のIEEE1394インタフェース
切替回路を使用する装置14は、1対の同様のパッケー
ジ(PKG)1、2と、これら両パッケージ1、2間に
接続される中継用パッケージ9により構成される。パッ
ケージ1は、IEEE1394インタフェース回路3、
このIEEE1394インタフェース回路3からのデー
タ8を分岐接続する2分岐アナログスイッチ4、異なる
装置間の伝送用IEEE1394ケーブル15を接続す
るDSコネクタ5および中継用パッケージ9との接続用
コネクタ6により構成される。この2分岐アナログスイ
ッチ4には、制御中継用パッケージ9からの制御信号7
が入力される。このアナログスイッチ4は、内部ディレ
イ(遅延)、ON抵抗および負荷容量の極めて小さいア
ナログスイッチである。
An apparatus 14 using the IEEE 1394 interface switching circuit of the present invention comprises a pair of similar packages (PKGs) 1 and 2 and a relay package 9 connected between these two packages 1 and 2. . Package 1 is an IEEE1394 interface circuit 3,
It comprises a two-branch analog switch 4 for branch-connecting the data 8 from the IEEE 1394 interface circuit 3, a DS connector 5 for connecting an IEEE 1394 cable 15 for transmission between different devices, and a connector 6 for connection to a relay package 9. The two-branch analog switch 4 is provided with a control signal 7 from a control relay package 9.
Is entered. The analog switch 4 is an analog switch having an extremely small internal delay (delay), ON resistance, and load capacity.

【0017】中継用パッケージ9は、両パッケージ1お
よび2のIEEE1394インタフェース切替回路3お
よび2分岐アナログスイッチ4を制御する制御部10、
パッケージ1、2間のデータ伝送の遅延調整用ディレイ
ライン(遅延線)11およびパッケージ1、2との接続
用コネクタ12、13により構成される。尚、パッケー
ジ2の構成は、パッケージ1と同様であるため説明を省
略する。
The relay package 9 includes a control unit 10 for controlling the IEEE 1394 interface switching circuit 3 and the two-branch analog switch 4 of both packages 1 and 2,
It is composed of a delay line (delay line) 11 for delay adjustment of data transmission between the packages 1 and 2, and connectors 12 and 13 for connection with the packages 1 and 2. Note that the configuration of the package 2 is the same as that of the package 1, and a description thereof will be omitted.

【0018】次に、図1に示すIEEE1394インタ
フェース切替回路の動作を説明する。先ず、IEEE1
394ケーブル15がDSコネクタ5又はIEEE13
94ケーブル15が接続された第1ポートに接続された
状態を説明する。中継用パッケージ9の制御部10から
の制御信号7により、2分岐アナログスイッチ4がDS
コネクタ5側に接続されると、IEEE1394インタ
フェース回路3からのデータ8は、2分岐アナログスイ
ッチ4→DSコネクタ5→IEEE1394ケーブル1
5と経由して伝送される。これにより、異なる装置間に
おけるIEEE1394インタフェース回路3のデータ
伝送が可能となる。
Next, the operation of the IEEE 1394 interface switching circuit shown in FIG. 1 will be described. First, IEEE1
394 cable 15 is DS connector 5 or IEEE13
A state where the cable 94 is connected to the first port to which the cable 15 is connected will be described. According to the control signal 7 from the control unit 10 of the relay package 9, the two-branch analog switch 4
When connected to the connector 5 side, the data 8 from the IEEE 1394 interface circuit 3 is transmitted to the two-branch analog switch 4 → DS connector 5 → IEEE 1394 cable 1
5 and transmitted. This enables data transmission of the IEEE 1394 interface circuit 3 between different devices.

【0019】一方、2分岐アナログスイッチ4が中継用
パッケージ9側に接続された場合を説明する。IEEE
1394インタフェース回路3からのデータ8は、2分
岐アナログスイッチ4→コネクタ6→コネクタ12→デ
ィレイライン11→コネクタ13と経由して伝送され
る。そこで、IEEE1394ケーブル15をDSコネ
クタ5に接続したままで、装置14内のパッケージ1、
2間におけるIEEE1394インタフェース回路3の
データ8の伝送が可能となる。このとき、中継パッケー
ジ9のディレイライン11の値、即ち遅延時間値は、I
EEE1394ケーブル15の最大長が(規格により)
4.5mであることから、1m当り5ns遅延すると考
えて約20nsに設定している。
On the other hand, a case where the two-branch analog switch 4 is connected to the relay package 9 will be described. IEEE
Data 8 from the 1394 interface circuit 3 is transmitted via the two-branch analog switch 4 → connector 6 → connector 12 → delay line 11 → connector 13. Therefore, while the IEEE 1394 cable 15 is connected to the DS connector 5, the package 1,
Data 8 of the IEEE 1394 interface circuit 3 can be transmitted between the two. At this time, the value of the delay line 11 of the relay package 9, that is, the delay time value is
The maximum length of the EEE1394 cable 15 is (depending on the standard)
Since it is 4.5 m, the delay is set to about 20 ns in consideration of the delay of 5 ns per m.

【0020】次に、本発明によるIEEE1394イン
タフェース切替回路の他の実施形態を説明する。2分岐
アナログスイッチ4を3分岐とし、ディレイライン11
を増設することで、制御部10からの制御信号7および
びコネクタ6、12、13のピン数の物理的に増加でき
る範囲で、装置14内でのパッケージ間伝送可能な台数
を3台以上に増加することが可能となる。
Next, another embodiment of the IEEE 1394 interface switching circuit according to the present invention will be described. The two-branch analog switch 4 has three branches, and the delay line 11
By increasing the number of devices, the number of inter-package transmissions within the device 14 can be increased to three or more as long as the control signal 7 from the control unit 10 and the number of pins of the connectors 6, 12, and 13 can be physically increased. It is possible to increase.

【0021】以上、本発明によるIEEE1394イン
タフェース切替回路の好適実施形態の構成および動作を
詳述した。しかし、斯かる実施形態は、本発明の単なる
例示に過ぎず、何ら本発明を限定するものではない。本
発明の要旨を逸脱することなく、特定用途に応じて種々
の変形変更が可能であること、当業者には容易に理解で
きよう。
The configuration and operation of the preferred embodiment of the IEEE 1394 interface switching circuit according to the present invention have been described in detail. However, such an embodiment is merely an example of the present invention and does not limit the present invention in any way. It will be readily apparent to those skilled in the art that various modifications and changes can be made in accordance with the particular application without departing from the spirit of the invention.

【0022】[0022]

【発明の効果】以上の説明から理解される如く、本発明
のIEEE1394インタフェース切替回路によると、
次の如き実用上の顕著な効果が得られる。第1に、LS
Iを使用せずにIEEE1394インタフェース回路の
データをパッケージ内で異なる経路に切り換えることが
可能となることである。その理由は、内部遅延時間(デ
ィレイ)、導通(ON)抵抗および負荷容量の極めて小
さいアナログスイッチを従来のPHY LSIの代わり
に使用し、IEEE1394インタフェース回路のデー
タに与える影響を少なく且つ安価に実現することが可能
であるためである。
As understood from the above description, according to the IEEE 1394 interface switching circuit of the present invention,
The following remarkable practical effects can be obtained. First, LS
That is, the data of the IEEE 1394 interface circuit can be switched to a different path in the package without using I. The reason is that an analog switch having an extremely small internal delay time (delay), conduction (ON) resistance, and load capacitance is used in place of the conventional PHY LSI, and the influence on the data of the IEEE1394 interface circuit is reduced and realized at low cost. This is because it is possible.

【0023】第2に、データの伝送先と接続されるIE
EE1394ケーブルの挿抜を必要とせずに、IEEE
1394インタフェース回路のデータをパッケージ内で
異なる経路に切り換えることが可能となることである。
その理由は、従来使用したPHY LSIの代わりにア
ナログスイッチを使用し、電気的に接続又は切断するこ
とができるようになったためである。
Second, the IE connected to the data transmission destination
No need to insert and remove the EE1394 cable, IEEE
That is, the data of the 1394 interface circuit can be switched to a different path in the package.
The reason is that an analog switch can be used instead of the conventionally used PHY LSI, and can be electrically connected or disconnected.

【0024】第3に、パッケージ間のデータの伝送にI
EEE1394ケーブルを必要とせずに、IEEE13
94インタフェース回路のデータを装置内の異なるパッ
ケージに伝送することが可能となることである。その理
由は、従来使用したPHYLSIの代わりにアナログス
イッチを使用し、電気的に接続又は切断することができ
るようになったことと、パターンにディレイラインを設
けることにより遅延調整できるようになったためであ
る。
Third, the transmission of data between packages requires I
No need for IEEE1394 cable, IEEE13
It is possible to transmit data of the 94 interface circuit to different packages in the device. The reason is that an analog switch can be used instead of the conventionally used PHY LSI to be electrically connected or disconnected, and the delay can be adjusted by providing a delay line in the pattern. is there.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるIEEE1394インタフェース
切替回路の好適実施形態を使用する装置のブロック図で
ある。
FIG. 1 is a block diagram of an apparatus using a preferred embodiment of an IEEE 1394 interface switching circuit according to the present invention.

【図2】従来のIEEE1394インタフェース切替回
路を使用する装置のブロック図である。
FIG. 2 is a block diagram of a device using a conventional IEEE1394 interface switching circuit.

【符号の説明】[Explanation of symbols]

1、2 パッケージ(PKG) 3 IEEE1394インタフェース回路 4 2分岐アナログスイッチ 5 DSコネクタ 6、12、13 コネクタ 7 制御信号 8 データ 9 中継用パッケージ 10 制御部 11 ディレイライン 14 装置 15、17 IEEE1394ケーブル 1, 2 Package (PKG) 3 IEEE1394 interface circuit 4 2-branch analog switch 5 DS connector 6, 12, 13 connector 7 Control signal 8 Data 9 Relay package 10 Control unit 11 Delay line 14 Device 15, 17 IEEE 1394 cable

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】制御部からの制御信号が入力されるIEE
E1394インタフェース回路のデータを複数の出力ポ
ートへ伝送するIEEE1394インタフェース切替回
路において、 前記IEEE1394インタフェース回路からのデータ
を前記複数の出力ポートへ選択的に伝送するアナログス
イッチを備えることを特徴とするIEEE1394イン
タフェース切替回路。
1. An IEEE to which a control signal from a control unit is input.
An IEEE1394 interface switching circuit for transmitting data of an E1394 interface circuit to a plurality of output ports, comprising: an analog switch for selectively transmitting data from the IEEE1394 interface circuit to the plurality of output ports. circuit.
【請求項2】前記アナログスイッチは、前記制御部から
の制御信号により切替え制御されることを特徴とする請
求項1に記載のIEEE1394インタフェース切替回
路。
2. The IEEE 1394 interface switching circuit according to claim 1, wherein switching of the analog switch is controlled by a control signal from the control unit.
【請求項3】ぞれぞれ前記IEEE1394インタフェ
ース回路および前記アナログスイッチを有し、前記制御
部を含む中継用パッケージで相互接続された1対のパッ
ケージを備え、該各パッケージの前記アナログスイッチ
は、前記IEEE1394インタフェース回路のデータ
をIEEE1394ケーブルが接続された第1ポート又
は前記中継用パッケージを介して一方のパッケージから
他方のパッケージへ伝送することを特徴とする請求項1
又は2に記載のIEEE1394インタフェース切替回
路。
3. A pair of packages each having the IEEE 1394 interface circuit and the analog switch, the packages being interconnected by a relay package including the control unit, wherein the analog switch of each package is: 2. The data of the IEEE 1394 interface circuit is transmitted from one package to the other package via a first port to which an IEEE 1394 cable is connected or the relay package.
Or the IEEE 1394 interface switching circuit according to 2.
【請求項4】前記中継用パッケージは、前記IEEE1
394ケーブルに対応する遅延時間を有するディレイラ
インを含むことを特徴とする請求項3に記載のIEEE
1394インタフェース切替回路。
4. The relay package according to claim 1, wherein said relay package comprises:
4. The IEEE of claim 3, including a delay line having a delay time corresponding to a 394 cable.
1394 interface switching circuit.
【請求項5】前記中継用パッケージは、両端にコネクタ
を有し、前記各パッケージに設けられたコネクタと相互
接続されることを特徴とする請求項3又は4に記載のI
EEE1394インタフェース切替回路。
5. The I according to claim 3, wherein the relay package has connectors at both ends, and is interconnected with a connector provided on each of the packages.
EEE1394 interface switching circuit.
【請求項6】前記コネクタは、前記制御部および前記デ
ィレイラインを一括して接続することを特徴とする請求
項5に記載のIEEE1394インタフェース切替回
路。
6. The IEEE 1394 interface switching circuit according to claim 5, wherein said connector connects said control section and said delay line collectively.
【請求項7】前記中継用パッケージの前記ディレイライ
ンは、パターンに形成された約20nSの遅延時間を有
することを特徴とする請求項4、5又は6に記載のIE
EE1394インタフェース切替回路。
7. The IE according to claim 4, wherein the delay line of the relay package has a delay time of about 20 ns formed in a pattern.
EE1394 interface switching circuit.
JP2001138532A 2001-05-09 2001-05-09 Ieee1394 interface switching circuit Pending JP2002335248A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001138532A JP2002335248A (en) 2001-05-09 2001-05-09 Ieee1394 interface switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001138532A JP2002335248A (en) 2001-05-09 2001-05-09 Ieee1394 interface switching circuit

Publications (1)

Publication Number Publication Date
JP2002335248A true JP2002335248A (en) 2002-11-22

Family

ID=18985451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001138532A Pending JP2002335248A (en) 2001-05-09 2001-05-09 Ieee1394 interface switching circuit

Country Status (1)

Country Link
JP (1) JP2002335248A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846854A (en) * 1994-08-02 1996-02-16 Olympus Optical Co Ltd Image pickup device
JP2001077839A (en) * 1999-09-02 2001-03-23 Toshiba Corp Serial bus network system and serial bus network method
JP2001094576A (en) * 1999-09-24 2001-04-06 Nec Corp Isochronous packet transfer method, recording medium for transfer control program, bridge and packet transfer control lsi

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846854A (en) * 1994-08-02 1996-02-16 Olympus Optical Co Ltd Image pickup device
JP2001077839A (en) * 1999-09-02 2001-03-23 Toshiba Corp Serial bus network system and serial bus network method
JP2001094576A (en) * 1999-09-24 2001-04-06 Nec Corp Isochronous packet transfer method, recording medium for transfer control program, bridge and packet transfer control lsi

Similar Documents

Publication Publication Date Title
US6993032B1 (en) Buffer arrangements to support differential link distances at full bandwidth
US7440443B2 (en) Integrated universal network adapter
US4577308A (en) Multiplexed interconnection of packet switching node packages
RU2117405C1 (en) Communication system
KR20030084974A (en) Buffer network for correcting fluctuations in a parallel/serial interface
US5774665A (en) Asynchronous transfer mode LAN switching hub device using IEEE P1355 standard and its control method
WO2015157993A1 (en) Interconnection system and apparatus, and data transmission method
US7469310B2 (en) Network switch architecture for processing packets independent of media type of connected ports
CN108702557B (en) Robot system
US7995463B2 (en) Transmission device
JP2005150776A (en) Packet switching apparatus
US5202940A (en) Modular electro-optic bus coupler system
JPH11136271A (en) Plural segments repeater
CN206498418U (en) A kind of networks of bus-type FC AE 1553
JPH10190709A (en) Device system and communication method
CN219124214U (en) CAN communication architecture based on time division multiplexing
JP2002335248A (en) Ieee1394 interface switching circuit
US8190766B2 (en) Across-device communication protocol
US5737528A (en) Network connecting apparatus with separate data and control signal lines
US7360007B2 (en) System including a segmentable, shared bus
JP3295074B2 (en) IEEE 1394 serial bus topology optimization method
JP7052929B2 (en) Information processing device and communication switching method
US5185833A (en) Modular active fiber optic coupler system
EP0992914B1 (en) Data transfer device between computer nodes
US20030002493A1 (en) System for sharing channels by interleaving flits

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080417

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091211

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426