JP2002334841A - Epitaxial compound semiconductor wafer, manufacturing method therefor, and field effect transistor - Google Patents
Epitaxial compound semiconductor wafer, manufacturing method therefor, and field effect transistorInfo
- Publication number
- JP2002334841A JP2002334841A JP2001137705A JP2001137705A JP2002334841A JP 2002334841 A JP2002334841 A JP 2002334841A JP 2001137705 A JP2001137705 A JP 2001137705A JP 2001137705 A JP2001137705 A JP 2001137705A JP 2002334841 A JP2002334841 A JP 2002334841A
- Authority
- JP
- Japan
- Prior art keywords
- compound
- effect transistor
- compound semiconductor
- field effect
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、化合物半導体エピ
タキシャルウェハ及びその製造方法並びに電界効果トラ
ンジスタに関する。The present invention relates to a compound semiconductor epitaxial wafer, a method for manufacturing the same, and a field effect transistor.
【０００２】[0002]
【従来の技術】携帯電話や衛星通信用アンテナ等に用い
られるローノイズアンプやパワーアンプ等、特に高周波
動作が求められるアプリケーションにおいては、化合物
半導体エピタキシャルウェハを用いたＨＥＭＴと呼ばれ
る、高電子移動度を有する電界効果トランジスタが多用
されている。このＨＥＭＴに用いられるエピタキシャル
ウェハ内においては、ＧａＡｓあるいはＩｎＧａＡｓが
チャネル層として、ＡｌＧａＡｓあるいはＩｎＧａＰが
変調ドープ層として多層薄膜中に形成されている。ま
た、ＨＥＭＴ用エピタキシャルウェハ内には、ＧａＡｓ
やＡｌＧａＡｓ等のＡｓ系の化合物半導体結晶との間で
優れたエッチング選択性を有し、かつ表面準位密度が低
いため素子を高耐圧化、低雑音化させると期待されるＩ
ｎＧａＰやＩｎＡｌＰ等のＰを含んだ化合物半導体結晶
層が、エッチングストップ層や表面パッシベーション層
として形成される場合もある。2. Description of the Related Art In applications requiring high-frequency operation, such as low-noise amplifiers and power amplifiers used in mobile phones and satellite communication antennas, etc., they have a high electron mobility called a HEMT using a compound semiconductor epitaxial wafer. Field effect transistors are frequently used. In the epitaxial wafer used for the HEMT, GaAs or InGaAs is formed as a channel layer, and AlGaAs or InGaP is formed as a modulation doping layer in a multilayer thin film. Further, GaAs is contained in the epitaxial wafer for HEMT.
Has excellent etching selectivity with As-based compound semiconductor crystals such as AlGaAs and AlGaAs and has a low surface state density, which is expected to increase the breakdown voltage and reduce noise of the device.
A compound semiconductor crystal layer containing P such as nGaP or InAlP may be formed as an etching stop layer or a surface passivation layer.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、Ｐを含
んだ化合物半導体結晶層をＭＯＶＰＥ法（有機金属気相
成長法）等の気相成長法で製造した場合には、Ａｓ系の
化合物半導体結晶層との界面付近でＰとＡｓとの相互混
入が生じることがある。また、気相成長時の基板温度に
起因して、特にＰを含んだ化合物半導体結晶中で自然超
格子という特殊な結晶配列が生じてしまい、これがＰを
含んだ化合物半導体結晶のバンドギャップエネルギーを
変えてしまい、発光波長も変化する等の問題があること
が知られている。これらの問題に起因し、気相成長した
Ｐを含む化合物半導体層をゲート電圧印加時に空乏層が
形成される領域に有する電界効果トランジスタでは、期
待されるような優れた電気特性の実現が困難であるとい
う問題があった。However, when a compound semiconductor crystal layer containing P is manufactured by a vapor growth method such as MOVPE (metal organic chemical vapor deposition), an As-based compound semiconductor crystal layer is produced. In some cases, P and As may be intermingled near the interface with Pb. In addition, due to the substrate temperature during vapor phase growth, a special crystal arrangement called a natural superlattice occurs particularly in a compound semiconductor crystal containing P, which reduces the band gap energy of the compound semiconductor crystal containing P. It is known that there is a problem that the emission wavelength is changed and the emission wavelength also changes. Due to these problems, in a field-effect transistor having a compound semiconductor layer containing P grown in a vapor phase in a region where a depletion layer is formed when a gate voltage is applied, it is difficult to achieve excellent electrical characteristics as expected. There was a problem.
【０００４】そこで、本発明の目的は、上記課題を解決
し、電流利得が大きく及び耐圧の高い電界効果トランジ
スタを提供すると共に、その電界効果トランジスタが得
られる化合物半導体エピタキシャルウェハ及びその製造
方法を提供することにある。Accordingly, an object of the present invention is to solve the above problems, provide a field effect transistor having a large current gain and a high withstand voltage, and provide a compound semiconductor epitaxial wafer from which the field effect transistor can be obtained and a method of manufacturing the same. Is to do.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成するため
に本発明の化合物半導体エピタキシャルウェハは、電界
効果トランジスタ用の化合物半導体エピタキシャルウェ
ハにおいて、電界効果トランジスタを形成してそのゲー
ト電極に電圧を印加した時に空乏層が形成され、かつリ
ンを含む化合物半導体結晶層が、アンチモン化合物、ビ
スマス化合物、テルル化合物及びセレン化合物のうち少
なくとも１種類とインジウム化合物とが原料の一部とし
て同時に供給されて気相成長した層であるものである。In order to achieve the above object, a compound semiconductor epitaxial wafer according to the present invention is a compound semiconductor epitaxial wafer for a field effect transistor, in which a field effect transistor is formed and a voltage is applied to a gate electrode thereof. When a depletion layer is formed, a compound semiconductor crystal layer containing phosphorus is supplied with at least one of an antimony compound, a bismuth compound, a tellurium compound, and a selenium compound and an indium compound at the same time as a part of a raw material. It is a layer that has grown.
【０００６】本発明の化合物半導体エピタキシャルウェ
ハは、電界効果トランジスタ用の化合物半導体エピタキ
シャルウェハにおいて、電界効果トランジスタを形成し
てそのゲート電極に電圧を印加した時に空乏層が形成さ
れ、かつリンを含む化合物半導体結晶層が、アンチモン
化合物、ビスマス化合物、テルル化合物及びセレン化合
物のうち少なくとも１種類とインジウム化合物とが原料
の一部として交互に供給されて気相成長した層であるも
のである。The compound semiconductor epitaxial wafer of the present invention is a compound semiconductor epitaxial wafer for a field effect transistor, wherein a depletion layer is formed when a field effect transistor is formed and a voltage is applied to its gate electrode, and the compound contains phosphorus. The semiconductor crystal layer is a layer in which at least one of an antimony compound, a bismuth compound, a tellurium compound, and a selenium compound and an indium compound are alternately supplied as a part of a raw material and vapor-phase grown.
【０００７】本発明の化合物半導体エピタキシャルウェ
ハの製造方法は、電界効果トランジスタ用の化合物半導
体エピタキシャルウェハの製造方法において、電界効果
トランジスタを形成してそのゲート電極に電圧を印加し
たときに空乏層が形成され、かつリンを含む化合物半導
体結晶層を、アンチモン化合物、ビスマス化合物、テル
ル化合物及びセレン化合物のうち少なくとも１種類とイ
ンジウム化合物とを原料の一部として同時に供給するこ
とによって気相成長させるものである。The method of manufacturing a compound semiconductor epitaxial wafer according to the present invention is directed to a method of manufacturing a compound semiconductor epitaxial wafer for a field effect transistor, wherein a depletion layer is formed when a field effect transistor is formed and a voltage is applied to its gate electrode. And vapor-growing the compound semiconductor crystal layer containing phosphorus by simultaneously supplying at least one of an antimony compound, a bismuth compound, a tellurium compound and a selenium compound and an indium compound as a part of a raw material. .
【０００８】本発明の化合物半導体エピタキシャルウェ
ハの製造方法は、電界効果トランジスタ用の化合物半導
体エピタキシャルウェハの製造方法において、電界効果
トランジスタを形成してそのゲート電極に電圧を印加し
たときに空乏層が形成され、かつリンを含む化合物半導
体結晶層を、アンチモン化合物、ビスマス化合物、テル
ル化合物及びセレン化合物のうち少なくとも１種類とイ
ンジウム化合物とを原料の一部として交互に供給するこ
とによって気相成長させるものである。According to the method of manufacturing a compound semiconductor epitaxial wafer of the present invention, in the method of manufacturing a compound semiconductor epitaxial wafer for a field effect transistor, a depletion layer is formed when a field effect transistor is formed and a voltage is applied to its gate electrode. And vapor-growing the compound semiconductor crystal layer containing phosphorus by alternately supplying at least one of an antimony compound, a bismuth compound, a tellurium compound, and a selenium compound and an indium compound as a part of a raw material. is there.
【０００９】本発明の電界効果トランジスタは、化合物
半導体エピタキシャルウェハを用いた電界効果トランジ
スタにおいて、ゲート電極に電圧が印加されると空乏層
を形成し、かつリンを含む化合物半導体結晶層は、アン
チモン化合物、ビスマス化合物、テルル化合物及びセレ
ン化合物のうち少なくとも１種類とインジウム化合物と
が原料の一部として同時に供給されたものである。A field effect transistor according to the present invention is a field effect transistor using a compound semiconductor epitaxial wafer, wherein a depletion layer is formed when a voltage is applied to a gate electrode, and the compound semiconductor crystal layer containing phosphorus is an antimony compound. , A bismuth compound, a tellurium compound, and a selenium compound and at least one of the indium compound and the indium compound are simultaneously supplied as a part of the raw material.
【００１０】本発明の電界効果トランジスタは、化合物
半導体エピタキシャルウェハを用いた電界効果トランジ
スタにおいて、ゲート電極に電圧が印加されると空乏層
を形成し、かつリンを含む化合物半導体結晶層は、アン
チモン化合物、ビスマス化合物、テルル化合物及びセレ
ン化合物のうち少なくとも１種類とインジウム化合物と
が原料の一部として交互に供給されたものである。A field effect transistor according to the present invention is a field effect transistor using a compound semiconductor epitaxial wafer, wherein a depletion layer is formed when a voltage is applied to a gate electrode, and the compound semiconductor crystal layer containing phosphorus is an antimony compound. , A bismuth compound, a tellurium compound, and a selenium compound, and an indium compound alternately supplied as a part of a raw material.
【００１１】本発明によれば、電界効果トランジスタ用
の化合物半導体エピタキシャルのうち、リンを含む化合
物半導体層の一部あるいは全部を、アンチモン化合物、
ビスマス化合物、テルル化合物及びセレン化合物のうち
少なくとも１種類とインジウム化合物とを原料の一部と
して同時に、あるいは交互に供給することにより、電流
利得が大きく及び耐圧の高い電界効果トランジスタが得
られる。According to the present invention, in a compound semiconductor epitaxial for a field effect transistor, a part or all of a compound semiconductor layer containing phosphorus is replaced with an antimony compound,
By supplying at least one of a bismuth compound, a tellurium compound, and a selenium compound and an indium compound simultaneously or alternately as a part of a raw material, a field effect transistor having a large current gain and a high withstand voltage can be obtained.
【００１２】[0012]
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。Embodiments of the present invention will be described below.
【００１３】本発明の化合物半導体エピタキシャルウェ
ハの製造方法は、Ｐを含む化合物半導体層の一部あるい
は全部を、アンチモン化合物、ビスマス化合物、テルル
化合物及びセレン化合物のうち少なくとも１種類とイン
ジウム化合物と同時に、あるいは交互に供給することに
より気相成長させるものである。但し、この場合のイン
ジウム化合物のモル数と、アンチモン化合物、ビスマス
化合物、テルル化合物及びセレン化合物のモル数とを合
計したものを比べた場合、インジウム化合物のモル数の
方が大きい方が良く、それらの比は１０〜１０００程度
であることが好ましい。In the method for manufacturing a compound semiconductor epitaxial wafer according to the present invention, a part or the whole of the compound semiconductor layer containing P is formed by simultaneously forming at least one of an antimony compound, a bismuth compound, a tellurium compound and a selenium compound and an indium compound. Alternatively, vapor growth is performed by alternately supplying them. However, when comparing the total number of moles of the indium compound and the total number of moles of the antimony compound, the bismuth compound, the tellurium compound and the selenium compound, the larger the number of moles of the indium compound, the better. Is preferably about 10 to 1,000.
【００１４】このようにして得られた化合物半導体エピ
タキシャルウェハを用いることにより、電流利得が大き
く及び耐圧の高い電界効果トランジスタが得られる。By using the compound semiconductor epitaxial wafer thus obtained, a field effect transistor having a large current gain and a high withstand voltage can be obtained.
【００１５】[0015]
【実施例】図１は本発明の化合物半導体エピタキシャル
ウェハの製造方法を適用した化合物半導体エピタキシャ
ルを用いた電界効果トランジスタの一実施例を示す断面
図である。FIG. 1 is a sectional view showing an embodiment of a field effect transistor using compound semiconductor epitaxial to which the method for manufacturing a compound semiconductor epitaxial wafer of the present invention is applied.
【００１６】この電界効果トランジスタは、ＩｎＧａＰ
エッチングストッパ付きＰ−ＨＥＭＴ構造を有してい
る。This field effect transistor is made of InGaP.
It has a P-HEMT structure with an etching stopper.
【００１７】半導体製造装置として減圧ＭＯＶＰＥ機
（図示せず。）を用い、原料としてＴＭＡｌ（トリメチ
ルアルミニウム）、ＴＭＧａ（トリメチルガリウム）、
ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ3 （アルシ
ン）及びＳｉ2 Ｈ6 （ジシラン）を用いて、半絶縁性で
あり、かつ（１１０）面方位に２度のミスオリエンテー
ション角度を有するＧａＡｓ（１００）面方位基板１の
上に、ｉ−ＡｌＧａＡｓバッファ層（膜厚２００ｎｍ）
２、ｉ−ＩｎＧａＡｓチャネル層（Ｉｎ組成１５％、膜
厚１４ｎｍ）３、ｉ−ＡｌＧａＡｓスペーサ層（膜厚２
ｎｍ）４、Ｓｉプレーナドープ層（Ｓｉ濃度１．５×１
０12ｃｍ-2）５、ｉ−ＡｌＧａＡｓショットキー層（膜
厚１２ｎｍ）６を成長させた。A vacuum MOVPE machine (not shown) is used as a semiconductor manufacturing apparatus, and TMAl (trimethylaluminum), TMGa (trimethylgallium),
GaAs (100) plane orientation that is semi-insulating and has a misorientation angle of 2 degrees in the (110) plane direction using TMIn (trimethylindium), AsH 3 (arsine) and Si 2 H 6 (disilane). On the substrate 1, an i-AlGaAs buffer layer (thickness: 200 nm)
2, i-InGaAs channel layer (In composition 15%, film thickness 14 nm) 3, i-AlGaAs spacer layer (film thickness 2
nm) 4, Si planar doped layer (Si concentration 1.5 × 1)
0 12 cm -2 ) 5 and an i-AlGaAs Schottky layer (film thickness 12 nm) 6 were grown.
【００１８】さらに、ｉ−ＡｌＧａＡｓショットキー層
６の上に、原料としてＴＥＧａ（トリエチルガリウ
ム）、ＴＭＩｎ（トリメチルインジウム）及びＰＨ3
（ホスフィン）を用いて、ｉ−ＩｎＧａＰエッチングス
トップ層（膜厚８ｎｍ）７を成長させた。このＩｎＧａ
Ｐエッチングストップ層７を成長させる際、上述した原
料とＴＥＳｂ（トリエチルアンチモン）とを同時に供給
したエピタキシャルウェハと、ＴＥＳｂを供給しないエ
ピタキシャルウェハとの２種類のサンプルを作製した。
ＴＥＳｂを供給したエピタキシャルウェハをウェハＡと
し、ＴＥＳｂを供給しなかったエピタキシャルウェハを
ウェハＢとする。Further, TEGa (triethyl gallium), TMIn (trimethyl indium) and PH 3 are formed on the i-AlGaAs Schottky layer 6 as raw materials.
Using (phosphine), an i-InGaP etching stop layer (thickness 8 nm) 7 was grown. This InGa
When growing the P etching stop layer 7, two types of samples were produced: an epitaxial wafer to which the above-mentioned raw material and TESb (triethylantimony) were simultaneously supplied, and an epitaxial wafer to which TESb was not supplied.
The epitaxial wafer to which TESb was supplied is referred to as wafer A, and the epitaxial wafer to which TESb was not supplied is referred to as wafer B.
【００１９】さらにウェハＡ及びウェハＢの上にＴＭＧ
ａ（トリメチルガリウム）、ＡｓＨ 3 （アルシン）及び
Ｓｉ2 Ｈ6 （ジシラン）を用いて、ｎ+ −ＧａＡｓオー
ミックコンタクト層（Ｓｉ濃度１×１０19ｃｍ-3、膜厚
５ｎｍ）８を成長させた。Further, TMG is placed on wafers A and B.
a (trimethylgallium), AsH Three (Arsine) and
SiTwo H6 (Disilane) and n+ -GaAs
Mic contact layer (Si concentration 1 × 1019cm-3, Film thickness
5 nm) 8 was grown.
【００２０】この後両ウェハＡ、Ｂについて、フォトリ
ソグラフィ法により、ｎ+ −ＧａＡｓオーミックコンタ
クト層の一部を選択的に除去し、ｉ−ＩｎＧａＰエッチ
ングストップ層を露出させた。この露出させた部分に真
空蒸着法を用いてＡｌ薄膜を形成し、ゲート電極９とし
た。また、残りのｎ+ −ＧａＡｓオーミックコンタクト
層上の所定箇所に真空蒸着法を用いてＡｕＧｅ／Ｎｉ／
Ａｕ薄膜を形成し、ソース電極１０及びドレイン電極１
１とした２種類（ウェハＡ及びウェハＢを用いた）の電
界効果トランジスタを作製した。Thereafter, for both wafers A and B, a part of the n + -GaAs ohmic contact layer was selectively removed by photolithography to expose the i-InGaP etching stop layer. An Al thin film was formed on the exposed portion by using a vacuum deposition method to form a gate electrode 9. Further, by vacuum evaporation at a predetermined position on the remaining n + -GaAs ohmic contact layer AuGe / Ni /
An Au thin film is formed, and a source electrode 10 and a drain electrode 1 are formed.
Thus, two types of field effect transistors (using wafer A and wafer B) were prepared.
【００２１】これら二つの電界効果トランジスタについ
て、Ｉd−Ｖds測定及びＩd−Ｖgs測定を行い、耐圧と相
互コンダクタンスとの評価を行った。その結果を表１に
示す。With respect to these two field effect transistors, I d -V ds measurement and I d -V gs measurement were performed, and the breakdown voltage and the mutual conductance were evaluated. Table 1 shows the results.
【００２２】[0022]
【表１】 [Table 1]
【００２３】この結果、それぞれの特性について、Ｐを
含む化合物半導体層を、アンチモン化合物とインジウム
化合物とを同時に供給することによって気相成長させた
ウェハＡにおいて、両化合物を供給しなかったウェハＢ
と比較して１０％程度の特性向上が確認された。 （実施例２）実施例１において、アンチモン化合物の代
わりにビスマス化合物、テルル化合物またはセレン化合
物を用いても同様の結果が得られた。As a result, with respect to the respective characteristics, the wafer A in which the compound semiconductor layer containing P was vapor-phase grown by simultaneously supplying the antimony compound and the indium compound and the wafer B in which both compounds were not supplied.
It was confirmed that the characteristics were improved by about 10% as compared with the above. (Example 2) Similar results were obtained when a bismuth compound, tellurium compound or selenium compound was used instead of the antimony compound in Example 1.
【００２４】[0024]
【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。In summary, according to the present invention, the following excellent effects are exhibited.
【００２５】電流利得が大きく及び耐圧の高い電界効果
トランジスタを提供すると共に、その電界効果トランジ
スタが得られる化合物半導体エピタキシャルウェハ及び
その製造方法の提供を実現することができる。A field effect transistor having a large current gain and a high withstand voltage can be provided, and a compound semiconductor epitaxial wafer from which the field effect transistor can be obtained and a method for manufacturing the same can be realized.
【図１】本発明の化合物半導体エピタキシャルウェハの
製造方法を適用した化合物半導体エピタキシャルを用い
た電界効果トランジスタの一実施例を示す断面図であ
る。FIG. 1 is a cross-sectional view showing one embodiment of a field-effect transistor using compound semiconductor epitaxial to which a method for manufacturing a compound semiconductor epitaxial wafer of the present invention is applied.
１ ＧａＡｓ（１００）面方位基板 ２ ｉ−ＡｌＧａＡｓバッファ層 ３ ｉ−ＩｎＧａＡｓチャネル層 ４ ｉ−ＡｌＧａＡｓスペーサ層 ５ Ｓｉプレーナドープ層 ６ ｉ−ＡｌＧａＡｓショットキー層 ７ ｉ−ＩｎＧａＰエッチングストップ層 ８ ｎ+ −ＧａＡｓオーミックコンタクト層 ９ ゲート電極 １０ ソース電極 １１ ドレイン電極Reference Signs List 1 GaAs (100) plane substrate 2 i-AlGaAs buffer layer 3 i-InGaAs channel layer 4 i-AlGaAs spacer layer 5 Si planar doping layer 6 i-AlGaAs Schottky layer 7 i-InGaP etching stop layer 8 n + -GaAs Ohmic contact layer 9 Gate electrode 10 Source electrode 11 Drain electrode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 和人 茨城県土浦市木田余町3550番地 日立電線 株式会社アドバンスリサーチセンタ内 Ｆターム(参考） 5F045 AA04 AB10 AB17 AC01 AC07 AC08 AC09 AF04 AF13 BB16 CA07 DA53 EE12 EE19 5F102 FA01 GB01 GC01 GD01 GJ05 GK04 GL04 GL20 GM04 GM06 GM08 GN05 GQ01 GR04 HC01 HC04 HC07 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Kazuto Takano 3550 Kida Yomachi, Tsuchiura-shi, Ibaraki F-term in Hitachi Cable, Ltd. Advanced Research Center 5F045 AA04 AB10 AB17 AC01 AC07 AC08 AC09 AF04 AF13 BB16 CA07 DA53 EE12 EE19 5F102 FA01 GB01 GC01 GD01 GJ05 GK04 GL04 GL20 GM04 GM06 GM08 GN05 GQ01 GR04 HC01 HC04 HC07
Claims (6)
エピタキシャルウェハにおいて、電界効果トランジスタ
を形成してそのゲート電極に電圧を印加した時に空乏層
が形成され、かつリンを含む化合物半導体結晶層が、ア
ンチモン化合物、ビスマス化合物、テルル化合物及びセ
レン化合物のうち少なくとも１種類とインジウム化合物
とが原料の一部として同時に供給されて気相成長した層
であることを特徴とする化合物半導体エピタキシャルウ
ェハ。In a compound semiconductor epitaxial wafer for a field effect transistor, when a field effect transistor is formed and a voltage is applied to its gate electrode, a depletion layer is formed, and the compound semiconductor crystal layer containing phosphorus is an antimony compound. A compound semiconductor epitaxial wafer characterized in that at least one of a bismuth compound, a tellurium compound and a selenium compound and an indium compound are simultaneously supplied as a part of a raw material and are vapor-grown layers.
エピタキシャルウェハにおいて、電界効果トランジスタ
を形成してそのゲート電極に電圧を印加した時に空乏層
が形成され、かつリンを含む化合物半導体結晶層が、ア
ンチモン化合物、ビスマス化合物、テルル化合物及びセ
レン化合物のうち少なくとも１種類とインジウム化合物
とが原料の一部として交互に供給されて気相成長した層
であることを特徴とする化合物半導体エピタキシャルウ
ェハ。2. In a compound semiconductor epitaxial wafer for a field effect transistor, when a field effect transistor is formed and a voltage is applied to its gate electrode, a depletion layer is formed, and the compound semiconductor crystal layer containing phosphorus is an antimony compound. A compound semiconductor epitaxial wafer characterized in that at least one of a bismuth compound, a tellurium compound and a selenium compound and an indium compound are alternately supplied as a part of a raw material and are vapor-grown layers.
エピタキシャルウェハの製造方法において、電界効果ト
ランジスタを形成してそのゲート電極に電圧を印加した
ときに空乏層が形成され、かつリンを含む化合物半導体
結晶層を、アンチモン化合物、ビスマス化合物、テルル
化合物及びセレン化合物のうち少なくとも１種類とイン
ジウム化合物とを原料の一部として同時に供給すること
によって気相成長させることを特徴とする化合物半導体
エピタキシャルウェハの製造方法。3. A method for manufacturing a compound semiconductor epitaxial wafer for a field effect transistor, wherein a depletion layer is formed when a voltage is applied to a gate electrode of the field effect transistor, and the compound semiconductor crystal layer contains phosphorus. Wherein at least one of an antimony compound, a bismuth compound, a tellurium compound, and a selenium compound and an indium compound are simultaneously supplied as a part of a raw material to vapor-phase-grow the compound semiconductor epitaxial wafer.
エピタキシャルウェハの製造方法において、電界効果ト
ランジスタを形成してそのゲート電極に電圧を印加した
ときに空乏層が形成され、かつリンを含む化合物半導体
結晶層を、アンチモン化合物、ビスマス化合物、テルル
化合物及びセレン化合物のうち少なくとも１種類とイン
ジウム化合物とを原料の一部として交互に供給すること
によって気相成長させることを特徴とする化合物半導体
エピタキシャルウェハの製造方法。4. A method of manufacturing a compound semiconductor epitaxial wafer for a field effect transistor, wherein a depletion layer is formed when a field effect transistor is formed and a voltage is applied to a gate electrode thereof, and the compound semiconductor crystal layer contains phosphorus. For producing a compound semiconductor epitaxial wafer by alternately supplying at least one of an antimony compound, a bismuth compound, a tellurium compound and a selenium compound and an indium compound as a part of a raw material. .
いた電界効果トランジスタにおいて、ゲート電極に電圧
が印加されると空乏層を形成し、かつリンを含む化合物
半導体結晶層は、アンチモン化合物、ビスマス化合物、
テルル化合物及びセレン化合物のうち少なくとも１種類
とインジウム化合物とが原料の一部として同時に供給さ
れたことを特徴とする電界効果トランジスタ。5. In a field effect transistor using a compound semiconductor epitaxial wafer, when a voltage is applied to a gate electrode, a depletion layer is formed, and the compound semiconductor crystal layer containing phosphorus contains an antimony compound, a bismuth compound,
A field-effect transistor, wherein at least one of a tellurium compound and a selenium compound and an indium compound are simultaneously supplied as a part of a raw material.
いた電界効果トランジスタにおいて、ゲート電極に電圧
が印加されると空乏層を形成し、かつリンを含む化合物
半導体結晶層は、アンチモン化合物、ビスマス化合物、
テルル化合物及びセレン化合物のうち少なくとも１種類
とインジウム化合物とが原料の一部として交互に供給さ
れたことを特徴とする電界効果トランジスタ。6. In a field-effect transistor using a compound semiconductor epitaxial wafer, a depletion layer is formed when a voltage is applied to a gate electrode, and the compound semiconductor crystal layer containing phosphorus contains an antimony compound, a bismuth compound,
A field-effect transistor, wherein at least one of a tellurium compound and a selenium compound and an indium compound are alternately supplied as a part of a raw material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001137705A JP2002334841A (en) | 2001-05-08 | 2001-05-08 | Epitaxial compound semiconductor wafer, manufacturing method therefor, and field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001137705A JP2002334841A (en) | 2001-05-08 | 2001-05-08 | Epitaxial compound semiconductor wafer, manufacturing method therefor, and field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002334841A true JP2002334841A (en) | 2002-11-22 |
Family
ID=18984769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001137705A Pending JP2002334841A (en) | 2001-05-08 | 2001-05-08 | Epitaxial compound semiconductor wafer, manufacturing method therefor, and field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002334841A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007235062A (en) * | 2006-03-03 | 2007-09-13 | Hitachi Cable Ltd | Epitaxial wafer, electronic device, and vapor phase epitaxial growth method of iii-v compound semiconductor crystal |
| WO2011135809A1 (en) * | 2010-04-30 | 2011-11-03 | 住友化学株式会社 | Semiconductor substrate, method for manufacturing semiconductor substrate, electronic device, and method for manufacturing electronic device |
-
2001
- 2001-05-08 JP JP2001137705A patent/JP2002334841A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007235062A (en) * | 2006-03-03 | 2007-09-13 | Hitachi Cable Ltd | Epitaxial wafer, electronic device, and vapor phase epitaxial growth method of iii-v compound semiconductor crystal |
| WO2011135809A1 (en) * | 2010-04-30 | 2011-11-03 | 住友化学株式会社 | Semiconductor substrate, method for manufacturing semiconductor substrate, electronic device, and method for manufacturing electronic device |
| CN102792430A (en) * | 2010-04-30 | 2012-11-21 | 住友化学株式会社 | Semiconductor substrate, method for manufacturing semiconductor substrate, electronic device, and method for manufacturing electronic device |
| US9559196B2 (en) | 2010-04-30 | 2017-01-31 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (en) | III-V compound semiconductor heterostructure substrate and III-V compound heterostructure semiconductor device | |
| JP3428962B2 (en) | GaN based high mobility transistor | |
| KR100642191B1 (en) | Hetero-junction field effect transistor and process of production of same | |
| KR100707324B1 (en) | Semiconductor device and method for manufacturing the same | |
| US20150076563A1 (en) | Method of making a circuit structure having islands between source and drain and circuit formed | |
| US20010015437A1 (en) | GaN field-effect transistor, inverter device, and production processes therefor | |
| JP2007165431A (en) | Field effect transistor, and method of fabrication same | |
| US7786509B2 (en) | Field-effect transistor and method of making same | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| JP2017514316A (en) | Heterojunction field effect transistor | |
| US5104825A (en) | Method of producing a semiconductor device | |
| JPH11103046A (en) | Field effect transistor and manufacture therefor | |
| JP2758803B2 (en) | Field effect transistor | |
| JP3547320B2 (en) | GaN-based compound semiconductor device | |
| JP5119644B2 (en) | III-V compound semiconductor epitaxial wafer | |
| JP2002334841A (en) | Epitaxial compound semiconductor wafer, manufacturing method therefor, and field effect transistor | |
| JP2007042936A (en) | Group iii-v compound semiconductor epitaxial wafer | |
| JPH02111073A (en) | Insulated gate fet and integrated circuit device thereof | |
| JPH0684959A (en) | High electron mobility field effect semiconductor device | |
| US11646200B2 (en) | Integration of a III-V construction on a group IV substrate | |
| US20230369480A1 (en) | Electronic device employing two-dimensional electron gas with reduced leakage current | |
| JPH09172165A (en) | Field-effect transistor and its fabrication | |
| US20230246100A1 (en) | Enhancement-mode hemt and manufacturing process of the same | |
| JP3271619B2 (en) | Field effect transistor |