JP2002317269A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JP2002317269A
JP2002317269A JP2001119168A JP2001119168A JP2002317269A JP 2002317269 A JP2002317269 A JP 2002317269A JP 2001119168 A JP2001119168 A JP 2001119168A JP 2001119168 A JP2001119168 A JP 2001119168A JP 2002317269 A JP2002317269 A JP 2002317269A
Authority
JP
Japan
Prior art keywords
film
temperature
reaction chamber
semiconductor wafer
susceptor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001119168A
Other languages
Japanese (ja)
Inventor
Norifumi Morinaga
典文 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP2001119168A priority Critical patent/JP2002317269A/en
Publication of JP2002317269A publication Critical patent/JP2002317269A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress deposition of foreign matters adhered to a substrate in a film deposition step. SOLUTION: The semiconductor device manufacturing method comprises a step (A) of heating the substrate disposed in a reaction chamber and feeding reaction gas in the reaction chamber to deposit a film on the substrate, and a step (B) of repeatedly raising/dropping the temperature in the reaction chamber while there is no substrate in the reaction chamber, and the step (B) is performed before or after the step (A).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、基板上に膜を形成する成膜技術に適
用して有効な技術に関するものである。
The present invention relates to a technology for manufacturing a semiconductor device, and more particularly to a technology effective when applied to a film forming technology for forming a film on a substrate.

【0002】[0002]

【従来の技術】メモリIC(Integrated Circuit)、
ロジックIC、或いはメモリ機能及びロジック機能を有
する混成IC等の半導体装置の製造に用いられる膜とし
て、例えば高融点シリサイド系のタングステンシリサイ
ド(WSi2)膜がある。このWSi2膜は、耐熱性に優
れ、かつ多結晶シリコン膜よりも比抵抗が小さいことか
ら、MISFET(Metal Insulator Semiconductor
Field Effect Transistor)のゲート電極や配線、
そして上下の配線間を電気的に接続する導電性プラグ等
の形成に用いられている。
2. Description of the Related Art Memory IC (Integrated Circuit),
As a film used for manufacturing a semiconductor device such as a logic IC or a hybrid IC having a memory function and a logic function, there is, for example, a high melting point silicide-based tungsten silicide (WSi 2 ) film. Since the WSi 2 film has excellent heat resistance and a lower specific resistance than the polycrystalline silicon film, the WSi 2 film is a MISFET (Metal Insulator Semiconductor).
Field Effect Transistor) gate electrode and wiring,
It is used to form a conductive plug or the like that electrically connects upper and lower wirings.

【0003】WSi2膜の形成には、例えばコールドウ
ォール型の化学気相成長(CVD:Chemical Vapor
Deposition)装置が用いられている。コールドウォー
ル型のCVD装置は、反応室の中にサセプタ及びガス拡
散板が互いに向かい合うようにして配置されている。サ
セプタは半導体ウエハと呼称される基板を支持するもの
であり、ガス拡散板は反応室の中に供給されるガスを拡
散するものである。半導体ウエハはサセプタの主面(基
板配置面)上に配置され、例えばランプヒータからの輻
射熱でサセプタを加熱することによって所定の成膜温度
に昇温される。このようなコールドウォール型のCVD
装置を用いたWSi2膜の形成は、以下の方法で行なわ
れる。
For forming a WSi 2 film, for example, a cold wall type chemical vapor deposition (CVD) is used.
Deposition apparatus is used. In a cold-wall type CVD apparatus, a susceptor and a gas diffusion plate are arranged in a reaction chamber so as to face each other. The susceptor supports a substrate called a semiconductor wafer, and the gas diffusion plate diffuses a gas supplied into the reaction chamber. The semiconductor wafer is arranged on the main surface (substrate arrangement surface) of the susceptor, and is heated to a predetermined film forming temperature by heating the susceptor with, for example, radiation heat from a lamp heater. Such cold wall type CVD
The formation of the WSi 2 film using the apparatus is performed by the following method.

【0004】まず、サセプタ上での半導体ウエハの滑り
を抑制し反応室内をコンディショニングするため、サセ
プタの主面をWSi2膜で被覆する。このWSi2膜の形
成は、ランプヒータからの輻射熱でサセプタを成膜温度
まで加熱し、反応室の中に反応ガスとして例えば六フッ
化タングステン(WF6)及びジクロルシラン(SiH2
Cl2)を供給することによって行なわれる。サセプタ
をWSi2膜で被覆する工程は、予め設定された半導体
ウエハの処理枚数毎(例えば25枚毎)に行なわれる。
次に、半導体ウエハを反応室の中に搬入してサセプタの
主面上に配置する。この時、半導体ウエハが急激な加熱
によるダメージを受けないようにサセプタの温度を成膜
温度よりも低い温度に降温して行なう。次に、ランプヒ
ータからの輻射熱でサセプタを加熱して半導体ウエハの
温度を成膜温度まで昇温し、反応室の中に反応ガスを供
給して半導体ウエハの主面(回路形成面)上にWSi2
膜を形成する。次に、サセプタの温度を所定の温度まで
降温して反応室から半導体ウエハを搬出し、その後、他
の半導体ウエハを反応室の中に搬入してサセプタの主面
上に配置し、その後、前述と同様の方法で他の半導体ウ
エハの主面上にWSi2膜を形成する。半導体ウエハの
主面上にWSi2膜を形成する工程は、予め設定された
半導体ウエハの処理枚数に応じて繰り返し行なわれる。
First, the main surface of the susceptor is coated with a WSi 2 film in order to suppress the slip of the semiconductor wafer on the susceptor and condition the reaction chamber. To form the WSi 2 film, the susceptor is heated to a film forming temperature by radiant heat from a lamp heater, and, for example, tungsten hexafluoride (WF 6 ) and dichlorosilane (SiH 2
Cl 2 ). The step of coating the susceptor with the WSi 2 film is performed every preset number of processed semiconductor wafers (for example, every 25 wafers).
Next, the semiconductor wafer is loaded into the reaction chamber and placed on the main surface of the susceptor. At this time, the temperature of the susceptor is lowered to a temperature lower than the film forming temperature so that the semiconductor wafer is not damaged by rapid heating. Next, the susceptor is heated by the radiant heat from the lamp heater to raise the temperature of the semiconductor wafer to the film forming temperature, and a reaction gas is supplied into the reaction chamber so that the semiconductor wafer is placed on the main surface (circuit forming surface). WSi 2
Form a film. Next, the temperature of the susceptor is lowered to a predetermined temperature, and the semiconductor wafer is unloaded from the reaction chamber. Thereafter, another semiconductor wafer is loaded into the reaction chamber and placed on the main surface of the susceptor. A WSi 2 film is formed on the main surface of another semiconductor wafer in the same manner as described above. The step of forming the WSi 2 film on the main surface of the semiconductor wafer is repeatedly performed in accordance with a preset number of processed semiconductor wafers.

【0005】[0005]

【発明が解決しようとする課題】ところで、CVD装置
においては、サセプタの主面上に膜を形成する時や半導
体ウエハの主面上に膜を形成する時に、反応室の内壁や
ガス拡散板等に不要な膜(同質の膜又は副生成膜,凝縮
物等)が形成される。一方、半導体ウエハの主面上に膜
を形成する時は、半導体ウエハが急激な加熱によるダメ
ージを受けない温度から成膜温度にサセプタの温度を昇
温して行なわれる。この時、反応室の中の温度も低い温
度から高い温度に昇温されるため、反応室やガス拡散板
等の熱膨張やこれらに形成された不要膜の熱応力によっ
て不要膜に剥離が生じる。
By the way, in a CVD apparatus, when a film is formed on a main surface of a susceptor or a film is formed on a main surface of a semiconductor wafer, an inner wall of a reaction chamber, a gas diffusion plate or the like is required. Unnecessary film (homogeneous film or by-product film, condensate, etc.) is formed. On the other hand, when a film is formed on the main surface of the semiconductor wafer, the temperature of the susceptor is raised from a temperature at which the semiconductor wafer is not damaged by rapid heating to a film forming temperature. At this time, since the temperature in the reaction chamber is also increased from a low temperature to a high temperature, the unnecessary film is separated due to thermal expansion of the reaction chamber and the gas diffusion plate and the thermal stress of the unnecessary film formed therein. .

【0006】即ち、サセプタの主面上に膜を形成する成
膜工程や1つ前の半導体ウエハの主面上に膜を形成する
成膜工程において反応室の内壁やガス拡散板等に形成さ
れた不要膜がこれらの成膜工程後に実施される半導体ウ
エハでの成膜工程において剥離し、不要膜の剥離による
異物が半導体ウエハの主面上に付着する。このような異
物が成膜時に半導体ウエハの主面上に付着すると、半導
体ウエハの主面上に形成される膜に不良が発生し、半導
体装置の製造歩留まりを低下させる要因となるため、成
膜時に半導体ウエハの主面上に付着する異物は出来るだ
け少なくする必要がある。特に、WSi2膜を含むシリ
サイド系の膜は、酸化シリコン膜、窒化シリコン膜等の
絶縁膜よりも硬質であるため剥離し易く、また、成膜面
に自然酸化膜があると剥離し易い。不要膜の剥離物が半
導体ウエハの主面上に付着する問題は、他の膜の形成に
おいても発生する。
That is, in a film forming step of forming a film on the main surface of the susceptor or a film forming step of forming a film on the main surface of the immediately preceding semiconductor wafer, the film formed on the inner wall of the reaction chamber, the gas diffusion plate, or the like. The unnecessary film is peeled off in a film forming step on the semiconductor wafer performed after these film forming steps, and foreign matter due to the peeling of the unnecessary film adheres to the main surface of the semiconductor wafer. If such foreign matter adheres to the main surface of the semiconductor wafer during film formation, defects occur in the film formed on the main surface of the semiconductor wafer, which causes a reduction in the semiconductor device manufacturing yield. It is necessary to minimize the amount of foreign matter that sometimes adheres to the main surface of the semiconductor wafer. In particular, a silicide-based film including a WSi 2 film is harder than an insulating film such as a silicon oxide film or a silicon nitride film, so that it is easily peeled off. The problem that the peeling of the unnecessary film adheres to the main surface of the semiconductor wafer also occurs in the formation of another film.

【0007】なお、コールドウォール型のCVD装置で
は、ホットウォール型のCVD装置と比較して、反応室
の内壁やガス拡散板等への不要膜の形成が少ないが、コ
ールドウォール型のCVD装置においても不要膜の剥離
は発生する。
[0007] In the cold wall type CVD apparatus, unnecessary films are less formed on the inner wall of the reaction chamber, the gas diffusion plate and the like than in the hot wall type CVD apparatus. Also, peeling of the unnecessary film occurs.

【0008】また、不要膜を除去するため、成膜を行な
わない時に反応室の中にクリーニングガスを半導体ウエ
ハの所定の処理枚数毎(例えば25枚毎)に供給してい
るが、不要膜を完全に除去することは困難である。
In order to remove unnecessary films, a cleaning gas is supplied into the reaction chamber every predetermined number of processed semiconductor wafers (eg, every 25 wafers) when film formation is not performed. It is difficult to completely remove.

【0009】本発明の目的は、成膜時に基板に付着する
異物を抑制することが可能な技術を提供することにあ
る。
An object of the present invention is to provide a technique capable of suppressing foreign substances adhering to a substrate during film formation.

【0010】本発明の他の目的は、半導体装置の製造歩
留まりの向上を図ることが可能な技術を提供することに
ある。
Another object of the present invention is to provide a technique capable of improving the production yield of a semiconductor device.

【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0013】即ち、半導体装置の製造において、反応室
の中に配置された基板上に膜を形成する成膜工程の前
に、前記反応室の中に基板が無い状態で前記反応室の中
の温度を繰り返し昇降させる温度サイクル工程を有す
る。
That is, in the manufacture of a semiconductor device, prior to a film forming step of forming a film on a substrate disposed in a reaction chamber, the substrate in the reaction chamber without the substrate is placed in the reaction chamber. There is a temperature cycle step of repeatedly raising and lowering the temperature.

【0014】上述した手段によれば、前記成膜工程の1
つ前の成膜工程において反応室の内壁やガス拡散板等に
形成された不要膜を前記温度サイクル工程において除去
できるため、前記温度サイクル工程後の前記成膜工程に
おいて前記基板上に付着する異物を抑制できる。
According to the above-described means, one of the film forming steps can be performed.
The unnecessary film formed on the inner wall of the reaction chamber, the gas diffusion plate, or the like in the previous film forming step can be removed in the temperature cycle step. Can be suppressed.

【0015】また、前記基板上に付着する異物を抑制で
きることから、前記基板上に形成される膜の不良を抑制
できるため、半導体装置の製造歩留まりが向上する。
In addition, since foreign substances adhering to the substrate can be suppressed, defects in a film formed on the substrate can be suppressed, and the production yield of semiconductor devices can be improved.

【0016】[0016]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【0017】本実施形態では、半導体装置の製造プロセ
スにおいて、WSi2膜の成膜工程に本発明を適用した
例について説明する。
In the present embodiment, an example in which the present invention is applied to a process of forming a WSi 2 film in a semiconductor device manufacturing process will be described.

【0018】図1は本発明の一実施形態である半導体装
置の製造に用いられる半導体ウエハの平面図であり、図
2乃至図4は前記半導体装置の製造工程中における要部
断面図であり、図5は前記半導体装置の製造に用いられ
るCVD装置の概略構成を示す図であり、図6は前記C
VD装置での温度シーケンスを示す図である。
FIG. 1 is a plan view of a semiconductor wafer used for manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 2 to 4 are cross-sectional views of main parts during a manufacturing process of the semiconductor device. FIG. 5 is a diagram showing a schematic configuration of a CVD apparatus used for manufacturing the semiconductor device, and FIG.
It is a figure showing a temperature sequence in a VD device.

【0019】まず、半導体装置の製造プロセスについて
説明する。基板として例えばp型単結晶シリコンからな
る半導体ウエハ1を準備し、その後、半導体ウエハ1の
主面(回路形成面)に予め設定された複数のチップ形成
領域1Aの夫々に、素子形成領域を区画する溝2Aを形
成し、その後、溝2Aの内部に例えば酸化シリコン膜か
らなる絶縁膜2Bを選択的に埋め込む(図1及び図2
(a)参照)。複数のチップ形成領域1Aは行列状に配
置され、ダイシング領域1Bを介して互いに離間されて
いる。絶縁膜2Bは、溝2Aの内部を含む半導体ウエハ
1の主面上の全面に酸化シリコン膜を形成し、その後、
溝2Aの内部を除く半導体ウエハ1上の酸化シリコン膜
を例えば化学的機械研磨(CMP:Chemical Mechani
cal Polishing)法で除去することによって選択的に埋
め込むことができる。絶縁膜2Bである酸化シリコン膜
は例えばCVD装置で形成する。
First, the manufacturing process of the semiconductor device will be described. A semiconductor wafer 1 made of, for example, p-type single crystal silicon is prepared as a substrate, and thereafter, an element formation region is partitioned into a plurality of chip formation regions 1A preset on a main surface (circuit formation surface) of the semiconductor wafer 1. 2A to be formed, and thereafter, an insulating film 2B made of, for example, a silicon oxide film is selectively embedded in the inside of the groove 2A (FIGS. 1 and 2).
(See (a)). The plurality of chip forming regions 1A are arranged in a matrix and are separated from each other via a dicing region 1B. As the insulating film 2B, a silicon oxide film is formed on the entire main surface of the semiconductor wafer 1 including the inside of the groove 2A, and thereafter,
The silicon oxide film on the semiconductor wafer 1 except for the inside of the groove 2A is subjected to, for example, chemical mechanical polishing (CMP).
Cal polishing) can be selectively embedded. The silicon oxide film serving as the insulating film 2B is formed by, for example, a CVD apparatus.

【0020】次に、図2(b)に示すように、各チップ
形成領域1Aの素子形成領域に例えば酸化シリコン膜か
らなるゲート絶縁膜3を形成する。ゲート絶縁膜3の酸
化シリコン膜は例えば熱酸化法で形成する。なお、ゲー
ト絶縁膜3は、酸化シリコン膜に限らず、酸化シリコン
膜を窒化した酸窒化シリコン膜、又は酸化タンタル膜
(例えばTa25)等の他の膜で形成してもよいのはむ
ろんである。
Next, as shown in FIG. 2B, a gate insulating film 3 made of, for example, a silicon oxide film is formed in the element forming region of each chip forming region 1A. The silicon oxide film of the gate insulating film 3 is formed by, for example, a thermal oxidation method. The gate insulating film 3 is not limited to a silicon oxide film, and may be formed of another film such as a silicon oxynitride film obtained by nitriding a silicon oxide film, or a tantalum oxide film (for example, Ta 2 O 5 ). I'm not sure.

【0021】次に、図2(c)に示すように、ゲート絶
縁膜3上を含む半導体ウエハ1の主面上の全面に多結晶
シリコン膜4及びWSi2膜5を順次形成する。多結晶
シリコン膜4及びWSi2膜5は例えばCVD装置で形
成する。多結晶シリコン膜4には抵抗値を低減する不純
物が堆積中又は堆積後に導入される。
Next, as shown in FIG. 2C, a polycrystalline silicon film 4 and a WSi 2 film 5 are sequentially formed on the entire main surface of the semiconductor wafer 1 including the gate insulating film 3. The polycrystalline silicon film 4 and the WSi 2 film 5 are formed by, for example, a CVD apparatus. Impurities for reducing the resistance value are introduced into the polycrystalline silicon film 4 during or after the deposition.

【0022】次に、WSi2膜5、多結晶シリコン膜4
の夫々に順次パターンニングを施して、図3(a)に示
すように、各チップ形成領域1Aのゲート絶縁膜3上に
ポリサイド構造のゲート電極Gを形成する。
Next, the WSi 2 film 5, the polycrystalline silicon film 4
Are sequentially patterned to form a gate electrode G having a polycide structure on the gate insulating film 3 in each chip forming region 1A, as shown in FIG. 3A.

【0023】次に、ゲート電極Gを不純物導入用マスク
として使用し、各チップ形成領域の素子形成領域に不純
物(例えば砒素(As))をイオン打込み法で導入し
て、図3(b)に示すように、ソース領域及びドレイン
領域となる一対のn型半導体領域6を形成する。この工
程により、ポリサイドゲート構造のMISFET−Qが
形成される。
Next, using the gate electrode G as a mask for introducing impurities, an impurity (for example, arsenic (As)) is introduced into the element formation region of each chip formation region by ion implantation. As shown, a pair of n-type semiconductor regions 6 serving as a source region and a drain region are formed. By this step, a MISFET-Q having a polycide gate structure is formed.

【0024】次に、図3(c)に示すように、半導体ウ
エハ1の主面上の全面に例えば酸化シリコン膜からなる
層間絶縁膜7を形成し、その後、層間絶縁膜7に接続孔
8を形成し、その後、接続孔8の内部に例えばタングス
テン(W)膜からなる導電性プラグ9を選択的に埋め込
み、その後、図4(a)に示すように、層間絶縁膜7上
に導電性プラグ9と電気的に接続される配線10等を形
成する。導電性プラグ9は、接続孔8の内部を含む層間
絶縁膜7上の全面にW膜を形成し、その後、接続孔8の
内部を除く層間絶縁膜7上のW膜を例えばCMP法で除
去することによって選択的に埋め込むことができる。層
間絶縁膜7である酸化シリコン膜及び導電性プラグ9で
あるW膜は例えばCVD装置で形成する。
Next, as shown in FIG. 3C, an interlayer insulating film 7 made of, for example, a silicon oxide film is formed on the entire surface of the main surface of the semiconductor wafer 1, and thereafter, a connection hole 8 is formed in the interlayer insulating film 7. Then, a conductive plug 9 made of, for example, a tungsten (W) film is selectively buried in the inside of the connection hole 8, and then a conductive plug 9 is formed on the interlayer insulating film 7 as shown in FIG. The wiring 10 electrically connected to the plug 9 is formed. The conductive plug 9 forms a W film on the entire surface of the interlayer insulating film 7 including the inside of the connection hole 8 and then removes the W film on the interlayer insulating film 7 except for the inside of the connection hole 8 by, for example, a CMP method. Can be selectively embedded. The silicon oxide film as the interlayer insulating film 7 and the W film as the conductive plug 9 are formed by, for example, a CVD apparatus.

【0025】次に、配線10上を含む半導体ウエハ1の
主面上の全面に例えば酸化シリコン膜からなる層間絶縁
膜11を形成し、その後、図4(b)に示すように、層
間絶縁膜11上に配線12を形成する。層間絶縁膜11
の酸化シリコン膜は例えばCVD装置で形成する。
Next, an interlayer insulating film 11 made of, for example, a silicon oxide film is formed on the entire surface of the main surface of the semiconductor wafer 1 including the wiring 10, and thereafter, as shown in FIG. A wiring 12 is formed on 11. Interlayer insulating film 11
Is formed by, for example, a CVD apparatus.

【0026】次に、層間絶縁膜及び配線を繰り返し形成
し、その後、最終保護膜及びこの最終保護膜にボンディ
ング開口を形成することにより、半導体ウエハ1の各チ
ップ形成領域に集積回路が形成される。この後、半導体
ウエハ1を各チップ形成領域1A毎に分割することによ
り、半導体装置がほぼ完成する。
Next, by repeatedly forming an interlayer insulating film and wiring, and thereafter forming a final protective film and a bonding opening in the final protective film, an integrated circuit is formed in each chip forming region of the semiconductor wafer 1. . Thereafter, the semiconductor device is almost completed by dividing the semiconductor wafer 1 into each chip forming region 1A.

【0027】次に、前述のWSi2膜5の形成に用いら
れるCVD装置について説明する。図5に示すように、
CVD装置20はコールドウォール型で構成されてい
る。このCVD装置20は化学気相成長を利用してWS
2膜を形成する装置である。
Next, a CVD apparatus used for forming the WSi 2 film 5 will be described. As shown in FIG.
The CVD device 20 is configured as a cold wall type. This CVD apparatus 20 uses a chemical vapor deposition to generate WS
This is an apparatus for forming an i 2 film.

【0028】CVD装置20の反応室21は、例えばチ
ャンバ22及びこのチャンバ22に固定支持された蓋部
材23を主体に構成されている。チャンバ22及び蓋部
材23は例えばアルミニウム系の材料で形成されてい
る。蓋部材23にはガス供給配管28,29,30が連
結され、これらのガス供給配管から反応ガス、クリーニ
ングガス及び不活性ガスが反応室21の中に供給され
る。反応ガスとしては、例えば六フッ化タングステン
(WF6)及びジクロルシラン(SiH2Cl2)が用い
られる。クリーニングガスとしては例えば三フッ化塩素
(ClF3)が用いられる。不活性ガスとしては例えば
アルゴン(Ar)が用いられる。チャンバ22にはガス
供給配管31及び真空排気配管32が連結され、ガス供
給配管31からバックサイドガス(例えばAr)が反応
室21の中に供給される。
The reaction chamber 21 of the CVD apparatus 20 mainly includes, for example, a chamber 22 and a lid member 23 fixed and supported in the chamber 22. The chamber 22 and the lid member 23 are formed of, for example, an aluminum-based material. Gas supply pipes 28, 29, 30 are connected to the lid member 23, and a reaction gas, a cleaning gas, and an inert gas are supplied into the reaction chamber 21 from these gas supply pipes. As the reaction gas, for example, tungsten hexafluoride (WF 6 ) and dichlorosilane (SiH 2 Cl 2 ) are used. As the cleaning gas, for example, chlorine trifluoride (ClF 3 ) is used. As the inert gas, for example, argon (Ar) is used. A gas supply pipe 31 and a vacuum exhaust pipe 32 are connected to the chamber 22, and a backside gas (for example, Ar) is supplied from the gas supply pipe 31 into the reaction chamber 21.

【0029】反応室21の中には、サセプタ24及びガ
ス拡散板25が配置されている。ガス拡散板25は、サ
セプタ24の主面(基板配置面)と向かい合うようにし
てサセプタ24の上方に配置されている。サセプタ24
の下方にはサセプタ24と対向するようにしてチャンバ
22の窓が配置され、この窓を塞ぐようにして石英板2
6がチャンバ22に固定されている。石英板26の外側
にはランプヒータ27を有する加熱部が設けられてい
る。半導体ウエハ1はサセプタ24の主面上に配置さ
れ、ランプヒータ27からの輻射熱でサセプタ24を加
熱することによって所定の成膜温度に昇温される。
In the reaction chamber 21, a susceptor 24 and a gas diffusion plate 25 are arranged. The gas diffusion plate 25 is arranged above the susceptor 24 so as to face the main surface (substrate arrangement surface) of the susceptor 24. Susceptor 24
The window of the chamber 22 is arranged below the susceptor 24 so as to face the susceptor 24.
6 is fixed to the chamber 22. A heating section having a lamp heater 27 is provided outside the quartz plate 26. The semiconductor wafer 1 is disposed on the main surface of the susceptor 24, and is heated to a predetermined film forming temperature by heating the susceptor 24 with radiant heat from the lamp heater 27.

【0030】次に、コールドウォール型のCVD装置2
0を用いたWSi2膜5の形成について、図5及び図6
を用いて説明する。
Next, a cold wall type CVD apparatus 2
FIGS. 5 and 6 show the formation of the WSi 2 film 5 using
This will be described with reference to FIG.

【0031】まず、サセプタ24上での半導体ウエハ1
の滑りを抑制し反応室21内をコンディショニングする
ため、反応室21の中に半導体ウエハ1を搬入する前
に、サセプタ24の主面(ウエハ装着面)をWSi2
で被覆(プリコート)する。このWSi2膜の形成は、
ランプヒータからの輻射熱でサセプタ24の温度を常温
から例えば585℃程度の温度に昇温(図6のステップ
〈33〉)し、この温度を保持した状態で反応室21の
中に反応ガスとして例えば六フッ化タングステン(WF
6)及びジクロルシラン(SiH2Cl2)を供給するこ
とによって行なわれる(図6のステップ〈34〉)。こ
の工程でのWSi2膜は、サセプタ24上での半導体ウ
エハ1の滑りを抑制するため、この後の成膜工程におい
て半導体ウエハ上に形成されるWSi2膜よりも厚い膜
厚で形成される。本実施形態では、サセプタ24上のW
Si2膜は例えば1200nm程度の膜厚で形成する。
この工程において、反応室21の内壁(チャンバ及び蓋
部材の内壁)やガス拡散板25等にWSi2若しくは副
生成物,凝縮物からなる不要膜が形成される。サセプタ
24をWSi2膜で被覆するプリコート工程は、予め設
定された半導体ウエハの処理枚数毎(例えば25枚毎)
に行なわれる。
First, the semiconductor wafer 1 on the susceptor 24
Before the semiconductor wafer 1 is loaded into the reaction chamber 21, the main surface (wafer mounting surface) of the susceptor 24 is coated (pre-coated) with a WSi 2 film in order to suppress slippage of the semiconductor wafer 1 and condition the inside of the reaction chamber 21. The formation of this WSi 2 film
The temperature of the susceptor 24 is raised from room temperature to a temperature of, for example, about 585 ° C. by the radiant heat from the lamp heater (step <33> in FIG. 6). Tungsten hexafluoride (WF
6 ) and dichlorosilane (SiH 2 Cl 2 ) (step <34> in FIG. 6). The WSi 2 film in this step is formed to have a larger thickness than the WSi 2 film formed on the semiconductor wafer in the subsequent film forming step in order to suppress the slip of the semiconductor wafer 1 on the susceptor 24. . In the present embodiment, W on the susceptor 24
The Si 2 film is formed with a thickness of, for example, about 1200 nm.
In this step, an unnecessary film made of WSi 2, a by- product, or a condensate is formed on the inner wall of the reaction chamber 21 (the inner wall of the chamber and the cover member), the gas diffusion plate 25, and the like. The pre-coating step of coating the susceptor 24 with the WSi 2 film is performed every preset number of processed semiconductor wafers (for example, every 25 wafers).
It is performed.

【0032】次に、反応室21の中に半導体ウエハ1が
無い状態で、反応室21の中の温度を繰り返し昇降する
(図6のステップ〈35〉)。本実施形態ではサセプタ
24をWSi2膜で被覆するプリコート工程の後に行な
うため、サセプタ24の温度をプリコート時の温度から
このプリコート時の温度よりも低い第1の温度35Aに
一旦降温した後、第1の温度35Aからこの第1の温度
35Aよりも高い第2の温度35Bにサセプタ24の温
度を昇温し、その後、第2の温度35Bから第1の温度
35Aにサセプタ24の温度を降温することを1サイク
ルとし、このサイクルを複数回繰り返す。本実施形態に
おいて、第1の温度35Aは例えば200℃程度であ
り、第2の温度35Bは例えば575℃程度である。第
1及び第2の温度の保持時間は例えば200秒程度であ
る。なお、反応室21の中の温度はサセプタ24の温度
によって変化するため、サセプタ24の温度を昇降させ
ることによって反応室21の中の温度も昇降する。サセ
プタ24の昇温はランプヒータ27からの輻射熱で行
い、サセプタ24の降温はランプヒータ27の出力を落
とした後に生じるサセプタ支持部24aへの熱伝導や反
応室21への放熱あるいは、ガス拡散板25から供給さ
れる不活性ガス(例えばAr)やガス供給配管31から
供給されるバックサイドガス(例えばAr)による冷却
作用で行なう。あるいは、反応室21の真空排気時の断
熱膨張による冷却作用で行なう。
Next, in a state where the semiconductor wafer 1 is not in the reaction chamber 21, the temperature in the reaction chamber 21 is repeatedly raised and lowered (step <35> in FIG. 6). In the present embodiment, since the susceptor 24 is performed after the pre-coating step of coating the susceptor 24 with the WSi 2 film, the temperature of the susceptor 24 is once decreased from the temperature at the time of pre-coating to a first temperature 35A lower than the temperature at the time of pre-coating. The temperature of the susceptor 24 is increased from the first temperature 35A to a second temperature 35B higher than the first temperature 35A, and then the temperature of the susceptor 24 is decreased from the second temperature 35B to the first temperature 35A. This is defined as one cycle, and this cycle is repeated a plurality of times. In the present embodiment, the first temperature 35A is, for example, about 200 ° C., and the second temperature 35B is, for example, about 575 ° C. The holding time of the first and second temperatures is, for example, about 200 seconds. Since the temperature inside the reaction chamber 21 changes depending on the temperature of the susceptor 24, the temperature inside the reaction chamber 21 also rises and falls by raising and lowering the temperature of the susceptor 24. The temperature of the susceptor 24 is increased by radiant heat from the lamp heater 27, and the temperature of the susceptor 24 is decreased by lowering the output of the lamp heater 27 to heat conduction to the susceptor support 24a, heat radiation to the reaction chamber 21, or gas diffusion plate. The cooling is performed by an inert gas (for example, Ar) supplied from the gas supply line 25 or a backside gas (for example, Ar) supplied from the gas supply pipe 31. Alternatively, cooling is performed by adiabatic expansion during evacuation of the reaction chamber 21.

【0033】この工程において、反応室21の内壁及び
ガス拡散板25等に付着している不要膜が熱伸縮すると
共に、反応室21の壁(チャンバ及び蓋部材)及びガス
拡散板25等が熱伸縮するため、これらの熱伸縮によっ
て不要膜が剥離する。即ち、サセプタ24をWSi2
で被覆するプリコート工程において反応室21の内壁や
ガス拡散板25等に形成された不要膜を除去できる。
In this step, the unnecessary film adhering to the inner wall of the reaction chamber 21 and the gas diffusion plate 25 and the like thermally expands and contracts, and the wall (chamber and lid member) of the reaction chamber 21 and the gas diffusion plate 25 and the like heat. Because of the expansion and contraction, the unnecessary film is peeled off by these thermal expansion and contraction. That is, unnecessary films formed on the inner wall of the reaction chamber 21, the gas diffusion plate 25, and the like can be removed in the precoating step of covering the susceptor 24 with the WSi 2 film.

【0034】次に、反応室21の中に半導体ウエハ1を
搬入してサセプタ24の主面上に配置する(ステップ3
6)。この時、半導体ウエハ1が急激な加熱によるダメ
ージを受けないようにサセプタ24の温度を降温して行
なう。本実施形態において、前述の温度サイクル工程は
サセプタ24の温度を第1の温度(200℃)に降温し
て終了している。この温度は半導体ウエハ1が急激な加
熱によるダメージを受けない温度である。従って、サセ
プタ24の昇温を行なわずに、第1の温度の状態でサセ
プタ24の主面上に半導体ウエハ1を配置する。
Next, the semiconductor wafer 1 is loaded into the reaction chamber 21 and placed on the main surface of the susceptor 24 (step 3).
6). At this time, the temperature of the susceptor 24 is lowered so that the semiconductor wafer 1 is not damaged by rapid heating. In the present embodiment, the above-described temperature cycle step is completed by lowering the temperature of the susceptor 24 to the first temperature (200 ° C.). This temperature is a temperature at which the semiconductor wafer 1 is not damaged by rapid heating. Therefore, the semiconductor wafer 1 is arranged on the main surface of the susceptor 24 at the first temperature without raising the temperature of the susceptor 24.

【0035】次に、半導体ウエハ1の主面上にWSi2
膜5を形成する(図6のステップ37)。このWSi2
膜の形成は、ランプヒータ27からの輻射熱でサセプタ
24を例えば585℃程度の温度に昇温し、この温度を
保持した状態で反応室の中に反応ガスとして例えばWF
6及びSiH2Cl2を供給することによって行なわれ
る。本実施形態では、半導体ウエハ1上のWSi2膜5
は例えば100nm程度の膜厚で形成する。
Next, WSi 2 is deposited on the main surface of the semiconductor wafer 1.
The film 5 is formed (Step 37 in FIG. 6). This WSi 2
The film is formed by heating the susceptor 24 to a temperature of, for example, about 585 ° C. by radiant heat from the lamp heater 27 and maintaining the temperature at a temperature of, for example, WF as a reaction gas in the reaction chamber.
6 and SiH 2 Cl 2 . In this embodiment, the WSi 2 film 5 on the semiconductor wafer 1 is used.
Is formed with a thickness of, for example, about 100 nm.

【0036】この工程において、サセプタ24の温度は
第1の温度35A(200℃)から成膜温度(585
℃)まで昇温するため、反応室21の中の温度も昇温す
る。従来では、プリコート工程において反応室21の内
壁やガス拡散板25等に形成された不要膜を除去してい
ないため、反応室21の内壁やガス拡散板25等に形成
された不要膜の剥離が多く、半導体ウエハ1の主面上に
付着する剥離物(異物)の数が多い。
In this step, the temperature of the susceptor 24 is changed from the first temperature 35 A (200 ° C.) to the film forming temperature (585
C.), the temperature inside the reaction chamber 21 also rises. Conventionally, since unnecessary films formed on the inner wall of the reaction chamber 21, the gas diffusion plate 25, and the like are not removed in the precoating process, the unnecessary film formed on the inner wall of the reaction chamber 21, the gas diffusion plate 25, and the like is removed. In many cases, the number of separated substances (foreign substances) adhered to the main surface of the semiconductor wafer 1 is large.

【0037】これに対し、本実施形態では、半導体ウエ
ハ1の主面上にWSi2膜を形成する成膜工程の前に、
プリコート工程において反応室21の内壁やガス拡散板
25等に形成された不要膜を前述の温度サイクル工程に
おいて除去しているため、半導体ウエハ1の主面上に付
着する剥離物の数が少なくなる。即ち、サセプタ24上
にWSi2膜を形成する成膜工程の後であって、半導体
ウエハ1の主面上にWSi2膜5を形成する成膜工程の
前に、反応室21の中の温度を繰り返し昇降する温度サ
イクル工程を実施することにより、半導体ウエハ1の主
面上にWSi2膜5を形成する成膜工程において半導体
ウエハ1の主面上に付着する剥離物(異物)を抑制する
ことができる。
On the other hand, in the present embodiment, before the film forming step of forming the WSi 2 film on the main surface of the semiconductor wafer 1,
Since unnecessary films formed on the inner wall of the reaction chamber 21, the gas diffusion plate 25, and the like in the precoating step are removed in the above-described temperature cycling step, the number of delaminated substances adhered to the main surface of the semiconductor wafer 1 is reduced. That is, after the film forming step of forming the WSi 2 film on the susceptor 24 and before the film forming step of forming the WSi 2 film 5 on the main surface of the semiconductor wafer 1, the temperature inside the reaction chamber 21 is changed. Is carried out, a peeling object (foreign matter) adhering to the main surface of the semiconductor wafer 1 in the film forming step of forming the WSi 2 film 5 on the main surface of the semiconductor wafer 1 is suppressed. be able to.

【0038】次に、サセプタ24の温度を成膜時の温度
から例えば第1の温度まで降温して反応室21から半導
体ウエハ1を搬出し、その後、反応室21の中に他の半
導体ウエハ1を搬入してサセプタ24の主面上に配置す
る(図6のステップ38)。この後、サセプタ24の温
度を成膜温度まで昇温して前述と同様の方法で他の半導
体ウエハ1の主面上にWSi2膜5を形成する(図6の
ステップ37)。半導体ウエハ1の主面上にWSi2
5を形成する成膜工程は、予め設定された半導体ウエハ
1の処理枚数に応じて繰り返し行なわれる。
Next, the temperature of the susceptor 24 is lowered from the temperature at the time of film formation to, for example, a first temperature, and the semiconductor wafer 1 is carried out of the reaction chamber 21. And is arranged on the main surface of the susceptor 24 (Step 38 in FIG. 6). Thereafter, the temperature of the susceptor 24 is raised to the film forming temperature, and the WSi 2 film 5 is formed on the main surface of another semiconductor wafer 1 by the same method as described above (Step 37 in FIG. 6). The film forming process for forming the WSi 2 film 5 on the main surface of the semiconductor wafer 1 is repeatedly performed according to a preset number of processed semiconductor wafers 1.

【0039】図7は、従来技術による異物検査において
検査用半導体ウエハの主面上に付着した異物数の推移
と、本発明の技術による異物検査において検査用半導体
ウエハの主面上に付着した異物数の推移とを示す図であ
る。同図の異物数は、8インチ口径の検査用半導体ウエ
ハの主面上に付着した異物のうち、大きさが0.3μm
以上の異物を対象にして数えた時の数値である。従来技
術による異物検査は、プリコート工程を施し、その後、
成膜時の温度条件を施して異物を数える工程からなり、
本発明の技術による異物検査は、プリコート工程を施
し、その後、温度サイクル工程を施し、その後、成膜時
の温度条件を施して異物を数える工程からなる。
FIG. 7 shows the change in the number of foreign substances adhering on the main surface of the semiconductor wafer for inspection in the foreign substance inspection according to the prior art, and the foreign substances adhering on the main surface of the semiconductor wafer for inspection in the foreign substance inspection according to the technique of the present invention. It is a figure which shows the transition of a number. The number of foreign substances shown in the figure is 0.3 μm among the foreign substances adhered on the main surface of the 8-inch diameter semiconductor wafer for inspection.
It is a numerical value when counting the above foreign substances. In the prior art foreign material inspection, a pre-coating process is performed, and then
It consists of a process to count foreign matter by applying temperature conditions during film formation,
The foreign substance inspection according to the technique of the present invention includes a step of performing a pre-coating step, subsequently performing a temperature cycle step, and then performing a temperature condition at the time of film formation to count the foreign substances.

【0040】図7に示すように、従来技術による異物検
査では異物数が40を超えた検査日があったが、本発明
の技術による異物検査では何れの検査日においても異物
数が40以下であった。即ち、本発明を適用することに
より、成膜時の半導体ウエハの主面上に付着する剥離物
を抑制できる効果が得られる。
As shown in FIG. 7, in the foreign particle inspection according to the prior art, there were inspection days when the number of foreign particles exceeded 40, but in the foreign particle inspection according to the technology of the present invention, the number of foreign particles was less than 40 on any inspection day. there were. That is, by applying the present invention, an effect is obtained in which a separated substance adhering to the main surface of the semiconductor wafer during film formation can be suppressed.

【0041】以上説明したように、本実施形態によれば
以下の効果が得られる。サセプタ24上にWSi2膜を
形成する成膜工程の後であって、半導体ウエハ1の主面
上にWSi2膜5を形成する成膜工程の前に、反応室2
1の中の温度を繰り返し昇降する温度サイクル工程を実
施することにより、半導体ウエハ1の主面上にWSi2
膜5を形成する成膜工程において半導体ウエハ1の主面
上に付着する剥離物(異物)を抑制することができる。
As described above, according to the present embodiment, the following effects can be obtained. After the film forming step of forming the WSi 2 film on the susceptor 24 and before the film forming step of forming the WSi 2 film 5 on the main surface of the semiconductor wafer 1, the reaction chamber 2 is formed.
By performing a temperature cycle step of repeatedly raising and lowering the temperature in the semiconductor wafer 1, WSi 2 is formed on the main surface of the semiconductor wafer 1.
In the film forming step of forming the film 5, exfoliated matters (foreign matter) attached to the main surface of the semiconductor wafer 1 can be suppressed.

【0042】また、半導体ウエハ1の主面上に付着する
剥離物を抑制できることから、半導体ウエハ1の主面上
に形成されるWSi2膜5の不良を抑制できるため、半
導体装置の製造歩留まりの向上を図ることができる。
Further, since it is possible to suppress the exfoliated matter adhering on the main surface of the semiconductor wafer 1, it is possible to suppress the defect of the WSi 2 film 5 formed on the main surface of the semiconductor wafer 1, thereby reducing the production yield of the semiconductor device. Improvement can be achieved.

【0043】また、半導体ウエハ1の主面上に付着する
剥離物を抑制できることから、装置異物検査の回数を低
減でき、装置の稼働効率の向上を図ることができるた
め、半導体装置の生産性の向上を図ることができる。ま
た、検査用半導体ウエハの使用量を低減することができ
る。
Further, since it is possible to suppress the separated material adhering to the main surface of the semiconductor wafer 1, it is possible to reduce the number of inspections of the foreign matter of the device and to improve the operation efficiency of the device, thereby improving the productivity of the semiconductor device. Improvement can be achieved. In addition, the usage amount of the inspection semiconductor wafer can be reduced.

【0044】なお、前述の実施形態では、サセプタ24
上にWSi2膜を形成する成膜工程の後であって、半導
体ウエハ1上にWSi2膜5を形成する成膜工程の前
に、反応室21の中に半導体ウエハ1が無い状態で反応
室21の中の温度を繰り返し昇降する温度サイクル工程
を実施する例について説明したが、半導体ウエハ1上に
WSi2膜5を形成する工程は半導体ウエハ1の所定の
処理枚数に応じて連続的に実施されるため、温度サイク
ル工程は、半導体ウエハに施す成膜工程と、この後の半
導体ウエハに施す成膜工程との間において実施してもよ
い。この場合、半導体ウエハに施す成膜工程間毎に実施
してもよいが、スループットを考慮して半導体ウエハの
所定の枚数枚(例えば3枚毎又は5枚毎)に実施するこ
とが望ましい。温度サイクル工程は、サセプタ24上に
WSi2膜を形成する成膜工程の前にあってもよい。
In the above-described embodiment, the susceptor 24
After the film forming step of forming the WSi 2 film thereon, and before the film forming step of forming the WSi 2 film 5 on the semiconductor wafer 1, the reaction is performed without the semiconductor wafer 1 in the reaction chamber 21. Although the example in which the temperature cycle step of repeatedly raising and lowering the temperature in the chamber 21 is performed has been described, the step of forming the WSi 2 film 5 on the semiconductor wafer 1 is performed continuously according to a predetermined number of processed semiconductor wafers 1. Therefore, the temperature cycle step may be performed between a film forming step performed on the semiconductor wafer and a subsequent film forming step performed on the semiconductor wafer. In this case, the process may be performed for each film forming process performed on the semiconductor wafer, but it is preferable to perform the process for a predetermined number of semiconductor wafers (for example, every three or five) in consideration of throughput. The temperature cycling step may be performed before the film forming step of forming the WSi 2 film on the susceptor 24.

【0045】また、前述の実施形態では、反応室21の
中の温度を繰り返し昇降する温度サイクルとして、サセ
プタ24での昇温及び降温の温度が成膜温度以下の温度
サイクルを用いた例について説明したが、これに限らず
他の温度サイクルを用いてもよいのはむろんである。他
の温度サイクルとしては、例えば、サセプタ24での昇
温及び降温の温度が成膜温度以上の温度サイクル、サセ
プタ24での昇降温の途中に成膜温度が位置する温度サ
イクル等がある。これらの温度サイクルにおいても反応
室21の内壁やガス拡散板等に形成された不要膜を剥離
させることができる。但し、成膜温度よりも高い温度を
用いる温度サイクルにおいては熱による半導体ウエハ1
の反りが懸念されるため、前述の実施形態で説明した成
膜温度以下の温度サイクルを用いることが望ましい。
In the above-described embodiment, an example is described in which a temperature cycle in which the temperature of the susceptor 24 is lower than the film forming temperature is used as the temperature cycle for repeatedly raising and lowering the temperature in the reaction chamber 21. However, it is a matter of course that other temperature cycles may be used. Other temperature cycles include, for example, a temperature cycle in which the temperature of the susceptor 24 is higher than the film forming temperature, and a temperature cycle in which the temperature of the susceptor 24 is higher than the film forming temperature. Even in these temperature cycles, the unnecessary film formed on the inner wall of the reaction chamber 21, the gas diffusion plate, or the like can be removed. However, in a temperature cycle using a temperature higher than the film forming temperature, the semiconductor wafer
Therefore, it is desirable to use a temperature cycle lower than the film forming temperature described in the above embodiment.

【0046】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
As described above, the invention made by the present inventor is:
Although specifically described based on the embodiment, the present invention
It is needless to say that the present invention is not limited to the above-described embodiment, but can be variously modified without departing from the scope of the invention.

【0047】例えば、本発明は、WSi2膜の形成に限
らず、化学気相成長(CVD)で成膜が可能な膜の形成
に適用できる。CVDで成膜が可能な膜としては、例え
ばチタンシリサイド(TiSi2)膜,タングステン
(W)膜,チタン(Ti)膜,酸化シリコン(Si
2)膜,窒化シリコン(Si34)膜,窒化タングス
テン(TiN)膜,多結晶シリコン(Si)膜等があ
る。
For example, the present invention is applicable not only to the formation of a WSi 2 film but also to the formation of a film that can be formed by chemical vapor deposition (CVD). Examples of films that can be formed by CVD include a titanium silicide (TiSi 2 ) film, a tungsten (W) film, a titanium (Ti) film, and a silicon oxide (Si) film.
O 2 ) film, silicon nitride (Si 3 N 4 ) film, tungsten nitride (TiN) film, polycrystalline silicon (Si) film and the like.

【0048】また、本発明は、スパッタリング等の物理
的気相成長(PVD:Physical Vapor Deposition)
で成膜が可能な膜の形成に適用できる。PVDで成膜が
可能な膜としては、例えばCu,Al等がある。
The present invention also relates to a physical vapor deposition (PVD) such as sputtering.
It can be applied to the formation of a film that can be formed by the above method. Examples of films that can be formed by PVD include Cu and Al.

【0049】また、本発明は、コールドウォール型のC
VD装置に限らず、ホットウォール型の枚葉式成膜装置
やバッチ式成膜装置による膜の形成に適用できる。
The present invention also relates to a cold wall type C
The present invention can be applied not only to the VD apparatus but also to the formation of a film by a hot-wall type single-wafer type film forming apparatus or a batch type film forming apparatus.

【0050】[0050]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【0051】本発明によれば、成膜工程において基板上
に付着する異物を抑制することができる。
According to the present invention, foreign substances adhering to the substrate in the film forming process can be suppressed.

【0052】本発明によれば、半導体装置の製造歩留ま
りの向上を図ることができる。
According to the present invention, the production yield of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態である半導体装置の製造に
用いられる半導体ウエハの平面図である。
FIG. 1 is a plan view of a semiconductor wafer used for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】(a)乃至(c)は、本発明の一実施形態であ
る半導体装置の製造工程中における要部断面図である。
FIGS. 2A to 2C are cross-sectional views of main parts during a manufacturing process of a semiconductor device according to an embodiment of the present invention;

【図3】(a)乃至(c)は、本発明の一実施形態であ
る半導体装置の製造工程中における要部断面図である。
FIGS. 3A to 3C are cross-sectional views of main parts during a manufacturing process of the semiconductor device according to the embodiment of the present invention;

【図4】(a)及び(b)は、本発明の一実施形態であ
る半導体装置の製造工程中における要部断面図である。
FIGS. 4A and 4B are cross-sectional views of main parts during a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図5】本発明の一実施形態である半導体装置の製造に
用いられるCVD装置の概略構成を示す図である。
FIG. 5 is a diagram showing a schematic configuration of a CVD apparatus used for manufacturing a semiconductor device according to an embodiment of the present invention.

【図6】本発明の一実施形態である半導体装置の製造に
おいて用いられるCVD装置の温度シーケンスを示す図
である。
FIG. 6 is a diagram showing a temperature sequence of a CVD apparatus used in manufacturing a semiconductor device according to an embodiment of the present invention.

【図7】検査用半導体ウエハの主面上に付着した異物数
の推移を示す図である。
FIG. 7 is a diagram showing a change in the number of foreign particles attached on a main surface of a semiconductor wafer for inspection.

【符号の説明】[Explanation of symbols]

1…半導体ウエハ、1A…チップ形成領域、1B…ダイ
シング領域、2A…溝、2B…絶縁膜、3…ゲート絶縁
膜、4…多結晶シリコン膜、5…タングステンシリサイ
ド膜、6…n型半導体領域、7,11…層間絶縁膜、8
…接続孔、9…導電性プラグ、10,12…配線、Q…
MISFET、G…ゲート電極。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor wafer, 1A ... Chip formation area, 1B ... Dicing area, 2A ... Groove, 2B ... Insulating film, 3 ... Gate insulating film, 4 ... Polycrystalline silicon film, 5 ... Tungsten silicide film, 6 ... N-type semiconductor region , 7,11 ... interlayer insulating film, 8
... Connection hole, 9 ... Conductive plug, 10,12 ... Wiring, Q ...
MISFET, G: gate electrode.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K030 CA04 CA12 DA06 JA10 KA22 4M104 AA01 BB01 BB02 BB04 BB14 BB18 BB25 BB28 BB30 BB33 BB40 CC05 DD16 DD37 DD43 DD64 DD65 DD75 EE05 EE14 EE17 FF14 GG09 GG10 GG14 HH20 5F045 AA03 AB03 AB32 AB33 BB15 DP03 DQ10 EF05 EK13 HA06 HA16 HA22  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4K030 CA04 CA12 DA06 JA10 KA22 4M104 AA01 BB01 BB02 BB04 BB14 BB18 BB25 BB28 BB30 BB33 BB40 CC05 DD16 DD37 DD43 DD64 DD65 DD75 EE05 EE14 EE17 FF14 GG09 AGG03F14 GG09 AGG03A BB15 DP03 DQ10 EF05 EK13 HA06 HA16 HA22

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 反応室の中に配置された基板を加熱し、
前記反応室の中に反応ガスを供給して前記基板上に膜を
形成する(A)工程と、 前記反応室の中に前記基板が無い状態で、前記反応室の
中の温度を繰り返し昇降させる(B)工程とを有するこ
とを特徴とする半導体装置の製造方法。
1. A method comprising: heating a substrate disposed in a reaction chamber;
(A) supplying a reaction gas into the reaction chamber to form a film on the substrate, and repeatedly raising and lowering the temperature in the reaction chamber without the substrate in the reaction chamber. (B) A method for manufacturing a semiconductor device, comprising:
【請求項2】 請求項1に記載の半導体装置の製造方法
において、 前記(B)工程は、前記(A)工程の前、又は後に行な
うことを特徴とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the step (B) is performed before or after the step (A).
【請求項3】 請求項1に記載の半導体装置の製造方法
において、 前記(B)工程は、前記基板に膜を形成する時の成膜温
度が途中に位置する温度範囲で行なうことを特徴とする
半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the step (B) is performed in a temperature range in which a film forming temperature when forming a film on the substrate is located halfway. Semiconductor device manufacturing method.
【請求項4】 請求項1に記載の半導体装置の製造方法
において、 前記(B)工程は、前記基板に膜を形成する時の成膜温
度以下、又は成膜温度以上で行なうことを特徴とする半
導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the step (B) is performed at a film forming temperature or lower when forming a film on the substrate. Semiconductor device manufacturing method.
【請求項5】 反応室の中に基板が無い状態で前記反応
室の中に配置されたサセプタを加熱し、前記反応室の中
に反応ガスを供給して前記サセプタ上に膜を形成する
(C)工程と、 前記反応室の中に基板が無い状態で、前記反応室の中の
温度を繰り返し昇降させる(B)工程と、 反応室の中に配置された基板を加熱し、前記反応室の中
に反応ガスを供給して前記基板上に膜を形成する(A)
工程とを有し、 前記(B)工程は、前記(C)工程の前、又は後であっ
て、前記(A)工程の前に行なうことを特徴とする半導
体装置の製造方法。
5. A susceptor disposed in the reaction chamber is heated without a substrate in the reaction chamber, and a reaction gas is supplied into the reaction chamber to form a film on the susceptor. C) a step of repeatedly raising and lowering the temperature in the reaction chamber with no substrate in the reaction chamber; and heating the substrate disposed in the reaction chamber, Forming a film on the substrate by supplying a reaction gas into the substrate (A)
A method of manufacturing a semiconductor device, wherein the step (B) is performed before or after the step (C) and before the step (A).
JP2001119168A 2001-04-18 2001-04-18 Manufacturing method of semiconductor device Pending JP2002317269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001119168A JP2002317269A (en) 2001-04-18 2001-04-18 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001119168A JP2002317269A (en) 2001-04-18 2001-04-18 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2002317269A true JP2002317269A (en) 2002-10-31

Family

ID=18969428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001119168A Pending JP2002317269A (en) 2001-04-18 2001-04-18 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2002317269A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029566A1 (en) * 2003-09-19 2005-03-31 Hitachi Kokusai Electric Inc. Process for producing semiconductor device and substrate treating apparatus
JP2009231834A (en) * 2007-12-05 2009-10-08 Hitachi Kokusai Electric Inc Method for manufacturing semiconductor device and substrate processing apparatus
WO2013191414A1 (en) * 2012-06-18 2013-12-27 주식회사 유진테크 Substrate processing apparatus
CN104246978A (en) * 2012-04-10 2014-12-24 株式会社Eugene科技 Heater-elevatable substrate processing apparatus
US9856560B2 (en) 2007-12-05 2018-01-02 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing apparatus

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8636882B2 (en) 2003-09-19 2014-01-28 Hitachi Kokusai Electric Inc. Producing method of semiconductor device and substrate processing apparatus
KR100765681B1 (en) * 2003-09-19 2007-10-12 가부시키가이샤 히다치 고쿠사이 덴키 Process for producing semiconductor device and substrate treating apparatus
JPWO2005029566A1 (en) * 2003-09-19 2007-11-15 株式会社日立国際電気 Semiconductor device manufacturing method and substrate processing apparatus
JP2009135541A (en) * 2003-09-19 2009-06-18 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device, and substrate processing apparatus
WO2005029566A1 (en) * 2003-09-19 2005-03-31 Hitachi Kokusai Electric Inc. Process for producing semiconductor device and substrate treating apparatus
KR100943588B1 (en) * 2003-09-19 2010-02-23 가부시키가이샤 히다치 고쿠사이 덴키 Process for producing semiconductor device and substrate treating apparatus
US7955991B2 (en) 2003-09-19 2011-06-07 Hitachi Kokussai Electric Inc. Producing method of a semiconductor device using CVD processing
CN101429649B (en) * 2003-09-19 2012-06-13 株式会社日立国际电气 Producing method of semiconductor device and substrate processing apparatus
US8231731B2 (en) 2003-09-19 2012-07-31 Hitachi Kokusai Electric, Inc. Substrate processing apparatus
JP2009231834A (en) * 2007-12-05 2009-10-08 Hitachi Kokusai Electric Inc Method for manufacturing semiconductor device and substrate processing apparatus
US9856560B2 (en) 2007-12-05 2018-01-02 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing apparatus
CN104246978A (en) * 2012-04-10 2014-12-24 株式会社Eugene科技 Heater-elevatable substrate processing apparatus
JP2015517202A (en) * 2012-04-10 2015-06-18 ユ−ジーン テクノロジー カンパニー.リミテッド Heater lift type substrate processing equipment
US9644895B2 (en) 2012-04-10 2017-05-09 Eugene Technology Co., Ltd. Heater moving type substrate processing apparatus
WO2013191414A1 (en) * 2012-06-18 2013-12-27 주식회사 유진테크 Substrate processing apparatus
KR101440911B1 (en) * 2012-06-18 2014-09-18 주식회사 유진테크 Apparatus for depositing on substrate
TWI506701B (en) * 2012-06-18 2015-11-01 Eugene Technology Co Ltd Apparatus for processing substrate

Similar Documents

Publication Publication Date Title
JP5204964B2 (en) Manufacturing method of semiconductor device
TWI414041B (en) Semiconductor device manufacturing method
US7485572B2 (en) Method for improved formation of cobalt silicide contacts in semiconductor devices
US20020168840A1 (en) Deposition of tungsten silicide films
US6436820B1 (en) Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
US20110272279A1 (en) Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same
JP3667038B2 (en) CVD film forming method
JP2009141096A (en) Method of manufacturing semiconductor device
JP2004128037A (en) Method of manufacturing semiconductor device
JP3401757B2 (en) Method of forming low stress polycide conductor on semiconductor chip
JP2002317269A (en) Manufacturing method of semiconductor device
US10854511B2 (en) Methods of lowering wordline resistance
US20070020920A1 (en) Method for fabricating low leakage interconnect layers in integrated circuits
JP2006336069A (en) Manufacturing method of semi-conductor apparatus
TW200416845A (en) Manufacturing method for semiconductor integrated circuit device
US20020162500A1 (en) Deposition of tungsten silicide films
WO2001024238A1 (en) Method for forming tungsten silicide film and method for fabricating metal-insulator-semiconductor transistor
JPH11222679A (en) Cvd apparatus and production of semiconductor device
JPH09260306A (en) Formation of thin film
JPH0661181A (en) Method of forming barrier metal
JP3904750B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US6403473B1 (en) Process for producing metal-containing layers
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JP2006269528A (en) Semiconductor treatment apparatus
TW200849467A (en) Interconnection process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070207

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215