JP2002314435A - Receiver and receiving method - Google Patents

Receiver and receiving method

Info

Publication number
JP2002314435A
JP2002314435A JP2001111784A JP2001111784A JP2002314435A JP 2002314435 A JP2002314435 A JP 2002314435A JP 2001111784 A JP2001111784 A JP 2001111784A JP 2001111784 A JP2001111784 A JP 2001111784A JP 2002314435 A JP2002314435 A JP 2002314435A
Authority
JP
Japan
Prior art keywords
branch metric
inverse modulation
signal
receiver
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001111784A
Other languages
Japanese (ja)
Other versions
JP3970545B2 (en
Inventor
Hirotsugu Kubo
博嗣 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001111784A priority Critical patent/JP3970545B2/en
Publication of JP2002314435A publication Critical patent/JP2002314435A/en
Application granted granted Critical
Publication of JP3970545B2 publication Critical patent/JP3970545B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a receiver that realizes an excellent tracking characteristic even when fluctuations in a transmission line are rapid by realizing reduction of the state number of a Viterbi algorithm. SOLUTION: The receiver of this invention is configured that it is in operation on the basis of the Viterbi algorithm and provided with an inverse modulation signal generating circuit 8 that uses a received signal and candidates of a plurality of data prepared in advance to generate different inverse modulation signals and with a branch metric generating circuit 6 that generates a branch metric on the basis of the present and past inverse modulation signals corresponding to a plurality of the data candidates.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、自動車電話等に用
いられる受信機に関するものであり、特に、移動に伴っ
てフェージングの影響を受ける可能性のある受信機およ
び受信方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver used for an automobile telephone or the like, and more particularly to a receiver and a receiving method which may be affected by fading as the vehicle moves.

【0002】[0002]

【従来の技術】以下、従来の受信機および受信方法につ
いて説明する。自動車電話をはじめとする無線通信にお
いては、受信機の移動に伴って、受信信号の位相やレベ
ルが高速に変動するフェージングの影響を大きく受け
る。このフェージングを克服するための受信技術とし
て、遅延検波や適応等化などの技術がある。
2. Description of the Related Art A conventional receiver and receiving method will be described below. 2. Description of the Related Art In a wireless communication such as an automobile telephone, a phase of a received signal or a level of the received signal fluctuates at a high speed with a movement of a receiver. As a receiving technique for overcoming this fading, there are techniques such as differential detection and adaptive equalization.

【0003】図9は、従来の受信機で用いられるビタビ
等化器の構成を示す図である。ここでは、ビタビアルゴ
リズムのデータ候補に従って伝送路特性を推定するタイ
プのビタビ等化器を示す。この形式のビタビ等化器は、
たとえば、H. Kubo他著:「An adaptive maximum-likel
ihood sequence estimator for fast time-varying int
ersymbol interference channels」(IEEE Tra
ns.Commun.,pp.1872−1880,1
994)や、H. Kubo他著:「Adaptive maximum-likeli
hood sequence estimation by means of combined equa
lization and decoding in fading environments」(I
EEE JSAC,pp.102−109,1995)
に詳細に述べられている。
FIG. 9 is a diagram showing a configuration of a Viterbi equalizer used in a conventional receiver. Here, a Viterbi equalizer of a type for estimating transmission path characteristics according to data candidates of the Viterbi algorithm is shown. This type of Viterbi equalizer
For example, H. Kubo et al .: "An adaptive maximum-likel
ihood sequence estimator for fast time-varying int
ersymbol interference channels ”(IEEE Tra
ns. Commun. Pp. 1872-1880,1
994) and H. Kubo et al .: "Adaptive maximum-likeli
hood sequence estimation by means of combined equa
lization and decoding in fading environments ”(I
EEE JSAC, pp. 102-109, 1995)
Is described in detail.

【0004】図9において、1は受信信号入力端子であ
り、2は判定値出力端子であり、7−1,7−2,7−
NはN個のACS回路であり、10は判定値作成回路で
あり、101は複数の伝送路特性入力端子であり、10
2は枝メトリック作成回路であり、103−1,103
−2,103−NはN個の伝送路更新回路であり、10
4は記憶回路であり、115は枝メトリック出力端子で
ある。
In FIG. 9, 1 is a reception signal input terminal, 2 is a judgment value output terminal, and 7-1, 7-2, 7-
N is an N number of ACS circuits, 10 is a judgment value creation circuit, 101 is a plurality of transmission line characteristic input terminals, and 10
Reference numeral 2 denotes a branch metric generation circuit.
−2, 103-N are N transmission line update circuits,
4 is a storage circuit, and 115 is a branch metric output terminal.

【0005】まず、図9のビタビ等化器に関する基本事
項に関して説明する。ビタビアルゴリズムは、複数の異
なったデータ系列候補のパターンを保有する。これを
「状態」と呼ぶ。また、2つの状態の時間遷移からデー
タ系列候補が一意的に決定される。これを「枝」と呼
ぶ。また、ビタビアルゴリズムの状態数Nは、変調時の
多値数Mに関して後述する枝メトリックを作成する際
の、データの候補に関するメモリ長のべき乗となる。図
9のビタビ等化器は、上記状態に対応して、それぞれ、
伝送路特性の推定値を保有するという特徴がある。な
お、枝を連続してつなげたものはパスと呼ばれ、このパ
スに対応して枝メトリックを累積加算したものはパスメ
トリックと呼ばれる。
First, basic matters relating to the Viterbi equalizer shown in FIG. 9 will be described. The Viterbi algorithm has a plurality of different data sequence candidate patterns. This is called a “state”. Further, a data sequence candidate is uniquely determined from the time transition between the two states. This is called a "branch". In addition, the number of states N of the Viterbi algorithm is a power of the memory length of a data candidate when a branch metric described later is created with respect to the multilevel number M at the time of modulation. The Viterbi equalizer in FIG. 9 corresponds to the above state,
It has the feature of retaining the estimated value of the transmission path characteristics. It should be noted that a continuous connection of the branches is called a path, and a cumulative addition of the branch metrics corresponding to this path is called a path metric.

【0006】ここで、上記ビタビ等化器の動作を説明す
る。まず、枝メトリック作成回路102の動作について
説明する。図10は、上記ビタビ等化器の枝メトリック
作成回路102の構成を示す図である。図10におい
て、111は伝送路特性/データ候補分配回路であり、
112−1,112−2,112−MはM個の枝メトリ
ック計算回路であり、113は選択伝送路特性入力端子
であり、114はデータ候補入力端子である。
Here, the operation of the Viterbi equalizer will be described. First, the operation of the branch metric creation circuit 102 will be described. FIG. 10 is a diagram showing a configuration of the branch metric generation circuit 102 of the Viterbi equalizer. In FIG. 10, reference numeral 111 denotes a transmission line characteristic / data candidate distribution circuit.
Reference numerals 112-1, 112-2, and 112-M denote M branch metric calculation circuits, 113 denotes a selected transmission line characteristic input terminal, and 114 denotes a data candidate input terminal.

【0007】伝送路特性/データ候補分配回路111で
は、伝送路特性入力端子101から複数の伝送路特性を
受け取り、内部で保有するテーブルに従って、伝送路特
性とデータの候補とを各枝メトリック計算回路に分配す
る。枝メトリック計算回路112−1,112−2,1
12−Mでは、多値数Mに対応する枝メトリックを枝メ
トリック出力端子115から出力する。
The transmission line characteristic / data candidate distribution circuit 111 receives a plurality of transmission line characteristics from the transmission line characteristic input terminal 101, and determines the transmission line characteristics and data candidates according to a table held in each branch metric calculation circuit. Distribute to Branch metric calculation circuits 112-1, 112-2, 1
In 12-M, the branch metric corresponding to the multi-value number M is output from the branch metric output terminal 115.

【0008】図11は、枝メトリック計算回路の構成
(1つの枝メトリック作成部分)を示す図である。図1
1において、121は推定伝送路モデルであり、122
は2乗誤差作成回路である。
FIG. 11 is a diagram showing a configuration of a branch metric calculation circuit (one branch metric creating portion). FIG.
1, reference numeral 121 denotes an estimated transmission channel model;
Is a square error generation circuit.

【0009】図11では、推定タップ数が3の場合の枝
メトリック計算回路が示されている。推定伝送路モデル
121では、各枝に対応する1時刻過去の状態が保有す
る推定伝送路特性を選択伝送路特性入力端子113から
受け取り、さらに、枝により決定されるデータ候補をデ
ータ候補入力端子114から受け取り、これらに基づい
て受信信号のレプリカを作成する。2乗誤差作成回路1
22では、受信信号と受信信号のレプリカとの2乗誤差
を作成し、これを枝メトリックとして出力端子115か
ら出力する。
FIG. 11 shows a branch metric calculation circuit when the number of estimated taps is three. In the estimated transmission path model 121, the estimated transmission path characteristic held by the state one time in the past corresponding to each branch is received from the selected transmission path characteristic input terminal 113, and the data candidate determined by the branch is input to the data candidate input terminal 114. And creates a replica of the received signal based on these. Square error generation circuit 1
At 22, a square error between the received signal and the replica of the received signal is created and output from the output terminal 115 as a branch metric.

【0010】一方、図12は、図11とは異なる枝メト
リック計算回路の構成を示す図である。図12おいて、
123は推定タップ数が1の推定伝送路モデルである。
これは、符号間干渉が存在しない場合の条件であり、こ
の場合は、適応等化を必要とする条件ではないが、広義
の意味で復調処理を適応等化と呼ぶことにする。
FIG. 12 is a diagram showing a configuration of a branch metric calculation circuit different from that of FIG. In FIG.
Reference numeral 123 denotes an estimated transmission channel model in which the estimated number of taps is one.
This is a condition in the case where there is no intersymbol interference. In this case, the condition does not require adaptive equalization, but the demodulation process is called adaptive equalization in a broad sense.

【0011】なお、上記各推定伝送路モデルにおける伝
送路推定に関しては、たとえば、LMSアルゴリズムの
ような適応アルゴリズムが用いられる。このアルゴリズ
ムは、過去の検出値を重み付けして平均するものである
(過去へ行けば行くほど重みが減少するが、全く重みが
0となることはない)。ただし、図12に示す伝送路条
件では、遅延検波を用いることによって復調を実行する
ことも可能である。
For the transmission channel estimation in each of the above estimated transmission channel models, for example, an adaptive algorithm such as an LMS algorithm is used. In this algorithm, past detection values are weighted and averaged (the more the distance goes to the past, the more the weight decreases, but the weight never becomes zero). However, under the transmission path conditions shown in FIG. 12, demodulation can be performed by using differential detection.

【0012】つぎに、図9におけるACS(加算・比較
・選択)回路7−1〜7−Nでは、各状態(N)におい
て、現状態に対応する複数の枝の枝メトリックを枝メト
リック作成回路102から受け取り、さらに、1時刻過
去のパスメトリックを記憶回路104から受け取り、次
のような処理を行う。まず、1時刻過去のパスメトリッ
クに枝メトリックを加算し、現時刻のパスメトリックを
作成する(加算処理)。次に、加算処理によって得られ
る複数のパスメトリックを比較する(比較処理)。次
に、最も信頼度の高いパスメトリックを選択し、同時に
このパスメトリックに対応するデータ系列(パス)も選
択する(選択処理)。
Next, the ACS (addition / comparison / selection) circuits 7-1 to 7-N in FIG. 102, and receives a path metric one time past from the storage circuit 104, and performs the following processing. First, a branch metric is added to a path metric one time earlier to create a path metric at the current time (addition processing). Next, a plurality of path metrics obtained by the addition processing are compared (comparison processing). Next, a path metric having the highest reliability is selected, and at the same time, a data sequence (path) corresponding to this path metric is also selected (selection processing).

【0013】つぎに、伝送路更新回路103−1〜10
3−Nでは、受信信号入力端子1から受信信号を受け取
り、さらに、記憶回路104から、選択されたパスおよ
びそのパスに対応する1時刻過去の推定伝送路特性を受
け取り、それらに基づいて推定伝送路特性を更新後、そ
の更新結果を記憶回路104に出力する。
Next, the transmission line update circuits 103-1 to 103-1
In 3-N, the received signal is received from the received signal input terminal 1, and further, the selected path and the estimated transmission path characteristic corresponding to the selected path one time ago are received from the storage circuit 104, and the estimated transmission is performed based on them. After updating the road characteristics, the update result is output to the storage circuit 104.

【0014】つぎに、記憶回路104では、各状態に対
応する推定伝送路特性、パスメトリックおよびそのパス
を記憶する。最後に、判定値作成回路10では、記憶回
路104から、各状態に対応するパスメトリックとその
パスを受け取り、最も信頼度の高い状態のパスを判定値
として出力する。
Next, the storage circuit 104 stores an estimated transmission path characteristic, a path metric, and its path corresponding to each state. Finally, the judgment value creation circuit 10 receives the path metric corresponding to each state and its path from the storage circuit 104, and outputs the path in the state with the highest reliability as the judgment value.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、上記、
従来の受信機においては、以下に示すような問題があっ
た。
SUMMARY OF THE INVENTION However,
The conventional receiver has the following problems.

【0016】図13は、推定タップ数が1の場合におけ
る伝送路特性の時間変動を示す図である。伝送路特性が
時刻1,2と変動した場合、LMSアルゴリズムを用い
て時刻2において伝送路推定を行うと、時刻2の推定値
は、時刻2の検出値より少し過去(時刻1)の値に近い
値となる。そして、時刻3におけるデータ判定には、こ
の伝送路推定値が利用される。一方、遅延検波におい
て、時刻3におけるデータ判定には、時刻2における伝
送路推定値が利用される。このように、LMSアルゴリ
ズムを用いた伝送路推定では、遅延検波を用いた伝送路
推定より、過去の伝送路特性に近い値を利用してデータ
判定が行われるため、伝送路変動に対する追随遅延を受
けることになる。
FIG. 13 is a diagram showing the time variation of transmission path characteristics when the estimated number of taps is one. If the transmission path characteristics fluctuate from time 1 to time 2 and the transmission path is estimated at time 2 using the LMS algorithm, the estimated value at time 2 becomes a value slightly past (time 1) than the detected value at time 2. It will be a close value. Then, the transmission path estimation value is used for data determination at time 3. On the other hand, in the delay detection, the transmission path estimation value at time 2 is used for data determination at time 3. As described above, in the transmission path estimation using the LMS algorithm, data determination is performed using a value closer to the past transmission path characteristics than the transmission path estimation using delay detection. Will receive it.

【0017】すなわち、上記適応アルゴリズムを用いた
伝送路推定では、過去の値を平均して現在の伝送路特性
を推定するため、伝送路変動に関する追随遅延が生じ、
特に、伝送路変動が高速の場合には、伝送路推定におけ
る追随遅延が大きくなり、追随特性が劣化してしまう、
という問題があった。
That is, in the transmission channel estimation using the above adaptive algorithm, since the current transmission channel characteristics are estimated by averaging the past values, a following delay relating to the transmission channel fluctuation occurs.
In particular, when the transmission path fluctuation is high, the tracking delay in the transmission path estimation becomes large, and the tracking characteristic deteriorates.
There was a problem.

【0018】さらに、上記適応アルゴリズムを用いた伝
送路推定では、無限に過去のデータを記憶するため、ビ
タビアルゴリズムに要するメモリ長が無限となり(状態
数はこのメモリ長のべき乗に比例する)、上記従来のビ
タビ等化器におけるビタビアルゴリズムの状態数が増大
してしまう、という問題があった。
Further, in the transmission path estimation using the adaptive algorithm, since the past data is stored indefinitely, the memory length required for the Viterbi algorithm becomes infinite (the number of states is proportional to a power of this memory length). There is a problem that the number of states of the Viterbi algorithm in the conventional Viterbi equalizer increases.

【0019】本発明は、上記に鑑みてなされたものであ
って、ビタビアルゴリズムの状態数の削減を実現し、さ
らに、伝送路変動が高速の場合であっても良好な追随特
性を実現する受信機、およびその受信方法を得ることを
目的とする。
The present invention has been made in view of the above, and has been made to reduce the number of states of the Viterbi algorithm, and furthermore, to realize a good tracking characteristic even when the transmission line fluctuations are high. Machine and its receiving method.

【0020】[0020]

【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明にかかる受信機にあって
は、ビタビアルゴリズム(これを一般化したリストビタ
ビアルゴリズムも含む)に基づいて動作する構成とし、
さらに、受信信号と予め準備された複数のデータの候補
とを用いて、それぞれ異なった逆変調(受信信号を送信
信号もしくはその推定値で正規化する処理)信号を作成
する逆変調手段(後述する実施の形態の逆変調信号作成
回路8に相当)と、前記複数のデータの候補に対応する
現在および過去の逆変調信号に基づいて、枝メトリック
を作成する枝メトリック作成手段(枝メトリック作成回
路6に相当)と、を備えることを特徴とする。
Means for Solving the Problems The above-mentioned problems are solved,
In order to achieve the object, the receiver according to the present invention is configured to operate based on a Viterbi algorithm (including a generalized list Viterbi algorithm),
Further, an inverse modulation unit (described later) that creates different inverse modulation (processing of normalizing the reception signal with a transmission signal or its estimated value) signals using the reception signal and a plurality of data candidates prepared in advance. A branch metric generating means (corresponding to the inverse modulation signal generating circuit 8 of the embodiment) and a branch metric generating means (branch metric generating circuit 6) for generating a branch metric based on current and past reverse modulation signals corresponding to the plurality of data candidates ) Is provided.

【0021】つぎの発明にかかる受信機において、前記
枝メトリック作成手段は、受け取った複数の逆変調信号
を用いて重み付け加算を行う第1の計算手段(逆変調信
号分配回路11、重み付け加算回路21に相当)と、前
記重み付け加算値の2乗値を計算し、その計算結果を枝
メトリックとして出力する第2の計算手段(2乗回路2
2に相当)と、を備えることを特徴とする。
[0021] In the receiver according to the next invention, the branch metric generating means includes a first calculating means (inverse modulation signal distribution circuit 11, weighting addition circuit 21) for performing weighting addition using the plurality of received inverse modulation signals. And a second calculating means (squaring circuit 2) for calculating a square value of the weighted addition value and outputting the calculation result as a branch metric.
2)).

【0022】つぎの発明にかかる受信方法にあっては、
ビタビアルゴリズム(これを一般化したリストビタビア
ルゴリズムも含む)を採用することを前提とし、たとえ
ば、受信信号と予め準備された複数のデータの候補とを
用いて、それぞれ異なった逆変調(受信信号を送信信号
もしくはその推定値で正規化する処理)信号を作成する
逆変調ステップと、前記複数のデータの候補に対応する
現在および過去の逆変調信号に基づいて、枝メトリック
を作成する枝メトリック作成ステップと、を含むことを
特徴とする。
In the receiving method according to the next invention,
It is assumed that a Viterbi algorithm (including a generalized List Viterbi algorithm) is employed. For example, using a received signal and a plurality of data candidates prepared in advance, different inverse modulation (reception signal A process of normalizing a transmission signal or its estimated value) a reverse modulation step of generating a signal; and a branch metric generation step of generating a branch metric based on current and past reverse modulation signals corresponding to the plurality of data candidates. And characterized in that:

【0023】つぎの発明にかかる受信方法において、前
記枝メトリック作成ステップにあっては、受け取った複
数の逆変調信号を用いて重み付け加算を行う第1の計算
ステップと、前記重み付け加算値の2乗値を計算する第
2の計算ステップと、を含むことを特徴とする。
In the receiving method according to the next invention, in the branch metric creating step, a first calculating step of performing weighted addition using the received plurality of inverse modulation signals, and a square of the weighted added value And a second calculating step of calculating a value.

【0024】[0024]

【発明の実施の形態】以下に、本発明にかかる受信機の
実施の形態を図面に基づいて詳細に説明する。なお、こ
の実施の形態によりこの発明が限定されるものではな
い。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a receiver according to the present invention will be described in detail with reference to the drawings. The present invention is not limited by the embodiment.

【0025】実施の形態1.図1は、本発明にかかる受
信機の構成を示す図である。図1において、1は受信信
号入力端子であり、2は判定値出力端子であり、3は逆
変調信号入力端子であり、4は生き残りパス入力端子で
あり、5は枝メトリック出力端子であり、6は枝メトリ
ック作成回路であり、7−1,7−2,7−NはN個の
ACS回路であり、8は逆変調信号作成回路であり、9
は記憶回路であり、10は判定値作成回路である。な
お、Nは状態数を示す。
Embodiment 1 FIG. 1 is a diagram showing a configuration of a receiver according to the present invention. In FIG. 1, 1 is a received signal input terminal, 2 is a judgment value output terminal, 3 is an inverse modulation signal input terminal, 4 is a surviving path input terminal, 5 is a branch metric output terminal, Reference numeral 6 denotes a branch metric generation circuit, 7-1, 7-2, and 7-N denote N ACS circuits, 8 denotes an inverse modulation signal generation circuit, and 9
Is a storage circuit, and 10 is a judgment value creation circuit. N indicates the number of states.

【0026】本実施の形態では、ビタビ等化器との差異
を中心に説明する。なお、ビタビアルゴリズムは、橋本
猛他著:「Viterbiアルゴリズムの一般化につい
て」(電子通信学会論文誌(A),pp.1064−1
071,1983)により、一般化されており、この一
般化ビタビアルゴリズムを用いた場合もビタビ等化器の
一種として取り扱う。また、一般化ビタビアルゴリズム
でなく通常のビタビアルゴリズムを用いる場合には、枝
メトリック作成に生き残りパスを利用する必要がなくな
る。
In the present embodiment, the description will focus on the differences from the Viterbi equalizer. The Viterbi algorithm is described in Takeshi Hashimoto et al .: “Generalization of the Viterbi algorithm” (Transactions of the Institute of Electronics, Information and Communication Engineers (A), pp. 1064-1).
071, 1983), and the use of this generalized Viterbi algorithm is also treated as a type of Viterbi equalizer. In addition, when a general Viterbi algorithm is used instead of the generalized Viterbi algorithm, it is not necessary to use a surviving path for creating a branch metric.

【0027】ここで、本実施の形態の受信機の動作を説
明する。まず、枝メトリック作成回路6の動作について
説明する。図2は、本実施の形態の枝メトリック作成回
路6の構成を示す図である。図2において、11は逆変
調信号分配回路であり、12−1,12−2,12−N
はN個の枝メトリック計算回路であり、13は選択逆変
調信号入力端子である。なお、上記図1と同様の構成に
ついては、同一の符号を付してその説明を省略する。
Here, the operation of the receiver according to the present embodiment will be described. First, the operation of the branch metric creation circuit 6 will be described. FIG. 2 is a diagram illustrating a configuration of the branch metric generation circuit 6 according to the present embodiment. In FIG. 2, reference numeral 11 denotes an inverse modulation signal distribution circuit, which includes 12-1, 12-2, 12-N
Is an N branch metric calculation circuit, and 13 is a selective inverse modulation signal input terminal. In addition, about the structure similar to the said FIG. 1, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

【0028】逆変調信号分配回路11では、逆変調信号
入力端子3から複数の逆変調信号を受け取り、生き残り
パス入力端子4から受け取る生き残りパスおよび内部で
保有するテーブルに従って、データの候補を各枝メトリ
ック計算回路に分配する。枝メトリック計算回路12−
1,12−2,12−Nでは、受け取ったデータ候補信
号をもとに、状態数に対応する枝メトリックを枝メトリ
ック出力端子5から出力する。なお、通常のビタビアル
ゴリズムにおいては、生き残りパスは利用しない。ま
た、図9との相違点は、枝メトリック作成時に生き残り
パスを入力すること、加えて、受信信号を入力しないこ
とである。
The inverse modulation signal distribution circuit 11 receives a plurality of inverse modulation signals from the inverse modulation signal input terminal 3 and, based on the surviving path received from the surviving path input terminal 4 and the internally held table, divides the data candidate into each branch metric. Distribute to the calculation circuit. Branch metric calculation circuit 12-
In 1, 12-2 and 12-N, a branch metric corresponding to the number of states is output from the branch metric output terminal 5 based on the received data candidate signal. Note that the surviving path is not used in the normal Viterbi algorithm. The difference from FIG. 9 is that a surviving path is input when a branch metric is created, and that a received signal is not input.

【0029】図3は、本実施の形態の枝メトリック計算
回路の構成(1つの枝メトリック作成部分)を示す図で
ある。図3において、21は重み付け加算回路であり、
22は2乗回路である。なお、上記図2と同様の構成に
ついては、同一の符号を付してその説明を省略する。
FIG. 3 is a diagram showing a configuration (one branch metric generation portion) of the branch metric calculation circuit of the present embodiment. In FIG. 3, reference numeral 21 denotes a weighting addition circuit.
22 is a squaring circuit. In addition, about the structure similar to the said FIG. 2, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

【0030】図3では、加算数が3の場合の枝メトリッ
ク計算回路が示されている。重み付け加算回路21で
は、各枝に対応する過去の状態(複数)に対応する逆変
調信号を逆変調信号入力端子3から受け取り、これらの
逆変調信号を用いて重み付け加算値を作成する。2乗回
路22では、受け取った重み付け加算値の2乗値を作成
し、これを枝メトリックとして枝メトリック出力端子5
から出力する。なお、上記動作と従来技術との相違は後
述する。
FIG. 3 shows a branch metric calculation circuit when the number of additions is three. The weighting addition circuit 21 receives an inverse modulation signal corresponding to a past state (plurality) corresponding to each branch from the inverse modulation signal input terminal 3 and creates a weighted addition value using these inverse modulation signals. The squaring circuit 22 creates a square value of the received weighted addition value, and uses the square value as a branch metric.
Output from The difference between the above operation and the conventional technique will be described later.

【0031】つぎに、図1におけるACS(加算・比較
・選択)回路7−1,7−2,7−Nでは、各状態
(N)において、現状態に対応する複数の枝メトリック
を枝メトリック作成回路6から受け取り、さらに、1時
刻過去のパスメトリックを記憶回路9から受け取り、次
のような処理を行う。まず、1時刻過去のパスメトリッ
クに枝メトリックを加算し、現時刻のパスメトリックを
作成する(加算処理)。つぎに、加算処理によって得ら
れる複数のパスメトリックを比較する(比較処理)。最
後に、最も信頼度の高いパスメトリックを選択し、同時
にこのパスメトリックに対応するデータ系列(パス)も
選択する(選択処理)。
Next, in each of the ACS (addition / comparison / selection) circuits 7-1, 7-2, and 7-N shown in FIG. The path metric received from the creation circuit 6 and the path metric one time past are received from the storage circuit 9 and the following processing is performed. First, a branch metric is added to a path metric one time earlier to create a path metric at the current time (addition processing). Next, a plurality of path metrics obtained by the addition processing are compared (comparison processing). Finally, the path metric with the highest reliability is selected, and at the same time, the data series (path) corresponding to this path metric is also selected (selection processing).

【0032】つぎに、逆変調信号作成回路8では、受信
信号に対して予め準備しておいたテーブルに存在する複
数の送信信号の候補をもとに、複数の逆変調信号を作成
する。ここで、逆変調信号の作成処理に関して簡単に説
明する。
Next, the inverse modulation signal generation circuit 8 generates a plurality of inverse modulation signals based on a plurality of transmission signal candidates existing in a table prepared in advance for the reception signal. Here, the process of creating the inverse modulation signal will be briefly described.

【0033】図4は、上記受信信号の一例を示す図であ
り、図5は、QPSKを想定した場合の逆変調信号の作
成処理を示す図である。逆変調というのは、受信信号を
送信信号で除算した値であり、換言すると、各時刻にお
ける伝送路特性の検出値ということになる。たとえば、
図5のようにQPSKを想定すると、変調信号の黒丸を
送信信号の候補とした場合の逆変調信号は右の図にな
る。
FIG. 4 is a diagram showing an example of the received signal, and FIG. 5 is a diagram showing a process of creating an inverse modulation signal when QPSK is assumed. Inverse modulation is a value obtained by dividing a received signal by a transmitted signal, in other words, a detected value of the transmission path characteristic at each time. For example,
Assuming QPSK as shown in FIG. 5, the reverse modulation signal when the black circle of the modulation signal is set as a transmission signal candidate is shown in the right diagram.

【0034】また、図6および図7は、16QAMを想
定した場合の逆変調信号の作成処理を示す図である。こ
こでは、変調信号の振幅が大きい場合、変調信号の位相
が同一であっても逆変調信号の振幅が小さくなることが
示されている。
FIGS. 6 and 7 are diagrams showing a process of generating an inverse modulation signal when 16 QAM is assumed. Here, it is shown that when the amplitude of the modulation signal is large, the amplitude of the inverse modulation signal becomes small even if the phase of the modulation signal is the same.

【0035】つぎに、図1における記憶回路9では、各
状態に対応する、逆変調信号、パスメトリックおよびパ
スを記憶する。すなわち、従来技術との相違点は、伝送
路特性が複数時刻過去にわたる逆変調値となったことで
ある。最後に、判定値作成回路10では、記憶回路9か
ら、各状態に対応するパスメトリックとパスを受け取
り、最も信頼度の高い状態につながるパスを判定値とし
て出力する。
Next, the storage circuit 9 in FIG. 1 stores an inverse modulation signal, a path metric, and a path corresponding to each state. That is, the difference from the conventional technique is that the transmission path characteristic has an inverse modulation value over a plurality of times in the past. Finally, the judgment value creation circuit 10 receives the path metric and the path corresponding to each state from the storage circuit 9, and outputs the path leading to the state with the highest reliability as the judgment value.

【0036】以上、ここまでの受信機の動作の説明にお
いて、本実施の形態と従来技術とを比較した場合、最も
大きく相違する点は、枝メトリックの作成に関する処理
である。すなわち、従来技術では、伝送路推定により得
られた伝送路特性と受信信号から枝メトリックを作成し
ていたが、本実施の形態では、逆変調値の重み付け加算
値の2乗値を枝メトリックとしている。特に、図3に示
すように、逆変調値に関しては、有限の過去の値までし
か利用しないため、ビタビアルゴリズムのメモリ長が大
きくなることはない。なお、枝メトリックとしては、上
記説明のように、重み付け加算値に対して2乗値を導出
する他に、たとえば、絶対値を導出すること(マンハッ
タンメトリック)としてもよい。
In the above description of the operation of the receiver, the most significant difference between the present embodiment and the prior art is the processing related to the creation of a branch metric. That is, in the related art, the branch metric is created from the transmission path characteristics obtained by the transmission path estimation and the received signal, but in the present embodiment, the square value of the weighted sum of the inverse modulation values is used as the branch metric. I have. In particular, as shown in FIG. 3, the inverse modulation value is used only up to a finite past value, so that the memory length of the Viterbi algorithm does not increase. As the branch metric, as described above, in addition to deriving a square value for the weighted addition value, for example, an absolute value may be derived (Manhattan metric).

【0037】また、図8は、本実施の形態の伝送路特性
の時間変動を示す図である。ここでは、先に説明した図
13の伝送路変動と同様に、時刻1,2,3と変動した
場合の逆変調信号の変動を示している。図8の場合、た
とえば、時刻3と時刻1の逆変調信号の平均が時刻2の
逆変調信号となるように、図3の重みを設定してみる
(重みは1,−2,1)。これにより、本実施の形態で
は、伝送路変動が高速になった場合であっても、重み付
け信号の2乗誤差は小さな値となり、高速の伝送路変動
下でも正しいデータ判定が可能となる。
FIG. 8 is a diagram showing the time variation of the transmission path characteristics of the present embodiment. Here, similarly to the transmission path fluctuation of FIG. 13 described above, the fluctuation of the inverse modulation signal when the fluctuation occurs at times 1, 2, and 3 is shown. In the case of FIG. 8, for example, the weights in FIG. 3 are set so that the average of the inversely modulated signals at time 3 and time 1 becomes the inversely modulated signal at time 2 (weights are 1, -2, 1). As a result, in the present embodiment, even when the transmission path fluctuations are high, the square error of the weighted signal becomes a small value, and correct data determination can be performed even under high-speed transmission path fluctuations.

【0038】このように、本実施の形態においては、逆
変調信号入力端子3から受け取った複数の逆変調信号を
処理する構成としたため、すなわち、逆変調値の重み付
け加算値の2乗値を枝メトリックとする構成としたた
め、データに対する記憶を有限に設定でき、さらに、ビ
タビアルゴリズムの状態数を小さく設定できる。また、
伝送路変動が高速の場合であっても、伝送路変動による
データ判定精度の劣化を小さくできるため、良好な追随
特性を得ることができる。
As described above, in the present embodiment, the configuration is such that a plurality of inverse modulation signals received from the inverse modulation signal input terminal 3 are processed, that is, the square value of the weighted addition value of the inverse modulation value is divided. Since the configuration is a metric, the storage for data can be set finitely, and the number of states of the Viterbi algorithm can be set small. Also,
Even when the transmission line fluctuation is high speed, deterioration of the data determination accuracy due to the transmission line fluctuation can be reduced, so that good tracking characteristics can be obtained.

【0039】[0039]

【発明の効果】以上、説明したとおり、本発明によれ
ば、逆変調信号入力端子から受け取った複数の逆変調信
号を処理する構成としたため、すなわち、逆変調値の重
み付け加算値の2乗値を枝メトリックとする構成とした
ため、データに対する記憶を有限に設定でき、さらに、
ビタビアルゴリズムの状態数を小さく設定することが可
能な受信機を得ることができる、という効果を奏する。
また、伝送路変動が高速の場合であっても、伝送路変動
によるデータ判定精度の劣化を小さくできるため、良好
な追随特性を実現することが可能な受信機を得ることが
できる、という効果を奏する。
As described above, according to the present invention, a plurality of inverse modulation signals received from the inverse modulation signal input terminal are processed, that is, the square value of the weighted sum of the inverse modulation values is obtained. Is set as a branch metric, so that the storage for data can be set finitely.
There is an effect that a receiver capable of setting the number of states of the Viterbi algorithm small can be obtained.
Further, even when the transmission line fluctuation is high speed, the deterioration of the data determination accuracy due to the transmission line fluctuation can be reduced, so that it is possible to obtain a receiver capable of realizing a good tracking characteristic. Play.

【0040】つぎの発明によれば、たとえば、時刻3と
時刻1の逆変調信号の平均が時刻2の逆変調信号となる
ように、重みを設定することができるため、伝送路変動
が高速になった場合であっても、正しいデータ判定を行
うことが可能な受信機を得ることができる、という効果
を奏する。
According to the next invention, for example, the weight can be set so that the average of the inversely modulated signals at time 3 and time 1 becomes the inversely modulated signal at time 2, so that the transmission line fluctuation can be reduced at high speed. Even in such a case, it is possible to obtain a receiver capable of performing correct data determination.

【0041】つぎの発明によれば、逆変調信号入力端子
から受け取った複数の逆変調信号を処理する構成とした
ため、すなわち、逆変調値の重み付け加算値の2乗値を
枝メトリックとする構成としたため、データに対する記
憶を有限に設定でき、さらに、ビタビアルゴリズムの状
態数を小さく設定することができる、という効果を奏す
る。また、伝送路変動が高速の場合であっても、伝送路
変動によるデータ判定精度の劣化を小さくできるため、
良好な追随特性を実現することができる、という効果を
奏する。
According to the next invention, the configuration is such that a plurality of inverse modulation signals received from the inverse modulation signal input terminal are processed, that is, the square value of the weighted sum of the inverse modulation values is used as the branch metric. As a result, the storage of data can be set finitely, and the number of states of the Viterbi algorithm can be set small. In addition, even when the transmission line fluctuation is high speed, deterioration of data determination accuracy due to transmission line fluctuation can be reduced,
There is an effect that good tracking characteristics can be realized.

【0042】つぎの発明によれば、たとえば、時刻3と
時刻1の逆変調信号の平均が時刻2の逆変調信号となる
ように、重みを設定することができるため、伝送路変動
が高速になった場合であっても、正しいデータ判定を行
うことができる、という効果を奏する。
According to the next invention, for example, the weight can be set so that the average of the inversely modulated signals at time 3 and time 1 becomes the inversely modulated signal at time 2, so that the transmission line fluctuation can be reduced at high speed. Even in such a case, there is an effect that correct data determination can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明にかかる受信機の構成を示す図であ
る。
FIG. 1 is a diagram showing a configuration of a receiver according to the present invention.

【図2】 実施の形態1の枝メトリック作成回路の構成
を示す図である。
FIG. 2 is a diagram illustrating a configuration of a branch metric generation circuit according to the first embodiment;

【図3】 実施の形態1の枝メトリック計算回路の構成
を示す図である。
FIG. 3 is a diagram illustrating a configuration of a branch metric calculation circuit according to the first embodiment;

【図4】 受信信号の一例を示す図である。FIG. 4 is a diagram illustrating an example of a received signal.

【図5】 QPSKを想定した場合の逆変調信号の作成
処理を示す図である。
FIG. 5 is a diagram showing a process of creating an inverse modulation signal when QPSK is assumed.

【図6】 16QAMを想定した場合の逆変調信号の作
成処理を示す図である。
FIG. 6 is a diagram illustrating a process of creating an inverse modulation signal when 16 QAM is assumed.

【図7】 16QAMを想定した場合の逆変調信号の作
成処理を示す図である。
FIG. 7 is a diagram showing a process of creating an inverse modulation signal when 16 QAM is assumed.

【図8】 実施の形態1の伝送路特性の時間変動を示す
図である。
FIG. 8 is a diagram illustrating a time variation of transmission path characteristics according to the first embodiment.

【図9】 従来の受信機で用いられるビタビ等化器の構
成を示す図である。
FIG. 9 is a diagram illustrating a configuration of a Viterbi equalizer used in a conventional receiver.

【図10】 従来の枝メトリック作成回路の構成を示す
図である。
FIG. 10 is a diagram illustrating a configuration of a conventional branch metric generation circuit.

【図11】 従来の枝メトリック計算回路の構成を示す
図である。
FIG. 11 is a diagram showing a configuration of a conventional branch metric calculation circuit.

【図12】 従来の枝メトリック計算回路の構成を示す
図である。
FIG. 12 is a diagram showing a configuration of a conventional branch metric calculation circuit.

【図13】 従来の伝送路特性の時間変動を示す図であ
る。
FIG. 13 is a diagram showing a time variation of conventional transmission path characteristics.

【符号の説明】[Explanation of symbols]

1 受信信号入力端子、2 判定値出力端子、3 逆変
調信号入力端子、4生き残りパス入力端子、5 枝メト
リック出力端子、6 枝メトリック作成回路、7−1,
7−2,7−N ACS回路、8 逆変調信号作成回
路、9 記憶回路、10 判定値作成回路、11 逆変
調信号分配回路、12−1,12−2,12−N 枝メ
トリック計算回路、13 選択逆変調信号入力端子、2
1 重み付け加算回路、22 2乗回路。
1 reception signal input terminal, 2 judgment value output terminal, 3 inverse modulation signal input terminal, 4 survivor path input terminal, 5 branch metric output terminal, 6 branch metric generation circuit, 7-1,
7-2, 7-N ACS circuit, 8 inverse modulation signal generation circuit, 9 storage circuit, 10 decision value generation circuit, 11 inverse modulation signal distribution circuit, 12-1, 12-2, 12-N branch metric calculation circuit, 13 Selective reverse modulation signal input terminal, 2
1 Weighted addition circuit, 22 squared circuit.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ビタビアルゴリズム(これを一般化した
リストビタビアルゴリズムも含む)に基づいて動作する
受信機において、 受信信号と予め準備された複数のデータの候補とを用い
て、それぞれ異なった逆変調(受信信号を送信信号もし
くはその推定値で正規化する処理)信号を作成する逆変
調手段と、 前記複数のデータの候補に対応する現在および過去の逆
変調信号に基づいて、枝メトリックを作成する枝メトリ
ック作成手段と、 を備えることを特徴とする受信機。
1. A receiver operating based on the Viterbi algorithm (including a generalized list Viterbi algorithm), using a received signal and a plurality of data candidates prepared in advance to perform different inverse modulation. (Process of normalizing a received signal with a transmission signal or its estimated value) Inverse modulation means for generating a signal, and a branch metric based on current and past inverse modulation signals corresponding to the plurality of data candidates A receiver comprising: a branch metric creating unit.
【請求項2】 前記枝メトリック作成手段は、 受け取った複数の逆変調信号を用いて重み付け加算を行
う第1の計算手段と、 前記重み付け加算値の2乗値を計算し、その計算結果を
枝メトリックとして出力する第2の計算手段と、 を備えることを特徴とする請求項1に記載の受信機。
2. The branch metric creating means: first calculating means for performing weighted addition using the plurality of received inverse modulation signals; calculating a square value of the weighted added value; The receiver according to claim 1, further comprising: a second calculation unit that outputs the metric.
【請求項3】 ビタビアルゴリズム(これを一般化した
リストビタビアルゴリズムも含む)を採用する受信機の
受信方法において、 受信信号と予め準備された複数のデータの候補とを用い
て、それぞれ異なった逆変調(受信信号を送信信号もし
くはその推定値で正規化する処理)信号を作成する逆変
調ステップと、 前記複数のデータの候補に対応する現在および過去の逆
変調信号に基づいて、枝メトリックを作成する枝メトリ
ック作成ステップと、 を含むことを特徴とする受信方法。
3. A receiving method of a receiver employing a Viterbi algorithm (including a generalized list Viterbi algorithm), wherein a different inverse signal is used by using a received signal and a plurality of data candidates prepared in advance. An inverse modulation step of creating a modulated (normalized received signal with a transmission signal or its estimated value) signal; and creating a branch metric based on current and past inverse modulation signals corresponding to the plurality of data candidates. And a branch metric creating step.
【請求項4】 前記枝メトリック作成ステップにあって
は、 受け取った複数の逆変調信号を用いて重み付け加算を行
う第1の計算ステップと、 前記重み付け加算値の2乗値を計算する第2の計算ステ
ップと、 を含むことを特徴とする請求項3に記載の受信方法。
4. The branch metric creating step includes: a first calculating step of performing weighted addition using the received plurality of inverse modulation signals; and a second calculating step of calculating a square value of the weighted added value. The receiving method according to claim 3, comprising: a calculating step.
JP2001111784A 2001-04-10 2001-04-10 Receiver and receiving method Expired - Fee Related JP3970545B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001111784A JP3970545B2 (en) 2001-04-10 2001-04-10 Receiver and receiving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001111784A JP3970545B2 (en) 2001-04-10 2001-04-10 Receiver and receiving method

Publications (2)

Publication Number Publication Date
JP2002314435A true JP2002314435A (en) 2002-10-25
JP3970545B2 JP3970545B2 (en) 2007-09-05

Family

ID=18963323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001111784A Expired - Fee Related JP3970545B2 (en) 2001-04-10 2001-04-10 Receiver and receiving method

Country Status (1)

Country Link
JP (1) JP3970545B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10439651B2 (en) 2015-07-29 2019-10-08 Samsung Electronics Co., Ltd Method and apparatus for reducing false decoding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10439651B2 (en) 2015-07-29 2019-10-08 Samsung Electronics Co., Ltd Method and apparatus for reducing false decoding

Also Published As

Publication number Publication date
JP3970545B2 (en) 2007-09-05

Similar Documents

Publication Publication Date Title
CA2067669C (en) Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5579344A (en) Adaptive maximum likelihood sequence estimation apparatus and adaptive maximum likelihood sequence estimation method
US5530725A (en) Diversity receiver for dispersive channels, combining reliability-weighed signals
JP4579472B2 (en) Equalization with DC offset compensation
US8811548B2 (en) Hypotheses generation based on multidimensional slicing
JPH0823282A (en) Maximum likelihood system estimation device for variable state number
US6996196B2 (en) Sequence estimation method and sequence estimator
US5272726A (en) Blind type sequence estimator for use in communications system
US9088400B2 (en) Hypotheses generation based on multidimensional slicing
EP1067709A1 (en) Adaptive equalizer and adaptive equalizing method
EP0508407B1 (en) Maximum likelihood sequence estimation for rapidly varying mobile radio communication channels
CA2276255A1 (en) Apparatus, methods and computer program products for sequential maximum likelihood estimating communications signals using whitening path metrics
JP3424723B2 (en) Adaptive equalizer
US6728322B1 (en) Sequential decoder, and receiver using sequential decoder
JP3970545B2 (en) Receiver and receiving method
KR20020012562A (en) Adaptive equalizer and adaptive equalizing method
US7558343B2 (en) Tap-selectable viterbi equalizer
JP3970478B2 (en) Viterbi equalizer and transmission data sequence determination method
Joo et al. Adaptive MLSE receiver: hybrid of per-survivor processing and tentative decision MLSE
US6292510B1 (en) Automatic equalization method and automatic equalizer
JP2004228712A (en) Receiver
JP2894406B2 (en) Maximum likelihood sequence estimator
JP3424724B2 (en) Interference canceller
JP3368574B2 (en) Maximum likelihood sequence estimation circuit
JP4216743B2 (en) Viterbi equalizer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070606

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3970545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees