JP2002314073A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2002314073A
JP2002314073A JP2001120964A JP2001120964A JP2002314073A JP 2002314073 A JP2002314073 A JP 2002314073A JP 2001120964 A JP2001120964 A JP 2001120964A JP 2001120964 A JP2001120964 A JP 2001120964A JP 2002314073 A JP2002314073 A JP 2002314073A
Authority
JP
Japan
Prior art keywords
oxide film
heat treatment
semiconductor substrate
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001120964A
Other languages
Japanese (ja)
Inventor
Takashi Hayashi
敬司 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001120964A priority Critical patent/JP2002314073A/en
Publication of JP2002314073A publication Critical patent/JP2002314073A/en
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device in which the breakdown voltage of a gate oxide film does not deteriorate even after long time heat treatment for impurity diffusion. SOLUTION: An LOCOS film 5 is formed on a semiconductor substrate 1, an oxide film 6 is formed on the resulting semiconductor substrate 1, impurities are introduced to the surface of the semiconductor substrate 1 through an oxide film 3 and then heat treatment is performed in order to diffuse introduced impurities under an atmosphere containing an oxidizing gas thus fabricating a semiconductor device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳細には、熱酸化膜による素子分離と不
純物の導入および熱処理を行う工程を備えた半導体装置
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device including steps of performing element isolation using a thermal oxide film, introducing impurities, and performing heat treatment.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】近年、
半導体装置の素子分離にはLOCOS(Local Oxdation
of Silicon)法が広く使用されている。
2. Description of the Related Art In recent years,
LOCOS (Local Oxdation)
of Silicon) method is widely used.

【0003】以下に従来の素子分離膜の形成方法につい
て説明する。
A conventional method for forming an element isolation film will be described below.

【0004】まず、シリコン基板1表面を熱酸化して第
1の酸化膜2を形成し、第1の酸化膜2上に窒化膜3を
堆積させる。次に、素子分離形成用レジストパターン4
を、フォトリソグラフィ技術により形成する。このレジ
ストパターン4をマスクとして用いて、窒化膜3をパタ
ーニングする(図4(a))。
First, a first oxide film 2 is formed by thermally oxidizing the surface of a silicon substrate 1, and a nitride film 3 is deposited on the first oxide film 2. Next, the resist pattern 4 for element isolation formation
Is formed by a photolithography technique. Using the resist pattern 4 as a mask, the nitride film 3 is patterned (FIG. 4A).

【0005】その後、レジストパターン4を除去し、シ
リコン基板1の洗浄を行う。次いで、得られたシリコン
基板1を酸化してLOCOS酸化膜5を形成し、窒化膜
3を約150℃の熱リン酸で完全に除去する(図4
(b))。
After that, the resist pattern 4 is removed, and the silicon substrate 1 is cleaned. Next, the obtained silicon substrate 1 is oxidized to form a LOCOS oxide film 5, and the nitride film 3 is completely removed with hot phosphoric acid at about 150 ° C. (FIG. 4).
(B)).

【0006】続いて、バッファード弗酸を用いて第1の
酸化膜2を除去し(図4(c))、再度、熱酸化により
第2の酸化膜6を形成する(図4(d))。
Subsequently, the first oxide film 2 is removed using buffered hydrofluoric acid (FIG. 4C), and a second oxide film 6 is formed again by thermal oxidation (FIG. 4D). ).

【0007】次いで、Pウエルを形成するために、ボロ
ンイオン7をシリコン基板1全面に注入する(図4
(e))。
Next, in order to form a P well, boron ions 7 are implanted into the entire surface of the silicon substrate 1 (FIG. 4).
(E)).

【0008】Nウエル11を形成するためのレジストパ
ターン8をフォトリソグラフィ技術により形成する。こ
のレジストパターン8をマスクとして用いて、リンイオ
ン9を注入する(図4(f))。この際、先の工程でN
ウェルを形成する領域に注入されたボロンイオン7をリ
ンイオン9で補償する。
A resist pattern 8 for forming the N well 11 is formed by photolithography. Using this resist pattern 8 as a mask, phosphorus ions 9 are implanted (FIG. 4F). At this time, N
The boron ions 7 implanted into the region for forming the well are compensated by the phosphorus ions 9.

【0009】続いて、図4(g)に示したように、11
00℃、540分間、熱処理を施し、不純物を拡散させ
てPウエル10及びNウェル11を形成する。
Subsequently, as shown in FIG.
A heat treatment is performed at 00 ° C. for 540 minutes to diffuse the impurities to form the P well 10 and the N well 11.

【0010】次いで、バッファード弗酸を用いて第2の
酸化膜6を除去し、ゲート酸化によりゲート酸化膜を形
成する。
Next, the second oxide film 6 is removed using buffered hydrofluoric acid, and a gate oxide film is formed by gate oxidation.

【0011】その後、公知の方法でトランジスタや配線
を順次形成し、半導体装置を完成する。
After that, transistors and wirings are sequentially formed by a known method to complete a semiconductor device.

【0012】しかし、このように形成されたゲート酸化
膜はLOCOS酸化膜5周辺部で薄膜化しているため、
ゲート酸化膜の耐圧が劣化し、デバイスの信頼性が低下
するという問題がある。
However, since the gate oxide film thus formed is thinned around the LOCOS oxide film 5,
There is a problem that the withstand voltage of the gate oxide film is deteriorated and the reliability of the device is reduced.

【0013】そこで、上記問題を解決する方法として、
例えば、特開平8−203995号公報に、半導体基板
に導入された不純物を拡散する酸素を含有しない窒素雰
囲気下での熱処理の後に酸化膜を形成する方法が提案さ
れている。
Therefore, as a method of solving the above problem,
For example, Japanese Patent Application Laid-Open No. Hei 8-203995 proposes a method in which an oxide film is formed after a heat treatment in a nitrogen atmosphere containing no oxygen that diffuses impurities introduced into a semiconductor substrate.

【0014】しかし、このような方法においても、高耐
圧デバイス用として深い拡散層を必要とする場合など長
時間の熱処理を必要とする場合には、熱処理時間の長時
間化に伴ってゲート酸化膜の破壊電界強度が小さくなる
ことから熱処理に時間的な制約があり、必ずしも上記問
題を解決するには至っていない。
However, even in such a method, when a long heat treatment is required such as when a deep diffusion layer is required for a high withstand voltage device, the gate oxide film is increased with a long heat treatment time. However, since the breakdown electric field strength becomes small, the heat treatment has a time restriction, and the above problem has not always been solved.

【0015】本発明は上記課題に鑑みなされたものであ
り、不純物拡散のための長時間の熱処理を行っても、ゲ
ート酸化膜の耐圧劣化が生じない半導体装置の製造方法
を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above problems, and has as its object to provide a method of manufacturing a semiconductor device in which a gate oxide film does not deteriorate in breakdown voltage even after a long-time heat treatment for impurity diffusion. And

【0016】[0016]

【課題を解決するための手段】本発明者は、ゲート酸化
膜の耐圧劣化の要因について検討した結果、 図5
(a)に示すように、窒素ガス雰囲気下での熱処理時に
LOCOS酸化膜5周辺とシリコン基板1表面とが窒化
されて部分的に窒化膜13が形成され、その後、図5
(b)に示すように、酸化膜(図示せず)を形成し、さ
らに除去した後に、LOCOS酸化膜5周辺部にだけ窒
化膜13が残ることになり、図5(c)に示すように、
そのようなシリコン基板1上全面にゲート酸化膜14を
形成すると、残存する窒化膜13に起因してLOCOS
酸化膜5周辺部に形成されるゲート酸化膜14の生成が
阻害され、その部位のゲート酸化膜14が薄膜化14a
することを見出し、本発明の完成に至った。
The inventor of the present invention has studied the causes of the deterioration of the breakdown voltage of the gate oxide film.
As shown in FIG. 5A, the periphery of the LOCOS oxide film 5 and the surface of the silicon substrate 1 are nitrided during a heat treatment in a nitrogen gas atmosphere to form a nitride film 13 partially.
As shown in FIG. 5B, after an oxide film (not shown) is formed and further removed, the nitride film 13 remains only in the peripheral portion of the LOCOS oxide film 5, and as shown in FIG. ,
When a gate oxide film 14 is formed on the entire surface of such a silicon substrate 1, the LOCOS
The formation of the gate oxide film 14 formed around the oxide film 5 is hindered, and the gate oxide film 14 at that portion is reduced in thickness 14a.
And completed the present invention.

【0017】すなわち、本発明によれば、半導体基板上
にLOCOS膜を形成し、得られた半導体基板表面に不
純物を導入し、酸化性ガスを含有する雰囲気下で導入さ
れた不純物を拡散する熱処理を行う半導体装置の製造方
法が提供される。
That is, according to the present invention, a LOCOS film is formed on a semiconductor substrate, an impurity is introduced into the surface of the obtained semiconductor substrate, and the impurity introduced in an atmosphere containing an oxidizing gas is diffused. And a method of manufacturing a semiconductor device for performing the method.

【0018】[0018]

【発明の実施の形態】本発明の半導体装置の製造方法
は、半導体基板上にLOCOS膜を形成し、得られた半
導体基板表面に不純物を導入し、酸化性ガスを含有する
雰囲気下で導入された不純物を拡散する熱処理を行う工
程を含んで構成される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to the present invention comprises forming a LOCOS film on a semiconductor substrate, introducing impurities into the surface of the obtained semiconductor substrate, and introducing the impurities in an atmosphere containing an oxidizing gas. And performing a heat treatment for diffusing the impurities.

【0019】本発明において使用することができる半導
体基板は、例えば、シリコン、ゲルマニウム等の元素半
導体基板、GaAs、InGaAs等の化合物半導体等
からなる基板、SOI基板又は多層SOI基板等の種々
の基板を用いることができる。なかでもシリコン基板が
好ましい。
Examples of the semiconductor substrate that can be used in the present invention include various substrates such as an element semiconductor substrate such as silicon and germanium, a substrate made of a compound semiconductor such as GaAs and InGaAs, an SOI substrate, and a multilayer SOI substrate. Can be used. Among them, a silicon substrate is preferable.

【0020】LOCOS膜は、通常、素子分離領域とし
て形成される膜であり、LOCOS法によって形成する
ことができる。具体的には、半導体基板上に第1の酸化
膜を形成し、この第1の酸化膜上に窒化膜を選択的に形
成し、この窒化膜をマスクとして酸化を行うことにより
形成することができる。ここで第1の酸化膜は、LOC
OS膜形成時の応力緩和用に形成されるものであり、半
導体基板の熱酸化、CVD法等により形成することがで
きる。この酸化膜の膜厚は、例えば、5〜20nm程度
で形成することが適当である。窒化膜は、酸化阻止膜と
して形成されるものであり、その膜厚は、100〜30
0nm程度が適当である。窒化膜を選択的に形成する方
法としては、第1の酸化膜上全面にCVD法等により窒
化膜を形成した後、フォトリソグラフィ及びエッチング
工程により所望の形状を有するレジストパターンを形成
し、このレジストパターンをマスクとして用いてエッチ
ングする方法が挙げられる。窒化膜をマスクとして、酸
化雰囲気したで熱処理を行うことにより、LOCOS酸
化膜を形成することができる。ここでの熱処理は、例え
ば、950〜1150℃程度の温度範囲で、20〜20
0分間程度が挙げられ、これにより、例えば、膜厚30
0〜700nm程度LOCOS酸化膜を形成することが
できる。なお、LOCOS酸化膜を形成した後、窒化膜
及び第1の酸化膜は、適当なエッチャントを用いたウェ
ットエッチング等により、完全に除去することが好まし
い。
The LOCOS film is a film usually formed as an element isolation region, and can be formed by the LOCOS method. Specifically, a first oxide film is formed on a semiconductor substrate, a nitride film is selectively formed on the first oxide film, and oxidation is performed using the nitride film as a mask. it can. Here, the first oxide film is LOC
It is formed to relieve stress when an OS film is formed, and can be formed by thermal oxidation of a semiconductor substrate, a CVD method, or the like. It is appropriate that the oxide film has a thickness of, for example, about 5 to 20 nm. The nitride film is formed as an oxidation prevention film, and has a thickness of 100 to 30.
About 0 nm is appropriate. As a method for selectively forming a nitride film, a nitride film is formed on the entire surface of the first oxide film by a CVD method or the like, and then a resist pattern having a desired shape is formed by a photolithography and etching process. There is a method of etching using a pattern as a mask. By performing heat treatment in an oxidizing atmosphere using the nitride film as a mask, a LOCOS oxide film can be formed. The heat treatment here is performed, for example, in a temperature range of about 950 to 1150 ° C. and 20 to 20 °.
For example, about 0 minutes, and thus, for example, a film thickness of 30 minutes
A LOCOS oxide film of about 0 to 700 nm can be formed. After forming the LOCOS oxide film, it is preferable to completely remove the nitride film and the first oxide film by wet etching using an appropriate etchant or the like.

【0021】なお、上記工程の後、得られた半導体基板
上に酸化膜を形成することが好ましい。ここでの酸化膜
は、後工程において不純物を導入する際の保護膜として
形成されるものであり、上記と同様の方法により、膜厚
10〜40nm程度で形成することが適当である。
After the above steps, it is preferable to form an oxide film on the obtained semiconductor substrate. The oxide film here is formed as a protective film when impurities are introduced in a later step, and is suitably formed with a thickness of about 10 to 40 nm by the same method as described above.

【0022】半導体基板上に形成された酸化膜を介さず
又は介して半導体基板表面に不純物を導入する。ここで
の不純物は、p型又はn型の不純物であり、固相拡散、
気相拡散、イオン注入等の種々の方法で導入することが
できるが、イオン注入で導入することが好ましい。イオ
ン注入は、公知の方法により、適当なイオン種、加速エ
ネルギー、ドーズを選択して行うことが好ましい。な
お、ここでの不純物導入は、ゲート酸化膜形成前に行う
ことができる不純物の導入であれば、その目的は特に限
定されるものではなく、ウェル形成、トランジスタの閾
値調整、拡散層による配線の形成等の種々の目的に適用
することができる。特に、フラッシュメモリ、液晶ドラ
イバ等の通常のロジックプロセスより高耐圧が必要とな
るプロセスに使用される不純物の導入に好適に適用する
ことができる。不純物の導入は、p型又はn型のいずれ
か一方のイオン注入でもよいし、双方のイオン注入でも
よいし、1回のみ又は複数回のイオン注入のでもよい
し、適当なレジストマスクを利用したイオン注入でもよ
い。
Impurities are introduced into the surface of the semiconductor substrate without or through an oxide film formed on the semiconductor substrate. The impurities here are p-type or n-type impurities,
Although it can be introduced by various methods such as vapor phase diffusion and ion implantation, it is preferable to introduce it by ion implantation. The ion implantation is preferably performed by a known method by selecting an appropriate ion species, acceleration energy, and dose. The purpose of the impurity introduction here is not particularly limited as long as the impurity can be introduced before the formation of the gate oxide film, and the purpose is not particularly limited. It can be applied to various purposes such as formation. In particular, the present invention can be suitably applied to the introduction of impurities used in a process requiring a higher breakdown voltage than a normal logic process such as a flash memory and a liquid crystal driver. The introduction of the impurity may be either p-type or n-type ion implantation, may be both ion implantations, may be only one time or plural times, or may use an appropriate resist mask. Ion implantation may be used.

【0023】不純物を導入した後熱処理を行う。ここで
の熱処理は、酸化膜をあらかじめ形成している場合に
は、酸化膜を付けたままで熱処理を行っても、酸化膜を
除去した後に行ってもよい。また、酸化性ガスを含有す
る雰囲気下、特に、酸化性ガスを含有する窒素雰囲気下
で行うことが好ましい。酸化性ガスとは、酸素原子を含
有するガスを意味し、酸素ガス、オゾンガス等が挙げら
れる。酸化性ガスは、雰囲気中0.5〜5%の流量比
(体積)で含有することが適当である。また、熱処理の
温度は1000℃〜1300℃程度の温度範囲内で行う
ことができ、1100℃〜1150℃程度が好ましい。
また、熱処理時間は、熱処理の温度等により適宜調整す
ることができ、1時間〜50時間程度が挙げられ、2時
間〜30時間程度が好ましい。このような熱処理によ
り、半導体基板上全面に新たな酸化膜が形成される。こ
こでの酸化膜は熱処理条件により、その膜厚は変動する
が、例えば、熱処理前に酸化膜が形成されていた場合に
は、その酸化膜に加えて半導体基板上に形成される全酸
化膜の膜厚が50〜100nm程度とすることが好まし
い。
After introducing the impurities, a heat treatment is performed. In the case where an oxide film is formed in advance, the heat treatment may be performed with the oxide film attached or after removing the oxide film. Further, it is preferable to perform the heat treatment under an atmosphere containing an oxidizing gas, particularly under a nitrogen atmosphere containing an oxidizing gas. The oxidizing gas means a gas containing an oxygen atom, such as an oxygen gas and an ozone gas. The oxidizing gas is suitably contained in the atmosphere at a flow rate ratio (volume) of 0.5 to 5%. The heat treatment can be performed at a temperature in the range of about 1000 ° C. to 1300 ° C., preferably about 1100 ° C. to 1150 ° C.
The heat treatment time can be appropriately adjusted depending on the temperature of the heat treatment and the like, and is about 1 hour to 50 hours, preferably about 2 hours to 30 hours. By such a heat treatment, a new oxide film is formed on the entire surface of the semiconductor substrate. The thickness of the oxide film here varies depending on the heat treatment conditions. For example, if the oxide film was formed before the heat treatment, the total oxide film formed on the semiconductor substrate in addition to the oxide film Is preferably about 50 to 100 nm.

【0024】なお、本発明の半導体装置の製造方法にお
いては、上記各工程は、上記の順序で行うことが好まし
いが、各工程の前後に、通常半導体装置を形成する際に
行われる工程を付加してもよい。また、上記一連工程の
後は、各種半導体装置を形成するために必要な工程を、
公知の方法に従って行うことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the above-described steps are preferably performed in the above-described order. However, before and after each step, steps usually performed when forming a semiconductor device are added. May be. Further, after the above series of steps, steps necessary for forming various semiconductor devices are described.
It is preferable to carry out according to a known method.

【0025】例えば、熱処理した後、半導体基板上全面
に形成された、LOCOS酸化膜以外の酸化膜を除去
し、その後、半導体基板上に新たにゲート酸化膜を形成
することが好ましい。ここでの酸化膜の除去は、公知の
種々の方法が挙げられるが、例えば、適当なエッチャン
トを用いたウェットエッチングが好ましい。ゲート酸化
膜は、当該分野で公知の方法により、適当な膜厚を選択
して形成することができる。
For example, it is preferable that after the heat treatment, an oxide film other than the LOCOS oxide film formed on the entire surface of the semiconductor substrate is removed, and then a new gate oxide film is formed on the semiconductor substrate. Various known methods can be used to remove the oxide film here. For example, wet etching using an appropriate etchant is preferable. The gate oxide film can be formed by selecting an appropriate thickness by a method known in the art.

【0026】以下に、本発明の半導体装置の製造方法を
図面に基づいて説明する。
The method of manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.

【0027】まず、シリコン基板1表面を熱酸化して、
LOCOS膜形成時の応力緩和用に約10nmの第1の
酸化膜2を形成し、第1の酸化膜2上に窒化膜3をLP
CVD法により約170nm堆積する。次に、素子分離
用レジストパターン4を、フォトリソグラフィ技術によ
り形成する。このレジストパターン4をマスクとして用
いて、ドライエッチ技術を用いて窒化膜3をエッチング
する(図1(a))。
First, the surface of the silicon substrate 1 is thermally oxidized,
A first oxide film 2 having a thickness of about 10 nm is formed to relieve stress in forming a LOCOS film, and a nitride film 3 is formed on the first oxide film 2 by LP.
Deposit about 170 nm by the CVD method. Next, an element isolation resist pattern 4 is formed by photolithography. Using the resist pattern 4 as a mask, the nitride film 3 is etched by a dry etching technique (FIG. 1A).

【0028】その後、レジストパターン4を除去し、シ
リコン基板1の洗浄を行う。次いで、得られたシリコン
基板1を酸化して、約400nmのLOCOS酸化膜5
を形成し、窒化膜3を約150℃の熱リン酸で完全に除
去する(図1(b))。
Thereafter, the resist pattern 4 is removed, and the silicon substrate 1 is cleaned. Next, the obtained silicon substrate 1 is oxidized to a LOCOS oxide film 5 of about 400 nm.
Is formed, and the nitride film 3 is completely removed with hot phosphoric acid at about 150 ° C. (FIG. 1B).

【0029】次いで、バッファード弗酸を用いて第1の
酸化膜2を除去する(図1(c))。
Next, the first oxide film 2 is removed using buffered hydrofluoric acid (FIG. 1C).

【0030】再度熱酸化により約20nmの第2の酸化
膜6を形成する(図1(d))。
A second oxide film 6 having a thickness of about 20 nm is formed again by thermal oxidation (FIG. 1D).

【0031】続いて、Pウエルを形成するために、ボロ
ンイオン7を150keVのエネルギーで、約3×10
12cm-2のドーズで、シリコン基板1全面に注入する
(図1(e))。
Subsequently, in order to form a P well, boron ions 7 are applied at an energy of 150 keV to about 3 × 10
At a dose of 12 cm -2 , implantation is performed on the entire surface of the silicon substrate 1 (FIG. 1E).

【0032】次に、Nウエル11を形成するためのレジ
ストパターン8をフォトリソグラフィ技術により形成す
る。このレジストパターン8をマスクとして用いて、リ
ンイオン9を400keVのエネルギーで、約2×10
13cm-2のドーズで注入する(図1(f))。この際、
先の工程でNウェルを形成する領域に注入されたボロン
イオン7をリンイオン9で補償する。
Next, a resist pattern 8 for forming the N well 11 is formed by photolithography. Using this resist pattern 8 as a mask, phosphorus ions 9 are applied at an energy of 400 keV to about 2 × 10
The implantation is performed at a dose of 13 cm -2 (FIG. 1F). On this occasion,
The boron ions 7 implanted in the region where the N well is formed in the previous step are compensated for by the phosphorus ions 9.

【0033】続いて、1100℃で、540分間、熱処
理を施し、不純物を拡散させてPウエル10及びNウェ
ル11を形成する。この際の熱処理は、窒素に対して酸
素ガスを流量比0.5%〜5%で混入した雰囲気下で、
この雰囲気を維持しながら行う。これにより、シリコン
基板1表面に、50nm〜100nmの第3の酸化膜1
2が形成される(図1(g))。
Subsequently, a heat treatment is performed at 1100 ° C. for 540 minutes to diffuse the impurities to form the P well 10 and the N well 11. The heat treatment at this time is performed under an atmosphere in which oxygen gas is mixed at a flow rate of 0.5% to 5% with respect to nitrogen.
Perform while maintaining this atmosphere. Thereby, the third oxide film 1 having a thickness of 50 nm to 100 nm is formed on the surface of the silicon substrate 1.
2 is formed (FIG. 1 (g)).

【0034】その後、バッファード弗酸を用いて第3の
酸化膜12を除去し、ゲート酸化によりゲート酸化膜
(図示せず)を形成する。
Thereafter, the third oxide film 12 is removed using buffered hydrofluoric acid, and a gate oxide film (not shown) is formed by gate oxidation.

【0035】次いで、公知の方法でトランジスタや配線
を順次形成し、半導体装置を完成する。
Next, transistors and wirings are sequentially formed by a known method to complete a semiconductor device.

【0036】上記方法により作製されたゲート酸化膜に
ついて、耐圧を評価した。その結果を図2に示す。な
お、ゲート酸化膜は、膜厚38nmのドライ02酸化に
よって形成した。
The breakdown voltage of the gate oxide film manufactured by the above method was evaluated. The result is shown in FIG. Note that the gate oxide film was formed by dry O 2 oxidation with a thickness of 38 nm.

【0037】図2によれば、従来の方法に対して、本発
明の方法の場合には、得られたゲート酸化膜の耐圧劣化
が完全になくなっていることを確認することができる。
つまり、従来の方法では、ゲート酸化膜の耐圧が8〜2
9Vの範囲で分布しているのに対し、本実施例では、3
2〜33Vの範囲で分布していることから、8MV/c
m(=3.2V/38nm)のシリコン酸化膜の物性的
な破壊電界を実現し、ゲート酸化膜の耐圧劣化が完全に
なくなっている。
According to FIG. 2, it can be confirmed that, in the case of the method of the present invention, the deterioration of the withstand voltage of the obtained gate oxide film is completely eliminated in comparison with the conventional method.
That is, in the conventional method, the withstand voltage of the gate oxide film is 8 to 2
In the present embodiment, the voltage is distributed in the range of 9 V.
Since it is distributed in the range of 2 to 33 V, 8 MV / c
A physical breakdown electric field of the silicon oxide film of m (= 3.2 V / 38 nm) is realized, and the withstand voltage deterioration of the gate oxide film is completely eliminated.

【0038】このように、本発明の方法では、特定の熱
処理条件を採用することにより、図3(a)に示したよ
うに、不純物導入後の熱処理によっては、シリコン基板
1の表面及びLOCOS酸化膜5の近傍に窒化膜は生成
されない。その結果、図3(b)に示したように、酸化
膜を除去した後に、酸化を抑制する窒化膜が残存しない
ため、図3(c)に示したように、ゲート酸化膜を形成
しても、LOCOS酸化膜5周辺部において薄膜化する
ことがなく、耐圧劣化が発生しない。
As described above, in the method of the present invention, by adopting specific heat treatment conditions, as shown in FIG. 3A, depending on the heat treatment after impurity introduction, the surface of the silicon substrate 1 and the LOCOS oxidation No nitride film is generated near the film 5. As a result, as shown in FIG. 3B, after the oxide film is removed, no nitride film for suppressing oxidation does not remain, so that the gate oxide film is formed as shown in FIG. Also, the thickness of the peripheral portion of the LOCOS oxide film 5 is not reduced, and the breakdown voltage does not deteriorate.

【0039】[0039]

【発明の効果】本発明の半導体装置の製造方法によれ
ば、不純物導入後の熱処理を特定の条件で行うことによ
り、LOCOS酸化膜周辺部の半導体基板表面が酸化性
雰囲気とすることができるため、窒化膜の発生を抑制す
ることができる。その結果、後工程で形成するゲート酸
化膜のLOCOS酸化膜周辺部での薄膜化を防止するこ
とができ、簡便な方法により、ゲート酸化膜の耐圧劣化
を防止した半導体装置の製造方法を実現することが可能
となる。
According to the method of manufacturing a semiconductor device of the present invention, the heat treatment after impurity introduction is performed under specific conditions, so that the surface of the semiconductor substrate around the LOCOS oxide film can be in an oxidizing atmosphere. In addition, generation of a nitride film can be suppressed. As a result, it is possible to prevent a gate oxide film to be formed in a later step from being thinned in the peripheral portion of the LOCOS oxide film, and to realize a method of manufacturing a semiconductor device in which the withstand voltage of the gate oxide film is prevented from deteriorating by a simple method. It becomes possible.

【0040】特に、長時間の熱処理を行う必要がある場
合でも、確実にゲート酸化膜の耐圧劣化を防止する半導
体装置の製造方法を提供することができる。
In particular, it is possible to provide a method of manufacturing a semiconductor device that reliably prevents the gate oxide film from deteriorating withstand voltage even when a long-time heat treatment is required.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法を説明するため
の要部の概略断面工程図である。
FIG. 1 is a schematic cross-sectional process drawing of a main part for describing a method for manufacturing a semiconductor device of the present invention.

【図2】本発明の半導体装置の製造方法を適用した場合
のゲート酸化膜の耐圧劣化を評価したグラフである。
FIG. 2 is a graph showing an evaluation of the withstand voltage degradation of a gate oxide film when the method of manufacturing a semiconductor device according to the present invention is applied.

【図3】本発明の半導体装置の製造方法を適用すること
によりゲート酸化膜の耐圧劣化が防止されるメカニズム
を説明するための要部の概略断面図である。
FIG. 3 is a schematic cross-sectional view of a main part for explaining a mechanism of preventing a gate oxide film from deteriorating withstand voltage by applying a method of manufacturing a semiconductor device according to the present invention;

【図4】従来の半導体装置の製造方法を示す要部の概略
断面図である。
FIG. 4 is a schematic sectional view of a main part showing a conventional method for manufacturing a semiconductor device.

【図5】従来の方法でのゲート酸化膜の耐圧低下の原因
を説明するための概略断面図である。
FIG. 5 is a schematic cross-sectional view for explaining a cause of a decrease in breakdown voltage of a gate oxide film in a conventional method.

【符号の説明】[Explanation of symbols]

1 シリコン基板(半導体基板) 2 第1の酸化膜 3、13 窒化膜 4、8 レジストパターン 5 LOCOS酸化膜 6 第2の酸化膜(酸化膜) 7 ボロンイオン 9 リンイオン 10 Pウエル 11 Nウエル 12 第3の酸化膜 14 ゲート酸化膜 14a ゲート酸化膜の薄膜化した部分 REFERENCE SIGNS LIST 1 silicon substrate (semiconductor substrate) 2 first oxide film 3, 13 nitride film 4, 8 resist pattern 5 LOCOS oxide film 6 second oxide film (oxide film) 7 boron ion 9 phosphorus ion 10 P well 11 N well 12 second Oxide film 3 14 Gate oxide film 14a Thinned portion of gate oxide film

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F048 AA07 AC03 BA15 BE03 BG12 5F058 BC02 BE07 BF56 BF62 BJ01 5F140 AA19 AB03 AC36 BA01 BA07 BA09 BC06 BC15 BC17 BD05 BE03 BE07 CB01 CB08 CB10 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F048 AA07 AC03 BA15 BE03 BG12 5F058 BC02 BE07 BF56 BF62 BJ01 5F140 AA19 AB03 AC36 BA01 BA07 BA09 BC06 BC15 BC17 BD05 BE03 BE07 CB01 CB08 CB10

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上にLOCOS膜を形成し、
得られた半導体基板表面に不純物を導入し、酸化性ガス
を含有する雰囲気下で導入された不純物を拡散する熱処
理を行う半導体装置の製造方法。
A LOCOS film formed on a semiconductor substrate;
A method for manufacturing a semiconductor device, in which an impurity is introduced into a surface of the obtained semiconductor substrate and a heat treatment for diffusing the introduced impurity in an atmosphere containing an oxidizing gas is performed.
【請求項2】 熱処理された半導体基板に形成された酸
化膜を除去し、その後に前記半導体基板表面にゲート酸
化膜を形成する請求項1に記載の方法。
2. The method according to claim 1, wherein an oxide film formed on the heat-treated semiconductor substrate is removed, and thereafter, a gate oxide film is formed on the semiconductor substrate surface.
【請求項3】 熱処理を、1100℃〜1150℃で、
2時間〜30時間行う請求項1又は2に記載の方法。
3. A heat treatment at 1100 ° C. to 1150 ° C.
The method according to claim 1 or 2, which is performed for 2 hours to 30 hours.
【請求項4】 酸化性ガスを含有する雰囲気が、0.5
〜5%の流量比で酸化性ガスを含有する窒素ガス雰囲気
である請求項1〜3に記載の方法。
4. The atmosphere containing an oxidizing gas is 0.5
The method according to any one of claims 1 to 3, wherein the atmosphere is a nitrogen gas atmosphere containing an oxidizing gas at a flow ratio of 5 to 5%.
JP2001120964A 2001-04-19 2001-04-19 Method for manufacturing semiconductor device Pending JP2002314073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001120964A JP2002314073A (en) 2001-04-19 2001-04-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120964A JP2002314073A (en) 2001-04-19 2001-04-19 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2002314073A true JP2002314073A (en) 2002-10-25

Family

ID=18970919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120964A Pending JP2002314073A (en) 2001-04-19 2001-04-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2002314073A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027515A (en) * 2005-07-19 2007-02-01 Denso Corp Vertical hall element, and method of adjusting magnetism-sensing-sensibility thereof
JP2008022022A (en) * 2004-03-30 2008-01-31 Denso Corp Vertical hall element, and method for fabrication thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008022022A (en) * 2004-03-30 2008-01-31 Denso Corp Vertical hall element, and method for fabrication thereof
JP2007027515A (en) * 2005-07-19 2007-02-01 Denso Corp Vertical hall element, and method of adjusting magnetism-sensing-sensibility thereof

Similar Documents

Publication Publication Date Title
US5369052A (en) Method of forming dual field oxide isolation
JP2802600B2 (en) Method for manufacturing semiconductor device
JP2000133700A (en) Semiconductor device and manufacture thereof
JP3063705B2 (en) Method for manufacturing semiconductor device
JPH0846025A (en) Semiconductor device and its manufacture
JPH09289323A (en) Manufacture of semiconductor device
JPH0794503A (en) Oxidizing method for silicon substrate
JP2000294742A (en) Manufacture of semiconductor device
JP2002314073A (en) Method for manufacturing semiconductor device
JP3538679B2 (en) Method for manufacturing field effect transistor
JP2001176983A (en) Semiconductor device and producing method therefor
JP2002270833A (en) Semiconductor device and method of manufacturing the same
KR100200184B1 (en) Manufacturing method of semiconductor device
JPH0268930A (en) Manufacture of semiconductor device
JP2001015754A (en) Method for forming conductive line of semiconductor device
JPH03116968A (en) Manufacture of semiconductor device
JPH0846026A (en) Manufacture of semiconductor device with element isolation region
JPH07201773A (en) Manufacture of semiconductor device
US20030199140A1 (en) Method of manufacturing semiconductor device
JPH1131814A (en) Manufacture of semiconductor device
JP3842869B2 (en) Manufacturing method of semiconductor device
JPH08203995A (en) Method of manufacturing semiconductor device
JPH04267336A (en) Manufacture of semiconductor device
KR0167231B1 (en) Isolation method for semiconductor device
JPH06188259A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041026