JP2002312738A - Non-contact ic card device - Google Patents

Non-contact ic card device

Info

Publication number
JP2002312738A
JP2002312738A JP2001112667A JP2001112667A JP2002312738A JP 2002312738 A JP2002312738 A JP 2002312738A JP 2001112667 A JP2001112667 A JP 2001112667A JP 2001112667 A JP2001112667 A JP 2001112667A JP 2002312738 A JP2002312738 A JP 2002312738A
Authority
JP
Japan
Prior art keywords
time
phase
synchronization code
waiting time
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001112667A
Other languages
Japanese (ja)
Inventor
Shota Nakajima
章太 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001112667A priority Critical patent/JP2002312738A/en
Publication of JP2002312738A publication Critical patent/JP2002312738A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To establish appropriate synchronization on an IC card side when erroneously detecting a phase for communication noise in a non-contact IC card device in which the synchronization is established by detecting the phase of data signals received from a reader-writer and non-contact communication is performed with the reader-writer. SOLUTION: After the phase is detected from received data signals 112 by a clock generation circuit 102, a synchronization code in the data signals 112 is detected by a logic circuit 103 and elapsed time from the point of time of detecting the phase is counted by a decision time counter 105. When the synchronization code is not detected before preset standby time elapses, it is considered that the phase detection is an error, retry instruction signals 119 are outputted to the clock generation circuit 102 and the phase is detected again.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、リーダライタから
の受信信号の位相検出により内部クロックの同期を確立
させて非接触通信するようにした非接触ICタグ装置な
どを含む非接触ICカード装置に関し、特に通信ノイズ
に対し誤って位相検出したときに適正な同期確立に到る
までの時間を短縮する対策に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-contact IC card device including a non-contact IC tag device for establishing non-contact communication by establishing synchronization of an internal clock by detecting a phase of a signal received from a reader / writer. In particular, the present invention relates to a countermeasure for shortening a time required for establishing proper synchronization when a phase is erroneously detected for communication noise.

【0002】[0002]

【従来の技術】一般に、ICカード装置には、リーダラ
イタとの間で通信を行うに当り、リーダライタからのデ
ータ信号に同期をとる手段が当然必要である。ところ
で、非接触式のICカード装置においては、電源が不安
定であって、ノイズの影響を受け易いという性格上、P
LL回路のような同期回路を搭載することは不向きであ
り、より簡単な同期確立手段が要求される。その際に、
回路的に余裕があれば、受信したデータをオーバーサン
プリングして波形整形を行った後にデータ判別をするよ
うなこともできるが、回路規模が大きくなる。
2. Description of the Related Art Generally, an IC card device naturally needs means for synchronizing with a data signal from a reader / writer when communicating with a reader / writer. By the way, in the non-contact type IC card device, since the power supply is unstable and is easily affected by noise,
It is not suitable to mount a synchronization circuit such as an LL circuit, and a simpler means for establishing synchronization is required. At that time,
If there is room in the circuit, it is possible to perform data discrimination after oversampling the received data and performing waveform shaping, but the circuit scale becomes large.

【0003】そこで、非接触ICタグ装置のような低コ
ストの非接触ICカード装置では、より簡単であり、し
かも回路規模が小さくて済む同期確立手段として、受信
したデータ信号のエッジから位相検出を行い、その情報
により内部クロックの位相を調整するようにした技術が
用いられる。
[0003] Therefore, in a low-cost non-contact IC card device such as a non-contact IC tag device, phase detection is performed from the edge of a received data signal as a synchronization establishing means that is simpler and requires a smaller circuit scale. Then, a technique of adjusting the phase of the internal clock based on the information is used.

【0004】ここで、従来の非接触ICカード装置の一
例を、図6に示す。このものでは、受信信号は、非接触
データ伝送回路601により受信データ復調後信号61
2に復調される。次いで、位相検出・クロック生成回路
602により、受信データ復調後信号612の信号変化
点から該受信データ復調後信号612の位相が検出され
るとともに、その位相情報と受信キャリア信号613と
からデータ処理クロック信号614が生成される。そし
て、プロトコル処理ロジック回路603により、データ
処理クロック信号614に基づくプロトコル処理が行わ
れて送信データ615が非接触データ伝送回路601に
出力される一方、不揮発性メモリ604との間で不揮発
性メモリ格納データ616の授受が行われるようになっ
ている。
Here, an example of a conventional non-contact IC card device is shown in FIG. In this device, the received signal is converted into a received data demodulated signal 61 by a non-contact data transmission circuit 601.
2 demodulated. Next, the phase detection / clock generation circuit 602 detects the phase of the received data demodulated signal 612 from the signal change point of the received data demodulated signal 612, and uses the phase information and the received carrier signal 613 to generate a data processing clock. A signal 614 is generated. Then, the protocol processing logic circuit 603 performs protocol processing based on the data processing clock signal 614 and outputs the transmission data 615 to the non-contact data transmission circuit 601, and stores the transmission data 615 in the non-volatile memory with the non-volatile memory 604. Data 616 is exchanged.

【0005】[0005]

【発明が解決しようとする課題】ところで、上記の非接
触ICカード装置では、受信データ信号に通信ノイズが
重なったときに、そのノイズに対し誤って位相検出を行
ってしまう場合があり、その場合には、一旦、位相同期
を解除し、改めて位相検出を行う必要がある。
In the above-mentioned non-contact IC card device, when communication noise overlaps with the received data signal, the noise may be erroneously detected in phase. In this case, it is necessary to release the phase synchronization once and perform the phase detection again.

【0006】しかしながら、従来の非接触ICカード装
置では、ICカード側において、位相検出が通信ノイズ
に対してのものであるか否かを判断することはできず、
そのために、リーダライタ側において、ICカード側か
らの応答が長時間に亘って無いことをもって位相検出が
誤っていると見做し、キャリアの伝送を一旦停止して再
通信動作を行うなどしなければならず、その結果、シス
テムとしての負担のみならず、通信時間のロスが共に増
大するという問題がある。
However, in the conventional non-contact IC card device, the IC card cannot determine whether or not the phase detection is for communication noise.
Therefore, on the reader / writer side, it is considered that the phase detection is erroneous when there is no response from the IC card for a long time, and the carrier transmission is temporarily stopped and the re-communication operation is performed. As a result, there is a problem that not only the burden on the system but also the loss of communication time increases.

【0007】本発明は、斯かる点に鑑みてなされたもの
であり、その主な目的は、受信信号の位相検出により内
部クロックの同期を確立させて非接触通信するようにし
た非接触ICカード装置において、プロトコル処理のた
めに用いられる受信データ内の同期コードに着目し、こ
の同期コードを活用することで、通信ノイズに対し誤っ
て位相検出を行ったときに、ICカードの側でそのこと
を判断してシステムの負担を軽減するとともに、適正な
同期確立に到るまでの時間を短縮して通信時間のロスを
低減できるようにすることにある。
The present invention has been made in view of the above points, and a main object of the present invention is to provide a non-contact IC card which establishes synchronization of an internal clock by detecting a phase of a received signal to perform non-contact communication. The device focuses on the synchronization code in the received data used for the protocol processing, and by utilizing this synchronization code, when the phase of the communication noise is erroneously detected, the IC card side can detect that. Is to reduce the load on the system by reducing the time required to establish proper synchronization and reduce the loss of communication time.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成すべ
く、本発明では、同期コードの検出により位相検出の正
誤を判定することとし、同期コードが検出されたとき
に、位相検出は正しいと判定するようにした。但し、そ
れだけでは、同期コードが検出されるまで待ち続けるこ
とになるので、判定を行うまでの待ち時間を設定するこ
ととし、その待ち時間内に検出されないときには、位相
検出は誤りであると判定して位相検出をやり直すように
した。
In order to achieve the above object, according to the present invention, the correctness or wrongness of the phase detection is determined by detecting the synchronization code. When the synchronization code is detected, the phase detection is determined to be correct. Judgment was made. However, by itself, it is necessary to wait until the synchronization code is detected.Therefore, a waiting time until the determination is performed is set. If the detection is not performed within the waiting time, the phase detection is determined to be erroneous. To detect the phase again.

【0009】請求項1の発明では、リーダライタから受
信したデータ信号の位相を検出してクロック信号を生成
するクロック生成手段と、このクロック生成手段により
生成されたクロック信号に基づいて、前記データ信号か
ら通信プロトコルの同期コードを検出する同期コード検
出手段と、予め設定された待ち時間を有していて、クロ
ック生成手段による位相検出時点から前記待ち時間が経
過するまでの間に同期コード検出手段により同期コード
が検出されなかったときに、クロック生成手段に位相検
出をやり直させるリトライ手段とを備えるようにする。
尚、本発明における同期コードとしては、それに代替す
るコードも含まれる。
According to the first aspect of the present invention, clock generating means for detecting a phase of a data signal received from a reader / writer to generate a clock signal, and the data signal based on the clock signal generated by the clock generating means. A synchronous code detecting means for detecting a synchronous code of a communication protocol from the synchronous code detecting means, which has a preset waiting time, and has a predetermined waiting time, from the time when the clock generating means detects the phase until the waiting time elapses. And a retry unit for causing the clock generation unit to perform phase detection again when the synchronization code is not detected.
Note that the synchronous code in the present invention also includes a substitute code.

【0010】この構成によれば、待ち時間内に同期コー
ドが検出されないときには、ICカード側において位相
検出が誤りであると判断し、位相検出からの同期確立動
作をやり直すリカバリー動作に入るので、従来のよう
に、リーダライタ側において位相検出の正誤を判断して
再通信動作を行うようにする場合に比べて、システムの
負担が軽減するとともに、通信時間のロスが低減する。
According to this configuration, when the synchronization code is not detected within the waiting time, the IC card determines that the phase detection is erroneous, and enters a recovery operation in which the synchronization establishment operation is restarted from the phase detection. As compared with the case where the re-communication operation is performed by judging whether the phase detection is correct on the reader / writer side, the load on the system is reduced and the loss of communication time is reduced.

【0011】請求項2の発明では、請求項1の発明にお
いて、リトライ手段は、待ち時間を変更可能に構成され
ているものとする。その上で、リトライ手段によるクロ
ック生成手段の位相検出のやり直し回数を計測するカウ
ント手段と、このカウント手段によりカウントされたや
り直し回数に基づいて、リトライ手段の待ち時間を変更
する待ち時間変更手段とを備えるようにする。
According to a second aspect of the present invention, in the first aspect of the present invention, the retry means is configured to be capable of changing a waiting time. Then, counting means for measuring the number of retries of the phase detection of the clock generation means by the retry means, and waiting time changing means for changing the waiting time of the retry means based on the number of retries counted by the counting means. Be prepared.

【0012】この構成によれば、クロック生成手段の位
相検出がやり直される毎に、リトライ手段の待ち時間が
変更されるので、通信ノイズが定常的であってそのノイ
ズ周期に待ち時間が一致する場合に、そのノイズに対す
る位相検出が繰り返されるという事態が回避される。ま
た、位置検出が適正であるのに同期コード検出までの経
過時間が長くかかるために位相検出が繰り返されるとい
うという場合には、待ち時間変更手段による待ち時間の
変更方法を工夫することで、そのような事態は容易に回
避されるようになる。
According to this configuration, the waiting time of the retry means is changed every time the phase detection of the clock generating means is performed again. Therefore, when the communication noise is stationary and the waiting time coincides with the noise cycle. Furthermore, a situation in which phase detection for the noise is repeated is avoided. In addition, if the phase detection is repeated because the elapsed time until the detection of the synchronization code is long even though the position detection is appropriate, if the method of changing the waiting time by the waiting time changing means is devised, Such a situation can be easily avoided.

【0013】請求項3の発明では、請求項2の発明にお
いて、或る待ち時間内に同期コード検出手段により同期
コードが検出されたときの該待ち時間を、次回の同期コ
ード検出時におけるリトライ手段の待ち時間の初期値に
設定する初期値設定手段を備えるようにする。
According to a third aspect of the present invention, in the second aspect of the present invention, the waiting time when the synchronous code is detected by the synchronous code detecting means within a certain waiting time is determined by the retry means at the time of detecting the next synchronous code. And an initial value setting means for setting an initial value of the waiting time.

【0014】この構成によれば、任意の使用環境下にお
いて、一度、データ信号から同期コードを検出してリー
ダライタとの間での非接触通信が成功すると、そのとき
の待ち時間が次回の同期コード検出時の待ち時間の初期
値になるので、その使用環境に待ち時間が適正化され、
適正な同期確立に要する時間のロスは低減される。
According to this configuration, once the synchronization code is detected from the data signal and the non-contact communication with the reader / writer succeeds once in an arbitrary use environment, the waiting time at that time is the next synchronization time. Since the initial value of the waiting time at the time of code detection becomes, the waiting time is optimized for the usage environment,
The loss of time required to establish proper synchronization is reduced.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施形態を、図面
に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0016】(実施形態1)図1は、本発明の実施形態
1に係る非接触ICカード装置の全体構成を示してお
り、本実施形態は、請求項1の発明に対応している。
(Embodiment 1) FIG. 1 shows the entire configuration of a non-contact IC card device according to Embodiment 1 of the present invention, and this embodiment corresponds to the first aspect of the present invention.

【0017】この非接触ICカード装置は、図外のリー
ダライタとの間で非接触状態で信号の受信および送信を
行うための非接触データ伝送回路101と、リーダライ
タからの受信信号に同期する内部クロックを生成するた
めのクロック生成手段としての位相検出・クロック生成
回路102と、プロトコル処理を行うためのプロトコル
処理ロジック回路103と、データを読出し可能に格納
するための不揮発性メモリ104とを備えている。
This non-contact IC card device synchronizes with a non-contact data transmission circuit 101 for receiving and transmitting signals in a non-contact state with a reader / writer (not shown) and a reception signal from the reader / writer. A phase detection / clock generation circuit 102 as clock generation means for generating an internal clock, a protocol processing logic circuit 103 for performing protocol processing, and a non-volatile memory 104 for storing data in a readable manner. ing.

【0018】データ伝送回路101は、リーダライタか
ら受信した信号に基づき、それを復調化して受信データ
復調後信号112を出力するとともに、受信キャリア信
号113を出力する。
The data transmission circuit 101 demodulates the signal based on the signal received from the reader / writer, outputs a signal 112 after demodulation of the received data, and outputs a received carrier signal 113.

【0019】クロック生成回路102は、データ伝送回
路101からの受信データ信号112および受信キャリ
ア信号113を受け、受信データ信号112の位相を検
出する。そして、位相を検出したときには、受信キャリ
ア信号113に基づいてデータ処理クロック信号114
を生成し、それを出力する。
Clock generation circuit 102 receives reception data signal 112 and reception carrier signal 113 from data transmission circuit 101, and detects the phase of reception data signal 112. When the phase is detected, the data processing clock signal 114
And output it.

【0020】ロジック回路103は、データ伝送回路1
01からの受信データ信号112と、クロック発生回路
102からのクロック信号114とを受け、クロック信
号114に基づいてプロトコル処理を行う。また、デー
タの送信時には、送信データ115をデータ伝送回路1
01に出力し、一方、不揮発性メモリ104との間で
は、不揮発性メモリ格納データ116の授受を行う。
The logic circuit 103 includes the data transmission circuit 1
In response to the received data signal 112 from the clock signal 01 and the clock signal 114 from the clock generation circuit 102, protocol processing is performed based on the clock signal 114. When transmitting data, the transmission data 115 is transmitted to the data transmission circuit 1.
01, and on the other hand, exchanges the nonvolatile memory storage data 116 with the nonvolatile memory 104.

【0021】そして、本実施形態では、ロジック回路1
03は、受信データ信号112中の同期コードを検出す
るようになされており、その上で、予め設定された待ち
時間Tを有していて、クロック生成回路102により位
相が検出された時点から、待ち時間Tが経過するまでの
間にロジック回路103により同期コードが検出されな
かったときに、クロック生成回路102に位相検出をや
り直させる判定時間カウンタ105を備えている。本実
施形態では、ロジック回路103により、本発明におけ
る同期コード検出手段が構成されているとともに、判定
時間カウンタ105により、本発明におけるリトライ手
段が構成されている。
In this embodiment, the logic circuit 1
03 is configured to detect a synchronization code in the received data signal 112, has a predetermined waiting time T, and, from the time when the phase is detected by the clock generation circuit 102, A determination time counter 105 is provided to cause the clock generation circuit 102 to perform the phase detection again when the synchronization code is not detected by the logic circuit 103 until the waiting time T elapses. In the present embodiment, the logic circuit 103 constitutes a synchronous code detecting means of the present invention, and the determination time counter 105 constitutes a retry means of the present invention.

【0022】具体的には、クロック生成回路102は、
クロック信号114の他、位相検出信号117を出力し
ていて、位相が検出されないときには、その位相検出信
号117をノンアクティブにする一方、位相が検出され
たときには、位相検出信号117をアクティブにする。
More specifically, the clock generation circuit 102
When the phase detection signal 117 is output in addition to the clock signal 114 and the phase is not detected, the phase detection signal 117 is made non-active. When the phase is detected, the phase detection signal 117 is made active.

【0023】ロジック回路103は、同期コード検出信
号120を出力していて、同期コードが検出されないと
きには、同期コード検出信号120をノンアクティブに
する一方、同期コードが検出されたときには、同期コー
ド検出信号120をアクティブにする。
The logic circuit 103 outputs the synchronization code detection signal 120. When no synchronization code is detected, the logic circuit 103 deactivates the synchronization code detection signal 120. When a synchronization code is detected, the logic circuit 103 outputs a synchronization code detection signal. Activate 120.

【0024】判定時間カウンタ105は、クロック生成
回路102からの位相検出信号117と、ロジック回路
103からの同期コード検出信号120とを受ける一
方、クロック生成回路102に対し、クロック生成リト
ライ指示信号119を出力するようになっており、位相
検出信号117がアクティブになったときに、同期コー
ド検出信号120がアクティブになるまでの経過時間の
カウントを開始し、同期コード検出信号120がアクテ
ィブになったときにそのカウント動作を停止するように
なされている。
The determination time counter 105 receives the phase detection signal 117 from the clock generation circuit 102 and the synchronization code detection signal 120 from the logic circuit 103, and sends a clock generation retry instruction signal 119 to the clock generation circuit 102. When the phase detection signal 117 becomes active, the counting of the elapsed time until the synchronization code detection signal 120 becomes active is started, and when the synchronization code detection signal 120 becomes active. The counting operation is stopped.

【0025】待ち時間Tは、一定の値T1に定められ
(T=T1)ている。そして、カウント時間が待ち時間
T1未満であるときに、リトライ指示信号119をノン
アクティブにする一方、カウント時間が待ち時間T1に
達したときに、リトライ指示信号119をアクティブに
してクロック生成回路102に位相検出のやり直しを指
示する。つまり、位相が検出された時点から待ち時間T
1が経過するまでの間に同期コードが検出されなかった
ときに、クロック生成回路102が位相検出をやり直す
ようになっている。
The waiting time T is set to a constant value T1 (T = T1). When the count time is less than the waiting time T1, the retry instruction signal 119 is made non-active, and when the count time reaches the waiting time T1, the retry instruction signal 119 is made active and the clock generation circuit 102 Instructs re-execution of phase detection. That is, the waiting time T from the time when the phase is detected
When the synchronization code is not detected before 1 elapses, the clock generation circuit 102 performs the phase detection again.

【0026】以上のように構成された非接触ICカード
装置の同期確立動作を、以下に説明する。
The synchronization establishing operation of the non-contact IC card device configured as described above will be described below.

【0027】非接触ICカード装置において、クロック
生成回路102は、受信データ信号112の位相を検出
したときに、その結果と受信キャリア信号113とを用
い、データ処理のためのクロック信号114を生成して
ロジック回路103に出力するとともに、位相検出信号
117を判定時間カウンタ105に出力する。ロジック
回路103は、そのクロック信号114に基づいて受信
データ信号112中の同期コードに対する検出動作を継
続して行い、同期コードを検出したときに、判定時間カ
ウンタ105に対する同期コード検出信号120をアク
ティブにする。判定時間カウンタ105は、クロック生
成回路102からの位相検出信号117を受けて、位相
が検出された時点から同期コード検出信号120がアク
ティブになるまでの経過時間のカウントを開始し、その
カウント時間を待ち時間T1に基づいて判定する。そし
て、カウント時間が待ち時間T1に達したとき、つま
り、待ち時間T1内に同期コードが検出されなかったと
きには、位相検出は通信ノイズに対し誤って行われたも
のであると見做して、クロック生成回路102に対する
リトライ指示信号119をアクティブにする。クロック
生成回路102は、そのリトライ指示信号119を受け
ることにより、一旦、同期を解除して位相検出をやり直
す。このとき、判定時間カウンタ105も初期状態にリ
セットされる。
In the non-contact IC card device, when detecting the phase of the received data signal 112, the clock generating circuit 102 generates a clock signal 114 for data processing using the result and the received carrier signal 113. And outputs the phase detection signal 117 to the determination time counter 105. The logic circuit 103 continuously performs a detection operation on the synchronization code in the received data signal 112 based on the clock signal 114, and activates the synchronization code detection signal 120 for the determination time counter 105 when the synchronization code is detected. I do. Upon receiving the phase detection signal 117 from the clock generation circuit 102, the determination time counter 105 starts counting the elapsed time from when the phase is detected to when the synchronization code detection signal 120 becomes active. The determination is made based on the waiting time T1. When the count time reaches the waiting time T1, that is, when the synchronization code is not detected within the waiting time T1, it is considered that the phase detection is erroneously performed for the communication noise. The retry instruction signal 119 for the clock generation circuit 102 is activated. Upon receiving the retry instruction signal 119, the clock generation circuit 102 temporarily releases the synchronization and performs the phase detection again. At this time, the determination time counter 105 is also reset to the initial state.

【0028】一方、待ち時間T1内に同期コード検出信
号120がアクティブになったときには、位相検出はリ
ーダライタからの受信信号に対して行われた適正なもの
であると見做し、判定時間カウンタ105は、クロック
生成回路102に対するノンアクティブ状態のリトライ
指示信号119を維持する。これにより、クロック信号
114の同期が確定し、ロジック回路103は、そのク
ロック信号114に基づいてプロトコル処理動作を継続
することになる。
On the other hand, when the synchronization code detection signal 120 becomes active within the waiting time T1, it is considered that the phase detection is appropriate for the signal received from the reader / writer, and the determination time counter is determined. 105 maintains the non-active retry instruction signal 119 for the clock generation circuit 102. Thereby, the synchronization of the clock signal 114 is determined, and the logic circuit 103 continues the protocol processing operation based on the clock signal 114.

【0029】図2に基づき、非接触ICカード装置の同
期確立動作について、さらに説明する。リーダライタ
(R/W)からの呼掛け信号(POLLING)に通信
ノイズが乗ってしまい、これを、ICカード側のクロッ
ク生成回路102が適正な呼掛け信号と間違えて位相検
出を行ったときには、生成されたクロック信号114は
間違った位相になり、そのため、従来のように、ICカ
ード側に位相検出の正誤を検証する手段が無い場合に
は、以後のリーダライタからの信号を正しく処理するこ
とはできない。
The synchronization establishing operation of the non-contact IC card device will be further described with reference to FIG. When communication noise is superimposed on an interrogation signal (POLLING) from the reader / writer (R / W), and the clock generation circuit 102 of the IC card mistakenly detects the phase as an appropriate interrogation signal, The generated clock signal 114 has the wrong phase. Therefore, if there is no means for verifying the correctness of the phase detection on the IC card side as in the related art, it is necessary to correctly process the subsequent signal from the reader / writer. Can not.

【0030】これに対し、本実施形態の場合には、IC
カード側において、待ち時間T1内に同期コードが検出
されないときには、位相検出は誤りであると判定され
て、位相検出からの同期確立動作がやり直される。そし
て、待ち時間T1以内に同期コードが検出されたときに
は、適正な内部同期が確定したことになるので、リーダ
ライタからのデータは適正に処理されるようになる。
On the other hand, in the case of this embodiment, the IC
If the synchronization code is not detected within the waiting time T1 on the card side, the phase detection is determined to be erroneous, and the operation of establishing synchronization from the phase detection is performed again. When the synchronization code is detected within the waiting time T1, the proper internal synchronization is determined, and the data from the reader / writer is properly processed.

【0031】したがって、本実施形態によれば、非接触
ICカード装置において、クロック生成回路102によ
り位相が検出された時点から所定の待ち時間T1が経過
するまでの間にロジック回路103により同期コードが
検出されなかったときに、判定時間カウンタ105によ
り、クロック生成回路102に位相検出をやり直させる
ようにしたので、通信ノイズに対し誤って位相検出を行
ったときに、その位相検出の誤りをICカードの側で判
断してリカバリー動作に入ることができ、その分だけ、
従来の場合に比べて、システムの負担を軽減することが
できるとともに、通信時間のロスを低減することができ
る。
Therefore, according to the present embodiment, in the non-contact IC card device, the synchronization code is generated by the logic circuit 103 between the time when the phase is detected by the clock generation circuit 102 and the time when the predetermined waiting time T1 elapses. When the phase is not detected, the clock generation circuit 102 is made to perform the phase detection again by the determination time counter 105. Therefore, when the phase is erroneously detected for the communication noise, the error of the phase detection is detected by the IC card. Can judge the situation and start the recovery operation.
Compared with the conventional case, the load on the system can be reduced and the loss of communication time can be reduced.

【0032】(実施形態2)図3は、本発明の実施形態
2に係る非接触ICカード装置の全体構成を示してお
り、実施形態1の場合と同じ部分には同じ符号を付して
いる。本実施形態は、請求項2の発明に対応している。
(Embodiment 2) FIG. 3 shows the entire structure of a non-contact IC card device according to Embodiment 2 of the present invention, and the same parts as those in Embodiment 1 are denoted by the same reference numerals. . This embodiment corresponds to the second aspect of the present invention.

【0033】本実施形態では、判定時間カウンタ105
は、待ち時間Tの変更可能な判定時間可変カウンタとさ
れている。そして、この判定時間可変カウンタ105に
よるクロック生成回路102の位相検出のやり直し回数
を計測するカウント手段としての検出回数カウンタ10
7と、この検出回数カウンタ107によりカウントされ
たやり直し回数に基づいて、判定時間可変カウンタ10
5の待ち時間Tを変更する待ち時間変更手段としての時
間設定回路108とを備えている。
In this embodiment, the judgment time counter 105
Is a variable judgment time counter capable of changing the waiting time T. Then, a detection number counter 10 as a counting means for measuring the number of re-detections of the phase of the clock generation circuit 102 by the variable judgment time counter 105
7 and the number of redoes counted by the detection number counter 107, the determination time variable counter 10
5 is provided with a time setting circuit 108 as a waiting time changing means for changing the waiting time T.

【0034】具体的には、検出回数カウンタ107は、
判定時間可変カウンタ105のリトライ指示信号119
がアクティブになったことを検出してその検出回数をカ
ウントするとともに、それにより得られたデータを検出
回数カウントデータ121として時間設定回路108に
出力する。一方、時間設定回路108は、例えば予め作
成された検出回数と時間値との対応表や、検出回数を用
いて時間値を算出する演算式などを持っていて、位置検
出が行われる毎に、基本的に互いに異なる時間設定値1
22を判定時間可変カウンタ105に出力する。また、
判定時間可変カウンタ105は、その時間設定値122
を待ち時間Tとして位相検出時点からの経過時間を判定
するようになされている。尚、その他の構成は実施形態
1の場合と同じであるので説明は省略する。
Specifically, the detection number counter 107 is
Retry instruction signal 119 of variable judgment time counter 105
Is detected, the number of times of detection is counted, and data obtained by the detection is output to the time setting circuit 108 as detection number count data 121. On the other hand, the time setting circuit 108 has, for example, a correspondence table between the number of times of detection and a time value created in advance, and an arithmetic expression for calculating a time value using the number of times of detection. Basically different time setting value 1
22 is output to the variable judgment time counter 105. Also,
The determination time variable counter 105 has the time setting value 122
Is used as the waiting time T to determine the elapsed time from the phase detection time. The other configuration is the same as that of the first embodiment, and the description is omitted.

【0035】以上のように構成された非接触ICカード
装置の同期確立動作を、以下に説明する。
The synchronization establishing operation of the non-contact IC card device configured as described above will be described below.

【0036】非接触ICカード装置において、クロック
生成回路102の位相検出のやり直しが1回以上行われ
る場合には、判定時間可変カウンタ105のリトライ指
示信号119がアクティブになる毎に、検出回数カウン
タ107は、そのことを検出してその検出回数を計測
し、それを検出回数カウントデータ121として時間設
定回路108に出力する。時間設定回路108では、そ
の検出回数カウントデータ121の値に応じて時間値を
設定し、それを時間設定値122として判定時間可変カ
ウンタ105に出力する。これにより、位相検出のやり
直し回数に基づいて、判定時間可変カウンタ105の待
ち時間Tは変更される。そして、判定時間可変カウンタ
105は、位置検出がやり直される毎に、変更された待
ち時間Tに基づいて、経過時間の判定を行うことにな
る。
In the non-contact IC card device, when the phase detection of the clock generation circuit 102 is performed one or more times, every time the retry instruction signal 119 of the variable determination time counter 105 becomes active, the detection number counter 107 Detects this, measures the number of times of detection, and outputs it to the time setting circuit 108 as detection number count data 121. The time setting circuit 108 sets a time value in accordance with the value of the number-of-detections count data 121, and outputs the time value as the time setting value 122 to the determination time variable counter 105. As a result, the waiting time T of the variable determination time counter 105 is changed based on the number of times the phase detection is performed again. Then, the determination time variable counter 105 determines the elapsed time based on the changed waiting time T every time the position detection is performed again.

【0037】ここで、リーダライタ(R/W)からの呼
掛け信号(POLLING)の前にシステム固有の定常
的な通信ノイズが発生するという環境の下でのICカー
ド側の状態遷移について、図4を参照しながら、実施形
態1の場合との比較により説明する。先ず、実施形態1
の場合には、図4(b)に示すように、位相を検出して
から同期コードを検出するまでの待ち時間Tが一定(T
=T1)であるため、位相検出のやり直される周期が通
信ノイズの発生周期に一致していると、常に通信ノイズ
に対して位相検出が行われることになり、よって、その
ような定常的なノイズの影響下では適正な同期確立は困
難である。
Here, a state transition on the IC card side under an environment where a system-specific steady communication noise occurs before an interrogation signal (POLRING) from a reader / writer (R / W) will be described. This will be described in comparison with the first embodiment with reference to FIG. First, Embodiment 1
In the case of (2), as shown in FIG. 4B, the waiting time T from the detection of the phase to the detection of the synchronization code is constant (T
= T1), the phase detection is always performed on the communication noise if the cycle of the phase detection redoing coincides with the generation cycle of the communication noise. It is difficult to establish proper synchronization under the influence of.

【0038】これに対し、本実施形態の場合には、図4
(a)に示すように、待ち時間Tが変化(T=T1,T
2,…)するので、定常的なノイズの影響が排除され、
よって、正しい同期確立が可能になる。
On the other hand, in the case of this embodiment, FIG.
As shown in (a), the waiting time T changes (T = T1, T
2, ...), so the effects of stationary noise are eliminated,
Therefore, correct synchronization can be established.

【0039】したがって、本実施形態によれば、非接触
ICカード装置において、位相検出からの経過時間が待
ち時間Tに達したか否かを判定する判定時間カウンタ1
05を、待ち時間Tの可変な判定時間可変カウンタと
し、この判定時間可変カウンタ105のリトライ指示信
号119がアクティブになったことを検出してその検出
回数をカウントする検出回数カウンタ107と、この検
出回数カウンタ107によりカウントされた検出回数に
応じて判定時間可変カウンタ105の待ち時間Tを変更
する時間設定回路108とを備えるようにしたので、定
常的な通信ノイズの影響下においても、適正な同期確立
に要する時間を短縮することができる。
Therefore, according to the present embodiment, in the non-contact IC card device, the determination time counter 1 for determining whether or not the elapsed time from the phase detection has reached the waiting time T.
Reference numeral 05 denotes a variable determination time variable counter for the waiting time T, a detection number counter 107 for detecting that the retry instruction signal 119 of the variable determination time counter 105 has become active and counting the number of detections. The time setting circuit 108 for changing the waiting time T of the variable judgment time counter 105 according to the number of detections counted by the number of times counter 107 is provided, so that proper synchronization can be achieved even under the influence of steady communication noise. The time required for establishment can be reduced.

【0040】また、位相検出が適正であるにも拘わら
ず、同期コードの検出までに要する時間がオーバーして
同期解除されるという場合には、待ち時間Tの変更方法
に工夫を加えるだけで、そのような事態を容易に回避で
きるようになる。
If the time required for detecting the synchronization code is exceeded and the synchronization is released, despite the fact that the phase detection is appropriate, the method of changing the waiting time T may be simply improved. Such a situation can be easily avoided.

【0041】(実施形態3)図5は、本発明の実施形態
3に係る非接触ICカード装置の全体構成を示してお
り、実施形態2の場合と同じ部分には同じ符号を付して
示している。本実施形態は、請求項3の発明に対応す
る。
(Embodiment 3) FIG. 5 shows the entire structure of a non-contact IC card device according to Embodiment 3 of the present invention, and the same parts as those in Embodiment 2 are denoted by the same reference numerals. ing. This embodiment corresponds to the third aspect of the present invention.

【0042】本実施形態では、ロジック回路103は、
該ロジック回路103により同期コードが検出されて適
正な同期が確定したときの待ち時間Tを時間設定回路1
08の初期値に設定するようになされており、このロジ
ック回路103により、本発明における初期値設定手段
が構成されている。
In the present embodiment, the logic circuit 103
The waiting time T when the synchronization code is detected by the logic circuit 103 and proper synchronization is determined is set to the time setting circuit 1.
08 is set to the initial value, and the logic circuit 103 constitutes an initial value setting means in the present invention.

【0043】具体的には、ロジック回路103は、時間
設定回路108が時間設定値122を出力する毎にその
時間設定値122を自身に入力し、同期コードを検出し
たときの時間設定値122を不揮発性メモリ104に格
納する一方、次回のリーダライタとの非接触通信の際の
同期コード検出時に、不揮発性メモリ104から前記時
間設定値122を読み出してそれを時間設定初期値12
3として時間設定回路108に出力するようになされて
おり、時間設定回路108は、その時間設定初期値12
3を最初の時間設定値122として判定時間可変カウン
タ105に出力するようになっている。
More specifically, the logic circuit 103 inputs the time setting value 122 to itself each time the time setting circuit 108 outputs the time setting value 122, and outputs the time setting value 122 when the synchronization code is detected. While the data is stored in the non-volatile memory 104, the time setting value 122 is read from the non-volatile memory 104 at the time of detecting the synchronization code at the time of the next non-contact communication with the reader / writer, and the time setting initial value 12 is read.
3 is output to the time setting circuit 108. The time setting circuit 108 outputs the time setting initial value 12
3 is output to the determination time variable counter 105 as the first time setting value 122.

【0044】以上のように構成された非接触ICカード
装置の同期確立動作を、以下に説明する。
The synchronization establishing operation of the contactless IC card device configured as described above will be described below.

【0045】非接触ICカード装置において、クロック
生成回路102の位相検出のやり直しが1回以上行わ
れ、時間設定回路108が、そのやり直し回数に基づい
て時間設定値122を出力するときに、その時間設定値
122は、判定時間可変カウンタ105に加え、ロジッ
ク回路103にもその都度入力される。そして、何回か
のやり直しの結果、適正な同期確立に成功したとき、ロ
ジック回路103は、そのときの時間設定値122を、
不揮発性メモリ104に格納する。
In the non-contact IC card device, the phase detection of the clock generation circuit 102 is performed one or more times, and when the time setting circuit 108 outputs the time setting value 122 based on the number of times of the redoing, the time is used. The set value 122 is input to the logic circuit 103 in addition to the determination time variable counter 105 each time. Then, as a result of performing several times, when the proper synchronization is successfully established, the logic circuit 103 sets the time setting value 122 at that time to:
The data is stored in the nonvolatile memory 104.

【0046】その後、次回にリーダライタとの間で新た
な非接触通信を開始する際に、ロジック回路103は、
不揮発性メモリ104から時間設定値122を読み出
し、それを待ち時間Tの時間設定初期値123として時
間設定回路108に出力する。そして、時間設定回路1
08は、その時間設定初期値123を時間設定値122
として判定時間可変カウンタ105に出力し、判定時間
可変カウンタ105は、その時間設定値122、つま
り、前回の非接触通信開始時の適正な同期確立に成功し
たときの待ち時間Tに基づき、クロック生成回路102
により位相が検出された時点から、ロジック回路103
により同期コードが検出されるまでの経過時間を判定す
る。
Thereafter, when a new non-contact communication with the reader / writer is started next time, the logic circuit 103
The time setting value 122 is read from the non-volatile memory 104 and is output to the time setting circuit 108 as the time setting initial value 123 of the waiting time T. And the time setting circuit 1
08 sets the time setting initial value 123 to the time setting value 122
Is output to the variable judgment time counter 105, and the variable judgment time counter 105 generates a clock based on the time setting value 122, that is, the waiting time T when the appropriate synchronization is successfully established at the start of the previous non-contact communication. Circuit 102
From the time when the phase is detected by the logic circuit 103
To determine the elapsed time until the synchronization code is detected.

【0047】したがって、本実施形態によれば、同期確
立が成功したときの待ち時間Tの値を次回の経過時間判
定時の初期値として使用するようにしたので、任意の使
用環境に対して待ち時間Tを適正化することができ、よ
って、適正な同期確立までの時間ロスの低減およびシス
テム負担の軽減を効率よく行うことができる。
Therefore, according to the present embodiment, the value of the waiting time T when synchronization is successfully established is used as the initial value at the time of determining the next elapsed time. The time T can be optimized, so that the time loss until the proper synchronization is established and the system load can be efficiently reduced.

【0048】尚、上記の実施形態1〜3では、クロック
生成回路102により位相が検出されたことを該クロッ
ク生成回路102の位相検出信号117により認識する
ようにしているが、他の手段により認識するようにして
もよい。
In the first to third embodiments, the detection of the phase by the clock generation circuit 102 is recognized by the phase detection signal 117 of the clock generation circuit 102. However, the detection is performed by other means. You may make it.

【0049】また、上記の実施形態1〜3では、同期コ
ード検出手段(実施形態3の場合には、初期値設定手段
も含める)をロジック回路103により構成するように
しているが、ロジック回路103以外のもので構成する
こともできる。
In the first to third embodiments, the synchronization code detecting means (including the initial value setting means in the case of the third embodiment) is constituted by the logic circuit 103. It is also possible to configure with other things.

【0050】さらに、上記の実施形態1〜3では、非接
触ICカード装置の場合について説明しているが、本発
明は、非接触ICタグ装置などに適用することもでき
る。
Further, in the first to third embodiments, the case of a non-contact IC card device is described, but the present invention can be applied to a non-contact IC tag device and the like.

【0051】[0051]

【発明の効果】以上説明したように、請求項1の発明に
よれば、位相検出から所定の待ち時間が経過するまでの
間に同期コードが検出されなかったときに、位相検出を
やり直すようにしたので、位相検出が通信ノイズに対し
誤って行われたものであるのか否かを自ら判断して同期
動作をやり直すことができ、よって、システムの負担を
軽減することができるとともに、通信時間のロスを低減
することができる。
As described above, according to the first aspect of the present invention, when a synchronization code is not detected until a predetermined waiting time elapses from the phase detection, the phase detection is performed again. As a result, it is possible to determine again whether or not the phase detection was erroneously performed with respect to communication noise and restart the synchronization operation, thereby reducing the load on the system and reducing the communication time. Loss can be reduced.

【0052】請求項2の発明によれば、待ち時間をやり
直し回数に応じて変更するようにしたので、定常的なノ
イズの影響により位相検出のやり直しが繰り返されると
いう事態を回避することができ、そのような使用環境下
での通信時間のロスを低減することができる。
According to the second aspect of the present invention, since the waiting time is changed according to the number of times of redoing, it is possible to avoid the situation where the redoing of the phase detection is repeated due to the influence of stationary noise. Communication time loss under such a use environment can be reduced.

【0053】請求項3の発明によれば、適正な同期確立
に成功したときの待ち時間を次回の同期確立時の初期値
とするようにしたので、待ち時間を使用環境に適正化す
ることができ、通信時間のロスをさらに低減することが
できる。
According to the third aspect of the present invention, the waiting time when the proper synchronization is successfully established is set as the initial value at the time of the next synchronization establishment, so that the waiting time can be optimized for the use environment. It is possible to further reduce communication time loss.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1に係る非接触ICカード装
置の全体構成を示すブロック図である。
FIG. 1 is a block diagram showing an overall configuration of a non-contact IC card device according to Embodiment 1 of the present invention.

【図2】リーダライタ(R/W)からの呼掛け信号に通
信ノイズが乗っているときの受信データとICカード側
の状態遷移とを対応させて示すタイミングチャート図で
ある。
FIG. 2 is a timing chart showing correspondence between received data and state transition on the IC card side when communication noise is superimposed on an interrogation signal from a reader / writer (R / W).

【図3】本発明の実施形態2に係る非接触ICカード装
置の全体構成を示す図1相当図である。
FIG. 3 is a diagram corresponding to FIG. 1, illustrating an entire configuration of a non-contact IC card device according to a second embodiment of the present invention.

【図4】リーダライタ(R/W)からの呼掛け信号に通
信ノイズが乗っているときの実施形態2における受信デ
ータとICカード側の状態遷移との対応関係(a)を実
施形態1の場合(b)と対比して示すタイミングチャー
ト図である。
FIG. 4 shows a correspondence relationship (a) between received data and a state transition on the IC card side in the second embodiment when communication noise is present on an interrogation signal from a reader / writer (R / W) in the first embodiment. It is a timing chart figure shown in comparison with case (b).

【図5】本発明の実施形態3に係る非接触ICカード装
置の全体構成を示す図1相当図である。
FIG. 5 is a diagram corresponding to FIG. 1 showing an overall configuration of a non-contact IC card device according to a third embodiment of the present invention.

【図6】従来の非接触ICカード装置の全体構成を示す
図1相当図である。
FIG. 6 is a diagram corresponding to FIG. 1 showing the overall configuration of a conventional non-contact IC card device.

【符号の説明】[Explanation of symbols]

102 位相検出・クロック生成回路(クロック生成手
段) 103 プロトコル処理ロジック回路(同期コード検出
手段,初期値設定手段) 105 判定時間カウンタ,判定時間可変カウンタ(リ
トライ手段) 107 検出回数カウンタ(カウント手段) 108 時間設定回路(待ち時間変更手段) 112 受信データ復調後信号(データ信号) 114 データ処理クロック信号(クロック信号)
Reference Signs List 102 Phase detection / clock generation circuit (clock generation means) 103 Protocol processing logic circuit (synchronization code detection means, initial value setting means) 105 Judgment time counter, judgment time variable counter (retry means) 107 Detection count counter (counting means) 108 Time setting circuit (waiting time changing means) 112 Received data demodulated signal (data signal) 114 Data processing clock signal (clock signal)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 リーダライタから受信したデータ信号の
位相を検出してクロック信号を生成するクロック生成手
段と、 前記クロック生成手段により生成されたクロック信号に
基づき、前記データ信号から通信プロトコルの同期コー
ドを検出する同期コード検出手段と、 予め設定された待ち時間を有し、前記クロック生成手段
により位相が検出された時点から前記待ち時間が経過す
るまでの間に前記同期コード検出手段により前記同期コ
ードが検出されなかったときに、前記クロック生成手段
に位相検出をやり直させるリトライ手段とを備えている
ことを特徴とする非接触ICカード装置。
1. A clock generating means for detecting a phase of a data signal received from a reader / writer to generate a clock signal, and a synchronization code of a communication protocol from the data signal based on the clock signal generated by the clock generating means. And a synchronization code detecting means for detecting the synchronization code. The synchronization code detecting means has a predetermined waiting time, and the synchronization code detecting means detects the phase of the synchronization code between the time when the phase is detected by the clock generation means and the time when the waiting time elapses. A non-contact IC card device, comprising: retry means for causing the clock generation means to perform phase detection again when no is detected.
【請求項2】 請求項1記載の非接触ICカード装置に
おいて、 リトライ手段は、待ち時間を変更可能に構成され、 前記リトライ手段によるクロック生成手段の位相検出の
やり直し回数を計測するカウント手段と、 前記カウント手段によりカウントされたやり直し回数に
基づき、前記リトライ手段の待ち時間を変更する待ち時
間変更手段とを備えていることを特徴とする非接触IC
カード装置。
2. The non-contact IC card device according to claim 1, wherein the retry means is configured to be capable of changing a waiting time, and a counting means for measuring the number of times the clock generation means performs the phase detection again by the retry means; A non-contact IC comprising a waiting time changing means for changing a waiting time of the retry means based on the number of redoes counted by the counting means.
Card device.
【請求項3】 請求項2記載の非接触ICカード装置に
おいて、 或る待ち時間内に同期コード検出手段により同期コード
が検出されたときの該待ち時間を、次回の同期コード検
出時におけるリトライ手段の待ち時間の初期値に設定す
る初期値設定手段を備えていることを特徴とする非接触
ICカード装置。
3. The non-contact IC card device according to claim 2, wherein the waiting time when the synchronization code is detected by the synchronization code detection means within a certain waiting time is retried when the next synchronization code is detected. A non-contact IC card device comprising an initial value setting means for setting an initial value of the waiting time.
JP2001112667A 2001-04-11 2001-04-11 Non-contact ic card device Pending JP2002312738A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001112667A JP2002312738A (en) 2001-04-11 2001-04-11 Non-contact ic card device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001112667A JP2002312738A (en) 2001-04-11 2001-04-11 Non-contact ic card device

Publications (1)

Publication Number Publication Date
JP2002312738A true JP2002312738A (en) 2002-10-25

Family

ID=18964041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001112667A Pending JP2002312738A (en) 2001-04-11 2001-04-11 Non-contact ic card device

Country Status (1)

Country Link
JP (1) JP2002312738A (en)

Similar Documents

Publication Publication Date Title
JP4145146B2 (en) Data processing system and method having on-chip background debug system
JPS6246281A (en) Identification system
KR100773741B1 (en) Integrated circuit having a plurality of interfaces and integrated circuit card having the same
JP2005151413A (en) Radio communication apparatus, and response data processing method for the radio communication apparatus
US9940489B2 (en) Radiofrequency transponder circuit
TW528944B (en) A processing system and method of resetting a plurality of processing modules
US5864588A (en) Communications device
JPH06324977A (en) Data transfer method
JP4548394B2 (en) Data transmission equipment
JP2006073034A (en) Ic card reader-writer, identification method, program and its recording medium
CN101661332A (en) Key processing method and computer system
CN109933418B (en) Timestamp synchronization method, electronic equipment and heterogeneous equipment
JP2002312738A (en) Non-contact ic card device
US8824497B2 (en) Method and apparatus for performing data access according to protocol handling
JP4591961B2 (en) Communication device in 1-wire data communication system
CN115665714B (en) Near field communication method and device, master control equipment, NFC chip and NFC equipment
JP2008293167A (en) Random number generation circuit, non-contact type ic tag, reader/writer and ic tag system
JP4279708B2 (en) PHS terminal apparatus and PHS data receiving method
JP4352326B2 (en) Reception device and semiconductor integrated circuit
WO1996007254A1 (en) Receiver
JP2949249B2 (en) Communication device
JP2542142B2 (en) Contact method of contactless identification device
JP3617341B2 (en) Non-contact type IC card reader
JPH10240636A (en) Ic card
CN113836960A (en) Control system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424