JP2002299724A - Magnetoresistance effect element and manufacturing method therefor - Google Patents

Magnetoresistance effect element and manufacturing method therefor

Info

Publication number
JP2002299724A
JP2002299724A JP2001098496A JP2001098496A JP2002299724A JP 2002299724 A JP2002299724 A JP 2002299724A JP 2001098496 A JP2001098496 A JP 2001098496A JP 2001098496 A JP2001098496 A JP 2001098496A JP 2002299724 A JP2002299724 A JP 2002299724A
Authority
JP
Japan
Prior art keywords
film
insulating layer
magnetoresistive
opening
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001098496A
Other languages
Japanese (ja)
Other versions
JP3576118B2 (en
Inventor
Kentaro Nakajima
健太郎 中島
Yoshiaki Saito
好昭 斉藤
Susumu Hashimoto
進 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001098496A priority Critical patent/JP3576118B2/en
Publication of JP2002299724A publication Critical patent/JP2002299724A/en
Application granted granted Critical
Publication of JP3576118B2 publication Critical patent/JP3576118B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a magnetoresistance effect element which is formed by suppressing as much as possible, the usage of etching method using physical sputtering such as ion milling method or the like, and to provide its manufacturing method. SOLUTION: A magnetoresistance effect element 31 is accumulated and formed in a recessed part 21a of an insulation film 21, formed on a lower electrode 11 by using the collimation method. The recessed part 21a is formed by isotropically etching the insulation film 21, while using a hard mask with a formed opening. After the recessed part 21a use been filled with a second insulation film 41, first and second insulation films are etched back flat, and a contact metal of the magnetoresistance effect element 31 is exposed, and then an upper electrode 51 is formed thereon.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は強磁性体を用いた情
報再生技術に係わり、特に巨大磁気抵抗効果素子、強磁
性トンネル効果素子およびその製造方法に関わる。
The present invention relates to an information reproducing technique using a ferromagnetic material, and more particularly to a giant magnetoresistive element, a ferromagnetic tunnel effect element and a method of manufacturing the same.

【0002】[0002]

【従来の技術】磁気ランダムアクセスメモリ(Magnetic
Random Access Memory;以下MRAMと略記)とは、
情報の記録担体として強磁性体の磁化方向を利用した、
記録情報を随時、書き換え、保持、読み出すことができ
る固体メモリの総称である。
2. Description of the Related Art Magnetic random access memory (Magnetic)
Random Access Memory (MRAM)
Utilizing the magnetization direction of ferromagnetic material as information record carrier,
This is a general term for solid-state memories that can rewrite, hold, and read recorded information as needed.

【0003】MRAMのメモリセルは、通常複数の強磁
性体を積層した構造を有する。情報の記録は、メモリセ
ルを構成する複数の強磁性体の磁化の相対配置が、平行
か、反平行であるかを2進の情報“1”、“0”に対応
させて行う。記録情報の書き込みは、各セルの強磁性体
の磁化方向を、クロスストライプ状に配置された書き込
み線に電流を流して生じる電流磁界によって反転させる
ことによって行われる。記録保持時の消費電力は原理的
にゼロであり、また電源を切っても記録保持が行われる
不揮発性メモリである。記録情報の読み出しは、メモリ
セルの電気抵抗が、セルを構成する強磁性体の磁化方向
とセンス電流との相対角、または複数の強磁性層間の磁
化の相対角によって変化する現象、いわゆる磁気抵抗効
果を利用して行う。
An MRAM memory cell usually has a structure in which a plurality of ferromagnetic materials are stacked. Recording of information is performed in accordance with the binary information "1" and "0" whether the relative arrangement of the magnetizations of the plurality of ferromagnetic materials constituting the memory cell is parallel or antiparallel. Writing of recorded information is performed by reversing the magnetization direction of the ferromagnetic material of each cell by a current magnetic field generated by applying a current to a write line arranged in a cross stripe. This is a non-volatile memory in which the power consumption during recording and holding is zero in principle, and the recording and holding are performed even when the power is turned off. Reading of recorded information is a phenomenon in which the electrical resistance of a memory cell changes according to the relative angle between the magnetization direction of a ferromagnetic material constituting the cell and the sense current, or the relative angle of magnetization between a plurality of ferromagnetic layers, a so-called magnetoresistance. Use the effect.

【0004】MRAMは、従来の誘電体を用いた半導体
メモリとその機能を比較すると、(1) 完全な不揮発性で
あり、また1015回以上の書き換え回数が可能であるこ
と。(2) 非破壊読み出しが可能であり、リフレッシュ動
作を必要としないため読み出しサイクルを短くするとと
が可能であること。(3) 電荷蓄積型のメモリセルに比
べ、放射線に対する耐性が強いこと、等の多くの利点を
有している。
[0004] The MRAM is compared with a conventional semiconductor memory using a dielectric material in terms of its function. (1) It is completely non-volatile and can be rewritten 10 15 times or more. (2) Nondestructive reading is possible, and a refresh operation is not required, so that the read cycle can be shortened. (3) It has many advantages such as higher resistance to radiation as compared with charge storage type memory cells.

【0005】MRAMの単位面積あたりの集積度、書き
込み、読み出し時間は、おおむねDRAMと同程度とな
り得ることが予想される。従って不揮発性という大きな
特色を生かし、携帯機器用の外部記録装置、LSI混載
用途、さらにはパーソナルコンピューターの主記憶メモ
リへの応用が期待されている。
It is expected that the degree of integration per unit area of the MRAM, and the writing and reading times may be substantially the same as those of the DRAM. Therefore, taking advantage of the great feature of non-volatility, it is expected to be applied to external recording devices for portable devices, LSI embedded applications, and further to main memory memories of personal computers.

【0006】現在実用化の検討が進められているMRA
Mでは、メモリセルに強磁性トンネル効果(Tunnel Mag
neto-Resistance: 以下TMR効果と略記)を示す素子
を用いている(例えば、ISSCC 2000 Digest Paper pp.
128-131参照)。TMR効果を示す素子(以下TMR素
子と略記)は、主として強磁性層/絶縁層/強磁性層か
らなる三層膜で構成され、電流は絶縁層をトンネルして
流れる。
MRA currently being studied for practical use
In M, the ferromagnetic tunnel effect (Tunnel Mag
neto-Resistance: An element exhibiting the TMR effect is used (for example, ISSCC 2000 Digest Paper pp.
128-131). An element exhibiting the TMR effect (hereinafter abbreviated as a TMR element) is mainly composed of a three-layer film composed of a ferromagnetic layer / insulating layer / ferromagnetic layer, and a current flows through the insulating layer by tunneling.

【0007】トンネル抵抗値は、両強磁性金属層の磁化
の相対角の余弦に比例して変化し、両磁化が反平行の場
合に極大値をとる。例えばNiFe/Co/Al23
Co/NiFeトンネル接合では、50Os以下の低磁
界において25%を越える磁気抵抗変化率が見い出され
ている(例えばIEEE Trans. Mag., 33, 3553 (1997)参
照)。
The tunnel resistance changes in proportion to the cosine of the relative angle between the magnetizations of the two ferromagnetic metal layers, and takes a maximum value when the magnetizations are antiparallel. For example, NiFe / Co / Al 2 O 3 /
In a Co / NiFe tunnel junction, a magnetoresistance ratio exceeding 25% has been found in a low magnetic field of 50 Os or less (see, for example, IEEE Trans. Mag., 33, 3553 (1997)).

【0008】TMR素子の構造としては、磁界感度改善
を目的として、一方の強磁性体に隣接して反強磁性体を
配置し、磁化方向を固着させたいわゆるスピンバルブ構
造のもの(例えばJpn. J. Appl. Phys., 36, L200(199
7)参照)、また磁気抵抗変化率のバイアス依存性を改善
するために、二重のトンネルバリアを設けたものが知ら
れている(例えばJpn. J. Appl. Phys., 36, L1380 (1
997)参照)。
The structure of the TMR element has a so-called spin valve structure in which an antiferromagnetic substance is arranged adjacent to one ferromagnetic substance and the magnetization direction is fixed (for example, Jpn. J. Appl. Phys., 36, L200 (199
7), and a double tunnel barrier is provided to improve the bias dependence of the magnetoresistance ratio (for example, Jpn. J. Appl. Phys., 36, L1380 (1)
997)).

【0009】TMR素子部分の微細加工には、通常フォ
トリソグラフィとArイオンを用いたイオンミリングを
併用した加工プロセスが一般的である。しかしながらイ
オンミリング法は、物理的なスパッタリング法であり、
加工に伴って被加工物質が残渣として、レジストマスク
側面、また加工装置中に再付着するという欠点を有して
いる。
For the fine processing of the TMR element portion, a processing process using both photolithography and ion milling using Ar ions is generally used. However, ion milling is a physical sputtering method,
There is a disadvantage that the material to be processed is reattached as a residue as a result of processing to the side surface of the resist mask or the processing apparatus.

【0010】現在、半導体分野では、化学的ドライエッ
チング(Chemical Dry Etching;以下CDEと略記)、
反応性イオンエッチング(Reactive Ion Etching;以下
RIEと略記)など、化学反応を利用したドライエッチ
ング法が盛んに利用されている。化学反応を利用したS
i、SiO2 等のエッチングでは、被加工物は高い蒸気
圧を有するハロゲン化物として気相のまま除去される。
しかしながら、TMR素子に用いられるFe、Ni、C
o、Cu等の3d遷移金属のハロゲン化物は蒸気圧が低
く、半導体加工に用いられるプロセスをそのまま適用す
るのは困難である。
At present, in the field of semiconductors, chemical dry etching (hereinafter abbreviated as CDE),
A dry etching method using a chemical reaction such as reactive ion etching (hereinafter abbreviated as RIE) is actively used. S using chemical reaction
In the etching of i, SiO 2 or the like, the workpiece is removed as a halide having a high vapor pressure in a gas phase.
However, Fe, Ni, C used for the TMR element
Halides of 3d transition metals such as o and Cu have low vapor pressures, and it is difficult to apply the process used for semiconductor processing as it is.

【0011】また一酸化炭素、アンモニアの混合ガスを
用い、有機金属化合物を形成して化学的なエッチングを
行う方法も考案されているが(例えば日本応用磁気学会
誌、22巻p.1383参照)、化学反応速度が不十分であ
り、反応ガスによる物理的なスパツタリングが混在した
プロセスにならざるを得ない等の問題を有しており、実
用化には至つていない。
A method has been devised in which a mixed gas of carbon monoxide and ammonia is used to form an organometallic compound and perform chemical etching (for example, see Journal of the Japan Society of Applied Magnetics, Vol. 22, p. 1383). In addition, the chemical reaction rate is insufficient, and there is a problem that the process must be a process in which physical spattering by the reaction gas is mixed.

【0012】近年、DRAM、MPU等の製造工程にお
いて、配線遅延の低減、エレクトロマイグレーシヨン耐
性、放熱性の向上を目的として、従来のAl配線に変わ
ってCu配線が多く用いられている。Cuは上述のよう
にAlのエッチングに用いられているハロゲン系の反応
ガスでは化学的なエッチングが難しい。
In recent years, in the manufacturing process of DRAMs, MPUs, and the like, Cu wirings are often used in place of conventional Al wirings for the purpose of reducing wiring delay, improving electromigration resistance, and improving heat dissipation. As described above, it is difficult to chemically etch Cu with a halogen-based reaction gas used for etching Al.

【0013】そこで配線を加工してから層間絶縁膜を堆
積して、平坦化する従来の方法とは全く異なる方法とし
て、埋設型配線形成技術(ダマシン法)が提案されてい
る(例えばIEEE Electron Device Lett. Vol. 14, No.3
pp.129-131 参照)。これは、あらかじめ層間絶縁膜に
配線部分となるトレンチを形成した後に、Cu等の配線
膜を全面成膜し化学的機械研磨法(Chemical Mechanica
l Polishing;以下CMP法と略記)等の方法により平坦
化を行い配線分離を実現する方法である。さらに配線だ
けでなく下部配線への接続孔も同時に金属膜を埋め込む
デュアルダマシン法も知られている。
Therefore, a buried wiring forming technique (damascene method) has been proposed as a method completely different from the conventional method of processing a wiring, depositing an interlayer insulating film, and flattening (for example, IEEE Electron Device). Lett. Vol. 14, No.3
pp.129-131). This is because, after forming a trench to be a wiring portion in an interlayer insulating film in advance, a wiring film of Cu or the like is entirely formed, and a chemical mechanical polishing method (Chemical Mechanica) is used.
l Polishing (hereinafter abbreviated as CMP method) and the like to realize wiring separation by flattening. Further, a dual damascene method is known in which not only the wiring but also the connection hole to the lower wiring is simultaneously filled with a metal film.

【0014】これらのダマシン法は、配線、接続孔等の
受動素子に対して主に適用されているものである。能動
素子に対する適用例としては、例えばMOSトランジス
タのゲート部をダマシン法により作成するダマシンゲー
ト構造トランジスタが知られている。しかしメモリ素子
部分のダマシン法を用いた製造方法は現在のところ知ら
れていない。
These damascene methods are mainly applied to passive elements such as wiring and connection holes. As an example of application to an active element, for example, a damascene gate structure transistor in which a gate portion of a MOS transistor is formed by a damascene method is known. However, a manufacturing method using a damascene method for a memory element portion is not known at present.

【0015】一方、TMR素子をMRAMに応用する場
合、その両端の電極をデータ線、選択トランジスタ等の
外部回路に接続する必要がある。特にTMR素子は縦型
構造のため、その上部電極を外部配線に接続する際に
は、絶縁膜による素子分離が必須となる。
On the other hand, when the TMR element is applied to an MRAM, it is necessary to connect electrodes at both ends to external circuits such as a data line and a selection transistor. In particular, since the TMR element has a vertical structure, when the upper electrode is connected to an external wiring, element isolation by an insulating film is indispensable.

【0016】絶縁膜には配線接続のためのコンタクト孔
が形成される。コンタクト孔の形成法としては、(1) レ
ジストマスクを用い反応性化学エッチング等による絶縁
体のエッチング、(2) 素子加工に用いたレジストを残し
たまま絶縁膜を成膜し、その後溶剤等でレジストを剥離
(自己整合プロセス)、の二つが主に用いられている。
A contact hole for wiring connection is formed in the insulating film. The contact holes can be formed by (1) etching the insulator by reactive chemical etching using a resist mask, (2) forming an insulating film while leaving the resist used for device processing, and then using a solvent or the like. Stripping of resist (self-alignment process) is mainly used.

【0017】しかしながら(1) の方法では、この工程で
のマスク合わせ余裕が素子の最小加工寸法を規定し、微
細化に難があること、また(2) の方法では、微細化が進
展し、フォトレジスト厚みと素子寸法が同程度になると
レジストの剥離が困難になる等の欠点を有している。
However, in the method (1), the mask alignment margin in this step defines the minimum processing size of the element, and there is difficulty in miniaturization. In the method (2), miniaturization progresses, When the thickness of the photoresist and the element dimensions are almost the same, there are disadvantages such as difficulty in removing the resist.

【0018】[0018]

【発明が解決しようとする課題】上述のように、従来M
RAM等に用いられる磁気抵抗素子の微細加工方法とし
ては、フォトリソグラフィとAr等を用いたイオンミリ
ング法が主に用いられていた。しかしながら、物理的な
スパッタリング法であるイオンミリング法では、加工に
伴つて被加工物質が残渣として、レジストマスク側面、
また加工装置中に再付着し、素子の特性劣化、歩留まり
低下を引き起こすという欠点を有している。
As described above, the conventional M
As a fine processing method of a magnetoresistive element used for a RAM or the like, photolithography and an ion milling method using Ar or the like have been mainly used. However, in the ion milling method, which is a physical sputtering method, the material to be processed is left as a residue with the processing, and the resist mask side surface,
In addition, they have the disadvantage that they re-adhere to the processing equipment and cause deterioration of the characteristics of the element and a decrease in the yield.

【0019】本発明はこのような課題に対処するために
なされたものであり、イオンミリング法等の物理的スパ
ツタリングによるエッチング法の使用を極力抑え、また
構造上新たな利点を有する磁気抵抗素子を提供すること
を目的としている。
SUMMARY OF THE INVENTION The present invention has been made to address such problems, and minimizes the use of an etching method by physical sputtering, such as an ion milling method, and provides a magnetoresistive element having new structural advantages. It is intended to provide.

【0020】[0020]

【課題を解決するための手段】本発明は、GMR(Gian
t Magneto-resistance)、TMR(Tunneling Magneto-
resistance)素子を用いたMRAMの磁気素子部分の製
造工程において、イオンミリング法等の物理的スパッタ
リングによるエッチング法の使用を極力抑えることがで
きる磁気素子の構造と、その製造法を実現したものであ
る。
SUMMARY OF THE INVENTION The present invention relates to a GMR (Gian
t Magneto-resistance), TMR (Tunneling Magneto-resistance)
resistance) A magnetic element structure capable of minimizing the use of an etching method by physical sputtering such as an ion milling method in a manufacturing process of a magnetic element portion of an MRAM using an element, and a method of manufacturing the magnetic element. .

【0021】本発明の磁気抵抗効果素子は、下部電極の
表面に形成された第1の絶縁層と、前記第1の絶縁層に
形成され前記下部電極の表面に至る開口と、前記開口内
に前記開口の側壁から離れて形成された前記下部電極に
接続する磁気抵抗効果膜と、前記開口の側壁と前記磁気
抵抗効果膜との間に形成された第2の絶縁層と、前記磁
気抵抗効果膜に接続する上部電極とを具備してなること
を特徴とする。
The magnetoresistive element of the present invention has a first insulating layer formed on the surface of a lower electrode, an opening formed on the first insulating layer and reaching the surface of the lower electrode, A magnetoresistive film connected to the lower electrode formed apart from the side wall of the opening, a second insulating layer formed between the side wall of the opening and the magnetoresistive effect film, And an upper electrode connected to the film.

【0022】本発明の磁気抵抗効果素子の製造方法は、
第1の絶縁層とハードマスク層がこの順に積層された下
部電極を準備し、前記ハードマスク層に開口を形成し、
この開口が形成されたハードマスク層をマスクにした等
方性エッチングにより、前記第1の絶縁層を前記下部電
極に達するまで選択的に除去し、前記開口を通じて露出
された前記下部電極の上面に磁気抵抗効果膜を形成し、
前記第1の絶縁膜の凹部に第2の絶縁膜を堆積して前記
磁気抵抗膜を埋め込み、前記磁気抵抗効果膜の上面電極
が露出するまで前記第1と第2の絶縁膜を平面的に除去
し、前記磁気抵抗効果膜の上面コンタクト電極に接続す
る上部電極を形成することを特徴とする。
The method for manufacturing a magnetoresistive element of the present invention comprises:
Preparing a lower electrode in which a first insulating layer and a hard mask layer are stacked in this order, forming an opening in the hard mask layer,
The first insulating layer is selectively removed by isotropic etching using the hard mask layer in which the opening is formed as a mask until the first insulating layer reaches the lower electrode, and the upper surface of the lower electrode exposed through the opening is removed. Forming a magnetoresistive film,
A second insulating film is deposited in the concave portion of the first insulating film to fill the magnetoresistive film, and the first and second insulating films are planarized until the upper electrode of the magnetoresistive film is exposed. Removing the upper electrode to be connected to the upper contact electrode of the magnetoresistive film.

【0023】また、本発明の他の磁気抵抗効果素子の製
造方法は、第1の絶縁層が上面に形成された下部電極を
準備し、前記第1の絶縁層に前記下部電極にほぼ達する
平面内に閉じた構造を持つトレンチを形成し、このトレ
ンチに強磁性膜を埋め込み、前記強磁性膜に囲まれた前
記第1の絶縁層を選択的に除去して、前記下部電極の上
面を露出する開口を形成し、前記開口を通じて露出され
た前記下部電極の上面に磁気抵抗効果膜を形成し、前記
開口を通じて第2の絶縁膜を堆積し、前記磁気抵抗効果
膜の上面コンタクト電極が露出するまで前記第1と第2
の絶縁膜および強磁性膜を平面的に除去し、前記磁気抵
抗効果膜の上面コンタクト電極に接続する上部電極を形
成することを特徴とする。
According to another method of manufacturing a magnetoresistive element of the present invention, a lower electrode having a first insulating layer formed on an upper surface is prepared, and a plane substantially reaching the lower electrode is provided on the first insulating layer. A trench having a closed structure is formed therein, a ferromagnetic film is buried in the trench, and the first insulating layer surrounded by the ferromagnetic film is selectively removed to expose an upper surface of the lower electrode. Forming an opening, forming a magnetoresistive film on the upper surface of the lower electrode exposed through the opening, depositing a second insulating film through the opening, and exposing the upper contact electrode of the magnetoresistive film. Up to the first and second
The insulating film and the ferromagnetic film are planarly removed to form an upper electrode connected to the upper contact electrode of the magnetoresistive film.

【0024】また、本発明のさらに他の磁気抵抗効果素
子の製造方法は、下部電極上に第1の絶縁層を形成し、
所定の断面において前記下部電極に略達する2つの溝を
前記第1の絶縁層に形成し、前記2つの溝に強磁性膜を
埋め込み、前記2つの溝に挟まれた前記第1の絶縁層を
選択的に除去して前記下部電極の上面に到る開口を形成
し、前記開口内の前記下部電極の上面に磁気抵抗効果膜
を形成し、前記磁気抵抗効果膜の側壁と前記開口の側壁
との間に第2の絶縁層を形成し、前記磁気抵抗効果膜及
び前記第1及び第2の絶縁層の上面を略同一面とした後
に、前記磁気抵抗効果膜に接続する上部電極を形成する
ことを特徴とする。
According to still another method of manufacturing a magnetoresistive element of the present invention, a first insulating layer is formed on a lower electrode,
Two grooves substantially reaching the lower electrode in a predetermined cross section are formed in the first insulating layer, a ferromagnetic film is embedded in the two grooves, and the first insulating layer sandwiched between the two grooves is formed. Selectively removing to form an opening reaching the upper surface of the lower electrode, forming a magnetoresistive film on the upper surface of the lower electrode in the opening, forming a side wall of the magnetoresistive film and a side wall of the opening; A second insulating layer is formed between the first and second insulating layers, and after the upper surfaces of the magnetoresistive film and the first and second insulating layers are made substantially flush with each other, an upper electrode connected to the magnetoresistive film is formed. It is characterized by the following.

【0025】[0025]

【発明の実施の形態】前項において述べた磁気抵抗効果
膜素子のいずれにおいても、開口の側壁に接して形成さ
れ、かつ磁気抵抗効果膜から離間して形成された、前記
磁気抵抗膜よりも大きな保磁力を有する強磁性膜、ある
いは磁気抵抗膜より高い透磁率を有する強磁性膜のいず
れかを更に具備することができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In any of the magnetoresistive film elements described in the preceding paragraph, the magnetoresistive film element formed in contact with the side wall of the opening and spaced apart from the magnetoresistive film is larger than the magnetoresistive film. Either a ferromagnetic film having a coercive force or a ferromagnetic film having a higher magnetic permeability than the magnetoresistive film can be further provided.

【0026】本発明における望ましい形態は以下の通り
である。 (1) 磁気抵抗効果膜は、一層のトンネルバリア乃至非磁
性層を持ち、一トンネルバリア乃至非磁性層の片側には
Fe、Ni、Coを含む強磁性合金又は多層膜とPtM
n等反強磁性体薄膜を少なくても一層含む高保磁力層と
が積層された固着層と、もう一端にはFe、Ni、Co
を含む強磁性合金又は多層膜とからなる記録層を配置し
たスピンバルブ構造であること。
Preferred embodiments of the present invention are as follows. (1) The magnetoresistive effect film has one layer of tunnel barrier or non-magnetic layer, and one side of one tunnel barrier or non-magnetic layer and a ferromagnetic alloy or a multilayer film containing Fe, Ni, Co and PtM
n, a pinned layer in which a high coercivity layer containing at least one antiferromagnetic thin film is laminated, and Fe, Ni, Co on the other end.
A spin-valve structure in which a recording layer comprising a ferromagnetic alloy or a multilayer film containing

【0027】(2) 磁気抵抗効果膜は、二層のトンネルバ
リア乃至非磁性層を持ち、トンネルバリア乃至非磁性層
の両側にはFe、Ni、Coを含む強磁性合金又は強磁
性多層膜とPtMn等反強磁性体薄膜を少なくても一層
含む高保磁力層とが積層された固着層と、トンネルバリ
アに挟まれた中間層にはFe、Ni、Coを含む強磁性
合金又は多層膜とからなる記録層を配置したデュアルス
ピンバルブ構造であること。
(2) The magnetoresistive film has two layers of tunnel barrier or non-magnetic layer, and a ferromagnetic alloy or a ferromagnetic multilayer film containing Fe, Ni and Co on both sides of the tunnel barrier or non-magnetic layer. A pinned layer in which a high coercivity layer containing at least one antiferromagnetic thin film such as PtMn is laminated, and a ferromagnetic alloy or multilayer containing Fe, Ni, and Co as an intermediate layer sandwiched between tunnel barriers. A dual spin valve structure in which a recording layer is disposed.

【0028】(3) 下部電極上に形成される絶縁膜として
は、SiO2 、SiO、HSQ(hydrogen si1sesquiox
ane)、MSQ(methylsesquioxane)、リン添加ガラ
ス、Al2 3 、Si3 4 が適当であるが、絶縁機能
を有するものであれば物質種は限定されない。配線間容
量を低減することを考えると低誘電率物質が好ましい。
またその成膜法に関しては、スパッタ法、CVD法、塗
布法等が適当であるが、特にその方法には限定されな
い。
(3) As the insulating film formed on the lower electrode, SiO 2 , SiO, HSQ (hydrogen sisesquiox) may be used.
ane), MSQ (methylsesquioxane), phosphorus-doped glass, Al 2 O 3 , and Si 3 N 4 are suitable, but the material type is not limited as long as it has an insulating function. In view of reducing the capacitance between wirings, a low dielectric constant material is preferable.
As the film forming method, a sputtering method, a CVD method, a coating method and the like are suitable, but the method is not particularly limited.

【0029】(4) 配線上の前記絶縁膜を選択的に除去す
る方法としては、ハロゲン系ガス、フロロカーボン系ガ
スを用いたCDE、RIEが適当であるが、当該作用を
有する方法であれば方法の詳細、また反応性ガス種は限
定されない。ただし素子領域に対する寸法変換差を低減
するためには、高アスペクト比の凹部エッチングが可能
な特性を有しているエッチング法が好ましい。エッチン
グ時のマスクとしては、有機分子重合体を用いたマスク
の他、いわゆるリフトオフ法によりパターンを転写した
金属、誘電体からなるハードマスクを用いても良い。マ
スク上へのパターン転写はフォトリソグラフィ、電子線
描画等従来公知のリソグラフィ技術を用いればよい。
(4) As a method for selectively removing the insulating film on the wiring, CDE and RIE using a halogen-based gas and a fluorocarbon-based gas are appropriate. And the reactive gas species are not limited. However, in order to reduce the dimensional conversion difference with respect to the element region, it is preferable to use an etching method which has a characteristic capable of etching a concave portion with a high aspect ratio. As a mask at the time of etching, in addition to a mask using an organic molecular polymer, a hard mask made of a metal or a dielectric to which a pattern is transferred by a so-called lift-off method may be used. For pattern transfer onto the mask, a conventionally known lithography technique such as photolithography or electron beam drawing may be used.

【0030】(5) 凹部が開孔した下部電極上に磁気抵抗
効果膜を形成する方法としては、スパッタ法、蒸着法、
CVD法等の気相成長法が適当である。凹部への平坦な
埋め込みを実現するためには、例えばロングスロースパ
ッタ法、コリメートスパッタ法等従来技術に対して改良
を加えた方法が適当である。いずれも膜形成、凹部への
平坦な埋め込み作用を有する方法であれば方法の詳細は
限定されない。
(5) As a method for forming a magnetoresistive film on the lower electrode having the concave portion formed therein, a sputtering method, a vapor deposition method,
A vapor phase growth method such as a CVD method is suitable. In order to realize the flat embedding in the concave portion, a method obtained by improving the prior art such as a long throw sputtering method and a collimated sputtering method is appropriate. In any case, details of the method are not limited as long as the method has a film forming action and a flat filling action in the concave portion.

【0031】磁気抵抗効果膜に複数の金属、合金からな
る積層膜を用いることは素子の機能向上の面から好まし
い形態である。これらの異なる物質種からなる磁気抵抗
効果膜の形成については、それそれ最適な形成法を適宜
選択して用いることが望ましい。
The use of a laminated film made of a plurality of metals and alloys for the magnetoresistive effect film is a preferred mode from the viewpoint of improving the function of the element. Regarding the formation of a magnetoresistive film composed of these different types of materials, it is desirable to select and use an optimal formation method as appropriate.

【0032】(6) 磁気抵抗効果膜、絶縁膜の一部を除去
して、凹部中に材料膜を残置させ素子分離を行う方法と
しては、CMP法が最適である。その際の研磨剤、研磨
条件、終点検出法等に関しては、本発明で限定するもの
ではない。なお当該作用を有する方法であれば、CMP
法以外に、エッチバック法、化学的除去法等の方法も可
能である。
(6) The CMP method is optimal as a method for removing a part of the magnetoresistive film and the insulating film and leaving the material film in the concave portion to perform element isolation. The polishing agent, polishing conditions, end point detection method and the like at that time are not limited by the present invention. In addition, if it is a method having the action, CMP
In addition to the method, a method such as an etch-back method and a chemical removal method is also possible.

【0033】(7) 素子分離後、上部配線の形成工程まで
には、別途任意の工程を付加しても良い。
(7) After element isolation, an optional step may be additionally provided before the step of forming the upper wiring.

【0034】本発明の磁気抵抗素子では、その製造過程
において、イオンミリング法等の物理的スパッタリング
によるエッチングの使用を最小限とすることが可能であ
る。従つて、以下のような優れた特徴を有する。
In the magnetoresistive element of the present invention, it is possible to minimize the use of etching by physical sputtering such as ion milling in the manufacturing process. Therefore, it has the following excellent features.

【0035】(1) 物理的スパッタリングによるエッチン
グでは、加工に伴って被加工物質が残渣としてウエハ
中、また加工装置中に再付着する。これらはウエハの特
性劣化、歩留まり低下の原因となり好ましくない。縦型
磁気抵抗素子の場合、素子側面への再付着が素子特性へ
致命的な損傷を与える。本発明では、このような再付着
に関わる問題を極力排除することが可能である。
(1) In the etching by physical sputtering, a substance to be processed is attached to a wafer and a processing apparatus as a residue as a result of the processing. These are undesirable because they cause deterioration of wafer characteristics and yield. In the case of a vertical type magnetoresistive element, reattachment to the side surface of the element causes fatal damage to element characteristics. In the present invention, it is possible to eliminate such a problem relating to the reattachment as much as possible.

【0036】(2) 物理的スパッタリングによるエッチン
グプロセスで、素子近傍への再付着を低減するために
は、スパッタリングに用いるイオンビームを基板法線に
対して傾けて入射する方法が多く用いられる。しかしな
がらこのような斜入射によるイオンビームエツチングで
は、加工後の素子側面角は数十度に及ぷテーパー角を持
つ。また側面角度はビーム入射角、マスク側面傾き、マ
スク厚さに依存して変化するため、プロセスにより寸法
変換差が異なる結果となる。磁気抵抗効果膜の抵抗値は
膜の底面積に依存するため、寸法変換差のばらつきはそ
のまま素子特性のばらつきにつながる。本発明では、素
子領域をCDE、RIE等により精度良く規定できるた
めこのような特性ばらつきを排除できる。
(2) In an etching process by physical sputtering, in order to reduce reattachment to the vicinity of the element, a method of injecting an ion beam used for sputtering at an angle with respect to a substrate normal line is often used. However, in such ion beam etching by oblique incidence, the element side angle after processing has a taper angle of several tens degrees. Further, since the side surface angle changes depending on the beam incident angle, the mask side surface inclination, and the mask thickness, a dimensional conversion difference differs depending on the process. Since the resistance value of the magnetoresistive film depends on the bottom area of the film, the variation in the dimensional conversion difference directly leads to the variation in device characteristics. In the present invention, since the element region can be accurately defined by CDE, RIE, or the like, such a characteristic variation can be eliminated.

【0037】(3) イオンミリング法のような荷電粒子を
伴うエッチング法で磁気抵抗効果膜を加工した場合、絶
縁膜部分の静電破壊が素子特性劣化の原因となる。本発
明では、磁気抵抗素子の加工から荷電粒子を伴う加工プ
ロセスを極力排除することができるため、かかる問題を
軽減することができる。
(3) When a magnetoresistive film is processed by an etching method involving charged particles such as an ion milling method, electrostatic breakdown of an insulating film portion causes deterioration of device characteristics. In the present invention, since the processing involving charged particles can be eliminated as much as possible from the processing of the magnetoresistive element, such a problem can be reduced.

【0038】以下本発明の実施の形態を図面を用いて説
明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0039】(第1の実施形態)図1は本発明の第1の
実施形態に係る磁気抵抗素子周辺部を模式的に示した断
面図である。図中、10は基部絶縁層、11は下部電
極、21は第1の絶縁層、31は後述の積層膜からなる
磁気抵抗効果膜、41は第2の絶縁層、51は上部電極
である。図示のように本実施形態の磁気抵抗効果素子で
は、磁気抵抗効果膜31は第1の絶縁層21に形成され
下部電極11の表面に至る凹部21a内に形成されてい
る。磁気抵抗効果膜31は下部電極11、上部電極51
と電気的に接続しており、膜面垂直方向に電流が流れ
る。
(First Embodiment) FIG. 1 is a sectional view schematically showing a peripheral portion of a magnetoresistive element according to a first embodiment of the present invention. In the drawing, reference numeral 10 denotes a base insulating layer, 11 denotes a lower electrode, 21 denotes a first insulating layer, 31 denotes a magnetoresistive film formed of a laminated film described later, 41 denotes a second insulating layer, and 51 denotes an upper electrode. As shown in the figure, in the magnetoresistive element of the present embodiment, the magnetoresistive film 31 is formed in the first insulating layer 21 and is formed in the concave portion 21 a reaching the surface of the lower electrode 11. The magnetoresistive film 31 includes the lower electrode 11 and the upper electrode 51.
Are electrically connected to each other, and a current flows in a direction perpendicular to the film surface.

【0040】また凹部21aは第2の絶縁層41で充填
されている。凹部21aの底面のサイズは、磁気抵抗効
果膜31のサイズにほぼ等しい。また第1の絶縁層11
と第2の絶縁層41の上面は同一平面にあり、かつ上部
電極51底面とも一致している。
The recess 21a is filled with a second insulating layer 41. The size of the bottom surface of the recess 21 a is substantially equal to the size of the magnetoresistive film 31. Also, the first insulating layer 11
And the upper surface of the second insulating layer 41 are on the same plane, and also coincide with the bottom surface of the upper electrode 51.

【0041】次に図2、図3を用いて本実施形態の磁気
抵抗素子の製造法について詳述する。図2は本発明の第
1の実施形態に係る磁気抵抗素子の製造過程を模式的に
示した断面図である。
Next, a method of manufacturing the magnetoresistive element of this embodiment will be described in detail with reference to FIGS. FIG. 2 is a sectional view schematically showing a manufacturing process of the magnetoresistive element according to the first embodiment of the present invention.

【0042】まず、基部絶縁層10上の下部電極11
(Ti(5nm)/TiN(5nm)/Ta(20n
m)からなる積層膜)を被覆するように膜厚200nm
のSiO 2 からなる第1の絶縁層21をプラズマCVD
法により堆積する。さらにその後、膜厚10nmの非感
光性樹脂層22をスピンコートで、さらに膜厚100n
mのSiからなるハードマスク層23をスパッタ
法で堆積する。さらにフォトレジスト24の塗布と露
光、現像工程によりフォトレジスト24に埋め込み部分
を規定する開口部24aを形成する(図2(a))。
First, the lower electrode 11 on the base insulating layer 10
(Ti (5 nm) / TiN (5 nm) / Ta (20 n
m) to a thickness of 200 nm so as to cover the
SiO TwoPlasma insulating layer 21 made of
It is deposited by the method. After that, a 10 nm thick non-sensitive
The optical resin layer 22 is spin-coated, and further has a film thickness of 100 n.
m Si3N4Hard mask layer 23 made of
It is deposited by the method. In addition, application and exposure of photoresist 24
Embedded part in photoresist 24 by light and development process
Is formed (FIG. 2A).

【0043】次に、フロロカーボン系の反応ガス、例え
ばC4 8 とCOの混合ガスを用いたRIEによりハー
ドマスク層23、次にO2 ガスを用いたRIEにより非
感光性樹脂層22を第1の絶縁層21に達するまでエッ
チングする。この例で挙げたように、ハードマスク層2
3と非感光性樹脂層22に各開口部23a,22aを形
成するためには、第1の絶縁膜21との間に十分な選択
比を得られる材料及び反応ガスを組み合わせることが好
ましい。エッチング後フォトレジスト24は溶剤により
除去する(図2(b))。
Next, the hard mask layer 23 is formed by RIE using a fluorocarbon-based reaction gas, for example, a mixed gas of C 4 F 8 and CO, and then the non-photosensitive resin layer 22 is formed by RIE using O 2 gas. Etching is performed until the first insulating layer 21 is reached. As mentioned in this example, the hard mask layer 2
In order to form the openings 23a, 22a in the third insulating film 22 and the non-photosensitive resin layer 22, it is preferable to combine a material and a reactive gas that can obtain a sufficient selection ratio with the first insulating film 21. After the etching, the photoresist 24 is removed by a solvent (FIG. 2B).

【0044】次に、第1の絶縁層21をダウンフロー式
のCDE装置を利用しCF4 +H2混合ガスを用いて下
部電極11に達するまでエッチングする。ここでRIE
を用いないのは、エッチング反応を等方的に行わせるた
めであって、これにより第1の絶縁層21には図2
(c)に示すようなワインカップ状の凹部21aが形成
される。このような形状となるのは反応が開口部から同
心円状に進行するためである。なお凹部21aを形成す
るためには、第1の絶縁層21と下部電極11との間に
十分な選択比を得られる材料及び反応ガスを組み合わせ
ることが好ましい。
Next, the first insulating layer 21 is etched by using a mixed gas of CF 4 + H 2 until reaching the lower electrode 11 using a down-flow type CDE apparatus. Here RIE
Is not used in order to cause the etching reaction to be performed isotropically.
A wine cup-shaped recess 21a is formed as shown in FIG. This shape is because the reaction proceeds concentrically from the opening. In order to form the concave portion 21a, it is preferable to combine a material and a reactive gas that can obtain a sufficient selectivity between the first insulating layer 21 and the lower electrode 11.

【0045】第1の絶縁層21への凹部21a開口後、
この試料を成膜用の真空装置(不図示)にマウントし、
表面清浄化のためArイオンによるクリ−ニングを行
う。本実施形態では、磁気抵抗効果膜31にトンネル磁
気抵抗効果膜を用いているが、この磁気抵抗効果膜31
を積層するために、コリメータを備えた超高真空スパッ
タ装置を成膜に用いた。スパッタターゲットとウエハと
の距離は約40cm離れており、いわゆるロングスロー
スパッタを実現している。
After opening the concave portion 21a in the first insulating layer 21,
This sample is mounted on a vacuum device (not shown) for film formation,
Cleaning with Ar ions is performed for surface cleaning. In the present embodiment, a tunnel magnetoresistive film is used as the magnetoresistive film 31.
Was used for film formation using an ultra-high vacuum sputtering apparatus equipped with a collimator. The distance between the sputter target and the wafer is about 40 cm apart, realizing so-called long throw sputtering.

【0046】なお、図3(a)に示すように本実施形態
では、ハードマスク層23の開口部23aが入射スパッ
タ粒子に対するコリメータとして機能する。コリメータ
としての特性は開口部寸法と膜厚との比に依存して変化
するため、それら開口部寸法と膜厚を制御することによ
り磁気抵抗効果膜の堆積形状を制御することが可能であ
る。このように製造過程における素子構造が、コリメー
ト機能を有していることは本発明の大きな利点である。
In this embodiment, as shown in FIG. 3A, the opening 23a of the hard mask layer 23 functions as a collimator for incident sputtered particles. Since the characteristics of the collimator change depending on the ratio between the opening size and the film thickness, it is possible to control the deposited shape of the magnetoresistive film by controlling the opening size and the film thickness. It is a great advantage of the present invention that the element structure in the manufacturing process has a collimating function.

【0047】磁気抵抗効果膜31の下部電極301はN
iFe(5nm)/PtMn(10nm)/Co(3n
m)からなる三層膜、上部電極303はCo(3nm)
単層膜からなり、それそれスパッタ法により堆積した。
接合バリア302はアモルファスAl2 3 からなり、
膜厚1nmのAlをスパッタ法で堆積後、酸素プラズマ
に接触させ形成した。上部電極303の堆積後、さらに
コンタクトメタル304として膜厚50nmのTaをス
パッタ法により堆積した(図3(a))。
The lower electrode 301 of the magnetoresistive film 31 is N
iFe (5 nm) / PtMn (10 nm) / Co (3n
m), and the upper electrode 303 is made of Co (3 nm).
It consisted of a single layer film, and each was deposited by a sputtering method.
The junction barrier 302 is made of amorphous Al 2 O 3 ,
After depositing Al with a thickness of 1 nm by a sputtering method, it was formed in contact with oxygen plasma. After the deposition of the upper electrode 303, Ta having a thickness of 50 nm was further deposited as a contact metal 304 by a sputtering method (FIG. 3A).

【0048】その後、真空装置から取り出し、溶剤を用
いて樹脂層22を溶解してハードマスク層23及びハー
ドマスク上の堆積物31´(301〜304)を除去す
る(図3(b))。なお、堆積物31´は磁気抵抗効果
膜31形成時に同時に堆積さ、これと同じ層構造を有す
る積層膜である。
Then, the hard mask layer 23 and the deposits 31 '(301 to 304) on the hard mask are removed by dissolving the resin layer 22 using a solvent (FIG. 3B). The deposit 31 'is a laminated film having the same layer structure as that deposited at the same time as the formation of the magnetoresistive film 31.

【0049】この後、まず全面に第2の絶縁層41とし
てAl2 を膜厚500nm堆積し、磁気抵抗効果膜
31を完全に被覆した後、平坦化レジスト(不図示)+
RIE、及びCMPを用いたエッチバックにより磁気抵
抗効果膜31のコンタクトメタル304に達するまで全
体をエッチングする。本実施形態では、コンタクトメタ
ル304上部は第1の絶縁層21を超えて形成されるこ
とはない。これにより本発明の特徴である、第1の絶縁
層と第2の絶縁層の上面が同一平面上にある構造が形成
される(図3(c))。
After that, first, a 500 nm-thick Al 2 O 3 is deposited as a second insulating layer 41 on the entire surface, and the magnetoresistive film 31 is completely covered. Then, a flattening resist (not shown) +
The whole is etched until it reaches the contact metal 304 of the magnetoresistive effect film 31 by etch back using RIE and CMP. In the present embodiment, the upper portion of the contact metal 304 is not formed beyond the first insulating layer 21. Thereby, a structure in which the upper surfaces of the first insulating layer and the second insulating layer are on the same plane, which is a feature of the present invention, is formed (FIG. 3C).

【0050】上部電極51はTi(5nm)/TiN
(5nm)/Al(300)nm/TiN(5nm)か
らなり、スパッタ法により全面に堆積した後、フォトリ
ソグラフィとRIEにより配線パターンを形成した(図
3(d))。
The upper electrode 51 is made of Ti (5 nm) / TiN
(5 nm) / Al (300) nm / TiN (5 nm). After being deposited over the entire surface by a sputtering method, a wiring pattern was formed by photolithography and RIE (FIG. 3D).

【0051】本実施形態では、コンタクトメタル304
に達するまで第2の絶縁層41及び第1の絶縁層21を
除去することで、コンタクトのための接続孔を形成する
こと無しに、自己整合的にコンタクトメタル304の接
続面が露出される。すなわち従来行われてきたCMP法
による表面平坦化後の層間絶縁膜形成、接続孔形成を省
略することができる。
In this embodiment, the contact metal 304
By removing the second insulating layer 41 and the first insulating layer 21 until the contact reaches, the connection surface of the contact metal 304 is exposed in a self-aligned manner without forming a connection hole for a contact. That is, it is possible to omit the formation of the interlayer insulating film and the formation of the connection holes after the surface flattening by the conventional CMP method.

【0052】本実施形態のように、第1の絶縁層と第2
の絶縁層とで異なる材質のものを用いることができるの
は、本発明の大きな特徴である。すなわち第2の絶縁層
は磁気抵抗効果膜近傍にのみ局在して存在しているのに
対して、第1の絶縁層は試料全面に広がっている。従っ
てそれそれの機能を構造に即して最適化することによ
り、素子機能をより向上させることが可能である。
As in the present embodiment, the first insulating layer and the second
It is a great feature of the present invention that different materials can be used for the insulating layer. That is, the second insulating layer exists locally only near the magnetoresistive film, whereas the first insulating layer extends over the entire surface of the sample. Therefore, by optimizing each function according to the structure, it is possible to further improve the element function.

【0053】第1の絶縁膜と第2の絶縁膜との組み合わ
せとしては例えば次のようなものが考えられる。 (1) 第1の絶縁層:HSQ等の低誘電率材料、第2の絶
縁層:Si、Al2 3 等高密度材料。 磁気抵抗効果素子近傍には磁気抵抗効果素子からの金属
拡散を防ぐため、Si 3 4 、Al2 3 等高密度材料
を用いることが好ましい。しかしこれらの材料は誘電率
が高いため、配線間容量を増大させる原因になる。従っ
て本発明のように素子近傍のみ高密度高誘電率材料を用
い、それ以外の部分には低誘電率材料を用いれば、素子
性能を損なうことなく、金属拡散による劣化を防止する
ことが可能となる。
Combination of first insulating film and second insulating film
For example, the following can be considered. (1) First insulating layer: low dielectric constant material such as HSQ, second insulating layer
Edge layer: Si3N4, AlTwoOThreeEtc. High density material. Near the magneto-resistance effect element, metal from the magneto-resistance effect element
Si to prevent diffusion ThreeNFour, AlTwo0ThreeHigh density material
It is preferable to use But these materials have a dielectric constant
Is high, causing an increase in the capacitance between wirings. Follow
As in the present invention, a high-density high-permittivity material is
If low dielectric constant material is used for other parts,
Prevent degradation due to metal diffusion without compromising performance
It becomes possible.

【0054】(2) 第1の絶縁層:HSQ等の低誘電率材
料、第2の絶縁層:フェライト等の強磁性絶縁材料。
(2) First insulating layer: low dielectric constant material such as HSQ, and second insulating layer: ferromagnetic insulating material such as ferrite.

【0055】MRAMのように多数個の磁気抵抗素子を
集積した素子では、磁気抵抗素子間の磁気的な干渉が問
題となる場合がある。また素子の使用環境としては外部
磁界が外乱として働く場合がある。それら対策として
は、磁気抵抗素子近傍に軟磁性体を配置し、磁気シール
ドとしての機能を持たせることが有効である。例えばフ
ェライト等の酸化物強磁性体は、このような磁気シール
ド材として適している。
In an element such as an MRAM in which a large number of magneto-resistive elements are integrated, magnetic interference between the magneto-resistive elements may cause a problem. In some cases, an external magnetic field acts as a disturbance as an environment in which the element is used. As a countermeasure, it is effective to dispose a soft magnetic material near the magnetoresistive element to have a function as a magnetic shield. For example, an oxide ferromagnetic material such as ferrite is suitable as such a magnetic shielding material.

【0056】しかしこれらの材料は誘電率が高いため配
線間容量を増大させる原因になる。従って本発明のよう
に素子近傍のみ強磁性絶縁材料を用い、それ以外の部分
には低誘電率材料を用いれば、素子性能を損なうことな
く、磁気的な干渉、外乱を防止することが可能となる。
However, since these materials have a high dielectric constant, they cause an increase in capacitance between wirings. Therefore, by using a ferromagnetic insulating material only in the vicinity of the element and using a low dielectric constant material in other parts as in the present invention, it is possible to prevent magnetic interference and disturbance without impairing the element performance. Become.

【0057】(第2の実施形態)図4、図5は本発明の
第2の実施形態に係かる磁気抵抗効果素子の製造工程を
段階的に示した素子断面図である。本実施形態の基本的
な製造工程は第1の実施形態と同一であり、同一箇所に
は同一番号を付してその詳細な説明は省略する。
(Second Embodiment) FIGS. 4 and 5 are sectional views showing the steps of manufacturing a magnetoresistive element according to a second embodiment of the present invention step by step. The basic manufacturing process of this embodiment is the same as that of the first embodiment, and the same portions are denoted by the same reference numerals and detailed description thereof will be omitted.

【0058】第1の実施形態の図2(a)の工程と同様
にして、ハードマスク層23の上に開口部24aを有す
るフォトレジスト24を形成する(図4(a))。次に
RIEにより、ハードマスク層23、樹脂層22、第1
の絶緑層21を貫通して下部電極11の上面まで及ぶ開
口部24a´を形成する(図4(b))。
A photoresist 24 having an opening 24a is formed on the hard mask layer 23 in the same manner as in the step of FIG. 2A of the first embodiment (FIG. 4A). Next, the hard mask layer 23, the resin layer 22, the first
An opening 24a 'penetrating through the green layer 21 and reaching the upper surface of the lower electrode 11 is formed (FIG. 4B).

【0059】このような構造で、第1の絶縁層21を等
方エッチングすると、エッチング領域は開口部24a´
から外側に向けて広がり、結果として、ハードマスク層
23の開口部寸法に比べ大きな開口寸法を持つ凹部21
a´が形成される(図5(a))。
When the first insulating layer 21 is isotropically etched in such a structure, the etched region becomes the opening 24a '.
From the outside, and as a result, the recess 21 having an opening size larger than the opening size of the hard mask layer 23.
a 'is formed (FIG. 5A).

【0060】次に、コリメータ装置を備えた超高真空ス
パッタ装置を用いて磁気抵抗効果膜31を形成し(図5
(b))、その後真空装置から取り出し、溶剤を用いて
樹脂層22を溶解し、ハードマスク層23およびハード
マスク上の堆積物31´を除去する(図5(c))。
Next, a magnetoresistive film 31 is formed using an ultra-high vacuum sputtering device equipped with a collimator device.
(B)) Thereafter, the resin layer 22 is taken out of the vacuum apparatus, the resin layer 22 is dissolved using a solvent, and the hard mask layer 23 and the deposit 31 ′ on the hard mask are removed (FIG. 5C).

【0061】続いて、凹部21a´を第2の絶縁層41
で埋め込み、磁気抵抗効果膜31のコンタクトメタルま
でエッチバックする(図5(d))。その後上部電極5
1を形成することにより、図5(e)に示す素子構造が
完成する。
Subsequently, the concave portion 21 a ′ is formed in the second insulating layer 41.
To etch back to the contact metal of the magnetoresistive film 31 (FIG. 5D). Then the upper electrode 5
By forming No. 1, the element structure shown in FIG. 5E is completed.

【0062】第2の実施形態では、前述のように凹部2
1a´が柱状構造をしているため、第1の絶縁層21と
第2の絶縁層41の境界が膜面にほぼ垂直である。また
凹部21a´の広がりは凹部開口の際のエッチング量に
より制御可能である。
In the second embodiment, as described above,
Since 1a 'has a columnar structure, the boundary between the first insulating layer 21 and the second insulating layer 41 is substantially perpendicular to the film surface. The extent of the recess 21a 'can be controlled by the amount of etching at the opening of the recess.

【0063】(第3の実施形態)図6、図7は本発明の
第3の実施形態にかかる磁気抵抗素子の製造工程を段階
的に示した素子断面図である。第3の実施形態は基本的
な製造工程は第1の実施形態と同一であり、同一箇所に
は同一番号を付してその詳細な説明は省略する。
(Third Embodiment) FIGS. 6 and 7 are sectional views showing the steps of manufacturing a magnetoresistive element according to a third embodiment of the present invention step by step. In the third embodiment, the basic manufacturing steps are the same as those of the first embodiment, and the same portions are denoted by the same reference numerals and detailed description thereof will be omitted.

【0064】第3の実施形態では、第1の絶縁層21と
ハードマスク層23の間に樹脂層22を設けず、磁気抵
抗効果膜31形成後に、ハードマスク層23とその上の
堆積物31´を除去せずに、第2の絶縁層41を堆積す
ることが特徴である(図7(d))。ハードマスク層23
と堆積物31´は、第2絶縁層41の平坦化時に同時に
除去される(図7(e))。
In the third embodiment, the resin layer 22 is not provided between the first insulating layer 21 and the hard mask layer 23, and after the magnetoresistive film 31 is formed, the hard mask layer 23 and the deposit 31 thereon are formed. The feature is that the second insulating layer 41 is deposited without removing ′ (FIG. 7D). Hard mask layer 23
And the deposit 31 'are removed at the same time as the second insulating layer 41 is planarized (FIG. 7E).

【0065】第3の実施形態では、第2の絶縁層41の
堆積時に凹部21aに空隙42が生じる場合がある。こ
れは、第2の絶縁層41の堆積条件を最適化することに
より解消できる場合もあるが、図示のように素子機能に
特に問題がなければ放置しておいても差し支えない。ま
た上部電極51の形成前に、第2の絶縁層を再度全面に
形成し、平坦化を行うことによつても除去可能である。
In the third embodiment, a void 42 may be formed in the recess 21a when the second insulating layer 41 is deposited. In some cases, this can be solved by optimizing the deposition conditions of the second insulating layer 41. However, if there is no particular problem with the element function as shown in the figure, it can be left alone. In addition, before forming the upper electrode 51, the second insulating layer can be formed again over the entire surface and flattened to be removed.

【0066】(第4の実施形態)図8は本発明の第4の
実施形態にかかる磁気抵抗素子の構造を模式的に示した
素子断面図である。図中、11は下部電極、21は第1
の絶縁層、31は磁気抵抗効果膜、41は第2の絶縁
層、51は上部電極である。また61は強磁性膜であ
る。
(Fourth Embodiment) FIG. 8 is a sectional view schematically showing the structure of a magnetoresistive element according to a fourth embodiment of the present invention. In the figure, 11 is a lower electrode, 21 is a first electrode.
, 31 is a magnetoresistive film, 41 is a second insulating layer, and 51 is an upper electrode. Reference numeral 61 denotes a ferromagnetic film.

【0067】図示のように第4の実施形態の磁気抵抗素
子では、磁気抵抗効果膜31は第1の絶縁層21に形成
され、周囲を強磁性膜61で取り囲まれ、下部電極11
の表面に至る凹部内に形成されている。磁気抵抗効果膜
31は下部電極11.上部電極21と電気的に接続して
おり、膜面垂直方向に電流が流れる。
As shown in the figure, in the magnetoresistive element of the fourth embodiment, the magnetoresistive film 31 is formed on the first insulating layer 21, is surrounded by the ferromagnetic film 61, and has the lower electrode 11.
Is formed in a concave portion reaching the surface of the hologram. The magnetoresistive film 31 has a lower electrode 11. It is electrically connected to the upper electrode 21, and a current flows in a direction perpendicular to the film surface.

【0068】また凹部は第2の絶縁層41で充墳されて
いる。凹部の底面積は、磁気抵抗効果膜の底面積に比ぺ
てほぼ等しく形成されている。また第1の絶縁層11と
第2の絶縁層41の上面、さらに強磁性膜61の上面は
同一平面にあり、かつ上部電極51底面とも一致してい
る。
The recess is filled with a second insulating layer 41. The bottom area of the recess is formed substantially equal to the bottom area of the magnetoresistive film. Further, the upper surfaces of the first insulating layer 11 and the second insulating layer 41 and the upper surface of the ferromagnetic film 61 are on the same plane, and also coincide with the bottom surface of the upper electrode 51.

【0069】次に図9、図10を用いて第3の実施形態
の磁気抵抗素子の製造法について詳述する。図9、図1
0は本発明の第4の実施形態にかかる磁気抵抗素子の製
造過程を段階的に示した素子断面図である。
Next, a method of manufacturing the magnetoresistive element according to the third embodiment will be described in detail with reference to FIGS. 9 and 1
0 is an element cross-sectional view showing step by step the manufacturing process of the magnetoresistive element according to the fourth embodiment of the present invention.

【0070】まず基部絶縁層10上の下部電極11(T
i(5nm)/TiN(5nm)/Ta(20nm))
を被覆するように膜厚200nmのSiO2 からなる第
1の絶縁層21をプラズマCVD法により堆積する(図
9(a))。さらにその後、強磁性膜61を埋め込むた
めの膜面内で閉じた構造を持つトレンチを第1の絶縁層
21に開口し、強磁性膜61の堆積、平坦化により図9
(b)に示す構造が得られる。
First, the lower electrode 11 (T
i (5 nm) / TiN (5 nm) / Ta (20 nm))
A first insulating layer 21 made of SiO 2 having a thickness of 200 nm is deposited by a plasma CVD method so as to cover (FIG. 9A). Further, thereafter, a trench having a closed structure in the film surface for embedding the ferromagnetic film 61 is opened in the first insulating layer 21, and the ferromagnetic film 61 is deposited and planarized as shown in FIG.
The structure shown in (b) is obtained.

【0071】なおトレンチの平面形状は図示していない
が、円形、長方形、平行四辺形等の所望の形状とするこ
とが出来る。またトレンチの断面形状は、強磁性膜61
が十分に埋め込み可能な形状、例えば順テーバ形状を有
していることが好ましい。
Although the planar shape of the trench is not shown, it can be a desired shape such as a circle, a rectangle, or a parallelogram. The sectional shape of the trench is the same as that of the ferromagnetic film 61.
Preferably has a shape that can be sufficiently embedded, for example, a forward taper shape.

【0072】また、所定の断面において下部電極11に
ほぼ達する2つの溝を第1の絶縁層21に形成し、この
2つの溝に強磁性膜を埋め込み、2つの溝に挟まれた第
1の絶縁層21を選択的に除去して下部電極21の上面
に到る開口を形成するようにしてもよい。
Further, two grooves almost reaching the lower electrode 11 in a predetermined cross section are formed in the first insulating layer 21, and a ferromagnetic film is buried in the two grooves and the first groove sandwiched between the two grooves is formed. The opening reaching the upper surface of the lower electrode 21 may be formed by selectively removing the insulating layer 21.

【0073】強磁性膜としては、例えばCoPt合金、
Co/Pt多層膜のような硬質磁性合金、多層膜、また
Co/Cu多層膜のような強い層間結合を有する多層
膜、またPtMn等の反強磁性体と硬質磁性合金との積
層膜等を用いることができる。また例えばNiFe合金
のような高透磁率軟磁性合金、アモルファス合金を用い
ることも可能である。
As the ferromagnetic film, for example, a CoPt alloy,
A hard magnetic alloy such as a Co / Pt multilayer film, a multilayer film, a multilayer film having strong interlayer coupling such as a Co / Cu multilayer film, a laminated film of an antiferromagnetic material such as PtMn and a hard magnetic alloy, or the like. Can be used. It is also possible to use a high magnetic permeability soft magnetic alloy such as a NiFe alloy or an amorphous alloy.

【0074】次にフォトレジスト24の塗布と露光、現
像工程によりフォトレジスト24に埋め込み部分を規定
する開口部24aを形成する(図9(c))。次に、フ
ロロカーボン系の反応ガス、例えばCF4 +H2 混合ガ
スを用いたRIEにより、第1の絶縁層21を下部電極
11に達するまでエッチングして、強磁性層61に囲ま
れた凹部61aを形成する。この際、第1の絶縁層21
と強磁性膜61とはRIEの反応ガスに対して十分な選
択比を有している必要がある。本実施形態のように強磁
性体とSiO2 の組み合わせではフロロカーボン系の反
応ガスを用いることで、10を超える大きなな選択比を
得られるため好ましい。エッチング後フォトレジスト2
4は溶剤により除去する(図9(d))。
Next, an opening 24a for defining a buried portion in the photoresist 24 is formed by applying, exposing, and developing the photoresist 24 (FIG. 9C). Next, the first insulating layer 21 is etched until it reaches the lower electrode 11 by RIE using a fluorocarbon-based reaction gas, for example, a mixed gas of CF 4 + H 2 , and the recess 61 a surrounded by the ferromagnetic layer 61 is formed. Form. At this time, the first insulating layer 21
The ferromagnetic film 61 and the ferromagnetic film 61 need to have a sufficient selectivity with respect to the RIE reaction gas. As in the present embodiment, a combination of a ferromagnetic substance and SiO 2 is preferable because a large selectivity exceeding 10 can be obtained by using a fluorocarbon-based reaction gas. Post-etch photoresist 2
4 is removed by a solvent (FIG. 9D).

【0075】本実施形態では、第1の絶縁層21の開口
部寸法の一方向は強磁性膜61によつて規定される。す
なわち図9(b)〜(d)のプロセスは自己整合ブロセ
スであり、特に図9(c)の工程での合わせずれ、寸法
変換差の影響を受けることがない。すなわち磁気抵抗素
子31と強磁性膜61との間隔のばらつきを軽減するこ
とが可能であり、その効果は大きい。
In this embodiment, one direction of the dimension of the opening of the first insulating layer 21 is defined by the ferromagnetic film 61. That is, the processes of FIGS. 9B to 9D are self-alignment processes, and are not particularly affected by misalignment or dimensional conversion difference in the step of FIG. 9C. That is, it is possible to reduce the variation in the interval between the magnetoresistive element 31 and the ferromagnetic film 61, and the effect is large.

【0076】第1の絶縁層21への凹部開口後、この試
料を成膜用の真空装置にマウントし、表面清浄化のため
Arイオンによるクリ−ニングを行う。本実施形態では
磁気抵抗効果膜31にトンネル磁気抵抗効果膜を用いて
いる。本実施形態では、コリメータを備えた超高真空ス
バッタ装置を成膜に用いた。スパッタターゲットとウエ
ハとの距離は約40cm離れており、いわゆるロングス
ロースパッタを実現している。
After the opening of the concave portion in the first insulating layer 21, this sample is mounted on a vacuum device for film formation, and cleaning with Ar ions is performed to clean the surface. In this embodiment, a tunnel magnetoresistive film is used as the magnetoresistive film 31. In the present embodiment, an ultra-high vacuum sbutter device having a collimator is used for film formation. The distance between the sputter target and the wafer is about 40 cm apart, realizing so-called long throw sputtering.

【0077】なお図示のように本実施形態では、強磁性
膜61で規定された第1の絶縁層21の開口部が入射ス
パッタ粒子に対するコリメータとしても機能する。コリ
メータとしての特性は開口部寸法と膜厚との比に依存し
て変化するため、それら開口部寸法と膜厚を制御するこ
とにより磁気抵抗効果膜の堆積形状を制御することが可
能である。このように製造過程における素子構造が、コ
リメート機能を有していることは本発明の大きな利点で
ある。
As shown, in this embodiment, the opening of the first insulating layer 21 defined by the ferromagnetic film 61 also functions as a collimator for incident sputtered particles. Since the characteristics of the collimator change depending on the ratio between the opening size and the film thickness, it is possible to control the deposited shape of the magnetoresistive film by controlling the opening size and the film thickness. It is a great advantage of the present invention that the element structure in the manufacturing process has a collimating function.

【0078】下部電極301はNiFe(5nm)/P
tMn(10nm)/Co(3nm)からなる三層膜、
上部電極303はCo(3nm)単層膜からなり、それ
それスパッタ法により堆積した。接合バリア302はア
モルファスAl2 3 からなり、膜厚1nmのAlをス
パッタ法で堆積後、酸素プラズマに接触させ形成した。
上部電極303の堆積後、さらにコンタクトメタル30
4として膜厚50nmのTaをスパッタ法により堆積し
た(図10(a))。
The lower electrode 301 is made of NiFe (5 nm) / P
a three-layer film composed of tMn (10 nm) / Co (3 nm),
The upper electrode 303 is made of a single-layer Co (3 nm) film, and each is deposited by a sputtering method. The junction barrier 302 is made of amorphous Al 2 O 3 , and is formed by depositing Al with a thickness of 1 nm by a sputtering method and then contacting it with oxygen plasma.
After the deposition of the upper electrode 303, the contact metal 30
As No. 4, Ta having a thickness of 50 nm was deposited by a sputtering method (FIG. 10A).

【0079】磁気抵抗効果膜31の堆積後、全面に第2
の絶縁層41としてAl2 3 を膜厚500nm堆積
し、磁気抵抗効果膜31を完全に被覆した後(図10
(b))、平坦化レジスト+RIE、及びCMPを用い
たエッチバックにより磁気抵抗効果膜31のコンタクト
メタル304に達するまで全体をエッチングする(図1
0(c))。
After the deposition of the magnetoresistive effect film 31, the second
After a 500 nm-thick Al 2 O 3 film is deposited as an insulating layer 41, and the magnetoresistive film 31 is completely covered (FIG. 10).
(B)), the entire surface is etched by the etch-back using the planarizing resist + RIE and CMP until reaching the contact metal 304 of the magnetoresistive film 31 (FIG. 1).
0 (c)).

【0080】第3の実施形態では、コンタクトメタル3
04上部は第1の絶縁層21を超えて形成されることは
ない。これにより本発明の特徴である、第1の絶縁層2
1と第2の絶縁層41の上面とさらに強磁性膜61の上
面とが同一平面上にある構造が形成される(図10
(c))。
In the third embodiment, the contact metal 3
The upper part 04 is not formed beyond the first insulating layer 21. Thereby, the first insulating layer 2 which is a feature of the present invention is provided.
A structure is formed in which the upper surfaces of the first and second insulating layers 41 and the ferromagnetic film 61 are on the same plane.
(c)).

【0081】上部電極51はT1(5nm)/TiN
(5nm)/Al(300nm)/TiN(5nm)か
らなり、スパッタ法により全面に堆積した後、フォトリ
ソグラフィとRIEにより配線パターンを形成する(図
10(d))。
The upper electrode 51 is made of T1 (5 nm) / TiN
(5 nm) / Al (300 nm) / TiN (5 nm), and after being deposited on the entire surface by a sputtering method, a wiring pattern is formed by photolithography and RIE (FIG. 10D).

【0082】第3の実施形態では、上述のように強磁性
膜61に囲まれた領域に自己整合的に磁気抵抗効果膜3
1を配置して、磁気抵抗効果膜31に対してバイアス磁
界を印加する構造が実現できる。
In the third embodiment, as described above, the magnetoresistive film 3 is self-aligned with the region surrounded by the ferromagnetic film 61.
1, a structure in which a bias magnetic field is applied to the magnetoresistive film 31 can be realized.

【0083】(第5の実施形態)図11は本発明の第5
の実施形態にかかる磁気抵抗素子の構造を模式的に示し
た断面図である。図中、11は下部電極、21は第1の
絶縁層、31は磁気抵抗効果膜、41は第2の絶縁層、
51は上部電極である。また61、62a、62bは強
磁性膜である。
(Fifth Embodiment) FIG. 11 shows a fifth embodiment of the present invention.
FIG. 4 is a cross-sectional view schematically illustrating a structure of a magnetoresistive element according to the embodiment. In the figure, 11 is a lower electrode, 21 is a first insulating layer, 31 is a magnetoresistive film, 41 is a second insulating layer,
51 is an upper electrode. Numerals 61, 62a and 62b are ferromagnetic films.

【0084】図11に示すように本実施形態の磁気抵抗
効果素子では、磁気抵抗効果膜31は第1の絶縁層21
に形成され、周囲を強磁性膜61で取り囲まれ、下部電
極11の表面に至る凹部内に形成されている。磁気抵抗
効果膜31は下部電極11、上部電極21と電気的に接
続しており、膜面垂直方向に電流が流れる。また凹部は
第2の絶縁層41で充填されている。
As shown in FIG. 11, in the magnetoresistive element of this embodiment, the magnetoresistive film 31 is
And is formed in a concave portion which is surrounded by the ferromagnetic film 61 and reaches the surface of the lower electrode 11. The magnetoresistive film 31 is electrically connected to the lower electrode 11 and the upper electrode 21, and a current flows in a direction perpendicular to the film surface. The recess is filled with a second insulating layer 41.

【0085】凹部の底面積は、磁気抵抗効果膜の底面積
に比べてほぼ等しく形成されている。また第1の絶縁層
21と第2の絶縁層41の上面、さらに強磁性膜61の
上面は同一平面にあり、かつ上部電極51底面とも一致
している。
The bottom area of the recess is substantially equal to the bottom area of the magnetoresistive film. Further, the upper surfaces of the first insulating layer 21 and the second insulating layer 41 and the upper surface of the ferromagnetic film 61 are on the same plane and coincide with the bottom surface of the upper electrode 51.

【0086】上部電極51は強磁性膜62a、62bに
よりその3面が被覆されており、強磁性膜62a、62
bは強磁性膜61と接続して磁気回路を形成している。
本実施形態における強磁性膜61、62a、62bに
は、例えばNiFe合金のような高透磁率軟磁性合金、
アモルフアス合金を使うことが好ましい。
The upper electrode 51 is covered on three sides by ferromagnetic films 62a and 62b.
b is connected to the ferromagnetic film 61 to form a magnetic circuit.
The ferromagnetic films 61, 62a, and 62b according to the present embodiment include a high-permeability soft magnetic alloy such as a NiFe alloy, for example.
Preferably, an amorphous alloy is used.

【0087】第5の実施形態では、上部電極51は強磁
性膜62a,62bによりその3面が被覆されたいわゆ
る磁気シールド構造を有していることが特徴である。強
磁性膜62a,62bは強磁性膜61と接続して磁気回
路を形成しており、かつ強磁性膜61は図示のごとく配
線幅よりその開口部が小さいため、いわゆるヨークとし
て機能する。すなわち本実施形態では、磁気抵抗効果膜
31に、上部配線の発生磁界を効果的に印加する構造が
実現できる。また外部磁界に対するシールド機能も有し
ている。
The fifth embodiment is characterized in that the upper electrode 51 has a so-called magnetic shield structure whose three surfaces are covered with ferromagnetic films 62a and 62b. The ferromagnetic films 62a and 62b are connected to the ferromagnetic film 61 to form a magnetic circuit, and the ferromagnetic film 61 functions as a so-called yoke because its opening is smaller than the wiring width as shown. That is, in the present embodiment, a structure in which the generated magnetic field of the upper wiring is effectively applied to the magnetoresistive film 31 can be realized. It also has a shielding function against an external magnetic field.

【0088】図12、13は第5の実施形態の磁気抵抗
素子の製造過程を段階的に示した素子断面図である。本
実施形態の磁気抵抗効果素子の製造過程は、基本的には
第4の実施形態の製造過程と同一であるが、その製造方
法の1例を概略説明する。本発明の特徴部分である磁気
抵抗効果素子の周辺部分の製造方法以外は、既知の方法
を用いることができ、下記の方法に限定されるものでは
ない。
FIGS. 12 and 13 are sectional views showing the steps of manufacturing the magnetoresistive element of the fifth embodiment step by step. The manufacturing process of the magnetoresistive element of this embodiment is basically the same as the manufacturing process of the fourth embodiment, but one example of the manufacturing method will be briefly described. Known methods can be used except for the method of manufacturing the peripheral portion of the magnetoresistive element, which is a characteristic part of the present invention, and is not limited to the following method.

【0089】まず、図9(a)と同様にして基部絶縁層
10上の下部電極11を被覆するように第1の絶縁層2
1を堆積する(図12(a))。さらにその後、強磁性
膜61を埋め込むためのトレンチを第1の絶縁層21に
開口し、強磁性膜61の堆積、平坦化により図12
(b)に示す構造が得られる。しかしながら、第5の実
施形態では導電性を有する軟磁性体からなる強磁性膜6
1が強磁性膜62a,62bを介して上部電極51に電
気的に接続しているため、強磁性膜61と下部電極11
とを電気的に絶縁する必要がある。これは図12(b)で
示すように、強磁性膜61を埋め込むトレンチを、下部
電極11に達しないように形成することで解決できる。
First, the first insulating layer 2 is formed so as to cover the lower electrode 11 on the base insulating layer 10 in the same manner as in FIG.
1 is deposited (FIG. 12A). Further, thereafter, a trench for embedding the ferromagnetic film 61 is opened in the first insulating layer 21, and the ferromagnetic film 61 is deposited and planarized to form FIG.
The structure shown in (b) is obtained. However, in the fifth embodiment, the ferromagnetic film 6 made of a soft magnetic material having conductivity is used.
1 is electrically connected to the upper electrode 51 via the ferromagnetic films 62a and 62b.
Must be electrically insulated. This can be solved by forming a trench for burying the ferromagnetic film 61 so as not to reach the lower electrode 11 as shown in FIG.

【0090】その後は第4の実施形態と同様にして、強
磁性体膜61に囲まれた領域の第1の絶縁膜21を除去
して凹部61aを形成し(図12(c))、この凹部6
1aに磁気抵抗効果膜31を形成する(図12
(d))。次に凹部61aを第2の絶縁膜41で埋め込
み(図12(e))、CMPにより平坦化を行って磁気
抵抗効果膜31の上面コンタクトメタルを露出させる
(図12(f))。
Thereafter, in the same manner as in the fourth embodiment, the first insulating film 21 in the region surrounded by the ferromagnetic film 61 is removed to form a concave portion 61a (FIG. 12C). Recess 6
1a, a magnetoresistive film 31 is formed (FIG. 12).
(D)). Next, the recess 61a is buried with the second insulating film 41 (FIG. 12E), and is planarized by CMP to expose the upper contact metal of the magnetoresistive film 31 (FIG. 12F).

【0091】次に、上部電極51を形成し、その上部に
強磁性膜62aを形成する(図13(a))。続いて全
面に強磁性膜62bを形成し(図13(b))、これを
RIEでエッチバックすることにより、上部電極51の
側壁に強磁性膜62bを残置する(図13(c))。
Next, an upper electrode 51 is formed, and a ferromagnetic film 62a is formed thereon (FIG. 13A). Subsequently, a ferromagnetic film 62b is formed on the entire surface (FIG. 13B), and is etched back by RIE to leave the ferromagnetic film 62b on the side wall of the upper electrode 51 (FIG. 13C).

【0092】なお第5の実施形態では、強磁性膜62と
上部電極51とが電気的に接続した構造を示したが、例
えば強磁性膜62と上部電極51の間に絶縁体を挿入す
ることで強磁性膜62と上部電極51とが電気的に絶縁
した構造も実現できる。この場合、強磁性膜61と下部
電極11は電気的に接続していても良い。
In the fifth embodiment, the structure in which the ferromagnetic film 62 and the upper electrode 51 are electrically connected has been described. For example, an insulator may be inserted between the ferromagnetic film 62 and the upper electrode 51. Thus, a structure in which the ferromagnetic film 62 and the upper electrode 51 are electrically insulated can be realized. In this case, the ferromagnetic film 61 and the lower electrode 11 may be electrically connected.

【0093】(第6の実施形態)図14は本発明の第6
の実施形態に係る磁気抵抗効果素子の構造を模式的に示
した素子断面図である。図中、11は下部電極、21は
第1の絶縁層、31は磁気抵抗効果膜、41は第2の絶
縁層、51は上部電極である。また61、63は強磁性
膜、10は基部絶縁層、71は埋め込み配線である。
(Sixth Embodiment) FIG. 14 shows a sixth embodiment of the present invention.
FIG. 4 is an element cross-sectional view schematically illustrating a structure of a magnetoresistive element according to the embodiment. In the figure, 11 is a lower electrode, 21 is a first insulating layer, 31 is a magnetoresistive film, 41 is a second insulating layer, and 51 is an upper electrode. Numerals 61 and 63 are ferromagnetic films, 10 is a base insulating layer, and 71 is a buried wiring.

【0094】第6の実施形態は基本的に第4並びに第5
の実施形態と同一であるが、全体が埋め込み配線71上
に形成されていることが特徴である。埋め込み配線71
は強磁性膜63によりその3面が被覆されており、強磁
性膜63は強磁性膜61と接続して磁気回路を形成して
る。
The sixth embodiment is basically similar to the fourth and fifth embodiments.
This embodiment is the same as the first embodiment, but is characterized in that the whole is formed on the embedded wiring 71. Embedded wiring 71
Are covered on three sides with a ferromagnetic film 63, and the ferromagnetic film 63 is connected to the ferromagnetic film 61 to form a magnetic circuit.

【0095】第6の実施形態における強磁性膜61、6
3には、例えばNiFe合金のような高透磁率軟磁性合
金、アモルファス合金を使うことが好ましい。
The ferromagnetic films 61 and 6 in the sixth embodiment
For 3, it is preferable to use a high-permeability soft magnetic alloy such as a NiFe alloy or an amorphous alloy.

【0096】第6の実施形態では、埋め込み配線71は
強磁性膜63によりその3面が被覆されたいわゆる磁気
シールド構造を有していることが特徴である。強磁性膜
63は強磁性膜61と接続して磁気回路を形成してお
り、かつ強磁性膜61は図示のごとく配線幅よりその開
口部が小さいため、いわゆるヨークとして機能する。す
なわち本実施形態では、磁気抵抗効果膜31に、上部配
線の発生磁界を効果的に印加する構造が実現できる。ま
た外部磁界に対するシールド機能も有している。
The sixth embodiment is characterized in that the buried wiring 71 has a so-called magnetic shield structure whose three surfaces are covered with a ferromagnetic film 63. The ferromagnetic film 63 is connected to the ferromagnetic film 61 to form a magnetic circuit, and the ferromagnetic film 61 functions as a so-called yoke because its opening is smaller than the wiring width as shown. That is, in the present embodiment, a structure in which the generated magnetic field of the upper wiring is effectively applied to the magnetoresistive film 31 can be realized. It also has a shielding function against an external magnetic field.

【0097】図15、16は第6の実施形態の磁気抵抗
素子の製造過程を段階的に示した素子断面図である。第
6の実施形態の磁気素子の製造過程は、基本的には第4
の実施形態の製造過程と同一である。強磁性膜61と強
磁性膜63との接続は、強磁性膜61を埋め込むトレン
チを、埋め込み配線71に達するように形成することで
実現できる。
FIGS. 15 and 16 are sectional views showing the steps of manufacturing the magnetoresistive element of the sixth embodiment step by step. The manufacturing process of the magnetic element of the sixth embodiment is basically similar to that of the fourth embodiment.
This is the same as the manufacturing process of the embodiment. The connection between the ferromagnetic film 61 and the ferromagnetic film 63 can be realized by forming a trench for embedding the ferromagnetic film 61 so as to reach the embedded wiring 71.

【0098】第6の実施形態の磁気抵抗効果素子の形成
方法の1例を図15,16を用いて概略説明する。本発
明の特徴部分である磁気抵抗効果素子の周辺部分の製造
方法以外は、既知の方法を用いることができ、下記の方
法に限定されるものではない。
An example of a method of forming the magnetoresistive element of the sixth embodiment will be schematically described with reference to FIGS. Known methods can be used except for the method of manufacturing the peripheral portion of the magnetoresistive element, which is a characteristic part of the present invention, and is not limited to the following method.

【0099】まず、基部絶縁層10にトレンチを形成し
(図15(a))、全面に強磁性膜63を形成後、埋め
込み配線となる金属層71を堆積する(図15
(b))。
First, a trench is formed in the base insulating layer 10 (FIG. 15A), a ferromagnetic film 63 is formed on the entire surface, and a metal layer 71 serving as an embedded wiring is deposited (FIG. 15).
(B)).

【0100】その後、基部絶縁層10の上面が露出する
までエッチバックし(図15(c))、例えばSiO2
からなる絶縁層12を上面に形成し、さらに下部電極1
1を形成する(図15(d))。さらにその上に第1の
絶縁層21を形成する(図15(e))。
[0100] After that, etched back until the upper surface of the base insulating layer 10 is exposed (FIG. 15 (c)), for example SiO 2
An insulating layer 12 made of
1 is formed (FIG. 15D). Further, a first insulating layer 21 is formed thereon (FIG. 15E).

【0101】次に、第1の絶縁層21と絶縁層11を貫
通し、強磁性膜63に達するトレンチを形成し、強磁性
膜61を埋め込む(図16(a))。次に、レジスト7
4でトレンチの外周部分を覆い、トレンチに囲まれた領
域の第1の絶縁膜21を除去し、下部電極11を露出す
る(図16(b))。
Next, a trench penetrating the first insulating layer 21 and the insulating layer 11 and reaching the ferromagnetic film 63 is formed, and the ferromagnetic film 61 is buried (FIG. 16A). Next, resist 7
4, the outer peripheral portion of the trench is covered, the first insulating film 21 in the region surrounded by the trench is removed, and the lower electrode 11 is exposed (FIG. 16B).

【0102】下部電極11上に磁気抵抗効果膜31を形
成し(図16(c))、第2の絶縁膜41で埋め込んだ
後、コンタクトメタルが露出するまで平坦化する(図1
6(d))。コンタクトメタル上に上部電極51を形成
することにより、第6の実施形態の磁気抵抗効果膜が完
成する(図16(e))。
A magnetoresistive film 31 is formed on the lower electrode 11 (FIG. 16C), buried with a second insulating film 41, and flattened until the contact metal is exposed (FIG. 1).
6 (d)). By forming the upper electrode 51 on the contact metal, the magnetoresistive film of the sixth embodiment is completed (FIG. 16E).

【0103】なお本発明は上述の実施形態に限るもので
はなく、本発明の趣旨を逸脱しない範囲であれば、幾つ
かの形態を組み合わせて用いることができる。例えば第
5並びに第6の実施形態を組み合わせると磁気抵抗効果
膜を磁気シールドで完全に被覆した構造を得ることがで
き好ましい。
Note that the present invention is not limited to the above-described embodiment, and some forms can be used in combination without departing from the spirit of the present invention. For example, when the fifth and sixth embodiments are combined, a structure in which the magnetoresistive film is completely covered with the magnetic shield can be obtained, which is preferable.

【0104】[0104]

【発明の効果】以上詳述したように、本発明の磁気抵抗
効果素子を利用することで、イオンミリング法等の物理
的スパッタリングによるエッチング法の使用を極力抑え
ることができる。これにより、ウエハの特性劣化、歩留
まり低下の原因となる、被加工物質の再付着、寸法変換
差の低減、静電破壊の影響を低減することが可能となる
だけでなく、強磁性膜で凹部寸法を規定することによ
り、自己整合的にバイアス膜を配置した磁気抵抗効果素
子およびその製造方法、自己整合的にヨーク構造を配置
した磁気抵抗効果素子を得ることができその効果は大き
い。
As described in detail above, by using the magnetoresistance effect element of the present invention, the use of an etching method by physical sputtering such as an ion milling method can be minimized. This not only makes it possible to reduce the effects of the re-adhesion of the material to be processed, the reduction in the dimensional conversion difference, and the effect of electrostatic breakdown, which cause deterioration in the characteristics of the wafer and a decrease in the yield. By defining the dimensions, it is possible to obtain a magnetoresistive element in which a bias film is arranged in a self-aligned manner and a method of manufacturing the same, and a magnetoresistive element in which a yoke structure is arranged in a self-aligned manner.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る磁気抵抗効果素
子の断面図。
FIG. 1 is a sectional view of a magnetoresistive element according to a first embodiment of the present invention.

【図2】第1の実施形態の磁気抵抗効果素子の製造工程
を段階的に示す素子断面図。
FIG. 2 is an element cross-sectional view showing step by step the manufacturing process of the magnetoresistive element of the first embodiment.

【図3】図2に続く工程での素子断面図。FIG. 3 is an element cross-sectional view in a step following FIG. 2;

【図4】本発明の第2の実施形態に係る磁気抵抗効果素
子の製造工程を段階的に示す素子断面図。
FIG. 4 is an element cross-sectional view showing step by step the manufacturing process of the magnetoresistive element according to the second embodiment of the present invention.

【図5】図4に続く工程での素子断面図。FIG. 5 is an element cross-sectional view in a step following FIG. 4;

【図6】本発明の第3の実施形態に係る磁気抵抗効果素
子の製造工程を示す素子断面図。
FIG. 6 is an element cross-sectional view showing a step of manufacturing a magnetoresistive element according to a third embodiment of the present invention.

【図7】図6に続く工程での素子断面図。FIG. 7 is an element cross-sectional view in a step following FIG. 6;

【図8】本発明の第4の実施形態に係る磁気抵抗効果素
子の断面図。
FIG. 8 is a sectional view of a magnetoresistive element according to a fourth embodiment of the present invention.

【図9】第4の実施形態の磁気抵抗効果素子の製造工程
を段階的に示す素子断面図。
FIG. 9 is an element cross-sectional view showing step by step the manufacturing process of the magnetoresistive element of the fourth embodiment.

【図10】図9に続く工程での素子断面図。FIG. 10 is an element cross-sectional view in a step following FIG. 9;

【図11】本発明の第5の実施形態に係る磁気抵抗効果
素子の断面図。
FIG. 11 is a sectional view of a magnetoresistive element according to a fifth embodiment of the present invention.

【図12】第5の実施形態の磁気抵抗効果素子の製造工
程を段階的に示す素子断面図。
FIG. 12 is an element cross-sectional view showing step by step the manufacturing process of the magnetoresistive element of the fifth embodiment.

【図13】図12に続く工程での素子断面図。FIG. 13 is an element cross-sectional view in a step following FIG. 12;

【図14】本発明の第6の実施形態に係る磁気抵抗効果
素子の断面図。
FIG. 14 is a sectional view of a magnetoresistive element according to a sixth embodiment of the invention.

【図15】第6の実施形態の磁気抵抗効果素子の製造工
程を段階的に示す素子断面図。
FIG. 15 is an element sectional view showing step by step the manufacturing process of the magnetoresistive element of the sixth embodiment.

【図16】図15に続く工程での素子断面図。FIG. 16 is an element cross-sectional view in a step following FIG. 15;

【符号の説明】[Explanation of symbols]

11…下部電極 10、21、41…絶縁膜 21a、21a´…開口部 22…樹脂層 23…ハードマスク層 24…フオトレジスト 31…磁気抵抗効果膜 301…下部素子電極 302…接合バリア 303…上部素子電極 304…コンタクトメタル(電極) 51…上部電極 61、62、63..... 強磁性膜 71…埋め込み配線 DESCRIPTION OF SYMBOLS 11 ... Lower electrode 10, 21, 41 ... Insulating film 21a, 21a '... Opening 22 ... Resin layer 23 ... Hard mask layer 24 ... Photoresist 31 ... Magnetoresistive film 301 ... Lower device electrode 302 ... Junction barrier 303 ... Upper part Device electrode 304: contact metal (electrode) 51: upper electrode 61, 62, 63 ... ferromagnetic film 71: embedded wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01F 10/30 H01L 43/12 H01L 27/105 G01R 33/06 R 43/12 H01L 27/10 447 (72)発明者 橋本 進 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 Fターム(参考) 2G017 AA01 AB07 AD55 AD65 5D034 BA03 BA08 BA15 DA07 5E049 AA01 AA04 AA07 BA12 DB12 GC01 5F083 FZ10 GA02 GA03 GA27 JA36 JA39 JA40 JA56 JA58 JA60 PR03 PR06 PR07 PR21 PR22 PR29 PR39 PR40 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01F 10/30 H01L 43/12 H01L 27/105 G01R 33/06 R 43/12 H01L 27/10 447 (72 ) Inventor Susumu Hashimoto 1 Toshiba-cho, Komukai-shi, Kawasaki-shi, Kanagawa F-term in Toshiba R & D Center (reference) 2G017 AA01 AB07 AD55 AD65 5D034 BA03 BA08 BA15 DA07 5E049 AA01 AA04 AA07 BA12 DB12 GC01 5F083 FZ10 GA02 GA03 GA27 JA36 JA39 JA40 JA56 JA58 JA60 PR03 PR06 PR07 PR21 PR22 PR29 PR39 PR40

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 下部電極の表面に形成された第1の絶縁
層と、前記第1の絶縁層に形成され前記下部電極の表面
に至る開口と、前記開口内に前記開口の側壁から離れて
形成された前記下部電極に接続する磁気抵抗効果膜と、
前記開口の側壁と前記磁気抵抗効果膜との間に形成され
た第2の絶縁層と、前記磁気抵抗効果膜に接続する上部
電極とを具備してなることを特徴とする磁気抵抗効果素
子。
A first insulating layer formed on a surface of the lower electrode; an opening formed on the first insulating layer to reach a surface of the lower electrode; and an inside of the opening separated from a side wall of the opening. A magnetoresistive film connected to the formed lower electrode;
A magnetoresistive element comprising: a second insulating layer formed between a side wall of the opening and the magnetoresistive film; and an upper electrode connected to the magnetoresistive film.
【請求項2】 前記磁気抵抗効果膜、前記第1の絶縁層
及び前記第2の絶縁層の上面が略同一平面にあり、かつ
前記上部電極が前記磁気抵抗効果膜の上面に形成されて
いることを特徴とする請求項1に記載の磁気抵抗効果素
子。
2. An upper surface of the magnetoresistive film, the first insulating layer and the second insulating layer are substantially flush with each other, and the upper electrode is formed on an upper surface of the magnetoresistive film. The magnetoresistance effect element according to claim 1, wherein:
【請求項3】 前記第1の絶縁層と前記第2の絶縁層が
異なる物質からなることを特徴とする請求項1または2
に記載の磁気抵抗効果素子。
3. The method according to claim 1, wherein the first insulating layer and the second insulating layer are made of different materials.
3. The magnetoresistive effect element according to 1.
【請求項4】 前記開口の側壁に接して形成され、かつ
前記磁気抵抗効果膜から離間して形成された、前記磁気
抵抗膜よりも大きな保磁力を有する強磁性膜、あるいは
前記磁気抵抗膜より高い透磁率を有する強磁性膜のいず
れかを具備することを特徴とする請求項1乃至3のいず
れかに記載の磁気抵抗効果素子。
4. A ferromagnetic film formed in contact with a side wall of the opening and separated from the magnetoresistive film and having a coercive force larger than that of the magnetoresistive film, 4. The magnetoresistive element according to claim 1, comprising any one of a ferromagnetic film having a high magnetic permeability.
【請求項5】 第1の絶縁層とハードマスク層がこの順
に積層された下部電極を準備し、前記ハードマスク層に
開口を形成し、この開口が形成されたハードマスク層を
マスクにした等方性エッチングにより、前記第1の絶縁
層を前記下部電極に達するまで選択的に除去し、前記開
口を通じて露出された前記下部電極の上面に磁気抵抗効
果膜を形成し、前記第1の絶縁膜の凹部に第2の絶縁膜
を堆積して前記磁気抵抗膜を埋め込み、前記磁気抵抗効
果膜の上面電極が露出するまで前記第1と第2の絶縁膜
を平面的に除去し、前記磁気抵抗効果膜の上面コンタク
ト電極に接続する上部電極を形成することを特徴とする
磁気抵抗効果素子の製造方法。
5. A lower electrode in which a first insulating layer and a hard mask layer are stacked in this order is prepared, an opening is formed in the hard mask layer, and the hard mask layer having the opening is used as a mask. The first insulating layer is selectively removed by anisotropic etching until the first insulating layer reaches the lower electrode; a magnetoresistive film is formed on the upper surface of the lower electrode exposed through the opening; Depositing a second insulating film in the concave portion of the substrate, filling the magnetoresistive film, removing the first and second insulating films in a plane until the upper electrode of the magnetoresistive film is exposed, A method for manufacturing a magnetoresistive element, comprising forming an upper electrode connected to a top contact electrode of an effect film.
【請求項6】 第1の絶縁層が上面に形成された下部電
極を準備し、前記第1の絶縁層に前記下部電極にほぼ達
する平面内に閉じた構造を持つトレンチを形成し、この
トレンチに強磁性膜を埋め込み、前記強磁性膜に囲まれ
た前記第1の絶縁層を選択的に除去して、前記下部電極
の上面を露出する開口を形成し、前記開口を通じて露出
された前記下部電極の上面に磁気抵抗効果膜を形成し、
前記開口を通じて第2の絶縁膜を堆積し、前記磁気抵抗
効果膜の上面コンタクト電極が露出するまで前記第1と
第2の絶縁膜および強磁性膜を平面的に除去し、前記磁
気抵抗効果膜の上面コンタクト電極に接続する上部電極
を形成することを特徴とする磁気抵抗効果素子の製造方
法。
6. A lower electrode having a first insulating layer formed on an upper surface thereof is provided, and a trench having a closed structure is formed in a plane substantially reaching the lower electrode in the first insulating layer. A first insulating layer surrounded by the ferromagnetic film is selectively removed to form an opening exposing an upper surface of the lower electrode, and the lower portion exposed through the opening is formed. A magnetoresistive film is formed on the upper surface of the electrode,
Depositing a second insulating film through the opening, removing the first and second insulating films and the ferromagnetic film in a planar manner until an upper contact electrode of the magnetoresistive effect film is exposed; Forming an upper electrode connected to the upper contact electrode of (1).
【請求項7】 下部電極上に第1の絶縁層を形成し、所
定の断面において前記下部電極に略達する2つの溝を前
記第1の絶縁層に形成し、前記2つの溝に強磁性膜を埋
め込み、前記2つの溝に挟まれた前記第1の絶縁層を選
択的に除去して前記下部電極の上面に到る開口を形成
し、前記開口内の前記下部電極の上面に磁気抵抗効果膜
を形成し、前記磁気抵抗効果膜の側壁と前記開口の側壁
との間に第2の絶縁層を形成し、前記磁気抵抗効果膜及
び前記第1及び第2の絶縁層の上面を略同一面とした後
に、前記磁気抵抗効果膜に接続する上部電極を形成する
ことを特徴とする磁気抵抗効果素子の製造方法。
7. A first insulating layer is formed on a lower electrode, two grooves substantially reaching the lower electrode in a predetermined cross section are formed in the first insulating layer, and a ferromagnetic film is formed in the two grooves. And an opening reaching the upper surface of the lower electrode is formed by selectively removing the first insulating layer sandwiched between the two grooves, and a magnetoresistive effect is formed on the upper surface of the lower electrode in the opening. Forming a film, forming a second insulating layer between the side wall of the magnetoresistive film and the side wall of the opening, and making the upper surfaces of the magnetoresistive film and the first and second insulating layers substantially the same And forming an upper electrode connected to the magnetoresistive film after forming the surface.
JP2001098496A 2001-03-30 2001-03-30 Magnetoresistive element and method of manufacturing the same Expired - Fee Related JP3576118B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001098496A JP3576118B2 (en) 2001-03-30 2001-03-30 Magnetoresistive element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098496A JP3576118B2 (en) 2001-03-30 2001-03-30 Magnetoresistive element and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2002299724A true JP2002299724A (en) 2002-10-11
JP3576118B2 JP3576118B2 (en) 2004-10-13

Family

ID=18952142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098496A Expired - Fee Related JP3576118B2 (en) 2001-03-30 2001-03-30 Magnetoresistive element and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3576118B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356370A (en) * 2003-05-29 2004-12-16 Nec Corp Magnetic random access memory (mram) and method of manufacturing the same
JP2006511956A (en) * 2002-12-19 2006-04-06 フリースケール セミコンダクター インコーポレイテッド Method for making a magnetic flux concentration system used in magneto-electronic devices
JP2006156685A (en) * 2004-11-29 2006-06-15 Sony Corp Memory element and memory
JP2007300025A (en) * 2006-05-02 2007-11-15 Tohoku Univ Tunnel magnetic resistance element
JP2010067643A (en) * 2008-09-08 2010-03-25 Nec Corp Magnetic random access memory
JP2011238679A (en) * 2010-05-07 2011-11-24 Fujitsu Semiconductor Ltd Magnetic storage device manufacturing method and magnetic storage device
JP2012248878A (en) * 2012-08-10 2012-12-13 Sony Corp Storage element and memory
US8421138B2 (en) 2010-08-16 2013-04-16 Fujitsu Semiconductor Limited Magnetic tunneling junction device with recessed magnetic free layer
JP2013131781A (en) * 2005-09-07 2013-07-04 Magic Technologies Inc Magnetic memory cell
JP2014508412A (en) * 2011-02-14 2014-04-03 クアルコム,インコーポレイテッド Method for integrating shielding portion with MTJ device for MRAM
JP2017208546A (en) * 2016-05-18 2017-11-24 東京エレクトロン株式会社 Method for addition formation of stt-mram laminate
CN112289924A (en) * 2020-11-05 2021-01-29 歌尔微电子有限公司 Method for manufacturing magnetic sensor
DE102016116301B4 (en) 2015-10-20 2024-02-15 Taiwan Semiconductor Manufacturing Co. Ltd. METHOD FOR PRODUCING A MAGNETIC TUNNEL CONTACT WITH REDUCED DAMAGE

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691968B2 (en) 2014-09-08 2017-06-27 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511956A (en) * 2002-12-19 2006-04-06 フリースケール セミコンダクター インコーポレイテッド Method for making a magnetic flux concentration system used in magneto-electronic devices
JP4759268B2 (en) * 2002-12-19 2011-08-31 エバースピン テクノロジーズ インコーポレイテッド Method for making a magnetic flux concentration system used in magneto-electronic devices
JP2004356370A (en) * 2003-05-29 2004-12-16 Nec Corp Magnetic random access memory (mram) and method of manufacturing the same
JP2006156685A (en) * 2004-11-29 2006-06-15 Sony Corp Memory element and memory
JP2013131781A (en) * 2005-09-07 2013-07-04 Magic Technologies Inc Magnetic memory cell
JP2007300025A (en) * 2006-05-02 2007-11-15 Tohoku Univ Tunnel magnetic resistance element
JP2010067643A (en) * 2008-09-08 2010-03-25 Nec Corp Magnetic random access memory
JP2011238679A (en) * 2010-05-07 2011-11-24 Fujitsu Semiconductor Ltd Magnetic storage device manufacturing method and magnetic storage device
US9812497B2 (en) 2010-05-07 2017-11-07 Fujitsu Semiconductor Limited Method for manufacturing magnetic storage device, and magnetic storage device
US8421138B2 (en) 2010-08-16 2013-04-16 Fujitsu Semiconductor Limited Magnetic tunneling junction device with recessed magnetic free layer
JP2014508412A (en) * 2011-02-14 2014-04-03 クアルコム,インコーポレイテッド Method for integrating shielding portion with MTJ device for MRAM
US8796046B2 (en) 2011-02-14 2014-08-05 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
JP2012248878A (en) * 2012-08-10 2012-12-13 Sony Corp Storage element and memory
DE102016116301B4 (en) 2015-10-20 2024-02-15 Taiwan Semiconductor Manufacturing Co. Ltd. METHOD FOR PRODUCING A MAGNETIC TUNNEL CONTACT WITH REDUCED DAMAGE
JP2017208546A (en) * 2016-05-18 2017-11-24 東京エレクトロン株式会社 Method for addition formation of stt-mram laminate
KR20170130311A (en) * 2016-05-18 2017-11-28 도쿄엘렉트론가부시키가이샤 Methods for additive formation of a stt mram stack
US10109789B2 (en) 2016-05-18 2018-10-23 Tokyo Electron Limited Methods for additive formation of a STT MRAM stack
KR101976261B1 (en) * 2016-05-18 2019-09-10 도쿄엘렉트론가부시키가이샤 Methods for additive formation of a stt mram stack
US10665779B2 (en) 2016-05-18 2020-05-26 Tokyo Electron Limited Methods for additive formation of a STT MRAM stack
CN112289924A (en) * 2020-11-05 2021-01-29 歌尔微电子有限公司 Method for manufacturing magnetic sensor
CN112289924B (en) * 2020-11-05 2022-07-22 歌尔微电子有限公司 Method for manufacturing magnetic sensor

Also Published As

Publication number Publication date
JP3576118B2 (en) 2004-10-13

Similar Documents

Publication Publication Date Title
JP4142993B2 (en) Method for manufacturing magnetic memory device
US8542526B2 (en) Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
JP4186046B2 (en) Protective structure for MRAM electrode
JP4008857B2 (en) Semiconductor memory device and manufacturing method thereof
US8138562B2 (en) Bit line preparation method in MRAM fabrication
US7247506B2 (en) Method for producing magnetic memory device
US20060220084A1 (en) Magnetoresistive effect element and method for fabricating the same
JP4583997B2 (en) Magnetic memory cell array and manufacturing method thereof
JP2010103224A (en) Magneto-resistance element and magnetic memory
JPH11224483A (en) Solid memory and memory forming method
JP3576118B2 (en) Magnetoresistive element and method of manufacturing the same
JP3877490B2 (en) Magnetic element and manufacturing method thereof
US6617658B2 (en) Semiconductor memory device including magneto resistive element
JP2003324187A (en) Method for manufacturing magnetic memory device and magnetic memory device
US7405087B2 (en) Magnetic memory device and method of manufacturing the same
KR100518703B1 (en) Magnetic memory and manufacturing method thereof using damascene process
JP2004055918A (en) Magnetic storage device and its manufacturing method
CN114447216A (en) Magnetoresistive random access memory and manufacturing method thereof
JP2007149778A (en) Manufacturing method of magnetic storage
TW202310468A (en) Method of forming semiconductor device
JP2005005605A (en) Semiconductor device
JP2005294723A (en) Magnetic storage device and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees