JP2002287682A - Display panel and method for driving the same - Google Patents

Display panel and method for driving the same

Info

Publication number
JP2002287682A
JP2002287682A JP2001084716A JP2001084716A JP2002287682A JP 2002287682 A JP2002287682 A JP 2002287682A JP 2001084716 A JP2001084716 A JP 2001084716A JP 2001084716 A JP2001084716 A JP 2001084716A JP 2002287682 A JP2002287682 A JP 2002287682A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
transistor
emitting element
light emitting
electrode
connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001084716A
Other languages
Japanese (ja)
Inventor
Shigeki Kondo
Hiroyuki Nakamura
博之 中村
茂樹 近藤
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a gray scale display by a time gray scale method with lower power consumption in an active matrix type display panel using current controlling type light emitting elements.
SOLUTION: In the pixel connected to a selected scanning line, a driving signal with the information to emit light or not to emit light of the light emitting element of the pixel is applied through a signal line, while an electric current is supplied by a switching means to the light emitting element in the pixel driven to emit light by the signal. The light emitting time of the light emitting element is controlled by modulating the on-state period of the switching means to obtain a gray scale display.
COPYRIGHT: (C)2002,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、有機及び無機エレクトロルミネッセンス(以下、「EL」と記す)素子や発光ダイオード(以下、「LED」と記す)素子といった、自発光型発光素子を用いたアクティブマトリクス型の表示パネルとその駆動方法に関する。 BACKGROUND OF THE INVENTION The present invention relates to an organic and inorganic electroluminescence (hereinafter, referred to as "EL") device or a light emitting diode such as (hereinafter referred to as "LED") devices, active with self-emitting light-emitting device matrix display panel and its driving method.

【0002】 [0002]

【従来の技術】従来、有機及び無機EL素子、或いはL Conventionally, organic and inorganic EL elements, or L
ED素子等のような自発光型の発光素子をアレイ状に組み合わせ、ドットマトリクスにより表示を行うディスプレイは、テレビや携帯端末等に広く利用されている。 Combining self-luminous type light emitting element such as ED elements in an array, a display for displaying the dot matrix are widely used in televisions and portable terminal and the like. これら自発光型の発光素子を用いたディスプレイは、液晶ディスプレイとは異なり、照明のためのバックライトを必要とせず、視野角が広いといった特徴を有し、注目を集めている。 These self-luminous display using a light-emitting element, unlike a liquid crystal display, does not require a backlight for lighting, has features such wide viewing angle, it has attracted attention.

【0003】中でも、トランジスタ等スイッチング素子とこれら発光素子とを組み合わせてスタティック駆動を行うアクティブマトリクス型と呼ばれるディスプレイは、ダイナミック駆動を行う単純マトリクス型のディスプレイと比較して、高輝度、高コントラスト、高精細等の優位性を持っており、近年注目されている。 [0003] Among them, a display called active matrix that performs static driving a combination of a transistor such as a switching element and such a light-emitting element, as compared with the simple matrix type display performing dynamic driving, high luminance, high contrast, high has the advantage of definition, etc., has attracted attention in recent years.

【0004】この種のディスプレイの従来例として、図8に、Society for Informatio As a conventional example of this type of display, in FIG. 8, Society for informatio
n Display発行の、1990年秋季大会予稿集「Eurodisplay'90」の第216〜219 Of n Display issue, the first of the 1990 Fall Meeting Proceedings "Eurodisplay'90" 216-219
頁の発表から引用した、EL素子を使用したアクティブマトリクス型ディスプレイの駆動回路の1画素構成を示す。 Quoted from page announcement shows one pixel configuration of the drive circuit of an active matrix display using the EL element. 図中、101、107はトランジスタ、102は走査線、103はデータ線、104はコンデンサ、105 In the figure, 101 and 107 are transistors, 102 scanning lines, 103 data line, 104 denotes a capacitor, 105
は電源線、106はEL素子、108は共通電極、10 Power line, the EL element 106, 108 is the common electrode, 10
9は電流制御回路である。 9 is a current control circuit.

【0005】図8の構成において、走査線102が選択されて選択信号が印加されると、トランジスタ101がオンとなり、トランジスタ101を介してデータ線10 [0005] In the configuration of FIG. 8, when the selection signal scanning lines 102 is selected and is applied, the transistor 101 is turned on, the data line via the transistor 101 10
3からデータ信号がコンデンサ104に書き込まれる。 3 data signals from is written in the capacitor 104.
コンデンサ104に書き込まれたデータ信号は、トランジスタ107のゲート・ソース電極間電圧を決定する。 Data signals written to the capacitor 104 determines the gate-source electrode voltage of the transistor 107.

【0006】次いで、当該走査線102が非選択となり、トランジスタ101がオフすると、コンデンサ10 [0006] Then, when the scanning line 102 becomes unselected, the transistor 101 is turned off, the capacitor 10
4の両端間の電圧は次の走査で当該走査線102が選択されるまで保持される。 4 voltage across be held in the next scan until the scan line 102 is selected. そして、コンデンサ104の両端間の電圧に応じて、電源線105→EL素子106→ Then, in response to the voltage across capacitor 104, the power line 105 → EL element 106 →
トランジスタ107のドレイン→共通電極108という経路に沿って電流が流れ、この電流によりEL素子10 Current flows along the path of the drain → common electrode 108 of the transistor 107, EL element 10 by the current
6が発光する。 6 to emit light.

【0007】一般的に、コンピュータの端末、パーソナルコンピュータのモニタ、テレビ等の動画表示を行うためには、各画素の輝度が変化する階調表示ができることが望ましい。 [0007] Generally, a computer terminal, a personal computer monitor, in order to perform a moving image display such as a television, it is desirable that the brightness of each pixel can gradation display changes. 画像に階調性を出すためには、従来、アナログ階調方式、面積階調方式、時間階調方式が用いられていた。 In order to give gradation in image, conventionally, the analog gray scale method, an area gray scale method, has been used time gray scale method.

【0008】アナログ階調方式では、発光素子に電流を供給するトランジスタのゲート電極電位を、ビデオ信号に応じて制御する。 [0008] In the analog gray scale method, the gate electrode potential of the transistor for supplying a current to the light emitting element is controlled in accordance with the video signal. 即ち、トランジスタのコンダクタを制御する必要がある。 That is, it is necessary to control the conductor of the transistor. この場合、発光素子の輝度−電圧特性に応じてビデオ信号を変化させる必要がある。 In this case, the luminance of the light emitting device - it is necessary to change the video signal according to the voltage characteristic. 一般的にEL素子やLED素子の電圧−電流特性は非線形のダイオード特性を示すため、電圧−輝度特性もダイオード特性を示す。 Voltage generally EL elements or LED elements - current characteristic for indicating a nonlinear diode characteristic, the voltage - brightness characteristics showing the diode characteristic. 従って、ビデオ信号電圧にガンマ補正を施す必要があり、システムが複雑になる。 Therefore, it is necessary to apply a gamma correction to the video signal voltage, the system becomes complicated. また、トランジスタ、特にディスプレイで広く用いられている薄膜トランジスタ(以下、「TFT」と記す)は特性にバラツキがあるため、画素に入力されるビデオ信号電圧が均一であっても、表示にムラを生じてしまう。 The transistors, particularly thin film transistors are widely used in the display (hereinafter, referred to as "TFT") is because of the variations in characteristics, even uniform video signal voltage input to the pixel, cause unevenness in the display and will.

【0009】図8の駆動回路において、アナログ階調表示を行うためには、トランジスタ107のゲート・ソース電極間にしきい値電圧(V th )付近の電圧を印加する必要がある。 [0009] In the driving circuit of FIG. 8, for performing analog grayscale display, it is necessary to apply a voltage of the threshold voltage (V th) around between the gate and source electrodes of the transistor 107. しかしながら、トランジスタ107のゲート電圧・ソース電流特性に、図9に示すようなバラツキがあると、例えば図8のトランジスタ107のゲート電極にゲート電圧V Aを印加した場合、トランジスタ10 However, if the gate voltage and the source current characteristics of the transistor 107, if there is variation shown in FIG. 9, the application of the gate voltage V A for example to the gate electrode of the transistor 107 in FIG. 8, the transistor 10
7に流れる電流はI A (実線で示す曲線とV Aとの交点) Current flowing to 7 I A (the intersection of the curve and the V A shown by a solid line)
とI B (破線で示す曲線とV Aとの交点)のように異なるため、EL素子106に流れる電流も変わり、本来ならば同じ輝度であるはずの領域の輝度が異なり、輝度ムラ等の画質劣化が生じることになる。 Since different as I B (the intersection between the curve shown by a broken line and V A), also vary the current flowing through the EL element 106, different brightness regions should be the same brightness would otherwise, image quality such as brightness unevenness so that the deterioration occurs.

【0010】上述のようなトランジスタ特性のバラツキの影響を受けにくい回路も提案されている。 [0010] less susceptible circuit the influence of variations of such transistor characteristics as described above has also been proposed. IDRC IDRC
(International Display Re (International Display Re
search Conference)2000、Di search Conference) 2000, Di
gest p. gest p. 358〜361には、カレントミラー回路をEL素子を用いたディスプレイの駆動回路に適用した形態が提案されている。 The 358-361, form of applying a current mirror circuit to the drive circuit of the display using the EL element has been proposed. 図10は、当該駆動回路の1 10, 1 of the driving circuit
画素構成を示す図であり、図中、120はカレントミラー回路、121〜124はTFT、125は保持容量、 Is a diagram showing a pixel configuration in Figure 120 is a current mirror circuit, 121 to 124 TFT, 125 storage capacitor,
126は有機EL素子、127は走査線、128は信号線、129は電源線、130は定電流回路である。 126 organic EL device, 127 scanning lines, 128 denotes a signal line, 129 is a power supply line, 130 is a constant current circuit.

【0011】図10の構成において、走査線127に印加された選択信号によって、トランジスタ123と12 [0011] In the configuration of FIG. 10, by the applied selection signal to the scanning line 127, the transistors 123 and 12
4がオンすると、定電流回路130からの定電流がトランジスタ124を介してトランジスタ121に供給され、さらに、TFT123を介して保持容量125とT 4 When turned on, the constant current from the constant current circuit 130 is supplied to the transistor 121 via the transistor 124, further, the holding capacitor via the TFT 123 125 and T
FT122のゲート電極に供給される。 It is supplied to the gate electrode of FT122. TFT121とTFT122はカレントミラーを構成しており、同一電流が流れる。 TFT121 and TFT122 constitute a current mirror, the same current flows. TFT123とTFT124がオフしても、保持容量125によってTFT122のゲート電極電位は固定されているため、TFT122はオン状態を保持して定電流を流し続ける。 Also TFT123 and TFT124 is turned off, the gate electrode potential of the storage capacitor 125 TFT 122 because it is fixed, TFT 122 continues to flow a constant current to keep on condition. この状態で、定電流値を制御することで、有機EL素子126が発光・非発光を行うことになる。 In this state, by controlling the constant current value, the organic EL element 126 is to perform the light emission and non-emission.

【0012】カレントミラー回路120は、供給された電流を、TFTのしきい値電圧に関わらず負荷に供給することが可能であるため、本質的にTFTのバラツキに関係なく、負荷、即ち有機EL素子126に定電流を供給することが可能となる。 [0012] The current mirror circuit 120, the supplied current, since it is possible to supply to the load regardless of the threshold voltage of the TFT, essentially regardless of variations in TFT, a load, i.e. the organic EL it is possible to supply a constant current to the device 126. また、ここで使用される保持容量125は、ドライブTFT122のゲート電圧を保持するために必要最小限の大きさでよい。 The holding capacity 125 used here, the minimum may be sized required to hold the gate voltage of the drive TFT 122.

【0013】また、面積階調方式としては、文献「AM [0013] In addition, as an area gray scale method, the literature "AM
−LCD2000、AM3−1」に提案されている方式が挙げられる。 -LCD2000, include the method that has been proposed to AM3-1 ". この方式は、一つの画素を複数の副画素に分割し、各副画素をオン・オフして、オンしている副画素の総面積によって当該画素の階調を出すものである。 This method divides one pixel into a plurality of sub-pixels, each sub-pixel is turned on and off, is intended to issue the gradation of the pixel by the total area of ​​the sub-pixels that are turned on. しかしながらこの方式では、開口率を上げるのが困難なため、発光素子への駆動電流密度を上げざるを得ず、駆動電圧の上昇、素子の寿命低下といった問題がある。 However, in this method, because it is difficult to increase the aperture ratio, it is inevitable to increase the driving current density to the light emitting element, increase in driving voltage, there is a problem reduced life of the device.

【0014】また、時間階調方式は、上述のアナログ階調方式や面積階調方式における問題点を解決するために、発光素子の発光時間を変調して階調を出す方式であり、例えば、SID2000 DIGEST 36.1 [0014] The time gray scale method, in order to solve the problems of the analog gradation method and area gradation method described above is a method of issuing a tone by modulating the light emission time of the light emitting element, for example, SID2000 DIGEST 36.1
(p.912〜915)で報告されている。 It has been reported in (p.912~915).

【0015】しかしながら、当該方式においても、回路構成に用いたトランジスタのバラツキの影響を小さくするため、発光素子の定電流駆動のためのトランジスタを線形領域で動作させる必要があり、このため、電源電圧、消費電力の上昇といった問題がある。 [0015] However, in the method, in order to reduce the influence of variations in the transistors used in the circuit configuration, it is necessary to operate the transistor for the constant current driving of the light-emitting element in the linear region, and thus, the power supply voltage , there is a problem such as an increase in power consumption.

【0016】また、この方式では、上記報告内にもあるように、複数の発光期間の選択により1フィールド期間内でのトータルな発光時間を変調する。 [0016] In this manner, as is also the above-mentioned reports, to modulate the total light emission time in one field period by the selection of a plurality of light emitting period. 例えば、8ビット(256階調)を表示しようとした場合、発光時間としては、1フィールド期間を1:2:4:8:16:3 For example, if you try to display 8-bit (256 gradations), the light emission time, 1 one field period: 2: 4: 8: 16: 3
2:64:128の8つのサブフィールド期間を選択することになる。 2: 64: 128 will select the eight sub-field period. そして、各サブフィールド期間の直前に、そのサブフィールド期間での発光・非発光を選択するため、全画素のアドレッシング期間が必要となる。 Then, just before each subfield period, for selecting light emission or no light emission in the subfield period, the addressing period for all pixels are required. このアドレッシング期間は、基本的には全画素非表示であり、1フィールド内での有効発光期間は、Nビット階調表示を行う場合、有効発光期間=(1フィールド期間) The addressing period is basically all the pixels hidden, the effective light emission period in one field, when performing an N-bit gray-scale display, the effective light emission period = (one field period)
−(1画面アドレッシング期間×N)となり、発光輝度が低下する。 - (1 Screen addressing period × N), and the light emission luminance is lowered. そのため、1サブフィールド当たりの発光輝度を上げて、フィールド全体での発光輝度を補う必要が生じる。 Therefore, by increasing the light emission luminance per subfield, is necessary to supplement the light emission luminance in the entire field occurs. また、通常の液晶ディスプレイ(LCD)では、1フィールド当たり1回のアドレスですむところを、階調ビット回数分だけアドレスする必要があるため、より高速のアドレッシング回路が必要になる。 Further, in the conventional liquid crystal display (LCD), a the place only once address per field, it is necessary to address only tone bit number of times, it is necessary to faster addressing circuit.

【0017】 [0017]

【発明が解決しようとする課題】本発明の課題は、上記時間階調方式で階調表示を行う場合の問題点を解決し、 SUMMARY OF THE INVENTION It is an object of the present invention is to solve the problem in the case of performing gradation display by the time gray scale method,
トランジスタの特性バラツキの影響を受けず、高輝度で発光素子を発光させることができる表示パネルとその駆動方法を提供することにある。 Without being affected by variations in characteristics of the transistor, it is to provide a display panel and a driving method thereof capable of emitting the light emitting element with high luminance.

【0018】 [0018]

【課題を解決するための手段】本発明の第一は、複数行の走査線と複数列の信号線を基板上にマトリクス配置し、該走査線と信号線の交点を画素として、画素毎に、 First A solution for the present invention, a matrix by arranging a plurality rows of scanning lines and signal lines of a plurality of rows on a substrate, the intersection of the scanning lines and signal lines as pixel, for each pixel ,
素子に流れる電流に応じて輝度が変化する電流制御型発光素子を備えたアクティブマトリクス型の表示パネルであって、各画素において、少なくとも、上記走査線より入力された選択信号によって、画素行毎に共通にオンし、信号線より駆動信号が入力される第1スイッチ手段と、上記第1スイッチ手段を介して駆動信号が入力され、該駆動信号に応じて発光素子への電流の供給をメモリする電流メモリ部と、上記電流メモリ部と発光素子との間に接続され、電流メモリ部から発光素子への電流の供給を制御する第2スイッチ手段と、を備えたことを特徴とする。 A display panel of active matrix type having a current control type light emitting element which changes its luminance according to a current flowing through the device, in each pixel, at least, the selection signal input from the scanning line, for each pixel row common to oN, a first switching means for driving signal from the signal line is inputted, the driving signal is input through the first switch means, memory the current supply to the light emitting element in response to said drive signal a current memory unit, is connected between the current memory and the light emitting element, characterized in that a second switch means for controlling the supply of current from the current memory unit to the light emitting element.

【0019】上記本発明の表示パネルにおいては、下記の構成を好ましい態様として含むものである。 [0019] The above invention is intended to include a preferred embodiment the following configuration.

【0020】上記第2スイッチ手段が2入力のマルチプレクサで構成されている。 [0020] is composed of a multiplexer of the second switching means 2 inputs.

【0021】上記第1スイッチ手段が第1乃至第3トランジスタで構成され、電流メモリ部が保持容量と第4トランジスタで構成され、第1トランジスタのゲート電極が画素行毎に共通に走査線に接続され、第1主電極が画素列毎に共通に信号線に接続され、第2主電極が第2トランジスタの第1主電極、ゲート電極、及び第3トランジスタの第1主電極に接続され、第2トランジスタの第2主電極が第1の電源線に接続され、第3トランジスタのゲート電極が画素行毎に共通に走査線に接続され、第2主電極が保持容量の第1電極及び第4トランジスタのゲート電極に接続され、保持容量の第2電極が第1の電源線に接続され、第4トランジスタの第1主電極が第1 [0021] The first switch means is composed of first through third transistors, a current memory unit is composed of a storage capacitor and a fourth transistor, connected to the scanning lines gate electrode of the first transistor in common for each pixel row is, the first main electrode is connected to the signal line in common to each pixel column, the second main electrode connected to the first main electrode, a gate electrode, and the first main electrode of the third transistor of the second transistor, the the second main electrode of the second transistor is connected to the first power supply line, a third gate electrode of the transistor is connected to the scan line in common for each pixel row, the first electrode and the fourth second main electrode storage capacitor is connected to the gate electrode of the transistor, a second electrode of the storage capacitor is connected to the first power supply line, the first main electrode of the fourth transistor first
の電源線に接続され、第2主電極が第2スイッチ手段を介して発光素子の第1電極に接続され、発光素子の第2 It is connected to a power supply line, the second main electrode connected to the first electrode of the light emitting element via the second switch means, the second light emitting element
電極が第2の電源線に接続されている。 Electrodes are connected to the second power supply line.

【0022】上記トランジスタが薄膜トランジスタである。 [0022] is the transistor is a thin film transistor.

【0023】上記第2スイッチ手段が第5トランジスタと第6トランジスタを直列に接続してなり、第5トランジスタの第1主電極が前記第4トランジスタの第2主電極に、第6トランジスタの第2主電極が発光素子の第1 [0023] will be the second switch means connects the fifth transistor and the sixth transistor in series, the first main electrode of the fifth transistor second main electrode of the fourth transistor, the second of the sixth transistor first main electrode the light emitting element
電極に接続され、両トランジスタのゲート電極を2入力とするマルチプレクサを構成してなる。 Connected to the electrode, formed by constituting a multiplexer for a 2-input gate electrodes of both transistors.

【0024】上記第2スイッチ手段が第5トランジスタで構成され、第1主電極が前記第4トランジスタの第2 [0024] The second switch means is composed of the fifth transistor, the first main electrode of the fourth transistor 2
主電極に、第2主電極が発光素子の第1電極に接続され、当該トランジスタのゲート電極と発光素子の第2電極とを2入力とするマルチプレクサが構成されている。 The main electrode, second main electrode connected to the first electrode of the light emitting element, a multiplexer to a second electrode of the gate electrode and the light emitting element of the transistor and the second input is configured.

【0025】上記第3トランジスタの第2主電極に第1 [0025] The first to the second main electrode of the third transistor
主電極を、第1電源線に第2主電極を、ゲート電極を第2のパルス信号線に接続したリセット用のトランジスタを有する。 The main electrode, a second main electrode to the first supply line, a transistor for resetting connected to the gate electrode to the second pulse signal line.

【0026】本発明の第二は、上記本発明の表示パネルの駆動方法であって、走査線に順次選択信号を印加して、画素行毎に共通に第1スイッチ手段をオンし、上記第1スイッチ手段のオン期間に同期して、当該画素の発光素子の発光・非発光情報を有する駆動信号を各信号線及び第1スイッチ手段を介して電流メモリ部に印加し、 [0026] The second invention is a driving method of a display panel of the present invention, by applying a sequential selection signal to the scanning lines to turn on the first switch means in common for each pixel row, the first in synchronism with the oN period of the first switch means to apply a drive signal having a light-emitting and non-emitting information of the light-emitting element of the pixel in the current memory section via the respective signal lines and the first switch means,
該駆動信号の情報に応じて電流メモリ部に発光素子への電流の供給をメモリし、電流メモリ部より発光素子への電流の供給を第2スイッチ手段のオン・オフによって制御することを特徴とする。 And characterized in that to the memory the current supply to the light emitting element to the current memory according to the information of the drive signal is controlled by turning on and off the second switching means to supply current to the light emitting element from the current memory section to.

【0027】上記本発明の駆動方法においては、下記の構成を好ましい態様として含むものである。 [0027] In the driving method of the present invention are those which comprise a preferred embodiment the following configuration.

【0028】上記第2スイッチ手段のオン期間を変調することによって、発光素子の発光時間を変調する。 [0028] By modulating the ON period of the second switch means to modulate the light emission time of the light emitting element.

【0029】上記第2スイッチ手段が2入力のマルチプレクサで構成され、該第2スイッチ手段のオン期間の変調を、上記マルチプレクサの入力信号によって制御する。 [0029] The second switch means is composed of two-input multiplexers, the modulation of the on period of the second switching means, controlled by the input signal of the multiplexer.

【0030】上記第2スイッチ手段がトランジスタを2 [0030] The second switch means is a transistor 2
個直列に接続してなり、両トランジスタのゲート電極を2入力としてマルチプレクス駆動する。 It will be connected to pieces series and multiplex driving the gate electrodes of both transistors as two inputs.

【0031】上記第2スイッチ手段が1個のトランジスタで構成され、該トランジスタのゲート電極と発光素子の該トランジスタが接続されていない側の電極とを2入力としてマルチプレクス駆動し、発光素子の発光時間を変調する。 [0031] The second switch means is composed of one transistor, and a side of the electrode to which the transistor and the gate electrode the light emitting element is not connected to the transistor driven multiplex as two inputs, the light emission of the light emitting element It modulates the time.

【0032】上記第1スイッチ手段と電流メモリ部との間にリセット用のトランジスタを有し、全画素の信号保持部に駆動信号が保持された後、該トランジスタをオンして先に電流メモリ部に転送されていた駆動信号をリセットする。 [0032] have a transistor for resetting between the first switching means and the current memory unit, after the drive signal is held in the signal holding section of all pixels, previously to the current memory unit by turning on the transistor reset drive signals having been transferred to.

【0033】 [0033]

【発明の実施の形態】本発明の表示パネルは、基本構成として複数行の走査線と複数列の信号線とを基板上にマトリクス状に配置し、その交点を画素として、画素毎に発光素子を配置したアクティブマトリクス型の表示パネルである。 Display panel of the embodiment of the present invention includes a signal line of the plurality of rows of scanning lines and a plurality of columns arranged in a matrix on a substrate as a basic configuration, the intersection as a pixel, the light emitting element for each pixel a display panel of an active matrix type arranged to.

【0034】本発明においては、上記各画素において、 [0034] In the present invention, in the above pixel,
画素を選択する第1スイッチ手段と該第1スイッチ手段を介して書き込まれた信号によって発光素子に供給する電流をメモリする電流メモリ部と発光素子とを回路上シリアルに接続し、且つ、電流メモリ部と発光素子との間に第2スイッチ手段を介在させたことを特徴とする。 It connects the current memory for the memory the current supplied to the light emitting element by a signal written through the first switching means and said first switching means for selecting a pixel and a light emitting element on the circuit serially, and a current memory wherein the between the parts and the light emitting element is interposed the second switch means. さらに、本発明の駆動方法は、上記表示パネルにおいて、 Furthermore, the driving method of the present invention, in the display panel,
線順次で走査される第1スイッチ手段に入力された、発光素子の発光・非発光情報を有する駆動信号の該情報に応じて、電流メモリ部に発光素子への電流の供給をメモリし、さらに、電流メモリ部から発光素子への電流の供給を第2スイッチ手段によって制御することを特徴とする。 It is input to the first switch means lines are scanned sequentially in, in accordance with the information of the drive signal having a light-emitting and non-emitting information of the light-emitting element, and a memory current supply to a light emitting element in the current memory portion, further , and controlling the supply of current from the current memory unit to the light emitting element by the second switch means.

【0035】よって、本発明の表示パネルにおいては、 [0035] Thus, in the display panel of the present invention,
第2スイッチ手段のオン期間を変調する、或いは、第2 Modulating the ON period of the second switch means, or second
スイッチ手段のオン期間と発光素子の第2電極電位を制御することで、発光素子に電流が流れる期間、即ち発光時間を変調し、時間変調による階調表示を行うことができる。 By controlling the second electrode potential of the ON period and the light-emitting element of the switching means, the period of current to the light emitting element flows, i.e. modulating the emission time, it is possible to perform gradation display by time modulation. 本発明では、画素のアドレッシング期間は、第1 In the present invention, the addressing period of the pixel is first
スイッチ手段を選択して電流メモリ部に発光素子への電流の供給をメモリする期間のみであり、1フィールドにつき1回のアドレスで良いため、発光素子の発光期間を従来の時間階調方式に比べて長くすることができ、その結果、従来よりも高輝度表示を行うことができる。 Select switch means is only time to memory the current supply to the light emitting element in the current memory, since it in one address per field, compared with the light emission period of the light emitting element to the conventional time gray scale method Te can be increased, as a result, it is possible to perform high-luminance display than conventional.

【0036】図1に、本発明の表示パネルの1画素の回路構成を模式的に示す。 [0036] Figure 1, the circuit configuration of one pixel of a display panel of the present invention is shown schematically. 図中1は第1スイッチ手段(アドレッシング部)、2は電流メモリ部、3は第2スイッチ手段、4は発光素子である。 Figure 1 is a first switching means (addressing unit), 2 denotes a current memory unit, 3 second switch means, 4 is a light emitting element.

【0037】本発明においては、第1スイッチ手段1をオンすることにより当該画素を選択(アドレス)し、さらに該第1スイッチ手段1に、当該画素の発光素子4を発光させるか、非発光かの情報を有する駆動信号を印加し、該駆動信号の情報に応じて、電流メモリ部2に発光素子4への電流の供給をメモリする。 [0037] In the present invention, the pixel select (address) by turning on the first switching means 1, further first switch means 1, whether to the light emitting element 4 of the pixel, the non-light-emitting or the drive signal is applied with the information, according to the information of the drive signal to the memory the current supply to the light emitting element 4 to the current memory unit 2. 電流メモリ部にメモリされた情報は、アドレスが終了して第1スイッチ手段1がオフした後でも保持される。 Memory information in the current memory unit, the first switching means 1 the address is finished is retained even after turning off. これにより、電流メモリ部3から発光素子4に電流が供給されるが、この時、直列に配置した第2スイッチ手段3のオン期間を制御することにより、該電流の供給を制御し、発光素子4 Thus, although the current from the current memory unit 3 to the light emitting element 4 is supplied, at this time, by controlling the ON period of the second switching means 3 arranged in series, to control the supply of the current, the light emitting element 4
の発光期間を変調して、結果として階調表示を行うことができる。 The emission period is modulated, it is possible to perform gradation display as a result.

【0038】図2は、上記第2スイッチ手段のオン期間を制御する態様として、2入力のマルチプレクサ5を構成した回路を模式的に示す図である。 [0038] Figure 2, as a mode for controlling the ON period of said second switch means is a diagram schematically showing a circuit constituted of the multiplexer 5 of two inputs.

【0039】図3に、図1、2の第2スイッチ手段のオン期間を制御して時間変調により階調表示を行うタイミングチャートを示す。 [0039] FIG. 3 shows a timing chart for performing gray scale display by the second switch control to the temporal modulation of the on-period of the means of FIGS. 図3中(a)はアドレッシング期間(t a )を、(b)は表示期間(t d )を示す。 In Figure 3 (a) addressing period (t a), it shows the (b) during the display period (t d). 図3には階調数として5ビット階調を表示する場合を例示した。 It exemplified a case of displaying 5-bit gray scale as the number of gradations in FIG. 図3に示したように、本発明においては、各画素を線順次走査によって選択して、全画素の電流メモリ部2 As shown in FIG. 3, in the present invention, by selecting the line-sequential scanning of each pixel, a current memory unit 2 of all pixels
に電流をメモリし(t a )、その後、表示期間(t d )を5つのサブフィールド(t 1 〜t 5 )に分割して各フィールドにおいて発光・非発光を制御して、合計の発光時間の違いにより階調表示を行う。 And Memory (t a) the current, then controls the light emission or no light emission is divided display period (t d) into five sub-fields (t 1 ~t 5) In each field, the total light emission time performing gradation display by the difference of. 尚、図3においては、各サブフィールドt 1 〜t 5を順次連続して示したが、本発明においては、発光素子4の発光時間が表示期間内においてトータルで所定の時間になれば良く、そのタイミングや連続発光時間、複数の発光時間の間の長さについては特に限定されない。 In FIG. 3, but shown by successive respective sub-fields t 1 ~t 5, in the present invention, if a predetermined time in total within the light emitting time of the light emitting element 4 display period well, its timing and continuous emission time, there is no particular limitation on the length between the plurality of light emitting time.

【0040】本発明によれば、時間階調方式において、 According to the invention, in the time gray scale method,
駆動信号の各画素への書き込み(アドレス)は1フィールドにおいて1回で済み、従来のように階調ビット数分の書き込みは必要ない。 Writing to each pixel of the driving signal (address) only once in one field, the conventional need not write a few minutes gradation bits as. 例えば、フルカラー表示を行う8ビット階調を考えた場合、フィールド周波数が60H For example, when considering an 8-bit grayscale perform full-color display, the field frequency 60H
z、走査線数240本、1走査線のアドレッシング周期として250kHz必要であると仮定すると、 従来の発光時間(100%白表示)=(1/60)− z, scanning lines 240, assuming that it is necessary 250kHz as addressing period for one scanning line, the conventional light emitting time (100% white display) = (1/60) -
(1/250×10 3 )×8×240=9.0msec 本発明の発光時間(100%白表示)=(1/60)− (1/250 × 10 3) × 8 × 240 = 9.0msec emission time of the present invention (100% white display) = (1/60) -
(1/250×10 3 )×240=15.7msec となり、本発明の方が1.7倍発光時間を長く取ることができる。 (1/250 × 10 3) × 240 = 15.7msec next Trip present invention can take longer 1.7 times the light emission time. このことは、言いかえると、同じ発光輝度を得るのに、従来よりも発光素子に流す電流を1/1.7 This is In other words, to obtain the same emission luminance, the current flowing to the light emitting element than the traditional 1 / 1.7
に低減できることを意味する(例えば、有機EL素子の場合、電流量と発光輝度はほぼリニヤに変化する)。 Means can be reduced (for example, if the organic EL element, the current amount and the light emission luminance changes substantially linear). これは携帯機器のディスプレイのように、バッテリ駆動を前提とした用途には非常に重要である。 This is like the display of the mobile device, is very important in applications premised on the battery.

【0041】図4は、図2の回路構成の画素を2×2として構成した本発明の表示パネルのアクティブマトリクス回路を模式的に示す。 [0041] Figure 4 shows an active matrix circuit of a display panel of the present invention constitutes a pixel of the circuit configuration of FIG. 2 as 2 × 2 schematically. 図中、11は走査ドライバ、1 In the figure, 11 is a scan driver, 1
2は信号ドライバ、13、14は制御信号ドライバ、1 2 signal driver, the 13 and 14 control signal driver, 1
5は電源線、16は走査線、17は信号線、18、19 5 power supply line, 16 is a scan line, 17 denotes a signal line, 18, 19
は制御信号線であり、図1、図2と同じ部材には同じ符号を付した。 It is a control signal line, Fig. 1, denoted by the same reference numerals the same members as Figure 2.

【0042】図4の構成において、走査ドライバ11により走査線16が順次選択され、これと同期して、信号ドライバ12より信号線17に、選択された走査線16 [0042] In the configuration of FIG. 4, the scan driver 11 is selected scan lines 16 are sequentially, in synchronization with this, the signal line 17 from the signal driver 12, the selected scan lines 16
に接続された画素の発光・非発光情報を有する駆動信号が印加され、信号線17を介して各画素の第1スイッチ手段に該駆動信号が印加され、さらに、該第1スイッチ手段を介して電流メモリ部2に該駆動信号が入力される。 Drive signal having a light-emitting and non-emitting information of the connected pixels is applied to, the drive signal is applied to the first switch means of each pixel through the signal line 17, further via the first switching means the drive signal is input to the current memory unit 2. 電流メモリ部2では、入力された駆動信号の情報が発光である画素の発光素子4には電流が電流メモリ部2 The current memory unit 2, the light-emitting element 4 of the pixel information of the input driving signal is a light emission current the current memory section 2
より第2スイッチ手段3を介して供給される。 Supplied through the second switching means 3 based. 第2スイッチ手段3のオン・オフは、マトリクス配置された制御信号線18、19を介して制御信号ドライバ13、14 On and off the second switching means 3, a control signal driver 13, 14 via the control signal line 18, 19 arranged in a matrix
よりマルチプレクサ7に印加される制御信号の組み合わせにより制御される。 It is controlled by a combination of control signals applied to more multiplexer 7. マルチプレクサ7を駆動する制御信号ドライバ13、14は、例えば従来の液晶表示パネル用のドライバ技術をそのまま用いることが可能である。 Control signal driver for driving the multiplexer 7 13 and 14, for example, a conventional driver technology for liquid crystal display panel can be used as it is.

【0043】次に、本発明の具体的な回路構成について説明する。 [0043] Next, a specific circuit configuration of the present invention. 本発明において好ましい基本構成は、上記第1スイッチ手段1が第1乃至第3トランジスタで構成され、電流メモリ部2が保持容量と第4トランジスタで構成され、第1トランジスタのゲート電極が画素行毎に共通に走査線に接続され、第1主電極が画素列毎に共通に信号線に接続され、第2主電極が第2トランジスタの第1主電極、ゲート電極、及び第3トランジスタの第1主電極に接続され、第2トランジスタの第2主電極が第1 Preferred basic configuration in the present invention, the first switch means 1 is composed of first through third transistors, a current memory unit 2 is composed of a storage capacitor and a fourth transistor, each gate electrode is a pixel row of the first transistor commonly connected to the scanning lines, the first main electrode is connected to the signal line in common to each pixel column, the first and the second main electrode and the first main electrode, a gate electrode of the second transistor, and a third transistor It is connected to the main electrode, the second main electrode of the second transistor first
の電源線に接続され、第3トランジスタのゲート電極が画素行毎に共通に走査線に接続され、第2主電極が保持容量の第1電極及び第4トランジスタのゲート電極に接続され、保持容量の第2電極が第1の電源線に接続され、第4トランジスタの第1主電極が第1の電源線に接続され、第2主電極が第2スイッチ手段3を介して発光素子4の第1電極に接続され、発光素子4の第2電極が第2の電源線に接続されてい構成である。 Is connected to a power supply line, a gate electrode of the third transistor is connected to the scanning line in common for each pixel row, the second main electrode connected to the first electrode and the gate electrode of the fourth transistor of the storage capacitor, a storage capacitor a second electrode connected to a first power supply line, the first main electrode of the fourth transistor is connected to the first power supply line, the second main electrode of the second switching means 3 via the light-emitting element 4 is connected to the first electrode, the second electrode of the light emitting element 4 is configured is connected to the second power supply line.

【0044】図5に、上記基本構成の一実施形態の回路図を示す。 [0044] FIG. 5 shows a circuit diagram of one embodiment of the above basic structure. 本実施形態は、上記好ましい基本構成における第1〜第4トランジスタをTFTで構成し、発光素子として有機EL素子を用いた形態である。 This embodiment, the first to fourth transistors in the preferred basic structure composed of TFT, a mode using the organic EL element as a light-emitting element. 図中、51〜 In the figure, 51 to
55はTFT、56は保持容量、57は+電源線、58 55 TFT, 56 is storage capacitor, 57 + supply line, 58
は−電源線、59はパルス信号線、60は有機EL素子であり、図4と同じ部材には同じ符号を付した。 The - power supply line, 59 is a pulse signal line, 60 is an organic EL element, the same members as in FIG. 4 are denoted by the same reference numerals.

【0045】図5の回路において、走査線16が選択されてTFT51、53がオンすると、当該画素の発光・ [0045] In the circuit of FIG. 5, when TFT51,53 scanning line 16 is selected is turned on, the light-emitting-of the pixel
非発光情報を有する駆動信号が信号線17からTFT5 Drive signal having a non-emission information from the signal line 17 TFT 5
1を介してTFT52に供給され、さらにTFT53を介して保持容量56とTFT54のゲート電極に入力される。 Is supplied to TFT52 via 1, further input to the gate electrode of the storage capacitor 56 and TFT54 via TFT 53. TFT52とTFT54とはカレントミラーを構成しており、同一の電流が流れる。 TFT52 and TFT54 constitute a current mirror, the same current flows. TFT51とTFT TFT51 and TFT
53がオフしても、TFT54のゲート電極電位は保持容量56にメモリされた駆動信号によって固定されている(メモリされている)ため、該駆動信号によるTFT Even 53 is turned off, the gate electrode potential of the TFT54 is (are memory) is fixed by a drive signal memory in the storage capacitor 56 for, TFT by said drive signal
54のオン・オフ状態はメモリされる。 On-off state of 54 is memory. 即ち、該駆動信号が発光情報を有する場合には、TFT54はオン、非発光情報を有する場合にはTFT54はオフとなるように、駆動信号が設定され、駆動信号が発光情報を有する場合、TFT51、53がオフとなってもTFT54はオン状態を保持し、+電源線57より有機EL素子60 That is, when the case where the drive signal has a luminous information, TFT 54 is turned on, so TFT 54 is turned off in the case where a non-emission data, the drive signal is set, the drive signal has a luminous information, TFT 51 , 53 also turned off TFT54 holds the oN state, + the organic EL element from the power source line 57 60
に定電流を供給する。 Supplying a constant current to. TFT54を介して供給された定電流は、最終的にパルス信号線59より入力されるオン信号によってTFT55がオンした期間のみ該TFT5 TFT54 supplied via a constant current, only the final period TFT55 is turned on by the on signal input from the pulse signal line 59 the TFT5
5を介して有機EL素子60に供給される。 5 is supplied to the organic EL element 60 via the. 即ち、TF In other words, TF
T55のオン期間の制御によって時間階調を得ることができる。 It is possible to obtain time gray scale by controlling the ON period of T55.

【0046】また、本実施形態においては、パルス信号線59を画素行毎に共通に接続し、有機EL素子60のカソード電極を画素列毎に共通に接続してマトリクス配線し、パルス信号線59、カソード電極を2入力としてマルチプレクス駆動することにより、有機EL素子60 [0046] In the present embodiment, a pulse signal line 59 is connected commonly to each pixel row, a cathode electrode of the organic EL element 60 are connected in common to each pixel column and matrix wiring, the pulse signal line 59 by multiplex driving the cathode electrode as a second input, the organic EL element 60
の発光時間を制御(TFT55がオン、有機EL素子6 Control (TFT 55 is turned on the light emission time of the organic EL element 6
0のカソード電極電位がlowレベルになる時間の制御)することができる。 Cathode electrode potential of 0 can be controlled) of time to become a low level.

【0047】図6は、本発明の表示パネルの他の実施形態の1画素の回路図を示す。 [0047] Figure 6 shows a circuit diagram of one pixel of another embodiment of a display panel of the present invention. 本実施形態は、先に示した図5の構成において、第1スイッチ手段のTFT53と電流メモリ部の保持容量56との間に、リセット用のT This embodiment has the configuration of FIG. 5 shown above, between the storage capacitor 56 of the TFT53 and the current memory of the first switch means, T for resetting
FT61を並列に接続した形態である。 FT61 is a form with the parallel connection of the. 当該回路においては、パルス信号線62にオン信号を入力してTFT6 In the circuit inputs an ON signal to the pulse signal line 62 TFT 6
1をオンし、保持容量56に保持された電荷を放電して、続いて行われる保持容量56への駆動信号の転送時における電荷の取りこぼしを防止し、正確な信号転送を可能とする。 1 turned on, to discharge the charge held in the storage capacitor 56, followed by preventing the missed charge during transfer of the drive signal to the storage capacitor 56 to be performed, to allow accurate signal transfer.

【0048】また、TFT54をPチャネル型とすることで、TFT54をオフ状態にし、+電源線57から有機EL素子60への電流の供給を停止する。 [0048] Further, by making the TFT54 and P-channel type, the TFT54 to the OFF state to stop the supply of current to the organic EL element 60 from the + power supply line 57. TFT61 TFT61
をNチャネル型とした場合には、+電源線ではなく、例えば−電源線に接続する。 The when the N-channel type, not the + power supply line, for example - is connected to the power line. 有機EL素子は、間欠発光に比べて連続発光させると発光輝度が劣化する度合いが強くなると言われているため、上記したように、一旦有機EL素子60の発光を停止することで、当該有機EL素子60の劣化を遅らせることができる。 The organic EL device, since the light emission luminance is continuous light emission in comparison with the intermittent light emission is said degree of degradation is strongly, as described above, by temporarily stopping the light emission of the organic EL element 60, the organic EL it can delay the deterioration of the element 60.

【0049】また、このリセット動作は、基本的には、 [0049] In addition, the reset operation is, basically,
各画素に駆動信号が転送される前に行われれば良い。 Drive signals to each pixel need be done before it is transferred. そのタイミングとしては、例えば、各行毎に走査線が選択される前(この場合は、パルス信号線62は少なくとも各行毎に共通接続される。)や、各フィールド毎(この場合は、パルス信号線62は、行毎、列毎、或いは、全画素共通に接続される。)に少なくとも1回行えばよい。 As the timing, for example, (in this case, the pulse signal line 62 is commonly connected to at least every row.) Before the scan line for each row is selected and, for each field (in this case, the pulse signal line 62, each row, each column, or may be performed at least once are connected to a common all pixels.). 実際のタイミングとしては、映像信号の水平ブランキング期間や垂直ブランキング期間が充てられる。 The actual timing, the horizontal blanking period and the vertical blanking period of the video signal is devoted.

【0050】図7は、本発明の表示パネルの他の実施形態の1画素の回路図を示す。 [0050] Figure 7 shows a circuit diagram of one pixel of another embodiment of a display panel of the present invention. 図中、71、72はTF In the figure, 71 and 72 TF
T、73、74はパルス信号線である。 T, 73 and 74 is a pulse signal line. 本実施形態は、 The present embodiment,
図2、図4の構成に対応し、先に示した図5の構成において、第2スイッチ手段を2入力のマルチプレクサで構成した形態であり、具体的には第5トランジスタと第6 Figure 2 corresponds to the configuration of FIG. 4, in the configuration of FIG. 5 shown above, in the form in which the second switch means is composed of two inputs of the multiplexer, in particular the fifth transistor 6
トランジスタを直列に接続し、それぞれのゲート電極を2入力としてマルチプレクス駆動するものである。 Connect the transistors in series, it is to multiplex driving the respective gate electrode as a second input. 即ち、図4に示した制御信号ドライバ13、14により、 That is, the control signal driver 13, 14 shown in FIG. 4,
制御信号をパルス信号線73、74に入力し、その組み合わせによってTFT71、72のオン・オフを制御し、画素毎に有機EL素子60に電流を供給する期間(TFT71、72が同時にオンする期間)を制御する。 A control signal is input to the pulse signal line 73 and 74, (periods TFT71,72 is turned on at the same time) by the combination control the TFT71,72 on-off period for supplying current to the organic EL element 60 for each pixel to control.

【0051】尚、上記実施形態においては、スイッチ手段としてTFTを、発光素子として有機EL素子を用いた場合を例に説明したが、スイッチ手段としてはTFT [0051] In the above embodiments, the TFT as switching means, the case of using an organic EL element as a light-emitting element has been described as an example, TFT as a switching means
以外のトランジスタやアクティブ素子を用いても良く、 It may be using a transistor or an active element other than,
また、発光素子としては無機EL素子やLED素子を好ましく用いることができる。 Further, as the light-emitting element can be preferably used an inorganic EL element or an LED element.

【0052】 [0052]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
電流制御型の発光素子を用い、時間変調により階調表示する表示パネルにおいて、表示期間を大幅に延長することができるため、従来よりも高輝度での表示、或いは、 Using a light emitting element of a current control type, in the display panel to gradation display by time modulation, it is possible to significantly extend the display period, the display in a high luminance than the conventional, or,
発光素子に流れる電流を低減してパネル全体での消費電力削減を図ることができる。 It is possible to reduce the current flowing through the light-emitting element achieving power reduction in the entire panel. よって、携帯機器などのバッテリ駆動用途において、より長時間の駆動が可能になり、非常に有用である。 Therefore, in battery-powered applications such as portable devices, it allows a more prolonged drive, is very useful.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の本発明の表示パネルの1画素の回路構成の模式図である。 It is a schematic diagram of a circuit configuration of one pixel of a display panel of the present invention of the present invention; FIG.

【図2】図1の回路構成において、第2スイッチ手段を2入力のマルチプレクサで構成した場合の模式図である。 In the circuit arrangement of FIG. 1; FIG is a schematic diagram of a case where the second switch means is composed of two input multiplexers.

【図3】図1の回路の駆動タイミングチャートである。 3 is a drive timing chart of the circuit of Figure 1.

【図4】図2の回路構成の画素を用いて構成した本発明の表示パネルのアクティブマトリクス回路の模式図である。 4 is a schematic view of an active matrix circuit of a display panel of the present invention constituted by using the pixel circuit configuration of FIG.

【図5】本発明の表示パネルの一実施形態の1画素の回路図である。 5 is a circuit diagram of one pixel of an embodiment of a display panel of the present invention.

【図6】本発明の表示パネルの他の実施形態の1画素の回路図である。 6 is a circuit diagram of one pixel of another embodiment of a display panel of the present invention.

【図7】本発明の表示パネルの他の実施形態の1画素の回路図である。 7 is a circuit diagram of one pixel of another embodiment of a display panel of the present invention.

【図8】トランジスタと発光素子とを用いたアクティブマトリクス型表示パネルの1画素の回路構成を示す図である。 8 is a circuit diagram showing the circuit arrangement of one pixel of an active matrix display panel using a transistor and the light emitting element.

【図9】トランジスタのゲート電圧・ソース電流特性を示す図である。 9 is a diagram showing a gate voltage-source current characteristics of the transistor.

【図10】カレントミラー回路とEL素子を用いたディスプレイの駆動回路の1画素構成を示す図である。 10 is a diagram showing a pixel configuration of a driving circuit of a display using a current mirror circuit and the EL element.

【符号の説明】 DESCRIPTION OF SYMBOLS

1、3 スイッチ手段 2 電流メモリ部 4 発光素子 5 マルチプレクサ 11 走査ドライバ 12 信号ドライバ 13、14 制御信号ドライバ 15 電源線 16 走査線 17 信号線 18、19 制御信号線 51〜55 TFT 56 保持容量 57 +電源線 58 −電源線 59 パルス信号線 60 有機EL素子 61 TFT 62 パルス信号線 71、72 TFT 73、74 パルス信号線 101、107 トランジスタ 102 走査線 103 データ線 104 コンデンサ 105 電源電極 106 EL素子 108 共通電極 109 電流制御回路 120 カレントミラー回路 121〜124 TFT 125 保持容量 126 有機EL素子 127 走査線 128 信号線 129 電源線 130 定電流回路 1,3 switch means second current memory unit 4 light emitting element 5 multiplexer 11 scanning driver 12 signals driver 13 control signals driver 15 power supply line 16 scanning lines 17 signal lines 18, 19 control signal lines 51 to 55 TFT 56 storage capacitor 57 + power line 58 - power supply line 59 a pulse signal line 60 an organic EL device 61 TFT 62 pulse signal lines 71 and 72 TFT 73 and 74 pulse signal lines 101 and 107 transistors 102 scanning lines 103 data line 104 capacitor 105 power electrode 106 EL element 108 common electrode 109 current control circuit 120 current mirror circuit 121 to 124 TFT 125 holding capacitor 126 organic EL device 127 scanning line 128 signal line 129 power supply line 130 constant current circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) H05B 33/14 H05B 33/14 A Fターム(参考) 3K007 AB03 AB05 BA06 CA03 DA02 EB00 EC00 GA00 5C080 AA06 AA07 BB05 DD02 DD26 EE01 EE17 FF11 GG02 GG08 HH10 HH14 JJ02 JJ03 JJ04 JJ05 KK02 KK07 KK43 5C094 AA22 BA03 BA27 CA19 DA13 EA04 EA05 EA07 EB05 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 7 identification mark FI theme Court Bu (reference) H05B 33/14 H05B 33/14 a F-term (reference) 3K007 AB03 AB05 BA06 CA03 DA02 EB00 EC00 GA00 5C080 AA06 AA07 BB05 DD02 DD26 EE01 EE17 FF11 GG02 GG08 HH10 HH14 JJ02 JJ03 JJ04 JJ05 KK02 KK07 KK43 5C094 AA22 BA03 BA27 CA19 DA13 EA04 EA05 EA07 EB05

Claims (13)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数行の走査線と複数列の信号線を基板上にマトリクス配置し、該走査線と信号線の交点を画素として、画素毎に、素子に流れる電流に応じて輝度が変化する電流制御型発光素子を備えたアクティブマトリクス型の表示パネルであって、各画素において、少なくとも、上記走査線より入力された選択信号によって、画素行毎に共通にオンし、信号線より駆動信号が入力される第1スイッチ手段と、上記第1スイッチ手段を介して駆動信号が入力され、該駆動信号に応じて発光素子への電流の供給をメモリする電流メモリ部と、上記電流メモリ部と発光素子との間に接続され、電流メモリ部から発光素子への電流の供給を制御する第2スイッチ手段と、を備えたことを特徴とする表示パネル。 The method according to claim 1 a plurality rows of scanning lines and signal lines of a plurality of columns matrix disposed on the substrate, an intersection of the scanning lines and signal lines as pixel, for each pixel, the luminance changes in accordance with a current flowing through the element a display panel of active matrix type having a current control type light emitting element which, in each pixel, at least, the selection signal inputted from the scanning lines to turn on the common for each pixel row, the drive signal from the signal line a first switch means but inputted, the driving signal via the first switching means is input, and a current memory unit for memory current supply to a light emitting element in response to the drive signal, and the current memory section is connected between the light emitting element, a display panel, characterized in that it comprises a second switch means for controlling the supply of current from the current memory unit to the light emitting element.
  2. 【請求項2】 上記第2スイッチ手段が2入力のマルチプレクサで構成されている請求項1に記載の表示パネル。 2. A display panel according to claim 1 wherein said second switch means is composed of a two-input multiplexer.
  3. 【請求項3】 上記第1スイッチ手段が第1乃至第3トランジスタで構成され、電流メモリ部が保持容量と第4 Wherein said first switch means is composed of first through third transistors, a current memory unit holding capacitor and the fourth
    トランジスタで構成され、第1トランジスタのゲート電極が画素行毎に共通に走査線に接続され、第1主電極が画素列毎に共通に信号線に接続され、第2主電極が第2 Is a transistor, a gate electrode of the first transistor is connected to the scanning line in common for each pixel row, the first main electrode is connected to the signal line in common to each pixel column, the second main electrode and the second
    トランジスタの第1主電極、ゲート電極、及び第3トランジスタの第1主電極に接続され、第2トランジスタの第2主電極が第1の電源線に接続され、第3トランジスタのゲート電極が画素行毎に共通に走査線に接続され、 The first main electrode of the transistor is connected to the first main electrode of the gate electrode, and the third transistor, the second main electrode of the second transistor being connected to the first power supply line, a gate electrode of the third transistor pixel row commonly connected to the scanning line for each,
    第2主電極が保持容量の第1電極及び第4トランジスタのゲート電極に接続され、保持容量の第2電極が第1の電源線に接続され、第4トランジスタの第1主電極が第1の電源線に接続され、第2主電極が第2スイッチ手段を介して発光素子の第1電極に接続され、発光素子の第2電極が第2の電源線に接続されている請求項1または2に記載の表示パネル。 Is connected to the first electrode and the gate electrode of the fourth transistor of the holding capacitor second main electrode, the second electrode of the storage capacitor is connected to the first power supply line, the first main electrode of the fourth transistor first is connected to the power supply line, the second main electrode connected to the first electrode of the light emitting element via the second switching means, wherein the second electrode of the light emitting element is connected to the second power supply line to claim 1 or 2 display panel according to.
  4. 【請求項4】 上記トランジスタが薄膜トランジスタである請求項3に記載の表示パネル。 4. A display panel according to claim 3, wherein the transistor is a thin film transistor.
  5. 【請求項5】 上記第2スイッチ手段が第5トランジスタと第6トランジスタを直列に接続してなり、第5トランジスタの第1主電極が前記第4トランジスタの第2主電極に、第6トランジスタの第2主電極が発光素子の第1電極に接続され、両トランジスタのゲート電極を2入力とするマルチプレクサを構成してなる請求項3または4に記載の表示パネル。 Wherein becomes in the second switch means connects the fifth transistor and the sixth transistor in series, the second main electrode of the first main electrode the fourth transistor of the fifth transistor, the sixth transistor the second main electrode connected to the first electrode of the light emitting element, a display panel according to claim 3 or 4 the gate electrode formed by constituting the multiplexer to the two inputs of the two transistors.
  6. 【請求項6】 上記第2スイッチ手段が第5トランジスタで構成され、第1主電極が前記第4トランジスタの第2主電極に、第2主電極が発光素子の第1電極に接続され、当該トランジスタのゲート電極と発光素子の第2電極とを2入力とするマルチプレクサが構成されている請求項3または4に記載の表示パネル。 Wherein said second switch means is composed of the fifth transistor, the second main electrode of the first main electrode the fourth transistor, the second main electrode connected to the first electrode of the light emitting element, the display panel according to claim 3 or 4 and a second electrode of the gate electrode and the light emitting element is a multiplexer that two inputs are composed of a transistor.
  7. 【請求項7】 上記第3トランジスタの第2主電極に第1主電極を、第1電源線に第2主電極を、ゲート電極を第2のパルス信号線に接続したリセット用のトランジスタを有する請求項3〜6のいずれかに記載の表示パネル。 7. A first main electrode to the second main electrode of the third transistor, having a second main electrode to the first supply line, a transistor for resetting the gate electrode connected to the second pulse signal line display panel according to any one of claims 3-6.
  8. 【請求項8】 請求項1〜7のいずれかに記載の表示パネルの駆動方法であって、走査線に順次選択信号を印加して、画素行毎に共通に第1スイッチ手段をオンし、上記第1スイッチ手段のオン期間に同期して、当該画素の発光素子の発光・非発光情報を有する駆動信号を各信号線及び第1スイッチ手段を介して電流メモリ部に印加し、該駆動信号の情報に応じて電流メモリ部に発光素子への電流の供給をメモリし、電流メモリ部より発光素子への電流の供給を第2スイッチ手段のオン・オフによって制御することを特徴とする表示パネルの駆動方法。 8. A method of driving a display panel according to claim 1, by applying a sequential selection signal to the scanning lines to turn on the first switch means in common for each pixel row, in synchronism with the oN period of the first switching means to apply a drive signal having a light-emitting and non-emitting information of the light-emitting element of the pixel in the current memory section via the respective signal lines and the first switch means, said drive signal display panel of memorized current supply to a light emitting element in the current memory in response to the information, and controls the on-off of the second switch means the supply of current to the light emitting element from the current memory section method of driving a.
  9. 【請求項9】 上記第2スイッチ手段のオン期間を変調することによって、発光素子の発光時間を変調する請求項8に記載の表示パネルの駆動方法。 By 9. modulating the ON period of the second switch means, the driving method of a display panel according to claim 8 for modulating the light emission time of the light emitting element.
  10. 【請求項10】 上記第2スイッチ手段が2入力のマルチプレクサで構成され、該第2スイッチ手段のオン期間の変調を、上記マルチプレクサの入力信号によって制御する請求項9に記載の表示パネルの駆動方法。 10. A consists of the second switch means is a 2-input multiplexer, the modulation of the on period of the second switch means, the driving method of a display panel according to claim 9, controlled by the input signal of the multiplexer .
  11. 【請求項11】 上記第2スイッチ手段がトランジスタを2個直列に接続してなり、両トランジスタのゲート電極を2入力としてマルチプレクス駆動する請求項10に記載の表示パネルの駆動方法。 11. The second switch means is connected to the transistor to two series, the driving method of a display panel according to claim 10 for multiplexing drive the gate electrodes of both transistors as two inputs.
  12. 【請求項12】 上記第2スイッチ手段が1個のトランジスタで構成され、該トランジスタのゲート電極と発光素子の該トランジスタが接続されていない側の電極とを2入力としてマルチプレクス駆動し、発光素子の発光時間を変調する請求項8記載の表示パネルの駆動方法。 12. The second switch means is constituted of one transistor, multiplex driving the side of the electrode to which the transistor gate electrode and the light emitting element is not connected in the transistor as a second input, the light emitting element a display panel driving method according to claim 8, wherein modulating the light emission time.
  13. 【請求項13】 上記第1スイッチ手段と電流メモリ部との間にリセット用のトランジスタを有し、全画素の信号保持部に駆動信号が保持された後、該トランジスタをオンして先に電流メモリ部に転送されていた駆動信号をリセットする請求項8〜12のいずれかに記載の表示パネルの駆動方法。 13. have a transistor for resetting between the first switching means and the current memory unit, after the drive signal to the signal holding section of all the pixels are held, previously to the current turned on the transistor a display panel driving method according to any one of claims 8 to 12 for resetting the driving signal which has been transferred to the memory unit.
JP2001084716A 2001-03-23 2001-03-23 Display panel and method for driving the same Pending JP2002287682A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001084716A JP2002287682A (en) 2001-03-23 2001-03-23 Display panel and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001084716A JP2002287682A (en) 2001-03-23 2001-03-23 Display panel and method for driving the same

Publications (1)

Publication Number Publication Date
JP2002287682A true true JP2002287682A (en) 2002-10-04

Family

ID=18940345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001084716A Pending JP2002287682A (en) 2001-03-23 2001-03-23 Display panel and method for driving the same

Country Status (1)

Country Link
JP (1) JP2002287682A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023750A1 (en) * 2001-09-07 2003-03-20 Matsushita Electric Industrial Co., Ltd. El display panel, its driving method, and el display apparatus
JP2005037725A (en) * 2003-07-16 2005-02-10 Sony Corp Display device and display reader
US7777698B2 (en) 2002-04-26 2010-08-17 Toshiba Matsushita Display Technology, Co., Ltd. Drive method of EL display panel
US7817149B2 (en) 2002-04-26 2010-10-19 Toshiba Matsushita Display Technology Co., Ltd. Semiconductor circuits for driving current-driven display and display
JP2013238868A (en) * 2001-09-21 2013-11-28 Semiconductor Energy Lab Co Ltd Semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823606B2 (en) 2001-09-07 2014-09-02 Panasonic Corporation EL display panel, its driving method, and EL display apparatus
US9959809B2 (en) 2001-09-07 2018-05-01 Joled Inc. EL display apparatus
US9922597B2 (en) 2001-09-07 2018-03-20 Joled Inc. EL display apparatus
US9892683B2 (en) 2001-09-07 2018-02-13 Joled Inc. EL display apparatus
US9728130B2 (en) 2001-09-07 2017-08-08 Joled Inc. EL display apparatus
WO2003023750A1 (en) * 2001-09-07 2003-03-20 Matsushita Electric Industrial Co., Ltd. El display panel, its driving method, and el display apparatus
US9997108B1 (en) 2001-09-07 2018-06-12 Joled Inc. EL display apparatus
JP2013238868A (en) * 2001-09-21 2013-11-28 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2015129956A (en) * 2001-09-21 2015-07-16 株式会社半導体エネルギー研究所 Semiconductor device
US7932880B2 (en) 2002-04-26 2011-04-26 Toshiba Matsushita Display Technology Co., Ltd. EL display panel driving method
US7817149B2 (en) 2002-04-26 2010-10-19 Toshiba Matsushita Display Technology Co., Ltd. Semiconductor circuits for driving current-driven display and display
US7777698B2 (en) 2002-04-26 2010-08-17 Toshiba Matsushita Display Technology, Co., Ltd. Drive method of EL display panel
JP2005037725A (en) * 2003-07-16 2005-02-10 Sony Corp Display device and display reader
JP4706168B2 (en) * 2003-07-16 2011-06-22 ソニー株式会社 Display device and display reader

Similar Documents

Publication Publication Date Title
US5844535A (en) Liquid crystal display in which each pixel is selected by the combination of first and second address lines
US20070132674A1 (en) Driving method of self-luminous type display unit, display control device of self-luminous type display unit, current output type drive circuit of self-luminous type display unit
US6777888B2 (en) Drive circuit to be used in active matrix type light-emitting element array
US20050231449A1 (en) Display device
US20040233141A1 (en) Circuit in light emitting display
US6583576B2 (en) Light-emitting device, and electric device using the same
EP1094438A1 (en) Active matrix display apparatus and driving method therefor
US6924602B2 (en) Organic EL pixel circuit
US20060267889A1 (en) Active matrix display device, method for driving the same, and electronic device
US20100073267A1 (en) Image display device
US7042426B2 (en) Image display apparatus and drive method
US20040095364A1 (en) Display device and driving method of the same
US7443367B2 (en) Display device and method for driving the same
US20100295861A1 (en) Extended multi line address driving
US20050243077A1 (en) Electro-luminescence display device and method of driving the same
US20030214469A1 (en) Image display apparatus
JPH10319909A (en) Display device and driving method therefor
JP2001142413A (en) Active matrix type display device
JP2004125852A (en) Display panel and display device
JP2006330223A (en) Light emitting device, method and circuit for driving same, and electronic apparatus
JP2003099000A (en) Driving method of current driving type display panel, driving circuit and display device
JPH0854835A (en) Drive circuit for active matrix type current controlling light emitting element
US20100295860A1 (en) Tagged multi line address driving
JP2003255895A (en) Light emitting device and its driving method
JP2003150108A (en) Active matrix substrate and method for driving current controlled type light emitting element using the same