JP2002280574A - Semiconductor device, manufacturing method therefor and millimeter wave band communication apparatus - Google Patents

Semiconductor device, manufacturing method therefor and millimeter wave band communication apparatus

Info

Publication number
JP2002280574A
JP2002280574A JP2001080601A JP2001080601A JP2002280574A JP 2002280574 A JP2002280574 A JP 2002280574A JP 2001080601 A JP2001080601 A JP 2001080601A JP 2001080601 A JP2001080601 A JP 2001080601A JP 2002280574 A JP2002280574 A JP 2002280574A
Authority
JP
Japan
Prior art keywords
diode
schottky
region
negative resistance
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001080601A
Other languages
Japanese (ja)
Other versions
JP3658332B2 (en
Inventor
Mototsugu Yakura
基次 矢倉
Kevin Towainamu John
ジョン・ケビン・トワイナム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001080601A priority Critical patent/JP3658332B2/en
Publication of JP2002280574A publication Critical patent/JP2002280574A/en
Application granted granted Critical
Publication of JP3658332B2 publication Critical patent/JP3658332B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which facilitates an integrating diode having negative resistance and a Schottky diode having a Schottky characteristic on the same substrate, a manufacturing method therefor and a millimeter wave band communication apparatus. SOLUTION: A laminate structure having the Schottky diode characteristic and a laminate structure having a negative resistance diode characteristic are formed by epitaxial growth on a semi-insulative GaAs substrate 101. The device comprises a GUNN diode 11 with an anode Ohmic electrode 111 and a cathode Ohmic electrode 112 formed in a region A, the first Schottky diode 12 with a Schottky electrode 116 formed in a region B and a second Schottky diode 13 with the Schottky electrode 116 formed on a low concentration semiconductor layer 103 at the Schottky electrode and an Ohmic electrode 114 formed on a high concentration semiconductor layer 102 at the Ohmic electrode in a region C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、同一基板上に異
なる半導体素子が集積された半導体装置およびその製造
方法およびミリ波帯通信装置に関する。
The present invention relates to a semiconductor device in which different semiconductor elements are integrated on the same substrate, a method of manufacturing the same, and a millimeter-wave band communication device.

【0002】[0002]

【従来の技術】近年、ミリ波帯(30GHz〜90GHz)
においては、HBT(ヘテロ接合バイポーラトランジス
タ)やHEMT(高電子移動度トランジスタ)等のトラン
ジスタを発振素子や増幅器として用い、ショットキーダ
イオードをバラクターやミキサーに用いることが行われ
ている。さらに、それらの素子を同一基板上に作製する
ことにより集積化された半導体装置がある(特開平3−
64929号公報や特開昭63−129656号公
報)。
2. Description of the Related Art Recently, a millimeter wave band (30 GHz to 90 GHz) has been used.
In such a case, a transistor such as an HBT (heterojunction bipolar transistor) or a HEMT (high electron mobility transistor) is used as an oscillation element or an amplifier, and a Schottky diode is used for a varactor or a mixer. Further, there is a semiconductor device integrated by manufacturing those elements on the same substrate (Japanese Patent Laid-Open No.
64929 and JP-A-63-129656.

【0003】しかしながら、ミリ波帯において、発振素
子にHBTやHEMTを用いる場合、トランジスタの高
周波化に対応するためには、エミッタ幅の微細化(1μ
m以下)やゲート長の微細化(0.2μm以下)等による寄
生容量の低減や寄生抵抗の低減が必要となり、それらを
行うには複雑なプロセスとなるので、歩留まりの低下を
引き起こしている。さらに、エミッタ幅やゲート長の微
細化を行うと、電流量が小さくなり発振素子として必要
な出力パワーを得るのが難しくなるといった問題があっ
た。
However, when an HBT or HEMT is used as an oscillating element in the millimeter wave band, the emitter width must be reduced (1 μm) in order to cope with an increase in the frequency of the transistor.
m or less) or miniaturization of the gate length (0.2 μm or less) requires a reduction in parasitic capacitance and a reduction in parasitic resistance, which requires a complicated process, which causes a reduction in yield. Further, when the emitter width and the gate length are miniaturized, there is a problem that the amount of current becomes small and it becomes difficult to obtain an output power required as an oscillation element.

【0004】そこで、これらの問題を解決する半導体装
置として、発振素子にHBTやHEMTの代わりに負性
抵抗を有するダイオードを用いたものがある(特開平1
−112827号公報)。この半導体装置では、図18
(c)に示すように、p+-GaAs層805上にTiW80
6/Au807の電極が設けられ、n+-GaAs層802
上にTi808/Au809の電極が設けられた負性抵抗
を有するIMPATT(Impact Ionization Avalanche T
ransit Time)ダイオードが構成され、半絶縁性GaAs基
板801上にTi810/Au811からなるマイクロス
トリップ・パッチが構成されている。さらに、半絶縁性
GaAs基板801上に他の装置を集積できること、n+-
GaAs層802を利用して他の装置を集積できることが
開示されている。
Therefore, as a semiconductor device which solves these problems, there is a semiconductor device using a diode having a negative resistance as an oscillating element instead of an HBT or a HEMT (Japanese Patent Application Laid-Open No. HEI 1-1990).
-112827). In this semiconductor device, FIG.
As shown in (c), TiW80 is formed on the p + -GaAs layer 805.
6 / Au 807 electrode, and an n + -GaAs layer 802
A negative resistance IMPATT (Impact Ionization Avalanche T) having a Ti808 / Au809 electrode provided thereon.
(ransit Time) diode, and a microstrip patch composed of Ti810 / Au811 on a semi-insulating GaAs substrate 801. Furthermore, it can be integrated with other devices on a semi-insulating GaAs substrate 801, n + -
It is disclosed that other devices can be integrated using the GaAs layer 802.

【0005】以下、上記半導体装置の構造と製造方法を
図18を参照して説明する。
Hereinafter, the structure and manufacturing method of the semiconductor device will be described with reference to FIG.

【0006】図18(a)に示すように、まず半絶縁性G
aAs基板801上に、n+-GaAs層802(濃度1×1
19cm-3,厚さ1.5μm)、n-GaAs層803(濃度
2×1017cm-3,厚さ0.25μm)、p-GaAs層80
4(濃度2×1017cm-3,厚さ0.25μm)、p+-Ga
As層805(濃度1×1019cm-3,厚さ0.2μm)を
順次エピタキシャル成長させる。次に、フォトレジスト
を塗布した後に直径5μmの円をパターニングして、T
iW806(厚さ100nm)/Au807(400nm)の
電極を形成する。次に、湿式エッチングにより、TiW
806(厚さ100nm)/Au807(400nm)の電
極をエッチングマスクとして、p+-GaAs層805、p
-GaAs層804、n-GaA層803、n+-GaAs層8
02をエッチングし、n+-GaAs層802内でエッチン
グを停止する。
As shown in FIG. 18A, first, a semi-insulating G
An n + -GaAs layer 802 (concentration 1 × 1) is formed on an aAs substrate 801.
0 19 cm −3 , thickness 1.5 μm), n-GaAs layer 803 (concentration 2 × 10 17 cm −3 , thickness 0.25 μm), p-GaAs layer 80
4 (concentration 2 × 10 17 cm -3 , thickness 0.25 μm), p + -Ga
An As layer 805 (concentration: 1 × 10 19 cm −3 , thickness: 0.2 μm) is sequentially epitaxially grown. Next, after applying a photoresist, a circle having a diameter of 5 μm is patterned and T
An electrode of iW806 (thickness: 100 nm) / Au807 (400 nm) is formed. Next, by wet etching, TiW
Using the 806 (100 nm thick) / Au 807 (400 nm) electrode as an etching mask, the p + -GaAs layer 805, p
-GaAs layer 804, n-GaAs layer 803, n + -GaAs layer 8
02, and the etching is stopped in the n + -GaAs layer 802.

【0007】次に、図18(b)に示すように、フォトレ
ジストを塗布して、1辺75μmの四角をパターニング
し、リフトオフ法によりTi808(100nm)/Au8
09(400mn)の電極を形成する。このとき、電極
(808,809)は、電極(806,807)に対してセル
フアラインになる。
Next, as shown in FIG. 18B, a photoresist is applied to pattern a square of 75 μm on a side, and Ti808 (100 nm) / Au8 is formed by a lift-off method.
09 (400 mn) electrodes are formed. At this time, the electrode
(808, 809) are self-aligned to the electrodes (806, 807).

【0008】次に、図18(c)に示すように、n+-Ga
As層802および半絶縁性GaAs基板801の一部(約
100nm)を異方性プラズマエッチングする。これに
よって、IMPATTダイオードが半絶縁性GaAs基板
801上のメサとして隔離される。その後、リフトオフ
法によりTi810(100nm)/Au811(400n
m)からなるマイクロストリップ・パッチを半絶縁性Ga
As基板801上に形成する。
Next, as shown in FIG. 18C, n + -Ga
The As layer 802 and a part (about 100 nm) of the semi-insulating GaAs substrate 801 are subjected to anisotropic plasma etching. As a result, the IMPATT diode is isolated as a mesa on the semi-insulating GaAs substrate 801. Thereafter, Ti810 (100 nm) / Au811 (400 n
m) with a semi-insulating Ga
It is formed on an As substrate 801.

【0009】また、上記負性抵抗を有するIMPATT
ダイオードを用いた半導体装置では、マイクロストリッ
プ・パッチ(810,811)を形成する直前に、半絶縁
性GaAs基板801上に他の素子を集積することができ
る。特に、IMPATTダイオードおよびマイクロスト
リップ・パッチの領域から離して、半絶縁性GaAs基板
801内にイオン注入することで、能動素子領域を形成
することができる。この代わりに、n+-GaAs層802
をエッチングする工程で、別の写真製版マスクを用いて
IMPATTダイオードおよびマイクロストリップ・パ
ッチの領域から離して、他の能動素子を製造するために
+形にドープされたGaAs層802の領域を保存する
ことができる。このように作製されたIMPATTダイ
オードは、HBTやHEMTに比べて微細化せずともミ
リ波帯に対応できるため、プロセスが容易であると共
に、発振素子としての出力パワーも大きいなどのメリッ
トがある。
Further, IMPATT having the above-mentioned negative resistance
In a semiconductor device using a diode, other elements can be integrated on the semi-insulating GaAs substrate 801 immediately before forming the microstrip patches (810, 811). In particular, active element regions can be formed by ion implantation into the semi-insulating GaAs substrate 801 away from the IMPATT diode and microstrip patch regions. Instead, the n + -GaAs layer 802
In the step of etching, use another photolithographic mask to preserve the area of the n + doped GaAs layer 802 for fabrication of other active devices, separated from the area of the IMPATT diode and microstrip patch. can do. The IMPATT diode manufactured as described above can respond to the millimeter wave band without being miniaturized as compared with the HBT and the HEMT, and thus has advantages such as easy processing and high output power as an oscillation element.

【0010】[0010]

【発明が解決しようとする課題】ところで、上記負性抵
抗を有するIMPATTダイオードを用いた半導体素子
では、IMPATTダイオード以外の能動素子等を半絶
縁性基板上に作製する方法としてイオン注入を用いてい
るため、イオン注入された領域を活性化させるためにイ
オン注入後に高温(例えば600℃程度)の熱処理(アニ
ール)を行う必要が生じる。この熱処理によって、先に
作製されたIMPATTダイオード部分のコンタクト抵
抗の劣化やエピタキシャル構造が劣化(ヘテロ接合の劣
化、濃度プロファイルの劣化)するという問題がある。
In a semiconductor device using an IMPATT diode having a negative resistance, ion implantation is used as a method for manufacturing an active device other than the IMPATT diode on a semi-insulating substrate. Therefore, it is necessary to perform a high-temperature (for example, about 600 ° C.) heat treatment (annealing) after the ion implantation in order to activate the ion-implanted region. Due to this heat treatment, there is a problem that the contact resistance and the epitaxial structure of the previously manufactured IMPATT diode portion are deteriorated (heterojunction deterioration, concentration profile deterioration).

【0011】また、IMPATTダイオードのコンタク
ト層であるn+-GaAs層802は、電極(808,80
9)のコンタクト抵抗を低減するためにn+型に高ドープ
されており、n+-GaAs層802をIMPATTダイオ
ード以外の能動素子の作製に利用するとき、例えばME
SFETのゲート電極やショットキーダイオードのショ
ットキー電極に必要なショットキー特性が高濃度のn+-
GaAs層802では得られないという問題がある。
The n + -GaAs layer 802, which is a contact layer of the IMPATT diode, has electrodes (808, 80).
9) are high n + doped in order to reduce the contact resistance, when using the n + -GaAs layer 802 to produce the active elements other than IMPATT diode, for example, ME
The Schottky characteristics required for the gate electrode of the SFET and the Schottky electrode of the Schottky diode are high concentration n + -
There is a problem that it cannot be obtained with the GaAs layer 802.

【0012】以上のように、上記半導体装置では、負性
抵抗を有するダイオードとショットキーダイオードを同
一基板上に形成しても所望の特性を得るのが困難であ
り、さらに再現性も得られない。
As described above, in the above-described semiconductor device, it is difficult to obtain desired characteristics even if a diode having a negative resistance and a Schottky diode are formed on the same substrate, and further, reproducibility cannot be obtained. .

【0013】そこで、この発明の目的は、コンタクト抵
抗の劣化やエピタキシャル構造の劣化のない負性抵抗を
有するダイオードと良好なショットキー特性を有するシ
ョットキーダイオードとを同一基板上に容易に集積でき
る半導体装置およびその製造方法を提供すると共に、上
記半導体装置を用いて低損失で高性能なミリ波帯通信装
置を提供することにある。
It is an object of the present invention to provide a semiconductor device in which a diode having a negative resistance without deterioration of contact resistance and an epitaxial structure and a Schottky diode having good Schottky characteristics can be easily integrated on the same substrate. An object of the present invention is to provide a device and a method of manufacturing the same, and to provide a low-loss, high-performance millimeter-wave band communication device using the semiconductor device.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するた
め、第1の発明の半導体装置は、半絶縁性基板上にエピ
タキシャル成長により形成され、少なくともオーミック
電極側高濃度半導体層とショットキー電極側低濃度半導
体層が順次積層されたショットキーダイオード特性を有
する積層構造と、上記ショットキーダイオード特性を有
する積層構造上にエピタキシャル成長により形成された
負性抵抗ダイオード特性を有する積層構造とを備えた半
導体装置であって、上記負性抵抗ダイオード特性を有す
る積層構造に設けられ、アノードオーミック電極とカソ
ードオーミック電極が形成された負性抵抗を有するダイ
オードと、上記負性抵抗を有するダイオードの形成領域
以外の領域に設けられ、上記負性抵抗ダイオード特性を
有する積層構造の活性層上にショットキー電極が形成さ
れた第1ショットキーダイオードと、上記負性抵抗を有
するダイオードの形成領域および上記第1ショットキー
ダイオードの形成領域以外の領域に設けられ、上記ショ
ットキーダイオード特性を有する積層構造の上記ショッ
トキー電極側低濃度半導体層上にショットキー電極が形
成され、上記オーミック電極側高濃度半導体層上にオー
ミック電極が形成された第2ショットキーダイオードと
を備えたことを特徴としている。
In order to achieve the above object, a semiconductor device according to a first aspect of the present invention is formed by epitaxial growth on a semi-insulating substrate, and includes at least an ohmic electrode-side high-concentration semiconductor layer and a Schottky electrode-side low-concentration semiconductor layer. A semiconductor device comprising: a stacked structure having a Schottky diode characteristic in which concentration semiconductor layers are sequentially stacked; and a stacked structure having a negative resistance diode characteristic formed by epitaxial growth on the stacked structure having the Schottky diode characteristic. A diode having a negative resistance in which the anode ohmic electrode and the cathode ohmic electrode are formed and a region other than the formation region of the diode having the negative resistance are provided in the laminated structure having the negative resistance diode characteristic. And the active structure of the laminated structure having the above negative resistance diode characteristics. A first Schottky diode in which a Schottky electrode is formed on a layer, and a region other than the formation region of the diode having the negative resistance and the formation region of the first Schottky diode; A second Schottky diode in which a Schottky electrode is formed on the Schottky electrode-side low-concentration semiconductor layer having a stacked structure and a ohmic electrode is formed on the Ohmic electrode-side high-concentration semiconductor layer. And

【0015】上記構成の半導体装置によれば、上記エピ
タキシャル成長により形成された負性抵抗ダイオード特
性を有する積層構造にアノードオーミック電極とカソー
ドオーミック電極が形成された負性抵抗を有するダイオ
ードを設けると共に、その負性抵抗を有するダイオード
の形成領域以外の領域において、上記負性抵抗ダイオー
ド特性を有する積層構造の活性層上にショットキー電極
が形成された第1ショットキーダイオードを設ける。さ
らに、上記負性抵抗を有するダイオードの形成領域およ
び第1ショットキーダイオードの形成領域以外の領域に
おいて、上記半絶縁性基板上にエピタキシャル成長によ
り形成されたショットキーダイオード特性を有する積層
構造のショットキー電極側低濃度半導体層,オーミック
電極側高濃度半導体層上にショットキー電極,オーミッ
ク電極が形成された第2ショットキーダイオードを設け
る。したがって、イオン注入と高温の熱処理を行う必要
がないので、上記負性抵抗を有するダイオードのエピタ
キシャル構造やコンタクト抵抗の劣化といった問題がな
くなる。また、上記第1ショットキーダイオードでは、
負性抵抗ダイオード特性を有する積層構造の活性層上に
ショットキー電極を形成するので、バラクタダイオード
等に用いるのに適した容量変化の大きいショットキーダ
イオードが得られると共に、上記第2ショットキーダイ
オードでは、ショットキー電極側低濃度半導体層上にシ
ョットキー電極を形成し、オーミック電極側高濃度半導
体層上にオーミック電極を形成するので、ミキサー等に
用いるのに適した抵抗成分が小さく容量が小さいショッ
トキーダイオードが得られる。このような容量変化の大
きい第1ショットキーダイオードおよび抵抗成分が小さ
く容量が小さい第2ショットキーダイオードと、負性抵
抗を有するダイオードとを同一基板上に集積することが
でき、信号損失の低減と小型化を図ることができる。
According to the semiconductor device having the above-described structure, a diode having a negative resistance in which an anode ohmic electrode and a cathode ohmic electrode are formed is provided in a laminated structure having a negative resistance diode formed by the epitaxial growth. A first Schottky diode in which a Schottky electrode is formed on an active layer having a stacked structure having the negative resistance diode characteristics is provided in a region other than a region where a diode having a negative resistance is formed. Further, in a region other than the formation region of the diode having the negative resistance and the formation region of the first Schottky diode, a Schottky electrode having a multilayer structure having Schottky diode characteristics formed by epitaxial growth on the semi-insulating substrate. A second Schottky diode in which a Schottky electrode and an ohmic electrode are formed is provided on the low-concentration semiconductor layer on the side and the high-concentration semiconductor layer on the ohmic electrode side. Therefore, since it is not necessary to perform the ion implantation and the high-temperature heat treatment, the problems such as the deterioration of the epitaxial structure and the contact resistance of the diode having the negative resistance are eliminated. In the first Schottky diode,
Since the Schottky electrode is formed on the active layer having a stacked structure having a negative resistance diode characteristic, a Schottky diode having a large capacitance change suitable for use as a varactor diode or the like can be obtained. Since a Schottky electrode is formed on the low-concentration semiconductor layer on the Schottky electrode side and an ohmic electrode is formed on the high-concentration semiconductor layer on the ohmic electrode side, a shot having a small resistance component and a small capacity suitable for use in a mixer or the like. A key diode is obtained. Such a first Schottky diode having a large capacitance change, a second Schottky diode having a small resistance component and a small capacitance, and a diode having a negative resistance can be integrated on the same substrate to reduce signal loss. The size can be reduced.

【0016】また、第2の発明の半導体装置は、半絶縁
性基板上にエピタキシャル成長により形成された負性抵
抗ダイオード特性を有する積層構造と、上記負性抵抗ダ
イオード特性を有する積層構造上にエピタキシャル成長
により形成され、少なくともオーミック電極側高濃度半
導体層とショットキー電極側低濃度半導体層が順次積層
されたショットキーダイオード特性を有する積層構造と
を備えた半導体装置であって、上記負性抵抗ダイオード
特性を有する積層構造に設けられ、アノードオーミック
電極とカソードオーミック電極が形成された負性抵抗を
有するダイオードと、上記負性抵抗を有するダイオード
の形成領域以外の領域に設けられ、上記負性抵抗ダイオ
ード特性を有する積層構造の活性層上にショットキー電
極が形成された第1ショットキーダイオードと、上記負
性抵抗を有するダイオードの形成領域および上記第1シ
ョットキーダイオードの形成領域以外の領域に設けら
れ、上記ショットキーダイオード特性を有する積層構造
の上記ショットキー電極側低濃度半導体層上にショット
キー電極が形成され、上記オーミック電極側高濃度半導
体層上にオーミック電極が形成された第2ショットキー
ダイオードとを備えたことを特徴としている。
Further, a semiconductor device according to a second aspect of the present invention includes a laminated structure having a negative resistance diode characteristic formed on a semi-insulating substrate by epitaxial growth, and a laminated structure having the negative resistance diode characteristic formed on the semi-insulating substrate by epitaxial growth. And a stacked structure having a Schottky diode characteristic in which at least an ohmic electrode-side high-concentration semiconductor layer and a Schottky electrode-side low-concentration semiconductor layer are sequentially stacked. A diode having a negative resistance in which an anode ohmic electrode and a cathode ohmic electrode are formed, and provided in a region other than the formation region of the diode having the negative resistance, and having the negative resistance diode characteristic. Having a Schottky electrode formed on an active layer having a laminated structure having A Schottky diode, a low-concentration semiconductor on the Schottky electrode side having a stacked structure having the Schottky diode characteristics, provided in a region other than the formation region of the diode having the negative resistance and the formation region of the first Schottky diode; A second Schottky diode in which a Schottky electrode is formed on the layer and an ohmic electrode is formed on the ohmic electrode-side high-concentration semiconductor layer.

【0017】上記実施形態の半導体装置によれば、上記
半絶縁性基板上にエピタキシャル成長により形成された
負性抵抗ダイオード特性を有する積層構造にアノードオ
ーミック電極とカソードオーミック電極が形成された負
性抵抗を有するダイオードを設けると共に、その負性抵
抗を有するダイオードの形成領域以外の領域において、
上記負性抵抗ダイオード特性を有する積層構造の活性層
上にショットキー電極が形成された第1ショットキーダ
イオードを設ける。さらに、上記負性抵抗を有するダイ
オードの形成領域および第1ショットキーダイオードの
形成領域以外の領域において、上記エピタキシャル成長
により形成されたショットキーダイオード特性を有する
積層構造のショットキー電極側低濃度半導体層,オーミ
ック電極側高濃度半導体層上にショットキー電極,オー
ミック電極が形成された第2ショットキーダイオードを
設ける。したがって、イオン注入と高温の熱処理を行う
必要がないので、上記負性抵抗を有するダイオードのエ
ピタキシャル構造やコンタクト抵抗の劣化といった問題
がなくなる。また、上記第1ショットキーダイオードで
は、負性抵抗ダイオード特性を有する積層構造の活性層
上にショットキー電極を形成するので、バラクタダイオ
ード等に用いるのに適した容量変化の大きいショットキ
ーダイオードが得られると共に、上記第2ショットキー
ダイオードでは、ショットキー電極側低濃度半導体層上
にショットキー電極を形成し、オーミック電極側高濃度
半導体層上にオーミック電極を形成するので、ミキサー
等に用いるのに適した抵抗成分が小さく容量が小さいシ
ョットキーダイオードが得られる。このような容量変化
の大きい第1ショットキーダイオードおよび抵抗成分が
小さく容量が小さい第2ショットキーダイオードと、負
性抵抗を有するダイオードとを同一基板上に集積するこ
とができ、信号損失の低減と小型化を図ることができ
る。
According to the semiconductor device of the above embodiment, the negative resistance in which the anode ohmic electrode and the cathode ohmic electrode are formed is formed in a laminated structure having a negative resistance diode characteristic formed by epitaxial growth on the semi-insulating substrate. A diode having a negative resistance is provided in a region other than the region where the diode having the negative resistance is formed.
A first Schottky diode having a Schottky electrode formed on an active layer having a stacked structure having the negative resistance diode characteristics is provided. Further, in a region other than the formation region of the diode having the negative resistance and the formation region of the first Schottky diode, a Schottky electrode-side low-concentration semiconductor layer having a stacked structure having Schottky diode characteristics formed by the epitaxial growth, A Schottky electrode and a second Schottky diode having the ohmic electrode formed thereon are provided on the high-concentration semiconductor layer on the ohmic electrode side. Therefore, since it is not necessary to perform the ion implantation and the high-temperature heat treatment, the problems such as the deterioration of the epitaxial structure and the contact resistance of the diode having the negative resistance are eliminated. In the first Schottky diode, a Schottky electrode having a large capacitance change suitable for use as a varactor diode or the like is obtained because the Schottky electrode is formed on the active layer having a stacked structure having a negative resistance diode characteristic. In addition, in the second Schottky diode, the Schottky electrode is formed on the low-concentration semiconductor layer on the Schottky electrode side, and the ohmic electrode is formed on the high-concentration semiconductor layer on the ohmic electrode side. A suitable Schottky diode having a small resistance component and a small capacitance is obtained. Such a first Schottky diode having a large capacitance change, a second Schottky diode having a small resistance component and a small capacitance, and a diode having a negative resistance can be integrated on the same substrate to reduce signal loss. The size can be reduced.

【0018】また、一実施形態の半導体装置は、上記第
1の発明の半導体装置において、上記ショットキー電極
側低濃度半導体層上にエッチングストップ層が積層され
ていることを特徴としている。
In one embodiment of the present invention, in the semiconductor device according to the first aspect, an etching stop layer is laminated on the low-concentration semiconductor layer on the Schottky electrode side.

【0019】上記実施形態の半導体装置によれば、上記
ショットキー電極側低濃度半導体層上にエッチングスト
ップ層を積層することにより、上記負性抵抗を有するダ
イオード特性を有する積層構造を選択的にエッチングし
て除去することが可能となり、第2ショットキーダイオ
ードのショットキー電極側低濃度半導体層をオーバーエ
ッチングすることがなくなり、ショットキー電極側低濃
度半導体層の厚みをエピタキシャル成長時の厚みでウエ
ハ面内で制御することができ、ウエハ間でのばらつきも
小さくすることができる。これによって、第2ショット
キーダイオードの特性の再現性が得られる。
According to the semiconductor device of the above embodiment, by stacking the etching stop layer on the low concentration semiconductor layer on the Schottky electrode side, the stacked structure having the diode characteristic having the negative resistance is selectively etched. And eliminates over-etching of the low-concentration semiconductor layer on the Schottky electrode side of the second Schottky diode, and reduces the thickness of the low-concentration semiconductor layer on the Schottky electrode side to the thickness at the time of epitaxial growth within the wafer plane. , And variations between wafers can be reduced. Thereby, reproducibility of the characteristics of the second Schottky diode can be obtained.

【0020】また、一実施形態の半導体装置は、上記第
2の発明の半導体装置において、上記ショットキー電極
側低濃度半導体層下にエッチングストップ層が積層され
ていることを特徴としている。
In one embodiment of the present invention, in the semiconductor device according to the second aspect of the present invention, an etching stop layer is laminated below the low-concentration semiconductor layer on the Schottky electrode side.

【0021】上記実施形態の半導体装置によれば、上記
ショットキーダイオード特性を有する積層構造のショッ
トキー電極側低濃度半導体層下にエッチングストップ層
を積層することにより、上記ショットキー電極側低濃度
半導体層を選択的にエッチングして除去することが可能
となり、負性抵抗ダイオード特性を有する積層構造をオ
ーバーエッチングすることがなくなり、負性抵抗ダイオ
ード特性を有する積層構造の活性層をエピタキシャル成
長時の厚みでウエハ面内で制御することができ、ウエハ
間でのばらつきも小さくすることができる。これによっ
て、負性抵抗を有するダイオードの特性の再現性が得ら
れる。
According to the semiconductor device of the above embodiment, the etching stop layer is stacked under the Schottky electrode-side low-concentration semiconductor layer of the stacked structure having the Schottky diode characteristic, thereby providing the Schottky electrode-side low-concentration semiconductor. The layer can be selectively etched and removed, so that the stacked structure having a negative resistance diode characteristic is not over-etched, and the active layer of the stacked structure having the negative resistance diode characteristic is formed with a thickness at the time of epitaxial growth. Control can be performed within the wafer plane, and variations between wafers can be reduced. Thereby, reproducibility of the characteristics of the diode having the negative resistance can be obtained.

【0022】また、一実施形態の半導体装置は、上記負
性抵抗を有するダイオードがガンダイオードであること
を特徴としている。
In one embodiment of the present invention, the diode having a negative resistance is a Gunn diode.

【0023】上記実施形態の半導体装置によれば、上記
負性抵抗を有するダイオードがガンダイオードであるこ
とにより、位相雑音の小さい発振素子とショットキーダ
イオードを同一基板上に集積できる。
According to the semiconductor device of the above embodiment, since the diode having the negative resistance is a Gunn diode, the oscillation element having a small phase noise and the Schottky diode can be integrated on the same substrate.

【0024】また、一実施形態の半導体装置は、上記負
性抵抗を有するダイオード,上記第1ショットキーダイ
オードおよび上記第2ショットキーダイオードのうちの
少なくとも2つが伝送線路により接続されていることを
特徴としている。
In one embodiment, at least two of the diode having the negative resistance, the first Schottky diode, and the second Schottky diode are connected by a transmission line. And

【0025】上記実施形態の半導体装置によれば、上記
負性抵抗を有するダイオードと第1,第2ショットキー
ダイオードを同一基板上に作製することによって、各デ
バイス間を接続する伝送線路を短縮することができ、信
号損失の低減に非常に有効である。
According to the semiconductor device of the above embodiment, the transmission line connecting the devices is shortened by fabricating the diode having the negative resistance and the first and second Schottky diodes on the same substrate. This is very effective in reducing signal loss.

【0026】また、この発明の半導体装置の製造方法
は、上記第1の発明の半導体装置の製造方法であって、
半絶縁性基板上に、少なくともオーミック電極側高濃度
半導体層とショットキー電極側低濃度半導体層が順次積
層されたショットキーダイオード特性を有する積層構造
をエピタキシャル成長により形成する工程と、上記ショ
ットキーダイオード特性を有する積層構造上に、少なく
ともアノードオーミック電極側高濃度半導体層,活性層
およびカソードオーミック電極側高濃度半導体層が順次
積層された負性抵抗ダイオード特性を有する積層構造を
エピタキシャル成長により形成する工程と、上記負性抵
抗ダイオード特性を有する積層構造を選択的にエッチン
グすることにより負性抵抗を有するダイオード領域およ
び第1ショットキーダイオード領域を形成する工程と、
上記負性抵抗を有するダイオード領域および上記第1シ
ョットキーダイオード領域以外の領域において、上記シ
ョットキーダイオード特性を有する積層構造を選択的に
エッチングすることにより第2ショットキーダイオード
領域を形成する工程と、上記負性抵抗を有するダイオー
ド領域および上記第1ショットキーダイオード領域およ
び上記第2ショットキーダイオード領域を分離する分離
領域を形成する工程と、上記負性抵抗を有するダイオー
ド領域にアノードオーミック電極およびカソードオーミ
ック電極を形成すると共に、上記第1,第2ショットキ
ーダイオード領域にオーミック電極を形成する工程と、
上記第1,第2ショットキーダイオード領域にショット
キー電極を形成する工程と、上記負性抵抗を有するダイ
オード領域のアノードオーミック電極,カソードオーミ
ック電極と上記第1ショットキーダイオード領域のオー
ミック電極,ショットキー電極および上記第2ショット
キーダイオード領域のオーミック電極,ショットキー電
極のうちの少なくとも2つを接続する伝送線路を形成す
る工程とを有することを特徴としている。
The method of manufacturing a semiconductor device of the present invention is the method of manufacturing a semiconductor device of the first invention,
Forming, by epitaxial growth, a laminated structure having a Schottky diode characteristic in which at least an ohmic electrode side high concentration semiconductor layer and a Schottky electrode side low concentration semiconductor layer are sequentially laminated on a semi-insulating substrate; On the laminated structure having, at least the anode ohmic electrode side high concentration semiconductor layer, the active layer and the cathode ohmic electrode side high concentration semiconductor layer, a step of forming a layered structure having a negative resistance diode characteristic sequentially laminated by epitaxial growth, Forming a diode region having a negative resistance and a first Schottky diode region by selectively etching the stacked structure having the negative resistance diode characteristics;
Forming a second Schottky diode region by selectively etching a stacked structure having the Schottky diode characteristics in a region other than the diode region having the negative resistance and the first Schottky diode region; Forming an isolation region separating the diode region having the negative resistance, the first Schottky diode region, and the second Schottky diode region; and an anode ohmic electrode and a cathode ohmic in the diode region having the negative resistance. Forming an electrode, and forming an ohmic electrode in the first and second Schottky diode regions;
Forming a Schottky electrode in the first and second Schottky diode regions; and forming an anode ohmic electrode, a cathode ohmic electrode in the diode region having the negative resistance, and an ohmic electrode in the first Schottky diode region. Forming a transmission line connecting the electrode and at least two of the ohmic electrode and the Schottky electrode in the second Schottky diode region.

【0027】上記半導体装置の製造方法によれば、イオ
ン注入と高温の熱処理を行う必要がないので、負性抵抗
を有するダイオードのエピタキシャル構造やコンタクト
抵抗の劣化といった問題がなくなる。また、上記第1シ
ョットキーダイオードでは、負性抵抗ダイオード特性を
有する積層構造の活性層上にショットキー電極を形成す
るので、バラクタダイオード等に用いるのに適した容量
変化の大きいショットキーダイオードが得られると共
に、上記第2ショットキーダイオードでは、ショットキ
ー電極側低濃度半導体層上にショットキー電極を形成
し、オーミック電極側高濃度半導体層上にオーミック電
極を形成するので、ミキサー等に用いるのに適した抵抗
成分が小さく容量が小さいショットキーダイオードが得
られる。このような容量変化の大きい第1ショットキー
ダイオードおよび抵抗成分が小さく容量が小さい第2シ
ョットキーダイオードと、負性抵抗を有するダイオード
とを同一基板上に集積することができ、信号損失の低減
と小型化を図ることができる。また、負性抵抗を有する
ダイオードと第1,第2ショットキーダイオードそれぞ
れの特性の面内バラツキの小さい半導体装置を同一基板
上に容易に作製することができる。
According to the method of manufacturing a semiconductor device described above, since there is no need to perform ion implantation and high-temperature heat treatment, problems such as deterioration of the epitaxial structure and contact resistance of a diode having negative resistance are eliminated. In the first Schottky diode, a Schottky electrode having a large capacitance change suitable for use as a varactor diode or the like is obtained because the Schottky electrode is formed on the active layer having a stacked structure having a negative resistance diode characteristic. In addition, in the second Schottky diode, the Schottky electrode is formed on the low-concentration semiconductor layer on the Schottky electrode side, and the ohmic electrode is formed on the high-concentration semiconductor layer on the ohmic electrode side. A suitable Schottky diode having a small resistance component and a small capacitance is obtained. Such a first Schottky diode having a large capacitance change, a second Schottky diode having a small resistance component and a small capacitance, and a diode having a negative resistance can be integrated on the same substrate to reduce signal loss. The size can be reduced. Further, a semiconductor device having a small in-plane variation in characteristics of the diode having the negative resistance and the first and second Schottky diodes can be easily manufactured on the same substrate.

【0028】また、この発明の半導体装置の製造方法
は、上記第2の発明の半導体装置の製造方法であって、
半絶縁性基板上に、少なくともアノードオーミック電極
側高濃度半導体層,活性層およびカソードオーミック電
極側高濃度半導体層が順次積層された負性抵抗ダイオー
ド特性を有する積層構造をエピタキシャル成長により形
成する工程と、上記負性抵抗ダイオード特性を有する積
層構造上に、少なくともオーミック電極側高濃度半導体
層とショットキー電極側低濃度半導体層が順次積層され
たショットキーダイオード特性を有する積層構造をエピ
タキシャル成長により形成する工程と、上記ショットキ
ーダイオード特性を有する積層構造を選択的にエッチン
グすることにより第2ショットキーダイオード領域を形
成する工程と、上記負性抵抗ダイオード特性を有する積
層構造を選択的にエッチングすることにより上記負性抵
抗を有するダイオード領域および第1ショットキーダイ
オード領域を形成する工程と、上記負性抵抗を有するダ
イオード領域および上記第1ショットキーダイオード領
域および上記第2ショットキーダイオード領域を分離す
る分離領域を形成する工程と、上記負性抵抗を有するダ
イオード領域にアノードオーミック電極およびカソード
オーミック電極を形成すると共に、上記第1,第2ショ
ットキーダイオード領域にオーミック電極を形成する工
程と、上記第1,第2ショットキーダイオード領域にシ
ョットキー電極を形成する工程と、上記負性抵抗を有す
るダイオード領域のアノードオーミック電極,カソード
オーミック電極と上記第1ショットキーダイオード領域
のオーミック電極,ショットキー電極および上記第2シ
ョットキーダイオード領域のオーミック電極,ショット
キー電極のうちの少なくとも2つを接続する伝送線路を
形成する工程とを有することを特徴としている。
The method for manufacturing a semiconductor device according to the present invention is the method for manufacturing a semiconductor device according to the second invention, wherein
On a semi-insulating substrate, at least an anode ohmic electrode-side high-concentration semiconductor layer, an active layer and a cathode ohmic electrode-side high-concentration semiconductor layer are sequentially stacked to form a stacked structure having a negative resistance diode characteristic by epitaxial growth, A step of forming a stacked structure having a Schottky diode characteristic in which at least an ohmic electrode-side high-concentration semiconductor layer and a Schottky electrode-side low-concentration semiconductor layer are sequentially stacked on the stacked structure having the negative resistance diode characteristic by epitaxial growth; Forming a second Schottky diode region by selectively etching the laminated structure having the Schottky diode characteristic; and selectively etching the negative structure by selectively etching the laminated structure having the negative resistance diode characteristic. With resistance Forming a diode region and a first Schottky diode region; and forming an isolation region for separating the diode region having the negative resistance, the first Schottky diode region, and the second Schottky diode region; Forming an anode ohmic electrode and a cathode ohmic electrode in the diode region having a negative resistance, and forming ohmic electrodes in the first and second Schottky diode regions; and forming the first and second Schottky diode regions. Forming an anode ohmic electrode, a cathode ohmic electrode of the diode region having the negative resistance and the ohmic electrode of the first Schottky diode region, the Schottky electrode, and the second Schottky diode region. Ohmic electrode Forming a transmission line connecting at least two of the Schottky electrodes.

【0029】上記半導体装置の製造方法によれば、イオ
ン注入と高温の熱処理を行う必要がないので、負性抵抗
を有するダイオードのエピタキシャル構造やコンタクト
抵抗の劣化といった問題がなくなる。また、上記第1シ
ョットキーダイオードでは、負性抵抗ダイオード特性を
有する積層構造の活性層上にショットキー電極を形成す
るので、バラクタダイオード等に用いるのに適した容量
変化の大きいショットキーダイオードが得られると共
に、上記第2ショットキーダイオードでは、ショットキ
ー電極側低濃度半導体層上にショットキー電極を形成
し、オーミック電極側高濃度半導体層上にオーミック電
極を形成するので、ミキサー等に用いるのに適した抵抗
成分が小さく容量が小さいショットキーダイオードが得
られる。このような容量変化の大きい第1ショットキー
ダイオードおよび抵抗成分が小さく容量が小さい第2シ
ョットキーダイオードと、負性抵抗を有するダイオード
とを同一基板上に集積することができ、信号損失の低減
と小型化を図ることができる。また、負性抵抗を有する
ダイオードと第1,第2ショットキーダイオードそれぞ
れの特性の面内バラツキの小さい半導体装置を同一基板
上に容易に作製することができる。
According to the method of manufacturing a semiconductor device, since there is no need to perform ion implantation and high-temperature heat treatment, problems such as deterioration of the epitaxial structure of a diode having negative resistance and contact resistance are eliminated. In the first Schottky diode, a Schottky electrode having a large capacitance change suitable for use as a varactor diode or the like is obtained because the Schottky electrode is formed on the active layer having a stacked structure having a negative resistance diode characteristic. In addition, in the second Schottky diode, the Schottky electrode is formed on the low-concentration semiconductor layer on the Schottky electrode side, and the ohmic electrode is formed on the high-concentration semiconductor layer on the ohmic electrode side. A suitable Schottky diode having a small resistance component and a small capacitance can be obtained. Such a first Schottky diode having a large capacitance change, a second Schottky diode having a small resistance component and a small capacitance, and a diode having a negative resistance can be integrated on the same substrate to reduce signal loss. The size can be reduced. Further, a semiconductor device having a small in-plane variation in characteristics of the diode having the negative resistance and the first and second Schottky diodes can be easily manufactured on the same substrate.

【0030】また、この発明のミリ波帯通信装置は、上
記半導体装置を用いたミリ波帯通信装置であって、上記
負性抵抗を有するダイオードを発振素子として用い、上
記伝送線路をオープンスタブまたはショートスタブとし
て用い、上記第1ショットキーダイオードをバラクター
ダイオードとして用い、上記第2ショットキーダイオー
ドをミキサーとして用いたことを特徴としている。
A millimeter wave band communication device according to the present invention is a millimeter wave band communication device using the semiconductor device, wherein the diode having the negative resistance is used as an oscillation element, and the transmission line is an open stub or It is characterized in that it is used as a short stub, the first Schottky diode is used as a varactor diode, and the second Schottky diode is used as a mixer.

【0031】上記構成のミリ波帯通信装置によれば、上
記発振器として用いる負性抵抗を有するダイオードと、
オープンスタブまたはショートスタブとして用いる伝送
線路と、バラクターダイオードとして用いる第1ショッ
トキーダイオードと、ミキサーとして用いる第2ショッ
トキーダイオードとを同一基板上に集積することができ
るので、発振素子である負性抵抗を有するダイオードと
ショットキーダイオードを異なるウエハで作製して実装
を行った回路と比べ、伝送線路での損失や実装時の損失
(ワイヤボンドの損失等)を小さくでき、位相雑音が悪く
なる等の性能の低下を防ぐことができる。
According to the millimeter-wave band communication device having the above configuration, a diode having a negative resistance used as the oscillator;
Since a transmission line used as an open stub or a short stub, a first Schottky diode used as a varactor diode, and a second Schottky diode used as a mixer can be integrated on the same substrate, a negative oscillation element Compared to a circuit in which a diode with resistance and a Schottky diode are fabricated on different wafers and mounted, the loss in the transmission line and the loss in mounting
(Loss of wire bond, etc.) can be reduced, and performance degradation such as deterioration of phase noise can be prevented.

【0032】また、一実施形態のミリ波帯通信装置は、
上記負性抵抗を有するダイオードがガンダイオードであ
ることを特徴としている。
Further, the millimeter-wave band communication device according to one embodiment includes:
The diode having the negative resistance is a Gunn diode.

【0033】上記実施形態のミリ波帯通信装置によれ
ば、負性抵抗を有するダイオードをガンダイオードにす
ることにより、位相雑音の小さい発振素子が得られ、特
に発振器の発振素子に用いた場合は発振器の性能が向上
する。
According to the millimeter-wave band communication device of the above embodiment, an oscillation element having a small phase noise can be obtained by using a diode having a negative resistance as a Gunn diode. The performance of the oscillator is improved.

【0034】[0034]

【発明の実施の形態】以下、この発明の半導体装置およ
びその製造方法およびミリ波帯通信装置を図示の実施の
形態により詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device, a method of manufacturing the same, and a millimeter-wave band communication device according to the present invention will be described in detail with reference to the illustrated embodiments.

【0035】(第1実施形態)図1はこの発明の第1実施
形態の半導体装置のガンダイオード・ショットキーダイ
オード集積回路の断面図である。
(First Embodiment) FIG. 1 is a sectional view of a Gunn diode / Schottky diode integrated circuit of a semiconductor device according to a first embodiment of the present invention.

【0036】図1において、領域Aに負性抵抗を有する
ダイオードとしてガンダイオード11、領域Bに容量変
化の大きい第1ショットキーダイオード12、領域Cに
抵抗成分が小さく容量の小さい第2ショットキーダイオ
ード13、領域Dに伝送線路14が夫々設けられてい
る。
In FIG. 1, a Gunn diode 11 as a diode having a negative resistance in a region A, a first Schottky diode 12 having a large capacitance change in a region B, and a second Schottky diode having a small resistance component and a small capacitance in a region C. 13, a transmission line 14 is provided in the region D, respectively.

【0037】上記領域Aにおいて、AuGe/Ni/Auか
らなるカソードオーミック電極112とアノードオーミ
ック電極111が設けられ、活性層となるn-GaAs層
107を有するガンダイオード11が構成されている。
一方、領域Bにおいて、AuGe/Ni/Auからなるオー
ミック電極113と、活性層となるn-GaAs層107
と、その活性層となるn-GaAs層107上のTi/Au
からなる導電性膜116により形成されたショットキー
特性を有する第1ショットキーダイオード12が構成さ
れている。また、領域Cにおいて、AuGe/Ni/Auか
らなるオーミック電極114およびショットキー電極側
低濃度半導体層103上に、Ti/Auからなる導電性膜
116により形成されたショットキー特性を有する第2
ショットキーダイオード13が構成されている。上記ガ
ンダイオード11および第1,第2ショットキーダイオ
ード12,13の周囲はエッチングされ、素子間を分離
する分離領域130が形成されている。また、領域Dに
おいて、導電性膜116とAu117からなる伝送線路
14が構成されている。
In the region A, a cathode ohmic electrode 112 of AuGe / Ni / Au and an anode ohmic electrode 111 are provided, and a Gunn diode 11 having an n-GaAs layer 107 serving as an active layer is formed.
On the other hand, in the region B, an ohmic electrode 113 made of AuGe / Ni / Au and an n-GaAs layer 107 serving as an active layer are formed.
And Ti / Au on the n-GaAs layer 107 serving as the active layer.
The first Schottky diode 12 having the Schottky characteristic formed by the conductive film 116 made of is formed. Further, in the region C, the second having the Schottky characteristic formed by the conductive film 116 made of Ti / Au on the ohmic electrode 114 made of AuGe / Ni / Au and the low concentration semiconductor layer 103 on the Schottky electrode side.
A Schottky diode 13 is configured. The periphery of the Gunn diode 11 and the first and second Schottky diodes 12 and 13 are etched to form an isolation region 130 for isolating elements. In the region D, the transmission line 14 including the conductive film 116 and Au 117 is formed.

【0038】次に、図2〜図7は上記ガンダイオード・
ショットキーダイオード集積回路の製造方法を説明する
工程の断面図である。
Next, FIG. 2 to FIG.
FIG. 9 is a cross-sectional view illustrating a step of explaining the method for manufacturing the Schottky diode integrated circuit.

【0039】図2に示すように、MBE(分子線エピタ
キシャル成長)法またはMOCVD(有機金属気相成長)
法等により、半絶縁性GaAs基板101上に、ショット
キーダイオード用のオーミック電極側高濃度半導体層と
なるn+-GaAs層102(Siドーピング濃度5×1018
cm-3,厚さ500nm)、ショットキー電極側低濃度半
導体層となるn-GaAs層103(Siドーピング濃度3
×1016cm-3,厚さ300nm)、エッチングストッパ
層となるn-InGaP層104(Siドーピング濃度5×
1018cm-3,厚さ20nm)、ガンダイオード用のアノ
ードオーミック電極側高濃度半導体層となるn+-GaAs
層105(Siドーピング濃度5×1018cm-3,厚さ5
00nm)、エッチングストッパ層となるn-InGaP層
106(Siドーピング濃度3×1018cm-3,厚さ20
nm)、活性層となるn-GaAs層107(Siドーピング
濃度2×1016cm-3,厚さ2000nm)、ワイドバン
ドギャップ層からなるカソード層となるn-AlxGa1-x
As層108(X=0.35,Siドーピング濃度5×10
17cm-3,厚さ50nm)、n-AlxGa1-xAs層109
(X=0.35→0Siドーピング濃度5×1017cm-3,
厚さ20nm)、カソードオーミック電極側高濃度半導
体層となるn+-GaAs層110(Siドーピング濃度5×
1018cm-3,厚さ500nm)を順次エピタキシャル成
長させる。
As shown in FIG. 2, MBE (Molecular Beam Epitaxy) or MOCVD (Metal Organic Chemical Vapor Deposition)
An n + -GaAs layer 102 (Si doping concentration 5 × 10 18) serving as an ohmic electrode-side high-concentration semiconductor layer for a Schottky diode is formed on a semi-insulating GaAs substrate 101 by a method or the like.
cm −3 , thickness 500 nm), and an n-GaAs layer 103 (Si doping concentration 3
× 10 16 cm −3 , thickness 300 nm), and an n-InGaP layer 104 serving as an etching stopper layer (Si doping concentration 5 ×
10 18 cm -3 , thickness 20 nm), n + -GaAs to be a high-concentration semiconductor layer on the anode ohmic electrode side for a gun diode
Layer 105 (Si doping concentration 5 × 10 18 cm −3 , thickness 5)
00 nm), an n-InGaP layer 106 serving as an etching stopper layer (Si doping concentration 3 × 10 18 cm −3 , thickness 20)
n), an n-GaAs layer 107 (Si doping concentration: 2 × 10 16 cm −3 , thickness: 2000 nm) as an active layer, and n-Al x Ga 1-x as a cathode layer comprising a wide band gap layer
As layer 108 (X = 0.35, Si doping concentration 5 × 10
17 cm −3 , thickness 50 nm), n-Al x Ga 1-x As layer 109
(X = 0.35 → 0Si doping concentration 5 × 10 17 cm -3 ,
N + -GaAs layer 110 (Si doping concentration 5 ×) to be a high concentration semiconductor layer on the cathode ohmic electrode side.
10 18 cm -3 and a thickness of 500 nm) are sequentially epitaxially grown.

【0040】上記n+-GaAs層102およびn-GaAs
層103でショットキーダイオード特性を有する積層構
造を構成している。また、上記n+-GaAs層105,n-
InGaP層106,n-GaAs層107,n-AlxGa1-x
s層108,n-AlxGa1-xAs層109およびn+-GaAs
層110で負性抵抗ダイオード特性を有する積層構造を
構成している。
The above n + -GaAs layer 102 and n-GaAs
The layer 103 constitutes a laminated structure having Schottky diode characteristics. Further, the n + -GaAs layer 105, n-
InGaP layer 106, n-GaAs layer 107, n-Al x Ga 1-x A
s layer 108, n-Al x Ga 1-x As layer 109 and n + -GaAs
The layer 110 constitutes a laminated structure having a negative resistance diode characteristic.

【0041】その後、図3に示すように、ガンダイオー
ドのカソードとなる領域をSiN膜119でマスクし、
硫酸,過酸化水素水を含むエッチング液やりん酸,過酸化
水素水を含むエッチング液等を使用し、n-GaAs層1
07が露出するまでn+-GaAs層110、n-AlxGa
1-xAs層109、n-AlxGa1-xAs層108の所定の領
域をエッチングして除去する。次に、上記SiN膜マス
ク119を残したまま、領域Bのショットキーダイオー
ド用のショットキー電極領域をレジストマスク120で
マスクし、硫酸,過酸化水素水を含むエッチング液やり
ん酸,過酸化水素水を含むエッチング液等を使用し、n-
GaAs層107をエッチングして除去する。上記エッチ
ング液では、n-InGaP層106をほとんどエッチン
グしない。次に、塩酸を用いてn-InGaP層106を
エッチングして除去し、アノードオーミック電極側高濃
度半導体層となるn+-GaAs層105を露出させる。こ
のとき、塩酸はn-InGaP層106のみを選択的にエ
ッチングして除去する。
Thereafter, as shown in FIG. 3, the region serving as the cathode of the gun diode is masked with a SiN film 119,
Using an etching solution containing sulfuric acid and hydrogen peroxide or an etching solution containing phosphoric acid and hydrogen peroxide, etc., the n-GaAs layer 1 is used.
Until the 07 is exposed, the n + -GaAs layer 110, n-Al x Ga
Predetermined regions of the 1-x As layer 109 and the n-Al x Ga 1-x As layer 108 are removed by etching. Next, while the SiN film mask 119 is left, the Schottky electrode region for the Schottky diode in the region B is masked with a resist mask 120, and an etching solution containing sulfuric acid and hydrogen peroxide, and phosphoric acid and hydrogen peroxide are used. Using an etching solution containing water, n-
The GaAs layer 107 is removed by etching. The above etching solution hardly etches the n-InGaP layer 106. Next, the n-InGaP layer 106 is removed by etching using hydrochloric acid, thereby exposing the n + -GaAs layer 105 serving as the anode ohmic electrode side high concentration semiconductor layer. At this time, the hydrochloric acid selectively removes only the n-InGaP layer 106 by etching.

【0042】このようにして合計膜厚2000nm以上
のエッチングをウエハ面内で均一に精度よく行うことが
できる。さらに、ショットキー電極領域形成用マスクの
形成時にガンダイオード11のカソード領域のマスクを
新たに形成せず、SiN膜マスク119を再利用するこ
とにより、ガンダイオード11(図1に示す)のn-GaA
s層107の側壁に不規則な段差がなく滑らかにエッチ
ングすることができる。上記n-GaAs層107の側壁
に不規則な段差があると、ガンダイオード11の発振に
不要な周波数成分が発生し、ひいては発振パワーや発振
効率の低下となる。
In this manner, etching with a total film thickness of 2000 nm or more can be uniformly and accurately performed within the wafer surface. Further, the mask of the cathode region of the gun diode 11 is not newly formed at the time of forming the mask for forming the Schottky electrode region, but the SiN film mask 119 is reused, so that the n- of the gun diode 11 (shown in FIG. 1) is reduced. GaA
The side wall of the s layer 107 can be etched smoothly without any irregular steps. If there is an irregular step on the side wall of the n-GaAs layer 107, unnecessary frequency components are generated for the oscillation of the Gunn diode 11, and the oscillation power and oscillation efficiency are reduced.

【0043】次に、図4に示すように、領域Aのガンダ
イオード11(図1に示す)となる部分と、領域Bの第1
ショットキーダイオード12(図1に示す)となる部分を
フォトレジストパターン等でマスクした後、上記選択エ
ッチングと同様に、n-InGaP層104が露出するま
でn+-GaAs層105を選択的にエッチングして除去す
る。ひきつづき、n-InGaP層104をn-GaAs層1
03が露出するまで選択的にエッチングして除去する。
このとき、上記n-InGaP層104を用いて選択エッ
チングを行うことにより、n-GaAs層103の膜厚が
正確に制御される。上記n-GaAs層103の膜厚のば
らつきは、領域Cの第2ショットキーダイオード13
(図1に示す)の特性のばらつきになる。
Next, as shown in FIG. 4, a portion of the region A to be the gun diode 11 (shown in FIG. 1) and a first portion of the region B
After masking the portion to be the Schottky diode 12 (shown in FIG. 1) with a photoresist pattern or the like, the n + -GaAs layer 105 is selectively etched until the n-InGaP layer 104 is exposed in the same manner as the selective etching described above. And remove. Subsequently, the n-InGaP layer 104 is replaced with the n-GaAs layer 1.
03 is selectively etched and removed until 03 is exposed.
At this time, by performing selective etching using the n-InGaP layer 104, the thickness of the n-GaAs layer 103 is accurately controlled. The variation in the film thickness of the n-GaAs layer 103 is caused by the second Schottky diode 13 in the region C.
(Shown in FIG. 1).

【0044】次に、領域Aのガンダイオード11(図1
に示す)となる部分と、領域Bの第1ショットキーダイ
オード12(図1に示す)となる部分と、領域Cの第2シ
ョットキーダイオード13(図1に示す)用のショットキ
ー電極領域をフォトレジストパターン等でマスクし、n
-GaAs層103をエッチングして除去し、n+-GaAs
層102を露出させる。この第1実施形態では、n-Ga
As層103とn+-GaAs層102との間にエッチング
ストッパ層となるn-InGaP層を設けていない。これ
は、n-GaAs層103の膜厚が厚くなく、n+-GaAs
層102を少しオーバーエッチングしても、第2ショッ
トキーダイオード13のために十分問題のないオーミッ
ク電極を形成できるからである。なお、所望のショット
キーダイオード特性を得るためにn-GaAs層103の
膜厚を厚くする場合は、エッチングストッパ層となるn
-InGaP層を設けることが望ましい。
Next, the Gunn diode 11 in the area A (FIG. 1)
), A portion serving as the first Schottky diode 12 (shown in FIG. 1) in the region B, and a Schottky electrode region for the second Schottky diode 13 (shown in FIG. 1) in the region C. Mask with a photoresist pattern etc.
The -GaAs layer 103 is removed by etching, n + -GaAs
The layer 102 is exposed. In the first embodiment, n-Ga
An n-InGaP layer serving as an etching stopper layer is not provided between the As layer 103 and the n + -GaAs layer 102. This is because the thickness of the n-GaAs layer 103 is not large, and n + -GaAs
This is because even if the layer 102 is slightly over-etched, an ohmic electrode having no problem for the second Schottky diode 13 can be formed. When the thickness of the n-GaAs layer 103 is increased in order to obtain desired Schottky diode characteristics, the n-GaAs layer 103 has a thickness of n which serves as an etching stopper layer.
It is desirable to provide an -InGaP layer.

【0045】次に、図5に示すように、領域Aのガンダ
イオード11(図1に示す)となる部分と、領域Bの第1
ショットキーダイオード12(図1に示す)となる部分
と、領域Cの第2ショットキーダイオード13(図1に
示す)となる部分を素子分離するようにレジストパター
ニングを行ってレジストマスクを形成した後、n+-Ga
As層102をエッチングしてメサ分離する。このと
き、メサ分離のかわりにイオン注入による分離を行うと
段差がメサ分離に比べ低くなり、その後のレジスト塗布
パターニングが容易となる。
Next, as shown in FIG. 5, a portion of the region A to be the gun diode 11 (shown in FIG. 1) and a first portion of the region B
After forming a resist mask by performing resist patterning so as to separate the part to be the Schottky diode 12 (shown in FIG. 1) and the part to be the second Schottky diode 13 (shown in FIG. 1) in the region C, , N + -Ga
The As layer 102 is etched to separate mesas. At this time, if the separation by ion implantation is performed instead of the mesa separation, the level difference becomes lower than that in the mesa separation, and the subsequent resist coating and patterning becomes easy.

【0046】次に、図6に示すように、ガンダイオード
11(図1に示す)のアノードオーミック電極形成領域
と、カソードオーミック電極形成領域と、領域Bの第1
ショットキーダイオード12(図1に示す)のオーミック
電極形成領域と、領域Cの第2ショットキーダイオード
13(図1に示す)のオーミック電極形成領域に、蒸着法
等によりAuGe(100nm)/Ni(15nm)/Au(1
00nm)を形成し、390℃の熱処理によるオーミッ
ク電極の合金化処理を行う。そうすることによって、ア
ノードオーミック電極111,カソードオーミック電極
112,オーミック電極113およびオーミック電極1
14を形成する。その後、保護膜となるシリコン窒化膜
(図示せず)を厚さ200nm堆積することにより信頼性
を向上させる。好ましくは、シリコン窒化膜の屈折率は
1.9以上がよい。
Next, as shown in FIG. 6, the anode ohmic electrode forming region, the cathode ohmic electrode forming region of the gun diode 11 (shown in FIG.
AuGe (100 nm) / Ni (100 nm) / Ni () is deposited on the ohmic electrode forming region of the Schottky diode 12 (shown in FIG. 1) and the ohmic electrode forming region of the second Schottky diode 13 (shown in FIG. 15nm) / Au (1
00 nm), and the ohmic electrode is alloyed by heat treatment at 390 ° C. By doing so, the anode ohmic electrode 111, the cathode ohmic electrode 112, the ohmic electrode 113 and the ohmic electrode 1
14 is formed. Then, a silicon nitride film to be a protective film
(Not shown) is deposited to a thickness of 200 nm to improve reliability. Preferably, the refractive index of the silicon nitride film is 1.9 or more.

【0047】次に、図7に示すように、各デバイス(図
1に示す11,12,13)の段差部の伝送線路(配線)が
通る場所にレジストパターニングによりレジストを残
し、その後レジストが軟化する温度で熱処理を行ってリ
フローさせて、段差部を覆うレジスト115を形成す
る。このレジスト115によって、段差部で伝送線路が
断線することを防ぐ。
Next, as shown in FIG. 7, the resist is left by a resist patterning at a place where a transmission line (wiring) of a step portion of each device (11, 12, 13 shown in FIG. 1) passes, and then the resist is softened. A heat treatment is performed at a desired temperature and reflow is performed to form a resist 115 covering the step. The resist 115 prevents the transmission line from breaking at the step.

【0048】次に、図1に示すように、ガンダイオード
11のアノードオーミック電極111およびカソードオ
ーミック電極112上、領域Bの第1ショットキーダイ
オード12の活性層nGaAs107のショットキー電極
形成領域およびオーミック電極113上、領域Cのショ
ットキー電極側低濃度半導体層103のショットキー電
極形成領域およびオーミック電極114上にコンタクト
ホール(図示せず)を形成する。その後、蒸着法等により
全面にTi(100nm)/Au(100nm)からなる導電
性膜116を堆積する。この導電性膜116は、この後
の伝送線路(配線)をメッキにより形成するための給電メ
タルの役割だけでなく、ショットキー電極としても用い
る。ショットキー電極と伝送線路14をメッキにより形
成するための給電メタルを同時に形成しているが、ショ
ットキー電極をショットキーダイオードのオーミック電
極形成後に形成することもできる。この場合、ショット
キー電極材料としてTi、W、Moなどの高融点金属、高
融点窒化物、高融点珪化物やAlなどを用いることもで
きるが、安定なショットキー障壁を形成できる材料を選
ぶのが望ましい。
Next, as shown in FIG. 1, on the anode ohmic electrode 111 and the cathode ohmic electrode 112 of the Gunn diode 11, the Schottky electrode forming region of the active layer nGaAs 107 of the first Schottky diode 12 in the region B and the ohmic electrode A contact hole (not shown) is formed on the Schottky electrode forming region of the low concentration semiconductor layer 103 on the Schottky electrode side in the region 113 and the ohmic electrode 114. Thereafter, a conductive film 116 of Ti (100 nm) / Au (100 nm) is deposited on the entire surface by an evaporation method or the like. The conductive film 116 is used not only as a power supply metal for forming a transmission line (wiring) thereafter by plating, but also as a Schottky electrode. Although the power supply metal for forming the Schottky electrode and the transmission line 14 by plating is formed at the same time, the Schottky electrode may be formed after the formation of the ohmic electrode of the Schottky diode. In this case, a high melting point metal such as Ti, W or Mo, a high melting point nitride, a high melting point silicide or Al can be used as a Schottky electrode material, but a material which can form a stable Schottky barrier can be used. Is desirable.

【0049】次に、膜厚15μmからなるレジストを塗
布し、伝送線路14(116,117)となる領域のパタ
ーニングを行った後に厚さ9μmのAuメッキを行う。
その後、上記レジストを除去して、不要な導電性膜11
6をエッチングして除去し、さらにリフローされたレジ
スト115を除去することにより、伝送線路14(図1
に示す)を形成する。この第1実施形態では、伝送線路
14としてコプレーナ線路を用いているが、半絶縁性G
aAs基板101裏面の全面に金属膜を形成して、その金
属膜を接地導体とするマイクロストリップ線路を用いて
もよい。また、伝送線路としてNRD(ノン・ラジエイ
ティブ・ダイエレクトリック)ガイドを用いてもよく、
特にミリ波帯においてNRDガイドを用いることによっ
て、コプレーナ線路やマイクロストリップ線路に比べ
て、より低損失な伝送線路となり性能低下を防ぐことが
できる。
Next, a resist having a thickness of 15 μm is applied, and after patterning a region to be the transmission line 14 (116, 117), Au plating of 9 μm thickness is performed.
Thereafter, the resist is removed, and the unnecessary conductive film 11 is removed.
6 is removed by etching and the reflowed resist 115 is further removed, whereby the transmission line 14 (FIG. 1) is removed.
Is formed. In the first embodiment, a coplanar line is used as the transmission line 14, but the semi-insulating G
A microstrip line in which a metal film is formed on the entire back surface of the aAs substrate 101 and the metal film is used as a ground conductor may be used. Also, an NRD (non-radiative dielectric) guide may be used as the transmission line,
In particular, by using the NRD guide in the millimeter wave band, the transmission line becomes a lower loss transmission line as compared with the coplanar line or the microstrip line, and the performance degradation can be prevented.

【0050】また、上記伝送線路14の形成にAuメッ
キを用いているが、コスト低減のためにCuメッキを用
いることもできる。
Although Au plating is used for forming the transmission line 14, Cu plating may be used for cost reduction.

【0051】この第1実施形態では、ウエットエッチン
グを行っているが、代わりに塩素系ガスを用いたドライ
エッチングを用いてもよい。ドライエッチングの場合、
Inを含む層をエッチングすることが困難なため、n-I
nGaP層は、ウエットエッチング時と同様にエッチング
の進行がとまる。この実施形態では、領域Cの第2ショ
ットキーダイオード13のショットキー電極側低濃度半
導体層に、n型半導体を用いているが、p型半導体を用
いてもよく、この場合、n型の場合とは異なるショット
キー電極材料が使用できるため、プロセス構築時の選択
幅が広がる。また、領域Cの第2ショットキーダイオー
ド13のショットキー電極側低濃度半導体層のドーピン
グ濃度ついては、例えば60GHz帯で用いるミキサー
用とした場合には、ショットキーダイオードのインピー
ダンスに対して内部抵抗が低くなるようにすることが必
要であり、具体的にはドーピング濃度2×1017cm-3
以下とするのが好ましく、膜厚も100nmから200
nmとするのがよい。
In the first embodiment, wet etching is performed, but dry etching using a chlorine-based gas may be used instead. For dry etching,
Since it is difficult to etch a layer containing In, n-I
The etching of the nGaP layer stops as in the wet etching. In this embodiment, an n-type semiconductor is used for the low-concentration semiconductor layer on the Schottky electrode side of the second Schottky diode 13 in the region C, but a p-type semiconductor may be used. Since a different Schottky electrode material can be used, a wider range of choices can be made when constructing the process. The doping concentration of the low-concentration semiconductor layer on the Schottky electrode side of the second Schottky diode 13 in the region C is, for example, when the mixer is used in a 60 GHz band, the internal resistance is lower than the impedance of the Schottky diode. And specifically, a doping concentration of 2 × 10 17 cm −3.
It is preferable that the film thickness is not more than 100 nm.
nm.

【0052】この第1実施形態では、各デバイス(11,
12,13)の段差部の伝送線路14が断線しないように
リフローされたレジスト115を用いているが、代わり
にポリイミド,ベンゾシクロブテンまたはスピンオング
ラス等を塗布して、平坦化膜を形成してもよい。たとえ
ば、図8に示すように、平坦化膜118を形成し、各電
極上にコンタクトホールマスクを形成し、平坦化膜11
8をドライエッチングにより加工してコンタクトホール
を形成した後、各電極より配線を引出して平坦化膜11
8上に伝送線路14を形成してもよい。この場合、コン
タクトホールマスクを平坦化膜118上に形成するの
で、1μm以下のフォトリソグラフィが容易となり微細
なコンタクトホールを形成することができ、各デバイス
サイズも微細化することができる。
In the first embodiment, each device (11,
The resist 115 reflowed so as not to break the transmission line 14 at the step of (12, 13) is used. Instead, polyimide, benzocyclobutene, spin-on glass, or the like is applied to form a flattened film. Is also good. For example, as shown in FIG. 8, a planarizing film 118 is formed, a contact hole mask is formed on each electrode, and the planarizing film 11 is formed.
8 is processed by dry etching to form a contact hole, and then wiring is drawn out from each electrode to form a flattening film 11.
The transmission line 14 may be formed on the transmission line 8. In this case, since a contact hole mask is formed on the flattening film 118, photolithography of 1 μm or less can be facilitated, a fine contact hole can be formed, and the size of each device can be reduced.

【0053】この発明では、GaAs/AlGaAs系を用
いているが、その他の負性抵抗を発生する半導体を用い
てもよい。例えばInP/InGaAs系を用いると、Ga
As/AlGaAs系に比べてガンダイオードの高周波での
効率等の特性がよくなる。
In the present invention, the GaAs / AlGaAs system is used, but other semiconductors that generate negative resistance may be used. For example, when the InP / InGaAs system is used, Ga
As compared with the As / AlGaAs system, characteristics such as the efficiency of the Gunn diode at high frequencies are improved.

【0054】このような容量変化の大きい第1ショット
キーダイオード12および抵抗成分が小さく容量が小さ
い第2ショットキーダイオード13と、ガンダイオード
11とを同一基板上に集積することができ、信号損失の
低減と小型化を図ることができる。
The first Schottky diode 12 having such a large capacitance change, the second Schottky diode 13 having a small resistance component and a small capacitance, and the Gunn diode 11 can be integrated on the same substrate, and the signal loss can be reduced. Reduction and size reduction can be achieved.

【0055】また、上記ショットキー電極側低濃度半導
体層となるn-GaAs層103上にエッチングストッパ
層となるn-InGaP層104を積層することにより、
上記負性抵抗を有するダイオード特性を有する積層構造
を選択的にエッチングして除去することが可能となり、
第2ショットキーダイオード13のショットキー電極側
低濃度半導体層となるn-GaAs層103をオーバーエ
ッチングすることがなくなり、n-GaAs層103の厚
みをエピタキシャル成長時の厚みのままにすることがで
き、ウエハ間でのばらつきも小さくすることができる。
したがって、再現性のよい第2ショットキーダイオード
13の特性が得られる。
Further, by stacking an n-InGaP layer 104 serving as an etching stopper layer on the n-GaAs layer 103 serving as the low-concentration semiconductor layer on the Schottky electrode side,
It becomes possible to selectively etch and remove the laminated structure having the diode characteristic having the negative resistance,
The n-GaAs layer 103 serving as the low-concentration semiconductor layer on the Schottky electrode side of the second Schottky diode 13 is not over-etched, and the thickness of the n-GaAs layer 103 can be kept at the thickness at the time of epitaxial growth. Variations between wafers can be reduced.
Therefore, the characteristics of the second Schottky diode 13 with good reproducibility can be obtained.

【0056】また、上記負性抵抗を有するダイオードが
ガンダイオード11であることにより、位相雑音の小さ
い発振素子と第1,第2ショットキーダイオード12,1
3を同一基板上に集積することができる。
Further, since the diode having the negative resistance is the Gunn diode 11, the oscillation element having small phase noise and the first and second Schottky diodes 12, 1 are provided.
3 can be integrated on the same substrate.

【0057】また、上記ガンダイオード11と第1,第
2ショットキーダイオード12,13を同一基板上に作
製することによって、デバイス間を接続する伝送線路を
短縮することができ、信号損失の低減に非常に有効であ
る。
Further, by manufacturing the Gunn diode 11 and the first and second Schottky diodes 12 and 13 on the same substrate, the transmission line connecting the devices can be shortened, and the signal loss can be reduced. Very effective.

【0058】(第2実施形態)一般的に言って、エピタキ
シャル成長は下層の状態に大きく作用する。第1実施形
態では、ショットキーダイオード12の材料の上にガン
ダイオード11の材料を積層したため、ガンダイオード
11の構造下に結晶格子を歪ませる原因となるInGa
P層やp型GaAsが多く存在することになる。しか
も、ガンダイオード11の活性層は低濃度でかつ膜厚が
厚いため、エピタキシャル成長が難しい。具体的には、
活性層の格子が歪み、欠陥が増えるとキャリア濃度が低
下し、安定した活性層の特性を得ることが困難となる。
このような活性層の特性の変化は、ガンダイオードの発
振周波数,効率および雑音特性などに大きな影響を与え
る。
(Second Embodiment) Generally speaking, epitaxial growth largely affects the state of the lower layer. In the first embodiment, the material of the Gunn diode 11 is laminated on the material of the Schottky diode 12, so that the InGa that causes the crystal lattice to be distorted under the structure of the Gunn diode 11 is formed.
Many P layers and p-type GaAs exist. Moreover, since the active layer of the gun diode 11 has a low concentration and a large thickness, epitaxial growth is difficult. In particular,
When the lattice of the active layer is distorted and the number of defects increases, the carrier concentration decreases, and it becomes difficult to obtain stable characteristics of the active layer.
Such a change in the characteristics of the active layer greatly affects the oscillation frequency, efficiency, noise characteristics, and the like of the Gunn diode.

【0059】そこで、この発明の第2実施形態では、ガ
ンダイオードの構造上にショットキーダイオードの構造
を積層することによって、ガンダイオードの活性層の特
性を安定させたガンダイオード・ショットキーダイオー
ド集積回路について説明する。
Therefore, in the second embodiment of the present invention, the structure of the Schottky diode is stacked on the structure of the Gunn diode, so that the characteristics of the active layer of the Gunn diode are stabilized and the integrated circuit of the Gunn diode and the Schottky diode is manufactured. Will be described.

【0060】図9において、領域Aに負性抵抗を有する
ダイオードとしてのガンダイオード21、領域Bに容量
変化の大きい第1ショットキーダイオード22、領域C
に抵抗成分が小さく容量の小さい第2ショットキーダイ
オード23、領域Dに伝送線路24が設けられている。
In FIG. 9, a Gunn diode 21 as a diode having a negative resistance in a region A, a first Schottky diode 22 having a large capacitance change in a region B, and a region C
A second Schottky diode 23 having a small resistance component and a small capacity is provided, and a transmission line 24 is provided in a region D.

【0061】上記領域Aにおいて、AuGe/Ni/Auか
らなるカソードオーミック電極212とアノードオーミ
ック電極211が設けられ、活性層となるn-GaAs層
207を有するガンダイオード21が構成されている。
一方、領域Bにおいて、AuGe/Ni/Auからなるオー
ミック電極213と活性層となるn-GaAs層207上
とTi/Auからなる導電性膜216により形成されたシ
ョットキー特性を有する第1ショットキーダイオード2
2が構成されている。また、領域Cにおいて、AuGe/
Ni/Auからなるオーミック電極214およびショット
キー電極側低濃度半導体層となるn-GaAs層221上
に、Ti/Auからなる導電性膜216により形成された
ショットキー特性を有する第2ショットキーダイオード
23が構成されている。上記ガンダイオード21および
第1,第2ショットキーダイオード22,23の周囲はエ
ッチングされ、素子間を分離する分離領域230が形成
されている。また、領域Dにおいて、導電性膜216と
Au217からなる伝送線路24が構成されている。
In the region A, a cathode ohmic electrode 212 made of AuGe / Ni / Au and an anode ohmic electrode 211 are provided, and a Gunn diode 21 having an n-GaAs layer 207 serving as an active layer is formed.
On the other hand, in the region B, a first Schottky having a Schottky characteristic formed by the ohmic electrode 213 made of AuGe / Ni / Au, the n-GaAs layer 207 serving as an active layer, and the conductive film 216 made of Ti / Au. Diode 2
2 are configured. In the region C, AuGe /
A second Schottky diode having a Schottky characteristic formed by a conductive film 216 made of Ti / Au on an ohmic electrode 214 made of Ni / Au and an n-GaAs layer 221 serving as a low-concentration semiconductor layer on the Schottky electrode side. 23 are configured. The periphery of the Gunn diode 21 and the first and second Schottky diodes 22 and 23 are etched to form an isolation region 230 for isolating elements. In the region D, a transmission line 24 including the conductive film 216 and Au 217 is formed.

【0062】図10〜図14は上記ガンダイオード・シ
ョットキーダイオード集積回路の製造方法の工程を説明
する断面図である。
FIGS. 10 to 14 are cross-sectional views illustrating the steps of a method for manufacturing the Gunn diode / Schottky diode integrated circuit.

【0063】図10に示すように、半絶縁性GaAs基板
201上に、MBE(分子線エピタキシャル成長)法また
はMOCVD(有機金属気相成長)法等により、ガンダイ
オード用のアノードオーミック電極側高濃度半導体層と
なるn+-GaAs層205(Siドーピング濃度5×1018
cm-3,厚さ500nm)、エッチングストッパ層となる
n-InGaP層206(Siドーピング濃度3×1018
-3,厚さ20nm)、活性層となるn-GaAs層207
(Siドーピング濃度2×1016cm-3,厚さ2000n
m)、ワイドバンドギャップ層からなるカソード層とな
るn-AlxGa1 -xAs層208(X=0.35,Siドーピン
グ濃度5×1017cm-3,厚さ50nm)、n-AlxGa
1-xAs層209(X=0.35→0,Siドーピング濃度5
×1017cm-3,厚さ20nm)、カソードオーミック電
極側高濃度半導体層(および第2ショットキーダイオー
ド23用のオーミック電極側高濃度半導体層)となるn+
-GaAs層210(Siドーピング濃度5×1018cm-3,
厚さ500nm)、エッチングストッパ層となるn-In
GaP層204(Siドーピング濃度5×1018cm- 3,厚
さ20nm)、ショットキー電極側低濃度半導体層とな
るn-GaAs層221(Siドーピング濃度1×1017
-3,厚さ150nm)を順次エピタキシャル成長させ
る。
As shown in FIG. 10, a high-concentration semiconductor on the anode ohmic electrode side for a gun diode is formed on a semi-insulating GaAs substrate 201 by MBE (molecular beam epitaxy) or MOCVD (metal organic chemical vapor deposition). N + -GaAs layer 205 (Si doping concentration 5 × 10 18
cm −3 , thickness 500 nm), and an n-InGaP layer 206 (Si doping concentration 3 × 10 18 c) serving as an etching stopper layer
m −3 , thickness 20 nm), n-GaAs layer 207 serving as an active layer
(Si doping concentration 2 × 10 16 cm -3 , thickness 2000n
m), n-Al x Ga 1 -x As layer 208 (X = 0.35, Si doping concentration 5 × 10 17 cm −3 , thickness 50 nm) serving as a cathode layer composed of a wide band gap layer, n-Al x Ga
1-x As layer 209 (X = 0.35 → 0, Si doping concentration 5
× 10 17 cm −3 , thickness 20 nm), and n + to be a cathode ohmic electrode side high concentration semiconductor layer (and an ohmic electrode side high concentration semiconductor layer for the second Schottky diode 23).
-GaAs layer 210 (Si doping concentration 5 × 10 18 cm −3 ,
N-In thickness serving as an etching stopper layer
GaP layer 204 (Si doping concentration 5 × 10 18 cm - 3, thickness 20nm), n-GaAs layer 221 serving as a Schottky electrode side low-concentration semiconductor layer (Si doping concentration 1 × 10 17 c
m −3 , thickness 150 nm).

【0064】その後、図11に示すように、第2ショッ
トキーダイオード22となる領域をフォトレジストパタ
ーン等でマスクし、n-InGaP層204が露出するま
でn-GaAs層221を選択的にエッチングして除去す
る。次に、塩酸を用いてn-InGaP層204をエッチ
ングして除去し、カソードオーミック電極側高濃度半導
体層となるn+-GaAs層210を露出させる。このと
き、n-InGaP層204をエッチングストッパ層とし
て用いたが、エッチングストッパ層としてAlGaAs層
を用いてもよい。
Thereafter, as shown in FIG. 11, the region to be the second Schottky diode 22 is masked with a photoresist pattern or the like, and the n-GaAs layer 221 is selectively etched until the n-InGaP layer 204 is exposed. To remove. Next, the n-InGaP layer 204 is removed by etching using hydrochloric acid, thereby exposing the n + -GaAs layer 210 serving as the cathode ohmic electrode side high concentration semiconductor layer. At this time, the n-InGaP layer 204 is used as an etching stopper layer, but an AlGaAs layer may be used as an etching stopper layer.

【0065】次に、ガンダイオード21(図9に示す)の
カソード領域と第2ショットキーダイオード22(図9
に示す)の領域をSiN膜219でマスクし、n-GaAs
層207が露出するまでn+-GaAs層210,n-Alx
a1-xAs層209およびn-AlxGa1-xAs層208をエ
ッチングして除去する。次に、上記SiN膜マスク21
9を残したまま領域Bの第2ショットキーダイオード2
3(図9に示す)用のショットキー電極領域をレジストマ
スク220でマスクし、n-GaAs層207をエッチン
グして除去する。ひきつづき、n-InGaP層206を
選択的にエッチングして除去し、n+-GaAs層205を
露出させる。
Next, the cathode region of the Gunn diode 21 (shown in FIG. 9) and the second Schottky diode 22 (FIG. 9)
Is masked with a SiN film 219, and n-GaAs is formed.
Until the layer 207 is exposed, the n + -GaAs layer 210, n-Al x G
The a 1-x As layer 209 and the n-Al x Ga 1-x As layer 208 are removed by etching. Next, the SiN film mask 21
9 and the second Schottky diode 2 in the area B while leaving 9
The Schottky electrode region for 3 (shown in FIG. 9) is masked with a resist mask 220, and the n-GaAs layer 207 is removed by etching. Subsequently, the n-InGaP layer 206 is selectively etched and removed, exposing the n + -GaAs layer 205.

【0066】次に、図12に示すように、領域Aのガン
ダイオード21(図9に示す)の部分と、領域Bの第1シ
ョットキーダイオード22(図9に示す)の部分と、領域
Cの第2ショットキーダイオード23(図9に示す)の部
分を素子分離するようにレジストパターニングを行って
レジストマスク(図示せず)を形成し、n+-GaAs層20
5をエッチングしてメサ分離する。
Next, as shown in FIG. 12, a part of the gun diode 21 (shown in FIG. 9) in the area A, a part of the first Schottky diode 22 (shown in FIG. 9) in the area B, and a part of the area C The second Schottky diode 23 (shown in FIG. 9) is patterned to form a resist mask (not shown) so as to isolate the element, and the n + -GaAs layer 20 is formed.
5 is etched to separate mesas.

【0067】次に、図13に示すように、領域Aのガン
ダイオード21のアノードオーミック電極形成領域およ
びカソードオーミック電極形成領域と、領域Bの第1シ
ョットキーダイオード22のオーミック電極形成領域
と、領域Cの第2ショットキーダイオード23のオーミ
ック電極形成領域に、蒸着法等によりAuGe(100n
m)/Ni(15nm)/Au(100nm)を形成し、39
0℃の熱処理によるオーミック電極の合金化処理を行
う。そうすることによって、アノードオーミック電極2
11,カソードオーミック電極212,オーミック電極2
13およびオーミック電極214を形成する。その後、
保護膜となるシリコン窒化膜(図示せず)を厚さ200n
m堆積する。
Next, as shown in FIG. 13, the anode ohmic electrode forming region and the cathode ohmic electrode forming region of the gun diode 21 in the region A, the ohmic electrode forming region of the first Schottky diode 22 in the region B, and the region AuGe (100 n) is formed on the ohmic electrode formation region of the second Schottky diode 23 of C by vapor deposition or the like.
m) / Ni (15 nm) / Au (100 nm) to form 39
The ohmic electrode is alloyed by heat treatment at 0 ° C. By doing so, the anode ohmic electrode 2
11, cathode ohmic electrode 212, ohmic electrode 2
13 and an ohmic electrode 214 are formed. afterwards,
A silicon nitride film (not shown) serving as a protective film is
m.

【0068】次に、図14に示すように、各デバイス
(図9に示す21,22,23)の段差部の伝送線路(配線)
が通る場所にレジストパターニングによりレジストを残
し、その後、レジストが軟化する温度で熱処理を行って
リフローさせて、段差部を覆うレジスト215を形成す
る。このレジスト215によって、段差部で伝送線路が
断線するのを防ぐ。
Next, as shown in FIG.
Transmission lines (wirings) at steps (21, 22, 23 shown in FIG. 9)
The resist is left by a resist patterning in a place where the resist passes, and then heat treatment is performed at a temperature at which the resist is softened to cause reflow, thereby forming a resist 215 covering the step. The resist 215 prevents the transmission line from breaking at the step.

【0069】次に、図9に示すように、領域Aのガンダ
イオード21のアノードオーミック電極211およびカ
ソードオーミック電極212上、領域Bの第1ショット
キーダイオード22の活性層となるn-GaAs層207
のショットキー電極形成領域およびオーミック電極21
3上、領域Cの第2ショットキーダイオード23のオー
ミック電極214およびショットキー電極側低濃度半導
体層となるn-GaAs層221上のショットキー電極形
成領域に、コンタクトホール(図示せず)を夫々形成す
る。その後、蒸着法等により基板全面にTi(100n
m)/Au(100nm)からなる導電性膜216を堆積す
る。この導電性膜216は、この後の伝送線路24(配
線)をメッキにより形成するための給電メタルの役割だ
けでなく、ショットキー電極としても用いる。このと
き、ショットキー電極と伝送線路24をメッキにより形
成するための給電メタルを同時に形成しているが、ショ
ットキー電極をショットキーダイオードのオーミック電
極形成後に形成することもできる。この場合、ショット
キー電極材料としてTi、W、Moなどの高融点金属、高
融点窒化物、高融点珪化物やAlなどを用いることもで
きるが、安定なショットキー障壁を形成できる材料を選
ぶのが望ましい。
Next, as shown in FIG. 9, the n-GaAs layer 207 serving as an active layer of the first Schottky diode 22 in the region B is formed on the anode ohmic electrode 211 and the cathode ohmic electrode 212 of the gun diode 21 in the region A.
Electrode forming region and ohmic electrode 21
3, contact holes (not shown) are respectively formed in the ohmic electrode 214 of the second Schottky diode 23 in the region C and the Schottky electrode formation region on the n-GaAs layer 221 to be the Schottky electrode side low-concentration semiconductor layer. Form. Thereafter, Ti (100 n) is formed on the entire surface of the substrate by vapor deposition or the like.
m) / Au (100 nm) of a conductive film 216 is deposited. This conductive film 216 is used not only as a power supply metal for forming the transmission line 24 (wiring) thereafter by plating, but also as a Schottky electrode. At this time, the power supply metal for forming the Schottky electrode and the transmission line 24 by plating is formed at the same time. However, the Schottky electrode may be formed after the formation of the ohmic electrode of the Schottky diode. In this case, a high melting point metal such as Ti, W or Mo, a high melting point nitride, a high melting point silicide or Al can be used as a Schottky electrode material, but a material which can form a stable Schottky barrier can be used. Is desirable.

【0070】次に、膜厚15μmからなるレジストを塗
布し、伝送線路24となる領域のパターニングを行った
後に厚さ9μmのAuメッキを行う。その後、レジスト
を除去して不要な導電性膜216をエッチングして除去
し、リフローされたレジスト214を除去して、伝送線
路24を形成する。
Next, a resist having a thickness of 15 μm is applied, and after patterning a region to be the transmission line 24, Au plating is performed to a thickness of 9 μm. After that, the resist is removed, unnecessary portions of the conductive film 216 are removed by etching, the reflowed resist 214 is removed, and the transmission line 24 is formed.

【0071】このような容量変化の大きい第1ショット
キーダイオード22および抵抗成分が小さく容量が小さ
い第2ショットキーダイオード23と、ガンダイオード
21とを同一基板上に集積することができ、信号損失の
低減と小型化を図ることができる。
The first Schottky diode 22 having such a large capacitance change, the second Schottky diode 23 having a small resistance component and a small capacitance, and the Gunn diode 21 can be integrated on the same substrate. Reduction and size reduction can be achieved.

【0072】また、ショットキー電極側低濃度半導体層
となるn-GaAs層221下にエッチングストッパ層と
なるn-InGaP層204を積層することにより、ショ
ットキー電極側低濃度半導体層となるn-GaAs層22
1を選択的にエッチングして除去することが可能とな
り、上記負性抵抗ダイオード特性を有する積層構造をオ
ーバーエッチングすることがなくなり、負性抵抗ダイオ
ード特性を有する積層構造の活性層となるn-GaAs層
207をエピタキシャル成長時の厚みのままにすること
ができ、ウエハ間でのばらつきも小さくすることができ
る。これによって、再現性のよい負性抵抗を有するダイ
オードの特性が得られる。
Further, by stacking an n-InGaP layer 204 serving as an etching stopper layer under the n-GaAs layer 221 serving as a Schottky electrode-side low-concentration semiconductor layer, an n- InGaAs layer serving as a Schottky electrode-side low-concentration semiconductor layer is formed. GaAs layer 22
1 can be selectively etched and removed, so that the laminated structure having the negative resistance diode characteristic is not over-etched, and the active layer of the laminated structure having the negative resistance diode characteristic becomes n-GaAs. The thickness of the layer 207 during epitaxial growth can be kept as it is, and variation between wafers can be reduced. Thereby, characteristics of a diode having a negative resistance with good reproducibility can be obtained.

【0073】また、上記負性抵抗を有するダイオードが
ガンダイオード21であることにより、位相雑音の小さ
い発振素子と第1,第2ショットキーダイオード22,2
3を同一基板上に集積することができる。
Further, since the diode having the negative resistance is the Gunn diode 21, the oscillation element having low phase noise and the first and second Schottky diodes 22, 2 are provided.
3 can be integrated on the same substrate.

【0074】また、上記ガンダイオード21と第1,第
2ショットキーダイオード22,23を同一基板上に作
製することによって、デバイス間を接続する伝送線路を
短縮することができ、信号損失の低減に非常に有効であ
る。
Further, by forming the Gunn diode 21 and the first and second Schottky diodes 22 and 23 on the same substrate, the transmission line connecting the devices can be shortened, and the signal loss can be reduced. Very effective.

【0075】(第3実施形態)図15はこの発明の第3実
施形態の半導体装置を用いた電圧制御発振器の当か回路
を示す図である。この電圧制御発振器(以下、VCOと
いう)に、上記第1,第2実施形態の半導体装置において
同一基板上に作製されたガンダイオードとショットキー
ダイオードを用いている。
(Third Embodiment) FIG. 15 is a diagram showing an equivalent circuit of a voltage controlled oscillator using a semiconductor device according to a third embodiment of the present invention. For the voltage controlled oscillator (hereinafter referred to as VCO), a Gunn diode and a Schottky diode manufactured on the same substrate in the semiconductor devices of the first and second embodiments are used.

【0076】上記VCOでは、ガンダイオード(図1ま
たは図9の領域A)を用いた発振素子601と、第2シ
ョットキーダイオード(図1または図9の領域B)を用い
たバラクターダイオード602と、伝送線路(図1また
は図9の領域D)を共振器として用いたλ/4長スタブ
604と、伝送線路(図1,図9の領域D)をグラウンド
として用いたλ/4長スタブ603とを備えている。上
記発振素子601の一端をグランドに接続し、発振素子
601の他端をガンダイオードバイアス回路(図示せず)
に接続している。上記発振素子601の他端をλ/4長
スタブ604の一端に接続し、λ/4長スタブ604の
他端をバラクターダイオード602の一端に接続してい
る。そして、上記バラクターダイオード602の他端に
バラクタバイアス回路(図示せず)を接続すると共に、λ
/4長スタブ603の一端を接続している。上記発振素
子601とλ/4長スタブ604の接続点からRF(無
線周波数)出力させる。
In the VCO, an oscillation element 601 using a Gunn diode (region A in FIG. 1 or FIG. 9) and a varactor diode 602 using a second Schottky diode (region B in FIG. 1 or FIG. 9) A λ / 4 length stub 604 using the transmission line (region D in FIG. 1 or FIG. 9) as a resonator, and a λ / 4 length stub 603 using the transmission line (region D in FIGS. 1 and 9) as ground. And One end of the oscillation element 601 is connected to the ground, and the other end of the oscillation element 601 is connected to a Gunn diode bias circuit (not shown).
Connected to The other end of the oscillation element 601 is connected to one end of a λ / 4 long stub 604, and the other end of the λ / 4 long stub 604 is connected to one end of a varactor diode 602. A varactor bias circuit (not shown) is connected to the other end of the varactor diode 602,
One end of the / 4 stub 603 is connected. RF (radio frequency) is output from a connection point between the oscillation element 601 and the λ / 4 long stub 604.

【0077】ミリ波帯(30GHz〜90GHz)では、
ガンダイオードとショットキーダイオードを異なるウエ
ハで作製して実装を行ってVCOを構成すると、伝送線
路での損失や実装時の損失(ワイヤボンドの損失等)が大
きくなり、Q値が低くなって位相雑音が悪くなる等の性
能の低下につながる。よって、発振素子であるガンダイ
オードとショットキーダイオードを同一基板上に作製し
て、デバイス間の伝送線路を短縮することは、信号損失
の低減と小型化に非常に有効である。
In the millimeter wave band (30 GHz to 90 GHz),
If a Gunn diode and a Schottky diode are manufactured on different wafers and mounted to form a VCO, the loss in the transmission line and the loss during mounting (wire bond loss, etc.) increase, the Q value decreases, and the phase decreases. This leads to performance degradation such as poor noise. Therefore, manufacturing a Gunn diode and a Schottky diode, which are oscillation elements, on the same substrate to shorten the transmission line between devices is very effective in reducing signal loss and miniaturizing.

【0078】このとき、上記バラクターダイオード60
2の容量は、第1ショットキーダイオードのデバイス面
積でも変更することができる。例えば、第1,第2実施
形態のショットキー接合容量は、デバイス面積が50μ
2でバイアスがかかっていない状態で約30fFであ
り、バイアスをかけて空乏層を伸ばすことにより容量を
さらに小さくできる。よって、面積を大きくすると容量
も面積に比例して大きくなるので、設計時に考慮するこ
とで柔軟に対応できる。また、バラクターダイオード6
02は、n-GaAs層の不純物濃度と膜厚を変更するこ
とにより、必要な周波数帯で用いる容量値を選択でき
る。
At this time, the varactor diode 60
The capacitance of No. 2 can also be changed by the device area of the first Schottky diode. For example, the Schottky junction capacitance of the first and second embodiments has a device area of 50 μm.
It is about 30 fF when no bias is applied at m 2 , and the capacitance can be further reduced by extending the depletion layer by applying a bias. Therefore, when the area is increased, the capacitance is also increased in proportion to the area. The varactor diode 6
In No. 02, the capacitance value used in a necessary frequency band can be selected by changing the impurity concentration and the film thickness of the n-GaAs layer.

【0079】またさらに、VCOのQ値を上げる必要が
ある場合、誘電体共振器を基板上に設けることが有効で
あるが、従来はハイブリッド型でVCOを構成していた
ため、別に作製された誘電体共振器を実装していた。こ
のような方法では、誘電体共振器の実装時の精度が悪い
と電磁界の結合が悪くなり十分な効果が得られないとい
った問題がある。特にミリ波帯では波長が短いため、高
い精度が要求されている。これに対して、この第3実施
形態では、モノリシック化されたウエハ状態のため、各
チップに同時に精度よく誘電体共振器を形成することが
でき、各チップ間の特性のバラツキも小さくなる。具体
的には、伝送線路の形成後、誘電体をスパッタリング,
蒸着といった方法により誘電体を堆積させるか、また
は、ゾル・ゲル状になった誘電体をスピンコートして、
ウエハ全面に形成する。その後、レジスト等を用いたフ
ォトリソグラフィを利用してエッチングマスクを形成
し、不要な誘電体をエッチングして除去することにより
誘電体共振器を作製できる。上記フォトリソグラフィに
よるエッチングマスクの作製精度は1μm以下にできる
ため、誘電体共振器と伝送線路との距離も精度よく制御
できる。
Further, when it is necessary to increase the Q value of the VCO, it is effective to provide a dielectric resonator on the substrate. However, since the VCO is conventionally formed as a hybrid type, the dielectric resonator is separately manufactured. The body resonator was mounted. In such a method, there is a problem that if the accuracy at the time of mounting the dielectric resonator is poor, the coupling of the electromagnetic fields is deteriorated, and a sufficient effect cannot be obtained. Particularly in the millimeter-wave band, high accuracy is required because the wavelength is short. On the other hand, in the third embodiment, since the wafer is monolithically formed, a dielectric resonator can be formed on each chip with high accuracy at the same time, and variations in characteristics between the chips are reduced. Specifically, after forming the transmission line, the dielectric is sputtered,
The dielectric is deposited by a method such as vapor deposition, or the sol-gel dielectric is spin-coated,
It is formed on the entire surface of the wafer. Thereafter, an etching mask is formed using photolithography using a resist or the like, and unnecessary dielectrics are removed by etching, whereby a dielectric resonator can be manufactured. Since the manufacturing accuracy of the etching mask by the photolithography can be made 1 μm or less, the distance between the dielectric resonator and the transmission line can be controlled accurately.

【0080】また、この第3実施形態のVCOによれ
ば、損失低減・小型化以外に、パッケージに実装された
状態で発振周波数が安定するという利点が得られる。詳
しくは図16を用いて説明する。図16(a)は、あるパ
ッケージにこの実施形態のVCOチップ911を実装し
た例を示している。このパッケージは、メタルグランド
910上に積層された凹部を有するアルミナ部材912
と、側壁をなすアルミナ部材913と、蓋915とを備
えている。上記アルミナ部材912の凹部にVCOチッ
プ911が収容され、VCOチップ911の伝送線路
(図示せず)とアルミナ部材912の上面に形成された伝
送線路(図示せず)とをAuワイヤ914によって接続し
ている。これに対して図16(b)は、同タイプのパッケ
ージに、ガンダイオード916とショットキーダイオー
ド917とを別チップとして実装した従来例を示してい
る。この従来例では、ガンダイオード916はアルミナ
部材912の凹部に収容されるが、ショットキーダイオ
ード917はアルミナ部材912の上面に搭載されてい
る。したがって、図16(b)のアルミナ部材913Bは
図16(a)よりも高くなっている。このように、図16
(a)の実装形態では、アルミナ部材912の上面にチッ
プ状の素子を搭載する必要がないので、その分だけパッ
ケージのアルミナ部材913の高さhを低くすることが
できる。
Further, according to the VCO of the third embodiment, in addition to the loss reduction and the downsizing, there is obtained an advantage that the oscillation frequency is stabilized when mounted on the package. Details will be described with reference to FIG. FIG. 16A shows an example in which the VCO chip 911 of this embodiment is mounted on a certain package. This package includes an alumina member 912 having a concave portion laminated on a metal ground 910.
, An alumina member 913 forming a side wall, and a lid 915. The VCO chip 911 is accommodated in the recess of the alumina member 912, and the transmission line of the VCO chip 911 is provided.
(Not shown) and a transmission line (not shown) formed on the upper surface of the alumina member 912 are connected by an Au wire 914. On the other hand, FIG. 16B shows a conventional example in which a Gunn diode 916 and a Schottky diode 917 are mounted as separate chips on the same type of package. In this conventional example, the Gunn diode 916 is housed in the recess of the alumina member 912, but the Schottky diode 917 is mounted on the upper surface of the alumina member 912. Therefore, the height of the alumina member 913B in FIG. 16B is higher than that in FIG. 16A. Thus, FIG.
In the mounting form shown in FIG. 9A, since it is not necessary to mount a chip-shaped element on the upper surface of the alumina member 912, the height h of the alumina member 913 of the package can be reduced accordingly.

【0081】このパッケージの高さの違いは、パッケー
ジ内の浮遊容量の違いとなり、浮遊容量が大きいとパッ
ケージ内で不要な発振が発生したり、VCOの発振が止
まったりする。よって、パッケージの高さhを低く抑え
ることは非常に重要である。特に、ミリ波帯のVCOで
は、発振周波数が高いため、必要な発振周波数より低い
発振が発生しやすい傾向がある。したがって、図16
(a)の実装形態を用いたVCOはミリ波帯に好適といえ
る。
This difference in package height causes a difference in stray capacitance in the package. If the stray capacitance is large, unnecessary oscillation occurs in the package or oscillation of the VCO stops. Therefore, it is very important to keep the height h of the package low. In particular, a VCO in the millimeter-wave band has a high oscillation frequency, and thus tends to easily generate oscillation lower than a required oscillation frequency. Therefore, FIG.
It can be said that the VCO using the mounting form (a) is suitable for the millimeter wave band.

【0082】また、図17(a)は上記VCOを用いたミ
リ波帯通信装置としての送信機の構成図であり、図17
(b)は上記VCOを用いたミリ波帯通信装置としての受
信機の構成図である。
FIG. 17A is a block diagram of a transmitter as a millimeter-wave band communication device using the VCO.
(b) is a configuration diagram of a receiver as a millimeter-wave band communication device using the VCO.

【0083】図17(a)に示す送信機は、発振器901
に加えて、ミキサー902と、フィルタ903と、パワ
ーアンプ904と、アンテナ905を備えている。上記
発振器901の出力端子にミキサー902の入力端子に
接続し、ミキサー902の出力端子にフィルタ903の
一端を接続している。上記フィルタ903の他端にパワ
ーアンプ904の入力を接続し、パワーアンプ904の
出力端子にアンテナ905を接続している。
The transmitter shown in FIG.
In addition, a mixer 902, a filter 903, a power amplifier 904, and an antenna 905 are provided. The output terminal of the oscillator 901 is connected to the input terminal of the mixer 902, and the output terminal of the mixer 902 is connected to one end of the filter 903. The input of the power amplifier 904 is connected to the other end of the filter 903, and the antenna 905 is connected to the output terminal of the power amplifier 904.

【0084】また、図17(b)に示す受信機は、発振器
901に加えて、ミキサー902と、フィルタ903
と、ローノイズアンプ906と、アンテナ905を備え
ている。上記アンテナ905にローノイズアンプ906
の入力端子を接続し、ローノイズアンプ906の出力端
子にフィルタ903の一端を接続している。上記フィル
タ903の他端にミキサー902の一方の入力端子を接
続し、ミキサー902の他方の入力端子に発振器901
の出力端子を接続している。
The receiver shown in FIG. 17B has a mixer 902 and a filter 903 in addition to the oscillator 901.
, A low-noise amplifier 906, and an antenna 905. The antenna 905 has a low noise amplifier 906
, And one end of the filter 903 is connected to the output terminal of the low noise amplifier 906. One input terminal of the mixer 902 is connected to the other end of the filter 903, and the oscillator 901 is connected to the other input terminal of the mixer 902.
Output terminals are connected.

【0085】上記送信器と受信器に第3実施形態で構成
されたVCOを用いており、発振器901に図15のV
COを用い、フィルター903に伝送線路(図1または
図9の領域D)を用い、ミキサー902に第2ショット
キーダイオード(図1または図9の領域B)を用いてい
る。上記ミキサー902で良好な特性を得るには、抵抗
が小さく容量の小さい第2ショットキーダイオードが必
要となるが、第1,第2実施形態のようにガンダイオー
ドのエピタキシャル構造の上層または下層に専用の層を
設けることによって容易に作製できる。もし、ガンダイ
オードの活性層を利用して作製する場合は、エッチング
により活性層を薄くする必要が生じてコントロールが非
常に困難となるだけでなく、容量変化の大きい第2ショ
ットキーダイオードが得られなくなってしまう。
The transmitter and the receiver use the VCO configured in the third embodiment, and the oscillator 901 uses the VCO shown in FIG.
CO is used, a transmission line (region D in FIG. 1 or 9) is used for the filter 903, and a second Schottky diode (region B in FIG. 1 or 9) is used for the mixer 902. In order to obtain good characteristics with the mixer 902, a second Schottky diode having a small resistance and a small capacity is required. However, as in the first and second embodiments, the second Schottky diode is dedicated to the upper or lower layer of the epitaxial structure of the Gunn diode. It can be easily manufactured by providing the above layer. If the active layer of the Gunn diode is used, it is necessary to make the active layer thinner by etching, so that control becomes extremely difficult and a second Schottky diode having a large capacitance change is obtained. Will be gone.

【0086】このように、上記送信器,受信器では、特
性の異なるショットキーダイオードを容易に作製できる
ので、発振器機能とミキサー機能を備えた回路を同一基
板に集積することができる。なお、上記パワーアンプ9
04,ローノイズアンプ906には、別途トランジスタ
を実装する必要があるが、発振器901からのローカル
信号が十分大きければ、パワーアンプ904,ローノイ
ズアンプ906は必要なく、ミリ波帯の送信機と受信機
をモノリシック化できる。また、ミリ波帯では、発振器
901とミキサー902との間の伝送線路の損失が大き
い場合に、ミキサー902を大信号動作させることがで
きなくなるという問題に対しては、同様に発振素子であ
るガンダイオードおよびミキサーを構成するショットキ
ーダイオードを同一基板上に作製して、デバイス間の伝
送線路を短縮することによって、信号損失の低減に非常
に有効である。
As described above, in the transmitter and the receiver, Schottky diodes having different characteristics can be easily manufactured, so that a circuit having an oscillator function and a mixer function can be integrated on the same substrate. The power amplifier 9
04, it is necessary to separately mount a transistor in the low-noise amplifier 906. However, if the local signal from the oscillator 901 is sufficiently large, the power amplifier 904 and the low-noise amplifier 906 are not necessary, and the transmitter and the receiver in the millimeter wave band are used. Can be monolithic. Also, in the millimeter wave band, if the loss of the transmission line between the oscillator 901 and the mixer 902 is large, the mixer 902 cannot operate as a large signal. By manufacturing a diode and a Schottky diode constituting a mixer on the same substrate to shorten a transmission line between devices, it is very effective in reducing a signal loss.

【0087】上記第1〜第3実施形態では、負性抵抗ダ
イオードとしてガンダイオードを用いたが、トンネルダ
イオードやインパットダイオード等の負性抵抗ダイオー
ドでもよい。
In the first to third embodiments, the Gunn diode is used as the negative resistance diode. However, a negative resistance diode such as a tunnel diode or an impatt diode may be used.

【0088】[0088]

【発明の効果】以上より明らかなように、この発明の半
導体装置およびその製造方法によれば、複雑なプロセス
を用いることなく、高周波パワーが大きく位相雑音の低
い発振素子である負性抵抗を有するダイオードと、容量
変化の大きい第1ショットキーダイオードと、抵抗成分
が小さく容量の小さい第2ショットキーダイオードを同
一基板上に容易に集積することができる。
As is apparent from the above, according to the semiconductor device and the method of manufacturing the same of the present invention, the semiconductor device has a negative resistance which is an oscillation element having a large high-frequency power and a low phase noise without using a complicated process. The diode, the first Schottky diode having a large capacitance change, and the second Schottky diode having a small resistance component and a small capacitance can be easily integrated on the same substrate.

【0089】また、この発明のミリ波帯通信装置によれ
ば、信号損失の低減と小型化を図ることができ、高性能
なミリ波帯通信装置を実現することができる。
Further, according to the millimeter wave band communication device of the present invention, it is possible to reduce the signal loss and reduce the size, and to realize a high performance millimeter wave band communication device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1はこの発明の第1実施形態の半導体装置
としてのガンダイオード・ショットキーダイオード集積
回路の断面図である。
FIG. 1 is a sectional view of a Gunn diode / Schottky diode integrated circuit as a semiconductor device according to a first embodiment of the present invention.

【図2】 図2は上記半導体装置の製造プロセスの一工
程を説明する断面図である。
FIG. 2 is a cross-sectional view illustrating one step of a manufacturing process of the semiconductor device.

【図3】 図3は図2に続く上記半導体装置の製造プロ
セスの一工程を説明する断面図である。
FIG. 3 is a sectional view illustrating one step of the manufacturing process of the semiconductor device following FIG. 2;

【図4】 図4は図3に続く上記半導体装置の製造プロ
セスの一工程を説明する断面図である。
FIG. 4 is a cross-sectional view illustrating one step of the manufacturing process of the semiconductor device following FIG. 3;

【図5】 図5は図4に続く上記半導体装置の製造プロ
セスの一工程を説明する断面図である。
FIG. 5 is a sectional view illustrating one step of the manufacturing process of the semiconductor device following FIG. 4;

【図6】 図6は図5に続く上記半導体装置の製造プロ
セスの一工程を説明する断面図である。
FIG. 6 is a sectional view illustrating one step of the manufacturing process of the semiconductor device following FIG. 5;

【図7】 図7は図6に続く上記半導体装置の製造プロ
セスの一工程を説明する断面図である。
FIG. 7 is a cross-sectional view illustrating one step of the manufacturing process of the semiconductor device following FIG. 6;

【図8】 図8は図7に続く上記半導体装置の製造プロ
セスの一工程を説明する断面図である。
FIG. 8 is a cross-sectional view illustrating one step of the manufacturing process of the semiconductor device following FIG. 7;

【図9】 図8はこの発明の第2実施形態の半導体装置
としてのガンダイオード・ショットキーダイオード集積
回路の断面図である。
FIG. 9 is a sectional view of a Gunn diode / Schottky diode integrated circuit as a semiconductor device according to a second embodiment of the present invention.

【図10】 図10は上記半導体装置の製造プロセスの
一工程を説明する断面図である。
FIG. 10 is a cross-sectional view illustrating one step of a manufacturing process of the semiconductor device.

【図11】 図11は図10に続く上記半導体装置の製
造プロセスの一工程を説明する断面図である。
FIG. 11 is a sectional view illustrating one step of the manufacturing process of the semiconductor device following FIG. 10;

【図12】 図12は図11に続く上記半導体装置の製
造プロセスの一工程を説明する断面図である。
FIG. 12 is a cross-sectional view illustrating one step of the manufacturing process of the semiconductor device following FIG. 11;

【図13】 図13は図12に続く上記半導体装置の製
造プロセスの一工程を説明する断面図である。
FIG. 13 is a sectional view illustrating one step of the manufacturing process of the semiconductor device following FIG. 12;

【図14】 図14は図13に続く上記半導体装置の製
造プロセスの一工程を説明する断面図である。
FIG. 14 is a sectional view illustrating one step of the manufacturing process of the semiconductor device following FIG. 13;

【図15】 図15はこの発明の第3実施形態の半導体
装置を用いたVCOの等価回路を示す図である。
FIG. 15 is a diagram showing an equivalent circuit of a VCO using a semiconductor device according to a third embodiment of the present invention.

【図16】 図16(a)は上記VCOをパッケージに実
装した断面図であり、図16(b)はハイブリッド構成で
VCOをパッケージに実装した断面図である。
FIG. 16A is a cross-sectional view in which the VCO is mounted on a package, and FIG. 16B is a cross-sectional view in which the VCO is mounted on a package in a hybrid configuration.

【図17】 図17(a)は上記VCOを用いた送信機の
構成図であり、図17(b)は上記VCOを用いた受信機
の構成図である。
FIG. 17A is a configuration diagram of a transmitter using the VCO, and FIG. 17B is a configuration diagram of a receiver using the VCO.

【図18】 図18は従来の半導体装置を説明する断面
図である。
FIG. 18 is a cross-sectional view illustrating a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

11,21…ガンダイオード、 12,22…第1ショットキーダイオード、 13,23…第2ショットキーダイオード、 14,24…伝送線路、 101…半絶縁性GaAs基板、 102…n+-GaAs層、 103…n-GaAs層、 104…n-InGaP層、 105…n+-GaAs層、 106…n-InGaP層、 107…n-GaAs層、 108…n-AlxGa1-xAs層、 109…n-AlxGa1-xAs層、 110…n+-GaAs層、 111…アノードオーミック電極、 112…カソードオーミック電極、 113…オーミック電極、 114…オーミック電極、 115…レジスト、 116…導電性膜、 117…伝送線路、 118…平坦化膜、 119…SiN膜、 120…レジストマスク、 121…n-GaAs層、 130…分離領域、 201…半絶縁性GaAs基板、 204…n-InGaP層、 205…n+-GaAs層、 206…n-InGaP層、 207…n-GaAs層、 208…n-AlxGa1-xAs層、 209…n-AlxGa1-xAs層、 210…n+-GaAs層、 211…アノードオーミック電極、 212…カソードオーミック電極、 213…オーミック電極、 214…オーミック電極、 215…レジスト、 216…導電性膜、 217…Au、 221…n-GaAs層、 230…分離領域、 601…発振素子、 602…バラクタダイオード、 603…λ/4長スタブ、 604…λ/4長スタブ、 801…半絶縁性GaAs基板、 802…n+-GaAs層、 803…n-GaAs層、 804…p-GaAs層、 805…p+-GaAs層、 806…TiW、 807…Au、 808…Ti、 809…Au、 810…Ti、 811…Au、 901…発振器、 902…ミキサー、 903…フィルター、 904…パワーアンプ、 905…アンテナ、 906…ローノイズアンプ、 910…メタルグランド、 911…VCO、 912,913,913B…アルミナ部材、 914…Auワイヤ、 915…蓋、 916…ガンダイオード、 917…ショットキーダイオード。11,21 ... Gunn diode, 12,22 ... First Schottky diode, 13,23 ... Second Schottky diode, 14,24 ... Transmission line, 101 ... Semi-insulating GaAs substrate, 102 ... n + -GaAs layer, 103 ... n-GaAs layer, 104 ... n-InGaP layer, 105 ... n + -GaAs layer, 106 ... n-InGaP layer, 107 ... n-GaAs layer, 108 ... n-Al x Ga 1-x As layer, 109 ... n-Al x Ga 1 -x As layer, 110 ... n + -GaAs layer, 111 ... anode ohmic electrode, 112 ... cathode ohmic electrode, 113 ... ohmic electrode, 114 ... ohmic electrode, 115 ... resist, 116 ... conductivity Film: 117: transmission line, 118: flattening film, 119: SiN film, 120: resist mask, 121: n-GaAs layer, 130: isolation region, 201: semi-insulating GaAs substrate, 04 ... n-InGaP layer, 205 ... n + -GaAs layer, 206 ... n-InGaP layer, 207 ... n-GaAs layer, 208 ... n-Al x Ga 1-x As layer, 209 ... n-Al x Ga 1 -x As layer, 210 ... n + -GaAs layer, 211 ... anode ohmic electrode, 212 ... cathode ohmic electrode, 213 ... ohmic electrode, 214 ... ohmic electrode, 215 ... resist, 216 ... conductive film, 217 ... Au, 221 ... n-GaAs layer, 230 ... isolation region, 601 ... oscillation element, 602 ... varactor diode, 603 ... λ / 4 length stub, 604 ... λ / 4 length stub, 801 ... semi-insulating GaAs substrate, 802 ... n + - GaAs layer, 803 n-GaAs layer, 804 p-GaAs layer, 805 p + -GaAs layer, 806 TiW, 807 Au, 808 Ti, 809 Au, 810 Ti, 811 Au, 9 01: oscillator, 902: mixer, 903: filter, 904: power amplifier, 905: antenna, 906: low noise amplifier, 910: metal ground, 911: VCO, 912, 913, 913B: alumina member, 914: Au wire, 915 ... lid, 916 ... Gunn diode, 917 ... Schottky diode.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA05 BB02 BB11 BB14 BB16 BB18 CC03 DD52 FF13 GG03 GG13 5F038 AV04 AZ01 BG02 DF01 EZ02 EZ14 EZ15 EZ17 EZ20  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M104 AA05 BB02 BB11 BB14 BB16 BB18 CC03 DD52 FF13 GG03 GG13 5F038 AV04 AZ01 BG02 DF01 EZ02 EZ14 EZ15 EZ17 EZ20

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半絶縁性基板上にエピタキシャル成長に
より形成され、少なくともオーミック電極側高濃度半導
体層とショットキー電極側低濃度半導体層が順次積層さ
れたショットキーダイオード特性を有する積層構造と、 上記ショットキーダイオード特性を有する積層構造上に
エピタキシャル成長により形成された負性抵抗ダイオー
ド特性を有する積層構造とを備えた半導体装置であっ
て、 上記負性抵抗ダイオード特性を有する積層構造に設けら
れ、アノードオーミック電極とカソードオーミック電極
が形成された負性抵抗を有するダイオードと、 上記負性抵抗を有するダイオードの形成領域以外の領域
に設けられ、上記負性抵抗ダイオード特性を有する積層
構造の活性層上にショットキー電極が形成された第1シ
ョットキーダイオードと、 上記負性抵抗を有するダイオードの形成領域および上記
第1ショットキーダイオードの形成領域以外の領域に設
けられ、上記ショットキーダイオード特性を有する積層
構造の上記ショットキー電極側低濃度半導体層上にショ
ットキー電極が形成され、上記オーミック電極側高濃度
半導体層上にオーミック電極が形成された第2ショット
キーダイオードとを備えたことを特徴とする半導体装
置。
1. A laminated structure having a Schottky diode characteristic formed by epitaxial growth on a semi-insulating substrate, wherein at least an ohmic electrode side high concentration semiconductor layer and a Schottky electrode side low concentration semiconductor layer are sequentially laminated. A laminated structure having a negative resistance diode characteristic formed by epitaxial growth on a laminated structure having a key diode characteristic, wherein the anode ohmic electrode is provided in the laminated structure having the negative resistance diode characteristic. And a diode having a negative resistance in which a cathode ohmic electrode is formed; and a Schottky diode provided in an area other than the formation area of the diode having the negative resistance, on the active layer having a stacked structure having the negative resistance diode characteristic. A first Schottky diode having electrodes formed thereon; A shot is formed on the Schottky electrode side low-concentration semiconductor layer of the stacked structure having the Schottky diode characteristic, provided in a region other than the formation region of the diode having the negative resistance and the formation region of the first Schottky diode. A semiconductor device comprising: a key electrode; and a second Schottky diode having an ohmic electrode formed on the ohmic electrode-side high-concentration semiconductor layer.
【請求項2】 半絶縁性基板上にエピタキシャル成長に
より形成された負性抵抗ダイオード特性を有する積層構
造と、 上記負性抵抗ダイオード特性を有する積層構造上にエピ
タキシャル成長により形成され、少なくともオーミック
電極側高濃度半導体層とショットキー電極側低濃度半導
体層が順次積層されたショットキーダイオード特性を有
する積層構造とを備えた半導体装置であって、 上記負性抵抗ダイオード特性を有する積層構造に設けら
れ、アノードオーミック電極とカソードオーミック電極
が形成された負性抵抗を有するダイオードと、 上記負性抵抗を有するダイオードの形成領域以外の領域
に設けられ、上記負性抵抗ダイオード特性を有する積層
構造の活性層上にショットキー電極が形成された第1シ
ョットキーダイオードと、 上記負性抵抗を有するダイオードの形成領域および上記
第1ショットキーダイオードの形成領域以外の領域に設
けられ、上記ショットキーダイオード特性を有する積層
構造の上記ショットキー電極側低濃度半導体層上にショ
ットキー電極が形成され、上記オーミック電極側高濃度
半導体層上にオーミック電極が形成された第2ショット
キーダイオードとを備えたことを特徴とする半導体装
置。
2. A laminated structure having a negative resistance diode characteristic formed by epitaxial growth on a semi-insulating substrate; and a multilayer structure formed by epitaxial growth on the laminated structure having the negative resistance diode characteristic and having at least an ohmic electrode side high concentration. A semiconductor device comprising: a stacked structure having a Schottky diode characteristic in which a semiconductor layer and a Schottky electrode-side low-concentration semiconductor layer are sequentially stacked; A diode having a negative resistance in which an electrode and a cathode ohmic electrode are formed, and a shot provided on an active layer having a stacked structure having a negative resistance diode characteristic provided in a region other than a region where the diode having a negative resistance is formed. A first Schottky diode having a key electrode formed thereon, The Schottky electrode is provided in a region other than the formation region of the diode having the negative resistance and the formation region of the first Schottky diode, and is formed on the low concentration semiconductor layer on the Schottky electrode side of the stacked structure having the Schottky diode characteristic. And a second Schottky diode having an electrode formed thereon and an ohmic electrode formed on the ohmic electrode-side high-concentration semiconductor layer.
【請求項3】 請求項1に記載の半導体装置において、 上記ショットキー電極側低濃度半導体層上にエッチング
ストップ層が積層されていることを特徴とする半導体装
置。
3. The semiconductor device according to claim 1, wherein an etching stop layer is laminated on the Schottky electrode-side low-concentration semiconductor layer.
【請求項4】 請求項2に記載の半導体装置において、 上記ショットキー電極側低濃度半導体層下にエッチング
ストップ層が積層されていることを特徴とする半導体装
置。
4. The semiconductor device according to claim 2, wherein an etching stop layer is laminated below the low-concentration semiconductor layer on the Schottky electrode side.
【請求項5】 請求項1乃至4のいずれか1つに記載の
半導体装置において、 上記負性抵抗を有するダイオードがガンダイオードであ
ることを特徴とする半導体装置。
5. The semiconductor device according to claim 1, wherein the diode having a negative resistance is a Gunn diode.
【請求項6】 請求項1または2に記載の半導体装置に
おいて、 上記負性抵抗を有するダイオード,上記第1ショットキ
ーダイオードおよび上記第2ショットキーダイオードの
うちの少なくとも2つが伝送線路により接続されている
ことを特徴とする半導体装置。
6. The semiconductor device according to claim 1, wherein at least two of the diode having the negative resistance, the first Schottky diode, and the second Schottky diode are connected by a transmission line. A semiconductor device.
【請求項7】 請求項1に記載の半導体装置の製造方法
であって、 半絶縁性基板上に、少なくともオーミック電極側高濃度
半導体層とショットキー電極側低濃度半導体層が順次積
層されたショットキーダイオード特性を有する積層構造
をエピタキシャル成長により形成する工程と、 上記ショットキーダイオード特性を有する積層構造上
に、少なくともアノードオーミック電極側高濃度半導体
層,活性層およびカソードオーミック電極側高濃度半導
体層が順次積層された負性抵抗ダイオード特性を有する
積層構造をエピタキシャル成長により形成する工程と、 上記負性抵抗ダイオード特性を有する積層構造を選択的
にエッチングすることにより負性抵抗を有するダイオー
ド領域および第1ショットキーダイオード領域を形成す
る工程と、 上記負性抵抗を有するダイオード領域および上記第1シ
ョットキーダイオード領域以外の領域において、上記シ
ョットキーダイオード特性を有する積層構造を選択的に
エッチングすることにより第2ショットキーダイオード
領域を形成する工程と、 上記負性抵抗を有するダイオード領域および上記第1シ
ョットキーダイオード領域および上記第2ショットキー
ダイオード領域を分離する分離領域を形成する工程と、 上記負性抵抗を有するダイオード領域にアノードオーミ
ック電極およびカソードオーミック電極を形成すると共
に、上記第1,第2ショットキーダイオード領域にオー
ミック電極を形成する工程と、 上記第1,第2ショットキーダイオード領域にショット
キー電極を形成する工程と、 上記負性抵抗を有するダイオード領域のアノードオーミ
ック電極,カソードオーミック電極と上記第1ショット
キーダイオード領域のオーミック電極,ショットキー電
極および上記第2ショットキーダイオード領域のオーミ
ック電極,ショットキー電極のうちの少なくとも2つを
接続する伝送線路を形成する工程とを有することを特徴
とする半導体装置の製造方法。
7. The method according to claim 1, wherein at least an ohmic electrode-side high-concentration semiconductor layer and a Schottky electrode-side low-concentration semiconductor layer are sequentially laminated on a semi-insulating substrate. A step of forming a stacked structure having key diode characteristics by epitaxial growth, and, on the stacked structure having the Schottky diode characteristics, at least an anode ohmic electrode side high concentration semiconductor layer, an active layer and a cathode ohmic electrode side high concentration semiconductor layer are sequentially formed. Forming a stacked structure having a negative resistance diode characteristic by epitaxial growth, a diode region having a negative resistance by selectively etching the stacked structure having the negative resistance diode characteristic, and a first Schottky. Forming a diode region; Forming a second Schottky diode region by selectively etching the stacked structure having the Schottky diode characteristics in a region other than the diode region having resistance and the first Schottky diode region; Forming a diode region having resistance and an isolation region separating the first Schottky diode region and the second Schottky diode region; and forming an anode ohmic electrode and a cathode ohmic electrode in the diode region having negative resistance. Forming an ohmic electrode in the first and second Schottky diode regions; forming a Schottky electrode in the first and second Schottky diode regions; and a diode region having the negative resistance. Of the anode Forming a transmission line connecting at least two of the first electrode, the ohmic electrode of the first Schottky diode region, the ohmic electrode of the first Schottky diode region, and the ohmic electrode of the second Schottky diode region; And a method for manufacturing a semiconductor device.
【請求項8】 請求項2に記載の半導体装置の製造方法
であって、 半絶縁性基板上に、少なくともアノードオーミック電極
側高濃度半導体層,活性層およびカソードオーミック電
極側高濃度半導体層が順次積層された負性抵抗ダイオー
ド特性を有する積層構造をエピタキシャル成長により形
成する工程と、 上記負性抵抗ダイオード特性を有する積層構造上に、少
なくともオーミック電極側高濃度半導体層とショットキ
ー電極側低濃度半導体層が順次積層されたショットキー
ダイオード特性を有する積層構造をエピタキシャル成長
により形成する工程と、 上記ショットキーダイオード特性を有する積層構造を選
択的にエッチングすることにより第2ショットキーダイ
オード領域を形成する工程と、 上記負性抵抗ダイオード特性を有する積層構造を選択的
にエッチングすることにより上記負性抵抗を有するダイ
オード領域および第1ショットキーダイオード領域を形
成する工程と、 上記負性抵抗を有するダイオード領域および上記第1シ
ョットキーダイオード領域および上記第2ショットキー
ダイオード領域を分離する分離領域を形成する工程と、 上記負性抵抗を有するダイオード領域にアノードオーミ
ック電極およびカソードオーミック電極を形成すると共
に、上記第1,第2ショットキーダイオード領域にオー
ミック電極を形成する工程と、 上記第1,第2ショットキーダイオード領域にショット
キー電極を形成する工程と、 上記負性抵抗を有するダイオード領域のアノードオーミ
ック電極,カソードオーミック電極と上記第1ショット
キーダイオード領域のオーミック電極,ショットキー電
極および上記第2ショットキーダイオード領域のオーミ
ック電極,ショットキー電極のうちの少なくとも2つを
接続する伝送線路を形成する工程とを有することを特徴
とする半導体装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 2, wherein at least an anode ohmic electrode-side high-concentration semiconductor layer, an active layer, and a cathode ohmic electrode-side high-concentration semiconductor layer are sequentially formed on a semi-insulating substrate. Forming a laminated structure having a stacked negative resistance diode characteristic by epitaxial growth; and forming at least an ohmic electrode side high concentration semiconductor layer and a Schottky electrode side low concentration semiconductor layer on the stacked structure having the negative resistance diode characteristic. Forming, by epitaxial growth, a stacked structure having Schottky diode characteristics in which is sequentially stacked; and forming a second Schottky diode region by selectively etching the stacked structure having the Schottky diode characteristics; Laminated structure having the above negative resistance diode characteristics Forming the diode region having the negative resistance and the first Schottky diode region by selectively etching; the diode region having the negative resistance, the first Schottky diode region, and the second Schottky Forming an isolation region for separating the diode region; forming an anode ohmic electrode and a cathode ohmic electrode in the diode region having negative resistance; and forming ohmic electrodes in the first and second Schottky diode regions. Forming a Schottky electrode in the first and second Schottky diode regions; an anode ohmic electrode and a cathode ohmic electrode in the diode region having the negative resistance; and an ohmic electrode in the first Schottky diode region. ,shot Forming a transmission line connecting at least two of the key electrode, the ohmic electrode in the second Schottky diode region, and the Schottky electrode.
【請求項9】 請求項6に記載の半導体装置を用いたミ
リ波帯通信装置であって、 上記負性抵抗を有するダイオードを発振素子として用
い、 上記伝送線路をオープンスタブまたはショートスタブと
して用い、 上記第1ショットキーダイオードをバラクターダイオー
ドとして用い、 上記第2ショットキーダイオードをミキサーとして用い
たことを特徴とするミリ波帯通信装置。
9. A millimeter-wave band communication device using the semiconductor device according to claim 6, wherein the diode having the negative resistance is used as an oscillation element, and the transmission line is used as an open stub or a short stub. A millimeter wave band communication device, wherein the first Schottky diode is used as a varactor diode, and the second Schottky diode is used as a mixer.
【請求項10】 請求項9に記載のミリ波帯通信装置に
おいて、 上記負性抵抗を有するダイオードがガンダイオードであ
ることを特徴とするミリ波帯通信装置。
10. The millimeter wave band communication device according to claim 9, wherein the diode having the negative resistance is a Gunn diode.
JP2001080601A 2001-03-21 2001-03-21 Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device Expired - Fee Related JP3658332B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001080601A JP3658332B2 (en) 2001-03-21 2001-03-21 Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001080601A JP3658332B2 (en) 2001-03-21 2001-03-21 Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device

Publications (2)

Publication Number Publication Date
JP2002280574A true JP2002280574A (en) 2002-09-27
JP3658332B2 JP3658332B2 (en) 2005-06-08

Family

ID=18936851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001080601A Expired - Fee Related JP3658332B2 (en) 2001-03-21 2001-03-21 Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device

Country Status (1)

Country Link
JP (1) JP3658332B2 (en)

Also Published As

Publication number Publication date
JP3658332B2 (en) 2005-06-08

Similar Documents

Publication Publication Date Title
US5614743A (en) Microwave integrated circuit (MIC) having a reactance element formed on a groove
US5705847A (en) Semiconductor device
EP3327774B1 (en) Device with a conductive feature formed over a cavity and method therefor
US5347149A (en) Integrated circuit and method
US7838914B2 (en) Semiconductor device
JP2793983B2 (en) Monolithic integrated circuit
JP4954463B2 (en) Schottky barrier diode
US20020177261A1 (en) Monolithically integrated e/d mode hemt and method for fabricating the same
US20070134820A1 (en) Semiconductor device and manufacturing method of the same
JPH10150185A (en) Semiconductor device and its manufacture
US10153273B1 (en) Metal-semiconductor heterodimension field effect transistors (MESHFET) and high electron mobility transistor (HEMT) based device and method of making the same
US20050263822A1 (en) Semiconductor device and manufacturing method thereof
Wu et al. Pseudomorphic HEMT manufacturing technology for multifunctional Ka-band MMIC applications
EP1291923B1 (en) Heterojunction bipolar transistor and production process therefore
JP3962558B2 (en) Semiconductor device and oscillator
JP2004241471A (en) Compound semiconductor device, method of manufacturing the same, semiconductor device, and high frequency module
JP3923260B2 (en) Semiconductor device manufacturing method and oscillator
JP3658332B2 (en) Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device
JPH1050720A (en) Manufacture of semiconductor device
JPWO2003067664A1 (en) Field effect transistor and manufacturing method thereof
US6100547A (en) Field effect type semiconductor device and method of fabricating the same
JP3350426B2 (en) Method for manufacturing heterojunction bipolar transistor
US20030096444A1 (en) Heterobipolar transistor with T-shaped emitter terminal contact and method of manufacturing it
JPH05129345A (en) Manufacturing method of microwave integrated circuit
JP3393797B2 (en) Field effect transistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees