JP2002280526A - Reluctance storage element - Google Patents

Reluctance storage element

Info

Publication number
JP2002280526A
JP2002280526A JP2001395072A JP2001395072A JP2002280526A JP 2002280526 A JP2002280526 A JP 2002280526A JP 2001395072 A JP2001395072 A JP 2001395072A JP 2001395072 A JP2001395072 A JP 2001395072A JP 2002280526 A JP2002280526 A JP 2002280526A
Authority
JP
Japan
Prior art keywords
line
magnetoresistive
signal line
storage element
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001395072A
Other languages
Japanese (ja)
Other versions
JP3569258B2 (en
Inventor
Akihiro Odakawa
明弘 小田川
Masayoshi Hiramoto
雅祥 平本
Nozomi Matsukawa
望 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001395072A priority Critical patent/JP3569258B2/en
Publication of JP2002280526A publication Critical patent/JP2002280526A/en
Application granted granted Critical
Publication of JP3569258B2 publication Critical patent/JP3569258B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve the problem of a current-drive device, i.e., a reluctance storage element, that an operation becomes instable as a pulse waveform is disturbed, a high speed operation becomes difficult due to the mismatch of impedance of a line for applying a field and the element is susceptible to magnetic crosstalk as the degree of integration is increased. SOLUTION: The reluctance storage element comprises a reluctance element and a wire for applying a field to the element wherein the line comprises two or more conducting wires extending in the same direction. By applying a field to one element using a plurality of lines of conducting wires, high speed response can be attained while suppressing the magnetic crosstalk.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、磁気抵抗効果を利
用した磁気抵抗記憶素子に関し、特に、高速パルス伝送
に適した磁気抵抗記憶素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetoresistive storage element utilizing a magnetoresistance effect, and more particularly to a magnetoresistive storage element suitable for high-speed pulse transmission.

【0002】[0002]

【従来の技術】磁気抵抗素子(MR素子)を用いた固体
記憶デバイスとして、磁気ランダムアクセスメモリー
(MRAM)が研究されている。MRAMは、MR素子
への記録磁界を発生させるためのワード線と、読み出し
用のセンス線とを含む導電配線を備えている。従来、M
RAMには磁気抵抗変化率(MR変化率)が2%程度の
異方性MR効果(AMR)を示すNiFe膜等が使用さ
れていたが、出力の向上が課題であった。非磁性膜を介
して交換結合した磁性膜からなる人工格子膜が巨大磁気
抵抗効果(GMR)を示すことが発見されてからは、G
MR膜を用いたMRAMが提案されている。しかし、反
強磁性交換結合した磁性膜からなるGMR膜は、大きな
MR変化率を示すものの、AMR膜に比べて大きな印加
磁界を必要とするため、大きな情報記録電流及び読み出
し電流を必要とする。交換結合型GMR膜に対して、非
結合型GMR膜としてはスピンバルブ膜があり、反強磁
性膜を用いた構成や(半)硬質磁性膜を用いた構成が提
案されている。スピンバルブ膜からは、AMR膜と同様
の低磁界で、AMR膜よりも大きなMR変化率が得られ
る。さらに、非磁性層がCu等の導体膜であるGMR膜
に対し、非磁性層にAl 23等の絶縁膜を用いたトンネ
ル型GMR(TMR)膜を用いたMRAMも提案されて
いる。これら磁気抵抗効果を利用したRAMは、原理上
不揮発メモリを構成でき、高速化・高集積化に有利であ
るため、次世代メモリとして有望視されている。
2. Description of the Related Art Solid state using a magnetoresistive element (MR element)
Magnetic random access memory as storage device
(MRAM) is being studied. MRAM is an MR element
Word line for generating a recording magnetic field to
And a conductive line including a sense line. Conventionally, M
The RAM has a magnetoresistance change rate (MR change rate) of about 2%.
A NiFe film or the like exhibiting an anisotropic MR effect (AMR) is used.
However, improvement of output was a problem. Through non-magnetic film
Giant magnetism made of artificial lattice film consisting of magnetic film exchange-coupled
After it was discovered to exhibit a resistance effect (GMR), G
An MRAM using an MR film has been proposed. But anti
A GMR film made of a ferromagnetic exchange-coupled magnetic film has a large size.
Despite showing the MR change rate, the applied voltage is larger than that of the AMR film.
Large information recording current and readout due to need of magnetic field
Requires current. For the exchange-coupled GMR film,
As a coupling type GMR film, there is a spin valve film.
A configuration using a conductive film or a configuration using a (semi) hard magnetic film is proposed.
Is being planned. From spin valve film, same as AMR film
With a low magnetic field, a higher MR ratio than the AMR film can be obtained.
You. Further, a GMR film in which the nonmagnetic layer is a conductor film of Cu or the like
On the other hand, the non-magnetic layer TwoOThreeUsing an insulating film such as
MRAM using a GMR (TMR) film has also been proposed.
I have. RAM utilizing the magnetoresistance effect is, in principle,
Non-volatile memory can be configured, which is advantageous for high speed and high integration.
Therefore, it is regarded as a promising next-generation memory.

【0003】現在主に利用されている不揮発メモリは、
フラッシュメモリであるが、この書き込み動作にはMO
Sトランジスタを高速の電圧パルスで駆動する、いわゆ
る電圧駆動が用いられている。研究開発レベルにある強
誘電体メモリにも電圧駆動が適用される。
[0003] Non-volatile memories currently mainly used include:
Although this is a flash memory, this write operation requires MO
A so-called voltage drive in which the S transistor is driven by a high-speed voltage pulse is used. Voltage drive is also applied to ferroelectric memories at the research and development level.

【0004】[0004]

【発明が解決しようとする課題】これに対し、MRAM
は、電流駆動のデバイスである。MR素子に情報を記録
するためには、その素子周辺に配置された導電線(ワー
ド線)にパルス電流を印加し、パルス磁界を発生させる
必要がある。このため、MRAMでは、パルス波形が乱
れると動作が不安定になる。したがって、ワード線のイ
ンピーダンス不整合は、MRAMの高速動作を困難とす
る。
In contrast, MRAM
Is a current driven device. In order to record information on an MR element, it is necessary to generate a pulse magnetic field by applying a pulse current to a conductive line (word line) arranged around the element. Therefore, the operation of the MRAM becomes unstable when the pulse waveform is disturbed. Therefore, the impedance mismatch of the word line makes it difficult to operate the MRAM at high speed.

【0005】さらに、MRAMでは、集積度の向上に伴
って、磁気クロストークが生じやすくなる。磁気クロス
トークとは、隣接するワード線上を伝送するパルス電流
がMR素子に及ぼす磁界雑音である。この雑音は、記録
された情報を消失させることがあるため、集積度向上の
障害となる。
[0005] Further, in the MRAM, magnetic crosstalk is likely to occur as the degree of integration increases. The magnetic crosstalk is a magnetic field noise applied to an MR element by a pulse current transmitted on an adjacent word line. Since this noise may cause loss of recorded information, it becomes an obstacle to improving the integration degree.

【0006】[0006]

【課題を解決するための手段】従来のように、1つのM
R素子への情報の書き込みに、単線路のワード線を用い
ていたのでは、この線路のインピーダンスの整合に限界
があり、磁気クロストークも十分に抑制できない。そこ
で、本発明では、1つの素子に対するワード線に、同一
方向に伸長する複線路を含めることとした。即ち、本発
明の磁気抵抗記憶素子は、磁気抵抗素子と、この磁気抵
抗素子に磁界を印加するための配線とを含み、この配線
が、同一方向に伸長する2以上の導電線を含むことを特
徴とする。
As in the prior art, one M
If a single-line word line is used for writing information to the R element, the impedance matching of this line is limited, and magnetic crosstalk cannot be sufficiently suppressed. Therefore, in the present invention, a word line for one element includes a double line extending in the same direction. That is, the magnetoresistive storage element of the present invention includes a magnetoresistive element and a wiring for applying a magnetic field to the magnetoresistive element, and the wiring includes two or more conductive lines extending in the same direction. Features.

【0007】本発明によれば、パルス伝送用線路のイン
ピーダンス整合が容易となるため、遅延係数が小さくな
り、パルス波形の歪みも抑制できる。したがって、MR
AMにおける高速応答が可能となる。また、本発明によ
れば、隣接するワード線間の結合を相対的に弱めること
ができる。したがって、MRAMにおける磁気クロスト
ークの低減も容易となる。
According to the present invention, the impedance matching of the pulse transmission line is facilitated, the delay coefficient is reduced, and the distortion of the pulse waveform can be suppressed. Therefore, MR
High-speed response in AM becomes possible. Further, according to the present invention, the coupling between adjacent word lines can be relatively weakened. Therefore, magnetic crosstalk in the MRAM can be easily reduced.

【0008】[0008]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0009】図1では、磁気抵抗素子(MR素子)10
への情報の書き込みのために2本の導電線からなるワー
ド線11,12が配置されている。センス線20は、そ
の伸長方向がワード線の伸長方向と90度の角を為すよ
うに配置されている。ワード線11,12は、図示を省
略する絶縁膜を介して互いに対向するように離間して配
置された2層の導電膜から構成されている。なお、以下
の図面においても、簡略化のため、絶縁膜等の公知部材
は適宜省略する。
In FIG. 1, a magnetoresistive element (MR element) 10
Word lines 11 and 12 composed of two conductive lines are provided for writing information to the memory cells. The sense line 20 is arranged so that its extending direction forms an angle of 90 degrees with the extending direction of the word line. Each of the word lines 11 and 12 is composed of two conductive films that are spaced apart from each other via an insulating film (not shown). In the following drawings, well-known members such as an insulating film are omitted as appropriate for simplification.

【0010】従来のワード線は、単線路であるため、そ
の部位ごとに近接した他の導電線等との結合が支配的と
なる。このため、インピーダンス整合を図ることが困難
であった。しかし、並進する2以上の導電線を用いる
と、ワード線の特性インピーダンスを制御しやすくな
る。
[0010] Since the conventional word line is a single line, its coupling with another conductive line or the like adjacent to each part becomes dominant. For this reason, it has been difficult to achieve impedance matching. However, when two or more conductive lines are used for translation, the characteristic impedance of the word line can be easily controlled.

【0011】導電線11,12は、情報の書き込みのた
めのパルス磁界を素子に印加する部分において互いに同
一方向に伸長していればよく、その余の領域における配
置は制限されない。導電線11,12は、所定の特性イ
ンピーダンスを得るために、上記部分において、互いの
間隔が所定の範囲内に保持されていることが好ましい。
The conductive lines 11 and 12 only need to extend in the same direction as each other at a portion where a pulse magnetic field for writing information is applied to the element, and the arrangement in the remaining regions is not limited. In order to obtain a predetermined characteristic impedance, the conductive wires 11 and 12 are preferably maintained at a predetermined distance from each other in the above-described portion.

【0012】複線路を用いると、従来の単線路では実現
できなかった程度の低い特性インピーダンスを実現でき
る。2以上の導電線により構成される複線路の特性イン
ピーダンスは、特に限定されないが、5kΩ以下、特に
1Ω〜1kΩ程度が好適である。この程度の特性インピ
ーダンスを実現するために、複線路を構成する2以上の
導電線の間隔は、例えば0.05〜10μmの範囲内に
保持されていることが好ましい。
[0012] The use of a double line can realize a low characteristic impedance that cannot be realized by a conventional single line. The characteristic impedance of the multiple line composed of two or more conductive wires is not particularly limited, but is preferably 5 kΩ or less, and particularly preferably about 1 Ω to 1 kΩ. In order to realize such a characteristic impedance, it is preferable that the interval between two or more conductive lines forming the multiple line is maintained, for example, in a range of 0.05 to 10 μm.

【0013】MR素子10の磁性膜に形状異方性を付与
するために、素子の面形状は、L1≠W1であることが好
ましい。ただし、MR素子の形状は、図示した直方体に
限らず、各種角柱、円柱、円錐台、角錐台等であっても
よい。
In order to impart shape anisotropy to the magnetic film of the MR element 10, the surface shape of the element is preferably L 1 ≠ W 1 . However, the shape of the MR element is not limited to the illustrated rectangular parallelepiped, and may be various prisms, cylinders, truncated cones, truncated pyramids, or the like.

【0014】図2(A)〜図2(C)に、パルス磁界発
生用伝送線路における、線路インピーダンスのパルスク
ロック数依存性の例を示す。ここでは、線路を構成する
導電線の幅を0.2μmとした。素子の集積化のために
は、導電線の幅および厚さはそれぞれ1μm以下が好ま
しい。層間絶縁膜(Layer-I, Layer-II, LayerIII)の
材料としては、酸化アルミニウム(誘電比率:約8.
5、誘電正接:約0.01)を選択した。上下に配置し
たグランド面30(上部グランド面は図示省略)と導電
線との距離d1,d2は、ともに100μmとした。
FIGS. 2A to 2C show examples of the dependence of line impedance on the number of pulse clocks in a transmission line for generating a pulse magnetic field. Here, the width of the conductive line forming the line was 0.2 μm. In order to integrate the elements, the width and the thickness of the conductive line are each preferably 1 μm or less. As a material of the interlayer insulating film (Layer-I, Layer-II, LayerIII), aluminum oxide (dielectric ratio: about 8.
5, dielectric loss tangent: about 0.01). The distances d1 and d2 between the upper and lower ground planes 30 (the upper ground plane is not shown) and the conductive lines were both 100 μm.

【0015】単層の導電線31を用いる場合(図2
(A),(B))、特性インピーダンスを50Ωとする
ためには、導電線31とグランド面30との距離d1を
0.2μm程度にまで小さくする必要があった(図2
(A))。MRAMでは、素子および配線の形成のため
に多層膜を必要とするため、距離d1は大きくとらざる
を得ない。しかし、これを考慮してd1を100μmと
すると、大きく高インピーダンス側にずれてしまった
(図2(B))。
When a single-layer conductive line 31 is used (FIG. 2)
(A), (B)), in order to set the characteristic impedance to 50Ω, it was necessary to reduce the distance d1 between the conductive wire 31 and the ground plane 30 to about 0.2 μm (FIG. 2).
(A)). In the MRAM, since a multilayer film is required for forming elements and wirings, the distance d1 must be large. However, when d1 was set to 100 μm in consideration of this, the impedance greatly shifted to the high impedance side (FIG. 2B).

【0016】複線の導電線31,32を用いると、導電
線32とグランド面30との距離d1を100μm程度
にまで広げても、両導電線間の距離d3を0.2μm程
度に保てば、特性インピーダンスZを50Ωに整合でき
た。図2(C)に示した配置では、パルス電流の周波数
が約10GHzに達しても、整合性がほぼ保持されるこ
とが確認された。
When the double conductive lines 31 and 32 are used, even if the distance d1 between the conductive line 32 and the ground plane 30 is increased to about 100 μm, the distance d3 between the two conductive lines is maintained at about 0.2 μm. And the characteristic impedance Z could be matched to 50Ω. In the arrangement shown in FIG. 2 (C), it was confirmed that even when the frequency of the pulse current reached about 10 GHz, the consistency was almost maintained.

【0017】好ましいd3の値、即ち互いに対向するよ
うに配置した一対の導電線間の好ましい距離は、導電線
の幅wにより相違する。この範囲は、一般には、式:w
/10≦d3≦5w(ただし、w≦1μm)により表現
できる。
A preferable value of d3, that is, a preferable distance between a pair of conductive lines arranged so as to face each other differs depending on the width w of the conductive line. This range is generally defined by the formula: w
/ 10 ≦ d3 ≦ 5w (where w ≦ 1 μm).

【0018】なお、層間絶縁体として、酸化アルミニウ
ムに代えて酸化シリコンやフッ化マグネシウムを用いた
場合にも、誘電比率や誘電正接が変化するため距離d3
の最適値は多少変化するが、2層の導電線がインピーダ
ンス整合を容易にする点に変わりはなかった。
When silicon oxide or magnesium fluoride is used as the interlayer insulator instead of aluminum oxide, the dielectric constant and the dielectric loss tangent change.
Although the optimum value slightly changed, there was no change in that the two layers of conductive wires facilitated impedance matching.

【0019】強磁性体の磁化反転動作は、数百MHzでの
応答が確認されている。このような特性を活かした高速
動作には、電流パルスを歪みや遅延なく伝送することが
望ましい。複線路のワード線を用いると、nsオーダー
以下、例えば0.1ns以下のパルス伝送においても、
波形の歪み等を抑制できる。
It has been confirmed that the magnetization reversal operation of the ferromagnetic material has a response at several hundred MHz. For high-speed operation utilizing such characteristics, it is desirable to transmit a current pulse without distortion or delay. When a multi-line word line is used, even in pulse transmission of ns order or less, for example, 0.1 ns or less,
Waveform distortion and the like can be suppressed.

【0020】情報の書き込み時には、さらにセンス線2
0に電流を流してもよい。素子10に、ワード線11,
12による磁界HWとセンス線20による磁界HSとの合
成磁界HRを用いると、書き込みのための磁界が小さく
て済むためである。図3に示したように、磁界HWと磁
界HSとが動作点において1:1となるように磁界を印
加すると(換言すれば磁界HWに対する磁界HRの角度θ
を45°とすると)、書き込み磁界を最小とすることが
できる。
At the time of writing information, the sense line 2
A current may flow through zero. The element 10 has word lines 11,
This is because the use of the composite magnetic field H R of the magnetic field H W by the magnetic field 12 and the magnetic field H S by the sense line 20 requires a small magnetic field for writing. As shown in FIG. 3, when a magnetic field is applied such that the magnetic field H W and the magnetic field H S are 1: 1 at the operating point (in other words, the angle θ of the magnetic field H R with respect to the magnetic field H W) .
Is 45 °), the write magnetic field can be minimized.

【0021】複線路を構成する導電線は、図1に示した
配置に限らず、例えばMR素子を挟持するように配置し
てもよい。MR素子を挟持するように配置した一対の導
電線を用いると、効率的に磁界HWを印加できる。図4
に示したように、導電線12,13により素子10を挟
持する方向は、MRAMを構成する多層膜の積層方向が
好ましいが、図5に示すように、多層膜の膜面方向に沿
って素子10を挟持するように導電線14,15を配置
してもよい。
The conductive lines constituting the double line are not limited to the arrangement shown in FIG. 1, but may be arranged so as to sandwich the MR element, for example. When an MR element using a pair of conductive lines arranged so as to sandwich the efficient magnetic field H W can be applied. FIG.
As shown in FIG. 5, the direction in which the element 10 is sandwiched between the conductive lines 12 and 13 is preferably the lamination direction of the multilayer film constituting the MRAM. However, as shown in FIG. The conductive wires 14 and 15 may be arranged so as to sandwich the wire 10.

【0022】MR素子10と導電線12,13のみを表
示すると、図4の配置は、図6に示したとおりとなる。
素子を挟持するように配置された一対の導電線12,1
3は、奇モードで結合させることが好ましい。一方の導
電線にパルス電流を印加したときに他方の導電線には逆
位相のパルスが伝搬することになり、両導電線から同一
方向のパルス磁界が素子に印加されるからである。
When only the MR element 10 and the conductive lines 12 and 13 are displayed, the arrangement of FIG. 4 is as shown in FIG.
A pair of conductive wires 12, 1 arranged to sandwich the element
3 is preferably coupled in an odd mode. This is because when a pulse current is applied to one conductive line, a pulse having an opposite phase propagates to the other conductive line, and a pulse magnetic field in the same direction is applied to the element from both conductive lines.

【0023】同一方向に伸長する導電線の数は3以上で
あってもよい。例えば、図7では、追加の導電線16,
17が配置されている。この場合は、4本の導電線1
2,13,16,17全体で所望の特性インピーダンス
が得られるように、各導電線を配置するとよい。
The number of conductive lines extending in the same direction may be three or more. For example, in FIG. 7, additional conductive lines 16,
17 are arranged. In this case, four conductive wires 1
It is preferable to arrange the conductive wires so that a desired characteristic impedance is obtained in the whole of 2, 13, 16, and 17.

【0024】複線路を構成する2以上の導電線には、磁
界を印加するための電流を入力する信号線(信号駆動
線)と、所定の電位に保持された受動線(結合受動線)
とが含まれていることが好ましい。受動線は、好ましく
はグランド電位に落とされるが、所定の電位に保持され
ていればグランド電位でなくてもよい。信号線と受動線
とは、信号線に入力されたパルス電流に呼応したパルス
電流が受動線に発生するように、容量的に結合させてお
くとよい。
A signal line (signal drive line) for inputting a current for applying a magnetic field and a passive line (coupled passive line) held at a predetermined potential are connected to two or more conductive lines constituting the double line.
Is preferably included. The passive line is preferably dropped to ground potential, but need not be at ground potential as long as it is maintained at a predetermined potential. The signal line and the passive line are preferably capacitively coupled so that a pulse current corresponding to the pulse current input to the signal line is generated in the passive line.

【0025】図8(B)〜(F)に、信号線31および
受動線32の配置例を示す。簡略化のため、MR素子は
図示を省略するが、これらの図では、1本の信号線31
に対して1つの素子が対応しており、この素子は信号線
31とこれに対向する受動線32との間に配置される
(したがって、各図において3個のMR素子の図示が省
略されている)。
FIGS. 8B to 8F show examples of the arrangement of the signal lines 31 and the passive lines 32. For simplicity, the illustration of the MR element is omitted, but in these figures, one signal line 31 is shown.
, And this element is disposed between the signal line 31 and the passive line 32 facing the signal line 31 (thus, three MR elements are not shown in each drawing. There).

【0026】図8(A)に示すように、従来の単線の導
電線31は、グランド面30よりも隣接する別の信号線
と結合しやすい。この結合は誤動作の原因となる。これ
に対し、図8(B)〜(F)では、一つのMR素子に対
して2以上の導電線が同一方向に伸長しており、2以上
の導電線には、信号線31と、グランド面30よりも信
号線に近接して配置された少なくとも1本の受動線3
2,33とが含まれている。図示した形態は、高速のパ
ルス伝送および磁気クロストークの抑制に特に効果があ
る配列である。
As shown in FIG. 8A, the conventional single conductive line 31 is more easily coupled to another signal line adjacent to the ground plane 30. This coupling causes a malfunction. On the other hand, in FIGS. 8B to 8F, two or more conductive lines extend in the same direction for one MR element, and the two or more conductive lines include the signal line 31 and the ground. At least one passive wire 3 located closer to the signal line than surface 30
2, 33 are included. The illustrated configuration is an array that is particularly effective for high-speed pulse transmission and suppression of magnetic crosstalk.

【0027】図8(B)〜(F)の各形態では、受動線
32は、図示を省略する素子を介して信号線31と対向
する位置に配置されている。これに対し、受動線33
は、素子から見て信号線31と同一側に配置され、信号
線31,31の間に介在している。この受動線33の存
在は、磁気クロストークのさらなる抑制に効果がある。
即ち、第1MR素子および第2MR素子にそれぞれパル
ス磁界を印加するための電流を入力する第1信号線およ
び第2信号線を備え、これら第1信号線および第2信号
線が同一方向に伸長している場合には、所定の電位に保
持された少なくとも1本の受動線を、第1信号線と第2
信号線との間に配置するとよい。受動線33の好ましい
配置には、隣接する信号線31,31(第1信号線およ
び第2信号線)と同一面内が含まれる。ここで、同一面
内とは、より正確には、MRAMを構成する多層膜の同
一膜面上を指す。
In each of the embodiments shown in FIGS. 8B to 8F, the passive line 32 is disposed at a position facing the signal line 31 via an element not shown. In contrast, the passive wire 33
Are arranged on the same side as the signal line 31 as viewed from the element, and are interposed between the signal lines 31 and 31. The presence of the passive wire 33 is effective in further suppressing magnetic crosstalk.
That is, a first signal line and a second signal line for inputting a current for applying a pulse magnetic field to the first MR element and the second MR element are provided, and the first signal line and the second signal line extend in the same direction. In this case, at least one passive line held at a predetermined potential is connected to the first signal line and the second signal line.
It is good to arrange between signal lines. The preferred arrangement of the passive line 33 includes in the same plane as the adjacent signal lines 31, 31 (first signal line and second signal line). Here, the term "within the same plane" refers more precisely to the same plane of the multilayer film constituting the MRAM.

【0028】上述したように、受動線32は信号線31
と奇モードで結合していることが好ましい。これに対
し、磁気クロストークをより効果的に抑制するために
は、受動線33を、隣接する信号線31,31の少なく
とも一方(より好ましくは双方)と偶モードで結合させ
ておくとよい。
As described above, the passive line 32 is connected to the signal line 31.
And in an odd mode. On the other hand, in order to more effectively suppress magnetic crosstalk, the passive line 33 may be coupled to at least one of the adjacent signal lines 31 (more preferably, both) in an even mode.

【0029】受動線33を第1受動線と見れば、受動線
32は第2受動線であり、この第2受動線は、好ましく
は多層膜の積層方向に沿って、第1受動線に隣接する信
号線31,31のいずれか一方とともにMR素子を挟持
するように配置される。
If the passive line 33 is regarded as a first passive line, the passive line 32 is a second passive line, and this second passive line is adjacent to the first passive line, preferably along the stacking direction of the multilayer film. The signal line 31 is arranged so as to sandwich the MR element with either one of the signal lines 31.

【0030】図8(B)の形態では、信号線31と受動
線32とから、その間のMR素子に効果的にパルス磁界
を印加できる。図8(C)の形態では、素子の集積度向
上の観点からは図8(B)の形態にやや劣るが、隣接す
る信号線31の間に配置された受動線33が磁気クロス
トークを効果的に抑制する。図8(D)〜(F)の各形
態は、上記両形態の利点を併せ持つ。図8(E)では受
動線32の線幅を信号線31よりも広げることにより、
図8(F)では隣接する信号線の間に受動線33を複数
配置することにより、それぞれ磁界漏洩がさらに抑制さ
れている。
In the embodiment shown in FIG. 8B, a pulse magnetic field can be effectively applied from the signal line 31 and the passive line 32 to the MR element therebetween. 8C is slightly inferior to the embodiment of FIG. 8B from the viewpoint of improving the degree of integration of the element, but the passive line 33 disposed between the adjacent signal lines 31 has an effect of magnetic crosstalk. Restrained. Each of the embodiments shown in FIGS. 8D to 8F has the advantages of both embodiments. In FIG. 8 (E), the line width of the passive line 32 is wider than that of the signal line 31 so that
In FIG. 8F, by arranging a plurality of passive lines 33 between adjacent signal lines, magnetic field leakage is further suppressed.

【0031】信号線および受動線の配置は、上記に例示
した形態に限られない。例えば図9(A)〜(C)に示
すように、信号線31は必ずしも同一面内に形成する必
要はない。これらの図に示すように、信号線31を2以
上の面内に配置し、それらの面内において信号線間に受
動線34,35を配置すれば、集積度を高めつつ磁気ク
ロストークを抑制することができる。
The arrangement of the signal lines and the passive lines is not limited to the above-described embodiment. For example, as shown in FIGS. 9A to 9C, the signal lines 31 do not necessarily need to be formed in the same plane. As shown in these figures, by arranging the signal lines 31 in two or more planes and arranging the passive lines 34 and 35 between the signal lines in those planes, the magnetic crosstalk is suppressed while increasing the degree of integration. can do.

【0032】例えば図9(B)では、受動線34aは、
対向する信号線31aと挟持するMR素子(図示省略)
にパルス磁界を印加する役割と、隣接する信号線31
b,31cからの漏洩磁界を抑制する役割を同時に担う
ことができる。このように、受動線は、信号線とともに
MR素子を挟持し、かつ隣接する別の信号線と同一面内
となるように配置してもよい。ここでも、受動線34a
は、信号線31aとは奇モードで、面内の信号線31
b,cとは偶モードで結合させることが好ましい。
For example, in FIG. 9B, the passive line 34a is
MR element (not shown) sandwiched between opposing signal lines 31a
To apply a pulsed magnetic field to the adjacent signal line 31
b, 31c can simultaneously play the role of suppressing the leakage magnetic field. In this manner, the passive line may be arranged so as to sandwich the MR element together with the signal line and to be in the same plane as another adjacent signal line. Again, the passive wire 34a
Is an odd mode with respect to the signal line 31a, and the in-plane signal line 31
Preferably, b and c are coupled in even mode.

【0033】奇モードまたは偶モードの結合は、導電線
間の距離および終端抵抗値の調整により、実現できる。
入力ドライバの駆動能力を大きくとる場合にはインピー
ダンスの不整合が生じやすいが、この不整合は、終端抵
抗の付加により除去するとよい。図10に示すように、
終端抵抗は、ドライバ40と並列に配置した抵抗41、
およびドライバ40とワード線45との間に直列に介在
させた抵抗42とを有するラッチ型とすることが好まし
い。ここで、終端抵抗は、両抵抗41,42の和で表す
ことができる。終端抵抗値の値は、適宜調整すればよい
が、一般には、特性インピーダンスZおよびドライバ抵
抗Rとを用いて、概ねZ2/Rとなるように(例えば、
この値から±10%の範囲内となるように)、調整する
ことが好ましい。
The odd mode or even mode coupling can be realized by adjusting the distance between the conductive lines and the terminating resistance value.
When the driving capability of the input driver is increased, impedance mismatch is likely to occur, but this mismatch may be removed by adding a terminating resistor. As shown in FIG.
The terminating resistor includes a resistor 41 arranged in parallel with the driver 40,
It is preferable to use a latch type having a driver 42 and a resistor 42 interposed in series between the word line 45 and the driver 40. Here, the terminating resistance can be represented by the sum of the resistances 41 and 42. The value of the terminating resistance value may be adjusted as appropriate, but is generally adjusted to approximately Z 2 / R using the characteristic impedance Z and the driver resistance R (for example,
It is preferable to adjust so as to fall within a range of ± 10% from this value).

【0034】図11に示したように、MRAMでは、複
数の磁気抵抗素子が、例えばマトリックス状に配置され
る。このMRAMでは、素子50が構成する列に沿って
センス線54が伸長し、この列と直交する行方向に沿っ
てワード線51およびビット線53が伸長している。所
定の数の列および行をなすように配置された素子への情
報の記録および読み出しは、素子群の周囲に配置された
デコード機能部55,56およびデータ交換部57,5
8を用いて行われる。
As shown in FIG. 11, in the MRAM, a plurality of magneto-resistive elements are arranged, for example, in a matrix. In this MRAM, a sense line 54 extends along a column constituted by the elements 50, and a word line 51 and a bit line 53 extend along a row direction orthogonal to the column. Recording and reading of information from and to elements arranged in a predetermined number of columns and rows are performed by decoding function units 55 and 56 and data exchange units 57 and 5 arranged around the element group.
8 is performed.

【0035】図12に示したように、ワード線51は、
実際には同一方向に伸長するインピーダンス整合された
複線路である。ワード線51は、好ましくは互いに奇モ
ードで結合しており、ワード線間に配置された素子50
に、センス線54とともに合成磁界を印加する。
As shown in FIG. 12, the word line 51 is
Actually, it is an impedance-matched double line extending in the same direction. Word lines 51 are preferably coupled to each other in an odd mode, and elements 50
Then, a combined magnetic field is applied together with the sense line 54.

【0036】このように、本発明は、所定の面内におい
てマトリックス状に配置された複数のMR素子と、複数
のMR素子に磁界を印加するための配線とを含み、複数
のMR素子が複数の素子列を構成し、上記配線が、上記
複数の素子列ごとに、素子列に沿って伸長する2以上の
導電線を含む磁気抵抗記憶素子をも包含する。2以上の
導電線には、上記所定の面を挟持するように配置された
一対の導電線51が含まれていることが好ましい。2以
上の導電線は、図12に示したように、素子50から離
間して配置した複数の導電線のみにより構成してもよ
い。
As described above, the present invention includes a plurality of MR elements arranged in a matrix in a predetermined plane and a wiring for applying a magnetic field to the plurality of MR elements. And the wiring includes a magnetoresistive storage element including, for each of the plurality of element rows, two or more conductive lines extending along the element row. It is preferable that the two or more conductive wires include a pair of conductive wires 51 arranged so as to sandwich the predetermined surface. As shown in FIG. 12, the two or more conductive lines may be constituted by only a plurality of conductive lines arranged apart from the element 50.

【0037】MR素子をMOSトランジスタと組み合わ
せて用いる場合の具体的な構成を、以下に例示する。図
13に示したMR素子50は、ゲート部61、ソース領
域62、ドレイン領域63を備えたMOSトランジスタ
60と接続され、記憶セルを構成している。MOSトラ
ンジスタは、互いに熱酸化膜64により分離されてい
る。図14に、図13の素子群の等価回路を示す。素子
の静電破壊の防止には、図16の回路を構成することが
好ましい。この回路では、MOSトランジスタ60を介
してMR素子50をセンス線54と接続している。この
回路を実現するためには、例えば図15のようにMRA
Mを構成するとよい。
A specific configuration when the MR element is used in combination with a MOS transistor will be described below. The MR element 50 shown in FIG. 13 is connected to a MOS transistor 60 having a gate portion 61, a source region 62, and a drain region 63, and forms a storage cell. The MOS transistors are separated from each other by a thermal oxide film 64. FIG. 14 shows an equivalent circuit of the element group in FIG. In order to prevent electrostatic breakdown of the element, it is preferable to configure the circuit shown in FIG. In this circuit, the MR element 50 is connected to the sense line 54 via the MOS transistor 60. In order to realize this circuit, for example, as shown in FIG.
M may be formed.

【0038】より効率的にMR素子に磁界を印加するた
めに、導電線の周囲に強磁性体を配置してもよい。非磁
性体からなる導電線とMR素子側との間に強磁性体を配
置すれば、MR素子に効率的に磁界を印加できる。非磁
性体からなる導電線から見てMR素子と反対側に強磁性
体を配置すると、磁界の漏洩を抑制できる。磁気クロス
トークを抑制するために、隣接するMR素子またはこの
素子に磁界を印加するための導電線との間に強磁性体を
配置してもよい。強磁性体は、パルス伝送用線路を構成
する導電線に接するように配置することが好ましい。図
8(B)の構成に、強磁性体を付加した例を図17
(A)〜(F)に示す。図17(C)の強磁性体90
は、導電線31,32間の素子(図示省略)への磁界の
印加を効率化し、図17(A),(E),(F)の強磁
性体90は、磁気クロストークを抑制する。図17
(B),(D)に示したように、上記両効果が共に奏さ
れるように強磁性体90を付加してもよい。
In order to more efficiently apply a magnetic field to the MR element, a ferromagnetic material may be arranged around the conductive wire. If a ferromagnetic material is arranged between the conductive line made of a non-magnetic material and the MR element, a magnetic field can be efficiently applied to the MR element. When a ferromagnetic material is arranged on the opposite side to the MR element when viewed from the conductive line made of a nonmagnetic material, leakage of a magnetic field can be suppressed. In order to suppress magnetic crosstalk, a ferromagnetic material may be arranged between an adjacent MR element or a conductive line for applying a magnetic field to this element. It is preferable that the ferromagnetic material is arranged so as to be in contact with the conductive line constituting the pulse transmission line. FIG. 17 shows an example in which a ferromagnetic material is added to the configuration of FIG.
(A) to (F). The ferromagnetic material 90 of FIG.
Improves the efficiency of applying a magnetic field to an element (not shown) between the conductive lines 31 and 32, and the ferromagnetic material 90 in FIGS. 17A, 17E, and 17F suppresses magnetic crosstalk. FIG.
As shown in (B) and (D), a ferromagnetic material 90 may be added so that both of the above effects are achieved.

【0039】磁界の効率的な印加のために、複線路を構
成する少なくとも一つの導電線の断面を、素子に近いほ
ど幅が広がる形状としてもよい。例えば導電線11(図
1)の断面を、図18に示したように、素子10側の底
辺に接する底角h,h’が鋭角となる台形とすると、効
率的なパルス磁界の印加が可能となる。
In order to efficiently apply a magnetic field, the cross section of at least one conductive line forming the multiple line may be shaped so that the width increases as it approaches the element. For example, when the cross section of the conductive wire 11 (FIG. 1) is a trapezoid whose base angles h and h ′ contacting the base on the element 10 side are acute angles as shown in FIG. 18, efficient application of a pulse magnetic field is possible. Becomes

【0040】MRAMを構成するMR素子には、従来か
ら用いられてきたものを特に制限することなく使用でき
る。MR素子の構成を図19(A)〜(G)に例示す
る。相対的に磁化が反転しにくい磁性層71と、相対的
に磁化が反転しやすい磁性層73とを中間層72を介し
て積層してもよく(図19(A))、一方の磁性層(固
定磁性層)74の磁化を固定するために反強磁性層76
を用いてスピンバルブ型の素子としてもよい(図19
(B))。自由磁性層75の両側に固定磁性層74を配
置してもよい(図19(C))。中間膜82を介して互
いに反強磁性的に交換結合する一対の磁性膜81,83
から構成される積層フェリを、保磁力が相対的に高い層
71(図19(D))、または固定磁性層(図19
(E))として用いてもよい。同様に、中間膜85を介
して互いに反強磁性的に交換結合する一対の磁性膜8
4,86から構成される積層フェリを自由磁性層75と
して用いてもよい(図19(F))。これら積層フェリ
固定層74および積層フェリ自由層75を用いて、2重
接合の素子としてもよい(図19(G))。
As the MR element constituting the MRAM, a conventionally used MR element can be used without any particular limitation. FIGS. 19A to 19G illustrate the configuration of the MR element. A magnetic layer 71 whose magnetization is relatively unlikely to be reversed and a magnetic layer 73 whose magnetization is relatively easily reversed may be laminated via an intermediate layer 72 (FIG. 19A). In order to fix the magnetization of the fixed magnetic layer 74, the antiferromagnetic layer 76 is fixed.
May be used to form a spin-valve element (FIG. 19).
(B)). A fixed magnetic layer 74 may be disposed on both sides of the free magnetic layer 75 (FIG. 19C). A pair of magnetic films 81 and 83 that are antiferromagnetically exchange-coupled to each other via the intermediate film 82
A ferrimagnetic layer composed of a layer 71 having a relatively high coercive force (FIG. 19D) or a pinned magnetic layer (FIG. 19D).
(E) may be used. Similarly, a pair of magnetic films 8 anti-ferromagnetically exchange-coupled to each other via the intermediate film 85.
A stacked ferrimagnetic layer composed of 4, 86 may be used as the free magnetic layer 75 (FIG. 19F). A double junction element may be formed by using the laminated ferri-fixing layer 74 and the laminated ferri-free layer 75 (FIG. 19G).

【0041】これらのMR素子では、磁性層73,75
における磁化の回転に伴う素子の抵抗の変化が検出され
る。MR素子は、TMR素子であっても、CPP(Curr
entPerpendicular to the Plane)−GMR素子であっ
てもよい。なお、磁性層1層あたりの膜厚は、1nm以
上10nm以下が好適である。
In these MR elements, the magnetic layers 73 and 75
The change in the resistance of the element due to the rotation of the magnetization in is detected. Even if the MR element is a TMR element, the CPP (Curr)
entPerpendicular to the Plane)-It may be a GMR element. Note that the thickness of one magnetic layer is preferably 1 nm or more and 10 nm or less.

【0042】MR素子を構成する磁性材料は、特に制限
されない。高保磁力層71および固定磁性層74に適し
た「(半)硬質の」磁性材料には、Co、CoFe、N
iFe、NiFeCo等が適している。特にCoまたは
CoFeは、大きなMR比を達成する上で適している。
したがって、少なくとも非磁性層との界面には、Coま
たはCoFeを用いることが好ましい。CoFeの好ま
しい組成は、CoyFezにおいて、0.2≦y≦0.
95、0≦z≦0.5である。
The magnetic material constituting the MR element is not particularly limited. “(Semi) hard” magnetic materials suitable for the high coercivity layer 71 and the pinned magnetic layer 74 include Co, CoFe, N
iFe, NiFeCo and the like are suitable. In particular, Co or CoFe is suitable for achieving a large MR ratio.
Therefore, it is preferable to use Co or CoFe at least at the interface with the nonmagnetic layer. The preferred composition of CoFe is CoyFez, where 0.2 ≦ y ≦ 0.
95, 0 ≦ z ≦ 0.5.

【0043】高い磁性分極率を有するXMnSb(X
は、金属元素、特にNi、Pt、PdおよびCuから選
ばれる少なくとも1種が好適)を用いると、大きなMR
比が得られる。
XMnSb (X
Is preferably a metal element, particularly at least one selected from Ni, Pt, Pd and Cu).
The ratio is obtained.

【0044】酸化物磁性材料であるMFe24(MはF
e,CoおよびNiから選ばれる少なくとも1種の元
素)も好ましい。この材料は、比較的高温まで強磁性を
示し、Feリッチに比べてCo,Niリッチは極めて抵
抗が高い。Coリッチは磁気異方性が大きい。敵視組成
比の調整により所望の特性を実現できる。
MFe 2 O 4 (M is F
e, at least one element selected from Co and Ni) is also preferable. This material exhibits ferromagnetism up to a relatively high temperature, and Co and Ni rich have extremely high resistance compared to Fe rich. Co-rich has large magnetic anisotropy. Desired characteristics can be realized by adjusting the enemies composition ratio.

【0045】自由磁性層75等に適した「軟質の」磁性
膜としては、一般に、NiCoFe合金が適している。
NiCoFe膜の原子組成比としては、NixCoyFe
zにより表示して、0.6≦x≦0.9、0≦y≦0.
4、0≦z≦0.3のNiリッチ膜、またはNix'Co
y'Fez'により表示して、0≦x’≦0.4、0.2≦
y’≦0.95、0≦z’≦0.5のCoリッチ膜が適
している。
As a “soft” magnetic film suitable for the free magnetic layer 75 and the like, a NiCoFe alloy is generally suitable.
The atomic composition ratio of the NiCoFe film is Ni x Co y Fe
Represented by z , 0.6 ≦ x ≦ 0.9, 0 ≦ y ≦ 0.
4, Ni-rich film of 0 ≦ z ≦ 0.3 or Ni x ′ Co
Display by y 'Fe z', 0 ≦ x '≦ 0.4,0.2 ≦
A Co-rich film with y ′ ≦ 0.95 and 0 ≦ z ′ ≦ 0.5 is suitable.

【0046】反強磁性層76に適した材料としては、不
規則合金系のIrMn、RhMn、RuMn、CrPt
Mn等が挙げられる。これらの材料には、磁界中で成膜
することにより磁性膜と交換結合させることができる工
程が簡便である。規則合金系のNiMn、Pt(Pd)
Mn等は、規則化のための熱処理が必要であるが、熱的
安定性に優れている。これらの材料では、PtMnが好
ましい。酸化物反強磁性材料である、α−Fe23、N
iO、LTO3(LはCeを除く希土類元素から選ばれ
る少なくとも1種、TはFe、Cr、MnおよびCoか
ら選ばれる少なくとも1種)を用いてもよい。抵抗率が
高い酸化物を用いる場合には、電気特性にその高い抵抗
率を反映しないように直接磁性層との接触が取れるよう
に電極部を形成する必要がある。
Materials suitable for the antiferromagnetic layer 76 include IrMn, RhMn, RuMn, and CrPt of an irregular alloy type.
Mn and the like. For these materials, a process that can be exchange-coupled with a magnetic film by forming a film in a magnetic field is simple. Ordered alloy NiMn, Pt (Pd)
Mn and the like require heat treatment for ordering, but are excellent in thermal stability. Of these materials, PtMn is preferred. Α-Fe 2 O 3 , N which is an oxide antiferromagnetic material
iO and LTO 3 (L is at least one selected from rare earth elements other than Ce, and T is at least one selected from Fe, Cr, Mn and Co) may be used. In the case of using an oxide having a high resistivity, it is necessary to form an electrode portion so as to make direct contact with the magnetic layer so that the electrical characteristics do not reflect the high resistivity.

【0047】ワード線、センス線、ビット線の材料にも
特に制限はなく,Al、Cu、Pt、Au等を用いれば
よい。
The materials of the word lines, sense lines, and bit lines are not particularly limited, and Al, Cu, Pt, Au, or the like may be used.

【0048】[0048]

【実施例】(実施例1)多元スパッタ装置により、図1
9(F)に示した多層構成を有するMR素子を作製し
た。この素地の膜構成を以下に示す。
(Embodiment 1) FIG.
An MR element having the multilayer configuration shown in FIG. 9 (F) was manufactured. The film configuration of this substrate is shown below.

【0049】Ni0.81Fe0.19 (2)/Ru(0.
7)/ Ni0.81Fe0.19 (3)/Al23 (1.
2)/ Co0.75Fe0.25 (2)/Ru(0.7)/
Co0. 75Fe0.25 (2)/ PtMn(20) (ただし、膜上部から順に表示。カッコ内は膜厚(n
m)を表す) ここで、トンネル絶縁層となるAl23層は、スパッタ
リング法により成膜したAlを酸化して作製したもの
(タイプA)と、Al2O3をそのままスパッタリングし
て作製したもの(タイプB)とを用意した。タイプAで
は、真空漕内での自然酸化、真空漕での加温下での自然
酸化、真空漕内での酸素含有プラズマによる酸化のいず
れかにより酸化した。いずれの工程によってもトンネル
バリアとして機能する非磁性絶縁膜が得られた。また、
タイプBでも良好なトンネルバリアとして機能する非磁
性絶縁膜が得られた。各膜厚はシャッターで制御して作
製した。素子面積(接合面積)は、いずれのタイプも
0.12μm2とした。
Ni 0.81 Fe 0.19 (2) / Ru (0.
7) / Ni 0.81 Fe 0.19 (3) / Al 2 O 3 (1.
2) / Co 0.75 Fe 0.25 (2) / Ru (0.7) /
Co 0. 75 Fe 0.25 (2) / PtMn (20) ( However, the display from the membrane top in this order. Parentheses thickness (n
Here, the Al 2 O 3 layer serving as a tunnel insulating layer is prepared by oxidizing Al formed by a sputtering method (type A) or by sputtering Al 2 O 3 as it is. (Type B) was prepared. In type A, oxidation was performed by any of natural oxidation in a vacuum tank, natural oxidation under heating in a vacuum tank, and oxidation by oxygen-containing plasma in a vacuum tank. A non-magnetic insulating film functioning as a tunnel barrier was obtained by any of the steps. Also,
A type B non-magnetic insulating film functioning as a good tunnel barrier was obtained. Each film thickness was controlled by a shutter. The element area (junction area) was 0.12 μm 2 for each type.

【0050】こうして作製したMR素子単体のMR特性
を、室温、印加磁界100Oe(約7.96kA/m)、
バイアス電圧100mVで測定したところ、約30%の
MR比が得られた。MRが生じる磁界幅は10Oeであっ
た。
The MR characteristics of the MR element thus manufactured were measured at room temperature, at an applied magnetic field of 100 Oe (about 7.96 kA / m),
When measured at a bias voltage of 100 mV, an MR ratio of about 30% was obtained. The magnetic field width in which MR occurs was 10 Oe.

【0051】このMR素子を用いて、図11、図12に
示した構成のMRAMを作製した。基板としては、予め
半導体プロセスにより、MR素子ごとにMOSトランジ
スタを形成したシリコン基板を用いた。トランジスタと
磁気抵抗素子との層間絶縁膜としては酸化シリコンを、
MR素子とワード線との絶縁には酸化アルミニウムを用
いた。
Using this MR element, an MRAM having the structure shown in FIGS. 11 and 12 was manufactured. As the substrate, a silicon substrate on which a MOS transistor was formed for each MR element by a semiconductor process in advance was used. Silicon oxide is used as an interlayer insulating film between the transistor and the magnetoresistive element,
Aluminum oxide was used for insulation between the MR element and the word line.

【0052】センス線およびビット線には銅を、ワード
線にも銅をそれぞれ用いた。ワード線として配置した一
対の導電線の間隔は0.35μm、各導電線の線幅は約
0.5μm、各導電線の厚さは約0.5μm、隣接する
素子列間における導電線の間隔は約0.6μmとした。
配線終端に終端抵抗を配置し、ワード線の特性インピー
ダンスを約75Ωに調整した。配線は導電線の一方をグ
ランド電位に落として受動線とし、他方を信号線とし
た。
Copper was used for the sense lines and the bit lines, and copper was also used for the word lines. The distance between a pair of conductive lines arranged as word lines is 0.35 μm, the width of each conductive line is about 0.5 μm, the thickness of each conductive line is about 0.5 μm, and the distance between conductive lines between adjacent element columns. Was about 0.6 μm.
A terminating resistor was arranged at the end of the wiring, and the characteristic impedance of the word line was adjusted to about 75Ω. For the wiring, one of the conductive lines was dropped to ground potential to be a passive line, and the other was a signal line.

【0053】このMRAMでは、1ワード16ビット情
報の記録および読み出し動作が確認できた。
In this MRAM, recording and reading operations of 16 bits of information per word were confirmed.

【0054】このMRAMを用いて、ワード線へのパル
ス信号の伝送について、詳細を調査した。信号線に、1
Vから5Vへのパルスの立ち上がりが1ns、伝搬時間
を0.5ns(配線長さ:約10cm)の入力条件によ
り、パルス電流を入力したところ、信号は1nsで立ち
上がった。また、単線路のワード線を用いた場合と比較
して、パルス送信側から見て、ワード線の近端および遠
端での信号の大きな反射は認められなかった。
Using the MRAM, transmission of a pulse signal to a word line was examined in detail. 1 for signal line
When a pulse current was input under the input conditions of a pulse rise from V to 5V of 1 ns and a propagation time of 0.5 ns (wiring length: about 10 cm), the signal rose at 1 ns. Further, as compared with the case where a single-line word line was used, large reflection of a signal at the near end and the far end of the word line was not observed from the pulse transmitting side.

【0055】上記入力条件の下で、配線間のクロストー
クの影響を調査した。この調査には、隣接する導電線の
間隔を約0.6μmとしたMRAMを用いた。このと
き、ワード線を単線とした場合に比べ、隣接する導電線
に、パルス送信側から見た近端および遠端での大きな信
号の出現は認められなかった。
Under the above input conditions, the influence of crosstalk between wirings was investigated. In this investigation, an MRAM in which the distance between adjacent conductive lines was about 0.6 μm was used. At this time, as compared with the case where the word line was a single line, the appearance of a large signal at the near end and the far end as viewed from the pulse transmitting side was not recognized in the adjacent conductive line.

【0056】なお、この配置において、隣接する導電線
の距離を変化させることで、偶モードの結合が現れるこ
とが確認された。また、終端抵抗を調整することによ
り、奇モードの結合も現れることが確認できた。
In this arrangement, it was confirmed that even-mode coupling appeared by changing the distance between adjacent conductive lines. Further, it was confirmed that by adjusting the terminating resistance, the odd mode coupling also appeared.

【0057】(実施例2)実施例1と同様にして、図2
0(A)〜(F)に示したようにワード線を配置したM
RAMを作製した。ワード線は、信号線91、受動線9
2,93により構成した。受動線92は信号線91とM
R素子(図示省略)を挟持するように配置し、受動線9
3は信号線91と同一面内に形成した。図20(A)〜
(F)でも、1つのMR素子に対し、1本の信号線が対
応している。
(Embodiment 2) As in Embodiment 1, FIG.
0 (A) to M (F) where word lines are arranged as shown in (F).
A RAM was manufactured. The word line includes the signal line 91 and the passive line 9
2,93. Passive line 92 is connected to signal line 91 and M
An R element (not shown) is arranged so as to sandwich the passive element 9.
3 is formed in the same plane as the signal line 91. FIG.
In (F), one signal line corresponds to one MR element.

【0058】信号線91および受動線92の線幅は、い
ずれも0.2μmとした。いずれのMRAMにおいて
も、下方グランド面100とこれに最も近い導電線91
〜93との距離、および上方グランド面(図示せず)と
信号線91との距離は、100μmとした。
The line width of each of the signal line 91 and the passive line 92 was 0.2 μm. In any of the MRAMs, the lower ground plane 100 and the nearest conductive line 91
To 93, and the distance between the upper ground plane (not shown) and the signal line 91 were 100 μm.

【0059】これらのMRAMにおいて、1ワードの信
号を送った際に、隣接する非選択メモリの誤動作を、母
集団1000個について評価した。結果を表1に示す。
表1において、dは信号線91と受動線92との間隔、
wは隣接する信号線91,91の間隔、Wmは受動線9
3の線幅である。
In these MRAMs, when a one-word signal was sent, malfunctions of adjacent non-selected memories were evaluated for a population of 1,000. Table 1 shows the results.
In Table 1, d is the distance between the signal line 91 and the passive line 92;
w is the interval between adjacent signal lines 91, 91, and Wm is the passive line 9
3 is the line width.

【0060】[0060]

【表1】 [Table 1]

【0061】(実施例3)実施例1と同様にしてMRA
Mを作製した。ただし、ここでは、図8(D)に示した
ように、一対の導電線31,32に加えて隣接する素子
との間にも導電線33を形成した。
(Embodiment 3) MRA is performed in the same manner as in Embodiment 1.
M was produced. However, here, as shown in FIG. 8D, in addition to the pair of conductive lines 31 and 32, the conductive line 33 was formed between adjacent elements.

【0062】このMRAMを用いて、ワード線31〜3
3へのパルス信号伝送実験を行った。線幅は約0.5μ
m、線厚は約0.3μm、隣接する導電線間の距離は約
0.3μmとした。配線終端に調整用の終端抵抗を配
し、特性インピーダンスを約75Ω程度に調整した。
Using this MRAM, word lines 31 to 3
Experiment 3 was conducted. Line width is about 0.5μ
m, the line thickness was about 0.3 μm, and the distance between adjacent conductive lines was about 0.3 μm. A terminating resistor for adjustment was provided at the end of the wiring, and the characteristic impedance was adjusted to about 75Ω.

【0063】1から5Vまでの印加パルスの立ち上がり
を1ns、伝搬時間を0.5ns(配線長:約10c
m)の入力条件の下で、信号は1nsでの立ち上がりを
示した。本実施例においても単配線の場合に比べて、パ
ルス送信側から見て配線の近端および遠端での大きな信
号の反射などは認められなかった。
The rise of the applied pulse from 1 to 5 V is 1 ns, and the propagation time is 0.5 ns (wiring length: about 10 c
Under the input condition of m), the signal showed a rise at 1 ns. Also in the present embodiment, compared to the case of the single wiring, no large signal reflection or the like was observed at the near end and the far end of the wiring when viewed from the pulse transmitting side.

【0064】次に、上記の入力条件の下で、隣接する配
線のクロストークの影響を評価した。ここでは、隣接す
る導電線の距離を約0.35μm、信号線31,31間
隔を1.2μmとした。単配線の場合に比べて、パルス
送信側から見て、隣接する配線の近端および遠端での大
きな信号の出現は認められなかった。比較のために実験
した図8(C)の構成と比べても、図8(D)の配線
は、隣接する配線の近端および遠端での大きな信号の出
現は抑制されていた。
Next, under the above-mentioned input conditions, the influence of crosstalk between adjacent wirings was evaluated. Here, the distance between adjacent conductive lines is about 0.35 μm, and the distance between the signal lines 31 is 31 μm. As compared with the case of the single wiring, no large signal appeared at the near end and the far end of the adjacent wiring when viewed from the pulse transmission side. 8D, the appearance of a large signal at the near end and the far end of the adjacent wiring was suppressed as compared with the configuration of FIG. 8C that was tested for comparison.

【0065】この配線では、隣接する導電線間の距離が
およそ0.1〜1μmの範囲で偶モードの結合が現れ
た。さらに終端抵抗を10Ω〜100kΩの範囲で調整
すると、奇モードの結合が現れた。
In this wiring, even mode coupling appeared when the distance between adjacent conductive lines was in the range of about 0.1 to 1 μm. Further, when the terminating resistance was adjusted in the range of 10Ω to 100kΩ, odd mode coupling appeared.

【0066】[0066]

【発明の効果】以上説明したとおり、本発明によれば、
パルス伝送用線路のインピーダンス整合が容易となるた
め、遅延係数が小さくなり、パルス波形の歪みも抑制で
きる。したがって、MRAMにおける高速応答が可能と
なる。また、本発明によれば、隣接するワード線間の結
合を相対的に弱めることができる。したがって、MRA
Mにおける磁気クロストークの低減も容易となる。
As described above, according to the present invention,
Since the impedance matching of the pulse transmission line is facilitated, the delay coefficient is reduced and the distortion of the pulse waveform can be suppressed. Therefore, a high-speed response in the MRAM is possible. Further, according to the present invention, the coupling between adjacent word lines can be relatively weakened. Therefore, MRA
Magnetic crosstalk at M can be easily reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明におけるMR素子周辺の配線例を示す
斜視図である。
FIG. 1 is a perspective view showing an example of wiring around an MR element according to the present invention.

【図2】 (A)〜(C)は、パルス伝送用導電線のイ
ンピーダンスのパルスクロック依存性と、導電線の配置
との関係を示す図であり、(A)、(B)は、それぞ
れ、従来の単線路における上記関係を、(C)は、本発
明の一例についての上記関係を示す。
FIGS. 2A to 2C are diagrams showing the relationship between the pulse clock dependence of the impedance of a pulse transmission conductive line and the arrangement of the conductive lines. FIGS. (C) shows the above relationship in a conventional single line, and (C) shows the above relationship in an example of the present invention.

【図3】 ワード線による磁界とセンス線による磁界と
の合成磁界を用いたときの動作点を示す図である。
FIG. 3 is a diagram showing operating points when a combined magnetic field of a magnetic field by a word line and a magnetic field by a sense line is used.

【図4】 本発明におけるMR素子周辺の配線の別の例
を示す斜視図である。
FIG. 4 is a perspective view showing another example of the wiring around the MR element according to the present invention.

【図5】 本発明におけるMR素子周辺の配線のまた別
の例を示す斜視図である。
FIG. 5 is a perspective view showing another example of the wiring around the MR element according to the present invention.

【図6】 図4の配置例を簡略化して示した断面図であ
る。
6 is a simplified cross-sectional view of the arrangement example of FIG.

【図7】 本発明におけるMR素子周辺の配線のさらに
別の例を示す断面図である。
FIG. 7 is a cross-sectional view showing still another example of the wiring around the MR element according to the present invention.

【図8】 (A)〜(F)は、導電線(信号線および受
動線)の配線例を示す。(A)は、素子1つに対して1
本の信号線のみが対応する従来の配線を示し、(B)〜
(F)は、それぞれ本発明による配線例であって、素子
1つに対して1本の信号線と少なくとも1本の受動線と
が対応し、かつこれらの導電線が同一方向に伸長する配
線を示す。
FIGS. 8A to 8F show wiring examples of conductive lines (signal lines and passive lines). (A) is 1 for one element.
(B) to (B) indicate conventional wirings corresponding to only the signal lines.
(F) is a wiring example according to the present invention, in which one signal line and at least one passive line correspond to one element, and these conductive lines extend in the same direction. Is shown.

【図9】 (A)〜(C)は、それぞれ、本発明におけ
る信号線と受動線との別の配置例を示す。
FIGS. 9A to 9C show another example of the arrangement of signal lines and passive lines in the present invention.

【図10】 終端抵抗の配置例を示す。FIG. 10 shows an example of a termination resistor arrangement.

【図11】 本発明を適用したMRAMの一例を示す平
面図である。
FIG. 11 is a plan view showing an example of an MRAM to which the present invention is applied.

【図12】 発生する磁界とともに素子周辺を示す図1
1の部分拡大図である。
FIG. 1 is a diagram showing the vicinity of an element together with a generated magnetic field.
FIG. 2 is a partially enlarged view of FIG.

【図13】 MOSトランジスタとMR素子との接続例
を示す断面図である。
FIG. 13 is a sectional view showing a connection example between a MOS transistor and an MR element.

【図14】 図13の配置を適用したMRAMの部分配
線図である。
14 is a partial wiring diagram of an MRAM to which the arrangement of FIG. 13 is applied.

【図15】 MOSトランジスタとMR素子との接続の
別の例を示す断面図である。
FIG. 15 is a cross-sectional view showing another example of the connection between the MOS transistor and the MR element.

【図16】 図15の配置を適用したMRAMの部分配
線図である。
16 is a partial wiring diagram of an MRAM to which the arrangement of FIG. 15 is applied.

【図17】 (A)〜(F)は、それぞれ、図8(B)
の一対の信号線に強磁性体を付加した例を示す断面図で
ある。
FIGS. 17A to 17F respectively show FIGS.
FIG. 4 is a cross-sectional view showing an example in which a ferromagnetic material is added to a pair of signal lines.

【図18】 断面が矩形以外の形状を有する導電線の例
を示す断面図である。
FIG. 18 is a cross-sectional view illustrating an example of a conductive line having a cross section other than a rectangle.

【図19】 (A)〜(G)は、それぞれ、本発明に適
用しうるMR素子の膜構成の例を示す断面図である。
FIGS. 19A to 19G are cross-sectional views each showing an example of a film configuration of an MR element applicable to the present invention.

【図20】 (A)〜(F)は、実施例2で作製したM
RAMのワード線の配線を簡略化して示す斜視図であ
る。
20 (A) to 20 (F) show M produced in Example 2. FIG.
FIG. 2 is a simplified perspective view showing wiring of word lines of a RAM.

【符号の説明】[Explanation of symbols]

10 磁気抵抗素子(MR素子) 11,12,13,14,15,16,17 導電線
(ワード線) 20 導電線(センス線) 30 グランド面 31 導電線(信号線) 32,33,34,35 導電線(受動線) 40 ドライバ 41,42 抵抗 45 導電線(ワード線) 50 磁気抵抗素子(MR素子) 51 導電線(ワード線) 54 導電線(センス線) 55,56 デコード機能部 57,58 データ交換部 60 MOSトランジスタ 71,73 磁性層 72 中間層 74 固定磁性層 75 自由磁性層 76 反強磁性層 90 強磁性体
DESCRIPTION OF SYMBOLS 10 Magnetic resistance element (MR element) 11, 12, 13, 14, 15, 16, 17 Conductive line (word line) 20 Conductive line (sense line) 30 Ground plane 31 Conductive line (signal line) 32, 33, 34, 35 conductive line (passive line) 40 driver 41, 42 resistor 45 conductive line (word line) 50 magnetoresistive element (MR element) 51 conductive line (word line) 54 conductive line (sense line) 55, 56 decoding function unit 57, 58 Data exchange unit 60 MOS transistor 71, 73 Magnetic layer 72 Intermediate layer 74 Fixed magnetic layer 75 Free magnetic layer 76 Antiferromagnetic layer 90 Ferromagnetic material

フロントページの続き (72)発明者 松川 望 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F083 BS13 BS37 FZ10 JA02 JA36 JA37 JA38 JA60 KA01 Continuation of the front page (72) Inventor Nozomi Matsukawa 1006 Kazuma Kadoma, Kazuma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. F term (reference) 5F083 BS13 BS37 FZ10 JA02 JA36 JA37 JA38 JA60 KA01

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 磁気抵抗素子と、前記磁気抵抗素子に磁
界を印加するための配線とを含み、前記配線が、同一方
向に伸長する2以上の導電線を含む磁気抵抗記憶素子。
1. A magnetoresistive storage element comprising: a magnetoresistive element; and a wiring for applying a magnetic field to the magnetoresistive element, wherein the wiring includes two or more conductive lines extending in the same direction.
【請求項2】 前記2以上の導電線が、5kΩ以下の特
性インピーダンスを有する請求項1に記載の磁気抵抗記
憶素子。
2. The magnetoresistive storage element according to claim 1, wherein the two or more conductive lines have a characteristic impedance of 5 kΩ or less.
【請求項3】 前記2以上の導電線が、前記磁気抵抗素
子を挟持するように配置された一対の導電線を含む請求
項1又は2に記載の磁気抵抗記憶素子。
3. The magnetoresistive storage element according to claim 1, wherein the two or more conductive lines include a pair of conductive lines arranged so as to sandwich the magnetoresistive element.
【請求項4】 前記一対の導電線が、奇モードで結合し
た請求項3に記載の磁気抵抗記憶素子。
4. The magnetoresistive storage element according to claim 3, wherein said pair of conductive lines are coupled in an odd mode.
【請求項5】 前記2以上の導電線が、磁界を印加する
ための電流を入力する信号線と、所定の電位に保持され
た受動線とを含む請求項1〜4のいずれかに記載の磁気
抵抗記憶素子。
5. The device according to claim 1, wherein the two or more conductive lines include a signal line for inputting a current for applying a magnetic field, and a passive line maintained at a predetermined potential. Magnetoresistive storage element.
【請求項6】 前記磁気抵抗素子を第1磁気抵抗素子と
して、さらに第2磁気抵抗素子を含み、前記第1磁気抵
抗素子および前記第2磁気抵抗素子にそれぞれ磁界を印
加するための電流を入力する第1信号線および第2信号
線を備え、前記第1信号線および前記第2信号線が同一
方向に伸長しており、所定の電位に保持された少なくと
も1本の受動線が、前記第1信号線と前記第2信号線と
の間に配置された請求項5に記載の磁気抵抗記憶素子。
6. A magnetoresistive element as a first magnetoresistive element, further including a second magnetoresistive element, for inputting a current for applying a magnetic field to each of the first and second magnetoresistive elements. A first signal line and a second signal line, wherein the first signal line and the second signal line extend in the same direction, and at least one passive line held at a predetermined potential is connected to the second signal line. 6. The magnetoresistive storage element according to claim 5, wherein said magnetoresistive storage element is arranged between one signal line and said second signal line.
【請求項7】 前記第1信号線および前記第2信号線の
少なくとも一方と前記受動線とが偶モードで結合してい
る請求項6に記載の磁気抵抗記憶素子。
7. The magnetoresistive storage element according to claim 6, wherein at least one of said first signal line and said second signal line is coupled to said passive line in an even mode.
【請求項8】 前記第1信号線、前記第2信号線および
前記受動線が、同一面内に配置された請求項6または7
に記載の磁気抵抗記憶素子。
8. The signal line according to claim 6, wherein the first signal line, the second signal line and the passive line are arranged in the same plane.
3. The magnetoresistive storage element according to 1.
【請求項9】 前記受動線を第1受動線として第2受動
線をさらに含み、前記第2受動線が、前記第1磁気抵抗
素子および前記第2磁気抵抗素子のいずれか一方を、当
該素子に磁界を印加する信号線との間に挟持するように
配置された請求項6〜8のいずれかに記載の磁気抵抗記
憶素子。
9. The semiconductor device according to claim 9, further comprising a second passive line, wherein the passive line is a first passive line, wherein the second passive line connects one of the first magnetoresistive element and the second magnetoresistive element to the element. 9. The magnetoresistive storage element according to claim 6, wherein said magnetoresistive storage element is arranged so as to be sandwiched between said signal line and a signal line for applying a magnetic field.
【請求項10】 前記第2受動線と、この第2受動線と
ともに前記素子を挟持する信号線とが奇モードで結合し
ている請求項9に記載の磁気抵抗記憶素子。
10. The magnetoresistive storage element according to claim 9, wherein said second passive line and a signal line sandwiching said element together with said second passive line are coupled in an odd mode.
【請求項11】 所定の面内においてマトリックス状に
配置された複数の磁気抵抗素子と、前記複数の磁気抵抗
素子に磁界を印加するための配線とを含み、前記複数の
磁気抵抗素子が複数の素子列を構成し、前記配線が、前
記複数の素子列ごとに、素子列に沿って伸長する2以上
の導電線を含む磁気抵抗記憶素子。
11. A semiconductor device comprising: a plurality of magneto-resistive elements arranged in a matrix in a predetermined plane; and wiring for applying a magnetic field to the plurality of magneto-resistive elements; A magnetoresistive storage element forming an element row, wherein the wiring includes, for each of the plurality of element rows, two or more conductive lines extending along the element row.
【請求項12】 前記2以上の導電線が、前記所定の面
を介して対向するように配置された一対の導電線を含む
請求項11に記載の磁気抵抗記憶素子。
12. The magnetoresistive storage element according to claim 11, wherein the two or more conductive lines include a pair of conductive lines arranged so as to face each other via the predetermined surface.
【請求項13】 前記配線が、前記素子列と直交するよ
うに配置した導電線をさらに含む請求項11に記載の磁
気抵抗記憶素子。
13. The magnetoresistive storage element according to claim 11, wherein said wiring further includes a conductive line arranged so as to be orthogonal to said element row.
JP2001395072A 2000-12-26 2001-12-26 Magnetoresistive storage element Expired - Fee Related JP3569258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001395072A JP3569258B2 (en) 2000-12-26 2001-12-26 Magnetoresistive storage element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-394319 2000-12-26
JP2000394319 2000-12-26
JP2001395072A JP3569258B2 (en) 2000-12-26 2001-12-26 Magnetoresistive storage element

Publications (2)

Publication Number Publication Date
JP2002280526A true JP2002280526A (en) 2002-09-27
JP3569258B2 JP3569258B2 (en) 2004-09-22

Family

ID=26606617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001395072A Expired - Fee Related JP3569258B2 (en) 2000-12-26 2001-12-26 Magnetoresistive storage element

Country Status (1)

Country Link
JP (1) JP3569258B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114409A1 (en) * 2003-06-20 2004-12-29 Nec Corporation Magnetic random access memory
JP2005094002A (en) * 2003-09-12 2005-04-07 Headway Technologies Inc Magnetic memory cell, magnetic memory array, and method of manufacturing the same
WO2005038812A1 (en) * 2003-09-16 2005-04-28 Nec Corporation Semiconductor storage device and method for writing data into semiconductor storage device
JP2007500465A (en) * 2003-07-28 2007-01-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ High frequency components
JP2007227917A (en) * 2006-02-22 2007-09-06 Samsung Electronics Co Ltd Magnetic memory device, and method of recording data
JPWO2006022197A1 (en) * 2004-08-25 2008-05-08 日本電気株式会社 Memory cell and magnetic random access memory
JP2008522150A (en) * 2004-11-30 2008-06-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Means and methods for reducing magnetic crosstalk in biosensors
WO2010137125A1 (en) * 2009-05-27 2010-12-02 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2010283370A (en) * 2010-07-28 2010-12-16 Renesas Electronics Corp Semiconductor integrated circuit device and magnetic memory device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477538B2 (en) * 2003-06-20 2009-01-13 Nec Corporation Magnetic random access memory
JP4835974B2 (en) * 2003-06-20 2011-12-14 日本電気株式会社 Magnetic random access memory
WO2004114409A1 (en) * 2003-06-20 2004-12-29 Nec Corporation Magnetic random access memory
JP2007500465A (en) * 2003-07-28 2007-01-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ High frequency components
JP2005094002A (en) * 2003-09-12 2005-04-07 Headway Technologies Inc Magnetic memory cell, magnetic memory array, and method of manufacturing the same
WO2005038812A1 (en) * 2003-09-16 2005-04-28 Nec Corporation Semiconductor storage device and method for writing data into semiconductor storage device
JPWO2006022197A1 (en) * 2004-08-25 2008-05-08 日本電気株式会社 Memory cell and magnetic random access memory
JP2008522150A (en) * 2004-11-30 2008-06-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Means and methods for reducing magnetic crosstalk in biosensors
JP2007227917A (en) * 2006-02-22 2007-09-06 Samsung Electronics Co Ltd Magnetic memory device, and method of recording data
WO2010137125A1 (en) * 2009-05-27 2010-12-02 ルネサスエレクトロニクス株式会社 Semiconductor device
US8508987B2 (en) 2009-05-27 2013-08-13 Renesas Electronics Corporation Semiconductor device
JP5422646B2 (en) * 2009-05-27 2014-02-19 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2010283370A (en) * 2010-07-28 2010-12-16 Renesas Electronics Corp Semiconductor integrated circuit device and magnetic memory device

Also Published As

Publication number Publication date
JP3569258B2 (en) 2004-09-22

Similar Documents

Publication Publication Date Title
JP5283922B2 (en) Magnetic memory
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
JP4874884B2 (en) Magnetic recording element and magnetic recording apparatus
CN103392245B (en) Writeable magnetic element
JP4253225B2 (en) Magnetoresistive element and magnetic memory
EP1970911B1 (en) Spin-polarised current driven magnetic memory device and memory
US8411494B2 (en) Three-dimensional magnetic random access memory with high speed writing
US6778427B2 (en) Magnetoresistive memory with a wiring for suppressing crosstalk
KR101360991B1 (en) Memory element and memory
KR20080060143A (en) Storage element and memory
JP3699954B2 (en) Magnetic memory
KR20030009085A (en) Magnetic memory device
KR20080054343A (en) Storage element and memory
KR20100033386A (en) Storage element and memory
JP5504704B2 (en) Memory element and memory
US6992868B2 (en) Magnetoresistive effect element and magnetic memory device
JP2012069958A (en) Magnetic recording element
JP3569258B2 (en) Magnetoresistive storage element
JP3949900B2 (en) Magnetic storage element, magnetic storage device, and portable terminal device
JP3836779B2 (en) Magnetoresistive element and magnetic memory
JP3872962B2 (en) Magnetoresistive element and magnetic storage device
JP4065486B2 (en) Method for manufacturing magnetoresistive film
JP4329505B2 (en) Magnetic memory device using magnetic memory
JP3813920B2 (en) Magnetic device and magnetic memory

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees