JP2002280432A - Method/equipment for evaluating diffused layer of semiconductor substrate - Google Patents

Method/equipment for evaluating diffused layer of semiconductor substrate

Info

Publication number
JP2002280432A
JP2002280432A JP2001082993A JP2001082993A JP2002280432A JP 2002280432 A JP2002280432 A JP 2002280432A JP 2001082993 A JP2001082993 A JP 2001082993A JP 2001082993 A JP2001082993 A JP 2001082993A JP 2002280432 A JP2002280432 A JP 2002280432A
Authority
JP
Japan
Prior art keywords
diffusion layer
semiconductor substrate
layer
diffusion
depth direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001082993A
Other languages
Japanese (ja)
Inventor
Masaki Kasahara
正樹 笠原
Sadahisa Watanabe
禎久 渡辺
Takashi Ogawa
隆志 小川
Takaaki Kuragano
孝昭 倉賀野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2001082993A priority Critical patent/JP2002280432A/en
Publication of JP2002280432A publication Critical patent/JP2002280432A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To measure a resistance value to the depthwise direction of a diffused layer concerning a method/equipment for evaluating the diffused layer of a semiconductor substrate for evaluating the resistance value of an isolation diffused layer. SOLUTION: Voltage Vf is applied between a first diffused layer 11 and a third diffused layer 13 among the diffused layers 11 to 13 formed plurally to make current I flow between the layer 11 and the layer 13. Next, voltage Vs is obtained between the layer 11 and the second diffused layer 12, and resistance ρ per unit area to the depthwise direction of the respective layers 11 to 13 is obtained by an expression described hereunder. ρ=(Vf-(1+b/a).Vs)/((-b/a.1/S1+1/S3).I.h) Where, S1 is the area of the first diffused layer, S3 is the third diffused layer, (h) is the depth of the diffused layers, the reference character (a) is a clearance between the first diffused layer and the second diffused layer and the character (b) is a clearance between the second diffused layer and the third diffused layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体基板の拡散層
評価方法及び拡散層評価装置に係り、特にアイソレーシ
ョン拡散層の抵抗値を評価する半導体基板の拡散層評価
方法及び拡散層評価装置に関する。
The present invention relates to a method and an apparatus for evaluating a diffusion layer of a semiconductor substrate, and more particularly to a method and an apparatus for evaluating a diffusion layer of a semiconductor substrate for evaluating a resistance value of an isolation diffusion layer.

【0002】[0002]

【従来の技術】近年、半導体装置は高密度化及び微細化
が急激な勢いで進んでおり、また一方において高い信頼
性が要求されている。よって、半導体装置を製造する上
で、半導体基板(ウエハ)の電気的特性を評価すること
は重要である。
2. Description of the Related Art In recent years, semiconductor devices have been rapidly increasing in density and miniaturization, and on the other hand, high reliability has been required. Therefore, in manufacturing a semiconductor device, it is important to evaluate the electrical characteristics of a semiconductor substrate (wafer).

【0003】この半導体基板に対する電気的特性評価の
一つとして、拡散層(例えば、アイソレーション拡散
層)の抵抗評価がある。アイソレーション拡散層は能動
素子間を素子分離するものであるため、半導体基板の特
性評価上、アイソレーション拡散層の抵抗評価は重要で
ある。
As one of the electrical characteristics evaluations for the semiconductor substrate, there is a resistance evaluation of a diffusion layer (for example, an isolation diffusion layer). Since the isolation diffusion layer separates the active elements from each other, it is important to evaluate the resistance of the isolation diffusion layer in evaluating the characteristics of the semiconductor substrate.

【0004】従来、拡散層の抵抗測定方法としては、四
探針法が知られている。この四探針法は、被測定拡散層
に4本のプローブ(探針)を接触させ、外側の2本のプ
ローブを用いて一定の電流Iを被測定拡散層に流すと共
に、内側の2本のプローブを用いて内側2本のプローブ
間の電圧Vを計測する。仮に、4本のプローブの各離間
距離Aが等しいと仮定した場合、被測定拡散層の比抵抗
ρは、ρ=(2・π・V・A)/Iとして求められる。
Conventionally, a four-probe method has been known as a method for measuring the resistance of a diffusion layer. In this four-probe method, four probes (tips) are brought into contact with a diffusion layer to be measured, and a constant current I is caused to flow through the diffusion layer to be measured using two outer probes. The voltage V between the two inner probes is measured by using the above probe. Assuming that the distance A between the four probes is equal, the specific resistance ρ of the diffusion layer to be measured is obtained as ρ = (2 · π · VA) / I.

【0005】[0005]

【発明が解決しようとする課題】上記のように、従来の
四探針法で測定できるのは、被測定拡散層全体としての
比抵抗である。しかしながら、従来の四探針法では、拡
散層の基板に対して深さ方向(以下、深さ方向という)
の抵抗値を測定することはできない。
As described above, what can be measured by the conventional four-probe method is the specific resistance of the entire diffusion layer to be measured. However, in the conventional four-probe method, the direction of the depth of the diffusion layer relative to the substrate (hereinafter referred to as the depth direction) is increased.
Cannot be measured.

【0006】即ち、従来では半導体基板に形成される素
子構造が比較的簡単であったため、拡散層を流れる電流
の評価は、面方向の電流の流れを評価することで十分で
あった。しかしながら、近年のようにデバイスの高密度
化が進み、半導体基板に形成される拡散層が複雑化する
と、これに伴い拡散層内で深さ方向にも電流を流す構造
が採られるようになってきた。
That is, conventionally, since the element structure formed on the semiconductor substrate is relatively simple, it is sufficient to evaluate the current flowing through the diffusion layer by evaluating the current flow in the plane direction. However, as the density of devices has increased and the diffusion layer formed on the semiconductor substrate has become more complicated as in recent years, a structure in which a current flows in the depth direction in the diffusion layer has been adopted. Was.

【0007】このように、拡散層内において深さ方向に
電流を流す構造では、素子評価を確実に行なうために
は、拡散層の深さ方向に対する抵抗値を測定する必要が
生じる。しかしながら、従来の拡散層の抵抗値測定方法
では、拡散層の深さ方向に対する抵抗値を測定すること
ができないという問題点があった。
As described above, in the structure in which a current flows in the depth direction in the diffusion layer, it is necessary to measure the resistance value of the diffusion layer in the depth direction in order to reliably perform element evaluation. However, the conventional method for measuring the resistance value of the diffusion layer has a problem that the resistance value in the depth direction of the diffusion layer cannot be measured.

【0008】本発明は上記の点に鑑みてなされたもので
あり、拡散層の深さ方向に対する抵抗値の測定を可能と
した半導体基板の拡散層評価方法及び拡散層評価装置を
提供することを目的とする。
The present invention has been made in view of the above points, and an object of the present invention is to provide a method and an apparatus for evaluating a diffusion layer of a semiconductor substrate, which can measure a resistance value in a depth direction of the diffusion layer. Aim.

【0009】[0009]

【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
Means for Solving the Problems In order to solve the above problems, the present invention is characterized by taking the following means.

【0010】請求項1記載の発明は、半導体基板に形成
された拡散層の深さ方向の抵抗を評価する半導体基板の
拡散層評価方法であって、複数形成された前記拡散層の
内、第1の拡散層と第3の拡散層との間に電圧Vfを印
加することにより、第1の拡散層と第3の拡散層との間
に電流Iを流し、前記第1の拡散層と、該第1の拡散層
と前記第3の拡散層との間に形成されている第2の拡散
層との間の電圧Vsを測定し、前記拡散層の深さ方向に
対する単位面積当たりの抵抗ρを下式により求めること
を特徴とするものである。
According to a first aspect of the present invention, there is provided a method for evaluating a diffusion layer of a semiconductor substrate, which evaluates a resistance in a depth direction of the diffusion layer formed on the semiconductor substrate. By applying a voltage Vf between the first diffusion layer and the third diffusion layer, a current I flows between the first diffusion layer and the third diffusion layer, and the first diffusion layer; A voltage Vs between the first diffusion layer and a second diffusion layer formed between the third diffusion layer and the second diffusion layer is measured, and a resistance ρ per unit area in a depth direction of the diffusion layer is measured. Is obtained by the following equation.

【0011】ρ=(Vf−(1+b/a)・Vs)/
((−b/a・1/S1+1/S3)・I・h) 但し、S1は、第1の拡散層の面積 S3は、第3の拡散層の面積 hは、拡散層の深さ aは、第1の拡散層と第2の拡散層との離間距離 bは、第2の拡散層と第3の拡散層との離間距離とす
る。
Ρ = (Vf− (1 + b / a) · Vs) /
((−b / a · 1 / S1 + 1 / S3) · I · h) where S1 is the area of the first diffusion layer S3 is the area of the third diffusion layer h is the depth of the diffusion layer a is The distance b between the first diffusion layer and the second diffusion layer is the distance between the second diffusion layer and the third diffusion layer.

【0012】また、請求項2記載の発明は、半導体基板
に形成された拡散層の深さ方向の抵抗を評価する半導体
基板の拡散層評価装置であって、複数形成された前記拡
散層の内、第1の拡散層と第3の拡散層との間に電圧V
fを印加することにより、第1の拡散層と第3の拡散層
との間に電流Iを流す電流発生手段と、前記第1の拡散
層と、該第1の拡散層と前記第3の拡散層との間に形成
されている第2の拡散層との間の電圧Vsを測定する電
圧測定手段と、前記拡散層の深さ方向に対する単位面積
当たりの抵抗ρを下式により求める演算手段とを有する
ことを特徴とするものである。
According to a second aspect of the present invention, there is provided an apparatus for evaluating a diffusion layer of a semiconductor substrate, which evaluates a resistance in a depth direction of the diffusion layer formed on the semiconductor substrate. , The voltage V between the first diffusion layer and the third diffusion layer.
f, applying a current I between the first diffusion layer and the third diffusion layer, the first diffusion layer, the first diffusion layer, and the third diffusion layer. Voltage measuring means for measuring a voltage Vs between the diffusion layer and a second diffusion layer, and calculating means for obtaining a resistance ρ per unit area in the depth direction of the diffusion layer by the following equation: And characterized in that:

【0013】ρ=(Vf−(1+b/a)・Vs)/
((−b/a・1/S1+1/S3)・I・h) 但し、S1は、第1の拡散層の面積 S3は、第3の拡散層の面積 hは、拡散層の深さ aは、第1の拡散層と第2の拡散層との離間距離 bは、第2の拡散層と第3の拡散層との離間距離とす
る。
Ρ = (Vf− (1 + b / a) · Vs) /
((−b / a · 1 / S1 + 1 / S3) · I · h) where S1 is the area of the first diffusion layer S3 is the area of the third diffusion layer h is the depth of the diffusion layer a The distance b between the first diffusion layer and the second diffusion layer is the distance between the second diffusion layer and the third diffusion layer.

【0014】上記の請求項1及び請求項2記載の発明に
よれば、半導体基板に形成される拡散層の深さ方向に対
する抵抗値を容易に評価することが可能となり、半導体
デバイスの信頼性向上に寄与することができる。
According to the first and second aspects of the present invention, it is possible to easily evaluate a resistance value in a depth direction of a diffusion layer formed on a semiconductor substrate, thereby improving the reliability of a semiconductor device. Can be contributed to.

【0015】[0015]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0016】図1乃至図3は、本発明の一実施例である
半導体基板の拡散層評価方法(以下、評価方法という)
及び拡散層評価装置20(以下、評価装置という)を説
明するための図である。図1は、被評価対象となる半導
体基板10の一例を示す平面図であり、図2は半導体基
板10の断面を評価装置20の構成と共に示した図であ
り、図3は半導体基板10に形成された各拡散層の等価
回路図である。
FIGS. 1 to 3 show a method for evaluating a diffusion layer of a semiconductor substrate according to an embodiment of the present invention (hereinafter referred to as an evaluation method).
FIG. 3 is a diagram for explaining a diffusion layer evaluation device 20 (hereinafter, referred to as an evaluation device). FIG. 1 is a plan view showing an example of a semiconductor substrate 10 to be evaluated, FIG. 2 is a diagram showing a cross section of the semiconductor substrate 10 together with the configuration of an evaluation device 20, and FIG. FIG. 5 is an equivalent circuit diagram of each diffusion layer.

【0017】本実施例で被評価対象としている半導体基
板10は、図1及び図2に示すように、複数の拡散層1
1〜13が形成されている。具体的には、各拡散層11
〜13は、p型シリコン半導体よりなる半導体基板10
にn型層を例えばエピタキシャル成長させ、このn
型層にp型の不純物を拡散させることにより形成されて
いる。この第1乃至第3の拡散層11〜13は、アイソ
レーションとして機能する。
As shown in FIGS. 1 and 2, a semiconductor substrate 10 to be evaluated in this embodiment includes a plurality of diffusion layers 1.
1 to 13 are formed. Specifically, each diffusion layer 11
Reference numerals 13 to 13 denote a semiconductor substrate 10 made of a p-type silicon semiconductor.
The n + -type layer for example, by epitaxial growth, the n +
It is formed by diffusing a p-type impurity into the mold layer. The first to third diffusion layers 11 to 13 function as isolation.

【0018】また、各拡散層11〜13の平面視した状
態における面積は、第1の拡散層11はS1であり、第
2の拡散層12はS2であり、第3の拡散層13はS3
である。また、第1の拡散層11と第2の拡散層12と
の離間距離はaであり、第2の拡散層12と第3の拡散
層13の離間距離はbである。また、拡散層の深さはh
である。尚、拡散層の深さは、上述したエピタキシャル
成長層に核拡散層が形成されることから、前記エピタキ
シャル成長層の膜厚であり且、拡散層11〜13の深さ
は同一である。
The area of each of the diffusion layers 11 to 13 in plan view is S1 for the first diffusion layer 11, S2 for the second diffusion layer 12, and S3 for the third diffusion layer 13.
It is. The distance between the first diffusion layer 11 and the second diffusion layer 12 is a, and the distance between the second diffusion layer 12 and the third diffusion layer 13 is b. The depth of the diffusion layer is h
It is. The depth of the diffusion layer is equal to the thickness of the epitaxial growth layer, and the depth of the diffusion layers 11 to 13 is the same, since the nuclear diffusion layer is formed on the above-described epitaxial growth layer.

【0019】続いて、図2を参照しつつ評価装置20の
構成について説明する。評価装置20は、半導体基板1
0に形成された各拡散層11〜13の深さ方向(図中、
矢印Z方向)の抵抗値を評価するものである。この評価
装置20は、電源回路21,電流測定回路22,電圧測
定回路23,入力装置24,演算装置25,及び3本の
プローブ26〜28により構成されている。
Next, the configuration of the evaluation device 20 will be described with reference to FIG. The evaluation device 20 includes the semiconductor substrate 1
0 in the depth direction of each of the diffusion layers 11 to 13 (in the figure,
The resistance value (in the direction of arrow Z) is evaluated. The evaluation device 20 includes a power supply circuit 21, a current measurement circuit 22, a voltage measurement circuit 23, an input device 24, a calculation device 25, and three probes 26 to 28.

【0020】電源回路21は、第1のプローブ26と第
3のプローブ28との間、即ち第1の拡散層11と第3
の拡散層13との間に一定の電圧Vfを印加する。従っ
て、第1の拡散層11と第3の拡散層13の間には、電
圧Vfが印加される。また、電流測定回路22は、第1
のプローブ26と第3のプローブ28との間、即ち第1
の拡散層11と第3の拡散層13との間を流れる電流I
を測定する。
The power supply circuit 21 is provided between the first probe 26 and the third probe 28, that is, the first diffusion layer 11 and the third
A constant voltage Vf is applied to the diffusion layer 13 of FIG. Therefore, the voltage Vf is applied between the first diffusion layer 11 and the third diffusion layer 13. In addition, the current measurement circuit 22
Between the second probe 26 and the third probe 28, that is, the first
Current I flowing between the first diffusion layer 11 and the third diffusion layer 13
Is measured.

【0021】また、電圧測定回路23は、第1のプロー
ブ26と第2のプローブ27との間の電圧、即ち第1の
拡散層11と第2の拡散層12との間の電圧Vsを測定
する。また、入力装置24は例えばキーボードであり、
各拡散層11〜13の面積S1〜S3及び各拡散層11
〜13の離間距離a,bの入力等に用いる。
The voltage measuring circuit 23 measures a voltage between the first probe 26 and the second probe 27, that is, a voltage Vs between the first diffusion layer 11 and the second diffusion layer 12. I do. The input device 24 is, for example, a keyboard,
Areas S1 to S3 of diffusion layers 11 to 13 and diffusion layers 11
13 are used for inputting the separation distances a and b.

【0022】演算装置25は、電源回路21から送られ
てくる第1の拡散層11と第3の拡散層13との間の電
圧Vf、電流測定回路22から送られてくる第1の拡散
層11と第3の拡散層13との間を流れる電流I、電圧
測定回路23から送られてくる第1の拡散層11と第2
の拡散層12との間の電圧Vs、入力装置24から入力
される各拡散層11〜13の面積S1〜S3及び各拡散
層11〜13の離間距離a,b、各拡散層11〜13の
深さhに基づき、拡散層の深さ方向に対する単位面積当
たりの抵抗ρを演算する。
The arithmetic unit 25 includes a voltage Vf between the first diffusion layer 11 and the third diffusion layer 13 sent from the power supply circuit 21 and a first diffusion layer sent from the current measurement circuit 22. The current I flowing between the first diffusion layer 11 and the third diffusion layer 13 and the first diffusion layer 11 and the second
Vs between the diffusion layers 12, the areas S1 to S3 of the diffusion layers 11 to 13 input from the input device 24, the separation distances a and b between the diffusion layers 11 to 13, Based on the depth h, a resistance ρ per unit area in the depth direction of the diffusion layer is calculated.

【0023】具体的には、上記の電圧Vf、電流I、電
圧Vs、面積S1〜S3、深さh及び離間距離a,bの
各値を下式に代入することにより拡散層の単位面積当た
りの抵抗ρを演算する。 ρ=(Vf−(1+b/a)・Vs)/((−b/a・1/S1+1/S3)・ I・h)… ここで、演算装置25が拡散層の単位面積当たりの抵抗
ρを演算に用いる、上記式の求め方について説明す
る。
More specifically, the values of the voltage Vf, the current I, the voltage Vs, the areas S1 to S3, the depth h, and the separation distances a and b are substituted into the following equations to obtain the per unit area of the diffusion layer. Is calculated. ρ = (Vf− (1 + b / a) · Vs) / ((− b / a · 1 / S1 + 1 / S3) · I · h) Here, the arithmetic unit 25 calculates the resistance ρ per unit area of the diffusion layer. A method for obtaining the above expression used for the calculation will be described.

【0024】図3は、各拡散層11〜13が形成された
半導体基板10の等価回路を示している。同図におい
て、R1は第1の拡散層11の深さ方向の抵抗値であ
り、R1=ρ・h/S1である。また、R2は第2の拡
散層12の深さ方向の抵抗値であり、R2=ρ・h/S
2である。
FIG. 3 shows an equivalent circuit of the semiconductor substrate 10 on which the diffusion layers 11 to 13 are formed. In the figure, R1 is the resistance value of the first diffusion layer 11 in the depth direction, and R1 = ρ · h / S1. R2 is the resistance value of the second diffusion layer 12 in the depth direction, and R2 = ρ · h / S
2.

【0025】また、R3は第3の拡散層13の深さ方向
の抵抗値であり、R3=ρ・h/S3である。更に、抵
抗値rは、第1の拡散層11と第2の拡散層12の面方
向(図2におけるX方向)に対する抵抗値である。
R3 is the resistance value of the third diffusion layer 13 in the depth direction, and R3 = ρ · h / S3. Further, the resistance value r is a resistance value in the plane direction (X direction in FIG. 2) of the first diffusion layer 11 and the second diffusion layer 12.

【0026】まず、第2の拡散層12と第3の拡散層1
3の面方向の抵抗r1を求める。前記したように、第1
の拡散層11と第2の拡散層12の面方向抵抗値がrで
あり、また第1の拡散層11と第2の拡散層12の離間
距離がa、第2の拡散層12と第3の拡散層13の離間
距離がbであるため、r1=(b/a)・rとなる。
First, the second diffusion layer 12 and the third diffusion layer 1
The resistance r1 in the surface direction of No. 3 is obtained. As mentioned above, the first
The plane resistance of the first diffusion layer 11 and the second diffusion layer 12 is r, the distance between the first diffusion layer 11 and the second diffusion layer 12 is a, and the second diffusion layer 12 and the third diffusion layer 12 are Since the separation distance of the diffusion layer 13 is b, r1 = (b / a) · r.

【0027】続いて、電圧Vfと電圧Vsに関する式を
求めると次式のようになる。 Vf={R1+r+(b/a)・r+R3}・I ={ρ・h・(1/S1+1/S3)+(1+b/a)・r}・I… Vs=(R1+r)・I =(ρ・h/S1+r)・I … 次に、−×(1+b/a)を求めると下式のようになる。 Vf−(1+b/a)・Vs=I・((−b/a)・ρ・h・1/S1+ρ・h ・1/S3) =I・ρ・h(−(b/a)・1/S1+1/S3)… 式をρでまとめることにより、下記の式を得ること
ができる。 ρ=(Vf−(1+b/a)・Vs)/((−b/a・1/S1+1/S3)・ I・h) … 尚、式から明らかなように、第1の拡散層11と第2
の拡散層12との離間距離aと第2の拡散層12と第3
の拡散層13との離間距離bが等しく(a=b)、かつ
第1の拡散層11の面積S1と第3の拡散層13の面積
が等しい(S1=S3)の場合には、本発明の評価方法
を適用することができないことに注意すべきである。
Subsequently, the following equation is obtained when an equation relating to the voltage Vf and the voltage Vs is obtained. Vf = {R1 + r + (b / a) · r + R3} · I = {ρ · h · (1 / S1 + 1 / S3) + (1 + b / a) · r} · I Vs = (R1 + r) · I = (Ρ · h / S1 + r) · I Next, when − × (1 + b / a) is obtained, the following equation is obtained. Vf− (1 + b / a) · Vs = I · ((− b / a) · ρ · h · 1 / S1 + ρ · h · 1 / S3) = I · ρ · h (− (b / a) · 1 / S1 + 1 / S3) By combining the expressions with ρ, the following expression can be obtained. ρ = (Vf− (1 + b / a) · Vs) / ((− b / a · 1 / S1 + 1 / S3) · I · h)... As is clear from the equation, the first diffusion layer 11 and the 2
The distance a between the second diffusion layer 12 and the third diffusion layer 12
In the case where the separation distance b from the first diffusion layer 13 is equal (a = b) and the area S1 of the first diffusion layer 11 is equal to the area of the third diffusion layer 13 (S1 = S3), the present invention is applied. It should be noted that the evaluation method cannot be applied.

【0028】上記した式は演算装置25に格納されて
おり、前記したように電源回路21,電流測定回路2
2,電圧測定回路23,入力装置24から電圧Vf、電
流I、電圧Vs、面積S1〜S3、深さh及び離間距離
a,bの各値が入力されることにより、拡散層の単位面
積当たりの抵抗ρを演算する。
The above equation is stored in the arithmetic unit 25, and as described above, the power supply circuit 21 and the current measurement circuit 2
2. The values of the voltage Vf, the current I, the voltage Vs, the areas S1 to S3, the depth h, and the separation distances a and b are input from the voltage measurement circuit 23 and the input device 24, so that the per unit area of the diffusion layer is obtained. Is calculated.

【0029】従って、単に各拡散層11〜13の面積S
1〜S3、深さh及びその離間距離a,bを入力すると
共に、半導体基板10に形成された各拡散層11〜13
に第1乃至第3のプローブ26〜28を接触させるだけ
の簡単な処理で、拡散層11〜13の深さ方向に対する
単位面積当たりの抵抗ρを求めることができる。
Accordingly, the area S of each of the diffusion layers 11 to 13 is simply determined.
1 to S3, the depth h and the separation distances a and b, and the diffusion layers 11 to 13 formed on the semiconductor substrate 10.
The resistance ρ per unit area in the depth direction of the diffusion layers 11 to 13 can be obtained by a simple process of simply bringing the first to third probes 26 to 28 into contact.

【0030】これにより、デバイスの高密度化により半
導体基板10に形成される拡散層11〜13が複雑化
し、これに伴い拡散層11〜13内で深さ方向にも電流
を流す構造が採られたとしても、この拡散層11〜13
の深さ方向に対する抵抗値を容易に評価することが可能
となり、半導体デバイスの信頼性向上に寄与することが
できる。
As a result, the diffusion layers 11 to 13 formed on the semiconductor substrate 10 become complicated due to the increase in the density of the device, and a structure in which a current flows in the diffusion layers 11 to 13 in the depth direction is adopted. Even if these diffusion layers 11 to 13
It is possible to easily evaluate the resistance value in the depth direction of the semiconductor device, which can contribute to the improvement of the reliability of the semiconductor device.

【0031】上記した実施例では、評価装置20をアイ
ソレーション拡散層11〜13の深さ方向に対する単位
面積当たりの抵抗ρを求めるのに用いた例について説明
したが、本発明の適用はアイソレーション拡散層11〜
13の評価に限定されるものではなく、他の素子構造に
対しても適用可能なものである。
In the above-described embodiment, an example in which the evaluation device 20 is used to determine the resistance ρ per unit area in the depth direction of the isolation diffusion layers 11 to 13 has been described. Diffusion layer 11-
The present invention is not limited to the evaluation of No. 13, but can be applied to other element structures.

【0032】具体的には、図4に示すようなバイポーラ
トランジスタ40のサチュレーション電圧(ON抵抗)
を下げる為に行なうディープN型拡散層41の評価方
法としても適用可能である。尚、図中、42はエミッタ
拡散層、43はベース拡散層、44は埋込拡散層、45
はアイソレーションである。
More specifically, the saturation voltage (ON resistance) of the bipolar transistor 40 as shown in FIG.
It is also applicable as a method for evaluating the deep N + type diffusion layer 41 for reducing the density. In the figure, 42 is an emitter diffusion layer, 43 is a base diffusion layer, 44 is a buried diffusion layer, 45
Is isolation.

【0033】本適用例では、ウエハ上に図4に示すバイ
ポーラトランジスタ40を形成する際、図5に示す第1
乃至第3のディープN型拡散層31〜33を有した評
価素子30を形成しておく。評価素子30は、第1のデ
ィープN型拡散層31、第2のディープN型拡散層
32、第3のディープN型拡散層33を有しており、
各ディープN型拡散層31〜33は、N埋込層34
において電気的に接続されている。
In this application example, when forming the bipolar transistor 40 shown in FIG. 4 on a wafer, the first transistor shown in FIG.
The evaluation element 30 having the third to third deep N + type diffusion layers 31 to 33 is formed in advance. The evaluation element 30 includes a first deep N + -type diffusion layer 31, a second deep N + -type diffusion layer 32, and a third deep N + -type diffusion layer 33.
Each of the deep N + -type diffusion layers 31 to 33 is formed of an N + buried layer 34.
Are electrically connected.

【0034】この各拡散層31〜33の深さ方向に対す
る抵抗値(深さ方向に対する単位面積あたりの抵抗値)
も、上記した実施例と同様の評価方法で評価することが
可能となる。このように、本発明は、能動素子を構成す
る拡散層31〜33の深さ方向に対する抵抗値(深さ方
向に対する単位面積あたりの抵抗値)の評価に対しても
適用することが可能である。
The resistance value of each of the diffusion layers 31 to 33 in the depth direction (resistance value per unit area in the depth direction)
Can be evaluated by the same evaluation method as in the above-described embodiment. Thus, the present invention can be applied to the evaluation of the resistance value in the depth direction (resistance value per unit area in the depth direction) of the diffusion layers 31 to 33 constituting the active element. .

【0035】尚、上記した実施例では、拡散層11〜1
3の深さ方向に対する単位面積あたりの抵抗値を評価す
ることとした。これに対し、拡散層11〜13の深さ方
向に対する単位体積あたりの抵抗値ρを評価することも
考えられる。
In the above embodiment, the diffusion layers 11 to 1
The resistance value per unit area in the depth direction of No. 3 was evaluated. On the other hand, it is conceivable to evaluate the resistance value ρ per unit volume in the depth direction of the diffusion layers 11 to 13.

【0036】しかしながら、拡散層11〜13の面積S
1〜S3は半導体基板10の表面測定することにより容
易に求めることができるが、拡散層11〜13の体積を
求めることは容易ではない。従って、本実施例では拡散
層11〜13の面積S1〜S3を用いて深さ方向に対す
る単位体積あたりの抵抗値ρを評価した。
However, the area S of the diffusion layers 11 to 13
Although 1 to S3 can be easily obtained by measuring the surface of the semiconductor substrate 10, it is not easy to obtain the volume of the diffusion layers 11 to 13. Therefore, in this embodiment, the resistance value ρ per unit volume in the depth direction was evaluated using the areas S1 to S3 of the diffusion layers 11 to 13.

【0037】但し、拡散層11〜13の体積を求めるこ
とが可能である場合には、上記した深さ方向に対する単
位面積あたりの抵抗値ρの解法式と略同等の演算式によ
り、深さ方向に対する単位体積あたりの抵抗値を求める
ことも可能である。
However, when the volume of the diffusion layers 11 to 13 can be obtained, the depth direction can be calculated by an arithmetic expression that is substantially the same as the above-described equation for solving the resistance value ρ per unit area in the depth direction. It is also possible to determine the resistance value per unit volume with respect to.

【0038】また、上記した実施例では、半導体基板1
0に3個の拡散層11〜13が形成された例を示した
が、拡散層が4個以上形成された構成についても、4個
以上の拡散層の内、任意に3個の拡散層を選定し、上記
した実施例と同様の評価を行なうことにより、深さ方向
に対する単位面積あたりの抵抗値ρを求めることができ
る。
In the above embodiment, the semiconductor substrate 1
Although an example in which three diffusion layers 11 to 13 are formed in 0 is shown, in a configuration in which four or more diffusion layers are formed, arbitrarily three diffusion layers out of four or more diffusion layers are used. The resistance value ρ per unit area in the depth direction can be obtained by selecting and performing the same evaluation as in the above embodiment.

【0039】更に、請求項において本発明は拡散層の深
さ方向に対する単位面積当たりの抵抗ρを求める構成と
した。しかしながら、拡散層の深さ方向に対する抵抗値
は、深さ方向に対する単位面積当たりの抵抗ρに拡散層
の面積を乗算すれば得られるため、拡散層の深さ方向に
対する単位面積当たりの抵抗ρを求めることは、実質的
に拡散層の深さ方向に対する抵抗値を求めていることと
等価である。
Further, according to the present invention, the resistance ρ per unit area in the depth direction of the diffusion layer is determined. However, since the resistance value of the diffusion layer in the depth direction can be obtained by multiplying the resistance ρ per unit area in the depth direction by the area of the diffusion layer, the resistance ρ per unit area in the depth direction of the diffusion layer is Obtaining the value is substantially equivalent to obtaining the resistance value in the depth direction of the diffusion layer.

【0040】[0040]

【発明の効果】上述の如く本発明によれば、半導体基板
に形成される拡散層の深さ方向に対する抵抗値を容易に
評価することが可能となり、半導体デバイスの信頼性向
上に寄与することができる。
As described above, according to the present invention, it is possible to easily evaluate a resistance value in a depth direction of a diffusion layer formed on a semiconductor substrate, which contributes to improvement in reliability of a semiconductor device. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係る拡散層評価方法及び拡
散層評価装置の測定対象となる半導体基板の一例を示す
平面図である。
FIG. 1 is a plan view showing an example of a semiconductor substrate to be measured by a diffusion layer evaluation method and a diffusion layer evaluation apparatus according to one embodiment of the present invention.

【図2】本発明の一実施例に係る拡散層評価装置の構成
図である。
FIG. 2 is a configuration diagram of a diffusion layer evaluation apparatus according to one embodiment of the present invention.

【図3】測定対象となる半導体基板の等価回路である。FIG. 3 is an equivalent circuit of a semiconductor substrate to be measured.

【図4】本発明の適用例を説明するための図である(そ
の1)。
FIG. 4 is a diagram for explaining an application example of the present invention (part 1).

【図5】本発明の適用例を説明するための図である(そ
の2)。
FIG. 5 is a diagram for explaining an application example of the present invention (part 2).

【符号の説明】[Explanation of symbols]

10 半導体基板 11 第1の拡散層 12 第2の拡散層 13 第3の拡散層 20 評価装置 21 電源回路 22 電流測定回路 23 電圧測定回路 24 入力装置 25 演算装置 26〜28 プローブ 30 バイポーラトランジスタ 31 第1のディープN型拡散層 32 第2のディープN型拡散層 33 第3のディープN型拡散層 34 埋込拡散層 35 アイソレーション拡散層Reference Signs List 10 semiconductor substrate 11 first diffusion layer 12 second diffusion layer 13 third diffusion layer 20 evaluation device 21 power supply circuit 22 current measurement circuit 23 voltage measurement circuit 24 input device 25 arithmetic device 26 to 28 probe 30 bipolar transistor 31 1 deep N + type diffusion layer 32 second deep N + type diffusion layer 33 third deep N + type diffusion layer 34 buried diffusion layer 35 isolation diffusion layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 隆志 神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内 (72)発明者 倉賀野 孝昭 神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内 Fターム(参考) 4M106 AA01 AA10 BA01 CA10  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takashi Ogawa 1601 Sakai, Atsugi-shi, Kanagawa Prefecture Inside Atsugi Works, Ltd. (72) Inventor Takaaki Kuragano 1601, Sakai, Atsugi-shi, Kanagawa Prefecture F-term in Atsugi Works, Ltd. Reference) 4M106 AA01 AA10 BA01 CA10

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板に形成された拡散層の深さ方
向の抵抗を評価する半導体基板の拡散層評価方法であっ
て、 複数形成された前記拡散層の内、第1の拡散層と第3の
拡散層との間に電圧Vfを印加することにより、第1の
拡散層と第3の拡散層との間に電流Iを流し、 前記第1の拡散層と、該第1の拡散層と前記第3の拡散
層との間に形成されている第2の拡散層との間の電圧V
sを測定し、 前記拡散層の深さ方向に対する単位面積当たりの抵抗ρ
を下式により求めることを特徴とする半導体基板の拡散
層評価方法。 ρ=(Vf−(1+b/a)・Vs)/((−b/a・
1/S1+1/S3)・I・h) 但し、S1は、第1の拡散層の面積 S3は、第3の拡散層の面積 hは、拡散層の深さ aは、第1の拡散層と第2の拡散層との離間距離 bは、第2の拡散層と第3の拡散層との離間距離とす
る。
1. A method for evaluating a resistance of a diffusion layer formed on a semiconductor substrate in a depth direction, the method comprising: evaluating a first diffusion layer and a second diffusion layer among a plurality of diffusion layers formed on the semiconductor substrate. Applying a voltage Vf between the first diffusion layer and the third diffusion layer to cause a current I to flow between the first diffusion layer and the third diffusion layer; And a second diffusion layer formed between the second diffusion layer and the third diffusion layer.
s, and the resistance ρ per unit area in the depth direction of the diffusion layer
Is determined by the following equation: ρ = (Vf− (1 + b / a) · Vs) / ((−− b / a ·
1 / S1 + 1 / S3) · I · h) where S1 is the area of the first diffusion layer S3 is the area of the third diffusion layer h is the depth of the diffusion layer a is the depth of the first diffusion layer The distance b between the second diffusion layer and the second diffusion layer is the distance between the second diffusion layer and the third diffusion layer.
【請求項2】半導体基板に形成された拡散層の深さ方向
の抵抗を評価する半導体基板の拡散層評価装置であっ
て、 複数形成された前記拡散層の内、第1の拡散層と第3の
拡散層との間に電圧Vfを印加することにより、第1の
拡散層と第3の拡散層との間に電流Iを流す電流発生手
段と、 前記第1の拡散層と、該第1の拡散層と前記第3の拡散
層との間に形成されている第2の拡散層との間の電圧V
sを測定する電圧測定手段と、 前記拡散層の深さ方向に対する単位面積当たりの抵抗ρ
を下式により求める演算手段とを有することを特徴とす
る半導体基板の拡散層評価装置。 ρ=(Vf−(1+b/a)・Vs)/((−b/a・
1/S1+1/S3)・I・h) 但し、S1は、第1の拡散層の面積 S3は、第3の拡散層の面積 hは、拡散層の深さ aは、第1の拡散層と第2の拡散層との離間距離 bは、第2の拡散層と第3の拡散層との離間距離とす
る。
2. An apparatus for evaluating a diffusion layer of a semiconductor substrate, which evaluates a resistance in a depth direction of the diffusion layer formed on the semiconductor substrate, wherein a first diffusion layer and a second diffusion layer of the plurality of diffusion layers are formed. A current generating means for causing a current I to flow between the first diffusion layer and the third diffusion layer by applying a voltage Vf between the first diffusion layer and the third diffusion layer; A voltage V between a first diffusion layer and a second diffusion layer formed between the third diffusion layer and the third diffusion layer.
voltage measuring means for measuring s; resistance ρ per unit area in the depth direction of the diffusion layer
And a calculating means for calculating the following formula by the following formula: ρ = (Vf− (1 + b / a) · Vs) / ((− b / a ·
1 / S1 + 1 / S3) · I · h) where S1 is the area of the first diffusion layer S3 is the area of the third diffusion layer h is the depth of the diffusion layer a is the depth of the first diffusion layer The separation distance b between the second diffusion layer and the second diffusion layer is the separation distance between the second diffusion layer and the third diffusion layer.
JP2001082993A 2001-03-22 2001-03-22 Method/equipment for evaluating diffused layer of semiconductor substrate Pending JP2002280432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001082993A JP2002280432A (en) 2001-03-22 2001-03-22 Method/equipment for evaluating diffused layer of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001082993A JP2002280432A (en) 2001-03-22 2001-03-22 Method/equipment for evaluating diffused layer of semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2002280432A true JP2002280432A (en) 2002-09-27

Family

ID=18938869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001082993A Pending JP2002280432A (en) 2001-03-22 2001-03-22 Method/equipment for evaluating diffused layer of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2002280432A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018564A (en) * 2013-01-05 2013-04-03 奥特斯维能源(太仓)有限公司 Method for testing diffused layer resistance of finished cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018564A (en) * 2013-01-05 2013-04-03 奥特斯维能源(太仓)有限公司 Method for testing diffused layer resistance of finished cell

Similar Documents

Publication Publication Date Title
US8412487B2 (en) Self heating monitor for SiGe and SOI CMOS devices
US9255960B2 (en) Testing structure and method for interface trap density of gate oxide
US3465427A (en) Combined transistor and testing structures and fabrication thereof
US11927619B2 (en) Power semi-conductor module, mask, measurement method, computer software, and recording medium
JP2822951B2 (en) Evaluation element of insulated gate field effect transistor, evaluation circuit and evaluation method using the same
JP4586646B2 (en) Contact resistance evaluation method and contact resistance evaluation structure
JP2002280432A (en) Method/equipment for evaluating diffused layer of semiconductor substrate
JP2020009801A (en) Semiconductor device
JPH0531307B2 (en)
JP3696352B2 (en) TEG for lifetime evaluation
JP6962205B2 (en) Semiconductor device evaluation device
JP6292929B2 (en) Semiconductor device, method of manufacturing the semiconductor device, and inspection method
US20030186470A1 (en) Structure and method for determining edges of regions in a semiconductor wafer
JP2015055550A (en) Semiconductor measuring device
JP2002050665A (en) Thickness-measuring element for semiconductor film
JP2856801B2 (en) Method for evaluating characteristics of semiconductor device
JP5114945B2 (en) ELECTRODE PATTERN FOR EVALUATING SEMICONDUCTOR LAYER AND METHOD FOR EVALUATING SEMICONDUCTOR LAYER USING THE SAME
JPS618939A (en) Semiconductor device
JP3501101B2 (en) Semiconductor device evaluation method and semiconductor device manufacturing method using this evaluation method
JPH10270521A (en) Monitoring pattern and monitoring method for resistance value of connecting hole in semiconductor device
JPH05144906A (en) Semiconductor device and manufacture thereof
JP3777742B2 (en) Manufacturing method of semiconductor device
JPH03211854A (en) Method for measuring thickness of metallic film
Khemka et al. A nondestructive electrical test structure to monitor deep trench depth for automated parametric process control
JPS6235530A (en) Method of measuring semiconductor element