JP2002270544A - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法Info
- Publication number
- JP2002270544A JP2002270544A JP2001061894A JP2001061894A JP2002270544A JP 2002270544 A JP2002270544 A JP 2002270544A JP 2001061894 A JP2001061894 A JP 2001061894A JP 2001061894 A JP2001061894 A JP 2001061894A JP 2002270544 A JP2002270544 A JP 2002270544A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- manufacturing
- grinding
- conveyor
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Grinding Of Cylindrical And Plane Surfaces (AREA)
Abstract
(57)【要約】
【課題】本発明では、ダイシング時における半導体チッ
プの損傷の発生を防止し、また、半導体チップ製造の作
業効率の向上をはかることが可能な半導体チップの製造
方法を提供する 【解決手段】ウェハをダイシングして半導体チップを個
片化した後、半導体チップの裏面を研削する。
プの損傷の発生を防止し、また、半導体チップ製造の作
業効率の向上をはかることが可能な半導体チップの製造
方法を提供する 【解決手段】ウェハをダイシングして半導体チップを個
片化した後、半導体チップの裏面を研削する。
Description
【0001】
【発明の属する技術分野】本発明は半導体チップの製造
方法に関し、特に、半導体チップの損傷を防止すること
が可能な半導体チップの製造方法に関する。
方法に関し、特に、半導体チップの損傷を防止すること
が可能な半導体チップの製造方法に関する。
【0002】
【従来の技術】半導体装置の組み立てプロセスにおい
て、薄型のパッケージングでは薄型化した半導体チップ
が用いられており、この半導体チップの薄型化には、次
のような方法が用いられていた。
て、薄型のパッケージングでは薄型化した半導体チップ
が用いられており、この半導体チップの薄型化には、次
のような方法が用いられていた。
【0003】まず、図4(a)に示すように、半導体チ
ップを構成する配線パターンが複数形成されたウェハ4
00を用意し、このウェハ400を裏面から砥石500
を用いて所望の厚さまで研削する。
ップを構成する配線パターンが複数形成されたウェハ4
00を用意し、このウェハ400を裏面から砥石500
を用いて所望の厚さまで研削する。
【0004】そして、図4(b)に示すように、所望の
厚さに研削したウェハ400をダイシングして個片化
し、図4(c)に示すように、所望の形状を成した半導
体チップ410を作成する。
厚さに研削したウェハ400をダイシングして個片化
し、図4(c)に示すように、所望の形状を成した半導
体チップ410を作成する。
【0005】
【発明が解決しようとする課題】ところで、半導体チッ
プの薄型化に対する要求は半導体装置の小型化に伴って
高まり、最近ではチップの厚みが50μm以下のものも
実用化されるようになってきた。
プの薄型化に対する要求は半導体装置の小型化に伴って
高まり、最近ではチップの厚みが50μm以下のものも
実用化されるようになってきた。
【0006】しかし、この研削方法では、厚さの薄いウ
ェハをダイシングして半導体チップを個片化させている
ため、厚みが100μm以下の半導体チップを形成する
場合には、ダイシング時にカケ等の損傷が生じるおそれ
があった。
ェハをダイシングして半導体チップを個片化させている
ため、厚みが100μm以下の半導体チップを形成する
場合には、ダイシング時にカケ等の損傷が生じるおそれ
があった。
【0007】また、ウェハを面均一的に研削すると、ウ
ェハの中心部と周辺部とで厚みに±10μm程度のバラ
ツキが生じ、ダイシング後の半導体チップの厚みを均一
とすることが困難であった。
ェハの中心部と周辺部とで厚みに±10μm程度のバラ
ツキが生じ、ダイシング後の半導体チップの厚みを均一
とすることが困難であった。
【0008】さらに、ダイシングに先立ち、ウェハに形
成されたICを構成する配線パターンを一括して研削す
るため、不都合を有するパターンに対しても研削が行わ
れ、作業効率の低下が生じていた。
成されたICを構成する配線パターンを一括して研削す
るため、不都合を有するパターンに対しても研削が行わ
れ、作業効率の低下が生じていた。
【0009】そこで本発明では、ダイシング時における
半導体チップの損傷の発生を防止し、研削後の半導体チ
ップの厚みのバラツキを抑え、また、半導体チップ製造
の作業効率の向上をはかることが可能な半導体チップの
製造方法を提供することを目的とする。
半導体チップの損傷の発生を防止し、研削後の半導体チ
ップの厚みのバラツキを抑え、また、半導体チップ製造
の作業効率の向上をはかることが可能な半導体チップの
製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明の半導体チップの
製造方法では、ウェハから半導体チップを切り離す工程
と、切り離した前記半導体チップの裏面を研削する工程
とを有する。
製造方法では、ウェハから半導体チップを切り離す工程
と、切り離した前記半導体チップの裏面を研削する工程
とを有する。
【0011】この構成では、ダイシング時における半導
体チップのチッピングやカケを防止することができる。
体チップのチッピングやカケを防止することができる。
【0012】また、切り離した前記半導体チップをコン
ベアに搭載し、前記コンベアの移動に伴って、前記半導
体チップの裏面を研削し、研削した前記半導体チップを
前記コンベアから取り出すことにより、研削後の半導体
チップの厚さを容易に一定とすることができる。
ベアに搭載し、前記コンベアの移動に伴って、前記半導
体チップの裏面を研削し、研削した前記半導体チップを
前記コンベアから取り出すことにより、研削後の半導体
チップの厚さを容易に一定とすることができる。
【0013】
【発明の実施の形態】以下、本発明の半導体チップの製
造方法を図面を用いて詳細に説明する。
造方法を図面を用いて詳細に説明する。
【0014】図2に示すように、製造装置200には、
コンベア210、砥石220、支持テーブル230、回
転盤240が設けられ、この半導体チップの製造装置2
00は、コンベア210に搭載された半導体チップ10
0の研削を行う面(裏面)が、このコンベア210の移
動に伴って砥石220で研削されるように構成される。
コンベア210、砥石220、支持テーブル230、回
転盤240が設けられ、この半導体チップの製造装置2
00は、コンベア210に搭載された半導体チップ10
0の研削を行う面(裏面)が、このコンベア210の移
動に伴って砥石220で研削されるように構成される。
【0015】支持テーブル230には、上りの傾斜を有
する傾斜部Bと研削によって形成される半導体チップ1
10の厚みに応じてコンベア210と砥石220との間
の距離Aが設定された水平部Cとが設けられる。
する傾斜部Bと研削によって形成される半導体チップ1
10の厚みに応じてコンベア210と砥石220との間
の距離Aが設定された水平部Cとが設けられる。
【0016】一方コンベア210は、半導体チップの搬
送手段であり、テープ材(ベルト帯)を用いて形成さ
れ、図示しない駆動方法によって支持テーブルに沿って
長手方向に移動し、搭載された半導体チップ100を傾
斜部から水平部に向けて搬送する。
送手段であり、テープ材(ベルト帯)を用いて形成さ
れ、図示しない駆動方法によって支持テーブルに沿って
長手方向に移動し、搭載された半導体チップ100を傾
斜部から水平部に向けて搬送する。
【0017】また、砥石220は、回転盤240に保持
され、支持テーブルの水平部と傾斜部とを覆うと共に、
半導体チップの搭載面から所望の距離離間し、水平部に
対向して平行に配置される。
され、支持テーブルの水平部と傾斜部とを覆うと共に、
半導体チップの搭載面から所望の距離離間し、水平部に
対向して平行に配置される。
【0018】さて、上記構成において、図1及び図2に
示すように、半導体チップ100は、傾斜部Bを一定距
離搬送されると停止し、回転する砥石220で研削さ
れ、研削後再び一定距離搬送されて研削されるというよ
うに、搬送と研削とが交互に繰り返され、傾斜部Bを上
るにつれて徐々に研削される。
示すように、半導体チップ100は、傾斜部Bを一定距
離搬送されると停止し、回転する砥石220で研削さ
れ、研削後再び一定距離搬送されて研削されるというよ
うに、搬送と研削とが交互に繰り返され、傾斜部Bを上
るにつれて徐々に研削される。
【0019】そして、水平部Cを通過する際に半導体チ
ップ100は所望の厚みに研削され、薄型化した半導体
チップ110が形成される。
ップ100は所望の厚みに研削され、薄型化した半導体
チップ110が形成される。
【0020】なお、図1に示すように、回転盤240の
中心を挟んで異なる方向に移動するコンベア210を設
置することにより、研削の効率を上げることができる。
この際、支持テーブルの傾斜部及び平行部は、各コンベ
アの進行方向に応じて設定する。
中心を挟んで異なる方向に移動するコンベア210を設
置することにより、研削の効率を上げることができる。
この際、支持テーブルの傾斜部及び平行部は、各コンベ
アの進行方向に応じて設定する。
【0021】図3は、本発明における半導体チップの製
造方法を示す概念図である。
造方法を示す概念図である。
【0022】まず、図3(a)に示すように、半導体チ
ップの配線回路が複数形成されたウェハ300を、図3
(b)に示すように、ダイシングして各半導体チップ1
00ごとに個片化する。
ップの配線回路が複数形成されたウェハ300を、図3
(b)に示すように、ダイシングして各半導体チップ1
00ごとに個片化する。
【0023】そして、図3(c)に示すように、個片化
した半導体チップ100をコンベア210に研削する面
(裏面)を上にして搭載する。
した半導体チップ100をコンベア210に研削する面
(裏面)を上にして搭載する。
【0024】ついで上述した製造装置(「図2」参照)
を稼動させ、コンベア210を傾斜部及び水平部を有す
る支持テーブル230の形状に沿って矢印に示すように
移動させ、半導体チップ100を上述したごとく水平部
において所望の厚みに研削する。
を稼動させ、コンベア210を傾斜部及び水平部を有す
る支持テーブル230の形状に沿って矢印に示すように
移動させ、半導体チップ100を上述したごとく水平部
において所望の厚みに研削する。
【0025】この後、研削された半導体チップ110を
コンベア210から取り出し、図3(d)に示すよう
に、所望の厚さに研削された半導体チップ110を形成
する。
コンベア210から取り出し、図3(d)に示すよう
に、所望の厚さに研削された半導体チップ110を形成
する。
【0026】このように本実施の形態では、ダイシング
後の各々の半導体チップをそれぞれ研削するため、研削
を行ったウェハをダイシングする際に発生していた半導
体チップのチッピングやカケといった損傷を防止するこ
とができる。
後の各々の半導体チップをそれぞれ研削するため、研削
を行ったウェハをダイシングする際に発生していた半導
体チップのチッピングやカケといった損傷を防止するこ
とができる。
【0027】また、ウェハを一括して研削した後、ダイ
シングを行うことによって生じていた半導体チップの厚
みのバラツキを、±2μm以内に抑制することができ
る。
シングを行うことによって生じていた半導体チップの厚
みのバラツキを、±2μm以内に抑制することができ
る。
【0028】さらに、従来は半導体チップを構成する配
線回路が複数形成されたウェハを一括して研削していた
のに対し、本実施の形態では切り出した半導体チップの
品質を検査し、品質が良好なチップのみを研削すること
が可能なため、品質の好ましくないチップに対する研削
を省くことが可能となり、作業効率を向上させることが
できる。
線回路が複数形成されたウェハを一括して研削していた
のに対し、本実施の形態では切り出した半導体チップの
品質を検査し、品質が良好なチップのみを研削すること
が可能なため、品質の好ましくないチップに対する研削
を省くことが可能となり、作業効率を向上させることが
できる。
【0029】このため、特にウェハ1枚あたりの良品率
が低い半導体チップほど、本発明は有効である。
が低い半導体チップほど、本発明は有効である。
【0030】なお、半導体チップの製造方法は、図1及
び図2を用いて説明した製造装置を用いた方法に限られ
るものではなく、個片化した半導体チップ1つ1つに砥
石をあてて研削するなど、個片化した半導体チップを良
好に研削する方法を適宜用いることができる。
び図2を用いて説明した製造装置を用いた方法に限られ
るものではなく、個片化した半導体チップ1つ1つに砥
石をあてて研削するなど、個片化した半導体チップを良
好に研削する方法を適宜用いることができる。
【0031】
【発明の効果】本発明の製造方法によれば、厚みのきわ
めて薄い半導体装置であっても、チッピングやダイボン
ディング工程での破損を防止することができる。
めて薄い半導体装置であっても、チッピングやダイボン
ディング工程での破損を防止することができる。
【0032】また、ウェハを一括研削することによって
生じていた、半導体チップの厚みのバラツキを低減する
ことができる。
生じていた、半導体チップの厚みのバラツキを低減する
ことができる。
【0033】また、ダイシング後の品質の良好なチップ
のみを研削することが可能なため、品質の好ましくない
チップに対する研削を省き、薄型化半導体チップの製造
を効率化することができる。
のみを研削することが可能なため、品質の好ましくない
チップに対する研削を省き、薄型化半導体チップの製造
を効率化することができる。
【図1】本発明の半導体チップの製造装置の構成を示す
平面図
平面図
【図2】本発明の半導体チップの製造装置の構成を示す
断面図
断面図
【図3】本発明の半導体チップの製造方法の構成を示す
概念図
概念図
【図4】従来の半導体チップの製造方法を示す平面図
100、110、410…半導体チップ 200…製造装置 210…コンベア 220、500…砥石 230…支持テーブル 240…回転盤 300、400…ウェハ A…コンベアと砥石との距離 B…傾斜部 C…平行部
Claims (2)
- 【請求項1】 ウェハから半導体チップを切り離す工程
と、 切り離した前記半導体チップの裏面を研削する工程と を有することを特徴とする半導体チップの製造方法。 - 【請求項2】 切り離した前記半導体チップをコンベア
に搭載し、 前記コンベアの移動に伴って、前記半導体チップの裏面
を研削し、 研削した前記半導体チップを前記コンベアから取り出す
ことを特徴とする請求項1記載の半導体チップの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001061894A JP2002270544A (ja) | 2001-03-06 | 2001-03-06 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001061894A JP2002270544A (ja) | 2001-03-06 | 2001-03-06 | 半導体チップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002270544A true JP2002270544A (ja) | 2002-09-20 |
Family
ID=18921111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001061894A Pending JP2002270544A (ja) | 2001-03-06 | 2001-03-06 | 半導体チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002270544A (ja) |
-
2001
- 2001-03-06 JP JP2001061894A patent/JP2002270544A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI609418B (zh) | 半導體元件之製造方法以及晶圓安裝裝置 | |
TWI664668B (zh) | 用於單一化半導體晶圓之方法 | |
US6699774B2 (en) | Wafer splitting method using cleavage | |
US6120360A (en) | Apparatus for processing a planar structure | |
US20070155131A1 (en) | Method of singulating a microelectronic wafer | |
JP2001035817A (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
US20120064696A1 (en) | Wafer machining method | |
JP6529321B2 (ja) | デバイスパッケージの製造方法 | |
JP2007165706A (ja) | 半導体集積回路装置の製造方法 | |
JP7193969B2 (ja) | 矩形基板の研削方法 | |
CN112071746B (zh) | 晶圆键合方法 | |
JPH1140521A (ja) | 半導体チップの製造方法 | |
WO2017104169A1 (ja) | 電子部品およびその製造方法ならびに電子部品製造装置 | |
JP3803214B2 (ja) | 半導体装置の製造方法 | |
US7659140B2 (en) | Integrated circuit system with a debris trapping system | |
JP2002270544A (ja) | 半導体チップの製造方法 | |
TWI805872B (zh) | 晶圓的加工方法 | |
US11024542B2 (en) | Manufacturing method of device chip | |
JP2004207591A (ja) | 半導体装置の製造方法 | |
KR20110135274A (ko) | 반도체 웨이퍼의 절단 장치 및 절단 방법 | |
KR101971059B1 (ko) | 반도체 패키지 슬리밍장치 및 방법 | |
JP2003124147A (ja) | 半導体装置の製造方法 | |
JP4798441B2 (ja) | ウェーハ搬送方法及びウェーハ搬送ユニット | |
US11222808B2 (en) | Method of removing carrier plate | |
JP2004119573A (ja) | 半導体装置の製造方法およびフィルム貼付装置 |