JP2002270410A - Method of manufacturing electronic part - Google Patents

Method of manufacturing electronic part

Info

Publication number
JP2002270410A
JP2002270410A JP2001068215A JP2001068215A JP2002270410A JP 2002270410 A JP2002270410 A JP 2002270410A JP 2001068215 A JP2001068215 A JP 2001068215A JP 2001068215 A JP2001068215 A JP 2001068215A JP 2002270410 A JP2002270410 A JP 2002270410A
Authority
JP
Japan
Prior art keywords
mask
thin film
substrate
forming
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001068215A
Other languages
Japanese (ja)
Inventor
Tokihiro Nishihara
時弘 西原
Tsutomu Miyashita
勉 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Media Devices Ltd filed Critical Fujitsu Ltd
Priority to JP2001068215A priority Critical patent/JP2002270410A/en
Publication of JP2002270410A publication Critical patent/JP2002270410A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable thin film layers to be formed with high efficiency without causing damage to a board or the thin film layers which have been already formed and to be precisely laminated on the other thin film layers in an electronic part manufacturing method including a process of laminating a plurality of thin film layers. SOLUTION: An electronic part manufacturing method includes a process of forming a second thin film 61 (62) on a board 5, overlapping partially with a first thin film 60 by the use of a second mask M5a' (M5a") which is formed as another body separate from the board 5, after a first thin film 60 has been formed on a board 5 by the use of a first mask M5a which is formed as another body separate from the board 5. The first mask M5a is equipped with a through- hole 10Ea used for forming the first thin film 60 and an additional through-bole 10Eb used for forming an alignment mark 70 on the board 5, and the alignment mark 70 is formed at the same time when the first thin film 60 is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に複数の薄
膜が積層された形態を有する電子部品、たとえば電極層
と、絶縁層(圧電層や誘電層)あるいは抵抗層とが形成
された電子部品を製造する方法に関する。
The present invention relates to an electronic component having a form in which a plurality of thin films are laminated on a substrate, for example, an electronic component in which an electrode layer and an insulating layer (piezoelectric layer or dielectric layer) or a resistance layer are formed. The present invention relates to a method for manufacturing a part.

【0002】[0002]

【従来の技術】圧電薄膜振動子などの電子部品を製造す
る場合には、基板上に、下部電極層、絶縁層(圧電層な
ど)および上部電極層を積層形成する必要がある。基板
上の所定部位に対して選択的に、かつ所望とする形状の
薄膜を形成する方法としては、次の3つの方法のうちの
いずれかを採用するのが一般的である。
2. Description of the Related Art When manufacturing an electronic component such as a piezoelectric thin-film vibrator, it is necessary to laminate a lower electrode layer, an insulating layer (such as a piezoelectric layer) and an upper electrode layer on a substrate. As a method for selectively forming a thin film having a desired shape on a predetermined portion on a substrate, one of the following three methods is generally adopted.

【0003】第1の方法では、まず、図17(a)に示
すように基板8A表面の全体に薄膜材料により全面薄膜
80Aを成膜した後、図17(b)に示すように所望の
薄膜80A′(図17(d)参照)を形成すべき部位に
レジスト81Aを形成する。次いで、図17(c)に示
すように全面薄膜80Aにおけるレジスト81Aにより
覆われていない部分をエッチング処理により除去した
後、図17(d)に示すようにレジスト81Aを除去す
ることにより所望の薄膜80A′が形成される。
In the first method, first, as shown in FIG. 17A, an entire thin film 80A is formed of a thin film material on the entire surface of a substrate 8A, and then a desired thin film is formed as shown in FIG. A resist 81A is formed at a position where an 80A '(see FIG. 17D) is to be formed. Next, as shown in FIG. 17C, a portion of the entire thin film 80A that is not covered with the resist 81A is removed by etching, and then the desired thin film is removed by removing the resist 81A as shown in FIG. 17D. 80A 'are formed.

【0004】第2の方法では、まず、図18(a)に示
すように形成すべき薄膜80B′に対応した開口部81
bを有するレジスト81Bを形成した後、蒸着やスパッ
タリングにより薄膜材料を供給して基板8Bおよびレジ
スト81B上に薄膜80B′,80B″を成膜する。次
いで、図18(b)に示すようにエッチング処理などに
よりレジスト81Bとともにレジスト81B上の薄膜8
0B″を除去することにより、基板8B上に薄膜80
B′が形成される。
In the second method, first, as shown in FIG. 18A, an opening 81 corresponding to a thin film 80B 'to be formed is formed.
After forming the resist 81B having b, thin film materials are supplied by vapor deposition or sputtering to form thin films 80B ′ and 80B ″ on the substrate 8B and the resist 81B. Then, as shown in FIG. Thin film 8 on resist 81B together with resist 81B by processing or the like
0B ″, the thin film 80 on the substrate 8B is removed.
B 'is formed.

【0005】第3の方法では、図19(a)に示すよう
に、基板8Cとは別体形成され、形成すべき薄膜80
C′に対応した開口部Maを有するマスクMを基板上8
C上に固定した後、蒸着やスパッタリングにより薄膜材
料を供給して基板8CおよびマスクM上に薄膜80
C′,80C″を成膜する。次いで、図19(b)に示
すように、基板8CからマスクMを分離することによ
り、基板8C上に薄膜80C′が形成される。
In the third method, as shown in FIG. 19A, a thin film 80 to be formed is formed separately from the substrate 8C.
A mask M having an opening Ma corresponding to C 'is placed on the substrate 8
After fixing on the substrate 8C, a thin film material is supplied by vapor deposition or sputtering to form a thin film 80 on the substrate 8C and the mask M.
Next, as shown in FIG. 19B, a thin film 80C 'is formed on the substrate 8C by separating the mask M from the substrate 8C.

【0006】マスクMを用いて成膜する技術について
は、たとえば特開昭62−297457号公報や特開平
4−236758号公報にも開示されている。
A technique for forming a film using the mask M is also disclosed, for example, in Japanese Patent Application Laid-Open Nos. 62-297457 and 4-236758.

【0007】[0007]

【発明が解決しようとする課題】ところで、圧電振動
子、コンデンサあるいは抵抗といった要素を含む電子部
品では、たとえば下部電極層(第1の薄膜層)に対し
て、絶縁層(圧電層や誘電層)、抵抗層、あるいは上部
電極層(第2の薄膜層)が積層形成される。
By the way, in an electronic component including elements such as a piezoelectric vibrator, a capacitor and a resistor, for example, an insulating layer (a piezoelectric layer or a dielectric layer) is provided for a lower electrode layer (a first thin film layer). , A resistive layer, or an upper electrode layer (second thin film layer).

【0008】第1および第2の方法により圧電素子など
を製造する場合には、図17および図18を参照して説
明した一連の工程が、第1の薄膜層および第2の薄膜層
のそれぞれの形成過程において必要となる。このため、
第1および第2の方法により薄膜層を積層形成する場合
には、レジストの形成やその除去といった作業を繰り返
し行わなければならず、作業効率が悪いばかりか、製造
コスト的にも不利である。
In the case of manufacturing a piezoelectric element or the like by the first and second methods, a series of steps described with reference to FIGS. 17 and 18 respectively include the first thin film layer and the second thin film layer. It is required in the formation process. For this reason,
When thin film layers are formed by the first and second methods, operations such as formation and removal of a resist must be repeated, which is not only inefficient in work efficiency but also disadvantageous in manufacturing cost.

【0009】一方、第3の方法により圧電素子などを形
成する場合には、第1のマスクを用いて第1の薄膜層を
形成した後、第1のマスクとは開口部の形成位置の異な
る第2のマスクを用いて、第1の薄膜に対して一部が重
なるように第2の薄膜層が形成される。そのため、第2
のマスクについては、基板に対して正確に位置決めしな
ければ、第1の薄膜層に対して精度良く第2の薄膜層を
形成することができない。とくに、電子部品が小型する
につれて、このような位置決め精度に対する要求はさら
に高いものとなっている。
On the other hand, in the case of forming a piezoelectric element or the like by the third method, after forming a first thin film layer using a first mask, the formation position of the opening differs from that of the first mask. Using the second mask, a second thin film layer is formed so as to partially overlap the first thin film. Therefore, the second
The second thin film layer cannot be accurately formed on the first thin film layer unless the mask is accurately positioned with respect to the substrate. In particular, as the size of electronic components becomes smaller, the demand for such positioning accuracy becomes higher.

【0010】なお、上記した公報においては、マスクの
位置決めに関して何らの配慮もなされておらず、複数の
薄膜を形成する際の2番目以降のマスクとして適合する
ものとはいえない。
In the above-mentioned publication, no consideration is given to the positioning of the mask, and it cannot be said that it is suitable as a second or subsequent mask in forming a plurality of thin films.

【0011】従来の薄膜形成方法ではさらに、基板が損
傷し易く、とくに第2の薄膜層を形成する際に既に形成
された第1の薄膜層が損傷し易いといった問題もある。
つまり、第1の方法では、レジストパターンをマスクに
して全面薄膜層をエッチング処理する際、基板や第1の
薄膜層が損傷し易い。第2の方法では、成膜中にレジス
ト成分が揮発して成膜成分を悪化させたり、レジストが
変質し、その後の除去が困難になってしまったりする。
第3の方法では、基板の略全面にわたって、マスクが接
着剤などを介して貼着されるため、マスクを分離する際
に基板や第1の薄膜層が損傷し易い。
Further, the conventional thin film forming method has another problem that the substrate is easily damaged, and in particular, the first thin film layer already formed when the second thin film layer is formed is easily damaged.
That is, in the first method, when the entire thin film layer is etched using the resist pattern as a mask, the substrate and the first thin film layer are easily damaged. In the second method, the resist components are volatilized during the film formation to deteriorate the film formation components, or the resist is deteriorated, and the subsequent removal becomes difficult.
In the third method, since the mask is stuck on the substantially entire surface of the substrate via an adhesive or the like, the substrate and the first thin film layer are easily damaged when the mask is separated.

【0012】本発明は、このような事情のもとに考え出
されたものであって、複数の薄膜層を積層する工程を含
む電子部品の製造方法において、それらの薄膜層を、作
業効率良く、基板や既に形成された薄膜層を損傷するこ
となく形成できるようにし、また既に形成された薄膜層
に対して他の薄膜層を精度良く積層形成することを課題
としている。
The present invention has been conceived under such circumstances, and in a method of manufacturing an electronic component including a step of laminating a plurality of thin film layers, the thin film layers are formed with high work efficiency. It is another object of the present invention to form the thin film layer without damaging the substrate and the already formed thin film layer, and to accurately form another thin film layer on the already formed thin film layer.

【0013】[0013]

【課題を解決するための手段】本発明では、上記した課
題を解決するため、次の技術的手段を講じている。
According to the present invention, the following technical measures are taken to solve the above-mentioned problems.

【0014】本発明の第1の側面より提供される電子部
品の製造方法は、基板とは別体として形成された第1の
マスクを用いて上記基板上に第1の薄膜を形成する第1
の薄膜形成工程と、上記基板とは別体として形成された
第2のマスクを用いて、上記第1の薄膜に少なくとも一
部が重なるように上記基板上に第2の薄膜を形成する第
2の薄膜形成工程と、を含む電子部品の製造方法であっ
て、上記第2のマスクは、上記基板のアライメントマー
クに対応した部位に形成されたアライメントマークと、
上記第2の薄膜を形成するための貫通孔と、を有してお
り、上記第2の薄膜形成工程は、上記基板のアライメン
トマークと上記第2のマスクのアライメントマークとを
一致させ、上記基板に対して上記第2のマスクの位置決
めする第1ステップと、上記基板に対して上記第2のマ
スクを固定する第2ステップと、上記第2のマスクの貫
通孔を介して上記基板に薄膜材料を供給して、上記基板
上に上記第2の薄膜を形成する第3ステップと、を含ん
でいることを特徴としている。
According to a method for manufacturing an electronic component provided by the first aspect of the present invention, a first thin film is formed on a substrate by using a first mask formed separately from the substrate.
Forming a second thin film on the substrate using a second mask formed separately from the substrate so as to at least partially overlap the first thin film. A thin film forming step, wherein the second mask comprises: an alignment mark formed at a portion corresponding to the alignment mark on the substrate;
And a through hole for forming the second thin film. In the second thin film forming step, the alignment mark of the substrate is aligned with the alignment mark of the second mask, and A first step of positioning the second mask with respect to the second mask; a second step of fixing the second mask with respect to the substrate; and a thin film material formed on the substrate through a through hole of the second mask. And forming a third thin film on the substrate by supplying the second thin film on the substrate.

【0015】好ましい実施の形態においては、上記第1
のマスクは、上記基板上に上記第1の薄膜を形成するた
めの貫通孔と、上記基板上にアライメントマークを形成
するための追加の貫通孔と、を有しており、かつ、上記
第1の薄膜形成工程は、上記第1のマスクを上記基板上
に固定する第1ステップと、上記貫通孔および上記追加
の貫通孔の双方を介して上記基板に薄膜材料を供給し
て、上記基板上に上記第1の薄膜と上記アライメントマ
ークを同時に形成する第2ステップと、を含んでいる。
In a preferred embodiment, the first
Has a through-hole for forming the first thin film on the substrate, and an additional through-hole for forming an alignment mark on the substrate; Forming a thin film on the substrate through a first step of fixing the first mask on the substrate, and supplying a thin film material to the substrate through both the through hole and the additional through hole. And a second step of simultaneously forming the first thin film and the alignment mark.

【0016】本発明では、マスクが基板と別体として形
成されているから、第1および第2の薄膜を形成する場
合に、基板上にレジストの形成し、それを除去する作業
を繰り返し行う必要がなく、作業効率的にも製造コスト
的にも有利である。そして、第1および第2マスクを使
用した後に、マスク上に形成された薄膜を除去すれば、
第1および第2のマスクを繰り返し使用できるため、こ
の点からコスト的に有利である。
In the present invention, since the mask is formed separately from the substrate, when forming the first and second thin films, it is necessary to repeat the operation of forming a resist on the substrate and removing it. It is advantageous in terms of work efficiency and manufacturing cost. Then, after using the first and second masks, if the thin film formed on the mask is removed,
Since the first and second masks can be used repeatedly, this is advantageous in cost from this point.

【0017】また、第1の薄膜層を形成する際に、基板
上にアライメントマークが形成されるため、アライメン
トマークを形成する工程を別途設ける必要がなく、作業
効率的にも製造コスト的にも有利となる。
Further, when the first thin film layer is formed, an alignment mark is formed on the substrate, so that it is not necessary to separately provide a step of forming the alignment mark, and the work efficiency and the manufacturing cost are reduced. This is advantageous.

【0018】しかも、上記製造方法では、基板に設けら
れたアライメントマークと第2のマスクのアライメント
マークとを一致させ、第2のマスクの位置決めを行った
後に第2の薄膜層を形成するため、第1の薄膜層に対し
て精度良く第2の薄膜層を形成することができる。
Moreover, in the above-described manufacturing method, the alignment mark provided on the substrate is aligned with the alignment mark of the second mask, and the second thin film layer is formed after positioning the second mask. The second thin film layer can be accurately formed on the first thin film layer.

【0019】なお、第2のマスクのアライメントマーク
は、第2のマスクの表面にインクなど塗布することによ
り形成してもよいし、第2のマスクを形成する際に、貫
通孔の形成と同時に追加の貫通孔として、あるいは窪み
として形成してもよい。
The alignment mark of the second mask may be formed by applying ink or the like to the surface of the second mask, or may be formed simultaneously with the formation of the through hole when forming the second mask. It may be formed as an additional through hole or as a depression.

【0020】ただし、第2のマスクのアライメントマー
クを追加の貫通孔とすれば、アライメントマークを形成
するために別の工程を設ける必要がないので作業効率的
には有利である。追加の貫通孔が設けられた第2のマス
クを用いる場合、第2の薄膜形成工程では、その第3の
ステップにおいて、上記第2のマスクの貫通孔および追
加の貫通孔を介して上記基板に薄膜材料が供給される。
その結果、上記第2の薄膜と同時に、上記第1の薄膜形
成工程において形成された基板のアライメントマーク上
に追加のアライメントマークが形成される。
However, if the alignment mark of the second mask is formed as an additional through hole, there is no need to provide a separate step for forming the alignment mark, which is advantageous in terms of work efficiency. When a second mask provided with an additional through hole is used, in the second thin film forming step, in the third step, the substrate is connected to the substrate via the through hole of the second mask and the additional through hole. A thin film material is provided.
As a result, at the same time as the second thin film, an additional alignment mark is formed on the alignment mark of the substrate formed in the first thin film forming step.

【0021】第1および第2のマスクの貫通孔として
は、たとえば、その内面が傾斜面あるいは直立面とされ
たもの、もしくは傾斜面を有する第1部分と直立面とを
有する第2部分とが連通した形態のものが挙げられる。
The through holes of the first and second masks include, for example, one having an inclined surface or an upright surface, or a first portion having an inclined surface and a second portion having an upright surface. Examples of the form of communication are given.

【0022】内面が直立面とされた貫通孔は、大きな開
口と小さな開口とを有するテーパ状とされている。その
ため、大きな開口が基板に面するようにしてマスクを固
定して薄膜を形成すれば、その薄膜の端部は薄膜の中央
に向けて傾倒したものとなる。その結果、たとえ貫通孔
の内面に接触するようにして薄膜が形成されたとして
も、薄膜の形状を損なうことなく基板からマスクを分離
することができる。
The through hole having an upright inner surface has a tapered shape having a large opening and a small opening. Therefore, if the thin film is formed by fixing the mask so that the large opening faces the substrate, the edge of the thin film is inclined toward the center of the thin film. As a result, even if the thin film is formed so as to contact the inner surface of the through hole, the mask can be separated from the substrate without impairing the shape of the thin film.

【0023】なお、基板薄膜の貫通孔の内面を傾斜面と
するには、たとえばマスク形成材として(100)カッ
ト面を有する単結晶シリコンからなる板状のものを用
い、このマスク形成材に異方性エッチングを施せばよ
い。
In order to make the inner surface of the through hole of the substrate thin film an inclined surface, for example, a plate-like material made of single crystal silicon having a (100) cut surface is used as a mask forming material. Anisotropic etching may be performed.

【0024】一方、内面が直立面とされた貫通孔を有す
るマスクを用いて薄膜を形成すれば、その薄膜の端面は
直立面となる。そのため、このマスクを用いれば、精度
良く、しかも細幅に薄膜を形成することが可能となる。
On the other hand, if a thin film is formed using a mask having a through-hole whose inner surface is an upright surface, the end surface of the thin film becomes an upright surface. Therefore, if this mask is used, it is possible to form a thin film with high precision and a small width.

【0025】なお、貫通孔の内面を直立面とするには、
たとえばマスク形成材にドライエッチングを施せばよ
い。
In order to make the inner surface of the through-hole upright,
For example, dry etching may be performed on the mask forming material.

【0026】また、貫通孔を傾斜面を有する第1部分と
直立面を有する第2部分とが連通した形態とし、第1部
分側が基板に近くなるようにマスクを配置して薄膜を形
成すれば、マスクとして、貫通孔の内面が傾斜面あるい
は直立面とされたものを使用する場合の欠点(傾斜面に
ついては細幅の薄膜を精度良く形成し難いという欠点、
直立面については基板からマスクを分離する際に基板上
に形成された薄膜の一部が持ち去られるという欠点)を
低減しつつも、貫通孔の内面を傾斜面あるいは直立面と
することによる上記したメリットをも享受できる。
Also, the through-hole may be formed such that the first portion having an inclined surface and the second portion having an upright surface communicate with each other, and a thin film may be formed by disposing a mask such that the first portion side is close to the substrate. A disadvantage in using a mask in which the inner surface of the through hole is an inclined surface or an upright surface as a mask (a disadvantage that it is difficult to form a narrow thin film with high accuracy on the inclined surface;
With respect to the upright surface, it is possible to reduce the disadvantage that a part of the thin film formed on the substrate is taken away when the mask is separated from the substrate), while also making the inner surface of the through hole an inclined surface or an upright surface. You can also enjoy the benefits.

【0027】なお、貫通孔を傾斜面を有する第1部分と
直立面を有する第2部分とが連通した形態のものとして
形成する場合には、たとえばマスク形成材として(10
0)カット面を有する単結晶シリコンからなる板状のも
のを用い、このマスク形成材の第1面からは異方性エッ
チングを行い、マスク形成材の第2面からはドライエッ
チングを行えばよい。
In the case where the through hole is formed as a form in which the first portion having the inclined surface and the second portion having the upright surface communicate with each other, for example, (10)
0) A plate made of single crystal silicon having a cut surface is used, anisotropic etching is performed from the first surface of the mask forming material, and dry etching is performed from the second surface of the mask forming material. .

【0028】好ましい実施の形態においては、上記第1
または第2のマスクは、上記第1および第2のマスクの
うちの少なくとも一方の第1面から凹入するとともに、
上記第1または第2のマスクの貫通孔よりも大径で、上
記第1または第2のマスクの貫通孔と連通する凹部を有
しており、かつ、上記第1の薄膜形成工程の第1ステッ
プまたは上記第2の薄膜形成工程の第2ステップは、上
記第1または第2のマスクの第1面が上記基板に接触す
るようにして、上記基板上に上記第1または上記第2の
マスクを固定することにより行われる。
In a preferred embodiment, the first
Alternatively, the second mask is recessed from the first surface of at least one of the first and second masks,
A recess having a larger diameter than the through hole of the first or second mask and communicating with the through hole of the first or second mask, and a first thin film forming step of the first thin film forming step; The step or the second step of the second thin film forming step is such that the first surface of the first or second mask is in contact with the substrate, and the first or second mask is formed on the substrate. This is done by fixing.

【0029】この製造方法においては、貫通孔よりも大
径な凹部が形成されており、それに連通するように貫通
孔が形成されたマスクが使用される。このマスクを基板
上に固定した場合には、マスクに貫通孔よりも大径の凹
部が形成されているから、基板とマスクの接触面積は、
凹部が形成されていない場合に比べて小さくなる。その
結果、接着剤を利用して、基板に対してマスクを固定す
る場合であっても、基板の損傷や基板に既に形成された
薄膜(第1の薄膜層)が損傷してしまうことを抑制する
ことができるようになる。
In this manufacturing method, a recess having a larger diameter than the through hole is formed, and a mask having a through hole formed so as to communicate with the recess is used. When this mask is fixed on the substrate, since the concave portion having a larger diameter than the through hole is formed in the mask, the contact area between the substrate and the mask is:
The size is smaller than when no recess is formed. As a result, even when the mask is fixed to the substrate using an adhesive, damage to the substrate and damage to a thin film (first thin film layer) already formed on the substrate are suppressed. Will be able to

【0030】第1または第2のマスクは、貫通孔が形成
された基部の周縁部から厚み方向に突出するフランジ部
を形成することにより、基板の径よりも若干径の小さな
凹部を設けてもよいし、局所的に1または複数の凹部を
設けてもよい。
The first or second mask is formed by forming a flange portion protruding in the thickness direction from the peripheral edge of the base in which the through hole is formed, so that a recess having a diameter slightly smaller than the diameter of the substrate is provided. Alternatively, one or more concave portions may be provided locally.

【0031】なお、第1のマスクおよび第2のマスクを
構成する材料としては、たとえば単結晶シリコンあるい
は感光性ガラスが挙げられる。
The material constituting the first mask and the second mask is, for example, single crystal silicon or photosensitive glass.

【0032】感光性ガラスとしては、ガラス材料にネガ
型あるいはポジ型の樹脂材料を混合したものが挙げられ
る。
Examples of the photosensitive glass include a glass material mixed with a negative or positive resin material.

【0033】ネガ型の樹脂材料としては、重合性ビニル
基を有するビニルエステル、スチレン、アクリル酸エス
テル、メタクリル酸エステルなどのモノマー、あるいは
これらのモノマーからなるオリゴマー、不飽和ポリエス
テル樹脂、およびウレタンアクリレートの他、重合性不
飽和二重結合を有するアクリル系モノマまたはオリゴマ
などを例示することができる。
Examples of the negative type resin material include monomers such as vinyl ester having a polymerizable vinyl group, styrene, acrylic acid ester and methacrylic acid ester, or oligomers of these monomers, unsaturated polyester resin, and urethane acrylate. Other examples include acrylic monomers or oligomers having a polymerizable unsaturated double bond.

【0034】一方、ポジ型の樹脂材料としては、光分解
を受けやすいエーテル結合を有する高分子化合物(たと
えばポリエチレンオキサイド、セルロース、ポリアセタ
ールなど)の他、光照射によりラジカルを生じやすいポ
リエチレンなどの高分子化合物、ジアゾ化合物などのよ
うに光照射により分解する低分子化合物と他の化合物と
の混合物などが挙げられる。
On the other hand, as the positive type resin material, in addition to a polymer compound having an ether bond which is susceptible to photolysis (for example, polyethylene oxide, cellulose, polyacetal, etc.), a polymer such as polyethylene which easily generates radicals upon irradiation with light is used. A mixture of a low-molecular compound that is decomposed by light irradiation, such as a compound and a diazo compound, and another compound is given.

【0035】また、本発明の第2の側面においては、基
板とは別体として形成され、かつ貫通孔を有する第1の
マスクを基板上に固定した状態で、上記基板上に第1の
薄膜を形成する第1の薄膜形成工程と、上記基板から上
記第1のマスクを除去した後に、基板とは別体として形
成され、かつ貫通孔を有する第2のマスクを上記基板上
に固定した状態で、上記第1の薄膜に少なくとも一部が
重なるように上記基板上に第2の薄膜を形成する第2の
薄膜形成工程と、を含む電子部品の製造方法であって、
上記第1のマスクまたは上記第2のマスクとして、上記
第1のマスクまたは上記第2のマスクの第1面から凹入
するとともに、上記第1のマスクまたは上記第2のマス
クの貫通孔よりも大径で、上記第1のマスクまたは上記
第2のマスクの貫通孔と連通する凹部を有するものを用
い、かつ、上記第1のマスクまたは上記第2のマスク
は、上記第1のマスクまたは上記第2のマスクの第1面
が上記基板に接触した状態で固定されることを特徴とす
る、電子部品の製造方法が提供される。
According to a second aspect of the present invention, a first thin film is formed on the substrate while a first mask, which is formed separately from the substrate and has a through hole, is fixed on the substrate. A first thin film forming step of forming a second mask, and a state in which after removing the first mask from the substrate, a second mask formed as a separate body from the substrate and having a through hole is fixed on the substrate. A second thin film forming step of forming a second thin film on the substrate so that at least a part of the first thin film overlaps with the first thin film.
The first mask or the second mask may be recessed from the first surface of the first mask or the second mask, and may be more than a through hole of the first mask or the second mask. The one having a large diameter and having a concave portion communicating with the through hole of the first mask or the second mask is used, and the first mask or the second mask is formed of the first mask or the second mask. A method for manufacturing an electronic component is provided, wherein the first surface of the second mask is fixed in contact with the substrate.

【0036】この製造方法においては、貫通孔よりも大
径の凹部が形成されており、それに連通するように貫通
孔が形成されたマスクが使用される。このマスクを基板
上に固定した場合には、マスクに貫通孔よりも大径の凹
部が形成されているから、基板とマスクの接触面積は、
凹部が形成されていない場合に比べて小さくなる。その
結果、基板の損傷や基板に既に形成された薄膜の損傷を
抑制することができるようになる。
In this manufacturing method, a concave portion having a diameter larger than that of the through hole is formed, and a mask having a through hole formed so as to communicate with the concave portion is used. When this mask is fixed on the substrate, since the concave portion having a larger diameter than the through hole is formed in the mask, the contact area between the substrate and the mask is:
The size is smaller than when no recess is formed. As a result, damage to the substrate and damage to a thin film already formed on the substrate can be suppressed.

【0037】ここで、第1の薄膜および上記第2の薄膜
としては、圧電振動子、コンデンサ、あるいは抵抗の構
成要素となるものが挙げられる。たとえば圧電振動子や
コンデンサでは、下部電極層上に、絶縁体層および上部
電極層が積層されているが、この場合には、たとえば下
部電極が第1の薄膜に相当し、絶縁体層あるいは上部電
極が第2の薄膜に相当することとなる。一方、抵抗で
は、一対の電極上に抵抗層が形成され、あるいは抵抗層
の両端部のそれぞれに一対の電極が形成されるが、前者
の場合には電極が第1の薄膜層に、抵抗層が第2の薄膜
層に相当し、後者の場合には抵抗層が第1の薄膜層に、
電極が第2の薄膜層に相当することとなる。
Here, examples of the first thin film and the second thin film include those which are components of a piezoelectric vibrator, a capacitor, or a resistor. For example, in a piezoelectric vibrator or a capacitor, an insulator layer and an upper electrode layer are laminated on a lower electrode layer. In this case, for example, the lower electrode corresponds to the first thin film, and the insulator layer or the upper layer is formed. The electrode corresponds to the second thin film. On the other hand, in the case of a resistor, a resistance layer is formed on a pair of electrodes, or a pair of electrodes is formed at each of both ends of the resistance layer. Corresponds to the second thin film layer, and in the latter case, the resistance layer becomes the first thin film layer,
The electrode corresponds to the second thin film layer.

【0038】また、本発明の第2の側面に記載した技術
思想は、電子部品を製造する場合に限らず、たとえば回
路基板上に導体配線を形成する場合にも適用可能であ
る。つまり、貫通孔を有するマスクを基板上に固定した
状態で、貫通孔を介して薄膜材料を供給して、基板上に
薄膜を形成する方法の全般において、マスクとして、こ
のマスクの第1面から凹入するとともに、貫通孔よりも
大径で、当該貫通孔と連通する凹部を有するものを用
い、かつ、マスクの第1面が基板に接触した状態でマス
クを固定すれば、基板の損傷を回避しつつ薄膜を形成す
ることができるといった効果を享受することができる。
Further, the technical idea described in the second aspect of the present invention is not limited to the case where an electronic component is manufactured, but is also applicable to a case where a conductor wiring is formed on a circuit board, for example. That is, in a state where a mask having a through hole is fixed on a substrate, a thin film material is supplied through the through hole to form a thin film on the substrate. If a mask that has a recess and is larger in diameter than the through hole and has a recess communicating with the through hole is used, and the mask is fixed with the first surface of the mask in contact with the substrate, damage to the substrate may occur. The effect of being able to form a thin film while avoiding it can be enjoyed.

【0039】[0039]

【発明の実施の形態】以下、本発明の好ましい実施の形
態について、図面を参照して具体的に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the drawings.

【0040】本発明に係る電子部品の製造方法では、マ
スクを利用して、基板上に複数の薄膜層を形成する工程
を含んでいる。
The method for manufacturing an electronic component according to the present invention includes a step of forming a plurality of thin film layers on a substrate using a mask.

【0041】マスクとしては、図1、図4、図7
(e)、図8、図10ないし図12、および図14
(a)に示した形態のものが挙げられる。これらのマス
クM1〜M8の平面視形状は、薄膜を形成すべき基板の
平面視形状に対応しており、たとえば基板がウエハなど
のように平面視円形状の場合には、図15に示したよう
に平面視円形状とされる。そして、各マスクM1〜M8
の周縁部には、十字状のアライメントマーク10Ab〜
10Hbが形成されている。
FIGS. 1, 4 and 7 show the masks.
(E), FIGS. 8, 10 to 12, and 14
The form shown in (a) is mentioned. The planar shape of these masks M1 to M8 corresponds to the planar shape of the substrate on which the thin film is to be formed. For example, when the substrate is a circular shape in plan view such as a wafer, it is shown in FIG. Thus, it is formed in a circular shape in plan view. Then, each of the masks M1 to M8
On the periphery of the cross-shaped alignment mark 10Ab ~
10 Hb is formed.

【0042】なお、図1、図4、図7(e)および図8
に示したマスクM1,M2,M3,M4は、窓10A
a,10Ba,10Ca,10Daが1つだけ図示さ
れ、図10ないし図12に示したマスクM1〜M8は3
つの窓10E,10F,10Gが図示されている。しか
しながら、実際のマスクM5〜M7には、さらに多数の
窓10A,10B,10Cが形成されている場合もあ
る、図面上ではそれを簡略化して描いている。
FIGS. 1, 4, 7 (e) and 8
The masks M1, M2, M3 and M4 shown in FIG.
a, 10Ba, 10Ca, and 10Da, and only one of the masks M1 to M8 shown in FIGS.
Two windows 10E, 10F, 10G are shown. However, in actual masks M5 to M7, a larger number of windows 10A, 10B, and 10C may be formed, and these are illustrated in a simplified manner in the drawings.

【0043】図1に示したマスクM1は、シリコンから
なる基板1Aに対して貫通孔としての窓10Aa、およ
び追加の貫通孔としての窓10Abが形成されたもので
ある。窓10Aaは、電子部品を構成する薄膜を基板に
形成するためのものであり、たとえば矩形状や円形状な
どの平面視形態を有している。一方、窓10Abは、基
板にアライメントマークを形成するためのものであり、
たとえば平面視十字状の形態を有している。
The mask M1 shown in FIG. 1 is obtained by forming a window 10Aa as a through hole and a window 10Ab as an additional through hole in a substrate 1A made of silicon. The window 10Aa is for forming a thin film constituting an electronic component on a substrate, and has a plan view form such as a rectangular shape or a circular shape. On the other hand, the window 10Ab is for forming an alignment mark on the substrate,
For example, it has a cross shape in plan view.

【0044】シリコン基板1Aの第1面11Aおよび第
2面12Aは、(100)カット面とされている。窓1
0Aa,10Abは、シリコン基板1Aの第1面11A
における開口13Aa,13Abの面積が第2面12A
における開口14Aa,14Abの面積よりも大きくさ
れており、テーパ状の形態を有している。これらの窓1
0Aa,10Abは、その内面15Aa,15Abが
(111)面である傾斜面とされている。窓10Aa,
10Abの断面形態においては、内面15Aa,15A
bの斜角度は、第2面12Aに対して55°とされてい
る。
The first surface 11A and the second surface 12A of the silicon substrate 1A are (100) cut surfaces. Window 1
0Aa and 10Ab are the first surface 11A of the silicon substrate 1A.
Of the openings 13Aa and 13Ab in the second surface 12A
Are larger than the areas of the openings 14Aa and 14Ab in the first embodiment, and have a tapered shape. These windows 1
0Aa and 10Ab are inclined surfaces whose inner surfaces 15Aa and 15Ab are (111) planes. Window 10Aa,
In the cross-sectional form of 10Ab, the inner surfaces 15Aa, 15A
The oblique angle of b is 55 ° with respect to the second surface 12A.

【0045】このようなマスクM1では、図2(a)お
よび(b)に示した工程を経て薄膜18A,19Aが形
成される。まず、図2(a)に示したように、薄膜を形
成すべき基板16Aの一面17Aに、その第1面11A
が接触するようにしてマスクM1を仮止する。この状態
においてスパッタリングや蒸着などの手法により窓部1
0Aa,10Abを介して薄膜材料を供給した後、図2
(b)に示したようにマスクM1を除去することにより
基板16Aの一面17A上に、周縁部の厚みが中央部よ
りも小さな薄膜18A,19Aが形成される。
In such a mask M1, the thin films 18A and 19A are formed through the steps shown in FIGS. 2A and 2B. First, as shown in FIG. 2A, a first surface 11A is formed on one surface 17A of a substrate 16A on which a thin film is to be formed.
Are temporarily contacted to make the mask M1 contact. In this state, the window 1 is formed by a technique such as sputtering or vapor deposition.
After the thin film material is supplied through OAa and 10Ab, FIG.
As shown in (b), by removing the mask M1, thin films 18A and 19A having a smaller peripheral portion than the central portion are formed on one surface 17A of the substrate 16A.

【0046】このようなマスクM1では、薄膜18A,
19Aの側面が傾斜しているから、薄膜18A,19A
を損傷することなく基板16AからマスクM1を分離す
ることができるといった利点を享受できる。
In such a mask M1, the thin film 18A,
Since the side surface of 19A is inclined, the thin films 18A, 19A
The advantage that the mask M1 can be separated from the substrate 16A without damaging the substrate M can be enjoyed.

【0047】図1に示したマスクM1は、図3(a)〜
(e)に示した工程を経て製造される。
The mask M1 shown in FIG.
It is manufactured through the process shown in (e).

【0048】まず、図3(a)に示したように、厚みが
200μm程度、第1面11Aおよび第2面12Aが
(100)カット面とされたシリコン基板1Aを準備す
る。次いで、図3(b)に示したように、シリコン基板
1Aの第1面11Aおよび第2面12Aのそれぞれに、
厚みが1μm程度の熱酸化膜20A,21Aを形成す
る。これらの熱酸化膜20A,21Aは、シリコン基板
1Aを1050〜1150℃で6〜10時間ウエット酸
化し、シリコン基板1Aの表面11A,12Aを酸化し
て酸化シリコンとすることにより形成される。
First, as shown in FIG. 3A, a silicon substrate 1A having a thickness of about 200 μm and a (100) cut surface of the first surface 11A and the second surface 12A is prepared. Next, as shown in FIG. 3B, the first surface 11A and the second surface 12A of the silicon substrate 1A are
Thermal oxide films 20A and 21A having a thickness of about 1 μm are formed. These thermal oxide films 20A and 21A are formed by wet-oxidizing the silicon substrate 1A at 1050 to 1150 ° C. for 6 to 10 hours and oxidizing the surfaces 11A and 12A of the silicon substrate 1A to silicon oxide.

【0049】続いて、図3(c)に示すように、熱酸化
膜20Aの一面22Aにレジスト3Aを形成する。この
レジスト3Aは、公知のフォトリソグラフィにより形成
される。たとえば、レジスト3Aは、熱酸化膜20Aの
一面22Aに感光性樹脂により感光膜を形成した後に、
フォトマスクを介在させた状態で感光膜を露光し、ウエ
ットエッチングにより不要部分を除去することにより開
口部30Aa,30Abを有するものとして形成され
る。エッチング液としては、たとえば感光膜と熱酸化膜
20の双方を溶解するが、シリコンを溶解しないアルカ
リ性の現像液が使用される。もちろん、エッチング液と
して、フッ素酸を使用してもよい。その場合には、感光
膜が形成された側からのみエッチング処理を行えば、感
光膜における開口部30Aa,30Abに相当する部分
の除去と同時に、熱酸化膜20Aの一部も除去され、熱
酸化膜20Aも開口部23Aa,23Abを有するもの
となる。
Subsequently, as shown in FIG. 3C, a resist 3A is formed on one surface 22A of the thermal oxide film 20A. This resist 3A is formed by known photolithography. For example, the resist 3A is formed by forming a photosensitive film with a photosensitive resin on one surface 22A of the thermal oxide film 20A,
The photosensitive film is exposed with a photomask interposed, and unnecessary portions are removed by wet etching, thereby forming openings 30Aa and 30Ab. As the etchant, for example, an alkaline developer that dissolves both the photosensitive film and the thermal oxide film 20 but does not dissolve silicon is used. Of course, fluoric acid may be used as an etching solution. In this case, if the etching process is performed only from the side where the photosensitive film is formed, a portion of the thermal oxide film 20A is removed at the same time as the portions corresponding to the openings 30Aa and 30Ab in the photosensitive film are removed. The film 20A also has openings 23Aa and 23Ab.

【0050】次いで、図3(d)に示すように、シリコ
ン基板1Aに対して窓10Aa,10Abを形成する。
窓10Aa,10Abは、レジスト3Aをエッチング処
理により除去した後に、シリコン基板1Aの第1面11
Aにおける熱酸化膜20Aの開口部23Aa,23Ab
を介して露出する部分からエッチング処理することによ
り形成される。エッチング処理は、たとえばKOH水溶
液、EDP溶液、TMAH溶液を用いたウエットエッチ
ング(異方性エッチング)により行われる。
Next, as shown in FIG. 3D, windows 10Aa and 10Ab are formed in the silicon substrate 1A.
The windows 10Aa and 10Ab are formed on the first surface 11A of the silicon substrate 1A after the resist 3A is removed by etching.
A, openings 23Aa and 23Ab of thermal oxide film 20A in FIG.
Is formed by performing an etching process from a portion exposed through the substrate. The etching process is performed by, for example, wet etching (anisotropic etching) using a KOH aqueous solution, an EDP solution, or a TMAH solution.

【0051】シリコン結晶においては、(100)面に
対して、(111)面が55°の角度をもって傾斜して
おり、しかもウエットエッチングの場合には、(10
0)面のほうが(111)面よりもエッチング速度が速
い。その結果、(100)カット面をウエットエッチン
グした場合には、窓10Aa,10Abは、開口13A
a,13Abの面積が開口14Aa,14Abの面積よ
りも大きなテーパ状の形態とされ、その断面形態は、内
面15Aa,15Abが第2面12Aに対して55°の
角度をもって傾斜したものとされる。もちろん、レジス
ト3Aを除去せずに、シリコン基板1Aに対して窓10
Aa、10Abを形成してもよい。
In the silicon crystal, the (111) plane is inclined at an angle of 55 ° with respect to the (100) plane.
The (0) plane has a higher etching rate than the (111) plane. As a result, when the (100) cut surface is wet-etched, the windows 10Aa and 10Ab
a, 13Ab are tapered so that the area of each of the openings 14Aa, 14Ab is larger than the area of each of the openings 14Aa, 14Ab. . Of course, without removing the resist 3A, the window 10 with respect to the silicon substrate 1A.
Aa and 10Ab may be formed.

【0052】最後に、図3(e)に示すように熱酸化膜
20A,21Aを除去することにより、図1に示したよ
うなマスクM1が形成される。熱酸化膜20A,21A
の除去は、たとえばエッチング液としてフッ素酸を用い
たウエットエッチングにより行われる。
Finally, by removing the thermal oxide films 20A and 21A as shown in FIG. 3E, a mask M1 as shown in FIG. 1 is formed. Thermal oxide films 20A, 21A
Is removed by, for example, wet etching using fluorine acid as an etchant.

【0053】図4に示したマスクM2は、シリコンから
なる基板1Bに対して、電子部品を構成する薄膜を形成
するための貫通孔としての窓10Baと、基板にアラメ
ントマークを形成するための追加の貫通孔としての窓1
0Bbが形成されたものである。
The mask M2 shown in FIG. 4 has a window 10Ba as a through hole for forming a thin film constituting an electronic component and a substrate for forming an alignment mark on the substrate 1B made of silicon. Window 1 as additional through hole
0Bb is formed.

【0054】シリコン基板1Bの第1面11Bおよび第
2面12Bは、たとえば(100)カット面または(1
11)カット面とされている。窓10Ba,10Bb
は、シリコン基板1Bの第1面11Bにおける開口13
Ba,13Bbの面積と第2面12Bにおける開口14
Ba,14Bbの面積とが同一とされ、その内面15B
a,15Bbが直立面とされている。
The first surface 11B and the second surface 12B of the silicon substrate 1B are, for example, (100) cut surfaces or (1)
11) It is a cut surface. Windows 10Ba, 10Bb
Are openings 13 in the first surface 11B of the silicon substrate 1B.
Area of Ba, 13Bb and opening 14 in second surface 12B
Ba and 14Bb have the same area, and the inner surface 15B
a, 15Bb are erect surfaces.

【0055】このようなマスクM2では、図5(a)お
よび(b)に示した工程を経て薄膜が形成される。ま
ず、図5(a)に示したように、薄膜を形成すべき基板
16Bの一面17Bに、その第2面12Bが接触するよ
うにしてマスクM2を仮止めする。この状態においてス
パッタリングや蒸着などの手法により窓部10Ba,1
0Bbを介して基板に薄膜材料を供給した後、図5
(b)に示したようにマスクM2を除去することにより
基板16Bの一面17B上に、厚みの一様な薄膜18
B,19Bが形成される。
In such a mask M2, a thin film is formed through the steps shown in FIGS. 5A and 5B. First, as shown in FIG. 5A, the mask M2 is temporarily fixed such that the second surface 12B is in contact with one surface 17B of the substrate 16B on which a thin film is to be formed. In this state, the windows 10Ba, 1Ba are formed by a technique such as sputtering or vapor deposition.
After supplying the thin film material to the substrate through OBb, FIG.
As shown in (b), by removing the mask M2, a thin film 18 having a uniform thickness is formed on one surface 17B of the substrate 16B.
B and 19B are formed.

【0056】このようなマスクM2では、窓10Ba,
10Bbの内面13Ba,13Bbに接触した状態で薄
膜18B,19Bが形成されるから、薄膜18Aa,1
8Abを細幅や微細なピッチで精度良く形成できるとい
った利点を享受できる。
In such a mask M2, the windows 10Ba,
Since the thin films 18B, 19B are formed in contact with the inner surfaces 13Ba, 13Bb of 10Bb, the thin films 18Aa, 1B are formed.
The advantage that 8Ab can be formed with a narrow width and a fine pitch with high accuracy can be enjoyed.

【0057】このようにして使用されるマスクM2は、
図6(a)〜(d)に示した工程を経て製造される。
The mask M2 used in this manner is
It is manufactured through the steps shown in FIGS.

【0058】まず、図6(a)に示したように、厚みが
200μm程度、第1面11Bおよび第2面12Bが、
たとえば(100)カット面または(111)カット面
とされたシリコン基板1を準備する。次いで、図6
(b)に示したように、シリコン基板1Bの第1面11
Bにレジスト3Bを形成する。レジスト3Bには、たと
えば感光性樹脂により感光膜を形成した後に露光・現像
することにより開口部30Ba,30Bbを有するもの
として形成される。
First, as shown in FIG. 6A, the first surface 11B and the second surface 12B are about 200 μm thick.
For example, a silicon substrate 1 having a (100) cut surface or a (111) cut surface is prepared. Then, FIG.
As shown in (b), the first surface 11 of the silicon substrate 1B
A resist 3B is formed on B. The resist 3B is formed to have openings 30Ba and 30Bb by exposing and developing after forming a photosensitive film with a photosensitive resin, for example.

【0059】続いて、図6(c)に示すように、シリコ
ン基板1Bに対して窓10Ba,10Bbを形成する。
窓10Ba,10Bbは、シリコン基板1Bの第1面1
1Bにおけるレジスト3Bの開口部30Ba,30Bb
を介して露出する部分からエッチング処理することによ
り形成される。エッチング処理は、たとえば酸素ガスを
用いたRIE(反応性イオンエッチング)などのドライ
エッチング(等方性エッチング)により行われる。その
結果、基板1Bのカット面が(100)であるか(11
1)であるかを問わず、窓10Ba,10Bbは、開口
13Ba,13Bbの面積が開口14Ba,14Bbの
面積とが同一のものとして形成される。
Subsequently, as shown in FIG. 6C, windows 10Ba and 10Bb are formed in the silicon substrate 1B.
The windows 10Ba and 10Bb correspond to the first surface 1 of the silicon substrate 1B.
Openings 30Ba, 30Bb of resist 3B in 1B
Is formed by performing an etching process from a portion exposed through the substrate. The etching process is performed by dry etching (isotropic etching) such as RIE (reactive ion etching) using oxygen gas. As a result, whether the cut surface of the substrate 1B is (100) (11
Regardless of 1), the windows 10Ba, 10Bb are formed such that the areas of the openings 13Ba, 13Bb are the same as the areas of the openings 14Ba, 14Bb.

【0060】最後に、図6(d)に示すように、レジス
ト3Bを除去することにより、図4に示したようなマス
クM2が形成される。レジスト3Bの除去は、たとえば
エッチング液として剥離液−106(東京応化製)を用
いたウエットエッチングにより行われる。
Finally, as shown in FIG. 6D, by removing the resist 3B, a mask M2 as shown in FIG. 4 is formed. The removal of the resist 3B is performed by, for example, wet etching using a stripping solution-106 (manufactured by Tokyo Ohka) as an etching solution.

【0061】図4に示したマスクM2と同様な形態を有
するマスクM4は、図7(a)〜(e)を参照して次に
説明するように、感光性ガラスからなる基板から形成す
ることもできる。
The mask M4 having the same form as the mask M2 shown in FIG. 4 is formed from a substrate made of photosensitive glass as described below with reference to FIGS. 7A to 7E. Can also.

【0062】まず、図7(a)に示したように、感光性
ガラス材料により、厚みが200μm程度に形成された
基板1Cを準備する。感光性ガラス材料としては、たと
えばネガ型のものが使用される。
First, as shown in FIG. 7A, a substrate 1C having a thickness of about 200 μm made of a photosensitive glass material is prepared. As the photosensitive glass material, for example, a negative type is used.

【0063】次に、図7(b)に示したように、基板1
Cの第1面11Cにレクチル(フォトマスク)3Cを載
置する。このレクチル3Cは、基板1Cにおける窓10
Ca,10Cb(図7(e)参照) を形成すべき領域
が紫外線透過領域3Ca,3Cbとされ、それ以外の部
分が紫外線不透過領域3Ccとされたものであり、その
厚みは500μm程度とされている。
Next, as shown in FIG.
A reticle (photomask) 3C is placed on the first surface 11C of C. The reticle 3C is connected to the window 10 in the substrate 1C.
The regions where Ca, 10Cb (see FIG. 7 (e)) are to be formed are the ultraviolet transmitting regions 3Ca, 3Cb, and the other portions are the ultraviolet non-transmitting regions 3Cc, and the thickness thereof is about 500 μm. ing.

【0064】続いて、図7(c)に示したように、レク
チル3Cを介して、基板1Cに紫外線を照射する。レク
チル3Cには、紫外線透過領域3Ca,3Cbと紫外線
不透過領域3Ccとが設けられているから、紫外線透過
領域3Ca,3Cbを透過した紫外線のみが基板3Cに
照射され、基板1Cにおける紫外線照射領域19Ca,
19Cbに選択的に潜像が形成される。引き続き、たと
えば580℃程度で基板1Cを加熱して、紫外線照射領
域19Ca,19Cbを結晶化させ、酸に溶けやすい状
態とする。
Subsequently, as shown in FIG. 7C, the substrate 1C is irradiated with ultraviolet rays via the reticle 3C. Since the reticle 3C is provided with the ultraviolet ray transmitting areas 3Ca, 3Cb and the ultraviolet ray non-transmitting area 3Cc, only the ultraviolet ray transmitted through the ultraviolet ray transmitting areas 3Ca, 3Cb is irradiated on the substrate 3C, and the ultraviolet ray irradiation area 19Ca on the substrate 1C. ,
A latent image is selectively formed on 19Cb. Subsequently, the substrate 1C is heated, for example, at about 580 ° C. to crystallize the ultraviolet irradiation regions 19Ca and 19Cb, so that the ultraviolet irradiation regions 19Ca and 19Cb are easily dissolved in acid.

【0065】次いで、図7(d)に示したように、レク
チル3Cを介さずに、基板1に対して直接的に紫外線を
照射することにより、紫外線照射領域19Ca,19C
b以外の部分19Ccについては、加熱により結晶化し
易い状態としておく。
Next, as shown in FIG. 7 (d), the substrate 1 is directly irradiated with ultraviolet rays without passing through the reticle 3C, so that the ultraviolet irradiation areas 19Ca, 19C
The portion 19Cc other than b is in a state where it is easily crystallized by heating.

【0066】最後に、図7(e)に示したように、基板
1Cにおける紫外線照射領域19Ca,19Cbを希硝
酸などにより溶解除去して窓10Cを形成した後、基板
1Cを850℃程度で加熱して全体を結晶化させて物理
的な安定な状態とする。
Finally, as shown in FIG. 7E, after the windows 10C are formed by dissolving and removing the ultraviolet irradiation regions 19Ca and 19Cb in the substrate 1C with dilute nitric acid or the like, the substrate 1C is heated at about 850 ° C. Then, the whole is crystallized to be in a physically stable state.

【0067】図8に示したマスクM4は、シリコン基板
1Dの第1面11Dに開口13Da,13Dbを有する
とともにその内面が傾斜面とされたの第1窓部10D
c,10Deと第2面12Dに開口14Da,14Db
を有するとともにその内面が直立面とされた第2窓部1
0Dd,10fとが連通した窓10Da,10Dbを有
している。つまり、これらの窓10Da,10Dbは、
図1のマスクM1の窓10Aa,10Abと図4のマス
クM2の窓10Ba,10Bbとが連通した形態を有し
ている。
The mask M4 shown in FIG. 8 has openings 13Da and 13Db in the first surface 11D of the silicon substrate 1D and the first window portion 10D having an inclined inner surface.
c, 10De and openings 14Da, 14Db in the second surface 12D
Second window portion 1 having a vertical surface
It has windows 10Da and 10Db communicating with 0Dd and 10f. That is, these windows 10Da and 10Db are
This has a form in which the windows 10Aa and 10Ab of the mask M1 in FIG. 1 communicate with the windows 10Ba and 10Bb of the mask M2 in FIG.

【0068】このようなマスクM4は、図9(a)〜
(e)に示した工程を経て製造される。
Such a mask M4 is shown in FIGS.
It is manufactured through the process shown in (e).

【0069】まず、図9(a)に示したように、たとえ
ば厚みが200μm程度、第1面11Dおよび第2面1
2Dが(100)カット面とされたシリコン基板1Dに
対して、その第1面11Dおよび第2面12Dに熱酸化
膜20D,21Dを形成する。次いで、図9(b)に示
したように、これらの熱酸化膜20D,21Dに開口部
23Da,23Db,24Da,24Dbを形成する。
このような熱酸化膜20D,21Dおよび開口部23D
a,23Db,24Da,24Dbは、たとえば図3
(c)を参照して説明した場合と同様にして形成するこ
とができる。
First, as shown in FIG. 9A, for example, the first surface 11D and the second surface 1 have a thickness of about 200 μm.
Thermal oxide films 20D and 21D are formed on a first surface 11D and a second surface 12D of a silicon substrate 1D whose 2D is a (100) cut surface. Next, as shown in FIG. 9B, openings 23Da, 23Db, 24Da, and 24Db are formed in these thermal oxide films 20D and 21D.
Such thermal oxide films 20D, 21D and opening 23D
a, 23Db, 24Da and 24Db are shown in FIG.
It can be formed in the same manner as described with reference to FIG.

【0070】続いて、図9(c)に示すように、シリコ
ン基板1Dに対して第2窓部10Dd,10Dfを形成
する。第2窓部10Dd,10Dfは、シリコン基板1
Dの第2面12Dにおける熱酸化膜21Dの開口部24
Da,24Dbを介して露出する部分からエッチング処
理(等方性エッチング)することにより形成される。エ
ッチング処理は、たとえば図4に示したマスクM2の窓
10Ba,10Bbと同様に、酸素ガスを用いたRIE
(反応性イオンエッチング)などのドライエッチング
(等方性エッチング)により行われる。
Subsequently, as shown in FIG. 9C, second windows 10Dd and 10Df are formed in the silicon substrate 1D. The second windows 10Dd and 10Df are connected to the silicon substrate 1
Opening 24 of thermal oxide film 21D on second surface 12D of D
It is formed by performing an etching process (isotropic etching) from a portion exposed through Da and 24Db. The etching process is performed, for example, by RIE using an oxygen gas, similarly to the windows 10Ba and 10Bb of the mask M2 shown in FIG.
This is performed by dry etching (isotropic etching) such as (reactive ion etching).

【0071】次いで、図9(d)に示すように、シリコ
ン基板1Dに対して第1窓部10Dc,10Deを形成
し、窓10Da,10Dbの全体を形成する。第1窓部
10Dc,10Deは、シリコン基板1Dの第1面11
Dにおける熱酸化膜20Dの開口部23Da,23Db
を介して露出する部分からエッチング処理(異方性エッ
チング)することにより形成される。エッチング処理
は、たとえばKOH水溶液を用いたウエットエッチング
により行われる。上述したように、(100)カット面
を有するシリコン単結晶からなるシリコン基板1Dをウ
エットエッチングした場合には、その内面が傾斜面とさ
れる。
Next, as shown in FIG. 9D, first windows 10Dc and 10De are formed on the silicon substrate 1D, and the entire windows 10Da and 10Db are formed. The first windows 10Dc and 10De are connected to the first surface 11 of the silicon substrate 1D.
D, openings 23Da and 23Db of thermal oxide film 20D
Is formed by performing an etching process (anisotropic etching) from a portion exposed through the substrate. The etching process is performed by, for example, wet etching using a KOH aqueous solution. As described above, when a silicon substrate 1D made of a silicon single crystal having a (100) cut plane is wet-etched, its inner surface is an inclined surface.

【0072】最後に、図9(e)に示すように、たとえ
ばフッ素酸などのエッチング液を用いたウエットエッチ
ングにより熱酸化膜20Dおよび21Dを除去すること
により、図8に示したようなマスクM4が形成される。
Finally, as shown in FIG. 9E, the thermal oxide films 20D and 21D are removed by wet etching using, for example, an etching solution such as fluoric acid to form a mask M4 as shown in FIG. Is formed.

【0073】なお、図8においては、第1窓部10D
c,10Deの深さと第2窓部10Dd,10Dfの深
さとが略同一とされているが、これらの窓部10Dc,
10Dd,10De,10Dfの深さが相違するものと
して窓10Da,Dbを形成してもよい。
In FIG. 8, the first window 10D
Although the depths of c and 10De are substantially the same as the depths of the second windows 10Dd and 10Df, these windows 10Dc and 10Df have the same depth.
Windows 10Da and Db may be formed as those having different depths of 10Dd, 10De and 10Df.

【0074】図10ないし図12に示したマスクM5〜
M7は、基部40の周縁部から厚み方向の突出するフラ
ンジ部41を有しており、第1面11E,11F,11
Gから凹入する凹部42が設けられたものとなってい
る。基部40には、第2面12E,12F,12Gに開
口14Ea,14Fa,14Ga,14Eb,14F
b,14Gbを有する複数の窓10Ea,10Eb,1
0Fa,10Fb,10Ga,10Gbが設けられてい
る。これらの窓10Ea〜10Ga,10Eb〜10G
bは、基部40の第1面11E〜11Gの開口13Ea
〜13Ga,13Eb〜13Gbを介して凹部42と連
通している。
The masks M5 to M5 shown in FIGS.
M7 has a flange portion 41 protruding in the thickness direction from the peripheral portion of the base portion 40, and the first surfaces 11E, 11F, 11
A concave portion 42 which is recessed from G is provided. The base 40 has openings 14Ea, 14Fa, 14Ga, 14Eb, and 14F in the second surfaces 12E, 12F, and 12G.
b, a plurality of windows 10Ea, 10Eb, 1 having 14Gb
0Fa, 10Fb, 10Ga, and 10Gb are provided. These windows 10Ea to 10Ga, 10Eb to 10G
b is an opening 13Ea of the first surface 11E to 11G of the base 40.
To 13Ga, 13Eb to 13Gb and communicate with the recess 42.

【0075】後述するように、薄膜を形成する際にマス
クM5〜M7を基板上に載置する場合には、凹部42の
開口43が当該基板に面するようにすれば、マスクM5
〜M7は、フランジ部41のみが当該基板と接触するこ
ととなる。そのため、これらのマスクM5〜M7により
形成される薄膜は、マスクM5〜M7の全体を基板に接
触させる場合に比べて薄膜の形成精度は劣るが、マスク
M5〜M7の基部40が基板と接触しない分だけ、基板
の損傷を抑制することができる。また、圧電薄膜振動子
を形成する場合のように複数の薄膜を積層形成する際に
は、複数種類のマスクを使用することがある。この場合
に、2番目以降に使用されるマスクとして図10〜図1
2に示したようなマスクM5〜M7を使用すれば、マス
クM5〜M7がその周縁部(フランジ部41)のみが基
板と接触するから、先に形成された薄膜を損傷を抑制す
ることができる。このような利点は、マスクM5〜M7
を接着剤を介して基板に固定する場合であっても享受で
きる。
As will be described later, when the masks M5 to M7 are mounted on the substrate when forming the thin film, the mask M5 can be formed by making the opening 43 of the concave portion 42 face the substrate.
As for M7, only the flange portion 41 comes into contact with the substrate. Therefore, the thin film formed by these masks M5 to M7 is inferior to the case where the entirety of the masks M5 to M7 is in contact with the substrate, but the base 40 of the masks M5 to M7 does not contact the substrate. The damage of the substrate can be suppressed by the amount. Further, when a plurality of thin films are formed by lamination as in the case of forming a piezoelectric thin film vibrator, a plurality of types of masks may be used. In this case, as masks to be used after the second, FIGS.
If the masks M5 to M7 as shown in FIG. 2 are used, only the peripheral portions (flange portions 41) of the masks M5 to M7 are in contact with the substrate, so that damage to the previously formed thin film can be suppressed. . Such an advantage is obtained by using the masks M5 to M7.
Can be enjoyed even when it is fixed to a substrate via an adhesive.

【0076】これらの図に示したマスクM5〜M7は、
図13に示したようにシリコン基板1E,1F,1Gを
エッチング処理して凹部42を形成した後は、図10の
マスクM5については図3(a)〜(e)を参照して説
明したマスクM1の形成方法と同様な工程を経て、図1
1のマスクM6については図6(a)〜(d)を参照し
て説明したマスクM2の形成方法と同様な工程を経て、
図12のマスクM7については図9(a)〜(e)を参
照して説明したマスクM4の形成方法と同様な工程を経
て形成される。
The masks M5 to M7 shown in these figures are:
After the recesses 42 are formed by etching the silicon substrates 1E, 1F, and 1G as shown in FIG. 13, the mask M5 of FIG. 10 is the same as that described with reference to FIGS. 3A to 3E. Through the same steps as the method of forming M1, FIG.
The first mask M6 goes through the same steps as the method of forming the mask M2 described with reference to FIGS.
The mask M7 of FIG. 12 is formed through the same steps as the method of forming the mask M4 described with reference to FIGS. 9A to 9E.

【0077】もちろん、マスクとしては、図1に示した
マスクM1の窓10Aa、図4に示したマスクM2の窓
10Ba、および図8に示したマスクM4の窓10Da
のうちの2種類以上の窓10Aa,10Ba,10Da
を組み合わせたものを使用してもよい。
Of course, as the mask, the window 10Aa of the mask M1 shown in FIG. 1, the window 10Ba of the mask M2 shown in FIG. 4, and the window 10Da of the mask M4 shown in FIG.
Windows 10Aa, 10Ba, 10Da of two or more of
May be used in combination.

【0078】また、図14(a)に示したように、図1
0ないし図12に示したような凹部40が形成されたマ
スクM5〜M7と、図1、図4あるいは図8に示したよ
うに凹部が形成されていないマスクM1〜M3とを複合
したようなマスクM8であってもよい。つまり、マスク
M8は、凹部42Hを介して基板を覆うことのできる部
分と、基板に接触する部分とを有しており、それぞれの
部分に窓10Ha,10Hb,10Hcが形成されたも
のである。このようなマスクM8では、たとえば図14
(b)に示したように基板16H上に、電子素子を構成
する薄膜17Hと、アライメントマーク18Hに加え
て、配線19Hを同時に形成することができる。電子素
子の薄膜17Hおよび配線19Hを含む回路基板(電子
部品)を形成する場合には、配線19Hを精度良くしか
も微細なパターンとして形成する必要性が高いが、電子
素子の薄膜17Hについて配線10Hほどの精度が要求
されない。このような場合にマスクM8を用いれば、電
子素子の薄膜17Hについては、凹部42Hが形成され
た部分により基板16Hの損傷を回避しつつも、配線1
9Hについては凹部42Hが形成されていない部分を接
触させた状態で薄膜を形成し、配線19Hを精度良く形
成することができる。
Further, as shown in FIG.
Masks M5 to M7 having recesses 40 as shown in FIGS. 0 to 12 combined with masks M1 to M3 having no recesses as shown in FIG. 1, FIG. 4 or FIG. The mask M8 may be used. That is, the mask M8 has a portion that can cover the substrate via the concave portion 42H and a portion that comes into contact with the substrate, and has windows 10Ha, 10Hb, and 10Hc formed in the respective portions. In such a mask M8, for example, FIG.
As shown in (b), the wiring 19H can be simultaneously formed on the substrate 16H in addition to the thin film 17H constituting the electronic element and the alignment mark 18H. In the case of forming a circuit board (electronic component) including the thin film 17H of the electronic element and the wiring 19H, it is necessary to form the wiring 19H with high accuracy and a fine pattern. Accuracy is not required. In such a case, if the mask M8 is used, the thin film 17H of the electronic element can be connected to the wiring 1 while preventing the substrate 16H from being damaged by the portion where the concave portion 42H is formed.
As for 9H, a thin film is formed in a state where the portions where the concave portions 42H are not formed are in contact with each other, and the wiring 19H can be formed with high accuracy.

【0079】次いで、図10に示したマスクM5と同様
な断面形態を有する窓10Ea,10Eb,10Ecを
備えた3種類のマスクM5a,M5b,M5cを使用す
る場合を例にとって、圧電薄膜振動子を製造する方法に
ついて図16(a)〜(e)を参照して説明する。な
お、図16に示したマスクM5a,M5b,M5cは、
説明の便宜上、窓10Ea,10Eb,10Ecが1つ
だけ設けられて1つの素子を形成可能とされており、基
板5としては、厚みが500μm程度の(100)カッ
ト面を有する単結晶のシリコン母材50の両面に、厚み
が500nm程度の酸化シリコン膜51,52が設けら
れたものが使用されるものとする。
Next, taking as an example the case where three types of masks M5a, M5b and M5c having windows 10Ea, 10Eb and 10Ec having the same sectional shape as the mask M5 shown in FIG. The manufacturing method will be described with reference to FIGS. The masks M5a, M5b, and M5c shown in FIG.
For convenience of explanation, only one window 10Ea, 10Eb, 10Ec is provided so that one element can be formed. As the substrate 5, a single-crystal silicon mother substrate having a (100) cut surface with a thickness of about 500 μm is used. It is assumed that a material having silicon oxide films 51 and 52 with a thickness of about 500 nm provided on both surfaces of the material 50 is used.

【0080】まず、図16(a)に示したように、基板
5上に第1のマスクM5aを仮止めした状態で下部電極
層60およびアライメントマーク70を形成する。
First, as shown in FIG. 16A, the lower electrode layer 60 and the alignment mark 70 are formed on the substrate 5 with the first mask M5a temporarily fixed.

【0081】第1のマスクM5aの仮止めは、たとえば
エポキシ系の接着剤などをマスクM5aのフランジ部4
1aと基板5との間に介在させることにより行われる。
この場合、基板5に対する第1のマスクM5aの位置決
めはラフであってもよい。
The first mask M5a is temporarily fixed by, for example, applying an epoxy-based adhesive or the like to the flange portion 4 of the mask M5a.
This is performed by interposing between the substrate 1 and the substrate 5.
In this case, the positioning of the first mask M5a with respect to the substrate 5 may be rough.

【0082】下部電極層60およびアライメントマーク
70は、真空中で行われるスパッタリング、蒸着、CV
Dなどの手法により、アルミニウム粒子をマスクM5a
の上方から供給することにより行われる。供給されたア
ルミニウム粒子の一部は、マスクM5aの窓10Ea,
10Ebを介して基板5の表面に達するため、基板5に
は、窓10Ea,10Ebの開口形状に応じたAl薄膜
として下部電極層60およびアライメントマーク70が
形成される。このとき、下部電極層60およびアライメ
ントマーク70の厚みは100nm程度とされる。
The lower electrode layer 60 and the alignment mark 70 are formed by sputtering, evaporation, CV
D, etc., using aluminum particles as a mask M5a
Is performed by supplying from above. Some of the supplied aluminum particles are supplied to the windows 10Ea and 10Ea of the mask M5a.
In order to reach the surface of the substrate 5 through 10Eb, the lower electrode layer 60 and the alignment mark 70 are formed on the substrate 5 as an Al thin film corresponding to the opening shapes of the windows 10Ea and 10Eb. At this time, the thickness of the lower electrode layer 60 and the alignment mark 70 is about 100 nm.

【0083】下部電極層60のおよびアライメントマー
ク70の形成が終了した後は、IPAなどの有機溶剤に
より熱可塑性接着剤を溶解して基板5から第1のマスク
M5aを分離する。第1のマスクM5aには、Al膜が
形成されているが、これを塩酸水溶液などにより除去す
れば、第1のマスクM5aは再使用することができる。
After the formation of the lower electrode layer 60 and the alignment marks 70 is completed, the first mask M5a is separated from the substrate 5 by dissolving the thermoplastic adhesive with an organic solvent such as IPA. Although an Al film is formed on the first mask M5a, the first mask M5a can be reused by removing the Al film with an aqueous hydrochloric acid solution or the like.

【0084】次いで、図16(b)に示したように第2
のマスクM5bを仮止めした後、圧電層61および追加
のアライメントマーク71を形成する。この第2のマス
クM5bの窓10Ea′は、第1のマスクM5bの窓1
0Eaとはその形成位置の異なっており、下部電極層6
0に対して、その一部が重なるように圧電層61を形成
することができるようになっている。
Next, as shown in FIG.
After the mask M5b is temporarily fixed, a piezoelectric layer 61 and additional alignment marks 71 are formed. The window 10Ea 'of the second mask M5b is connected to the window 1 of the first mask M5b.
0Ea is different from the formation position of the lower electrode layer 6.
The piezoelectric layer 61 can be formed so that a part of the piezoelectric layer 61 is overlapped with zero.

【0085】第2のマスクM5bの仮止めは、第2のマ
スクM5bのアライメントマークとしての窓10Eb′
を、基板5のアライメントマーク70と位置合わせした
後に、第1のマスクM5aと同様にして基板5と第2の
マスクM5bのフランジ部41bとの間に熱可塑性接着
剤を介在させることにより行われる。第2のスクM5b
の窓(アライメントマーク)10Eb′と基板5のアラ
イメントマーク70と位置合わせは、赤外線顕微鏡によ
り、これらの位置を確認しつつ行われる。
The temporary fixing of the second mask M5b is performed by using the window 10Eb 'as an alignment mark of the second mask M5b.
Is performed by interposing a thermoplastic adhesive between the substrate 5 and the flange portion 41b of the second mask M5b in the same manner as the first mask M5a after the alignment with the alignment mark 70 of the substrate 5. . Second disc M5b
The alignment of the window (alignment mark) 10Eb 'with the alignment mark 70 of the substrate 5 is performed by confirming these positions with an infrared microscope.

【0086】なお、マスクとして感光性ガラスにより形
成したものを使用する場合には、ウエハに対するマスク
の位置決めは、光学顕微鏡を用いて行ってもよい。
When a mask formed of photosensitive glass is used, the positioning of the mask with respect to the wafer may be performed using an optical microscope.

【0087】圧電層61および追加のアライメントマー
ク71の形成は、たとえばスパッタリングにより第2の
マスクM5bの上方からZnO粒子を供給することによ
り行われる。供給されたZnO粒子の一部は、マスクM
5bの窓10Ea′,10Eb′から基板5の表面に達
するため、基板5には、窓10Ea′,10Eb′の開
口形状に応じたZnO薄膜として圧電層61および追加
のアライメントマーク72が形成される。このとき、圧
電層61および追加のアライメントマーク72の厚み
は、たとえば1μm程度とされる。
The piezoelectric layer 61 and the additional alignment mark 71 are formed by supplying ZnO particles from above the second mask M5b by, for example, sputtering. A part of the supplied ZnO particles is
In order to reach the surface of the substrate 5 from the windows 10Ea 'and 10Eb' of the substrate 5b, a piezoelectric layer 61 and an additional alignment mark 72 are formed on the substrate 5 as a ZnO thin film corresponding to the opening shape of the windows 10Ea 'and 10Eb'. . At this time, the thicknesses of the piezoelectric layer 61 and the additional alignment mark 72 are, for example, about 1 μm.

【0088】なお、第2のマスクM5bとしては、窓1
0Eb′を設ける代わりに、インクなどによりウエハの
アライメントマーク70に対応したマークを施したもの
を使用してもよい。その場合には、追加のアライメント
マークが形成されない。
The second mask M5b includes the window 1
Instead of providing 0Eb ', a wafer provided with a mark corresponding to the alignment mark 70 of the wafer with ink or the like may be used. In that case, no additional alignment mark is formed.

【0089】圧電層61および追加のアライメントマー
ク71の形成が終了した後は、IPAなどの有機溶剤に
より熱可塑性接着剤を溶解してウエハ6から第2のマス
クM5bを分離する。第2のマスクM5bには、ZnO
膜が形成されているが、これを酢酸水溶液などにより除
去すれば、第2のマスクM5bは再使用することができ
る。
After the formation of the piezoelectric layer 61 and the additional alignment mark 71 is completed, the second mask M5b is separated from the wafer 6 by dissolving the thermoplastic adhesive with an organic solvent such as IPA. The second mask M5b has ZnO
Although a film is formed, the second mask M5b can be reused by removing it with an acetic acid aqueous solution or the like.

【0090】続いて、図16(c)に示したように、第
1のマスクM5aとは窓10Ea″,10Eb″の形成
位置の異なる第3のマスクM5cをウエハ6に対して仮
止めした後、上部電極62を形成する。第3のマスクM
5cを仮止めは、第2のスクM5bの仮止めと同様にし
て行われ、上部電極62の形成は、下部電極60と同様
にスパッタリングなどによりAl薄膜を形成することに
より行われる。
Subsequently, as shown in FIG. 16 (c), after the third mask M5c having different windows 10Ea ″ and 10Eb ″ from the first mask M5a is temporarily fixed to the wafer 6. , An upper electrode 62 is formed. Third mask M
The temporary fixing of 5c is performed in the same manner as the temporary fixing of the second mask M5b, and the formation of the upper electrode 62 is performed by forming an Al thin film by sputtering or the like as in the case of the lower electrode 60.

【0091】次いで、図16(d)に示したように、有
機溶剤などを用いて熱可塑性接着剤を溶解させて基板5
から第3のマスクM5cを分離した後、図16(e)に
示したように、下部電極60、圧電膜61および上部電
極62が重なる部分の直下にキャビティ73を形成す
る。このキャビティ73は、圧電薄膜素子の変形を容易
ならしめるために設けられる。
Next, as shown in FIG. 16D, a thermoplastic adhesive is dissolved using
After the third mask M5c is separated from the substrate, as shown in FIG. 16E, a cavity 73 is formed immediately below a portion where the lower electrode 60, the piezoelectric film 61, and the upper electrode 62 overlap. The cavity 73 is provided to facilitate deformation of the piezoelectric thin film element.

【0092】キャビティ73の形成は、フォトリソグラ
フィにより酸化膜52の一面52aにレジスト(図示
略)を形成した後にエッチング処理により酸化膜52の
一部を除去して開口部52bを形成し、さらに酸化膜5
2をマスクとしてシリコン母材50をエッチング処理す
ることにより行われる。
The cavity 73 is formed by forming a resist (not shown) on one surface 52a of the oxide film 52 by photolithography and then removing a part of the oxide film 52 by etching to form an opening 52b. Membrane 5
The etching is performed by etching the silicon base material 50 using the mask 2 as a mask.

【0093】なお、図15では、基板5から1個の圧電
薄膜振動子が形成される場合について説明したが、通常
は、基板としてのウエハから複数の圧電薄膜振動子が同
時に形成されるのであり、その場合には、最終的にウエ
ハをダイシングすることにより個々の圧電薄膜振動子が
得られる。
In FIG. 15, the case where one piezoelectric thin-film vibrator is formed from the substrate 5 has been described. However, usually, a plurality of piezoelectric thin-film vibrators are simultaneously formed from a wafer as a substrate. In that case, the individual piezoelectric thin film vibrators are finally obtained by dicing the wafer.

【0094】[付記] (付記1) 基板とは別体として形成され、かつ上記基
板上に薄膜を形成するための貫通孔を有する第1のマス
クを用いて上記基板上に第1の薄膜を形成する第1の薄
膜形成工程と、上記基板とは別体として形成され、かつ
上記基板上に薄膜を形成するための貫通孔が形成された
第2のマスクを用いて、上記第1の薄膜に少なくとも一
部が重なるように上記基板上に第2の薄膜を形成する第
2の薄膜形成工程と、を含む電子部品の製造方法であっ
て、上記第2のマスクは、上記基板のアライメントマー
クに対応した部位に形成されたアライメントマークをさ
らに有しており、上記第2の薄膜形成工程は、上記基板
のアライメントマークと上記第2のマスクのアライメン
トマークとを一致させ、上記基板に対して上記第2のマ
スクの位置決めする第1ステップと、上記基板に対して
上記第2のマスクを固定する第2ステップと、上記第2
のマスクの貫通孔を介して上記基板に薄膜材料を供給し
て、上記基板上に上記第2の薄膜を形成する第3ステッ
プと、を含んでいることを特徴とする、電子部品の製造
方法。 (付記2) 上記第1のマスクは、上記基板上にアライ
メントマークを形成するための追加の貫通孔をさらに有
しており、かつ、上記第1の薄膜形成工程は、上記第1
のマスクを上記基板上に固定する第1ステップと、上記
貫通孔および上記追加の貫通孔の双方を介して上記基板
に薄膜材料を供給して、上記基板上に上記第1の薄膜と
上記基板のアライメントマークを同時に形成する第2ス
テップと、を含んでいる、付記1に記載の電子部品の製
造方法。 (付記3) 上記第1のマスクおよび上記第2のマスク
のうちの少なくとも一方は、上記第1のマスクまたは上
記第2のマスクの第1面から凹入するとともに、上記第
1のマスクまたは上記第2のマスクの貫通孔よりも大径
で、上記第1のマスクまたは上記第2のマスクの貫通孔
と連通する凹部を有しており、かつ、上記第1の薄膜形
成工程の第1ステップまたは上記第2の薄膜形成工程の
第2ステップは、上記第1のマスクまたは上記第2のマ
スクの第1面が上記基板に接触するようにして、上記基
板上に上記第1のマスクまたは上記第2のマスクを配置
することにより行われる、付記1または2に記載の電子
部品の製造方法。 (付記4) 上記第1のマスクまたは上記第2マスクの
貫通孔は複数形成されているとともに、上記第1のマス
クまたは上記第2のマスクの凹部には当該複数の貫通孔
が連通している、付記3に記載の電子部品の製造方法。 (付記5) 上記第1のマスクまたは上記第2のマスク
の凹部は、基部の周縁部から上記基部の厚み方向に突出
するフランジ部を形成することにより設けられる、付記
3または4に記載の電子部品の製造方法。 (付記6) 上記第1のマスクまたは上記第2のマスク
のうちの少なくとも一方は、単結晶シリコンからなる、
付記1ないし5のいずれか1つに記載の電子部品の製造
方法。 (付記7) 上記第1のマスクまたは上記第2のマスク
のうちの少なくとも一方は、感光性ガラスからなる、付
記1ないし5のいずれか1つに記載の電子部品の製造方
法。 (付記8) 上記第1のマスクおよび上記第2のマスク
のうちの少なくとも一方の貫通孔は、(100)カット
面を有する単結晶シリコンからなる板状のマスク形成材
に対して、異方性エッチングを施すことにより、その内
面が傾斜面とされている、付記1ないし5のいずれか1
つに記載の電子部品の製造方法。 (付記9) 上記第1のマスクおよび上記第2のマスク
のうちの少なくとも一方の貫通孔は、マスク形成材に対
して等方性エッチングを施すことにより、その内面が直
立面とされている、付記1ないし5のいずれか1つに記
載の電子部品の製造方法。 (付記10) 上記第1のマスクおよび上記第2のマス
クのうちの少なくとも一方の貫通孔は、(100)カッ
ト面を有する単結晶シリコンからなる板状のマスク形成
材の第1面から行う異方性エッチングと、上記マスク形
成材の第2面から行う等方性エッチングとを併用するこ
とにより、その内面が傾斜面とされた第1部分と、その
内面が直立面とされた第2部分とが連通した形態とされ
る、付記1ないし5のいずれか1つに記載の電子部品の
製造方法。 (付記11) 貫通孔を有するとともに基板とは別体と
して形成された第1のマスクを上記基板上に固定した状
態で、上記基板上に第1の薄膜を形成する第1の薄膜形
成工程と、上記基板から上記第1のマスクを除去した後
に、貫通孔を有するとともに上記基板とは別体として形
成された第2のマスクを上記基板上に固定した状態で、
上記第1の薄膜に少なくとも一部が重なるように上記基
板上に第2の薄膜を形成する第2の薄膜形成工程と、を
含む電子部品の製造方法であって、上記第1のマスクお
よび上記第2のマスクのうちの少なくとも一方として、
上記第1のマスクまたは上記第2のマスクの第1面から
凹入するとともに、上記第1のマスクまたは上記第2の
マスクの貫通孔よりも大径で、上記第1のマスクまたは
上記第2のマスクの貫通孔と連通する凹部を有するもの
を用い、かつ、上記第1のマスクまたは上記第2のマス
クは、上記第1のマスクまたは上記第2のマスクの第1
面が上記基板に接触した状態で固定されることを特徴と
する、電子部品の製造方法。 (付記12) 上記第1の薄膜および上記第2の薄膜
は、圧電振動子、コンデンサ、あるいは抵抗の構成要素
である、付記1ないし11のいずれか1つに記載の電子
部品の製造方法。 (付記13) 貫通孔を有するとともに基板とは別体と
して形成されたマスクを上記基板上に固定した状態で、
上記貫通孔を介して薄膜材料を供給して、上記基板上に
薄膜を形成する方法であって、上記マスクとして、この
マスクの第1面から凹入するとともに、上記貫通孔より
も大径で、上記貫通孔と連通する凹部を有するものを用
い、かつ、上記マスクは、このマスクの第1面が上記基
板に接触した状態で固定されることを特徴とする、電子
部品の製造方法。
[Supplementary Note] (Supplementary Note 1) A first thin film is formed on the substrate by using a first mask formed separately from the substrate and having a through hole for forming a thin film on the substrate. A first thin film forming step of forming the first thin film by using a second mask formed separately from the substrate and having a through hole for forming a thin film on the substrate; A second thin film forming step of forming a second thin film on the substrate so as to at least partially overlap the substrate. Further comprising an alignment mark formed at a portion corresponding to the above, wherein the second thin film forming step aligns the alignment mark of the substrate with the alignment mark of the second mask, The second machine A first step of positioning a mask; a second step of fixing the second mask to the substrate;
Supplying a thin film material to the substrate through the through hole of the mask to form the second thin film on the substrate. . (Supplementary Note 2) The first mask further has an additional through hole for forming an alignment mark on the substrate, and the first thin film forming step includes the first thin film forming step.
Fixing the mask on the substrate, supplying thin film material to the substrate through both the through hole and the additional through hole, and forming the first thin film and the substrate on the substrate. 2. The method of manufacturing an electronic component according to claim 1, further comprising: forming a second alignment mark simultaneously. (Supplementary Note 3) At least one of the first mask and the second mask is recessed from the first surface of the first mask or the second mask, and the first mask or the second mask is A first step of the first thin film forming step, the recess having a larger diameter than the through hole of the second mask and communicating with the through hole of the first mask or the second mask; Alternatively, the second step of the second thin film forming step is such that the first surface of the first mask or the second mask is in contact with the substrate, and the first mask or the 3. The method of manufacturing an electronic component according to claim 1, wherein the method is performed by disposing a second mask. (Supplementary Note 4) A plurality of through holes of the first mask or the second mask are formed, and the plurality of through holes communicate with a concave portion of the first mask or the second mask. 3. The method for manufacturing an electronic component according to supplementary note 3. (Supplementary note 5) The electronic device according to Supplementary note 3 or 4, wherein the concave portion of the first mask or the second mask is provided by forming a flange portion protruding from a peripheral edge of the base in a thickness direction of the base. The method of manufacturing the part. (Supplementary Note 6) At least one of the first mask and the second mask is made of single-crystal silicon.
A method for manufacturing an electronic component according to any one of supplementary notes 1 to 5. (Supplementary Note 7) The method for manufacturing an electronic component according to any one of Supplementary Notes 1 to 5, wherein at least one of the first mask and the second mask is made of photosensitive glass. (Supplementary Note 8) At least one of the through holes of the first mask and the second mask is anisotropic with respect to a plate-shaped mask forming material made of single crystal silicon having a (100) cut surface. Any one of appendices 1 to 5, wherein the inner surface is formed as an inclined surface by performing the etching.
4. A method for manufacturing an electronic component according to any one of the above. (Supplementary Note 9) At least one of the through holes of the first mask and the second mask is subjected to isotropic etching with respect to a mask forming material, so that the inner surface is an upright surface. A method for manufacturing an electronic component according to any one of supplementary notes 1 to 5. (Supplementary Note 10) At least one of the through holes of the first mask and the second mask is formed from a first surface of a plate-shaped mask forming material made of single crystal silicon having a (100) cut surface. By using both isotropic etching and isotropic etching performed from the second surface of the mask forming material, a first portion whose inner surface is an inclined surface and a second portion whose inner surface is an upright surface 6. The method for manufacturing an electronic component according to any one of supplementary notes 1 to 5, wherein the electronic component is configured to communicate with the electronic component. (Supplementary Note 11) A first thin film forming step of forming a first thin film on the substrate in a state where a first mask having a through hole and formed separately from the substrate is fixed on the substrate. After removing the first mask from the substrate, a second mask having a through hole and formed separately from the substrate is fixed on the substrate,
A second thin film forming step of forming a second thin film on the substrate so that at least a part of the first thin film overlaps with the first thin film. As at least one of the second masks,
The first mask or the second mask is recessed from the first surface of the first mask or the second mask and has a diameter larger than the through hole of the first mask or the second mask. And a mask having a concave portion communicating with the through hole of the first mask, and the first mask or the second mask is a first mask of the first mask or the second mask.
A method for manufacturing an electronic component, wherein a surface is fixed in a state of being in contact with the substrate. (Supplementary Note 12) The method of manufacturing an electronic component according to any one of Supplementary Notes 1 to 11, wherein the first thin film and the second thin film are components of a piezoelectric vibrator, a capacitor, or a resistor. (Supplementary Note 13) With a mask having a through hole and formed separately from the substrate fixed on the substrate,
A method of forming a thin film on the substrate by supplying a thin film material through the through hole, wherein the mask is recessed from a first surface of the mask and has a larger diameter than the through hole. A method for manufacturing an electronic component, wherein a mask having a concave portion communicating with the through hole is used, and the mask is fixed with a first surface of the mask in contact with the substrate.

【0095】[0095]

【発明の効果】以上に説明したように、本発明では、複
数の薄膜層を積層する工程を含む電子部品の製造方法に
おいて、それらの薄膜層を、作業効率良く、基板や既に
形成された薄膜層を損傷することなく形成できるように
し、また既に形成された薄膜層に対して他の薄膜層を精
度良く積層形成する。
As described above, according to the present invention, in a method for manufacturing an electronic component including a step of laminating a plurality of thin film layers, the thin film layers are formed with good work efficiency on a substrate or a thin film already formed. A layer can be formed without damaging the layer, and another thin film layer is accurately laminated on the already formed thin film layer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る電子部品の製造方法において使用
されるマスクの第1の例を示す断面図である。
FIG. 1 is a cross-sectional view showing a first example of a mask used in a method of manufacturing an electronic component according to the present invention.

【図2】図1のマスクによる薄膜の形成方法を説明する
ための断面図である。
FIG. 2 is a cross-sectional view for explaining a method of forming a thin film using the mask of FIG.

【図3】図1のマスクの製造方法を説明するための断面
図である。
FIG. 3 is a cross-sectional view for explaining the method for manufacturing the mask in FIG.

【図4】本発明に係る電子部品の製造方法において使用
されるマスクの第2の例を示す断面図である。
FIG. 4 is a sectional view showing a second example of a mask used in the method for manufacturing an electronic component according to the present invention.

【図5】図4のマスクによる薄膜の形成方法を説明する
ための断面図である。
FIG. 5 is a cross-sectional view for explaining a method of forming a thin film using the mask of FIG.

【図6】図4のマスクの製造方法を説明するための断面
図である。
FIG. 6 is a cross-sectional view for explaining the method for manufacturing the mask in FIG.

【図7】本発明に係る電子部品の製造方法において使用
されるマスクの第3の例およびその製造方法を説明する
ための断面図である。
FIG. 7 is a sectional view illustrating a third example of a mask used in the method for manufacturing an electronic component according to the present invention and a method for manufacturing the mask.

【図8】本発明に係る電子部品の製造方法において使用
されるマスクの第4の例を示す断面図である。
FIG. 8 is a sectional view showing a fourth example of a mask used in the method for manufacturing an electronic component according to the present invention.

【図9】図8のマスクの製造方法を説明するための断面
図である。
FIG. 9 is a cross-sectional view for explaining the method for manufacturing the mask in FIG.

【図10】本発明に係る電子部品の製造方法において使
用されるマスクの第5の例を示す断面図である。
FIG. 10 is a sectional view showing a fifth example of a mask used in the method for manufacturing an electronic component according to the present invention.

【図11】本発明に係る電子部品の製造方法において使
用されるマスクの第6の例を示す断面図である。
FIG. 11 is a sectional view showing a sixth example of a mask used in the method for manufacturing an electronic component according to the present invention.

【図12】本発明に係る電子部品の製造方法において使
用されるマスクの第7の例を示す断面図である。
FIG. 12 is a sectional view showing a seventh example of a mask used in the method for manufacturing an electronic component according to the present invention.

【図13】図10ないし図12に示したマスクの製造方
法を説明するための断面図である。
FIG. 13 is a cross-sectional view for explaining a method of manufacturing the mask shown in FIGS. 10 to 12.

【図14】本発明に係る電子部品の製造方法において使
用されるマスクの第8の例およびそれを用いた薄膜の形
成方法を説明するための断面図である。
FIG. 14 is a cross-sectional view for explaining an eighth example of a mask used in the method for manufacturing an electronic component according to the present invention and a method for forming a thin film using the same.

【図15】マスクに形成されたアライメントマークを説
明するための平面図である。
FIG. 15 is a plan view illustrating an alignment mark formed on a mask.

【図16】図10を参照して説明した第5の例のマスク
に類似するマスクを用いて、圧電薄膜振動子の製造方法
を説明するための断面図である。
FIG. 16 is a cross-sectional view for explaining a method of manufacturing a piezoelectric thin-film vibrator using a mask similar to the mask of the fifth example described with reference to FIG.

【図17】従来の薄膜形成方法の第1の方法を説明する
ための断面図である。
FIG. 17 is a sectional view for explaining a first method of a conventional thin film forming method.

【図18】従来の薄膜形成方法の第2の方法を説明する
ための断面図である。
FIG. 18 is a cross-sectional view for explaining a second method of the conventional thin film forming method.

【図19】従来の薄膜形成方法の第3の方法を説明する
ための断面図である。
FIG. 19 is a cross-sectional view for explaining a third method of the conventional thin film forming method.

【符号の説明】[Explanation of symbols]

M1〜M8 マスク 10Aa〜10Ha 窓(貫通孔) 10Ab〜10Hb 窓(追加の貫通孔,アライメント
マーク) 16A,16B,16H 基板 18H アライメントマーク 5 基板 60 (圧電薄膜振動子の)下部電極層 61 (圧電薄膜振動子の)圧電層 62 (圧電薄膜振動子の)上部電極層 70 (基板の)アライメントマーク
M1 to M8 Mask 10Aa to 10Ha Window (through hole) 10Ab to 10Hb Window (additional through hole, alignment mark) 16A, 16B, 16H Substrate 18H Alignment mark 5 Substrate 60 (of piezoelectric thin film vibrator) Lower electrode layer 61 (piezoelectric) Piezoelectric layer 62 (of thin film oscillator) Upper electrode layer 70 (of piezoelectric thin film oscillator) 70 Alignment mark (of substrate)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮下 勉 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 2H097 KA02 KA12 KA26 KA28 LA20 5E032 BA11 BB01 BB13 CB01 CC10 5E082 AB03 BC40 EE05 FG03 KK01 MM13 MM21 MM26  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Tsutomu Miyashita 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture F-term in Fujitsu Limited (Reference) 2H097 KA02 KA12 KA26 KA28 LA20 5E032 BA11 BB01 BB13 CB01 CC10 5E082 AB03 BC40 EE05 FG03 KK01 MM13 MM21 MM26

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板とは別体として形成された第1のマ
スクを用いて上記基板上に第1の薄膜を形成する第1の
薄膜形成工程と、上記基板とは別体として形成された第
2のマスクを用いて、上記第1の薄膜に少なくとも一部
が重なるように上記基板上に第2の薄膜を形成する第2
の薄膜形成工程と、を含む電子部品の製造方法であっ
て、 上記第2のマスクは、上記基板のアライメントマークに
対応した部位に形成されたアライメントマークと、上記
第2の薄膜を形成するための貫通孔と、を有しており、 上記第2の薄膜形成工程は、上記基板のアライメントマ
ークと上記第2のマスクのアライメントマークとを一致
させ、上記基板に対して上記第2のマスクの位置決めす
る第1ステップと、上記基板に対して上記第2のマスク
を固定する第2ステップと、上記第2のマスクの貫通孔
を介して上記基板に薄膜材料を供給して、上記基板上に
上記第2の薄膜を形成する第3ステップと、を含んでい
ることを特徴とする、電子部品の製造方法。
A first thin film forming step of forming a first thin film on the substrate using a first mask formed separately from the substrate; and forming the first thin film on the first substrate separately from the substrate. Forming a second thin film on the substrate by using a second mask so that the second thin film at least partially overlaps the first thin film;
A second thin film forming step, wherein the second mask forms an alignment mark formed at a portion corresponding to the alignment mark on the substrate, and the second thin film. Wherein the second thin film forming step aligns the alignment mark of the substrate with the alignment mark of the second mask, and aligns the alignment mark of the second mask with the substrate. A first step of positioning, a second step of fixing the second mask with respect to the substrate, and supplying a thin film material to the substrate through a through hole of the second mask; A method of manufacturing an electronic component, comprising: a third step of forming the second thin film.
【請求項2】 上記第1のマスクは、上記基板上に上記
第1の薄膜を形成するための貫通孔と、上記基板上にア
ライメントマークを形成するための追加の貫通孔と、を
有しており、かつ、 上記第1の薄膜形成工程は、上記第1のマスクを上記基
板上に固定する第1ステップと、上記貫通孔および上記
追加の貫通孔の双方を介して上記基板上に薄膜材料を供
給して、上記基板上に上記第1の薄膜と上記アライメン
トマークを同時に形成する第2ステップと、を含んでい
る、請求項1に記載の電子部品の製造方法。
2. The first mask has a through-hole for forming the first thin film on the substrate and an additional through-hole for forming an alignment mark on the substrate. And the first thin film forming step includes: a first step of fixing the first mask on the substrate; and a thin film on the substrate through both the through hole and the additional through hole. 2. The method according to claim 1, further comprising: supplying a material to form the first thin film and the alignment mark on the substrate at the same time.
【請求項3】 上記第1のマスクおよび上記第2のマス
クのうちの少なくとも一方は、上記第1のマスクまたは
上記第2のマスクの第1面から凹入するとともに、上記
第1のマスクまたは上記第2のマスクの貫通孔よりも大
径で、上記第1のマスクまたは上記第2のマスクの貫通
孔と連通する凹部を有しており、かつ、 上記第1の薄膜形成工程の第1ステップまたは上記第2
の薄膜形成工程の第ス2テップは、上記第1のマスクま
たは上記第2のマスクの第1面が上記基板に接触するよ
うにして、上記基板上に上記第1のマスクまたは上記第
2のマスクを固定することにより行われる、請求項1ま
たは2に記載の電子部品の製造方法。
3. At least one of the first mask and the second mask is recessed from a first surface of the first mask or the second mask, and the first mask or the second mask is recessed from a first surface of the second mask. A recess having a larger diameter than the through hole of the second mask and communicating with the through hole of the first mask or the second mask, and a first thin film forming step of the first thin film forming step; Step or second above
The second step of the thin film forming step of the above is such that the first surface of the first mask or the second mask is formed on the substrate such that the first surface of the first mask or the second mask is in contact with the substrate. The method for manufacturing an electronic component according to claim 1, wherein the method is performed by fixing a mask.
【請求項4】 上記第1の薄膜および上記第2の薄膜
は、圧電振動子、コンデンサ、あるいは抵抗の構成要素
である、請求項1ないし3のいずれか1つに記載の電子
部品の製造方法。
4. The method for manufacturing an electronic component according to claim 1, wherein the first thin film and the second thin film are components of a piezoelectric vibrator, a capacitor, or a resistor. .
【請求項5】 基板とは別体として形成され、かつ貫通
孔を有する第1のマスクを上記基板上に固定した状態
で、上記基板上に第1の薄膜を形成する第1の薄膜形成
工程と、上記基板から上記第1のマスクを除去した後
に、上記基板とは別体として形成され、かつ貫通孔を有
する第2のマスクを上記基板上に固定した状態で、上記
第1の薄膜に少なくとも一部が重なるように上記基板上
に第2の薄膜を形成する第2の薄膜形成工程と、を含む
電子部品の製造方法であって、 上記第1のマスクおよび上記第2のマスクの少なくとも
一方として、上記第1のマスクまたは上記第2のマスク
の第1面から凹入するとともに、上記第1のマスクまた
は上記第2のマスクの貫通孔よりも大径で、上記第1の
マスクまたは上記第2のマスクの貫通孔と連通する凹部
を有するものを用い、かつ、 上記第1のマスクまたは上記第2のマスクは、上記第1
のマスクまたは上記第2のマスクの第1面が上記基板に
接触した状態で固定されることを特徴とする、電子部品
の製造方法。
5. A first thin film forming step of forming a first thin film on the substrate while fixing a first mask having a through hole formed separately from the substrate on the substrate. And removing the first mask from the substrate, and fixing the second mask, which is formed separately from the substrate and has a through hole, to the first thin film while fixing the second mask on the substrate. A second thin film forming step of forming a second thin film on the substrate so that at least a part thereof overlaps, wherein at least one of the first mask and the second mask is provided. On the other hand, the first mask or the second mask is recessed from the first surface of the first mask or the second mask and has a larger diameter than a through hole of the first mask or the second mask. Communicates with the through hole of the second mask With those having a recess that, and the first mask or the second mask, the first
The first surface of the mask or the second mask is fixed in contact with the substrate.
JP2001068215A 2001-03-12 2001-03-12 Method of manufacturing electronic part Withdrawn JP2002270410A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001068215A JP2002270410A (en) 2001-03-12 2001-03-12 Method of manufacturing electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001068215A JP2002270410A (en) 2001-03-12 2001-03-12 Method of manufacturing electronic part

Publications (1)

Publication Number Publication Date
JP2002270410A true JP2002270410A (en) 2002-09-20

Family

ID=18926438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001068215A Withdrawn JP2002270410A (en) 2001-03-12 2001-03-12 Method of manufacturing electronic part

Country Status (1)

Country Link
JP (1) JP2002270410A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067924A1 (en) * 2014-10-27 2016-05-06 株式会社村田製作所 Piezoelectric device and method for manufacturing piezoelectric device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067924A1 (en) * 2014-10-27 2016-05-06 株式会社村田製作所 Piezoelectric device and method for manufacturing piezoelectric device
US10924083B2 (en) 2014-10-27 2021-02-16 Murata Manufacturing Co., Ltd. Piezoelectric device and method for manufacturing piezoelectric device

Similar Documents

Publication Publication Date Title
US8156621B2 (en) Methods of producing piezoelectric vibrating devices
US6458494B2 (en) Etching method
JP2003037055A (en) Mask for manufacturing semiconductor device and method of manufacturing the same, and method of manufacturing semiconductor device
US20050013019A1 (en) Method of maintaining photolithographic precision alignment after wafer bonding process
US11952266B2 (en) Micro-device structures with etch holes
US6820525B2 (en) Precision Fiducial
JP2002270410A (en) Method of manufacturing electronic part
US20070128757A1 (en) Method for forming comb electrodes using self-alignment etching
WO2003063219A1 (en) Method for manufacturing electronic component
JP4109028B2 (en) Probe unit and manufacturing method thereof
JP4039036B2 (en) Alignment mark manufacturing method
JP2007152547A (en) Double-face etching method utilizing embedded aligning marks
JP2004214670A (en) Key alignment method of semiconductor device
JP2000173979A (en) Etching mask and method of forming fine pattern
JP2008137123A (en) Method for manufacturing micromachine, and micromachine
CN112466803B (en) Method for manufacturing semiconductor device
JP4994096B2 (en) Semiconductor device manufacturing method and semiconductor device using the same
JP2006229271A (en) Manufacturing method of vibrator device
US20230102578A1 (en) Method Of Manufacturing Vibration Element
JP2004320127A (en) Manufacturing method for thin film piezoelectric resonator, manufacturing apparatus for thin film piezoelectric resonator, thin film piezoelectric resonator and electronic component
US20230179164A1 (en) Method For Manufacturing Vibrator Element
EP3546072B1 (en) Method of manufacturing a sound transducer
JPH08176799A (en) Selective film forming mask and production thereof
KR0170938B1 (en) Method for patterning an optical protection system
JPH01274430A (en) Patterning method for film

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513