JP2002268911A - Development support device for electronic computer - Google Patents
Development support device for electronic computerInfo
- Publication number
- JP2002268911A JP2002268911A JP2001070605A JP2001070605A JP2002268911A JP 2002268911 A JP2002268911 A JP 2002268911A JP 2001070605 A JP2001070605 A JP 2001070605A JP 2001070605 A JP2001070605 A JP 2001070605A JP 2002268911 A JP2002268911 A JP 2002268911A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- development support
- computer
- support device
- target board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子計算機用開発
支援装置に関し、さらに詳しくは、オンチップデバッグ
と,リアルタイムトレースと,メモリエミュレーション
のそれぞれを効率よく行えるようにした電子計算機用開
発支援装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a development support device for a computer, and more particularly, to a development support device for a computer capable of efficiently performing on-chip debugging, real-time tracing, and memory emulation. .
【0002】[0002]
【従来の技術】−従来例1− 図5は、従来の電子計算機用開発支援装置の一例を含む
電子計算機システムを示す斜視図である。この電子計算
機システム500において、ターゲットボード501上
には、CPU(Central Processing Unit)ソケット5
02と,ROM(Read Only Memory)503と、RAM
(Random Access Memory)504と、図示しないI/O
(Input/Output)回路等とが実装されている。電子計算
機用開発支援装置51は、電子計算機用開発支援装置本
体52と,そこから導出されたケーブル53と,そのケ
ーブル53の端に取り付けられたCPUプローブ54と
を具備して構成されている。前記CPUプローブ54を
前記CPUソケット502に嵌入することで、前記ター
ゲットボード501と接続される。この種の電子計算機
用開発支援装置51は、CPUインサーキットエミュレ
ータ(in-circuit emulator)と呼ばれる。これによ
り、前記CPUソケット502に搭載されるべきCPU
の動作が前記電子計算機用開発支援装置51によりエミ
ュレート(emulate)され、前記ターゲットボード50
1の動作検証等が行われる。2. Description of the Related Art FIG. 5 is a perspective view showing an electronic computer system including an example of a conventional electronic computer development support apparatus. In this computer system 500, a CPU (Central Processing Unit) socket 5 is provided on a target board 501.
02, ROM (Read Only Memory) 503, and RAM
(Random Access Memory) 504 and I / O not shown
(Input / Output) circuit and the like are implemented. The computer aided development device 51 includes a computer aided development device main body 52, a cable 53 derived therefrom, and a CPU probe 54 attached to an end of the cable 53. By fitting the CPU probe 54 into the CPU socket 502, it is connected to the target board 501. This type of computer development support device 51 is called a CPU in-circuit emulator. Accordingly, the CPU to be mounted on the CPU socket 502
Is emulated by the computer development support device 51, and the target board 50 is emulated.
1 is verified.
【0003】−従来例2− 図6は、従来の電子計算機用開発支援装置の別の一例を
含む電子計算機システムを示す斜視図である。この電子
計算機システム600において、ターゲットボード60
1上には、CPU602と,ROMソケット603と,
RAM604と、図示しないI/O回路等が実装される
と共に、GND(グランド)端子と,NMI(Non Mask
able Interrupt;マスク不能性割り込み)端子と,リセ
ット端子とが設けられている。電子計算機用開発支援装
置61は、電子計算機用開発支援装置本体62と,そこ
から導出されたケーブル63と,そのケーブル63の端
に取り付けられたROMプローブ64とを具備して構成
されている。前記ROMプローブ64を前記ROMソケ
ット603に嵌入することで、前記ターゲットボード6
01と接続される。また、コントロールプローブ65を
前記ターゲットボード601上の各端子に接続すること
で、GNDレベルと,NMI信号と,リセット信号とが
前記ターゲットボード601に与えられる。この種の電
子計算機用開発支援装置61は、ROMインサーキット
デバッガ(in-circuit debugger)と呼ばれる。これに
より、前記ROMソケット603に搭載されるべきRO
Mの動作が前記電子計算機用開発支援装置61によりエ
ミュレートされ、プログラムのデバッグ(debug)等が
行われる。FIG. 6 is a perspective view showing an electronic computer system including another example of a conventional electronic computer development support apparatus. In this computer system 600, the target board 60
1, a CPU 602, a ROM socket 603,
A RAM 604, an I / O circuit (not shown) and the like are mounted, a GND (ground) terminal, and an NMI (Non Mask).
Able Interrupt (non-maskable interrupt) terminal and a reset terminal are provided. The electronic computer development support device 61 includes an electronic computer development support device main body 62, a cable 63 derived therefrom, and a ROM probe 64 attached to an end of the cable 63. By fitting the ROM probe 64 into the ROM socket 603, the target board 6
01 is connected. By connecting the control probe 65 to each terminal on the target board 601, a GND level, an NMI signal, and a reset signal are given to the target board 601. This type of computer development support device 61 is called a ROM in-circuit debugger. As a result, the RO to be mounted on the ROM socket 603 is
The operation of M is emulated by the computer-aided development support apparatus 61, and debugging of the program is performed.
【0004】−従来例3− 図7は、従来の電子計算機用開発支援装置のさらに別の
一例を含む電子計算機システムを示す斜視図である。こ
の電子計算機システム700において、ターゲットボー
ド701上には、CPU702と,ROM703と,R
AM704と,JTAG(Joint Test Action Group)
ソケット705と,図示しないI/O回路等とが実装さ
れている。電子計算機用開発支援装置71は、電子計算
機用開発支援装置本体72と,そこから導出されたケー
ブル73と,そのケーブル73の端に取り付けられたJ
TAGコネクタ74とを具備して構成されている。前記
JTAGコネクタ74を前記JTAGソケット705に
嵌入することで、前記ターゲットボード701と接続さ
れる。これにより、前記電子計算機用開発支援装置71
は、前記CPU702の内部に組み込まれたデバッグ機
能との通信を利用したデバッグ、すなわちオンチップデ
バッグを行う。FIG. 7 is a perspective view showing an electronic computer system including still another example of a conventional development support apparatus for electronic computers. In the computer system 700, a CPU 702, a ROM 703,
AM704 and JTAG (Joint Test Action Group)
A socket 705 and an I / O circuit (not shown) and the like are mounted. The computer-based development support device 71 includes a computer-based development support device main body 72, a cable 73 derived therefrom, and a J attached to an end of the cable 73.
A TAG connector 74 is provided. By fitting the JTAG connector 74 into the JTAG socket 705, it is connected to the target board 701. Thus, the development support device 71 for the computer
Performs debugging using communication with a debugging function incorporated in the CPU 702, that is, on-chip debugging.
【0005】[0005]
【発明が解決しようとする課題】上記従来の電子計算機
用開発支援装置51では、CPUインサーキット方式の
ため、CPUの高速化やキャッシュ搭載化に対応し難い
問題点がある。また、CPUの多様化に伴ってのタイム
リーな製品リリースに支障を来すようになってきた問題
点がある。また、上記従来の電子計算機用開発支援装置
61では、ROMインサーキット方式のため、モニタエ
リアやワークメモリのユーザメモリ空間の占有による制
約や,トレース機能の充実化に対応し難い問題点があ
る。さらに、上記従来の電子計算機用開発支援装置71
では、CPU周辺のメモリ,入出力状況,アクセス状況
等のリアルタイムトレースや,ROMエミュレーション
を行い難い問題点がある。The conventional computer development support device 51 has a problem that it is difficult to cope with an increase in the speed of the CPU and the mounting of a cache due to the CPU in-circuit method. Further, there is a problem that timely product release is hindered with the diversification of CPUs. Further, the conventional computer development support device 61 has a problem that it is difficult to cope with restrictions due to the occupation of the user memory space of the monitor area and the work memory and enhancement of the trace function because of the ROM in-circuit method. Further, the above-mentioned conventional computer development support device 71
However, there is a problem that it is difficult to perform real-time tracing of a memory around the CPU, input / output status, access status, and the like, and ROM emulation.
【0006】そこで、本発明の目的は、JTAGポート
を使ったオンチップデバッグと,リアルタイムトレース
と,メモリエミュレーションのそれぞれを効率よく行え
る電子計算機用開発支援装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a development support apparatus for a computer which can efficiently perform on-chip debugging using a JTAG port, real-time tracing, and memory emulation.
【0007】[0007]
【課題を解決するための手段】第1の観点では、本発明
は、ターゲットボードのJTAGポートに接続し得るJ
TAGコネクタと,前記ターゲットボードのリアルタイ
ムトレースおよびメモリエミュレーションに用いる拡張
機能用端子を有する専用コネクタとを具備したことを特
徴とする電子計算機用開発支援装置を提供する。上記第
1の観点による電子計算機用開発支援装置では、JTA
Gコネクタをターゲットボードに接続することで、JT
AGポートを用いたオンチップデバッグを行うことが可
能となる。また、専用コネクタをターゲットボードに接
続することで、リアルタイムトレースまたはメモリエミ
ュレーションを行うことが可能となる。この結果、オン
チップデバッグと,リアルタイムトレースと,メモリエ
ミュレーションのそれぞれを効率よく行えるようにな
る。SUMMARY OF THE INVENTION In a first aspect, the present invention provides a method for connecting to a JTAG port on a target board.
A development support device for an electronic computer, comprising: a TAG connector; and a dedicated connector having an extended function terminal used for real-time tracing and memory emulation of the target board. In the development support device for a computer according to the first aspect, the JTA
By connecting the G connector to the target board, JT
On-chip debugging using the AG port can be performed. Also, by connecting the dedicated connector to the target board, real-time tracing or memory emulation can be performed. As a result, on-chip debugging, real-time tracing, and memory emulation can be performed efficiently.
【0008】第2の観点では、本発明は、ターゲットボ
ードと接続するための専用コネクタを備えた電子計算機
用開発支援装置であって、前記専用コネクタは、JTA
G端子と,リアルタイムトレースおよびメモリエミュレ
ーションに用いる拡張機能用端子とを有することを特徴
とする電子計算機用開発支援装置を提供する。上記第2
の観点による電子計算機用開発支援装置では、専用コネ
クタをターゲットボードに接続することで、JTAGポ
ートを用いたオンチップデバッグ,拡張機能用端子を用
いたリアルタイムトレース,メモリエミュレーションの
いずれかを必要に応じて効率よく行うことが可能とな
る。また、コネクタが1つで済むので、小型化と低コス
ト化に好都合となる。According to a second aspect, the present invention is a development support apparatus for a computer provided with a dedicated connector for connecting to a target board, wherein the dedicated connector is a JTA.
A development support device for a computer, comprising: a G terminal; and a terminal for an extended function used for real-time tracing and memory emulation. The second
In the development support system for computers from the viewpoint of the above, by connecting a dedicated connector to the target board, on-chip debugging using the JTAG port, real-time tracing using the terminal for extended functions, or memory emulation can be performed as necessary. And can be performed efficiently. In addition, since only one connector is required, it is convenient for miniaturization and cost reduction.
【0009】第3の観点では、本発明は、上記構成の電
子計算機用開発支援装置において、前記拡張機能用端子
は、前記ターゲットボード上に実装されたCPUを制御
して動作状況を取得するためのリアルタイムトレース用
信号端子と,前記ターゲットボード上に実装されたメモ
リを能動状態または待機状態に制御して前記メモリの動
作をエミュレートするためのメモリエミュレーション用
信号端子とを有することを特徴とする電子計算機用開発
支援装置を提供する。上記第3の観点による電子計算機
用開発支援装置では、リアルタイムトレース用信号端子
により、リアルタイムトレースを行うことが可能とな
る。また、メモリエミュレーション用信号端子により、
メモリエミュレーションを行うことが可能となる。According to a third aspect of the present invention, in the development support apparatus for a computer having the above configuration, the extended function terminal controls the CPU mounted on the target board to acquire an operation status. A real-time trace signal terminal and a memory emulation signal terminal for emulating the operation of the memory by controlling the memory mounted on the target board to an active state or a standby state. Provide a development support device for an electronic computer. In the computer-aided development support apparatus according to the third aspect, real-time tracing can be performed using the real-time tracing signal terminal. Also, with the signal terminal for memory emulation,
Memory emulation can be performed.
【0010】第4の観点では、本発明は、上記構成の電
子計算機用開発支援装置において、前記リアルタイムト
レース用信号端子は、前記CPUのアドレス,データ,
ステータスの各信号端子を含み、前記メモリエミュレー
ション用信号端子は、前記CPUのアドレス,データ,
前記メモリに対するチップセレクト,前記ターゲットボ
ードのリセットの各信号端子を含むことを特徴とする電
子計算機用開発支援装置を提供する。上記第4の観点に
よる電子計算機用開発支援装置では、CPUのアドレ
ス,データ,ステータスの各信号により、リアルタイム
トレースを好適に行えるようになる。また、CPUのア
ドレス,データ,チップセレクト,リセットの各信号に
より、メモリエミュレーションを好適に行えるようにな
る。According to a fourth aspect of the present invention, in the development support apparatus for a computer having the above configuration, the signal terminal for real-time tracing includes an address, data,
The memory emulation signal terminal includes an address, data, and data of the CPU.
A development support device for an electronic computer, comprising: signal terminals for chip select for the memory and reset of the target board. In the computer-aided development support apparatus according to the fourth aspect, real-time tracing can be suitably performed by the CPU address, data, and status signals. Further, the memory emulation can be suitably performed by the CPU address, data, chip select, and reset signals.
【0011】[0011]
【発明の実施の形態】以下、図に示す実施の形態により
本発明をさらに詳細に説明する。なお、これにより本発
明が限定されるものではない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in more detail with reference to the embodiments shown in the drawings. Note that the present invention is not limited by this.
【0012】−第1の実施形態− 図1は、本発明の第1の実施形態にかかる電子計算機用
開発支援装置を含む電子計算機システムを示す説明図で
ある。この電子計算機システム100において、ターゲ
ットボード101上には、CPU102と、ROM10
3と、RAM104と、JTAGポートを用いた前記C
PU102のオンチップデバッグに必要な信号をやり取
りするためのJTAGソケット105と、リアルタイム
トレースまたはROMエミュレーションに必要な信号を
やり取りするための専用ソケット106と、図示しない
I/O回路等が実装されている。前記ROM103は、
例えばフラッシュ(flash)ROMである。前記RAM
104は、例えばSDRAM(Synchronous Dynamic Ra
ndom Access Memory)である。First Embodiment FIG. 1 is an explanatory diagram showing an electronic computer system including an electronic computer development support apparatus according to a first embodiment of the present invention. In this computer system 100, a CPU 102, a ROM 10
3, the RAM 104, and the C using the JTAG port.
A JTAG socket 105 for exchanging signals required for on-chip debugging of the PU 102, a dedicated socket 106 for exchanging signals required for real-time tracing or ROM emulation, and an I / O circuit (not shown) are mounted. . The ROM 103 is
For example, a flash ROM. The RAM
104 is, for example, an SDRAM (Synchronous Dynamic Ra).
ndom Access Memory).
【0013】電子計算機用開発支援装置1は、電子計算
機用開発支援装置本体2と,その電子計算機用開発支援
装置本体2から導出されたケーブル3およびケーブル4
と,前記ケーブル3の端に取り付けられたJTAGコネ
クタ5と,拡張機能用端子(図2の6a)を有する専用
コネクタ6とを具備して構成されている。前記電子計算
機用開発支援装置本体2は、前記JTAGコネクタ5を
通じてオンチップデバッグを行うためのオンチップデバ
ッグ対応部2aと,前記専用コネクタ6を通じて前記タ
ーゲットボード101の動作をリアルタイムトレースす
るためのリアルタイムトレース部2bと,前記専用コネ
クタ6を通じて前記ROM103の動作をエミュレーシ
ョンするためのROMエミュレーション部2cとを内蔵
する。前記JTAGコネクタ5を前記JTAGソケット
105に嵌入し、前記専用コネクタ6を前記専用ソケッ
ト106に嵌入することで、前記電子計算機用開発支援
装置1と前記ターゲットボード101とが接続される。An electronic computer development support apparatus 1 comprises an electronic computer development support apparatus main body 2 and cables 3 and 4 derived from the electronic computer development support apparatus main body 2.
And a JTAG connector 5 attached to the end of the cable 3 and a dedicated connector 6 having an extended function terminal (6a in FIG. 2). The main body 2 of the development support device for a computer includes an on-chip debug support section 2 a for performing on-chip debugging through the JTAG connector 5 and a real-time trace for real-time tracing the operation of the target board 101 through the dedicated connector 6 And a ROM emulation unit 2c for emulating the operation of the ROM 103 through the dedicated connector 6. By fitting the JTAG connector 5 into the JTAG socket 105 and fitting the dedicated connector 6 into the dedicated socket 106, the computer development support apparatus 1 and the target board 101 are connected.
【0014】前記JTAGコネクタ5は、JTAGテス
ト用端子、すなわちTCK(テストクロック),TMS
(テストモードセレクタ),TDI(テストデータイ
ン),TDO(テストデータアウト),TRST(非同
期テストリセット)の各信号端子に加えて、オンチップ
デバッグ専用信号端子を有している。なお、前記CPU
102の種類によっては、前記オンチップデバッグ専用
信号端子は不要である。The JTAG connector 5 has JTAG test terminals, ie, TCK (test clock), TMS
(Test mode selector), TDI (test data in), TDO (test data out), and TRST (asynchronous test reset) signal terminals, as well as a dedicated signal terminal for on-chip debugging. The CPU
Depending on the type of 102, the dedicated signal terminal for on-chip debugging is unnecessary.
【0015】図2は、前記専用コネクタ6の端子部分の
説明図である。なお、端子配列および端子数は、図示と
異なってもよい。また、GND端子や,電源端子をさら
に設けてもよい。拡張機能用端子6aは、リアルタイム
トレースに用いるリアルタイムトレース用信号端子6r
と,ROMエミュレーションに用いるROMエミュレー
ション用信号端子6eとからなる。前記リアルタイムト
レース用信号端子6rおよび前記ROMエミュレーショ
ン用信号端子6eは、前記CPU102からアドレスを
受け取るための「アドレス端子」と,データをやり取り
するための「データ端子」と,前記CPU102に固有
の信号(例えばRAM104に対する制御信号)を送る
ための「CPU固有信号端子」と,前記CPU102の
「クロック端子」とを共有する。前記リアルタイムトレ
ース用信号端子6eは、前記CPU102からステータ
スを受け取るための「ステータス端子」を更に有する。
前記ROMエミュレーション用信号端子6eは、前記R
OM103を能動状態または待機状態に制御するチップ
セレクト信号を送るための「チップセレクト端子」と,
前記ターゲットボード101へリセット信号を送るため
の「リセット端子」とを更に有している。FIG. 2 is an explanatory view of a terminal portion of the dedicated connector 6. Note that the terminal arrangement and the number of terminals may be different from those shown. Further, a GND terminal and a power supply terminal may be further provided. The extended function terminal 6a is a real-time trace signal terminal 6r used for real-time trace.
And a ROM emulation signal terminal 6e used for ROM emulation. The signal terminal 6r for real-time tracing and the signal terminal 6e for ROM emulation include an “address terminal” for receiving an address from the CPU 102, a “data terminal” for exchanging data, and a signal ( For example, a “CPU unique signal terminal” for transmitting a control signal to the RAM 104 and a “clock terminal” of the CPU 102 are shared. The real-time trace signal terminal 6e further has a “status terminal” for receiving a status from the CPU 102.
The ROM emulation signal terminal 6e is connected to the R
A “chip select terminal” for sending a chip select signal for controlling the OM 103 to an active state or a standby state;
A “reset terminal” for sending a reset signal to the target board 101 is further provided.
【0016】以上の第1の実施形態にかかる電子計算機
用開発支援装置1によれば、JTAGコネクタ5を通じ
て、JTAGポートを使ったオンチップデバッグ処理を
行うことが可能となる。これにより、本来のCPU10
2およびROM103を実装した動作環境すなわち透過
性が100%の条件で、ハードウェアやソフトウェアの
デバッグを行うことが出来る。また、専用コネクタ6の
リアルタイムトレース用信号端子6rを通じて、CPU
102や,ROM103や,RAM104の動作状況
(例えばリード/ライト状況,入出力状況,アクセス状
況)に関するリアルタイムトレースを行うことが可能と
なる。なお、リアルタイムトレース時と同じ信号を用い
て、例えば100MHz程度のシステムバスクロック周
波数に対応したバスアナライザの機能を実現することも
出来る。さらに、専用コネクタ6のROMエミュレーシ
ョン用信号端子6eを通じて、ROM103のエミュレ
ーションを行うことが可能となる。According to the computer-aided development support apparatus 1 according to the first embodiment, it is possible to perform on-chip debugging using a JTAG port through the JTAG connector 5. Thereby, the original CPU 10
2 and the ROM 103 can be debugged in hardware or software in an operating environment, that is, a condition of 100% transparency. In addition, a CPU is connected through a real-time trace signal terminal 6r of the dedicated connector 6.
It is possible to perform real-time tracing on the operation status (for example, read / write status, input / output status, access status) of the RAM 102, ROM 103, and RAM 104. The function of a bus analyzer corresponding to a system bus clock frequency of, for example, about 100 MHz can also be realized by using the same signals as those used in real-time tracing. Further, emulation of the ROM 103 can be performed through the ROM emulation signal terminal 6e of the dedicated connector 6.
【0017】−第2の実施形態− 図3は、本発明の第2の実施形態にかかる電子計算機用
開発支援装置を含む電子計算機システムを示す説明図で
ある。この電子計算機システム200において、ターゲ
ットボード201上には、CPU102と、ROM10
3と、RAM104と、オンチップデバッグとリアルタ
イムトレースとROMエミュレーションに必要な信号を
やり取りするための専用ソケット206と、図示しない
I/O回路等が実装されている。Second Embodiment FIG. 3 is an explanatory diagram showing an electronic computer system including an electronic computer development support apparatus according to a second embodiment of the present invention. In this computer system 200, a CPU 102 and a ROM 10
3, a RAM 104, a dedicated socket 206 for exchanging signals necessary for on-chip debugging, real-time tracing, and ROM emulation, and an I / O circuit (not shown) and the like.
【0018】電子計算機用開発支援装置10は、電子計
算機用開発支援装置本体20と,その電子計算機用開発
支援装置本体20から導出されたケーブル24と,その
ケーブル24の端に取り付けられた専用コネクタ26と
を具備して構成されている。前記電子計算機用開発支援
装置本体20は、前記専用コネクタ26を通じて、JT
AGポートを用いたオンチップデバッグを行うためのオ
ンチップデバッグ対応部20aと,前記ターゲットボー
ド201の動作をリアルタイムトレースするためのリア
ルタイムトレース部20bと,前記ROM103の動作
をエミュレーションするためのROMエミュレーション
部20cとを内蔵する。前記専用コネクタ26を前記専
用ソケット206に嵌入することで、前記電子計算機用
開発支援装置10と前記ターゲットボード201とが接
続される。The computer-aided development support apparatus 10 comprises a computer-aided development support apparatus body 20, a cable 24 derived from the computer development aid apparatus body 20, and a dedicated connector attached to an end of the cable 24. 26. The development support device body 20 for a computer is connected to the JT through the dedicated connector 26.
An on-chip debugging unit 20a for performing on-chip debugging using an AG port; a real-time trace unit 20b for real-time tracing the operation of the target board 201; and a ROM emulation unit for emulating the operation of the ROM 103 20c. By fitting the dedicated connector 26 into the dedicated socket 206, the computer development support device 10 and the target board 201 are connected.
【0019】図4は、前記専用コネクタ26の端子部分
の説明図である。JTAG端子26aは、JTAGテス
ト用端子と,オンチップデバッグ専用信号端子とを有し
ている。拡張機能用端子6aは、リアルタイムトレース
に用いるリアルタイムトレース用信号端子6rと,RO
Mエミュレーションに用いるROMエミュレーション用
信号端子6eとからなる(各端子の内容は、先に図2を
参照して説明した通りである)。FIG. 4 is an explanatory view of a terminal portion of the dedicated connector 26. The JTAG terminal 26a has a JTAG test terminal and a dedicated signal terminal for on-chip debugging. The extended function terminal 6a is connected to a real-time trace signal terminal 6r used for real-time trace and a RO.
And a ROM emulation signal terminal 6e used for M emulation (the contents of each terminal are as described above with reference to FIG. 2).
【0020】以上の第2の実施形態にかかる電子計算機
用開発支援装置10によれば、ターゲットボード201
に専用コネクタ26を接続するだけで、オンチップデバ
ッグ,リアルタイムトレース,メモリエミュレーション
のいずれかを任意に行うことが可能となる。また、接続
用のケーブル,コネクタがそれぞれ1つで済むので(ケ
ーブル24と専用コネクタ26だけでよい)、小型化と
低コスト化に好都合となる。According to the development support apparatus 10 for a computer according to the second embodiment, the target board 201
By simply connecting the dedicated connector 26 to the CPU, any of on-chip debugging, real-time tracing, and memory emulation can be arbitrarily performed. Also, since only one connecting cable and one connector are required (only the cable 24 and the dedicated connector 26 are required), it is convenient for miniaturization and cost reduction.
【0021】[0021]
【発明の効果】本発明の電子計算機用開発支援装置によ
れば、ターゲットボードにJTAGコネクタおよび専用
コネクタを接続するか、又は、専用コネクタを接続する
だけで、オンチップデバッグ,リアルタイムトレース,
メモリエミュレーションを臨機応変に行うことが可能と
なり、開発能率を向上することが出来る。According to the computer aided development support system of the present invention, the JTAG connector and the dedicated connector are connected to the target board, or the on-chip debugging, real-time trace,
Memory emulation can be performed flexibly, and development efficiency can be improved.
【図1】本発明の第1の実施形態にかかる電子計算機用
開発支援装置を含む電子計算機システムを示す説明図で
ある。FIG. 1 is an explanatory diagram showing an electronic computer system including an electronic computer development support device according to a first embodiment of the present invention.
【図2】図1の電子計算機用開発支援装置における専用
コネクタの端子部分の説明図である。FIG. 2 is an explanatory diagram of a terminal portion of a dedicated connector in the computer-aided development support device of FIG. 1;
【図3】本発明の第2の実施形態にかかる電子計算機用
開発支援装置を含む電子計算機システムを示す説明図で
ある。FIG. 3 is an explanatory diagram showing an electronic computer system including an electronic computer development support device according to a second embodiment of the present invention.
【図4】図3の電子計算機用開発支援装置における専用
コネクタの端子部分の説明図である。FIG. 4 is an explanatory diagram of a terminal portion of a dedicated connector in the computer-aided development support device of FIG. 3;
【図5】従来の電子計算機用開発支援装置の一例を含む
電子計算機システムを示す斜視図である。FIG. 5 is a perspective view showing an electronic computer system including an example of a conventional development support device for electronic computers.
【図6】従来の電子計算機用開発支援装置の別の一例を
含む電子計算機システムを示す斜視図である。FIG. 6 is a perspective view showing an electronic computer system including another example of a conventional electronic computer development support device.
【図7】従来の電子計算機用開発支援装置のさらに別の
一例を含む電子計算機システムを示す斜視図である。FIG. 7 is a perspective view showing an electronic computer system including still another example of the conventional computer development support device.
1,10 電子計算機用開発支援装置 2,20 電子計算機用開発支援装置本体 2a,20a オンチップデバッグ対応部 2b,20b リアルタイムトレース部 2c,20c ROMエミュレーション部 3,4,24 ケーブル 5 JTAGコネクタ 6,26 専用コネクタ 6a 拡張機能用端子 6e ROMエミュレーション用信号端子 6r リアルタイムトレース用信号端子 26a JTAG端子 100,200 電子計算機システム 101,201 ターゲットボード 102 CPU 103 ROM 104 RAM 105 JTAGソケット 106,206 専用ソケット 1,10 Computer development support device 2,20 Computer development support device main body 2a, 20a On-chip debug support unit 2b, 20b Real-time trace unit 2c, 20c ROM emulation unit 3, 4, 24 Cable 5 JTAG connector 6, 26 Dedicated connector 6a Extension function terminal 6e ROM emulation signal terminal 6r Real-time trace signal terminal 26a JTAG terminal 100,200 Computer system 101,201 Target board 102 CPU 103 ROM 104 RAM 105 JTAG socket 106,206 Dedicated socket
Claims (4)
続し得るJTAGコネクタと,前記ターゲットボードの
リアルタイムトレースおよびメモリエミュレーションに
用いる拡張機能用端子を有する専用コネクタとを具備し
たことを特徴とする電子計算機用開発支援装置。1. A development for a computer, comprising: a JTAG connector connectable to a JTAG port of a target board; and a dedicated connector having an extended function terminal used for real-time tracing and memory emulation of the target board. Support equipment.
コネクタを備えた電子計算機用開発支援装置であって、 前記専用コネクタは、JTAG端子と,リアルタイムト
レースおよびメモリエミュレーションに用いる拡張機能
用端子とを有することを特徴とする電子計算機用開発支
援装置。2. A development support device for a computer having a dedicated connector for connecting to a target board, wherein the dedicated connector has a JTAG terminal and a terminal for an extended function used for real-time tracing and memory emulation. A computer-aided development support device.
算機用開発支援装置において、前記拡張機能用端子は、
前記ターゲットボード上に実装されたCPUを制御して
動作状況を取得するためのリアルタイムトレース用信号
端子と,前記ターゲットボード上に実装されたメモリを
能動状態または待機状態に制御して前記メモリの動作を
エミュレートするためのメモリエミュレーション用信号
端子とを有することを特徴とする電子計算機用開発支援
装置。3. The development support device for a computer according to claim 1, wherein said extended function terminal comprises:
A real-time tracing signal terminal for controlling a CPU mounted on the target board to obtain an operation status, and controlling the operation of the memory by controlling a memory mounted on the target board to an active state or a standby state; And a memory emulation signal terminal for emulating a computer.
装置において、 前記リアルタイムトレース用信号端子は、前記CPUの
アドレス,データ,ステータスの各信号端子を含み、 前記メモリエミュレーション用信号端子は、前記CPU
のアドレス,データ,前記メモリに対するチップセレク
ト,前記ターゲットボードのリセットの各信号端子を含
むことを特徴とする電子計算機用開発支援装置。4. The development support device for a computer according to claim 3, wherein the real-time trace signal terminal includes an address, data, and status signal terminals of the CPU, and the memory emulation signal terminal includes: The CPU
An address, data, a chip select for the memory, and a signal terminal for resetting the target board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001070605A JP2002268911A (en) | 2001-03-13 | 2001-03-13 | Development support device for electronic computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001070605A JP2002268911A (en) | 2001-03-13 | 2001-03-13 | Development support device for electronic computer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002268911A true JP2002268911A (en) | 2002-09-20 |
Family
ID=18928448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001070605A Pending JP2002268911A (en) | 2001-03-13 | 2001-03-13 | Development support device for electronic computer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002268911A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005022390A1 (en) * | 2003-08-28 | 2005-03-10 | Renesas Technology Corp. | Microcomputer and method for developing system program |
JPWO2006018958A1 (en) * | 2004-07-28 | 2008-05-08 | 富士通株式会社 | Connector, printed circuit board, connection device thereof, and testing method of electronic parts using them |
CN100442242C (en) * | 2006-02-28 | 2008-12-10 | 环达电脑(上海)有限公司 | Apparatus and system for testing host slot |
-
2001
- 2001-03-13 JP JP2001070605A patent/JP2002268911A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005022390A1 (en) * | 2003-08-28 | 2005-03-10 | Renesas Technology Corp. | Microcomputer and method for developing system program |
US7401257B2 (en) | 2003-08-28 | 2008-07-15 | Renesas Technology Corp. | Microcomputer and method for developing system program |
JPWO2006018958A1 (en) * | 2004-07-28 | 2008-05-08 | 富士通株式会社 | Connector, printed circuit board, connection device thereof, and testing method of electronic parts using them |
JP2009204619A (en) * | 2004-07-28 | 2009-09-10 | Fujitsu Ltd | Substrate unit and printed circuit board |
JP4522411B2 (en) * | 2004-07-28 | 2010-08-11 | 富士通株式会社 | connector |
CN100442242C (en) * | 2006-02-28 | 2008-12-10 | 环达电脑(上海)有限公司 | Apparatus and system for testing host slot |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0530247B1 (en) | In-circuit emulator | |
US6957180B1 (en) | System and a method for communication between an ICE and a production microcontroller while in a halt state | |
US7206733B1 (en) | Host to FPGA interface in an in-circuit emulation system | |
US5581695A (en) | Source-level run-time software code debugging instrument | |
EP1153348A1 (en) | On-chip debug system | |
US8136001B2 (en) | Technique for initializing data and instructions for core functional pattern generation in multi-core processor | |
CN113297017B (en) | SOC verification system and method based on UVM | |
JPH02287635A (en) | Debugging peripheral equipment for microcomputer,microprocessor and core processor integrated circuit | |
WO2006008721A2 (en) | Emulation and debug interfaces for testing an integrated circuit with an asynchronous microcontroller | |
JP3003782B2 (en) | Development support equipment | |
US20030120970A1 (en) | Method and apparatus for debugging an electronic product using an internal I/O port | |
Maier | On-chip debug support for embedded systems-on-chip | |
JP2002268911A (en) | Development support device for electronic computer | |
US8103496B1 (en) | Breakpoint control in an in-circuit emulation system | |
US6973607B2 (en) | Method and apparatus for testing electronic components | |
Chang et al. | A unified GDB-based source-transaction level SW/HW co-debugging | |
TWI541646B (en) | Debugging system and control method thereof | |
CN114860514A (en) | Semiconductor device and method of operating the same | |
JPH0727472B2 (en) | Integrated circuit with debug environment | |
US7451074B2 (en) | Embedded microprocessor emulation method | |
US20220374373A1 (en) | Ic, monitoring system and monitoring method thereof | |
CN207946806U (en) | A kind of debugger and debugging apparatus | |
JP2004038464A (en) | Microcomputer with built-in debugging function | |
JPH0477834A (en) | In-circuit emulator | |
Gonzales | MCORE architecture implements realtime debug port based on Nexus Consortium specification |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |