JP2002252175A - Gas-phase stacking device and its method - Google Patents

Gas-phase stacking device and its method

Info

Publication number
JP2002252175A
JP2002252175A JP2001040494A JP2001040494A JP2002252175A JP 2002252175 A JP2002252175 A JP 2002252175A JP 2001040494 A JP2001040494 A JP 2001040494A JP 2001040494 A JP2001040494 A JP 2001040494A JP 2002252175 A JP2002252175 A JP 2002252175A
Authority
JP
Japan
Prior art keywords
electrodes
voltage
metal
electric field
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001040494A
Other languages
Japanese (ja)
Other versions
JP4503194B2 (en
Inventor
Koji Hara
耕二 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to JP2001040494A priority Critical patent/JP4503194B2/en
Publication of JP2002252175A publication Critical patent/JP2002252175A/en
Application granted granted Critical
Publication of JP4503194B2 publication Critical patent/JP4503194B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a gas-phase stacking device which can improve coverage and embedding property, even if the aspect ratio of a recess is high, when stacking metal in the recess, such as a hole or the like provided at the topside of a substrate. SOLUTION: For a gas-phase stacker 1, a sputtering target 13 and a susceptor 15 are counterposed within a chamber 10 where a semiconductor wafer W is stored, and further an electrode pair 3 consisting of electrodes 3a and 3b is provided above the periphery of the susceptor 15. Moreover, electrodes 3a and 3b are connected to a power controller 4. This gas-phase stacker 1 applies pulse-form DC voltages at different voltage values to the electrodes 3a and 3b, when forming a sheed layer by sputtering metal from the sputter target 13. Hereby, an AC electric field is generated between the electrodes, and it becomes easy for sputtered ionic active seeds to reach the interior of the recess of the semiconductor wafer W, and biased to meandering.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、気相堆積装置及び
方法に関し、詳しくは、基体上に金属叉は金属を含む物
質を物理的気相堆積法によって堆積させる気相堆積装置
及び方法に関する。
The present invention relates to a vapor deposition apparatus and method, and more particularly, to a vapor deposition apparatus and method for depositing a metal or a substance containing a metal on a substrate by a physical vapor deposition method.

【0002】[0002]

【従来の技術】従来より、メモリ素子、論理素子等の半
導体装置を製造する際の配線形成方法としては、半導体
ウェハ等の基体上に設けられた各素子間の導電経路とな
るトレンチ、コンタクトホール、スルーホール、ヴィア
ホール、等の凹部に、バリア層を成膜した後、例えばC
u、Al等を含むの金属膜を形成する方法が広く用いら
れている。このような金属膜は、一般に、金属ターゲッ
トを用いたスパッタ法等の物理的気相堆積(PVD)
法、有機金属ソースを原料とする化学的気相堆積(CV
D)法等によって形成される。これらの方法のうち、P
VD法は、成膜された膜の純度に優れ、装置構成が簡略
であること、半導体ウェハへの熱履歴等の観点から比較
的有利である。
2. Description of the Related Art Conventionally, as a method of forming a wiring when manufacturing a semiconductor device such as a memory element or a logic element, a trench, a contact hole serving as a conductive path between elements provided on a base such as a semiconductor wafer or the like is provided. After forming a barrier layer in a concave portion such as a through hole, a via hole, etc., for example, C
A method of forming a metal film containing u, Al or the like is widely used. Such a metal film is generally formed by physical vapor deposition (PVD) such as sputtering using a metal target.
Method, chemical vapor deposition (CV) using organic metal source as raw material
D) It is formed by a method or the like. Of these methods, P
The VD method is relatively advantageous from the viewpoints of excellent purity of the formed film, simplification of the device configuration, heat history on the semiconductor wafer, and the like.

【0003】[0003]

【発明が解決しようとする課題】ところで、近年、超L
SIといった半導体素子の更なる高集積化に伴い、電極
配線層等の微細化及び多層化が益々進む傾向にある。こ
のような素子が形成される基体においては、上記凹部の
アスペクト比がこれまで以上に高くなり、また、多層化
に伴って段差のない理想的な多層電極配線構造が要求さ
れるようになってきた。これに対し、従来のPVD法に
より、アスペクト比の高い凹部に金属を堆積させる場合
には、凹部の開口部にオーバーハングが生じ易い傾向に
あり、その結果、凹部の底壁や特に内側壁のカバレッジ
が十分ではなくなり、所望の電気特性を有する素子が得
られ難いことがあった。
By the way, in recent years, ultra-L
2. Description of the Related Art As semiconductor elements such as SIs become more highly integrated, there is a tendency that miniaturization and multi-layering of electrode wiring layers and the like are further progressing. In a substrate on which such an element is formed, the aspect ratio of the concave portion becomes higher than ever, and an ideal multilayer electrode wiring structure having no steps is required as the number of layers increases. Was. On the other hand, when a metal is deposited in a concave portion having a high aspect ratio by the conventional PVD method, an overhang tends to occur easily in the opening portion of the concave portion. In some cases, the coverage was not sufficient, and it was difficult to obtain an element having desired electric characteristics.

【0004】また、このような不都合を解消すべく、基
体が収容されるチャンバ内の圧力を極力低下させ、更に
金属ターゲットと基体との幾何学的な配置を工夫するこ
とにより、金属イオン等のスパッタリング粒子の直進性
を高め、凹部の内空間に金属イオン等を導入し易くする
方法が考えられる。しかし、凹部のアルペクト比や形状
によっては、この方法でも十分なカバレッジが得られな
いおそれがある。
Further, in order to eliminate such inconvenience, the pressure in the chamber in which the substrate is accommodated is reduced as much as possible, and furthermore, the geometrical arrangement between the metal target and the substrate is devised so that metal ions and the like can be eliminated. A method is conceivable in which the straightness of the sputtered particles is increased and metal ions or the like are easily introduced into the inner space of the concave portion. However, there is a possibility that sufficient coverage may not be obtained by this method depending on the arrest ratio and shape of the concave portion.

【0005】さらに、金属膜の下地層として、バリア層
上にCVD法によって同種金属の極薄膜から成るシード
層を形成し、この上にPVD法によって金属膜を形成す
る方法も考えられる。ただし、この方法では、シード層
により濡れ性が改善されて凹部の埋め込み性が向上され
得るものの、工程が複雑となり、場合によってはシード
層自体の膜特性を改善するために成膜後の熱処理工程等
が更に必要となることがある。
Further, as a base layer of the metal film, a method of forming a seed layer made of an extremely thin film of the same kind of metal on the barrier layer by a CVD method, and forming a metal film on the seed layer by a PVD method is also conceivable. However, in this method, although the wettability can be improved by the seed layer and the filling property of the concave portion can be improved, the process becomes complicated, and in some cases, a heat treatment step after the film formation is performed to improve the film characteristics of the seed layer itself. Etc. may be further required.

【0006】そこで、本発明は、このような事情に鑑み
てなされたものであり、基体上に設けられた高アスペク
ト比を有する凹部に金属を堆積させる際に、工程数の増
大や工程の複雑化を招くことなく、その凹部のカバレッ
ジ及び埋め込み性を十分に改善できる気相堆積装置及び
方法を提供することを目的とする。
Accordingly, the present invention has been made in view of such circumstances, and when depositing a metal in a concave portion having a high aspect ratio provided on a substrate, the number of steps and the complexity of the steps are increased. It is an object of the present invention to provide a vapor-phase deposition apparatus and method capable of sufficiently improving the coverage and burying property of the concave portion without causing the formation of the gas-phase deposit.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
に、本発明による気相堆積装置は、(1)基体が収容さ
れるチャンバと、(2)このチャンバ内に設けられ基体
を保持する保持部と、(3)チャンバ内に保持部に対向
して設けられ且つ金属叉はその金属を含む物質を含むタ
ーゲットとを備えており、基体上に金属をPVD法によ
って堆積させるものであって、(4)チャンバ内におけ
る保持部とターゲットとの間の空間に設けられた複数の
電極を備えることを特徴とする。
In order to solve the above-mentioned problems, a vapor deposition apparatus according to the present invention comprises (1) a chamber in which a substrate is accommodated, and (2) a chamber provided in the chamber to hold the substrate. A holding part and (3) a metal or a target provided in the chamber to face the holding part and containing a metal or a substance containing the metal, wherein the metal is deposited on the substrate by a PVD method. And (4) a plurality of electrodes provided in a space between the holding unit and the target in the chamber.

【0008】このように構成された気相堆積装置におい
ては、PVD法によって基体上に金属膜叉は金属を含む
膜が形成される。例えば、基体が収容されたチャンバ内
が所定の真空度となるように排気した状態でプロセスガ
スを供給してその真空度を維持し、ターゲットに電圧を
印加すると、チャンバ内にグロー放電が生じてプラズマ
が形成される。プロセスガスはこれにより解離してイオ
ン種を生じ、このイオン種がターゲットに衝突してター
ゲットを構成する金属等がスパッタされる。スパッタリ
ング粒子としての金属イオン種、金属原子等の活性種
は、保持部上に載置された基体上に向かって移動し、基
体上に達して堆積し、やがて金属膜が形成される。な
お、本発明において「活性種」とは、イオン性活性種、
ラジカル等の励起種、及び中性活性種を含むものを示
す。
[0008] In the gas phase deposition apparatus configured as described above, a metal film or a film containing a metal is formed on a substrate by the PVD method. For example, when a process gas is supplied and the degree of vacuum is maintained in a state where the inside of the chamber in which the substrate is housed is evacuated to a predetermined degree of vacuum and a voltage is applied to the target, a glow discharge occurs in the chamber. A plasma is formed. The process gas is thereby dissociated to generate ionic species, and the ionic species collide with the target to sputter a metal or the like constituting the target. Active species such as metal ion species and metal atoms as sputtered particles move toward the substrate placed on the holding unit, reach the substrate, and are deposited, and eventually a metal film is formed. In the present invention, "active species" refers to ionic active species,
Shows those containing excited species such as radicals and neutral active species.

【0009】このとき、保持部とターゲットとの間の空
間に設けられた複数の電極に、例えば所定の極性及び電
圧値の電圧が印加されると、電極間に電界が形成され
る。ターゲットから基体に向かって移動する活性種のう
ち、イオン等の電荷を有するものは、この電界中を通過
する際に、電界強度とイオンの電荷及び運動量叉はエネ
ルギーとに応じて、進路が偏向される。これにより、基
体上にヴィアホール等の凹部が設けられている場合に、
イオン性活性種等は、その凹部の深さ方向に真っ直ぐに
入射せず、例えば斜め方向に入射し得る。よって、イオ
ン性活性種が凹部の内側壁に十分に到達するように入射
し易くなる。
At this time, when, for example, a voltage having a predetermined polarity and a voltage value is applied to the plurality of electrodes provided in the space between the holding section and the target, an electric field is formed between the electrodes. Of the active species moving from the target toward the substrate, those having charges such as ions, when passing through this electric field, have their paths deflected according to the electric field strength and the charge and momentum or energy of the ions. Is done. Thereby, when a concave portion such as a via hole is provided on the base,
The ionic active species or the like may not enter straight in the depth direction of the concave portion, but may enter in an oblique direction, for example. Therefore, it becomes easy for the ionic active species to be incident so as to sufficiently reach the inner wall of the concave portion.

【0010】また、複数の電極に印加される電圧の極性
叉は電圧値の大小が、所定の時間間隔叉は周期で交互に
変化すれば、保持部とターゲットとの間に交番電界が発
生し得る。こうすれば、ターゲットからのイオン性活性
種が、一方向に偏進せずに、言わば蛇行するように基体
に向かって移動する。よって、活性種の全体としての直
進性を維持しつつ、イオン性活性種を凹部内へ斜め方向
に入射させ易くなる。
If the polarity of the voltage applied to the plurality of electrodes or the magnitude of the voltage value alternately changes at a predetermined time interval or period, an alternating electric field is generated between the holding portion and the target. obtain. In this case, the ionic active species from the target move toward the substrate in a meandering manner without moving in one direction. Therefore, it becomes easy to make the ionic active species obliquely enter the recess while maintaining the straightness of the active species as a whole.

【0011】より具体的には、複数の電極に接続されて
おり、これらの複数の電極のうち少なくともいずれか一
つの電極に第1の電圧が印加されるように、且つ、他の
電極にその第1の電圧と異なる第2の電圧が印加される
ように、これらの複数の電極への電圧の印加を制御する
制御部を更に備えると好ましい。
More specifically, it is connected to a plurality of electrodes, and a first voltage is applied to at least one of the plurality of electrodes, and the other electrode is connected to the other electrode. It is preferable to further include a control unit that controls application of voltages to the plurality of electrodes so that a second voltage different from the first voltage is applied.

【0012】このように構成すれば、制御部によって第
1の電圧が印加された電極と、同第2の電圧が印加され
た電極との間に、両電圧値の差異(電位差)に応じた強
度の電界が生起される。よって、これらの電圧値を適宜
調節することにより、チャンバ内のターゲットと基体と
の位置関係、基体上に設けられた凹部の形状、他のプロ
セス条件等に応じて、ターゲットからのイオン性活性種
の進行方向を所望に且つ簡易に偏向させ得る。このと
き、第1及び第2の電圧の極性は同じでも異なっていて
もよく、電極の数量及びそれらの形状、配置状態等は特
に限定されない。また、制御部が、各電極への電圧の印
加を独立に制御するものであるとより好ましい。
With this configuration, the difference (potential difference) between the two voltage values between the electrode to which the first voltage is applied and the electrode to which the second voltage is applied by the control unit is determined. A strong electric field is created. Therefore, by appropriately adjusting these voltage values, the ionic active species from the target can be adjusted according to the positional relationship between the target and the substrate in the chamber, the shape of the concave portion provided on the substrate, and other process conditions. Can be easily and easily deflected. At this time, the polarities of the first and second voltages may be the same or different, and the number of electrodes, their shapes, arrangement, and the like are not particularly limited. It is more preferable that the control unit independently controls the application of the voltage to each electrode.

【0013】さらに、制御部が、第1及び第2の電圧が
複数の電極に対して周期的に変化するように、具体的に
は、第1の電圧及び第2の電圧の極性叉は電圧値の大小
が、所定の時間間隔叉は所定周期で変化するように、そ
れらの複数の電極への電圧の印加を制御するものである
と好適である。
Further, the control unit may control the first and second voltages to periodically change with respect to the plurality of electrodes, specifically, the polarity or the voltage of the first and second voltages. It is preferable to control the application of the voltage to the plurality of electrodes so that the magnitude of the value changes at a predetermined time interval or a predetermined cycle.

【0014】例えば、複数の電極のうち一つ叉は一部の
電極に第1の電圧を印加し、他の電極に第2の電圧を印
加し、これらを交互に切り替えるようにすれば、保持部
とターゲットとの間で且つ電極間つまり基体の上方に交
番電界が生じ得る。これにより、上述したような、イオ
ン性活性種が蛇行するように移動する進行状態が確実に
発現され得る。
For example, if the first voltage is applied to one or some of the plurality of electrodes, and the second voltage is applied to the other electrodes, and these are alternately switched, the holding An alternating electric field can occur between the part and the target and between the electrodes, that is, above the substrate. Thereby, the above-mentioned progress state in which the ionic active species move in a meandering manner can be reliably exhibited.

【0015】或いは、まず、複数の電極を基体の周囲に
並設してこれらの電極を略環状に配置し、ある一つの叉
は一部の電極に第1の電圧を印加し、他の電極には第2
の電圧を印加する。次いで、所定時間経過した後に、第
1の電圧が印加されていた電極に第2の電圧を印加する
と同時叉は略同時に、隣設された電極に第1の電圧を印
加する。このような操作を、環状配置された複数の電極
に対して順次繰り返すことにより、一定の周期で電場の
方向が変化する電界が、保持部上の基体の上方に生じ得
る。この場合には、ターゲットからのイオン性活性種
が、略螺旋状に運動しながら基体上に供給される。
Alternatively, first, a plurality of electrodes are arranged side by side around the base, these electrodes are arranged in a substantially annular shape, and a first voltage is applied to one or some of the electrodes, and the other electrodes are applied. Has a second
Is applied. Next, after a lapse of a predetermined time, when the second voltage is applied to the electrode to which the first voltage has been applied, the first voltage is applied to the adjacent electrode at the same time or almost simultaneously. By repeating such an operation sequentially for a plurality of electrodes arranged in an annular shape, an electric field in which the direction of the electric field changes at a constant period may be generated above the base on the holding unit. In this case, the ionic active species from the target is supplied onto the substrate while moving in a substantially spiral shape.

【0016】またさらに、複数の電極は、これらの複数
の電極間に最大強度が1〜10kV/mの範囲内の値と
なる電界が形成されるように設けられたものであると一
層好ましい。この電界の最大強度が上記下限値未満であ
ると、凹部の形状やプロセス条件等に依るものの、イオ
ン性活性種の進路が十分に偏向され難い傾向にあり、基
体上の凹部への入射性が改善され難くなる。一方、電界
の最大強度が上記上限値を超えると、イオン性活性種が
過度に偏向され、凹部への入射角が不都合な程に過大と
なる傾向にある。
Still more preferably, the plurality of electrodes are provided so that an electric field having a maximum intensity within a range of 1 to 10 kV / m is formed between the plurality of electrodes. When the maximum intensity of the electric field is less than the lower limit, the path of the ionic active species tends to be hard to be sufficiently deflected, depending on the shape of the concave portion, process conditions, and the like. It is difficult to improve. On the other hand, when the maximum intensity of the electric field exceeds the upper limit, the ionic active species is excessively deflected, and the incident angle to the concave portion tends to be excessively large.

【0017】さらにまた、複数の電極は、パルス状の直
流電圧が印加されるものであると更に好適である。こう
すると、電極間に形成される電界が交番電界の場合、そ
の電界の方向が瞬時に叉は俊敏に切り替わり、その結
果、イオン性活性種の運動方向等を所望に制御し易くな
る。また、電界方向が周期的に変化する動的な電界の場
合にも、その電界方向の切り替わりが円滑且つ鋭敏とな
って、活性種の螺旋状運動が確実に達成され易い利点が
ある。
It is further preferable that the plurality of electrodes are applied with a pulsed DC voltage. In this case, when the electric field formed between the electrodes is an alternating electric field, the direction of the electric field is instantaneously or rapidly switched, and as a result, the direction of movement of the ionic active species can be easily controlled as desired. In addition, even in the case of a dynamic electric field in which the direction of the electric field changes periodically, there is an advantage that the switching of the electric field direction is smooth and sharp, and the spiral movement of the active species is easily achieved reliably.

【0018】また、本発明による気相堆積方法は、本発
明の気相堆積装置を用いて有効に実施される方法であっ
て、基体上に、金属を含むターゲットからその金属叉は
その金属を含む物質の活性種を供給してその金属叉はそ
の金属を含む物質を堆積せしめる方法であって、活性種
を基体上へ供給する際に、基体とターゲットとの間に、
そのターゲットからその基体へ向かう方向と交差する方
向に電界を形成させることを特徴とする。なお、電界を
形成させるのは、活性種を基体上へ供給している期間の
うち、全期間叉は少なくとも一部の期間実施すればよ
く、一部の期間で実施するときは、活性種を基体上に供
給する初期に実行すると好ましい。
Further, the vapor deposition method according to the present invention is a method effectively implemented using the vapor deposition apparatus of the present invention, wherein a metal or a metal is deposited on a substrate from a target containing the metal. A method for supplying an active species of a substance containing the metal and depositing the metal or a substance containing the metal.
An electric field is formed in a direction intersecting with a direction from the target toward the substrate. The electric field may be formed during the entire period or at least a part of the period during which the active species is supplied onto the substrate. It is preferable to carry out the process at an early stage of supplying on the substrate.

【0019】一般に、PVD法による堆積や成膜では、
ターゲットと基体との間に電界が形成され、これによ
り、ターゲットから出射された金属イオン、金属原子等
の活性種が、ターゲットから基体へ向かう方向、つまり
両者を結ぶ仮想的な垂線方向に沿って直進する傾向にあ
る。また、基体上の凹部の深さ方向は、この垂線方向と
一致するようにされている場合が多い。よって、この方
向と交差する方向に電界を形成させれば、先述したよう
に、イオン性活性種の基体上への入射角を適宜偏向させ
ることが可能となる。
Generally, in deposition or film formation by the PVD method,
An electric field is formed between the target and the base, whereby active species such as metal ions and metal atoms emitted from the target are directed along the direction from the target toward the base, that is, a virtual perpendicular direction connecting the two. They tend to go straight. In many cases, the depth direction of the concave portion on the base is made to coincide with the perpendicular direction. Therefore, if an electric field is formed in a direction that intersects this direction, it is possible to appropriately deflect the incident angle of the ionic active species on the substrate, as described above.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施形態について
詳細に説明する。なお、同一の要素には同一の符号を付
し、重複する説明を省略する。また、上下左右等の位置
関係は、特に断らない限り、図面に示す位置関係に基づ
くものとする。また、図面の寸法比率は、図示の比率に
限られるものではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail. Note that the same components are denoted by the same reference numerals, and redundant description will be omitted. Unless otherwise specified, the positional relationship such as up, down, left, and right is based on the positional relationship shown in the drawings. Further, the dimensional ratios in the drawings are not limited to the illustrated ratios.

【0021】図1は、本発明による気相堆積装置の好適
な一実施形態を模式的に示す構成図(一部断面図)であ
る。気相堆積装置1は、基体としての半導体ウェハWが
収容されるチャンバ10内に、半導体ウェハWを保持す
るサセプタ15(保持部)と、このサセプタ15に対向
する位置にスパッタターゲット13(ターゲット)が配
置されたものである。このチャンバ10は、筐体11の
上端部に、マグネット12に固定された上記のスパッタ
ターゲット13がインシュレータ14を介して結合され
て成るものである。また、スパッタターゲット13は、
接地された直流電源Dに接続されている一方、サセプタ
15は、上下駆動可能な支持機構15aを介して、接地
されたバイアス用の高周波電源Rに接続されている。
FIG. 1 is a configuration diagram (partly sectional view) schematically showing a preferred embodiment of a vapor phase deposition apparatus according to the present invention. The vapor deposition apparatus 1 includes a susceptor 15 (holding unit) that holds a semiconductor wafer W in a chamber 10 in which a semiconductor wafer W as a base is accommodated, and a sputter target 13 (target) at a position facing the susceptor 15. Are arranged. The chamber 10 is configured such that the above-described sputter target 13 fixed to a magnet 12 is coupled to an upper end portion of a housing 11 via an insulator 14. Also, the sputter target 13
The susceptor 15 is connected to a grounded high-frequency power source R for bias via a support mechanism 15a that can be driven up and down, while being connected to a grounded DC power source D.

【0022】さらに、サセプタ15の周囲には、半導体
ウェハWを固定するためのクランプ16が設置されてお
り、更にその周囲にはシールド17が設けられている。
このシールド17は、高周波電源R及び直流電源Dの接
地電位と同電位に接地されている。これらのスパッタタ
ーゲット13、サセプタ15、シールド17等によりチ
ャンバ10内部に反応室10aが画成されている。
Further, a clamp 16 for fixing the semiconductor wafer W is provided around the susceptor 15, and a shield 17 is further provided around the clamp 16.
The shield 17 is grounded to the same potential as the high-frequency power supply R and the DC power supply D. A reaction chamber 10a is defined inside the chamber 10 by the sputter target 13, the susceptor 15, the shield 17, and the like.

【0023】またさらに、サセプタ15にはヒーター2
が内臓されており、これにより、サセプタ15上に載置
された半導体ウェハWが加熱されるようになっている。
このヒーター2は図示しない電源に接続されており、サ
セプタ15の内部には、半導体ウェハWの温度を測定す
る温度センサ(図示せず)が設けられている。さらにま
た、チャンバ10には、配管51を介してプロセスガス
供給系5が接続されており、配管61を介して真空ポン
プ(図示せず)等を有する排気系6接続されている。こ
の排気系6によりチャンバ10内が減圧されて、反応室
10a内が所定の減圧雰囲気(真空度)とされ、プロセ
スガス供給系5からArガス等のプロセスガスがチャン
バ10内に供給される。
Further, the susceptor 15 has a heater 2
The semiconductor wafer W mounted on the susceptor 15 is heated by this.
The heater 2 is connected to a power supply (not shown), and a temperature sensor (not shown) for measuring the temperature of the semiconductor wafer W is provided inside the susceptor 15. Further, the process gas supply system 5 is connected to the chamber 10 via a pipe 51, and the exhaust system 6 having a vacuum pump (not shown) and the like is connected via a pipe 61. The inside of the chamber 10 is depressurized by the exhaust system 6, the inside of the reaction chamber 10 a is set to a predetermined decompressed atmosphere (degree of vacuum), and a process gas such as Ar gas is supplied from the process gas supply system 5 into the chamber 10.

【0024】また、スパッタターゲット13とサセプタ
15との間で且つクランプ16の上方には、電極対3を
構成する平板状を成す二つの電極3a,3bが設けられ
ている。ここで、図2は、図1におけるII−II線断面を
示す断面図(一部省略)であり、半導体ウェハWと電極
対3との配置関係を示す図である。図示の如く、電極3
a,3bは略平行に対向設置されている。なお、電極3
a,3bの構成材料は特に制限されるものではないが、
スパッタターゲット13材と同じ材質のものを用いると
好ましい。こうすれば、電極3a,3bがイオン性活性
種との衝突によってスパッタされても、半導体ウェハW
aが別種の物質で汚染されることを防止できる。
Between the sputter target 13 and the susceptor 15 and above the clamp 16, two flat electrodes 3a and 3b constituting the electrode pair 3 are provided. Here, FIG. 2 is a cross-sectional view (partially omitted) showing a cross section taken along the line II-II in FIG. 1, and is a view showing an arrangement relationship between the semiconductor wafer W and the electrode pairs 3. As shown, electrode 3
a and 3b are installed facing each other substantially in parallel. The electrode 3
Although the constituent materials of a and 3b are not particularly limited,
It is preferable to use the same material as the material of the sputtering target 13. In this case, even if the electrodes 3a and 3b are sputtered by collision with the ionic active species, the semiconductor wafer W
a can be prevented from being contaminated with another kind of substance.

【0025】さらに、図1に戻り、気相堆積装置1は、
電極3a,3bが接続された電源制御部4(制御部)を
有している。この電源制御部4は、パルス状の直流電圧
を出力する直流電源41と、これに接続されており、直
流電源41から出力される電圧の極性、出力値(パルス
高)、パルス幅、パルス間隔、出力時刻、出力タイミン
グ等を調節するコンピュータ装置42とを有している。
また、コンピュータ装置42は、CPU、MPU等の演
算部と、この演算部に接続された入力部を備えている
(共に図示せず)。
Returning again to FIG. 1, the vapor deposition apparatus 1
It has a power supply controller 4 (controller) to which the electrodes 3a and 3b are connected. The power supply control unit 4 includes a DC power supply 41 that outputs a pulsed DC voltage, and is connected to the DC power supply 41. The polarity, output value (pulse height), pulse width, and pulse interval of the voltage output from the DC power supply 41 , An output time, an output timing and the like.
In addition, the computer device 42 includes a calculation unit such as a CPU and an MPU, and an input unit connected to the calculation unit (both are not shown).

【0026】このように構成された気相堆積装置1を用
いた本発明による気相堆積方法の一例について、図1〜
図5を参照して以下に説明する。図3(A)〜(C)
は、本発明による気相堆積方法の好適な一実施形態によ
って半導体ウェハWa(基体)上に金属配線層を形成し
ている状態を示す工程図である。半導体ウェハWaは、
基層100上に、トレンチやホール等の凹部Hが形成さ
れた単層叉は多層のSiO2等から成る絶縁層101が
設けられ、更に凹部H及び絶縁層101上にバリア層1
02が形成されたものである。
An example of the vapor deposition method according to the present invention using the vapor deposition apparatus 1 configured as described above will be described with reference to FIGS.
This will be described below with reference to FIG. FIG. 3 (A) to (C)
FIG. 4 is a process diagram showing a state in which a metal wiring layer is formed on a semiconductor wafer Wa (base) according to a preferred embodiment of the vapor deposition method according to the present invention. The semiconductor wafer Wa is
On the base layer 100, an insulating layer 101 made of a single layer or a multilayer of SiO 2 or the like in which a concave portion H such as a trench or a hole is formed, and a barrier layer 1 is formed on the concave portion H and the insulating layer 101.
02 is formed.

【0027】この基層100としては、ケイ素(Si)
から成る層、叉は、多層配線の場合にはCu、Al、W
等の金属膜から成る層、等が挙げられる。また、バリア
層102としては、Ta/TaN、Ti/TiN、WN
等から成る層が挙げられる。なお、半導体ウェハWa
は、予め脱ガスが施され、且つ、オリエーションフラッ
トの調整が行われ、更に表面に形成された自然酸化膜等
の不要な膜が取り除かれたものにバリア層102が形成
されたものである。また、本実施形態においては、スパ
ッタターゲット13として、主としてCu、Al、W、
叉は、それらの金属のうち一種を含む合金から成るもの
を使用する。
The base layer 100 is made of silicon (Si)
Or Cu, Al, W in the case of multilayer wiring
And other layers made of a metal film. Further, as the barrier layer 102, Ta / TaN, Ti / TiN, WN
And the like. The semiconductor wafer Wa
Is obtained by previously performing degassing, adjusting an orientation flat, and removing an unnecessary film such as a natural oxide film formed on the surface, and then forming a barrier layer 102 on the surface. . In this embodiment, Cu, Al, W,
Alternatively, use is made of an alloy containing one of these metals.

【0028】まず、図2(A)に示す半導体ウェハWa
を、図1に示すチャンバ10内のサセプタ15上の所定
位置に載置し、クランプ16により固定する。次いで、
排気系6を運転してチャンバ10内を排気して所定の圧
力(真空度)とした後、プロセスガス供給系5から例え
ばArガスをチャンバ10内に供給する。また、ヒータ
ー2を運転して半導体ウェハWaを所定の温度に加熱す
る。
First, the semiconductor wafer Wa shown in FIG.
Is placed at a predetermined position on a susceptor 15 in the chamber 10 shown in FIG. Then
After the exhaust system 6 is operated to exhaust the inside of the chamber 10 to a predetermined pressure (degree of vacuum), for example, Ar gas is supplied from the process gas supply system 5 into the chamber 10. Further, the heater 2 is operated to heat the semiconductor wafer Wa to a predetermined temperature.

【0029】半導体ウェハWaの温度を温度センサーで
監視し、所定の温度となった状態で、スパッタターゲッ
ト13に所定の直流電圧を印加して例えば正の所定電位
とする。これにより、Arガスがグロー放電によって解
離され、反応室10a内にプラズマが形成される。その
結果、プラズマ中のArイオン、Ar原子等によってス
パッタターゲット13を構成する金属叉は金属を含む物
質がスパッタされる。このとき、半導体ウェハWa及び
サセプタ15は、プラズマシースに対して負に帯電さ
れ、さらに、サセプタ15にバイアス用の高周波電力を
印加することにより、スパッタリング粒子としての活性
種が半導体ウェハWaに向かって移動する。
The temperature of the semiconductor wafer Wa is monitored by a temperature sensor. When the temperature reaches a predetermined temperature, a predetermined DC voltage is applied to the sputter target 13 so that the sputtering target 13 has a positive predetermined potential, for example. Thereby, the Ar gas is dissociated by the glow discharge, and plasma is formed in the reaction chamber 10a. As a result, a metal or a substance containing a metal constituting the sputter target 13 is sputtered by Ar ions, Ar atoms, or the like in the plasma. At this time, the semiconductor wafer Wa and the susceptor 15 are negatively charged with respect to the plasma sheath. Further, by applying a high frequency power for bias to the susceptor 15, active species as sputtered particles are directed toward the semiconductor wafer Wa. Moving.

【0030】このとき、電極3a,3bに対して電源制
御部4から、それぞれ図4(A)及び(B)に示すパル
ス状の直流電圧を印加する。図4(A)及び(B)は、
電源制御部4からそれぞれ電極3a,3bへ出力される
電圧の状態を示すタイミングチャートである。図示の如
く、電源制御部4からの出力電圧は、パルス状の直流電
圧であり、略矩形のパルス波形を有するものである。図
示の場合、電源制御部4から、任意の時刻t0におい
て、電極3a,3bに、それぞれ所定の大きさの正電圧
(第1の電圧)及び負電圧(第2の電圧)を印加し、次
いで、時刻t1〜t10の各時刻において、電極3a,
3bにそれぞれ印加する電圧の極性を順次交互に切り換
える。
At this time, a pulsed DC voltage shown in FIGS. 4A and 4B is applied to the electrodes 3a and 3b from the power supply control unit 4, respectively. FIGS. 4 (A) and (B)
6 is a timing chart showing states of voltages output from power supply control unit 4 to electrodes 3a and 3b, respectively. As shown in the figure, the output voltage from the power supply control unit 4 is a pulsed DC voltage and has a substantially rectangular pulse waveform. In the case shown in the drawing, at an arbitrary time t0, a positive voltage (first voltage) and a negative voltage (second voltage) of a predetermined magnitude are applied to the electrodes 3a and 3b, respectively, , At each of the times t1 to t10, the electrodes 3a,
The polarity of the voltage to be applied to 3b is alternately switched.

【0031】すなわち、電源制御部4により、各電極3
a,3bへのパルス状直流電圧を独立に印加し、且つ、
両電極3a,3b間に、時間の経過と共に電場の方向が
交互に切り換わる(換言すれば、所定の時間間隔叉は周
期で電場が変化する)ような電界が生ずるように制御す
る。つまり、電極3a,3bは、交番電極として機能
し、両者の最大電位差に応当する最大強度を有し、且
つ、スパッタターゲットから半導体ウェハWaへ向かう
方向と略直交する交番電界が、両電極3a,3b間に生
起される。なお、図4(A)及び(B)においては、図
示の都合上、時刻t10まで描画したが、このようなパ
ルス状電圧の印加を適宜の時間継続する。
That is, the power supply control unit 4 controls each electrode 3
a, 3b independently applied pulsed DC voltage, and
Control is performed so that an electric field is generated between the electrodes 3a and 3b such that the direction of the electric field alternates with time (in other words, the electric field changes at a predetermined time interval or period). That is, the electrodes 3a and 3b function as alternating electrodes, have a maximum intensity corresponding to the maximum potential difference between them, and have an alternating electric field substantially perpendicular to the direction from the sputter target toward the semiconductor wafer Wa. Occurs during 3b. In FIGS. 4A and 4B, drawing is performed until time t10 for convenience of illustration, but application of such a pulsed voltage is continued for an appropriate time.

【0032】ここで、図5は、チャンバ10内にプラズ
マを形成させながら電極3a,3bに上記のパルス状直
流電圧を印加している状態における図2のV−V線断面
を摸式的に示す平面図である。上述したように、スパッ
タターゲット13への直流電圧の印加により、その下方
にはプラズマPが形成され、生じたスパッタリング粒子
としての活性種が半導体ウェハWaに向かって移動す
る。この活性種のうちイオン性活性種等の電荷を有する
ものは、電極3a,3b間に生起された交番電界によっ
て進路が周期的に偏向され、例えば、図示矢印E1とし
て模式的に示す如く、蛇行するように運動方向を変化さ
せながら半導体ウェハWa上に供給される。
FIG. 5 schematically shows a cross section taken along the line V--V in FIG. 2 in a state where the above-mentioned pulsed DC voltage is applied to the electrodes 3a and 3b while forming plasma in the chamber 10. FIG. As described above, by applying a DC voltage to the sputter target 13, the plasma P is formed below the sputter target 13, and the generated active species as sputtered particles move toward the semiconductor wafer Wa. Of these active species, those having charges such as ionic active species are periodically deflected in their courses by an alternating electric field generated between the electrodes 3a and 3b, and meander, for example, as schematically shown as an arrow E1 in the drawing. The wafer is supplied onto the semiconductor wafer Wa while changing the direction of movement.

【0033】このように進むイオン性活性種を含むスパ
ッタリング粒子は、バリア層102上に堆積していき、
金属膜が成膜される。こうして、金属膜から成るシード
層103が形成された半導体ウェハWbを得る(図3
(B)参照)。この際、イオン性活性種の一部は、電極
3a,3b間に生じる交番電界により、例えば図3
(B)に矢印E1で示す方向に凹部Hの内部へ入射す
る。これにより、凹部の開口部近傍にオーバーハングを
生ずることが十分に抑止されるとともに、凹部Hの内側
壁が十分に金属膜で覆われる。
The sputtered particles containing the ionic active species that proceed in this manner are deposited on the barrier layer 102,
A metal film is formed. Thus, the semiconductor wafer Wb on which the seed layer 103 made of the metal film is formed is obtained.
(B)). At this time, a part of the ionic active species is caused by an alternating electric field generated between the electrodes 3a and 3b, for example, as shown in FIG.
(B) enters the inside of the concave portion H in the direction indicated by the arrow E1. Thus, overhang near the opening of the concave portion is sufficiently suppressed, and the inner wall of the concave portion H is sufficiently covered with the metal film.

【0034】なお、反応室10a内には、プラズマによ
るArガスの解離、及び、スパッタターゲット13のス
パッタによって電子が生ずるが、この電子は、プラズマ
の維持に供されると共に、陽極等の正電位に帯電した部
位に速やかに到達する。これにより、半導体ウェハWa
がチャージアップするといった不都合が防止される。
In the reaction chamber 10a, electrons are generated by the dissociation of the Ar gas by the plasma and the sputtering of the sputtering target 13, and the electrons are used for maintaining the plasma and also at the positive potential of the anode or the like. Quickly reach the charged part. Thereby, the semiconductor wafer Wa
Is prevented from being charged up.

【0035】また、このシード層103を形成する工程
における好適な成膜条件としては、例えば以下の条件が
挙げられる。 〈シード層103の形成工程における成膜条件〉 ・チャンバ内圧力:バリア層102上に堆積させる金属
叉は金属を含む物質の種類等によって異なるものの、好
ましくは数mTorr以下 ・成膜温度:−50〜500℃ ・プロセスガス:Ar、流量0〜300ml/分(scc
m) ・スパッタターゲット13への印加電圧:−100〜−
1000V ・シード層厚:20〜5000Å ・電極3a,3b間に生じる電界の最大強度:1〜10
kV/m
Further, preferable film forming conditions in the step of forming the seed layer 103 include, for example, the following conditions. <Deposition conditions in the step of forming the seed layer 103> In-chamber pressure: Depends on the type of metal or a substance containing metal deposited on the barrier layer 102, but is preferably several mTorr or less. Deposition temperature: -50 To 500 ° C. Process gas: Ar, flow rate 0 to 300 ml / min (scc
m) Applied voltage to sputter target 13: -100 to-
1000V ・ Seed layer thickness: 20-5000Å ・ Maximum intensity of electric field generated between electrodes 3a, 3b: 1-10
kV / m

【0036】ここで、この電界の最大強度が、1kV/
m未満であると、他の成膜条件、チャンバ10の形状等
によって程度は異なるものの、イオン性活性種の進路が
十分に偏向されない傾向にある。こうなると、金属イオ
ン種等を凹部H内の特に内側壁に向けて入射させ難くな
り、凹部Hをシード層103で十分に被覆することが困
難となる。一方、電界の最大強度が10kV/mを超え
ると、イオン性活性種の進路が過度に偏向されてしまう
傾向にある。こうなると、凹部Hへのイオン性活性種の
凹部Hの深さ方向(一般に鉛直方向)からのずれが過大
となってしまい、凹部Hの底部近傍の内側壁上にイオン
性活性種が到達し難くなる。こうなると、場合によって
は、オーバーハングが生じ易くなるおそれがある。
Here, the maximum intensity of this electric field is 1 kV /
If it is less than m, the path of the ionic active species tends to be not sufficiently deflected, although the degree varies depending on other film forming conditions, the shape of the chamber 10, and the like. In this case, it becomes difficult to make the metal ion species or the like incident on the concave portion H, particularly toward the inner side wall, and it becomes difficult to sufficiently cover the concave portion H with the seed layer 103. On the other hand, when the maximum intensity of the electric field exceeds 10 kV / m, the path of the ionic active species tends to be excessively deflected. In this case, the shift of the ionic active species from the depth direction (generally, the vertical direction) of the concave portion H to the concave portion H becomes excessive, and the ionic active species reaches the inner wall near the bottom of the concave portion H. It becomes difficult. In this case, in some cases, overhang may be easily caused.

【0037】次に、電源制御部4からの電極3a,3b
へのパルス状直流電圧の印加を停止し、シード層103
が形成された半導体ウェハWbへ更にターゲット金属を
スパッタする。半導体ウェハWbに達した金属の活性種
は、シード層103上に堆積するとともに、シード層1
03が同種の金属膜であるため濡れ性が高められ、凹部
Hの開口部叉はその周辺部に堆積した金属がその内部に
移動し易くなる。こうして、凹部Hが、金属で十分に埋
め込まれて成る金属配線層104が形成された半導体ウ
ェハWcを得る。
Next, the electrodes 3a, 3b from the power control unit 4
The application of the pulsed DC voltage to the seed layer 103 is stopped.
The target metal is further sputtered onto the semiconductor wafer Wb on which is formed. The active species of the metal that has reached the semiconductor wafer Wb are deposited on the seed layer 103 and the seed layer 1
Since 03 is the same kind of metal film, the wettability is enhanced, and the metal deposited on the opening of the recess H or on the periphery thereof is easily moved into the inside. Thus, the semiconductor wafer Wc on which the metal wiring layer 104 in which the concave portion H is sufficiently buried with the metal is formed.

【0038】ここで、金属配線層104を形成する工程
における好適な成膜条件としては、例えば以下の条件が
挙げられる。 〈金属配線層104の形成工程における成膜条件〉 ・チャンバ内圧力:好ましくは数mTorr以下 ・成膜温度:0〜700℃ ・プロセスガス:Ar、流量0〜300ml/分(scc
m) ・スパッタターゲット13への印加電圧:−100〜−
1000V
Here, suitable film forming conditions in the step of forming the metal wiring layer 104 include, for example, the following conditions. <Deposition conditions in the process of forming the metal wiring layer 104>-Pressure in the chamber: preferably several mTorr or less-Deposition temperature: 0 to 700 ° C-Process gas: Ar, flow rate: 0 to 300 ml / min (scc
m) Applied voltage to sputter target 13: -100 to-
1000V

【0039】このように構成された気相堆積装置1及び
それを用いた本発明の気相堆積方法によれば、電極3
a,3b間に電圧値の異なるパルス状の直流電圧を印加
し、それらの極性及び電圧値を周期的に変化させること
により、スパッタターゲット13と半導体ウェハWaと
の間で、且つ、電極3a,3b間に交番電界を生ぜしめ
る。これにより、スパッタターゲット13からスパッタ
された金属のイオン性活性種等のスパッタリング粒子の
進路を周期的に偏向させることができ、半導体ウェハW
aに設けられた凹部Hの内部へイオン性活性種等が十分
に到達する。
According to the vapor deposition apparatus 1 configured as described above and the vapor deposition method of the present invention using the same, the electrode 3
A pulse-like DC voltage having a different voltage value is applied between the electrodes 3a and 3b, and the polarity and the voltage value are periodically changed. An alternating electric field is generated between 3b. Accordingly, the path of sputtered particles such as ionic active species of metal sputtered from the sputter target 13 can be periodically deflected, and the semiconductor wafer W
The ionic active species and the like sufficiently reach the inside of the concave portion H provided in a.

【0040】よって、凹部Hの内部を金属膜から成るシ
ード層103で十分に覆うことができるので、凹部Hの
アスペクト比が高い場合でも、金属配線層104を形成
する際に、オーバーハングの発生を十分に抑止でき、凹
部Hのカバレッジ及び埋め込み性を十分に改善できる。
しかも、CVD法等の他の方法等を組合わせる必要がな
いので、工程数の増大や工程の複雑化を防止できる。ま
た、電界を交番電界とするので、イオン性活性種を、一
方向に偏ることなく、言わば蛇行するように進ませるこ
とができる。よって、活性種の全体としての直進性を維
持でき、半導体ウェハWa上へ活性種を十分に供給でき
る。
Accordingly, since the inside of the concave portion H can be sufficiently covered with the seed layer 103 made of a metal film, even when the aspect ratio of the concave portion H is high, overhang occurs when the metal wiring layer 104 is formed. Can be sufficiently suppressed, and the coverage and embedding of the concave portion H can be sufficiently improved.
In addition, since it is not necessary to combine other methods such as the CVD method, it is possible to prevent an increase in the number of processes and a complicated process. Further, since the electric field is an alternating electric field, the ionic active species can be advanced in a meandering manner without being biased in one direction. Therefore, the straightness of the active species as a whole can be maintained, and the active species can be sufficiently supplied onto the semiconductor wafer Wa.

【0041】さらに、電極3a,3b間の電界の最大強
度を1〜10kV/mとするので、金属イオン種等の進
路を凹部H内の特に内側壁に向けて確実に入射させ易く
なり、オーバーハングの発生を一層抑制し、カバレッジ
及び埋め込み性を更に向上できる。またさらに、電極3
a,3bに印加する電圧の電位差、パルス幅、交番周期
(図3に示す時刻t0〜t10の各時刻の間隔)等を調
節するだけで、イオン性活性種の偏向度合を調整し得る
ので、凹部Hの形状及びアスペクト比、シード層103
の成膜条件、チャンバ10の形状等の諸条件に応じて、
凹部Hのカバレッジや埋め込み性を極めて平易に最適化
することできる。
Further, since the maximum intensity of the electric field between the electrodes 3a and 3b is set to 1 to 10 kV / m, it is easy to make the path of the metal ion species or the like incident on the concave wall H, particularly toward the inner wall, and it is easy to over-flow. The occurrence of hang can be further suppressed, and the coverage and embedding property can be further improved. Furthermore, the electrode 3
Since the degree of deflection of the ionic active species can be adjusted only by adjusting the potential difference of the voltage applied to a and 3b, the pulse width, the alternating period (interval between the times t0 to t10 shown in FIG. 3), etc. Shape and aspect ratio of recess H, seed layer 103
According to various conditions such as the film forming conditions of the
The coverage and embedding of the concave portion H can be optimized very easily.

【0042】またさらに、電極3a,3bに対して、パ
ルス状の直流電圧を印加するので、電極3a,3b間に
形成される交番電界の電場方向を瞬時に叉は俊敏に切り
替えることができる。その結果、イオン性活性種の運動
方向や運動量の制御を一層実施し易くなる。したがっ
て、イオン性活性種の偏向度を所望の程度に調整するこ
とが平易となるので、半導体ウェハWa上の凹部への入
射方向をより確実に制御でき、これにより、凹部Hのカ
バレッジ及び埋め込み性を更に一層改善できる。
Furthermore, since a pulsed DC voltage is applied to the electrodes 3a and 3b, the direction of the electric field of the alternating electric field formed between the electrodes 3a and 3b can be instantaneously or quickly switched. As a result, it becomes easier to control the direction and amount of movement of the ionic active species. Therefore, it is easy to adjust the degree of deflection of the ionic active species to a desired degree, so that it is possible to more reliably control the direction of incidence on the concave portion on the semiconductor wafer Wa. Can be further improved.

【0043】次に、図6は、本発明による気相堆積装置
の他の実施形態の要部を示す平面図(一部断面図)であ
る。本実施形態の気相堆積装置は、電極対3の代りに、
4つの電極7a〜7dから構成される電極部7を有する
こと以外は、図1に示す気相堆積装置1と同様に構成さ
れたものである。これらの各電極7a〜7dは、平板状
を成しており、半導体ウェハWの周囲上方に環状に配置
されている。すなわち、図示の如く、電極7a,7cが
対向し、且つ、電極7b,7dが対向するように設けら
れている。また、各電極7a〜7dは、図1に示す電源
制御部4にそれぞれ接続されている。
FIG. 6 is a plan view (partially sectional view) showing a main part of another embodiment of the vapor phase deposition apparatus according to the present invention. The vapor phase deposition apparatus according to the present embodiment uses, instead of the electrode pair 3,
It has the same configuration as the vapor deposition apparatus 1 shown in FIG. 1 except that it has an electrode section 7 composed of four electrodes 7a to 7d. Each of these electrodes 7a to 7d is formed in a flat plate shape, and is arranged annularly above the periphery of the semiconductor wafer W. That is, as shown, the electrodes 7a and 7c are provided so as to face each other, and the electrodes 7b and 7d are provided so as to face each other. Each of the electrodes 7a to 7d is connected to the power control unit 4 shown in FIG.

【0044】このような電極部7を備える気相堆積装置
を用いた本発明の気相堆積方法の一例について説明す
る。この場合にも、図3に示す半導体ウェハWaを用
い、バリア層102上にシード層103を形成し、その
上に金属配線層104を形成させる手順は前述したのと
同様であり、シード層103を成膜する際の電極部7へ
の電圧印加方法が前出の方法と異なる。図7(A)〜
(D)は、電源制御部4からそれぞれ電極7a〜7dへ
出力される電圧の状態を示すタイミングチャートであ
る。
An example of the vapor deposition method of the present invention using a vapor deposition apparatus having such an electrode unit 7 will be described. Also in this case, the procedure for forming the seed layer 103 on the barrier layer 102 and forming the metal wiring layer 104 thereon using the semiconductor wafer Wa shown in FIG. The method of applying a voltage to the electrode unit 7 when depositing is different from the method described above. FIG. 7 (A)-
(D) is a timing chart showing states of voltages output from the power supply control unit 4 to the electrodes 7a to 7d, respectively.

【0045】図示の如く、電源制御部4からの出力電圧
は、パルス状の直流電圧であり、略矩形のパルス波形を
有するものである。まず、電源制御部4から、時刻t0
において、電極7aに、所定の大きさの正電圧(第1の
電圧)を印加し、他の電極7b〜7dに所定の負電圧
(第2の電圧)を印加する。次いで、時刻t1におい
て、電極7bに正電圧(第1の電圧)を、他の電極7
a,7c,7dに負電圧(第2の電圧)を印加する。さ
らに、時刻t2以降、同様にして正電圧及び負電圧の印
加を切り換え、言わば、正電位が時間の経過と共に半導
体ウェハW,Waに対して周回するように制御する。
As shown in the figure, the output voltage from the power control unit 4 is a pulsed DC voltage and has a substantially rectangular pulse waveform. First, from the power control unit 4, the time t0
In, a predetermined positive voltage (first voltage) is applied to the electrode 7a, and a predetermined negative voltage (second voltage) is applied to the other electrodes 7b to 7d. Next, at time t1, a positive voltage (first voltage) is applied to the electrode 7b and the other electrodes 7
A negative voltage (second voltage) is applied to a, 7c and 7d. Further, after time t2, the application of the positive voltage and the application of the negative voltage are similarly switched, that is, the positive potential is controlled to circulate around the semiconductor wafers W and Wa with the passage of time.

【0046】これにより、半導体ウェハWaの上方に
は、スパッタターゲット13から半導体ウェハWaへ向
かう方向と略直交し且つ一定周期で電場の方向が回転変
化するような電界が生じる。ここで、図8は、電極部7
の内方に生じたこのような電界中をイオン性活性種が進
む状態を模式的に示す斜視図である。図示の如く、スパ
ッタターゲット13(図1参照)から放出されたスパッ
タリング粒子としての活性種のうち電荷を有するイオン
性活性種等は、その進路が略螺旋状となるように運動方
向が変化する。よって、半導体ウェハWaに設けられた
凹部H(図3参照)が、四方を内側壁で囲まれているよ
うな場合でも、各内側壁上にイオン性活性種を十分に到
達させて堆積させ易くなる。したがって、このような凹
部Hのアルペクト比が高いときにも、金属配線層104
による凹部Hのカバレッジ及び埋め込み性を格段に向上
できる。
As a result, an electric field is generated above the semiconductor wafer Wa so as to be substantially orthogonal to the direction from the sputter target 13 toward the semiconductor wafer Wa and to change the direction of the electric field at regular intervals. Here, FIG.
FIG. 4 is a perspective view schematically showing a state in which an ionic active species proceeds in such an electric field generated inward. As shown in the drawing, among the active species as the sputtered particles emitted from the sputter target 13 (see FIG. 1), the ionic active species or the like having a charge change in the direction of movement so that its path is substantially spiral. Therefore, even when the recess H (see FIG. 3) provided in the semiconductor wafer Wa is surrounded on all sides by the inner walls, the ionic active species can be sufficiently reached on each inner wall to be easily deposited. Become. Accordingly, even when the concave portion H has a high aspect ratio, the metal wiring
The coverage and embedding of the concave portion H can be remarkably improved.

【0047】また、図6に示す本形態においても、電極
部7の内方に生ずる電界の最大強度を1〜10kV/m
とすれば、イオン性活性種の進路を凹部Hの内側壁に向
けて確実に入射させ易くなり、凹部Hの開口部叉はその
周辺部におけるオーバーハングの発生を一層抑制でき、
凹部Hのカバレッジ及び埋め込み性を更に向上できる。
さらに、電極7a〜7dへ印加する電圧がパルス状の直
流電圧であるので、電場方向の切り替わえを円滑且つ鋭
敏に行うことができる。よって、電場方向の回転を好適
に実施でき、イオン性活性種の螺旋状運動を確実に発現
させることが可能となる。
Also in the present embodiment shown in FIG. 6, the maximum intensity of the electric field generated inside the electrode portion 7 is 1 to 10 kV / m.
By doing so, it becomes easy to make the path of the ionic active species incident on the inner wall of the concave portion H easily, and it is possible to further suppress the occurrence of overhang at the opening portion of the concave portion H or its peripheral portion,
The coverage and embedding of the recess H can be further improved.
Further, since the voltage applied to the electrodes 7a to 7d is a pulsed DC voltage, the switching of the electric field direction can be performed smoothly and sharply. Therefore, rotation in the direction of the electric field can be suitably performed, and the helical movement of the ionic active species can be surely developed.

【0048】さらに、電場方向の回転周期は、電極7a
〜7dに印加する電圧の電位差、正電圧及び/叉は負電
圧のパルス幅、正電圧間の時間間隔(例えば、図7に示
す時刻t0とt4との時間幅)を調節することにより、
簡易に制御可能である。よって、イオン性活性種の偏向
の度合を平易に調整し得るので、凹部Hの形状及びアス
ペクト比、シード層103の成膜条件、チャンバ10の
形状等の諸条件に応じて、凹部Hのカバレッジや埋め込
み性を最適化することが極めて容易となる。
Further, the rotation period in the direction of the electric field depends on the electrode 7a.
7d, the pulse width of the positive voltage and / or the negative voltage, and the time interval between the positive voltages (for example, the time width between times t0 and t4 shown in FIG. 7) are adjusted.
It can be easily controlled. Therefore, the degree of deflection of the ionic active species can be easily adjusted, so that the coverage of the concave portion H depends on various conditions such as the shape and aspect ratio of the concave portion H, the film forming conditions of the seed layer 103, and the shape of the chamber 10. It is extremely easy to optimize the embedding property.

【0049】なお、上述した各実施形態において、チャ
ンバ10内の反応室10a内にコヒーレントプレート
(Coherent Plate)を配置してもよい。また、電極対3
及び電極部7への電圧印加は、シード層103の成膜中
の全期間(時間)において必ずしも実施する必要はな
く、その期間の一部で実施してもよく、少なくともその
初期に行うと好ましい。さらに、電極対3及び電極部7
をそれぞれ構成する各電極3a,3b,7a〜7dに印
加する直流電圧はパルス状でなくてもよく、或いは、矩
形波ではないパルス波形を有するものでもよく、更には
交流電圧でも構わない。
In each of the above-described embodiments, a coherent plate may be provided in the reaction chamber 10a in the chamber 10. In addition, electrode pair 3
The voltage application to the electrode unit 7 does not necessarily need to be performed in the entire period (time) during the formation of the seed layer 103, and may be performed in a part of the period, and is preferably performed at least at the beginning. . Further, the electrode pair 3 and the electrode portion 7
The DC voltage applied to each of the electrodes 3a, 3b, 7a to 7d may be not pulse-shaped, may have a pulse waveform other than a rectangular wave, or may be an AC voltage.

【0050】またさらに、電極7a〜7dへの電圧の印
加は、図7に示すように電界が回転するような制御に限
定されず、例えば、電極7a,7bに正電圧を印加し、
この時に電極7c,7dに負電圧を印加し、これらを交
互に切り換えてもよい。この場合には、交番電界が生起
される。また、4つの電極のうち、対向する2つの電極
を用いて交番電極としても構わない。
Further, the application of the voltage to the electrodes 7a to 7d is not limited to the control in which the electric field rotates as shown in FIG. 7, and for example, a positive voltage is applied to the electrodes 7a and 7b.
At this time, a negative voltage may be applied to the electrodes 7c and 7d, and these may be switched alternately. In this case, an alternating electric field is generated. Alternatively, two electrodes facing each other among the four electrodes may be used as the alternating electrodes.

【0051】さらに、まず、電極7aに第1の電圧を印
加すると共に対向する電極7cに第2の電圧を印加し、
次に、電極7a,7cへの電圧印加を止め、且つ、電極
7aに隣接する電極7bに第1の電圧を印可すると共に
対向する電極7dに第2の電圧を印加する。次いで、電
極7b,7dへの電圧印加を止め、且つ、電極7bに隣
接する電極7cに第1の電圧を印加すると共に対向する
電極7aに第2の電圧を印加する。それから、電極7
c,7aへの電圧印加を止め、且つ、電極7cに隣接す
る電極7dに第1の電圧を印加すると共に対向する電極
7bに第2の電圧を印加する。このような操作を順次切
り換えてもよい。これによっても、電場の方向が回転す
る電界が生成される。
Further, first, a first voltage is applied to the electrode 7a and a second voltage is applied to the opposing electrode 7c.
Next, the application of the voltage to the electrodes 7a and 7c is stopped, the first voltage is applied to the electrode 7b adjacent to the electrode 7a, and the second voltage is applied to the electrode 7d facing the electrode 7a. Next, the application of the voltage to the electrodes 7b and 7d is stopped, and the first voltage is applied to the electrode 7c adjacent to the electrode 7b and the second voltage is applied to the electrode 7a facing the electrode 7b. Then, electrode 7
The voltage application to the electrodes 7c and 7a is stopped, and the first voltage is applied to the electrode 7d adjacent to the electrode 7c, and the second voltage is applied to the electrode 7b facing the electrode 7c. Such operations may be sequentially switched. This also generates an electric field in which the direction of the electric field rotates.

【0052】加えて、シード層103の形成時のみなら
ず、金属配線層104の形成時に電極対3叉は電極部7
に電圧を印加してもよい。また、電極3a,3b,7a
〜7dに印加する電圧の極性は必ずしも変える必要はな
く、電極間に電界が有意に生じ得る電位差が達成されれ
ばよい。例えば、図4及び図7に示すパルス状電圧の最
低電圧(ベース電圧)を0(ゼロ)としてもよい。
In addition, not only when the seed layer 103 is formed but also when the metal wiring layer 104 is formed, the electrode pairs 3 or the electrode portions 7 are formed.
May be applied. Also, the electrodes 3a, 3b, 7a
It is not always necessary to change the polarity of the voltage applied to 〜7d, as long as a potential difference that can significantly generate an electric field between the electrodes is achieved. For example, the lowest voltage (base voltage) of the pulse voltages shown in FIGS. 4 and 7 may be set to 0 (zero).

【0053】さらにまた、電極数、配置状態は、図示の
ものに限定されない。図9は、本発明における更に他の
電極配置を例示する平面図(一部断面図)である。同図
において、電極部8は、半導体ウェハW,Waの周囲上
方に、環状に配置された板状の8つの電極8a〜8hか
ら構成される。このような電極部8を用いれば、電場方
向の回転をより円滑にできるとともに、回転周期の更な
る微調整が可能となる。よって、電界中を進行するイオ
ン性活性種の偏向を一層的確に制御し得る。
Further, the number and arrangement of the electrodes are not limited to those shown in the drawings. FIG. 9 is a plan view (partially sectional view) illustrating still another electrode arrangement in the present invention. In the figure, the electrode section 8 is composed of eight plate-like electrodes 8a to 8h arranged in a ring above the periphery of the semiconductor wafers W and Wa. The use of such an electrode section 8 allows smoother rotation in the electric field direction and further fine adjustment of the rotation cycle. Therefore, the deflection of the ionic active species traveling in the electric field can be controlled more accurately.

【0054】[0054]

【発明の効果】以上説明したように、本発明の気相堆積
装置及び方法によれば、半導体ウェハ等の基体の保持部
とスパッタターゲット等の金属を含むターゲットとの間
に設けられた複数の電極に電圧を印加して電界を形成さ
せることにより、スパッタリング粒子としての活性種の
進路を所望に偏向させることができる。よって、基体上
に設けられた高アスペクト比を有する凹部に金属を堆積
させる際に、工程数の増大や工程の複雑化を招くことな
く、その凹部のカバレッジ及び埋め込み性を十分に改善
することが可能となる。
As described above, according to the vapor deposition apparatus and method of the present invention, a plurality of substrates provided between a holding portion of a substrate such as a semiconductor wafer and a metal-containing target such as a sputter target are provided. By applying a voltage to the electrodes to form an electric field, it is possible to deflect the course of the active species as sputtered particles as desired. Therefore, when depositing metal in a concave portion having a high aspect ratio provided on a base, it is possible to sufficiently improve the coverage and the embeddability of the concave portion without increasing the number of steps and complicating the steps. It becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による気相堆積装置の好適な一実施形態
を模式的に示す構成図(一部断面図)である。
FIG. 1 is a configuration diagram (a partial cross-sectional view) schematically illustrating a preferred embodiment of a vapor deposition apparatus according to the present invention.

【図2】図1におけるII−II線断面を示す断面図(一部
省略)である。
FIG. 2 is a sectional view (partially omitted) showing a section taken along line II-II in FIG.

【図3】図3(A)〜(C)は、本発明による気相堆積
方法の好適な一実施形態によって半導体ウェハ上に金属
配線層を形成している状態を示す工程図である。
FIGS. 3A to 3C are process diagrams showing a state in which a metal wiring layer is formed on a semiconductor wafer by a preferred embodiment of a vapor deposition method according to the present invention.

【図4】図4(A)及び(B)は、電源制御部から電極
へ出力される電圧の状態を示すタイミングチャートであ
る。
FIGS. 4A and 4B are timing charts showing states of voltages output from the power supply control unit to the electrodes.

【図5】チャンバ内にプラズマを形成させながら電極に
パルス状の直流電圧を印加している状態における図2の
V−V線断面を摸式的に示す平面図である。
FIG. 5 is a plan view schematically showing a cross section taken along line VV of FIG. 2 in a state where a pulsed DC voltage is applied to electrodes while forming plasma in a chamber.

【図6】本発明による気相堆積装置の他の実施形態の要
部を示す平面図(一部断面図)である。
FIG. 6 is a plan view (partially sectional view) showing a main part of another embodiment of the vapor deposition apparatus according to the present invention.

【図7】図7(A)〜(D)は、電源制御部から電極へ
出力される電圧の状態を示すタイミングチャートであ
る。
FIGS. 7A to 7D are timing charts showing states of voltages output from the power supply control unit to the electrodes.

【図8】電極部の内方に生じた電界中をイオン性活性種
が進む状態を模式的に示す斜視図である。
FIG. 8 is a perspective view schematically showing a state in which an ionic active species advances in an electric field generated inside an electrode portion.

【図9】本発明における更に他の電極配置を例示する平
面図(一部断面図)である。
FIG. 9 is a plan view (partially sectional view) illustrating still another electrode arrangement according to the present invention.

【符号の説明】[Explanation of symbols]

1…気相堆積装置、3…電極対、4…電源制御部、3
a,3b,7a〜7d,8a〜8h…電極、7,8…電
極部、10…チャンバ、13…スパッタターゲット(タ
ーゲット)、15…サセプタ(保持部)、100…基
層、102…バリア層、103…シード層、104…金
属配線層、H…凹部、W,Wa…半導体ウェハ(基
体)。
DESCRIPTION OF SYMBOLS 1 ... Gas phase deposition apparatus, 3 ... Electrode pair, 4 ... Power supply control part, 3
a, 3b, 7a to 7d, 8a to 8h: electrode, 7, 8, electrode part, 10: chamber, 13: sputter target (target), 15: susceptor (holding part), 100: base layer, 102: barrier layer, 103: seed layer; 104: metal wiring layer; H: concave portion; W, Wa: semiconductor wafer (substrate).

フロントページの続き (72)発明者 原 耕二 千葉県成田市新泉14−3野毛平工業団地内 アプライド マテリアルズ ジャパン 株式会社内 Fターム(参考) 4K029 AA06 AA29 BD01 CA03 DC03 DC04 DC28 DC34 DC35 EA09 4M104 AA01 BB02 BB04 BB14 BB17 BB18 BB33 CC01 DD16 DD38 DD39 FF13 FF17 FF18 FF22 HH00 HH13 5F033 HH08 HH09 HH11 HH12 HH18 HH19 HH21 HH32 HH33 HH34 JJ01 JJ08 JJ09 JJ11 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 KK01 KK08 KK11 KK19 MM08 MM13 NN06 NN07 PP17 PP33 QQ09 QQ37 RR04 TT02 WW00 XX02 XX04 5F103 AA08 BB14 BB42 BB52 DD28 HH03 NN10 RR10 Continued on the front page (72) Inventor Koji Hara 14-3, Shinzumi, Narita-shi, Chiba Pref. In Nogedaira Industrial Park Applied Materials Japan Co., Ltd. F-term (reference) 4K029 AA06 AA29 BD01 CA03 DC03 DC04 DC28 DC34 DC35 EA09 4M104 AA01 BB02 BB04 BB14 BB17 BB18 BB33 CC01 DD16 DD38 DD39 FF13 FF17 FF18 FF22 HH00 HH13 5F033 HH08 HH09 HH11 HH12 HH18 HH19 HH21 HH32. WW00 XX02 XX04 5F103 AA08 BB14 BB42 BB52 DD28 HH03 NN10 RR10

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基体が収容されるチャンバと、該チャン
バ内に設けられ該基体を保持する保持部と、該チャンバ
内に該保持部に対向して設けられ且つ金属を含むターゲ
ットと、を備えており、該基体上に前記金属叉は前記金
属を含む物質を物理的気相堆積法によって堆積させる気
相堆積装置であって、 前記チャンバ内における前記保持部と前記ターゲットと
の間の空間に設けられた複数の電極を備える、ことを特
徴とする気相堆積装置。
An apparatus includes: a chamber in which a substrate is accommodated; a holding unit provided in the chamber for holding the substrate; and a target provided in the chamber to face the holding unit and including a metal. A vapor deposition apparatus for depositing the metal or a substance containing the metal on the substrate by a physical vapor deposition method, wherein the vapor is deposited in a space between the holding unit and the target in the chamber. A vapor phase deposition apparatus comprising a plurality of provided electrodes.
【請求項2】 前記複数の電極に接続されており、該複
数の電極のうち少なくともいずれか一つの電極に第1の
電圧が印加されるように、且つ、他の電極に該第1の電
圧と異なる第2の電圧が印加されるように、該複数の電
極への電圧の印加を制御する制御部を更に備える、こと
を特徴とする請求項1記載の気相堆積装置。
2. The first electrode is connected to the plurality of electrodes so that a first voltage is applied to at least one of the plurality of electrodes, and the first voltage is applied to another electrode. The vapor deposition apparatus according to claim 1, further comprising a control unit that controls application of voltages to the plurality of electrodes so that a second voltage different from the second voltage is applied.
【請求項3】 前記制御部は、前記第1及び第2の電圧
が前記複数の電極に対して周期的に変化するように、該
複数の電極への電圧の印加を制御するものである、こと
を特徴とする請求項2記載の気相堆積装置。
3. The control unit controls application of voltages to the plurality of electrodes so that the first and second voltages periodically change with respect to the plurality of electrodes. 3. The vapor deposition apparatus according to claim 2, wherein:
【請求項4】 前記複数の電極は、該複数の電極間に最
大強度が1〜10kV/mの範囲内の値となる電界が形
成されるように設けられたものである、ことを特徴とす
る請求項1〜3のいずれか一項に記載の気相堆積装置。
4. The plurality of electrodes are provided such that an electric field having a maximum intensity within a range of 1 to 10 kV / m is formed between the plurality of electrodes. The vapor phase deposition apparatus according to any one of claims 1 to 3.
【請求項5】 前記複数の電極は、パルス状の直流電圧
が印加されるものである、ことを特徴とする請求項1〜
4のいずれか一項に記載の気相堆積装置。
5. The method according to claim 1, wherein the plurality of electrodes are applied with a pulsed DC voltage.
The vapor-phase deposition apparatus according to any one of Claims 4 to 5.
【請求項6】 基体上に、金属を含むターゲットから該
金属叉は該金属を含む物質の活性種を供給して該金属叉
は該金属を含む物質を堆積せしめる気相堆積方法であっ
て、 前記活性種を前記基体上へ供給する際に、前記基体と前
記ターゲットとの間に、該ターゲットから該基体へ向か
う方向と交差する方向に電界を形成させる、ことを特徴
とする気相堆積方法。
6. A vapor-phase deposition method for supplying an active species of the metal or a substance containing the metal from a target containing the metal on a substrate to deposit the metal or the substance containing the metal, When supplying the active species onto the substrate, an electric field is formed between the substrate and the target in a direction intersecting a direction from the target toward the substrate. .
JP2001040494A 2001-02-16 2001-02-16 Vapor deposition apparatus and method Expired - Fee Related JP4503194B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001040494A JP4503194B2 (en) 2001-02-16 2001-02-16 Vapor deposition apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001040494A JP4503194B2 (en) 2001-02-16 2001-02-16 Vapor deposition apparatus and method

Publications (2)

Publication Number Publication Date
JP2002252175A true JP2002252175A (en) 2002-09-06
JP4503194B2 JP4503194B2 (en) 2010-07-14

Family

ID=18903089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001040494A Expired - Fee Related JP4503194B2 (en) 2001-02-16 2001-02-16 Vapor deposition apparatus and method

Country Status (1)

Country Link
JP (1) JP4503194B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244056A (en) * 2007-03-27 2008-10-09 Mitsubishi Electric Corp Manufacturing method of silicon carbide semiconductor device
JP5607243B2 (en) * 2011-09-30 2014-10-15 株式会社アルバック Manufacturing method of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164877A (en) * 1984-09-07 1986-04-03 Hitachi Ltd Thin film forming device
JPH02159370A (en) * 1988-12-12 1990-06-19 Mitsubishi Heavy Ind Ltd Film forming device by sputtering
JPH062125A (en) * 1992-06-16 1994-01-11 Fujitsu Ltd Semiconductor producing device
JP2001192824A (en) * 1999-10-29 2001-07-17 Toshiba Corp Sputtering system and film deposition method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164877A (en) * 1984-09-07 1986-04-03 Hitachi Ltd Thin film forming device
JPH02159370A (en) * 1988-12-12 1990-06-19 Mitsubishi Heavy Ind Ltd Film forming device by sputtering
JPH062125A (en) * 1992-06-16 1994-01-11 Fujitsu Ltd Semiconductor producing device
JP2001192824A (en) * 1999-10-29 2001-07-17 Toshiba Corp Sputtering system and film deposition method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244056A (en) * 2007-03-27 2008-10-09 Mitsubishi Electric Corp Manufacturing method of silicon carbide semiconductor device
JP5607243B2 (en) * 2011-09-30 2014-10-15 株式会社アルバック Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP4503194B2 (en) 2010-07-14

Similar Documents

Publication Publication Date Title
US20200402770A1 (en) High energy atomic layer etching
TWI499682B (en) Plasma processing chambers and methods of depositing thin films
US10465294B2 (en) Oxide and metal removal
JP5844390B2 (en) Remotely excited fluorine and water vapor etching
KR102444488B1 (en) Plasma processing apparatus
US7510634B1 (en) Apparatus and methods for deposition and/or etch selectivity
JP5318562B2 (en) System and method for plasma accelerated atomic layer deposition
JP4533324B2 (en) Atomic layer deposition apparatus using neutral beam and atomic layer deposition method using this apparatus
US9399812B2 (en) Methods of preventing plasma induced damage during substrate processing
JP5253149B2 (en) System and method for plasma accelerated atomic layer deposition
TWI572043B (en) Low resistivity tungsten pvd with enhanced ionization and rf power coupling
TW201903833A (en) Selective deposition with atomic layer etch reset
TW201801175A (en) Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US20030209422A1 (en) Multiple-step sputter deposition
KR20170072870A (en) Method for etching multilayer film
JPH0696768B2 (en) Plasma reactor for depositing films on flat substrates
KR20180061386A (en) Systems and methods for physical vapor deposition of low resistivity tungsten films
US20080132060A1 (en) Contact barrier layer deposition process
TW201705277A (en) Apparatus, system and method of treating substrate
KR102610585B1 (en) Method of forming titanium nitride films with (200) crystallographic texture
JP4326895B2 (en) Sputtering equipment
JP6364295B2 (en) Semiconductor device manufacturing method and sputtering apparatus
JP2002252175A (en) Gas-phase stacking device and its method
WO2021067362A1 (en) Selective cobalt vertical etch
JP4871339B2 (en) Sputtering method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees