JP2002244925A

JP2002244925A - 半導体回路およびデータ処理方法

Info

Publication number: JP2002244925A
Application number: JP2001042446A
Authority: JP
Inventors: Fumio Kubono; 文夫久保野; Masahiro Sueyoshi; 正弘末吉; Hiroshi Tateno; 啓舘野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-02-19
Filing date: 2001-02-19
Publication date: 2002-08-30

Abstract

(57)【要約】【課題】秘匿性の高いデータを外部バスを介して半導
体回路と半導体記憶回路との間で伝送する場合でも、当
該データの秘匿性を保つことができる半導体回路を提供
する。【解決手段】ＳＡＭチップ４０８は、バス４０９を介
して外部メモリ４０７に書き込むデータを所定のデータ
長を単位としてスクランブル鍵で暗号化し、バス４０９
を介して外部メモリ４０７から読み出したデータをスク
ランブル鍵で復号し、バス４０９のバス幅をＮｂとし、
前記データ長をＮｃとし、Ｎｃ／Ｎｂ＝ｎとし、ｎ以上
の最も小さい整数をｍとした場合に、バス４０９を介し
たデータ入出力トランザクションを、ｍ回のデータ入出
力トランザクションを単位として行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵ(Central P
rocessing Unit) と外部メモリとの間のデータ伝送をセ
キュアに行うことが可能な半導体回路およびデータ処理
方法に関する。

【０００２】

【従来の技術】ＣＰＵが内蔵されたＬＳＩチップでは、
ＣＰＵがＬＳＩチップの外部のメモリにアクセスを行う
場合がある。このような場合に、ＬＳＩチップと外部メ
モリとの間に設けられたバス上をデータが流れるため、
バスをプローブすることによって、当該データを見るこ
とができる。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
たＬＳＩチップが、電子商取引や個人認証などの秘匿性
の高い処理を行う場合には、上述したようにデータがプ
ローブされるとセキュリティ上の問題がある。

【０００４】本発明は、上述した従来技術に鑑みてなさ
れたものであり、秘匿性の高いデータを外部バスを介し
て半導体回路と半導体記憶回路との間で伝送する場合で
も、当該データの秘匿性を保つことができる半導体回路
およびデータ処理方法を提供することを目的とする。

【０００５】

【課題を解決するための手段】上述した目的を達成する
ために、本発明の半導体回路は、データ処理回路および
データ入出力処理回路を有する半導体回路であって、前
記データ処理回路は、当該半導体回路の外部のバスとの
間で、前記データ入出力処理回路を介してデータを入出
力し、前記データ入出力回路は、前記データ処理回路か
ら入力したデータを、所定のデータ長を単位として暗号
化して前記バスに出力し、前記バスから入力したデータ
を復号して前記データ処理回路に出力し、前記バスのバ
ス幅をＮｂとし、前記データ長をＮｃとし、Ｎｃ／Ｎｂ
＝ｎとし、ｎ以上の最も小さい整数をｍとした場合に、
前記外部バスを介したデータ入出力トランザクション
を、ｍ回のデータ入出力トランザクションを単位として
行う。

【０００６】また、本発明の半導体回路は、好ましく
は、前記データ入出力回路は、前記データ処理回路から
入力した第１のアドレスに基づいて、前記バスを介して
半導体記憶回路にアクセスを行う場合に、Ｎｃのデータ
が記憶される記憶領域を単位として前記半導体記憶回路
にアクセスを行うように、前記第１のアドレスを第２の
アドレスに変換し、当該第２のアドレスを用いて前記半
導体記憶回路にアクセスを行う。

【０００７】また、本発明の半導体回路は、好ましく
は、前記データ入出力回路は、第１のアドレスに第１の
データを書き込む指示を前記データ処理回路が受けた場
合に、前記第１のアドレスを前記第２のアドレスに変換
し、前記第２のアドレスを用いて、前記第１のアドレス
を含む所定のアドレス範囲のデータを前記半導体記憶回
路から読み出し、当該読み出したデータを復号し、前記
復号したデータのうち、前記第１のアドレスに対応する
データを書き換え、前記書き換えられたデータを含む前
記所定のアドレス範囲のデータを暗号化し、前記暗号化
したデータを、前記第２のアドレスを用いて前記半導体
記憶回路に書き込む。

【０００８】また、本発明の半導体回路は、好ましく
は、前記データ入出力回路は、第１のアドレスからデー
タを読み出す指示を前記データ処理回路から受けた場合
に、前記第１のアドレスを前記第２のアドレスに変換
し、前記第２のアドレスを用いて、前記第１のアドレス
を含む所定のアドレス範囲のデータを前記半導体記憶回
路から読み出し、当該読み出したデータを復号し、当該
復号したデータのうち、前記第１のアドレスに対応する
データを取り出して前記データ処理回路に出力する。

【０００９】また、本発明の半導体回路は、好ましく
は、前記データ入出力回路は、前記暗号化および復号に
用いる鍵データを、データを前記半導体記憶回路に書き
込むために暗号化するときに用いる鍵データと、当該デ
ータを前記半導体記憶回路から読み出して復号するとき
に用いる鍵データとが同じになることを条件に、適宜切
り換える。

【００１０】また、本発明の半導体回路は、好ましく
は、前記データ入出力回路は、複数の前記鍵を記憶して
おり、前記複数の鍵を適宜切り換えて使用する。

【００１１】また、本発明の半導体回路は、好ましく
は、前記データ入出力回路は、前記半導体記憶回路にア
クセスを行うアドレスを用いて演算を行って前記鍵を生
成する。

【００１２】また、本発明の半導体回路は、好ましく
は、前記データ入出力回路は、前記半導体記憶回路に書
き込むデータからパリティデータを生成し、当該データ
に対応付けて前記パリティデータを前記半導体記憶回路
に書き込み、当該データの読み出しと共に対応するパリ
ティデータを読み出し、当該パリティデータに基づい
て、当該読み出したデータの正当性を検証する。

【００１３】また、本発明の半導体回路は、好ましく
は、前記データ入出力回路は、前記半導体記憶回路にデ
ータを書き込む処理、または前記半導体記憶回路からデ
ータを読み出す処理の少なくとも一方を、複数の処理に
分割し、当該分割した処理を単位としてパイプライン処
理を実行する。

【００１４】また、本発明の半導体回路は、好ましく
は、前記データ入出力回路は、前記データ処理回路から
入力したアドレスをスクランブルして前記第２のアドレ
スを生成する。

【００１５】また、本発明のデータ処理方法は、バスを
介して半導体回路と半導体記憶回路とが接続されている
場合に、前記半導体記憶回路にアクセスを行うときに半
導体回路が行うデータ処理方法であって、前記半導体記
憶回路に書き込むデータを所定のデータ長を単位として
暗号化して前記バスに出力し、前記バスから入力したデ
ータを復号し、前記バスのバス幅をＮｂとし、前記デー
タ長をＮｃとし、Ｎｃ／Ｎｂ＝ｎとし、ｎ以上の最も小
さい整数をｍとした場合に、前記外部バスを介したデー
タ入出力トランザクションを、ｍ回のデータ入出力トラ
ンザクションを単位として行う。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して説明する。図１は、本実施形態の通信シ
ステム４０１の全体構成図である。図１に示すように、
通信システム４０１は、サーバ装置４０２、ＩＣカード
４０３、カードリーダ・ライタ４０４、パーソナルコン
ピュータ４０５、ＡＳＰ(Application Service Provide
r)サーバ装置４０６、ＳＡＭ(Secure ApplicationModul
e) ユニット４０９、パーソナルコンピュータ４１６＿
１，４１６＿２，４１６＿３、並びに認証用ユニット４
１７＿１，４１７＿２，４１７＿３を用いて、インター
ネット４１０を介して通信を行ってＩＣカード４０３を
用いた決済処理などの手続き処理を行う。ＳＡＭユニッ
ト４０９は、外部メモリ４０７およびＳＡＭチップ４０
８を有する。ＳＡＭチップ４０８は、図２に示すような
ソフトウェア構成を有している。図２に示すように、Ｓ
ＡＭチップ４０８は、下層から上層に向けて、ＨＷ(Har
dware)層、ＯＳ層、下位ハンドラ層、上位ハンドラ層お
よびＡＰ層を順に有している。下位ハンドラ層には、ド
ライバ層が含まれる。ここで、ＡＰ層には、図１に示す
クレジットカード会社などの事業者４１５＿１，４１５
＿２，４１５＿３によるＩＣカード４０３を用いた手続
きを規定したアプリケーションプログラムＡＰ＿１，Ａ
Ｐ＿２，ＡＰ＿３がある。ＡＰ層では、アプリケーショ
ンプログラムＡＰ＿１，ＡＰ＿２，ＡＰ＿３相互間、並
びに上位ハンドラ層との間にファイアウォールＦＷが設
けられている。

【００１７】ＳＡＭチップ４０８は、ＳＣＳＩまたはＥ
ｔｈｅｒｎｅｔなどを採用したバス４１９を介してＡＳ
Ｐサーバ装置４０６に接続される。ＡＳＰサーバ装置４
０６は、インターネット４１０を介して、エンドユーザ
のパーソナルコンピュータ４０５、事業者４１５＿１，
４１５＿２，４１５＿３のパーソナルコンピュータ４１
６＿１，４１６＿２，４１６＿３を含む複数の端末装置
に接続される。パーソナルコンピュータ４０５は、例え
ば、シリアルまたはＵＳＢを介してＤｕｍｂ型のカード
リーダ・ライタ４に接続されている。カードリーダ・ラ
イタ４が、ＩＣカード４０３との間で物理レベルに相当
する例えば無線通信を実現する。ＩＣカード４０３への
操作コマンドおよびＩＣカード４０３からのリスポンス
パケットは、ＳＡＭユニット４０９側で生成および解読
される。よって、その中間に介在するカードリーダ・ラ
イタ４、パーソナルコンピュータ４０５およびＡＳＰサ
ーバ装置４０６は、コマンドやリスポンス内容をデータ
ペイロード部分に格納して中継する役割を果たすのみ
で、ＩＣカード４０３内のデータの暗号化や復号および
認証などの実操作には関与しない。

【００１８】事業者４１５＿１，４１５＿２，４１５＿
３は、パーソナルコンピュータ４１６＿１，４１６＿
２，４１６＿３を用いてアプリケーションプログラムＡ
Ｐ＿１，ＡＰ＿２，ＡＰ＿３を作成し、それぞれ認証用
ユニット４１７＿１，４１７＿２，４１７＿３を介し
て、当該作成したアプリケーションプログラムをＳＡＭ
チップ４０８を介して外部メモリ４０７内の予め割り当
てられた記憶領域にダウンロードする。このとき、事業
者４１５＿１，４１５＿２，４１５＿３は相互に無関係
の者であるため、アプリケーションプログラムＡＰ＿
１，ＡＰ＿２，ＡＰ＿３をダウンロードできる外部メモ
リ４０７内の記憶領域は予め決められており、当該記憶
領域へのダウンロードを行う権限を有するか否かがＳＡ
Ｍチップ４０８によって検証される。また、アプリケー
ションプログラムＡＰ＿１，ＡＰ＿２，ＡＰ＿３相互間
では、ファイアウォールＦＷによって、データの授受お
よび参照が制限されている。認証用ユニット４１７＿
１，４１７＿２，４１７＿３は、後述するように、アプ
リケーションプログラムＡＰ＿１，ＡＰ＿２，ＡＰ＿３
をＳＡＭチップ４０８にダウンロードする際に、ＳＡＭ
チップ４０８との間で相互認証を行い、ダウンロード用
署名検証鍵情報の作成などを行う。

【００１９】以下、図１に示すＳＡＭユニット４０９に
ついて詳細に説明する。外部メモリ４０７図３は、外部メモリ４０７の記憶領域を説明するための
図である。図３に示すように、外部メモリ４０７の記憶
領域には、事業者４１５＿１のアプリケーションプログ
ラムＡＰ＿１が記憶されるＡＰ記憶領域４２０＿１、事
業者４１５＿２のアプリケーションプログラムＡＰ＿２
が記憶されるＡＰ記憶領域４２０＿２、事業者４１５＿
３のアプリケーションプログラムＡＰ＿３が記憶される
ＡＰ記憶領域４２０＿３、並びにＳＡＭチップ４０８の
管理者が使用するＡＰ管理用記憶領域４２１がある。

【００２０】ＡＰ記憶領域４２０＿１に記憶されている
アプリケーションプログラムＡＰ＿１は、複数のプログ
ラムモジュールによって構成されている。ＡＰ記憶領域
４２０＿１へのアクセスは、ファイアウォールＦＷ＿１
によって制限されている。ＡＰ記憶領域４２０＿２に記
憶されているアプリケーションプログラムＡＰ＿２は、
複数のプログラムモジュールによって構成されている。
ＡＰ記憶領域４２０＿２へのアクセスは、ファイアウォ
ールＦＷ＿２によって制限されている。ＡＰ記憶領域４
２０＿３に記憶されているアプリケーションプログラム
ＡＰ＿３は、複数のプログラムモジュールによって構成
されている。ＡＰ記憶領域４２０＿３へのアクセスは、
ファイアウォールＦＷ＿３によって制限されている。本
実施形態では、上記プログラムモジュールは、例えば、
ＳＡＭユニット９の外部から外部メモリ４０７にダウン
ロードされる最小単位である。各アプリケーションプロ
グラムを構成するプログラムモジュールの数は、対応す
る事業者が任意に決定できる。

【００２１】アプリケーションプログラムＡＰ＿１，Ａ
Ｐ＿２，ＡＰ＿３は、例えば、それぞれ図１に示すパー
ソナルコンピュータ４１６＿１，４１６＿２，４１６＿
３を用いて、事業者４１５＿１，４１５＿２，４１５＿
３によって作成され、ＳＡＭチップ４０８を介して外部
メモリ４０７にダウンロードされる。

【００２２】ＡＰ管理用記憶領域４２１へのアクセス
は、ファイアウォールＦＷ＿４によって、ＳＡＭチップ
４０８の管理者にのみ許可される。なお、ファイアウォ
ールＦＷ＿１，ＦＷ＿２，ＦＷ＿３，ＦＷ＿４は、図２
に示すファイアウォールＦＷに対応している。ＡＰ管理
用記憶領域４２１には、図３に示すように、ＡＰ管理用
データ４２１が記憶されている。ここで、ＡＰ管理用デ
ータ４２１は、ＳＡＭチップ４０８が、アプリケーショ
ンプログラムＡＰ＿１，ＡＰ＿２，ＡＰ＿３の実行など
を管理するために用いられる。

【００２３】本実施形態では、外部メモリ４０７に記憶
されたアプリケーションプログラムＡＰ＿１，ＡＰ＿
２，ＡＰ＿３およびＡＰ管理用データ４２１は、後述す
るように、ＳＡＭチップ４０８内のバススクランブル部
４６１によってスクランブル鍵Ｋを用いてスクランブル
されており、ＳＡＭチップ４０８に読み込まれたときに
スクランブル鍵Ｋを用いてデスクランブルされる。

【００２４】ＳＡＭチップ４０８図４は、図１に示すＳＡＭチップ４０８の機能ブロック
図である。図４に示すように、ＳＡＭチップ４０８は、
ＡＳＰＳ通信インタフェース部４６０、バススクランブ
ル部４６１、署名処理部４６２、認証処理部４６３、暗
号・復号部４６４、記憶部４６５、ＣＰＵ４６６を有す
る。ＳＡＭチップ４０８は、耐タンパ性のモジュールで
ある。ここで、ＣＰＵ４６６が本発明のデータ処理回路
に対応し、バススクランブル部４６１が本発明のデータ
入出力回路に対応している。また、ＳＡＭチップ４０８
が本発明の半導体回路に対応し、外部メモリ４０７が本
発明の半導体記憶回路に対応している。

【００２５】ＡＳＰＳ通信インタフェース部４６０は、
図１に示すＡＳＰサーバ装置４０６との間のデータ入出
力に用いられるインタフェースである。バススクランブ
ル部４６１は、外部メモリ４０７に書き込むデータをス
クランブルし、外部メモリ４０７から読み出したデータ
をデスクランブルする。すなわち、外部メモリ４０７に
は、スクランブルされた状態でデータが記憶される。バ
ススクランブル部４６１の処理について後に詳細に説明
する。

【００２６】署名処理部４６２は、後述するようにイン
ターネット４１０を介してアプリケーションプログラム
を外部メモリ４０７にダウンロードするとき、並びにア
プリケーションプログラムを実行するときに署名作成お
よび署名検証を行う。認証処理部４６３は、後述するよ
うにインターネット４１０を介してアプリケーションプ
ログラムを外部メモリ４０７にダウンロードするときな
どに、相手先と相互認証を行う。暗号・復号部４６４
は、データの暗号化、並びに暗号化されたデータの復号
を行う。記憶部４６５は、ＣＰＵ４６７の処理に必要な
データを記憶する。ＣＰＵ４６６は、バススクランブル
部４６１を介して外部メモリ４０７にアクセスを行いな
がら、アプリケーションプログラムＡＰ＿１，ＡＰ＿
２，ＡＰ＿３を実行し、ＳＡＭチップ４０８のサービス
に対応した様々な処理を行う。

【００２７】以下、バススクランブル部４６１の処理に
ついて詳細に説明する。なお、本実施形態では、バスス
クランブル部４６１を、外部メモリ４０７へのアクセス
時に使用する場合を例示するが、バススクランブル部４
６１はその他のＳＡＭチップ４０８がＩ／Ｏバスなどを
介して外部との間でデータ入出力を行う場合にも適用で
きる。

【００２８】バススクランブル部４６１は、ＣＰＵ４６
６から入力したデータを、所定のスクランブル鍵Ｋを用
いて暗号化した後に、バス４０９を介して外部メモリ４
０７に書き込む。また、バススクランブル部４６１は、
バス４０９を介して外部メモリ４０７から読み出したデ
ータを、スクランブル鍵Ｋを用いて復号してＣＰＵ４６
６に出力する。

【００２９】〔アドレス空間〕バススクランブル部４６
１で使用される暗号アルゴリズムの暗号ブロック長をＮ
ｃとし、バス４０９のデータバス幅をＮｂとする。以下
の例では、ＮｃがＮｂの整数倍、すなわち、ｎ（＝Ｎｃ
／Ｎｂ）が整数の場合を考える。なお、ＣＰＵ４６６の
アドレス空間（ＳＡＭチップ４０８内でのアドレス空
間）と、バススクランブル部４６１が外部メモリ４０７
にアクセスを行うときに用いるアドレス空間（以下、外
部メモリアドレス空間とも記す）とは、パリティの付加
やアドレスのスクランブルにより異なる。そのため、バ
ススクランブル部４６１は、図５に示すように、ＣＰＵ
４６６から入力したアドレスＣＰＵ＿ＡＤＲ（本発明の
第１のアドレス）を、予め規定した写像ｆ（アドレス変
換アルゴリズム）を用いて、外部メモリアドレス空間の
アドレスＭＥＭ＿ＡＤＲ（本発明の第２のアドレス）に
変換する。バススクランブル部４６１は、アドレスＭＥ
Ｍ＿ＡＤＲを用いて外部メモリ４０７にアクセスを行
う。

【００３０】この写像ｆは、例えば、図６に示すよう
に、アドレスＣＰＵ＿ＡＤＲであるアドレスａ１が「ａ
１ｍｏｄＮｃ/ Ｎｂ＝０」である場合にのみ定義さ
れ、それ以外のアドレスａ２は、外部メモリ４０７には
ｆ（ａ２−（ａ２ｍｏｄＮｃ/ Ｎｂ))でアクセスさ
れる。ここで、「ｘｍｏｄｙ」は、ｘをｙで割った
余りである。

【００３１】すなわち、バススクランブル部４６１は、
暗号ブロック長Ｎｃを単位として、外部メモリ４０７に
対してデータの読み書きを行う。ここで、Ｎｃ／Ｎｂ＝
ｎとし、ｎ以上の最も小さい整数をｍとした場合に、バ
ススクランブル部４６１は、バス４１９を介した外部メ
モリ４０７へのアクセスのトランザクション（本発明の
データ入出力トランザクション）を、ｍ回のトランザク
ションを１単位として行う。

【００３２】〔バススクランブル部４６１の構成〕図７
は、バススクランブル部４６１の機能ブロック図であ
る。図７に示すように、バススクランブル部４６１は、
暗号化部４３１、復号部４３２、アドレス管理部４３
３、スクランブル鍵管理部４３４、パリティ処理部４３
５、パイプライン処理制御部４３６、作業用メモリ４３
７および制御部４３８を有する。

【００３３】暗号化部４３１は、ＣＰＵ４６６から入力
したデータを、所定のスクランブル鍵Ｋを用いて暗号化
する。復号部４３２は、外部メモリ４０７から読み出し
たデータを、所定のスクランブル鍵Ｋを用いて復号す
る。アドレス管理部４３３は、ＣＰＵ４６６から入力し
たアドレスＣＰＵ＿ＡＤＲを、前述したようにアドレス
ＭＥＭ＿ＡＤＲに変換する。スクランブル鍵管理部４３
４は、暗号化部４３１および復号部４３２で用いるスク
ランブル鍵Ｋを管理し、スクランブル鍵Ｋを適宜切り換
える。パリティ処理部４３５は、外部メモリ４０７に書
き込むデータにパリティデーダを付加すると共に、外部
メモリ４０７から読み出したデータに付加されたパリテ
ィデータを検証する。パイプライン処理制御部４３６
は、バススクランブル部４６１の処理を複数のステージ
に分割し、各ステージを単位としてパイプライン処理を
行うように制御する。作業用メモリ４３７は、バススク
ランブル部４６１の処理に用いられる。制御部４３８
は、バススクランブル部４６１の処理を統括的に制御す
る。

【００３４】〔外部メモリ４０７への書き込み動作〕図
８は、図４に示すＣＰＵ４６６が外部メモリ４０７にデ
ータを書き込む場合のバススクランブル部４６１の動作
を説明するための図である。図９は、図８に示す動作を
説明するためのフローチャートである。ステップＳＴ４０１：ＣＰＵ４６６からバススクランブ
ル部４６１に、書き込むデータＤＡＴＡである「ｄ３
２」、並びにアドレスＣＰＵ＿ＡＤＲである「ａ３」が
出力される。当該データ「ｄ３２」は、バススクランブ
ル部４６１の図７に示す作業用メモリ４４７に書き込ま
れる。

【００３５】ステップＳＴ４０２：Ｎｃ＞Ｎｂである場
合は、図７に示すアドレス管理部４３３において、アド
レス「ａ３」を用いて写像ｆ（ａ３−（ａ３ｍｏｄ
Ｎｃ/ Ｎｂ））すなわち写像ｆ（ａ３−１）が求めら
れ、当該写像ｆ（ａ３−１）が、外部メモリアドレス空
間のアドレスＭＥＭ＿ＡＤＲとされる。

【００３６】ステップＳＴ４０３：図７に示す制御部４
３８によって、ステップＳＴ４０２で得られたアドレス
ＭＥＭ＿ＡＤＲであるｆ（ａ３−１）を用いて、外部メ
モリ４０７から暗号化されたデータブロックｅ（｛Ｘ
１，Ｘ２｝）が読み出され、これが作業用メモリ４３７
に書き込まれる。

【００３７】ステップＳＴ４０４：図７に示す復号部４
３２によって、作業用メモリ４３７から読み出したデー
タブロックｅ（｛Ｘ１，Ｘ２｝）が復号されてデータブ
ロック｛Ｘ１，Ｘ２｝が生成される。そして、パリティ
処理部４３５において、データブロックｅ（｛Ｘ１，Ｘ
２｝）に付加されているパリティデータを用いてパリテ
ィ処理が行われた後に、データブロック｛Ｘ１，Ｘ２｝
が再び作業用メモリ４３７に書き込まれる。

【００３８】スクランブル４０５：制御部４３８によっ
て、作業用メモリ４３７から読み出した既に復号された
データブロック｛Ｘ１，Ｘ２｝内のアドレス「ａ３」に
対応する「Ｘ２」が、書き込みデータである「ｄ３２」
に書き換えられ、データブロック｛Ｘ１，ｄ３２｝が生
成され、これが作業用メモリ４３７に書き込まれる。

【００３９】ステップＳＴ４０６：パリティ処理部４３
５によって、データブロック｛Ｘ１，ｄ３２｝のパリテ
ィデータが生成される。

【００４０】スクランブル４０７：暗号化部４３１によ
って、作業用メモリ４３７から読み出したデータブロッ
ク｛Ｘ１，ｄ３２｝が、スクランブル鍵Ｋを用いて暗号
化される。

【００４１】スクランブル４０８：制御部４３８によっ
て、外部メモリ４０７内のアドレスＭＥＭ＿ＡＤＲであ
るｆ（ａ３−１）にデータブロック｛Ｘ１，ｄ３２｝が
書き込まれ、さらにステップＳＴ４０６で生成したパリ
ティデータが外部メモリ４０７の所定の領域に書き込ま
れる。

【００４２】なお、制御部４３８は、ステップＳＴ４０
７においてデータブロックを暗号化する前に、次にＣＰ
Ｕ４６６から入力されるアドレスが「ａ３−１」である
か否かを判断し、「ａ３−１」であれば、データブロク
のＸ１を、書き込みデータで書き換えた後に暗号化を行
い、外部メモリ４０７に書き込む。これにより、連続し
たアドレスに書き込むが行われる場合のステップ数を少
なくできる。

【００４３】また、制御部４３８は、例えば、データ長
がＮｂのデータを外部メモリ４０７に書き込む場合で
も、当該データを（Ｎｃ−Ｎｂ）のデータでパディング
してデータ長Ｎｃのデータにしてから暗号化を行い、外
部メモリ４０７に書き込む。すなわち、データ長Ｎｂの
データに対しても外部メモリ４０７内のデータ長Ｎｃの
記憶領域を割り当てる。

【００４４】〔外部メモリ４０７からの読み出し〕図１
０は、外部メモリ４０７からバススクランブル部４６１
への読み出し動作を説明するための図である。図１１
は、当該読み出し動作を説明するためのフローチャート
である。ステップＳＴ４１１：ＣＰＵ４６６からバススクランブ
ル部４６１に、読み出しを行うアドレスＣＰＵ＿ＡＤＲ
である「ａ３」が出力される。

【００４５】ステップＳＴ４１２：Ｎｃ＞Ｎｂである場
合は、図７に示すアドレス管理部４３３において、アド
レス「ａ３」を用いて写像ｆ（ａ３−（ａ３ｍｏｄ
Ｎｃ/ Ｎｂ））すなわち写像ｆ（ａ３−１）が求めら
れ、当該写像ｆ（ａ３−１）が、外部メモリアドレス空
間のアドレスＭＥＭ＿ＡＤＲとされる。

【００４６】ステップＳＴ４１３：図７に示すＣＰＵ４
６６によって、ステップＳＴ４０２で得られたアドレス
ＭＥＭ＿ＡＤＲであるｆ（ａ３−１）を用いて、外部メ
モリ４０７から暗号化（スクランブル）されたデータブ
ロックｅ（｛ｄ３１，ｄ３２｝）が読み出され、これが
作業用メモリ４３７に書き込まれる。

【００４７】ステップＳＴ４１４：図７に示す復号部４
３２によって、作業用メモリ４３７から読み出したデー
タブロックｅ（｛ｄ３１，ｄ３２｝）が復号されて｛ｄ
３１，ｄ３２｝が生成される。そして、パリティ処理部
４３５において、データブロックｅ（｛ｄ３１，ｄ３
２｝）に付加されているパリティデータを用いてパリテ
ィ処理が行われた後に、データブロック｛ｄ３１，ｄ３
２｝が再び作業用メモリ４３７に書き込まれる。

【００４８】スクランブル４１５：制御部４３８によっ
て、作業用メモリ４３７から読み出した既に復号された
データブロック｛ｄ３１，ｄ３２｝内の、ＣＰＵ＿ＡＤ
Ｒ「ａ３」に対応するデータ「ｄ３２」が取り出され、
これがＣＰＵ４６６に出力される。すなわち、データブ
ロック内の「（ａ３ｍｏｄＮｃ/ Ｎｂ）＋１」番目
のデータが取り出されてＣＰＵ４６６に出力される。

【００４９】〔スクランブル鍵の管理〕図７に示すスク
ランブル鍵管理部４３４は、以下に示すようにして、暗
号化部４３１および復号部４３２で用いるスクランブル
鍵を管理する。スクランブル鍵管理部４３４は、外部メ
モリ４０７上のアドレス毎に異なるものを使用すること
も可能である。そのためには複数のスクランブル鍵を保
持しておく必要があるが、その方法の一例を以下に示
す。スクランブル鍵管理部４３４は、図１２に示すよう
に、複数のスクランブル鍵Ｋ１，Ｋ２，Ｋ３を記憶して
おり、ＣＰＵ４６６からのアドレスによって、使用する
鍵を切り替えて暗号化部４３１および復号部４３２に出
力する。具体的には、アドレス「ａ１」にアクセスする
場合にはスクランブル鍵Ｋ１を用い、アドレス「ａ２」
にアクセスする場合にはスクランブル鍵Ｋ２を用い、ア
ドレス「ａ３」にアクセスする場合にはスクランブル鍵
Ｋ３を用いる。

【００５０】また、図１３に示すように、スクランブル
鍵管理部４３４内の演算回路４３４ａによって、種とな
る鍵Ｋｓと、ＣＰＵ４６６から入力したアドレスとを用
いて演算を行って、その演算結果をスクランブル鍵Ｋと
して暗号化部４３１および復号部４３２に出力する。当
該演算としては、パディングしたアドレス番地をＫｓで
暗号化または復号化したり、ａ１とＫｓとの排他的論理
和（ＸＯＲ）を求めるなどの演算がある。

【００５１】また、バススクランブル部４６１は、バス
上の所定の場所にスクランブル鍵を保持しておき、ＣＰ
Ｕ４６６が発したアドレスに対応するスクランブル鍵を
当該バスを介して入力するようにしてもよい。この場合
に、スクランブル鍵を送信するためのデータバスをＣＰ
Ｕ−バススクランブラのバスと共有するために、メモリ
コントローラによる制御が必要になる。当該スクランブ
ル鍵を保持する場所は、ＳＡＭチップ４０８の内外どち
らでも構わないが、チップ外である場合はチップまでの
経路の安全確保のために、運搬用鍵で暗号化しておき、
バススクランブル部４６１に到着した時点で復号する。
バススクランブル部４６１は、予め運搬用鍵をハードウ
ェアもしくはソフトウェアの形で保持している。

【００５２】ところで、バススクランブル部４６１は、
ＣＰＵ４６６から入力したアドレスごとにスクランブル
鍵を変えていても、あるアドレスに対して常にアクセス
を行うと、時間をかけることによって、そのアドレス領
域のスクランブルが解かれる可能性が高まる。従って、
スクランブル鍵は一定のものではなく、例えば、以下に
示すような手法で可変にする。

【００５３】スクランブル鍵管理部４３４は、例えば、
ＳＡＭチップ４０８などの電源投入時に乱数を発生させ
てスクランブル鍵を発生する。スクランブル鍵は、基本
的にバススクランブラのみが知っていればいいので、鍵
配送・同期等の問題は起こらない。また、スクランブル
鍵管理部４３４は、外部メモリ４０７へのアクセスごと
にスクランブル鍵を切り換えて使用する。この場合、既
に外部メモリ４０７にあるデータを暗号化した鍵と、現
在保持している鍵が同一でなくてはならない。

【００５４】そのため、例えば、図１４および図１５に
示すように、スクランブル鍵の更新が行われる。：暗号化部４３１がＣＰＵ４６６からデータ「ｄ３」
を入力し、バススクランブル部４６１がＣＰＵ４６６か
らアドレス「ａ１」を入力する。。：バススクランブル部４６１が、外部メモリ４０７の
アドレス「ｆ（ａ１）」にアクセスを行う。：外部メモリ４０７のアドレス「ｆ（ａ１）」から復
号部４３２１に、データ「ｅ（｛ｄ１，ｄ２｝）」が読
み出される。：復号部４３２がデータ「ｅ（｛ｄ１，ｄ２｝）」を
復号してデータ「｛ｄ１，ｄ２｝」を生成する。このと
き、スクランブル鍵管理部４３４は、スクランブル鍵Ｋ
１を選択しており、復号部４３２は、スクランブル鍵Ｋ
１を用いて復号を行う。そして、データ「ｄ３」によっ
て書き換えが行われ、データ「｛ｄ３，ｄ２｝」が生成
される。：バススクランブル部４６１は、スクランブル鍵をＫ
１からＫ２に変更する。当該スクランブル鍵Ｋ１，Ｋ２
は、タイマの値、アドレスに格納されていた値、乱数発
生などの手法で生成される。：暗号化部４３１が、書き換えられたデータ「｛ｄ
３，ｄ２｝」を、変更後のスクランブルＫ２を用いて暗
号化してデータ「ｅ（｛ｄ３，ｄ２｝）」を生成する。データ「ｅ（｛ｄ３，ｄ２｝）」が、外部メモリ４０
７のアドレス「ｆ（ａ１）」に書き込まれる。

【００５５】〔パリティ処理部４３５によるパリティ処
理〕パリティ処理部４３５は、外部メモリ４０７にデー
タを書き込むとき、暗号化前のデータのパリティデータ
をあらかじめ計算しておき、暗号化されたデータととも
に当該パリティデータを外部メモリ４０７に書き込む。
これにより、外部メモリ４０７上で何らかの物理的トラ
ブルや、データの改竄などが生じた場合に、読み出し時
にそのことを検出でき、よりセキュアなプログラムの実
行が可能になる。また、パリティデータの付加により、
平文の長さと暗号文の長さが同一であっても、ＣＰＵ４
６６のアドレス空間と外部メモリ４０７のアドレス空間
は、完全に一致することはない。例えば、アドレス「ａ
１」にデータ「ｄ１」を書き込む場合は、ｆ（ａ１）に
Ｎｃ分書き込むのと同時に、データ「ｄ１」のパリティ
「ｐ１」（サイズＮｐ）を外部メモリ４０７のどこかに
書き込む必要があるからである。パリティデータを外部
メモリ４０７内のいずれの記憶領域に記憶するかは例え
ば以下に示す場合がある。

【００５６】パリティデータを、それに対応する平文を
暗号化したデータのすぐそばに置く。この場合、バスス
クランブル部４６１が、外部メモリ４０７のアドレス
「ｆ（ａ１）」からデータ「ｅ（ｄ１）」を読み出した
後に、続いてアドレス「ｆ（ａ１）＋Ｎｃ／Ｎｂ」から
パリティデータ「ｐ１」を読み出す。この場合には、バ
ススクランブル部４６１において、アドレスの写像ｆ以
外には特別な計算を行う必要が無い。

【００５７】また、それ以外に、外部メモリ４０７内に
パリティデータの専用記憶領域を予め確保し、当該専用
記憶領域にパリティデータ「ｐ１」を書き込む。この場
合には、バススクランブル部４６１は、パリティ用アド
レス写像ｆｐに基づいて処理を行う必要があり、パリテ
ィデータ「ｐ１」は、外部メモリ４０７上のアドレス
「ｆｐ（ａ１）」に書き込まれる。

【００５８】パリティ処理部４３５において、パリティ
エラーが検出されたときは、ＣＰＵ４６６の処理を停止
させるなどして、不正なデータやプログラムの処理を防
止する。なお、パリティ処理の内容は特に限定されな
い。

【００５９】〔パイプライン処理制御部４３６によるパ
イプライン処理〕本実施形態では、例えば、パイプライ
ン処理制御部４３６の制御によって、例えば、バススク
ランブル部４６１の処理を複数のステージに分割し、各
ステージを単位としてパイプライン化することで、ＣＰ
Ｕ４６６から見た外部メモリ４０７へのアクセス時間を
短縮できる。すなわち、パイプライン化しない場合、Ｃ
ＰＵ４６６から外部メモリ４０７への１回のメモリのア
クセスに対して必ず１暗号ブロックの処理に要する時間
が少なくとも必要となる。例えば、ＣＰＵ４６６が出し
たアドレス「ａ1 」のデータの読み出し指示に対して、
当該読み出し指示に応じてバススクランブル部４６１が
行う処理をパイプライン化すると、例えば、ＣＰＵ４６
６がプログラムコードなどでアドレス「ａ1 」から連続
的に上位アドレスのデータを要求した場合に、バススク
ランブル部４６１が、アドレス「ｆ（ａ１）」の次にア
ドレス「ｆ（ａ１＋Ｎｃ/ Ｎｂ) 」のデータを先読みし
ておけば、暗号処理および復号処理のオーバーヘッドを
無くすことができる。

【００６０】例えば、メモリアクセスの時間は無視し、
トリプルＤＥＳなどのように、各データについて３ラウ
ンド（回）の暗号化が行われており、１ラウンドの暗号
化を復号するのに１クロック必要であり、Ｎｃ／Ｎｂ＝
１である場合に、ＣＰＵ４６６がアドレス「ａ１」，
「ａ１＋１」，「ａ１＋２」を指定して外部メモリ４０
７から連続してデータを読み出す指示を出した場合を考
える。このとき、３ラウンドの復号が必要になり、各デ
ータの復号に３クロックを要する。パイプライン処理を
行わないと、図１６（Ａ）に示すように、ＣＰＵ４６６
が最初の読み出し指示を出してから、３クロック後に、
アドレス「ａ１」を用いて外部メモリ４０７から読み出
されたデータ「ｅ３（ｄ１）」が３回復号されてデータ
「ｄ１」となりＣＰＵ４６６に入力される。その後、さ
らに３クロック後に、アドレス「ａ１＋１」を用いて外
部メモリ４０７から読み出されたデータ「ｅ３（ｄ
２）」が３回復号されてデータ「ｄ２」となりＣＰＵ４
６６に入力される。その後、さらに３クロック後に、ア
ドレス「ａ１＋２」を用いて外部メモリ４０７から読み
出されたデータ「ｅ３（ｄ３）」が３回復号されてデー
タ「ｄ３」となりＣＰＵ４６６に入力される。すなわ
ち、ＣＰＵ４６６が最初の読み出し指示を出してから、
９クロック後に、全てのデータ「ｄ１」，「ｄ２」，
「ｄ３」がＣＰＵ４６６に入力される。

【００６１】これに対して、本実施形態では、パイプラ
イン処理制御部４３６によって、復号部４３２の復号処
理を、各ラウンドを１段階として図１６（Ｂ）に示すよ
うに３段階（ステージ）でパイプライン処理する。これ
により、一方、ＣＰＵ４６６が、最初に読み出し指示を
出してからアドレス「ａ１」に対応するデータがＣＰＵ
４６６に入力されるのには３クロックを要するが、その
後、アドレス「ａ１＋１」，「ａ１＋２」に対応するデ
ータが１クロック毎に順次ＣＰＵ４６６に入力される。
これにより、ＣＰＵ４６６が最初に読み出し指示を出し
てから、５クロック後に、全てのデータ「ｄ１」，「ｄ
２」，「ｄ３」がＣＰＵ４６６に入力される。

【００６２】なお、ＣＰＵ４６６が、アドレス「ａ１」
の次に、「ａ１」からは遠く離れたアドレス「ａ２」の
データを要求した場合は、パイプライン上のデータは破
棄して、アドレス「ａ２」，「ａ２＋１」・・・のデー
タをパイプラインに詰めていく。

【００６３】〔アドレス管理部４３３によるアドレスス
クランブル〕ＳＡＭチップ４０８が外部メモリ４０７上
の特定の連続したアドレス領域に何度も繰り返しアクセ
スする場合、それはサブルーチンか配列かといったよう
にある程度予測が可能になる。配列などのデータであれ
ば、そこを集中的に攻撃することによって攻撃者にとっ
て有益な( 運営側にとってクリティカルな) データを得
やすくなってしまう。これを回避するために、本実施形
態では、ＣＰＵ４６６とＳＡＭチップ４０８との間のア
ドレスバスをバススクランブル部４６１を経由させ、ア
ドレス管理部４３３によって、アドレスにもスクランブ
ルをかけることで、外部メモリ４０７上の連続した領域
へのアクセスを防ぐことが出来る。このスクランブルが
前述の写像ｆに相当する。アドレススクランブルを行わ
ない場合、写像ｆはパリティデータのための領域確保の
みの写像となる。例えば「∀ａ ∈[ ＣＰＵアドレス空
間],ｆ（ａ）＝（１＋ｐ）ａ」となる。ここでｐはパリ
ティデータのアラインメントサイズである。

【００６４】以下、図１に示す通信システム４０１の全
体動作について説明する。図１７は、図１に示す通信シ
ステム４０１の全体動作を説明するための図である。ステップＳＴ４３１：事業者４１５＿１〜４１５＿３あ
るいはこれら事業者の依頼を受けた者が、当該事業者が
ＩＣカード４０３を用いて行う取り引きについての処理
を行うためのアプリケーションプログラムＡＰ＿１，Ａ
Ｐ＿２，ＡＰ＿３を、図１に示すパーソナルコンピュー
タ４１６＿１，４１６＿２，４１６＿３上で作成する。
また、ＳＡＭチップ４０８の管理者が、ＡＰ管理用デー
タ４２１を生成し、スクランブルして外部メモリ４０７
に格納する。

【００６５】ステップＳＴ４３２：アプリケーションプ
ログラムＡＰ＿１，ＡＰ＿２，ＡＰ＿３を、認証用ユニ
ット４１７＿１，４１７＿２，４１７＿３を介して、パ
ーソナルコンピュータ４１６＿１，４１６＿２，４１６
＿３からＳＡＭチップ４０８にダウンロードする。

【００６６】ステップＳＴ４３３：ユーザにＩＣカード
４０３が発行される。ＩＣカード４０３のＩＣには、ユ
ーザが契約を行った事業者との取り引きに用いられる鍵
情報が記憶されている。なお、ユーザと事業者との間の
契約は、ＩＣカード４０３の発行後に、インターネット
４１０などを介して行ってもよい。

【００６７】ステップＳＴ４３４：例えば、ユーザがパ
ーソナルコンピュータ４０５を用いてインターネット４
１０を介してサーバ装置４０２にアクセスを行い、商品
を購入しようとした場合に、サーバ装置４０２がインタ
ーネット４１０を介してＡＳＰサーバ装置４０６に処理
要求を出す。ＡＳＰサーバ装置４０６は、サーバ装置４
０２から処理要求を受けると、インターネット４１０を
介してパーソナルコンピュータ４０５にアクセスを行
う。そして、カードリーダ・ライタ４０４が出したＩＣ
カード４０３についての処理要求が、パーソナルコンピ
ュータ４０５、インターネット４１０およびＡＳＰサー
バ装置４０６を介してＳＡＭチップ４０８に送信され
る。

【００６８】ステップＳＴ４３５：ＳＡＭチップ４０８
が、ステップＳＴ４３４で受信した処理要求に応じて、
アプリケーションプログラムを選択し、当該選択された
アプリケーションプログラムを実行する。当該アプリケ
ーションプログラムの実行において、ＳＡＭチップ４０
８と外部メモリ４０７との間の通信は、前述したバスス
クランブル部４６１の処理に基づいて行われる。

【００６９】ステップＳＴ４３６：ＳＡＭチップ４０８
は、アプリケーションプログラムの実行結果をＡＳＰサ
ーバ装置４０６に出力する。

【００７０】図１８は、図４に示すＳＡＭチップ４０８
の機能ブロックをより具体的にした機能ブロック図であ
る。図１８に示すように、ＳＡＭチップ４０８は、内部
バス９０を介して、カードＩ／Ｆ部９１、ＡＳＰ通信用
インタフェース部４６０、バススクランブル部４６１、
暗号・復号部４６５、記憶部４６３およびＣＰＵ４６６
が接続されている。図４に示す署名処理部４６２および
認証処理部４６３は、例えば、ＣＰＵ４６６によってそ
の一部の機能が実現される。

【００７１】図１８に示すＳＡＭチップ４０８では、例
えば図１９に示すように、内部バス９０に接続されたカ
ードＩ／Ｆ部９１を、ＳＡＭチップ４０８の外部のＲＦ
送受信部９２に接続し、ＲＦ送受信部９２のアンテナ９
２ａを介して、ＩＣカード２０３との間で非接触方式で
データを送受信してもよい。

【００７２】以上説明したように、通信システム４０１
によれば、ＳＡＭチップ４０８内のバススクランブル部
４６１に前述した機能を持たせることで、以下に示す効
果が得られる。すなわち、通信システム４０１によれ
ば、秘匿性のある例えばＩＣカード４０３を用いた処理
に係わるデータを外部メモリ４０７にセキュアな状態で
記憶できる。また、通信システム４０１によれば、バス
スクランブル部４６１の処理をパイプライン化すること
で、ＳＡＭチップ４０８が外部メモリ４０７に高速にア
クセスできる。また、通信システム４０１によれば、バ
ススクランブル部４６１にパリティ機能を持たせること
で、外部メモリ４０７から読み出したデータの信頼性を
高めることができる。

【００７３】

【発明の効果】以上説明したように、本発明によれば、
秘匿性の高いデータを外部バスを介して半導体回路と半
導体記憶回路との間で伝送する場合でも、当該データの
秘匿性を保つことができる半導体回路およびデータ処理
方法を提供することができる。

【図面の簡単な説明】

【図１】図１は、本発明の実施形態の通信システムの全
体構成図である。

【図２】図２は、図１に示すＳＡＭチップのソフトウェ
ア構成を説明するための図である。

【図３】図３は、図１に示すＳＡＭユニットの外部メモ
リを説明するための図である。

【図４】図４は、図１に示すＳＡＭチップの機能ブロッ
ク図である。

【図５】図５は、図３に示すＣＰＵ、バススクランブル
部および外部メモリの関係を説明するための図である。

【図６】図６は、図５に示すＣＰＵと外部メモリとのア
ドレス空間を説明するための図である。

【図７】図７は、図４に示すバススクランブル部の機能
ブロック図である。

【図８】図８は、図４に示すバススクランブル部による
外部メモリの書き込み動作を説明するための図である。

【図９】図９は、図８に示す動作のフローチャートであ
る。

【図１０】図１０は、図４に示すバススクランブル部に
よる外部メモリの読み出し動作を説明するための図であ
る。

【図１１】図１１は、図１０に示す動作のフローチャー
トである。

【図１２】図１２は、図７に示すスクランブル鍵管理部
におけるスクランブル鍵の切り換え処理を説明するため
の図である。

【図１３】図１３は、図７に示すスクランブル鍵管理部
におけるスクランブル鍵の切り換え処理を説明するため
の図である。

【図１４】図１４は、図７に示すスクランブル鍵管理部
におけるスクランブル鍵の切り換えタイミングをを説明
するための図である。

【図１５】図１５は、図７に示すスクランブル鍵管理部
におけるスクランブル鍵の切り換えタイミングをを説明
するための図である。

【図１６】図１６は、図７に示すパイプライン処理制御
部によるパイプライン処理を説明するための図である。

【図１７】図１７は、図１に示す通信システムの全体動
作を説明するための図である。

【図１８】図１８は、図４に示すＳＡＭチップの機能ブ
ロックをより具体的にした機能ブロック図である。

【図１９】図１９は、ＳＡＭチップのその他の使用形態
を説明するための図である。

【符号の説明】

４０１…通信システム、４０２…サーバ装置、４０３…
ＩＣカード、４０４…カードリーダ・ライタ、４０５…
パーソナルコンピュータ、４０６…ＡＳＰサーバ装置、
４０７…外部メモリ、４０８…ＳＡＭチップ、４０９…
ＳＡＭユニット、４１０…インターネット、４１５＿
１，４１５＿２，４１５＿３…クレジットカード事業
者、４１６＿１，４１６＿２，４１６＿３…パーソナル
コンピュータ、４１７＿１，４１７＿２，４１７＿３…
認証用ユニット

フロントページの続き (72)発明者舘野啓東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 5B017 AA03 BA07 CA00 5B018 GA01 HA12 QA16 RA01 5J104 AA16 EA04 EA26 NA02 NA35 NA37 NA42 PA07 PA10

Claims

【特許請求の範囲】

【請求項１】データ処理回路およびデータ入出力処理回
路を有する半導体回路であって、前記データ処理回路は、当該半導体回路の外部のバスとの間で、前記データ入出
力処理回路を介してデータを入出力し、前記データ入出力回路は、前記データ処理回路から入力したデータを、所定のデー
タ長を単位として暗号化して前記バスに出力し、前記バスから入力したデータを復号して前記データ処理
回路に出力し、前記バスのバス幅をＮｂとし、前記データ長をＮｃと
し、Ｎｃ／Ｎｂ＝ｎとし、ｎ以上の最も小さい整数をｍ
とした場合に、前記外部バスを介したデータ入出力トラ
ンザクションを、ｍ回のデータ入出力トランザクション
を単位として行う半導体回路。
【請求項２】前記データ入出力回路は、前記データ処理回路から入力した第１のアドレスに基づ
いて、前記バスを介して半導体記憶回路にアクセスを行
う場合に、Ｎｃのデータが記憶される記憶領域を単位として前記半
導体記憶回路にアクセスを行うように、前記第１のアド
レスを第２のアドレスに変換し、当該第２のアドレスを
用いて前記半導体記憶回路にアクセスを行う請求項１に
記載の半導体回路。
【請求項３】前記データ入出力回路は、第１のアドレスに第１のデータを書き込む指示を前記デ
ータ処理回路が受けた場合に、前記第１のアドレスを前記第２のアドレスに変換し、前記第２のアドレスを用いて、前記第１のアドレスを含
む所定のアドレス範囲のデータを前記半導体記憶回路か
ら読み出し、当該読み出したデータを復号し、前記復号したデータのうち、前記第１のアドレスに対応
するデータを書き換え、前記書き換えられたデータを含む前記所定のアドレス範
囲のデータを暗号化し、前記暗号化したデータを、前記第２のアドレスを用いて
前記半導体記憶回路に書き込む請求項２に記載の半導体
回路。
【請求項４】前記データ入出力回路は、第１のアドレスからデータを読み出す指示を前記データ
処理回路から受けた場合に、前記第１のアドレスを前記第２のアドレスに変換し、前記第２のアドレスを用いて、前記第１のアドレスを含
む所定のアドレス範囲のデータを前記半導体記憶回路か
ら読み出し、当該読み出したデータを復号し、当該復号したデータのうち、前記第１のアドレスに対応
するデータを取り出して前記データ処理回路に出力する
請求項２に記載の半導体回路。
【請求項５】前記データ入出力回路は、前記暗号化および復号に用いる鍵データを、データを前
記半導体記憶回路に書き込むために暗号化するときに用
いる鍵データと、当該データを前記半導体記憶回路から
読み出して復号するときに用いる鍵データとが同じにな
ることを条件に、適宜切り換える請求項１に記載の半導
体回路。
【請求項６】前記データ入出力回路は、複数の前記鍵を
記憶しており、前記複数の鍵を適宜切り換えて使用する請求項５に記載
の半導体回路。
【請求項７】前記データ入出力回路は、前記半導体記憶
回路にアクセスを行うアドレスを用いて演算を行って前
記鍵を生成する請求項５に記載の半導体回路。
【請求項８】前記データ入出力回路は、前記半導体記憶
回路に書き込むデータからパリティデータを生成し、当
該データに対応付けて前記パリティデータを前記半導体
記憶回路に書き込み、当該データの読み出しと共に対応
するパリティデータを読み出し、当該パリティデータに
基づいて、当該読み出したデータの正当性を検証する請
求項１に記載の半導体回路。
【請求項９】前記データ入出力回路は、前記半導体記憶
回路にデータを書き込む処理、または前記半導体記憶回
路からデータを読み出す処理の少なくとも一方を、複数
の処理に分割し、当該分割した処理を単位としてパイプ
ライン処理を実行する請求項１に記載の半導体回路。
【請求項１０】前記データ入出力回路は、前記データ処
理回路から入力したアドレスをスクランブルして前記第
２のアドレスを生成する請求項２に記載の半導体回路。
【請求項１１】バスを介して半導体回路と半導体記憶回
路とが接続されている場合に、前記半導体記憶回路にア
クセスを行うときに半導体回路が行うデータ処理方法で
あって、前記半導体記憶回路に書き込むデータを所定のデータ長
を単位として暗号化して前記バスに出力し、前記バスから入力したデータを復号し、前記バスのバス幅をＮｂとし、前記データ長をＮｃと
し、Ｎｃ／Ｎｂ＝ｎとし、ｎ以上の最も小さい整数をｍ
とした場合に、前記外部バスを介したデータ入出力トラ
ンザクションを、ｍ回のデータ入出力トランザクション
を単位として行うデータ処理方法。
【請求項１２】Ｎｃのデータが記憶される記憶領域を単
位として前記半導体記憶回路にアクセスを行うように、
前記半導体記憶回路にアクセスを行う際に用いるアドレ
スを生成する請求項１１に記載のデータ処理方法。
【請求項１３】前記生成したアドレスを用いて所定のア
ドレス範囲のデータを前記半導体記憶回路から読み出
し、当該読み出したデータを復号し、前記復号したデータのうち、必要なデータを書き換え、前記書き換えられたデータを含む前記所定のアドレス範
囲のデータを暗号化し、前記暗号化したデータを、前記生成したアドレスを用い
て前記半導体記憶回路に書き込む請求項１２に記載のデ
ータ処理方法。
【請求項１４】前記生成したアドレスを用いて所定のア
ドレス範囲のデータを前記半導体記憶回路から読み出
し、当該読み出したデータを復号し、当該復号したデータのうち、必要なデータを取り出して
処理を行う請求項１２に記載のデータ処理方法。
【請求項１５】前記暗号化および復号に用いる鍵データ
を、データを前記半導体記憶回路に書き込むために暗号
化するときに用いる鍵データと、当該データを前記半導
体記憶回路から読み出して復号するときに用いる鍵デー
タとが同じになることを条件に、適宜切り換える請求項
１１に記載のデータ処理方法。
【請求項１６】複数の前記鍵を記憶しており、前記複数の鍵を適宜切り換えて使用する請求項１５に記
載のデータ処理方法。
【請求項１７】前記半導体記憶回路にアクセスを行うア
ドレスを用いて演算を行って前記鍵を生成する請求項１
５に記載のデータ処理方法。
【請求項１８】前記半導体記憶回路に書き込むデータか
らパリティデータを生成し、当該データに対応付けて前
記パリティデータを前記半導体記憶回路に書き込み、当
該データの読み出しと共に対応するパリティデータを読
み出し、当該パリティデータに基づいて、当該読み出し
たデータの正当性を検証する請求項１１に記載のデータ
処理方法。
【請求項１９】前記半導体記憶回路にデータを書き込む
処理、または前記半導体記憶回路からデータを読み出す
処理の少なくとも一方を、複数の処理に分割し、当該分
割した処理を単位としてパイプライン処理を実行する請
求項１１に記載のデータ処理方法。