JP2002244590A - Light emitting device and method for manufacturing the same - Google Patents
Light emitting device and method for manufacturing the sameInfo
- Publication number
- JP2002244590A JP2002244590A JP2001369146A JP2001369146A JP2002244590A JP 2002244590 A JP2002244590 A JP 2002244590A JP 2001369146 A JP2001369146 A JP 2001369146A JP 2001369146 A JP2001369146 A JP 2001369146A JP 2002244590 A JP2002244590 A JP 2002244590A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- light
- insulating film
- forming
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 150000002894 organic compounds Chemical class 0.000 claims abstract description 42
- 238000005192 partition Methods 0.000 claims abstract description 11
- 239000011159 matrix material Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 45
- 238000000926 separation method Methods 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 34
- 238000001039 wet etching Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 abstract description 123
- 239000011229 interlayer Substances 0.000 abstract description 30
- 230000008021 deposition Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 44
- 229910052751 metal Inorganic materials 0.000 description 36
- 239000002184 metal Substances 0.000 description 36
- 239000004065 semiconductor Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 239000011368 organic material Substances 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 238000002161 passivation Methods 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000002585 base Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000004952 Polyamide Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 229920002647 polyamide Polymers 0.000 description 4
- 239000000565 sealant Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- UHXOHPVVEHBKKT-UHFFFAOYSA-N 1-(2,2-diphenylethenyl)-4-[4-(2,2-diphenylethenyl)phenyl]benzene Chemical compound C=1C=C(C=2C=CC(C=C(C=3C=CC=CC=3)C=3C=CC=CC=3)=CC=2)C=CC=1C=C(C=1C=CC=CC=1)C1=CC=CC=C1 UHXOHPVVEHBKKT-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- ZYGHJZDHTFUPRJ-UHFFFAOYSA-N coumarin Chemical compound C1=CC=C2OC(=O)C=CC2=C1 ZYGHJZDHTFUPRJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 1
- 150000005072 1,3,4-oxadiazoles Chemical class 0.000 description 1
- VQGHOUODWALEFC-UHFFFAOYSA-N 2-phenylpyridine Chemical compound C1=CC=CC=C1C1=CC=CC=N1 VQGHOUODWALEFC-UHFFFAOYSA-N 0.000 description 1
- NSPMIYGKQJPBQR-UHFFFAOYSA-N 4H-1,2,4-triazole Chemical class C=1N=CNN=1 NSPMIYGKQJPBQR-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- YNPNZTXNASCQKK-UHFFFAOYSA-N Phenanthrene Natural products C1=CC=C2C3=CC=CC=C3C=CC2=C1 YNPNZTXNASCQKK-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- DGEZNRSVGBDHLK-UHFFFAOYSA-N [1,10]phenanthroline Chemical compound C1=CN=C2C3=NC=CC=C3C=CC2=C1 DGEZNRSVGBDHLK-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229960000956 coumarin Drugs 0.000 description 1
- 235000001671 coumarin Nutrition 0.000 description 1
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- -1 polyphenylene vinylene Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- JFLKFZNIIQFQBS-FNCQTZNRSA-N trans,trans-1,4-Diphenyl-1,3-butadiene Chemical group C=1C=CC=CC=1\C=C\C=C\C1=CC=CC=C1 JFLKFZNIIQFQBS-FNCQTZNRSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、基板上に発光素子
を有するアクティブマトリクス型の発光装置の作製方法
および発光装置に関する。なお、発光素子とは、陽極、
陰極及びそれらの間にＥＬ（Electro Luminescence）が
得られる発光性有機材料（以下、有機材料という）を含
む有機化合物層を挟んだ構造を有する素子のことをい
う。なお、ここでいう発光素子は、ＯＬＥＤ(Organic L
ight emitting Device)ともよばれている。また、本明
細書において、発光素子を基板とカバー材の間に封入し
た発光パネル及び発光パネルにＩＣを実装した発光モジ
ュールを発光装置と総称する。さらに、本発明は前記発
光装置を表示部に用いた電気器具に関する。The present invention relates to a method for manufacturing an active matrix type light emitting device having a light emitting element on a substrate and a light emitting device. Note that a light-emitting element includes an anode,
It refers to an element having a structure in which a cathode and an organic compound layer containing a light-emitting organic material (hereinafter, referred to as an organic material) capable of obtaining EL (Electro Luminescence) are sandwiched therebetween. Note that the light emitting element here is an OLED (Organic L
ight emitting Device). In this specification, a light emitting panel in which a light emitting element is sealed between a substrate and a cover material and a light emitting module in which an IC is mounted on the light emitting panel are collectively referred to as a light emitting device. Furthermore, the present invention relates to an electric appliance using the light emitting device for a display unit.
【０００２】[0002]
【従来の技術】発光素子は自ら発光するため視認性が高
く、液晶表示装置（ＬＣＤ）で必要なバックライトが要
らず薄型化に最適であると共に、視野角にも制限が無
い。そのため、近年、発光素子を用いた発光装置はＣＲ
ＴやＬＣＤに代わるものとして注目されている。2. Description of the Related Art A light-emitting element emits light by itself and has high visibility, and is not required for a backlight required for a liquid crystal display device (LCD). Therefore, in recent years, light emitting devices using light emitting elements
It is attracting attention as an alternative to T and LCD.
【０００３】発光素子は、ＥＬ（Electro Luminescenc
e：電場を加えることで発生するルミネッセンス）が得
られる有機材料を含む層（以下、有機化合物層と記す）
と、陽極と、陰極とを有する。有機材料におけるルミネ
ッセンスには、一重項励起状態から基底状態に戻る際の
発光（蛍光）と三重項励起状態から基底状態に戻る際の
発光（リン光）とがある。本発明の発光装置には、どち
らの有機材料を有する発光素子を用いることも可能であ
る。The light emitting element is an EL (Electro Luminescenc).
e: a layer containing an organic material from which luminescence generated by applying an electric field can be obtained (hereinafter referred to as an organic compound layer)
, An anode, and a cathode. Luminescence in an organic material includes light emission (fluorescence) when returning from a singlet excited state to a ground state and light emission (phosphorescence) when returning from a triplet excited state to a ground state. In the light emitting device of the present invention, a light emitting element having any of the organic materials can be used.
【０００４】なお、本明細書では、陽極と陰極の間に設
けられた全ての層を有機化合物層と定義する。有機化合
物層には具体的に、発光層、正孔注入層、電子注入層、
正孔輸送層、電子輸送層等が含まれる。基本的に発光素
子は、陽極／発光層／陰極が順に積層された構造を有し
ており、この構造に加えて、陽極／正孔注入層／発光層
／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰
極等の順に積層した構造を有していることもある。[0004] In this specification, all layers provided between the anode and the cathode are defined as organic compound layers. Specifically, the organic compound layer includes a light emitting layer, a hole injection layer, an electron injection layer,
It includes a hole transport layer, an electron transport layer, and the like. Basically, a light-emitting element has a structure in which an anode / light-emitting layer / cathode is laminated in this order. In addition to this structure, an anode / hole injection layer / light-emitting layer / cathode or an anode / hole injection layer / Light-emitting layer / electron transport layer / cathode and the like.
【０００５】発光素子を形成する場合において、有機化
合物層を作製する有機化合物の成膜方法には、蒸着法、
印刷法、インクジェット法やスピンコーティング法とい
った成膜方法がある。[0005] In the case of forming a light emitting element, a film forming method of an organic compound for forming an organic compound layer includes a vapor deposition method,
There are a film forming method such as a printing method, an ink jet method and a spin coating method.
【０００６】中でもメタルマスク等のマスクを用いて塗
り分けが可能である蒸着法は、低分子系の有機材料成膜
の際に多く用いられている成膜方法の一つであるが、ア
クティブマトリクス型の発光素子を形成する場合には、
ＴＦＴを作製した後で発光素子を形成するために有機化
合物層成膜時にメタルマスクが画素と接触した場合に画
素を破壊してしまうなどの問題が生じる。[0006] Above all, the vapor deposition method, which can be applied separately using a mask such as a metal mask, is one of the film forming methods often used for forming a low molecular organic material. When forming a light emitting element of the type
In order to form a light emitting element after manufacturing a TFT, a problem arises in that a pixel is destroyed when a metal mask contacts the pixel when forming an organic compound layer.
【０００７】しかし、これまで行われてきた発光素子の
作製方法では、特開平１１−３３９９６８で示されてい
るように、画素電極形成後にパッシベーション膜を形成
し、画素電極部のパッシベーション膜を除去した後で有
機化合物層及び対向電極を形成するという方法が採られ
ている。このためメタルマスクが画素と接触しないよう
にパッシベーション膜で保護された構造が形成されてい
る。なお、画素電極上のみを除去したパッシベーション
膜のことを本明細書中では、バンクと呼ぶことにする。However, in the conventional method of manufacturing a light emitting element, a passivation film is formed after a pixel electrode is formed, and the passivation film in a pixel electrode portion is removed, as shown in Japanese Patent Application Laid-Open No. 11-339968. A method of forming an organic compound layer and a counter electrode later is employed. For this reason, a structure protected by a passivation film is formed so that the metal mask does not contact the pixels. Note that the passivation film from which only the pixel electrode is removed is referred to as a bank in this specification.
【０００８】以上のように、有機化合物層及び対向電極
を形成する前にバンクを形成することで、メタルマスク
が画素と接触することを防ぐことができる。As described above, by forming the bank before forming the organic compound layer and the counter electrode, it is possible to prevent the metal mask from contacting the pixels.
【０００９】[0009]
【発明が解決しようとする課題】発光素子の作製におい
て、画素ごとに画素電極が形成された後で、画素の周囲
に絶縁材料からなるバンクが形成される。In manufacturing a light emitting device, after a pixel electrode is formed for each pixel, a bank made of an insulating material is formed around the pixel.
【００１０】なお、このバンクは、配線等を保護するだ
けでなく、画素が有する画素電極上にメタルマスクを用
いて蒸着法で有機化合物層及び対向電極を形成する際に
メタルマスクが画素の画素電極、有機化合物層及び対向
電極と接触して、これらを破壊するのを保護し、さらに
対向電極を形成した際に電極が配線とショートするのを
防ぐ役割を持っている。The bank not only protects the wiring and the like, but also forms the organic compound layer and the counter electrode on the pixel electrode of the pixel by vapor deposition using a metal mask on the pixel electrode. It has a role of protecting the electrode, the organic compound layer, and the counter electrode from contacting and destroying them, and preventing a short circuit between the electrode and the wiring when the counter electrode is formed.
【００１１】しかし、バンクを形成する場合には、その
パターニングのためにマスクが一枚増えてしまうという
問題がある。However, when a bank is formed, there is a problem that one mask increases due to the patterning.
【００１２】そこで、本発明ではバンクを形成すること
なくバンクに変わる機能を持たせることができるような
アクティブマトリクス型の発光装置の作製方法及びこれ
により作製された発光装置を提供することを目的とす
る。Accordingly, an object of the present invention is to provide a method for manufacturing an active matrix type light emitting device which can have a function of changing to a bank without forming a bank, and a light emitting device manufactured thereby. I do.
【００１３】[0013]
【課題を解決するための手段】本発明は、上記課題を解
決するためになされたものであり、アクティブマトリク
ス型の発光装置の作製において、層間絶縁膜と層間絶縁
膜上に形成される配線を用いて画素の周囲を保護する構
造を形成することにより、画素に発光素子を形成する際
に用いるメタルマスクが画素と直接接触するのを防ぐこ
とができる。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. In manufacturing an active matrix type light emitting device, an interlayer insulating film and a wiring formed on the interlayer insulating film are formed. By forming a structure for protecting the periphery of the pixel by using the metal mask, a metal mask used for forming a light emitting element in the pixel can be prevented from directly contacting the pixel.
【００１４】さらに、上記構造を形成することにより画
素電極上の有機化合物層及び対向電極の成膜位置を制御
することができるため、発光素子を形成する両電極がシ
ョートしないような構造を形成することができる。Further, by forming the above structure, the film formation positions of the organic compound layer on the pixel electrode and the counter electrode can be controlled, so that a structure in which both electrodes forming the light emitting element are not short-circuited is formed. be able to.
【００１５】はじめに基板上にＴＦＴが形成される。な
お、ＴＦＴのゲート電極作製時に、発光素子が形成され
る領域の一部分にＴＦＴと画素電極を接続するための第
１の配線を同時に形成する。なお、本明細書中では、こ
こでいう第１の配線のことを電極接続配線とよぶ。そし
て、絶縁材料からなる層間絶縁膜を形成する。そして、
層間絶縁膜を部分的にエッチングすることにより、画素
を形成する部分の層間絶縁膜もエッチングされ、先に形
成された電極接続配線の一部が表面に出る。First, a TFT is formed on a substrate. Note that a first wiring for connecting the TFT and the pixel electrode is simultaneously formed in a part of a region where a light-emitting element is formed when a gate electrode of the TFT is formed. Note that, in this specification, the first wiring here is called an electrode connection wiring. Then, an interlayer insulating film made of an insulating material is formed. And
By partially etching the interlayer insulating film, a portion of the interlayer insulating film where a pixel is formed is also etched, and a part of the previously formed electrode connection wiring is exposed on the surface.
【００１６】次に金属膜及び絶縁膜が形成される。はじ
めに、絶縁膜をドライエッチング法によりパターニング
する。このとき金属膜と絶縁膜は十分大きい選択比を有
している。次にウエットエッチング法を用いて金属膜を
パターニングし、絶縁膜、金属膜からそれぞれ分離部及
び配線（第２の配線）を形成する。なお、金属膜のエッ
チングの際には分離部も同時にエッチングされるが、第
２の配線を形成する材料は、分離部を形成する材料より
もエッチング液に対するエッチング速度が速くなるよう
に選択されているために、第２の配線形成後にＴＦＴが
形成された基板上面から見ると、第２の配線は分離部よ
りもその面積は小さく形成される。なお、ウエットエッ
チングに用いるエッチング液としては、フッ酸やそれを
含む混合液の他、燐酸、硝酸及び酢酸からなる混合液等
を用いることができる。Next, a metal film and an insulating film are formed. First, the insulating film is patterned by a dry etching method. At this time, the metal film and the insulating film have a sufficiently large selectivity. Next, the metal film is patterned using a wet etching method, and an isolation portion and a wiring (second wiring) are formed from the insulating film and the metal film, respectively. When the metal film is etched, the separation portion is also etched at the same time, but the material for forming the second wiring is selected so that the etching rate with respect to the etching solution is faster than the material for forming the separation portion. Therefore, when viewed from the upper surface of the substrate on which the TFT is formed after the formation of the second wiring, the area of the second wiring is smaller than that of the separation portion. As an etchant used for wet etching, a mixed solution of phosphoric acid, nitric acid, and acetic acid, in addition to hydrofluoric acid and a mixed solution containing the same, can be used.
【００１７】なお、第２の配線は、ＴＦＴのソースまた
はドレインとを電気的に接続するように形成されてお
り、また、第２の配線は、層間絶縁膜および電極接続配
線の一部と重なるように形成されている。The second wiring is formed so as to electrically connect the source or the drain of the TFT, and the second wiring overlaps part of the interlayer insulating film and the electrode connection wiring. It is formed as follows.
【００１８】以上により、層間絶縁膜上に配線及び分離
部が形成される。なお、本明細書中では、層間絶縁膜上
に形成される第２の配線及び分離部のことを隔壁と呼ぶ
ことにする。ここでは、分離部と第２の配線の作製にお
いて、異なるエッチング法を用いる場合について説明し
たが、同一のウエットエッチング法を用いて形成しても
良い。なお、発光素子に流れる電流量を制御する電流制
御用ＴＦＴは、電極接続配線と接しており、電気的に接
続されている。As described above, the wiring and the isolation portion are formed on the interlayer insulating film. Note that, in this specification, the second wiring and the separation portion formed over the interlayer insulating film are referred to as partition walls. Here, the case where different etching methods are used for manufacturing the separation portion and the second wiring is described, but they may be formed using the same wet etching method. Note that the current control TFT for controlling the amount of current flowing through the light emitting element is in contact with the electrode connection wiring and is electrically connected.
【００１９】なお、隔壁形成後は、画素ごとに第２の配
線と重ならない部分にある電極接続配線と接するように
画素電極が形成される。なお、ここで形成される画素電
極は、第２の配線と接することなく形成される。また、
画素電極上にメタルマスクを用いて蒸着法により有機化
合物層が成膜される。After the formation of the partition, a pixel electrode is formed for each pixel so as to be in contact with an electrode connection wiring in a portion not overlapping with the second wiring. Note that the pixel electrode formed here is formed without being in contact with the second wiring. Also,
An organic compound layer is formed on the pixel electrode by a vapor deposition method using a metal mask.
【００２０】また、この時メタルマスクは、基板に接触
しないように設けても良いが、接触させても画素を破壊
するなどの問題はない。なお、メタルマスク及び隔壁に
より制御性良く所望の位置に有機化合物層を形成するこ
とができる。At this time, the metal mask may be provided so as not to come into contact with the substrate. However, even if the metal mask is brought into contact with the metal mask, there is no problem such as destruction of pixels. Note that an organic compound layer can be formed at a desired position with good controllability by using a metal mask and partition walls.
【００２１】次に、対向電極が形成される。なお、ここ
で形成される電極は隔壁をマスクとして形成されるの
で、画素電極や配線とショートすることはない。Next, a counter electrode is formed. Note that since the electrode formed here is formed using the partition as a mask, there is no short circuit with the pixel electrode or the wiring.
【００２２】以上により、バンクを形成する際に必要と
なるマスクが不要になり、また、バンクを樹脂で形成し
た際の水分による発光素子の劣化やバンクの焼成による
画素電極への温度の影響等の問題もなく、画素の周囲が
層間絶縁膜で囲まれた構造を形成することができる。As described above, the mask required when forming the bank is not required, and the deterioration of the light emitting element due to moisture when the bank is formed of resin, the influence of the temperature on the pixel electrode due to the firing of the bank, etc. Without the problem described above, a structure in which the periphery of the pixel is surrounded by the interlayer insulating film can be formed.
【００２３】[0023]
【発明の実施の形態】図１及び図２を用いて本発明の実
施の形態について説明する。図１（Ａ）は、画素部に複
数形成される１画素を示している。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. FIG. 1A illustrates one pixel formed in a pixel portion.
【００２４】はじめに、基板１００上にＳｉにより活性
層が形成される。これは、後に作製されるＴＦＴのソー
ス領域、ドレイン領域およびチャネル領域を形成する。
なお、ここで、図１（Ａ）において点線で囲まれた領域
をそれぞれ領域ａ（１０１ａ）及び領域ｂ（１０１ｂ）
と呼ぶことにし、領域ａ（１０１ａ）に形成されるＴＦ
Ｔは、後にスイッチング用ＴＦＴとなり、領域ｂ（１０
１ｂ）に形成されるＴＦＴは電流制御用ＴＦＴとなる。
つまり、活性層ａ（１０２ａ）は、スイッチング用ＴＦ
Ｔのソース領域、ドレイン領域およびチャネル領域を形
成する。また、活性層ｂ（１０２ｂ）は、電流制御用Ｔ
ＦＴのソース領域、ドレイン領域およびチャネル領域を
形成する。First, an active layer is formed on the substrate 100 by using Si. This forms the source, drain and channel regions of the TFT that will be made later.
Note that here, a region surrounded by a dotted line in FIG. 1A is referred to as a region a (101a) and a region b (101b), respectively.
And the TF formed in the area a (101a)
T later becomes a switching TFT, and the region b (10
The TFT formed in 1b) is a current controlling TFT.
That is, the active layer a (102a) is
A source region, a drain region and a channel region of T are formed. The active layer b (102b) has a current control T
A source region, a drain region and a channel region of the FT are formed.
【００２５】また、１０３は、ゲート信号線であり、ゲ
ート信号線と接続された配線１０４は、後に形成される
スイッチング用ＴＦＴのゲート電極を形成する。なお、
ここでは、ダブルゲート構造を有する場合について示し
ているが、ゲート構造はこれに限られる必要はなく、シ
ングルゲートであってもマルチゲート構造であっても良
い。Reference numeral 103 denotes a gate signal line, and a wiring 104 connected to the gate signal line forms a gate electrode of a switching TFT to be formed later. In addition,
Here, the case of having a double gate structure is shown; however, the gate structure is not limited to this, and may be a single gate or a multi-gate structure.
【００２６】また、これらの配線と同時にスイッチング
用ＴＦＴのドレインと電気的な接続を有するドレイン配
線ａ（１０５）が形成される。なお、このドレイン配線
ａ（１０５）は電流制御用ＴＦＴのゲート電極になる。
また、電流制御用ＴＦＴと電気的な接続を形成する電流
供給線１０６も形成される。なお、電流供給線１０６は
発光素子に流れる電流を供給する。At the same time as these wirings, a drain wiring a (105) having an electrical connection with the drain of the switching TFT is formed. The drain wiring a (105) becomes a gate electrode of the current controlling TFT.
Further, a current supply line 106 for forming an electrical connection with the current control TFT is also formed. Note that the current supply line 106 supplies a current flowing to the light-emitting element.
【００２７】１０７は、電流制御用ＴＦＴと画素電極を
電気的に接続する電極接続配線である。Reference numeral 107 denotes an electrode connection line for electrically connecting the current control TFT and the pixel electrode.
【００２８】これらの配線が形成された後で、層間絶縁
膜１０８が形成される。なお、層間絶縁膜１０８を形成
する材料としては、絶縁材料を用いる。なお、具体的に
は、酸化珪素や窒化珪素といった珪素を含む無機膜の
他、ポリイミド、ポリアミドおよびアクリルといった有
機樹脂膜を用いて形成させても良い。After these wirings are formed, an interlayer insulating film 108 is formed. Note that an insulating material is used as a material for forming the interlayer insulating film 108. Note that, specifically, in addition to an inorganic film containing silicon such as silicon oxide or silicon nitride, an organic resin film such as polyimide, polyamide, or acrylic may be used.
【００２９】なお、層間絶縁膜１０８を形成した後で、
画素電極を形成する領域をパターニングして図１（Ｂ）
に示すような形状を形成する。なお、ここで示すように
層間絶縁膜は、その一部が電極配線１０７を覆うように
形成されている。After forming the interlayer insulating film 108,
FIG. 1 (B) is obtained by patterning a region for forming a pixel electrode.
Is formed as shown in FIG. Note that, as shown here, the interlayer insulating film is formed so as to partially cover the electrode wiring 107.
【００３０】ここで、図１（Ｂ）に点線ＡＡ’で示され
た部分の断面図を図１（Ｃ）に示す。つまり、この部分
に於いて配線は全て層間絶縁膜１０８に覆われている。Here, FIG. 1C is a cross-sectional view of a portion indicated by a dotted line AA ′ in FIG. That is, in this portion, the wiring is entirely covered with the interlayer insulating film 108.
【００３１】次にソース信号線１０９の他、電流制御用
ＴＦＴと電流供給線１０６とを電気的に接続するソース
配線ａ（１１０）、電流制御用ＴＦＴのドレインと電極
接続配線１０７が電気的に接続されるドレイン配線ｂ
（１１１）が形成される（図２（Ａ））。Next, in addition to the source signal line 109, the source line a (110) for electrically connecting the current control TFT and the current supply line 106, and the drain of the current control TFT and the electrode connection line 107 are electrically connected. Connected drain wiring b
(111) is formed (FIG. 2A).
【００３２】なお、これらの配線の形成方法としては、
図１（Ｂ）に示した構造を形成した後で、配線を形成す
る金属材料を成膜する。なお、この時用いる金属材料と
しては、Ａｌ（アルミニウム）やＴｉ（チタン）といっ
た金属材料の他、ＡｌとＴｉからなる合金膜やＡｌとＳ
ｉの合金膜を用いて形成しても良い。As a method for forming these wirings,
After the structure shown in FIG. 1B is formed, a metal material for forming a wiring is formed. The metal material used at this time may be a metal material such as Al (aluminum) or Ti (titanium), an alloy film made of Al and Ti, or Al and S
It may be formed using an alloy film of i.
【００３３】さらに金属膜上に金属膜と同時にウエット
エッチング法によりエッチングを行った場合にエッチン
グ液との選択比がとれるような材料を用いて分離膜を成
膜する。なお、前述したように分離膜を形成する材料
は、ウエットエッチングの際に金属膜との選択比がとれ
る材料であればよいので、窒化珪素や酸化珪素といった
無機膜で形成してもよいし、Ｔｉ等の金属膜を用いて形
成しても良い。さらに、ポリイミド、ポリアミド、アク
リルおよびレジストといった有機樹脂を用いても良い。Further, a separation film is formed on the metal film by using a material which can obtain a selectivity with an etchant when etching is performed simultaneously with the metal film by the wet etching method. Note that as described above, the material for forming the separation film may be any material that can obtain a selectivity with the metal film during wet etching, and may be formed of an inorganic film such as silicon nitride or silicon oxide, It may be formed using a metal film such as Ti. Further, an organic resin such as polyimide, polyamide, acrylic, or resist may be used.
【００３４】金属膜と分離膜が成膜されたところで、配
線パターンが形成される。なお、この時分離膜のパター
ニング後、ドライエッチングを行うことにより、金属膜
と分離膜が積層された配線パターンを形成することがで
きる。さらに、この配線をウエットエッチングすること
により、エッチングの選択比が大きい金属膜の方がエッ
チングされるため、上面から見ると図２（Ａ）に示され
るように金属膜の方が分離膜に比べて小さくなってい
る。When the metal film and the separation film are formed, a wiring pattern is formed. At this time, by performing dry etching after patterning the separation film, a wiring pattern in which the metal film and the separation film are stacked can be formed. Furthermore, by wet-etching this wiring, the metal film having a higher etching selectivity is etched, so that when viewed from the top, as shown in FIG. It is getting smaller.
【００３５】ここで、図２（Ａ）の点線ＡＡ’で示され
た部分、すなわち金属膜をパターニングすることにより
ドレイン配線ｂ（１１１）が形成され、分離膜をエッチ
ングすることにより分離部１１２が形成された際の断面
図を図２（Ｂ）に示す。なお、本明細書中では、分離膜
をパターニングすることにより配線上に形成されたもの
を全て分離部と呼ぶことにする。なお、図２（Ｂ）で
は、ドレイン配線ｂ（１１１）上に分離部１１２が形成
される様子を示しているが、本発明に於いて分離膜をパ
ターニングすることにより形成された配線は、全てその
上部を分離部で覆われている。Here, the drain wiring b (111) is formed by patterning the portion indicated by the dotted line AA 'in FIG. 2A, that is, the metal film, and the separation portion 112 is formed by etching the separation film. FIG. 2B is a cross-sectional view of the case where the semiconductor device is formed. Note that, in this specification, everything formed on a wiring by patterning a separation film is referred to as a separation portion. Note that FIG. 2B shows a state in which the separation part 112 is formed on the drain wiring b (111). However, in the present invention, the wiring formed by patterning the separation film is all The upper part is covered with a separation part.
【００３６】また、図２（Ａ）の点線ＢＢ’で示された
部分の断面図を図２（Ｃ）に示す。なお、図２（Ｃ）の
断面図から分かるように電極接続配線１０７は、ドレイ
ン配線ｂ（１１１）と一部接して形成されていることか
ら、電気的に接続されていることが分かる。FIG. 2C is a cross-sectional view of a portion indicated by a dotted line BB ′ in FIG. Note that as can be seen from the cross-sectional view of FIG. 2C, the electrode connection wiring 107 is formed in partial contact with the drain wiring b (111), and thus is electrically connected.
【００３７】そして、図２（Ｃ）に示されている領域Ｃ
（１１３）において、発光素子を形成する画素電極がパ
ターニングされ、その上にメタルマスクを用いた蒸着法
により有機化合物層および対向電極が形成されるが、ド
レイン配線ｂ（１１１）と分離部１１２により形成され
た隔壁により、画素とメタルマスクの接触を防ぐことが
でき、また、有機化合物層および対向電極の成膜位置に
より生じる画素電極と対向電極とのショートの問題を解
決することができる。The area C shown in FIG.
In (113), a pixel electrode forming a light-emitting element is patterned, and an organic compound layer and a counter electrode are formed thereon by an evaporation method using a metal mask. The formed partition can prevent contact between the pixel and the metal mask, and can solve the problem of short-circuit between the pixel electrode and the counter electrode caused by the position where the organic compound layer and the counter electrode are formed.
【００３８】さらに、ドレイン配線ｂ（１１１）はその
上部を完全に分離部１１２に覆われていることから、発
光素子を形成する対向電極が形成された際に両者がショ
ートするという問題を防ぐことができる。Further, since the upper portion of the drain wiring b (111) is completely covered with the separating portion 112, it is possible to prevent a problem that both are short-circuited when the counter electrode forming the light emitting element is formed. Can be.
【００３９】以上に示したように、本発明を実施するこ
とにより配線を従来のバンクの代わりとして用いること
ができ、バンク形成時のマスクを削減することができる
ことから、作製プロセスの短縮化を可能にすることがで
きる。As described above, by implementing the present invention, the wiring can be used in place of the conventional bank, and the mask for forming the bank can be reduced, so that the manufacturing process can be shortened. Can be
【００４０】なお、ここで、上記に説明したエッチング
により形成される配線と分離部からなる形状の作製方法
及びこれを用いて形成された形状について説明する。Here, a description will be given of a method of forming a shape formed of the wiring and the separation portion formed by the above-described etching, and a shape formed by using the method.
【００４１】図３（Ａ）において、基板２００上に金属
膜２０１が形成され、さらに金属膜２０１上に分離膜２
０２が形成されている。なお、図３（Ａ）の点線ＡＡ’
における断面図を図３（ａ）に示す。In FIG. 3A, a metal film 201 is formed on a substrate 200, and a separation film 2 is formed on the metal film 201.
02 is formed. Note that a dotted line AA ′ in FIG.
3A is shown in FIG.
【００４２】次に分離膜２０２上をレジスト２０３を用
いてドライエッチングによるパターニングをすることに
より、図３（Ｂ）に示すように所望のパターンを有する
分離部２０４を形成することができる。Next, by patterning the separation film 202 by dry etching using a resist 203, a separation portion 204 having a desired pattern can be formed as shown in FIG. 3B.
【００４３】なお、この時の図３（Ｂ）における点線Ａ
Ａ’の断面構造は、図３（ｂ）に示すとおりである。At this time, a dotted line A in FIG.
The cross-sectional structure of A ′ is as shown in FIG.
【００４４】ここで、ウエットエッチング法により金属
膜２０１のエッチングを行う。この時、分離部２０４を
形成する材料と金属膜２０１を形成する材料とは、エッ
チングにおけるエッチング液に対して選択比が充分にと
れる様な材料を用いる必要がある。Here, the metal film 201 is etched by a wet etching method. At this time, it is necessary to use, as a material for forming the isolation portion 204 and a material for forming the metal film 201, a material having a sufficient selectivity to an etching solution in etching.
【００４５】ここで、金属膜２０１がエッチングされる
ことにより、図３（Ｃ）に示すような分離部２０４及び
配線２０５を形成することができる。なお、この時の図
３（Ｃ）における点線ＡＡ’の断面構造は、図３（ｃ）
に示すとおりである。Here, by etching the metal film 201, the separation portion 204 and the wiring 205 as shown in FIG. 3C can be formed. Note that the cross-sectional structure along the dotted line AA ′ in FIG.
As shown in FIG.
【００４６】なお、ここで金属膜２０１にＡｌを用い
て、分離部２０４にＳｉＮを用いて上記の方法で作製し
た分離部２０４及び配線２０５の断面構造について撮影
したＳＥＭ写真を図４（Ａ）に示す。FIG. 4A is a SEM photograph of the cross-sectional structure of the separation part 204 and the wiring 205 manufactured by the above-described method using Al for the metal film 201 and SiN for the separation part 204. Shown in
【００４７】図４（Ｂ）には、図４（Ａ）のＳＥＭ写真
に示した構造の詳細について示したものである。なお、
ここで用いた符号は図３において用いた符号と対応して
いる。FIG. 4B shows details of the structure shown in the SEM photograph of FIG. 4A. In addition,
The symbols used here correspond to the symbols used in FIG.
【００４８】また、ここでのエッチングは、図４（Ｂ）
に示すように配線膜厚（ｘ）と、エッチング中心（ｃ）
を基準にした配線上部の横方向のエッチング距離（ｙ）
と、エッチング中心（ｃ）を基準にした配線下部の横方
向のエッチング距離（α）との関係が、Further, the etching here is shown in FIG.
As shown in the figure, the wiring thickness (x) and the etching center (c)
Etching distance (y) in the upper direction of the wiring with reference to
And the lateral etching distance (α) below the wiring with respect to the etching center (c),
【００４９】[0049]
【式１】ｙ＝ｘ＋α （但し、α＞０）[Formula 1] y = x + α (where α> 0)
【００５０】となる等方性エッチングである。なお、本
実施例の場合には、配線膜厚（ｘ）＝５００ｎｍであ
り、配線下部の横方向のエッチング距離（α）＝４００
ｎｍとしており、配線上部の横方向のエッチング距離
（ｙ）＝９００ｎｍとなっている。また、本発明におい
ては、これに限られることはなく、配線材料と配線幅お
よびエッチング速度によって上記式が成り立つように適
宜調節すればよい。This is isotropic etching. In this embodiment, the wiring thickness (x) is 500 nm, and the lateral etching distance (α) below the wiring is 400 nm.
nm, and the lateral etching distance (y) above the wiring is 900 nm. Further, in the present invention, the present invention is not limited to this, and may be appropriately adjusted so that the above-described formula is satisfied by the wiring material, the wiring width, and the etching rate.
【００５１】[0051]
【実施例】〔実施例１〕本実施例では、本発明を用いて
作製された発光装置の画素部の構造についてその一例を
挙げて説明する。[Embodiment 1] In this embodiment, the structure of a pixel portion of a light emitting device manufactured by using the present invention will be described with reference to an example.
【００５２】はじめに、発光装置の画素部３０１の拡大
図を図５に示す。ソース信号線（Ｓ１〜Ｓｘ）、電流供
給線（Ｖ１〜Ｖｘ）、ゲート信号線（Ｇ１〜Ｇｙ）が画
素部３０１に設けられている。First, an enlarged view of the pixel portion 301 of the light emitting device is shown in FIG. Source signal lines (S1 to Sx), current supply lines (V1 to Vx), and gate signal lines (G1 to Gy) are provided in the pixel portion 301.
【００５３】本実施例の場合、ソース信号線（Ｓ１〜Ｓ
ｘ）と、電流供給線（Ｖ１〜Ｖｘ）と、ゲート信号線
（Ｇ１〜Ｇｙ）とを１つずつ備えた領域が画素３０４で
ある。画素部３０１にはマトリクス状に複数の画素３０
４が配置されることになる。In the case of this embodiment, the source signal lines (S1 to S
x), a current supply line (V1 to Vx), and a region provided with one gate signal line (G1 to Gy) is a pixel 304. The pixel portion 301 includes a plurality of pixels 30 in a matrix.
4 will be arranged.
【００５４】次に画素３０４の拡大図を図６に示す。図
６において、３０５はスイッチング用ＴＦＴである。ス
イッチング用ＴＦＴ３０５のゲート電極は、ゲート信号
線Ｇ（Ｇ１〜Ｇｘ）に接続されている。スイッチング用
ＴＦＴ３０５のソース領域とドレイン領域は、一方がソ
ース信号線Ｓ（Ｓ１〜Ｓｘ）に、もう一方が電流制御用
ＴＦＴ３０６のゲート電極、各画素が有するコンデンサ
３０８にそれぞれ接続されている。Next, an enlarged view of the pixel 304 is shown in FIG. In FIG. 6, reference numeral 305 denotes a switching TFT. The gate electrode of the switching TFT 305 is connected to a gate signal line G (G1 to Gx). One of a source region and a drain region of the switching TFT 305 is connected to a source signal line S (S1 to Sx), the other is connected to a gate electrode of the current control TFT 306, and a capacitor 308 included in each pixel.
【００５５】コンデンサ３０８はスイッチング用ＴＦＴ
３０５が非選択状態（オフ状態）にある時、電流制御用
ＴＦＴ３０６のゲート電圧（ゲート電極とソース領域間
の電位差）を保持するために設けられている。なお本実
施例ではコンデンサ３０８を設ける構成を示したが、本
発明はこの構成に限定されず、コンデンサ３０８を設け
ない構成にしても良い。The capacitor 308 is a switching TFT.
When 305 is in a non-selection state (off state), it is provided to hold a gate voltage (potential difference between a gate electrode and a source region) of the current control TFT 306. Although the structure in which the capacitor 308 is provided is described in this embodiment, the present invention is not limited to this structure, and a structure in which the capacitor 308 is not provided may be employed.
【００５６】また、電流制御用ＴＦＴ３０６のソース領
域とドレイン領域は、一方が電流供給線Ｖ（Ｖ１〜Ｖ
ｘ）に接続され、もう一方は発光素子３０７に接続され
る。電流供給線Ｖはコンデンサ３０８に接続されてい
る。One of a source region and a drain region of the current control TFT 306 is a current supply line V (V1 to V
x), and the other is connected to the light emitting element 307. The current supply line V is connected to the capacitor 308.
【００５７】発光素子３０７は陽極と陰極と、陽極と陰
極との間に設けられた有機化合物層とからなる。陽極が
電流制御用ＴＦＴ３０６のソース領域またはドレイン領
域と接続している場合、陽極が画素電極、陰極が対向電
極となる。逆に陰極が電流制御用ＴＦＴ３０６のソース
領域またはドレイン領域と接続している場合、陰極が画
素電極、陽極が対向電極となる。The light emitting element 307 includes an anode and a cathode, and an organic compound layer provided between the anode and the cathode. When the anode is connected to the source region or the drain region of the current controlling TFT 306, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, when the cathode is connected to the source region or the drain region of the current controlling TFT 306, the cathode serves as a pixel electrode and the anode serves as a counter electrode.
【００５８】発光素子３０７の対向電極には対向電位が
与えられている。また電流供給線Ｖには電源電位が与え
られている。電源電位と対向電位は、本発明の発光装置
の外付けのＩＣ等により設けられた電源によって与えら
れる。An opposing potential is applied to the opposing electrode of the light emitting element 307. The power supply potential is applied to the current supply line V. The power supply potential and the counter potential are provided by a power supply provided by an external IC or the like of the light emitting device of the present invention.
【００５９】スイッチング用ＴＦＴ３０５、電流制御用
ＴＦＴ３０６は、ｎチャネル型ＴＦＴでもｐチャネル型
ＴＦＴでもどちらでも用いることができる。ただし電流
制御用ＴＦＴ３０６のソース領域またはドレイン領域が
発光素子３０７の陽極と接続されている場合、電流制御
用ＴＦＴ３０６はｐチャネル型ＴＦＴであることが望ま
しい。また、電流制御用ＴＦＴ３０６のソース領域また
はドレイン領域が発光素子３０７の陰極と接続されてい
る場合、電流制御用ＴＦＴ３０６はｎチャネル型ＴＦＴ
であることが望ましい。As the switching TFT 305 and the current control TFT 306, either an n-channel TFT or a p-channel TFT can be used. However, when the source region or the drain region of the current control TFT 306 is connected to the anode of the light emitting element 307, the current control TFT 306 is preferably a p-channel TFT. When the source region or the drain region of the current control TFT 306 is connected to the cathode of the light emitting element 307, the current control TFT 306 is an n-channel TFT.
It is desirable that
【００６０】またスイッチング用ＴＦＴ３０５、電流制
御用ＴＦＴ３０６は、シングルゲート構造ではなく、ダ
ブルゲート構造、やトリプルゲート構造などのマルチゲ
ート構造を有していても良い。The switching TFT 305 and the current controlling TFT 306 may have a multi-gate structure such as a double gate structure or a triple gate structure instead of a single gate structure.
【００６１】次に同一基板上に上記に説明した画素部
と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネ
ル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する
方法の一例について図７〜図９を用いて説明する。Next, an example of a method for simultaneously manufacturing the above-described pixel portion and the TFT (n-channel type TFT and p-channel type TFT) of a driving circuit provided around the pixel portion on the same substrate will be described with reference to FIGS. 9 will be described.
【００６２】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板９００を用いる。なお、基板
９００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。First, in this embodiment, Corning # 70
A substrate 900 made of glass such as barium borosilicate glass typified by 59 glass or # 1737 glass or aluminoborosilicate glass is used. Note that the substrate 900 is not limited as long as it is a light-transmitting substrate, and a quartz substrate may be used. Further, a plastic substrate having heat resistance enough to withstand the processing temperature of this embodiment may be used.
【００６３】次いで、図７（Ａ）に示すように、基板９
００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜
などの絶縁膜から成る下地膜９０１を形成する。本実施
例では下地膜９０１として２層構造を用いるが、前記絶
縁膜の単層膜または２層以上積層させた構造を用いても
良い。下地膜９０１の一層目としては、プラズマＣＶＤ
法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとし
て成膜される酸化窒化珪素膜９０１ａを１０〜２００ｎ
ｍ（好ましくは５０〜１００ｎｍ）形成する。本実施例
では、膜厚５０ｎｍの酸化窒化珪素膜９０１ａ（組成比
Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）
を形成した。次いで、下地膜９０１のニ層目としては、
プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガ
スとして成膜される酸化窒化珪素膜９０１ｂを５０〜２
００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積
層形成する。本実施例では、膜厚１００ｎｍの酸化窒化
珪素膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ
＝７％、Ｈ＝２％）を形成した。Next, as shown in FIG.
A base film 901 made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed over the substrate. Although a two-layer structure is used as the base film 901 in this embodiment, a single-layer film of the insulating film or a structure in which two or more layers are stacked may be used. The first layer of the base film 901 is formed by plasma CVD.
The silicon oxynitride film 901a formed by using SiH 4 , NH 3 , and N 2 O as reaction gases is
m (preferably 50 to 100 nm). In this embodiment, a 50-nm-thick silicon oxynitride film 901a (composition ratio: Si = 32%, O = 27%, N = 24%, H = 17%)
Was formed. Next, as the second layer of the base film 901,
Using a plasma CVD method, a silicon oxynitride film 901b formed by using SiH 4 and N 2 O as reaction gases is reduced to 50 to 2
The layer is formed to a thickness of 00 nm (preferably 100 to 150 nm). In this embodiment, a 100 nm-thick silicon oxynitride film 901b (composition ratio Si = 32%, O = 59%, N
= 7%, H = 2%).
【００６４】次いで、下地膜９０１上に半導体層９０２
〜９０５を形成する。半導体層９０２〜９０５は、非晶
質構造を有する半導体膜を公知の手段（スパッタ法、Ｌ
ＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜し
た後、公知の結晶化処理（レーザー結晶化法、熱結晶化
法、またはニッケルなどの触媒を用いた熱結晶化法等）
を行って得られた結晶質半導体膜を所望の形状にパター
ニングして形成する。この半導体層９０２〜９０５の厚
さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚
さで形成する。結晶質半導体膜の材料に限定はないが、
好ましくは珪素（シリコン）またはシリコンゲルマニウ
ム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合
金などで形成すると良い。本実施例では、プラズマＣＶ
Ｄ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニ
ッケルを含む溶液を非晶質珪素膜上に保持させた。この
非晶質珪素膜に脱水素化（５００℃、１時間）を行った
後、熱結晶化（５５０℃、４時間）を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶
質珪素膜を形成した。そして、この結晶質珪素膜をフォ
トリソグラフィー法を用いたパターニング処理によっ
て、半導体層９０２〜９０５を形成した。Next, a semiconductor layer 902 is formed on the underlayer 901.
To 905 are formed. The semiconductor layers 902 to 905 are formed by forming a semiconductor film having an amorphous structure by a known means (sputtering method, L
After forming a film by a PCVD method or a plasma CVD method, a known crystallization treatment (a laser crystallization method, a thermal crystallization method, or a thermal crystallization method using a catalyst such as nickel).
Is performed and the crystalline semiconductor film obtained is patterned into a desired shape. The thickness of the semiconductor layers 902 to 905 is 25 to 80 nm (preferably 30 to 60 nm). Although there is no limitation on the material of the crystalline semiconductor film,
Preferably silicon (silicon) or silicon germanium (Si X Ge 1-X ( X = 0.0001~0.02)) may be formed such as an alloy. In this embodiment, the plasma CV
After a 55-nm amorphous silicon film was formed by the method D, a solution containing nickel was held on the amorphous silicon film. After dehydrogenation (500 ° C., 1 hour) of this amorphous silicon film, thermal crystallization (550 ° C., 4 hours) is performed, and further, a laser annealing process for improving crystallization is performed. Thus, a crystalline silicon film was formed. Then, semiconductor layers 902 to 905 were formed by patterning the crystalline silicon film using a photolithography method.
【００６５】また、半導体層９０２〜９０５を形成した
後、ＴＦＴのしきい値を制御するために、半導体層９０
２〜９０５に微量な不純物元素（ボロンまたはリン）を
ドーピングしてもよい。After the formation of the semiconductor layers 902 to 905, the semiconductor layers 90 to 905 are controlled in order to control the threshold value of the TFT.
2 to 905 may be doped with a trace amount of an impurity element (boron or phosphorus).
【００６６】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３００Ｈｚとし、レーザーエネルギー密度を１００〜４
００ｍＪ／ｃｍ2(代表的には２００〜３００ｍＪ／ｃｍ
2)とする。また、ＹＡＧレーザーを用いる場合にはその
第２高調波を用いパルス発振周波数３０〜３００ｋＨｚ
とし、レーザーエネルギー密度を３００〜６００ｍＪ／
ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると
良い。そして幅１００〜１０００μｍ、例えば４００μ
ｍで線状に集光したレーザー光を基板全面に渡って照射
し、この時の線状レーザー光の重ね合わせ率（オーバー
ラップ率）を５０〜９０％として行えばよい。When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser can be used. In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly condensed by an optical system and irradiated on a semiconductor film. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is set to 300 Hz, and the laser energy density is set to 100 to 4.
00 mJ / cm 2 (typically 200 to 300 mJ / cm
2 ). When a YAG laser is used, its second harmonic is used and a pulse oscillation frequency of 30 to 300 kHz is used.
And a laser energy density of 300 to 600 mJ /
cm 2 (typically 350 to 500 mJ / cm 2 ). And a width of 100 to 1000 μm, for example 400 μ
The laser light condensed linearly at m may be irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser light at this time may be set to 50 to 90%.
【００６７】次いで、半導体層９０２〜９０５を覆うゲ
ート絶縁膜９０６を形成する。ゲート絶縁膜９０６はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。Next, a gate insulating film 906 covering the semiconductor layers 902 to 905 is formed. The gate insulating film 906 is formed by a plasma CVD method or a sputtering method and has a thickness of 40 to
The insulating film containing silicon is formed to have a thickness of 150 nm. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N =
7%, H = 2%). Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
【００６８】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosiliｃat
e）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３０
０〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密
度０．５〜０．８Ｗ／ｃｍ2で放電させて形成すること
ができる。このようにして作製される酸化珪素膜は、そ
の後４００〜５００℃の熱アニールによりゲート絶縁膜
として良好な特性を得ることができる。When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) is formed by a plasma CVD method.
e) and O 2 were mixed, the reaction pressure was 40 Pa, and the substrate temperature was 30.
It can be formed by discharging at a high-frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm 2 at 0 to 400 ° C. The silicon oxide film thus manufactured can obtain favorable characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C.
【００６９】そして、ゲート絶縁膜９０６上にゲート電
極を形成するための耐熱性導電層９０７を２００〜４０
０ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成
する。耐熱性導電層９０７は単層で形成しても良いし、
必要に応じて二層あるいは三層といった複数の層から成
る積層構造としても良い。耐熱性導電層にはＴａ、Ｔ
ｉ、Ｗから選ばれた元素、または前記元素を成分とする
合金か、前記元素を組み合わせた合金膜が含まれる。こ
れらの耐熱性導電層はスパッタ法やＣＶＤ法で形成され
るものであり、低抵抗化を図るために含有する不純物濃
度を低減させることが好ましく、特に酸素濃度に関して
は３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３
００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとし
てスパッタ法で形成しても良いし、６フッ化タングステ
ン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもでき
る。いずれにしてもゲート電極として使用するためには
低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃ
ｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくす
ることで低抵抗率化を図ることができるが、Ｗ中に酸素
などの不純物元素が多い場合には結晶化が阻害され高抵
抗化する。このことより、スパッタ法による場合、純度
９９．９９９９％のＷターゲットを用い、さらに成膜時
に気相中からの不純物の混入がないように十分配慮して
Ｗ膜を形成することにより、抵抗率９〜２０μΩｃｍを
実現することができる。Then, a heat-resistant conductive layer 907 for forming a gate electrode on the gate insulating film 906 is
It is formed with a thickness of 0 nm (preferably 250 to 350 nm). The heat-resistant conductive layer 907 may be formed as a single layer,
If necessary, a laminated structure including a plurality of layers such as two layers or three layers may be employed. Ta, T for the heat-resistant conductive layer
It includes an element selected from i and W, an alloy containing the above element, or an alloy film combining the above elements. These heat-resistant conductive layers are formed by a sputtering method or a CVD method, and it is preferable to reduce the concentration of impurities contained therein in order to reduce the resistance. In particular, the oxygen concentration is preferably 30 ppm or less. In this embodiment, the W film is 3
It is formed with a thickness of 00 nm. The W film may be formed by sputtering using W as a target, or may be formed by thermal CVD using tungsten hexafluoride (WF 6 ). In any case, it is necessary to lower the resistance in order to use it as a gate electrode, and the resistivity of the W film is 20 μΩc.
m or less. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when there are many impurity elements such as oxygen in W, crystallization is inhibited and the resistance is increased. Accordingly, in the case of the sputtering method, a W target having a purity of 99.9999% is used, and the W film is formed with sufficient care so as not to mix impurities from the gas phase during film formation. 9 to 20 μΩcm can be realized.
【００７０】一方、耐熱性導電層９０７にＴａ膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ｔａ膜はスパッタガスにＡｒを用いる。また、ス
パッタ時のガス中に適量のＸｅやＫｒを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度
でありゲート電極に使用することができるが、β相のＴ
ａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極と
するには不向きであった。ＴａＮ膜はα相に近い結晶構
造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα
相のＴａ膜が容易に得られる。また、図示しないが、耐
熱性導電層９０７の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、耐熱性導電層９０
７が微量に含有するアルカリ金属元素が第１の形状のゲ
ート絶縁膜９０６に拡散するのを防ぐことができる。い
ずれにしても、耐熱性導電層９０７は抵抗率を１０〜５
０μΩｃｍの範囲ですることが好ましい。On the other hand, when a Ta film is used for the heat-resistant conductive layer 907, it can be formed by a sputtering method in the same manner. The Ta film uses Ar as a sputtering gas. Also, if an appropriate amount of Xe or Kr is added to the gas during sputtering,
The internal stress of the film to be formed can be relaxed to prevent the film from peeling. The resistivity of the α-phase Ta film is about 20 μΩcm and can be used for the gate electrode.
The resistivity of the a-film was about 180 μΩcm, and was not suitable for use as a gate electrode. Since the TaN film has a crystal structure close to the α phase, if the TaN film is formed under the Ta film,
A phase Ta film is easily obtained. Although not shown, it is effective to form a silicon film doped with phosphorus (P) with a thickness of about 2 to 20 nm under the heat-resistant conductive layer 907. Thereby, the adhesion of the conductive film formed thereon is improved and oxidation is prevented, and at the same time, the heat-resistant conductive layer 90 is formed.
It is possible to prevent a small amount of an alkali metal element contained in 7 from diffusing into the gate insulating film 906 in the first shape. In any case, the heat-resistant conductive layer 907 has a resistivity of 10 to 5
It is preferable to set it in the range of 0 μΩcm.
【００７１】次に、フォトリソグラフィーの技術を使用
してレジストによるマスク９０８を形成する。そして、
第１のエッチング処理を行う。本実施例ではＩＣＰエッ
チング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を
用い、１Ｐａの圧力で３．２Ｗ／ｃｍ2のＲＦ（１３.５
６ＭＨｚ）電力を投入してプラズマを形成して行う。基
板側（試料ステージ）にも２２４ｍＷ／ｃｍ2のＲＦ
（１３.５６ＭＨｚ）電力を投入し、これにより実質的
に負の自己バイアス電圧が印加される。この条件でＷ膜
のエッチング速度は約１００ｎｍ／ｍｉｎである。第１
のエッチング処理はこのエッチング速度を基にＷ膜がち
ょうどエッチングされる時間を推定し、それよりもエッ
チング時間を２０％増加させた時間をエッチング時間と
した。Next, a resist mask 908 is formed by using the photolithography technique. And
A first etching process is performed. In this embodiment, an ICP etching apparatus is used, Cl 2 and CF 4 are used as etching gases, and RF (13.5) of 3.2 W / cm 2 at a pressure of 1 Pa.
(6 MHz) power is supplied to form plasma. 224 mW / cm 2 RF on substrate side (sample stage)
(13.56 MHz) power is applied, thereby applying a substantially negative self-bias voltage. Under these conditions, the etching rate of the W film is about 100 nm / min. First
In the etching process, the time for just etching the W film was estimated based on the etching rate, and the time obtained by increasing the etching time by 20% was set as the etching time.
【００７２】第１のエッチング処理により第１のテーパ
ー形状を有する導電層９０９〜９１２が形成される。導
電層９０９〜９１２のテーパー部の角度は１５〜３０°
となるように形成される。残渣を残すことなくエッチン
グするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜９
０６）の選択比は２〜４（代表的には３）であるので、
オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は２０〜５０ｎｍ程度エッチングされる（図
７（Ｂ））。The conductive layers 909 to 912 having the first tapered shape are formed by the first etching process. The angle of the tapered portion of the conductive layers 909 to 912 is 15 to 30 °
It is formed so that In order to perform etching without leaving a residue, over-etching is performed to increase the etching time at a rate of about 10 to 20%. Silicon oxynitride film (gate insulating film 9) for W film
06) is 2-4 (typically 3),
By the over-etching treatment, the exposed surface of the silicon oxynitride film is etched by about 20 to 50 nm (FIG. 7B).
【００７３】そして、第１のドーピング処理を行い一導
電型の不純物元素を半導体層に添加する。ここでは、ｎ
型を付与する不純物元素添加の工程を行う。第１の形状
の導電層を形成したマスク９０８をそのまま残し、第１
のテーパー形状を有する導電層９０９〜９１２をマスク
として自己整合的にｎ型を付与する不純物元素をイオン
ドープ法で添加する。ｎ型を付与する不純物元素をゲー
ト電極の端部におけるテーパー部とゲート絶縁膜９０６
とを通して、その下に位置する半導体層に達するように
添加するためにドーズ量を１×１０13〜５×１０14ａｔ
ｏｍｓ／ｃｍ2とし、加速電圧を８０〜１６０ｋｅＶと
して行う。ｎ型を付与する不純物元素として１５族に属
する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を
用いるが、ここではリン（Ｐ）を用いた。このようなイ
オンドープ法により第１の不純物領域９１４〜９１７に
は１×１０20〜１×１０21atoｍiｃ／ｃｍ3の濃度範囲
でｎ型を付与する不純物元素が添加される（図７
（Ｃ））。Then, a first doping process is performed to add an impurity element of one conductivity type to the semiconductor layer. Here, n
A step of adding an impurity element for giving a mold is performed. The mask 908 on which the conductive layer of the first shape is formed is left as it is,
Using the conductive layers 909 to 912 having the tapered shape as masks, an impurity element imparting n-type is added in a self-aligning manner by an ion doping method. An impurity element imparting n-type is added to the tapered portion at the end of the gate electrode and the gate insulating film 906.
Through the process, the dose is set to 1 × 10 13 to 5 × 10 14 at for doping so as to reach the semiconductor layer located thereunder.
oms / cm 2 and an acceleration voltage of 80 to 160 keV. As the impurity element imparting n-type, an element belonging to Group 15 of the periodic table, typically phosphorus (P) or arsenic (As) is used. Here, phosphorus (P) is used. By such an ion doping method, an impurity element imparting n-type is added to the first impurity regions 914 to 917 in a concentration range of 1 × 10 20 to 1 × 10 21 atoms / cm 3 (FIG. 7).
(C)).
【００７４】この工程において、ドーピングの条件によ
っては、不純物が第１の形状の導電層９０９〜９１２の
下に回りこみ、第１の不純物領域９１４〜９１７が第１
の形状の導電層９０９〜９１２と重なることも起こりう
る。In this step, depending on the doping conditions, the impurities flow under the first shape conductive layers 909 to 912, and the first impurity regions 914 to 917 are removed from the first shape.
May overlap with the conductive layers 909 to 912 having the shape shown in FIG.
【００７５】次に、図７（Ｄ）に示すように第２のエッ
チング処理を行う。エッチング処理も同様にＩＣＰエッ
チング装置により行い、エッチングガスにＣＦ4とＣｌ2
の混合ガスを用い、ＲＦ電力３．２Ｗ／ｃｍ2(１３.５
６ＭＨｚ)、バイアス電力４５ｍＷ／ｃｍ2(１３.５６Ｍ
Ｈｚ)、圧力１．０Ｐａでエッチングを行う。この条件
で形成される第２の形状を有する導電層９１８〜９２１
が形成される。その端部にはテーパー部が形成され、該
端部から内側にむかって徐々に厚さが増加するテーパー
形状となる。第１のエッチング処理と比較して基板側に
印加するバイアス電力を低くした分等方性エッチングの
割合が多くなり、テーパー部の角度は３０〜６０°とな
る。マスク９０８はエッチングされて端部が削れ、マス
ク９２２となる。また、図７（Ｄ）の工程において、ゲ
ート絶縁膜９０６の表面が４０ｎｍ程度エッチングされ
る。Next, a second etching process is performed as shown in FIG. The etching process is also performed by an ICP etching apparatus, and CF 4 and Cl 2 are used as etching gases.
RF power of 3.2 W / cm 2 (13.5
6 MHz), bias power 45 mW / cm 2 (13.56 M
(Hz) at a pressure of 1.0 Pa. Conductive layers 918 to 921 having the second shape formed under these conditions
Is formed. A tapered portion is formed at the end, and the tapered shape gradually increases inward from the end. As compared with the first etching process, the ratio of isotropic etching is increased by the amount of the lower bias power applied to the substrate side, and the angle of the tapered portion is 30 to 60 °. The mask 908 is etched and its edge is shaved, and becomes a mask 922. In the step of FIG. 7D, the surface of the gate insulating film 906 is etched by about 40 nm.
【００７６】そして、第１のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
ｋｅＶとし、１×１０13／ｃｍ2のドーズ量で行い、不
純物濃度が大きくなった第１の不純物領域９２４〜９２
７と、前記第１の不純物領域９２４〜９２７に接する第
２の不純物領域９２８〜９３１とを形成する。この工程
において、ドーピングの条件によっては、不純物が第２
の形状の導電層９１８〜９２１の下に回りこみ、第２の
不純物領域９２８〜９３１が第２の形状の導電層９１８
〜９２１と重なることも起こりうる。第２の不純物領域
における不純物濃度は、１×１０16〜１×１０18ａｔｏ
ｍｓ／ｃｍ3となるようにする（図８（Ａ））。Then, an impurity element imparting n-type is doped under a condition of a high acceleration voltage with a lower dose than in the first doping process. For example, when the accelerating voltage is 70 to 120
keV, a dose of 1 × 10 13 / cm 2 , and the first impurity regions 924 to 92 having an increased impurity concentration.
7 and second impurity regions 928 to 931 in contact with the first impurity regions 924 to 927 are formed. In this step, depending on the doping conditions, the impurity
The second impurity regions 928 to 931 extend below the conductive layers 918 to 921 of the second shape.
921 may also occur. The impurity concentration in the second impurity region is 1 × 10 16 to 1 × 10 18 at.
ms / cm 3 (FIG. 8A).
【００７７】そして、（図８（Ｂ））に示すように、ｐ
チャネル型ＴＦＴを形成する半導体層９０２、９０５に
一導電型とは逆の導電型の不純物領域９３３（９３３
ａ、９３３ｂ）及び９３４（９３４ａ、９３４ｂ）を形
成する。この場合も第２の形状の導電層９１８、９２１
をマスクとしてｐ型を付与する不純物元素を添加し、自
己整合的に不純物領域を形成する。このとき、ｎチャネ
ル型ＴＦＴを形成する半導体層９０３、９０４は、レジ
ストのマスク９３２を形成し全面を被覆しておく。ここ
で形成される不純物領域９３３、９３４はジボラン（Ｂ
2Ｈ6）を用いたイオンドープ法で形成する。不純物領域
９３３、９３４のｐ型を付与する不純物元素の濃度は、
２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるよう
にする。Then, as shown in FIG. 8B, p
In the semiconductor layers 902 and 905 forming the channel type TFT, impurity regions 933 (933) having a conductivity type opposite to one conductivity type are formed.
a, 933b) and 934 (934a, 934b). Also in this case, the second shape conductive layers 918 and 921 are used.
Is used as a mask to add an impurity element imparting a p-type, and an impurity region is formed in a self-aligned manner. At this time, a resist mask 932 is formed on the semiconductor layers 903 and 904 forming the n-channel TFT, and the entire surface is covered. The impurity regions 933 and 934 formed here are formed of diborane (B
It is formed by an ion doping method using 2 H 6 ). The concentration of the impurity element imparting p-type in the impurity regions 933 and 934 is
The density is set to 2 × 10 20 to 2 × 10 21 atoms / cm 3 .
【００７８】しかしながら、この不純物領域９３３、９
３４は詳細にはｎ型を付与する不純物元素を含有する２
つの領域に分けて見ることができる。第３の不純物領域
９３３ａ、９３４ａは１×１０20〜１×１０21ａｔｏｍ
ｓ／ｃｍ3の濃度でｎ型を付与する不純物元素を含み、
第４の不純物領域９３３ｂ、９３４ｂは１×１０17〜１
×１０20ａｔｏｍｓ／ｃｍ3の濃度でｎ型を付与する不
純物元素を含んでいる。しかし、これらの不純物領域９
３３ｂ、９３４ｂのｐ型を付与する不純物元素の濃度を
１×１０19ａｔｏｍｓ／ｃｍ3以上となるようにし、第
３の不純物領域９３３ａ、９３４ａにおいては、ｐ型を
付与する不純物元素の濃度をｎ型を付与する不純物元素
の濃度の１．５から３倍となるようにすることにより、
第３の不純物領域でｐチャネル型ＴＦＴのソース領域お
よびドレイン領域として機能するために何ら問題は生じ
ない。However, these impurity regions 933, 9
34 specifically contains an impurity element imparting n-type.
It can be divided into two areas. The third impurity regions 933a and 934a have a size of 1 × 10 20 to 1 × 10 21 atoms.
an impurity element imparting n-type at a concentration of s / cm 3 ,
The fourth impurity regions 933b and 934b are 1 × 10 17 to 1
Contains an impurity element imparting n-type at a concentration of × 10 20 atoms / cm 3 . However, these impurity regions 9
The concentration of the p-type imparting impurity element of 33b and 934b is set to 1 × 10 19 atoms / cm 3 or more, and the concentration of the p-type imparting impurity element is set to n in the third impurity regions 933a and 934a. By making the concentration of the impurity element giving the mold 1.5 to 3 times,
Since the third impurity region functions as a source region and a drain region of the p-channel TFT, no problem occurs.
【００７９】その後、図８（Ｃ）に示すように、第２の
形状を有する導電層９１８〜９２１およびゲート絶縁膜
９０６上に第１の層間絶縁膜９３７を形成する。第１の
層間絶縁膜９３７は酸化シリコン膜、酸化窒化シリコン
膜、窒化シリコン膜、またはこれらを組み合わせた積層
膜で形成すれば良い。いずれにしても第１の層間絶縁膜
９３７は無機絶縁物材料から形成する。第１の層間絶縁
膜９３７の膜厚は１００〜２００ｎｍとする。第１の層
間絶縁膜９３７として酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反
応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周
波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放
電させて形成することができる。また、第１の層間絶縁
膜９３７として酸化窒化シリコン膜を用いる場合には、
プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製さ
れる酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作
製される酸化窒化シリコン膜で形成すれば良い。この場
合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３
００〜４００℃とし、高周波（６０MHz）電力密度０．
１〜１．０W/cm2で形成することができる。また、第１
の層間絶縁膜９３７としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作
製される酸化窒化水素化シリコン膜を適用しても良い。
窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、
ＮＨ3から作製することが可能である。Thereafter, as shown in FIG. 8C, a first interlayer insulating film 937 is formed over the conductive layers 918 to 921 having the second shape and the gate insulating film 906. The first interlayer insulating film 937 may be formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film obtained by combining these. In any case, the first interlayer insulating film 937 is formed from an inorganic insulating material. The thickness of the first interlayer insulating film 937 is 100 to 200 nm. In the case where a silicon oxide film is used as the first interlayer insulating film 937, TEOS and O 2 are mixed by plasma CVD, the reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high-frequency (13.56 MHz) power density is used. It can be formed by discharging at 0.5 to 0.8 W / cm 2 . In the case where a silicon oxynitride film is used as the first interlayer insulating film 937,
The insulating film may be formed using a silicon oxynitride film formed from SiH 4 , N 2 O, and NH 3 by a plasma CVD method, or a silicon oxynitride film formed from SiH 4 and N 2 O. The manufacturing conditions in this case are a reaction pressure of 20 to 200 Pa, a substrate temperature of 3
00 to 400 ° C. and a high frequency (60 MHz) power density of 0.
It can be formed at 1 to 1.0 W / cm 2 . Also, the first
As the interlayer insulating film 937, a silicon oxynitride hydride film formed from SiH 4 , N 2 O, and H 2 may be used.
Similarly, the silicon nitride film is made of SiH 4 ,
It can be made from NH 3 .
【００８０】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板５０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい。Then, the step of activating the impurity element imparting n-type or p-type added at each concentration is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 1 ppm or less,
Preferably in a nitrogen atmosphere of 0.1 ppm or less 400 ~
The heat treatment is performed at 700 ° C., typically 500 to 600 ° C. In this embodiment, the heat treatment is performed at 550 ° C. for 4 hours.
When a plastic substrate having a low heat-resistant temperature is used as the substrate 501, a laser annealing method is preferably used.
【００８１】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、半導体層を水
素化する工程を行う。この工程は熱的に励起された水素
により半導体層にある１０16〜１０18/cm3のダングリン
グボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。いずれにしても、半導体層９
０２〜９０５中の欠陥密度を１０16/cm3以下とすること
が望ましく、そのために水素を０．０１〜０．１atomic
％程度付与すれば良い。Subsequent to the activation step, the atmosphere gas is changed, and the atmosphere is changed to 300 to 100% in an atmosphere containing 3 to 100% hydrogen.
A heat treatment is performed at 450 ° C. for 1 to 12 hours to hydrogenate the semiconductor layer. This step is to terminate dangling bonds of 10 16 to 10 18 / cm 3 in the semiconductor layer by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed. In any case, the semiconductor layer 9
It is preferable that the defect density in the range of 02 to 905 be 10 16 / cm 3 or less.
% May be provided.
【００８２】そして、有機絶縁物材料からなる第２の層
間絶縁膜９３９を１．０〜２．０μｍの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）の他、感光性アクリル等を使用することができ
る。例えば、基板に塗布後、熱重合するタイプのポリイ
ミドを用いる場合には、クリーンオーブンで３００℃で
焼成して形成する。また、アクリルを用いる場合には、
２液性のものを用い、主材と硬化剤を混合した後、スピ
ナーを用いて基板全面に塗布した後、ホットプレートで
８０℃で６０秒の予備加熱を行い、さらにクリーンオー
ブンで２５０℃で６０分焼成して形成することができ
る。Then, a second interlayer insulating film 939 made of an organic insulating material is formed with an average thickness of 1.0 to 2.0 μm. As organic resin materials, polyimide, acrylic,
In addition to polyamide, polyimide amide and BCB (benzocyclobutene), photosensitive acrylic and the like can be used. For example, in the case of using a polyimide of a type that is thermally polymerized after being applied to a substrate, it is formed by firing at 300 ° C. in a clean oven. When using acrylic,
After mixing the main material and the curing agent using a two-pack type material, apply it to the entire surface of the substrate using a spinner, preheat at 80 ° C for 60 seconds on a hot plate, and further at 250 ° C in a clean oven. It can be formed by firing for 60 minutes.
【００８３】このように、第２の層間絶縁膜９３９を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜９３７として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。As described above, by forming the second interlayer insulating film 939 with an organic insulating material, the surface can be satisfactorily planarized. In addition, since organic resin materials generally have a low dielectric constant, parasitic capacitance can be reduced. However, since it is hygroscopic and not suitable as a protective film, it is preferable to use it in combination with a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like formed as the first interlayer insulating film 937 as in this embodiment. .
【００８４】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、エッチングガスにＣＦ4、
Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２
の層間絶縁膜９３９をまずエッチングし、その後、続い
てエッチングガスをＣＦ 4、Ｏ2として第１の層間絶縁膜
９３７をエッチングする。さらに、半導体層との選択比
を高めるために、エッチングガスをＣＨＦ3に切り替え
てゲート絶縁膜９０６をエッチングすることによりコン
タクトホールを形成することができる。Thereafter, a resist mask having a predetermined pattern is formed.
Formed in each semiconductor layer and the source region.
Or a contact reaching the impurity region to be the drain region
Form a hole. Contact hole is dry etch
It is formed by a metal method. In this case, the etching gas is CFFour,
OTwoAnd a second gas made of an organic resin material using a mixed gas of He and He.
Is etched first, and then
Etching gas Four, OTwoAs the first interlayer insulating film
937 is etched. Furthermore, the selectivity with the semiconductor layer
CHF to increase the etching gasThreeSwitch to
The gate insulating film 906 by etching
Tact holes can be formed.
【００８５】そして、導電性の金属膜からなる配線層９
４０がスパッタ法や真空蒸着法により形成される。さら
に、配線層９４０の上にはエッチングの際に配線層とエ
ッチング液に対する選択比が大きくなる材料からなる分
離層９４１が形成される。なお、分離層９４１は、窒化
膜や酸化膜といった無機材料で形成されていても良い
し、ボリイミド、ポリアミドまたはＢＣＢ（ベンゾシク
ロブテン）といった有機樹脂等で形成されていても良
い。さらに金属材料で形成されていても良い。The wiring layer 9 made of a conductive metal film
40 is formed by a sputtering method or a vacuum evaporation method. Further, on the wiring layer 940, a separation layer 941 made of a material having a high selectivity to the wiring layer and the etchant at the time of etching is formed. Note that the separation layer 941 may be formed of an inorganic material such as a nitride film or an oxide film, or may be formed of an organic resin such as polyimide, polyamide, or BCB (benzocyclobutene). Further, it may be formed of a metal material.
【００８６】ここで、分離層９４１をマスクでパターニ
ングし、その後エッチングすることで、ソース配線９４
２ａ〜９４５ａとドレイン配線９４６ａ〜９４８ａ及び
分離部９４２ｂ〜９４８ｂを形成する。なお、本明細書
中では、分離層と配線とで形成される構造を隔壁と呼
ぶ。また、図示していないが、本実施例ではこの配線
を、そして、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍ
の合金膜（ＡｌとＴｉとの合金膜）との積層膜で形成し
た。The source layer 94 is patterned by patterning the separation layer 941 with a mask and then etching.
2a to 945a, drain wirings 946a to 948a, and separation portions 942b to 948b are formed. Note that in this specification, a structure formed by the separation layer and the wiring is referred to as a partition. Although not shown, in this embodiment, this wiring is formed by a 50 nm-thick Ti film and a 500 nm-thick
(Alloy film of Al and Ti).
【００８７】次いで、その上に透明導電膜を８０〜１２
０ｎｍの厚さで形成し、パターニングすることによって
画素電極９４９を形成する（図９（Ｂ））。なお、本実
施例では、画素電極９４９は、陽極として機能する電極
であるため、酸化インジウム・スズ（ＩＴＯ）膜や酸化
インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合
した透明導電膜を用いることにより画素電極９４９を形
成する。Next, a transparent conductive film is formed on the
The pixel electrode 949 is formed by forming a pattern with a thickness of 0 nm and patterning (FIG. 9B). In this embodiment, since the pixel electrode 949 is an electrode functioning as an anode, a transparent conductive material in which 2 to 20% of zinc oxide (ZnO) is mixed with an indium tin oxide (ITO) film or indium oxide is used. The pixel electrode 949 is formed by using a film.
【００８８】また、画素電極９４９は、ドレイン配線９
４６ａと電気的に接続されたコンタクト配線９２３と接
して重ねて形成することによって電流制御用ＴＦＴ９６
３のドレイン領域と電気的な接続が形成される。The pixel electrode 949 is connected to the drain wiring 9
The current control TFT 96 is formed by being overlapped with and in contact with the contact wiring 923 electrically connected to the TFT 46a.
An electrical connection is formed with the drain region 3.
【００８９】次に、図９（Ｂ）に示すように、有機化合
物層９５０、対向電極である陰極９５１およびパッシベ
ーション膜９５２が蒸着法により形成される。このとき
有機化合物層９５０を形成するに前に画素電極９４７に
対して熱処理を施し、水分を完全に除去しておくことが
望ましい。なお、本実施例では発光素子の陰極としてＭ
ｇ：Ａｇ合金で形成された電極を用いるが、公知の他の
材料であっても良い。Next, as shown in FIG. 9B, an organic compound layer 950, a cathode 951 as a counter electrode, and a passivation film 952 are formed by a vapor deposition method. At this time, before forming the organic compound layer 950, it is preferable that heat treatment be performed on the pixel electrode 947 to completely remove moisture. In this embodiment, the cathode of the light emitting element is M
g: An electrode formed of an Ag alloy is used, but another known material may be used.
【００９０】なお、有機化合物層９５０は、発光層の他
に正孔注入層、正孔輸送層、電子輸送層、電子注入層及
びバッファー層といった複数の層を組み合わせて積層す
ることにより形成されている。本実施例において用いた
有機化合物層９５０の構造について以下に詳細に説明す
る。The organic compound layer 950 is formed by laminating a plurality of layers such as a hole injection layer, a hole transport layer, an electron transport layer, an electron injection layer, and a buffer layer in addition to the light emitting layer. I have. The structure of the organic compound layer 950 used in this embodiment will be described in detail below.
【００９１】本実施例では、正孔注入層として、銅フタ
ロシアニンを用い、正孔輸送層としては、ＭＴＤＡＴＡ
(4,4',4''-tris(3-methylphenylphenylamino)triphenyl
amine)を蒸着法により形成した。しかし、その他にも正
孔注入層としてポリチオフェン誘導体であるＰＥＤＯＴ
などを用いることができ、正孔輸送層としてα−ＮＰＤ
やポリフェニレンビニレン（ＰＰＶ）等を用いることが
できる。In this example, copper phthalocyanine was used as the hole injection layer, and MTDATA was used as the hole transport layer.
(4,4 ', 4''-tris (3-methylphenylphenylamino) triphenyl
amine) was formed by a vapor deposition method. However, PEDOT which is a polythiophene derivative is also used as a hole injection layer.
And the like, and α-NPD can be used as the hole transport layer.
And polyphenylene vinylene (PPV).
【００９２】次に、発光層が形成されるが、本実施例で
は発光層に異なる材料を用いることで異なる発光を示す
有機化合物層の形成を行う。なお、本実施例では、赤、
緑、青色の発光を示す有機化合物層を形成する。Next, a light emitting layer is formed. In this embodiment, an organic compound layer which emits different light is formed by using different materials for the light emitting layer. In this embodiment, red,
An organic compound layer which emits green and blue light is formed.
【００９３】赤色に発色する発光層は、Ａｌｑ3にＤＣ
Ｍをドーピングしたものを用いて形成する。その他にも
Ｅｕ錯体（Ｅｕ（ＤＣＭ）3（Ｐｈｅｎ）、アルミキノ
リラト錯体（Ａｌｑ3）にＤＣＭ−１をドーパントとし
て用いたもの等を用いることができるが、その他公知の
材料を用いることもできる。The light emitting layer that emits red light is formed by adding DC to Alq 3 .
It is formed using a material doped with M. In addition, an Eu complex (Eu (DCM) 3 (Phen), an aluminum quinolylate complex (Alq 3 ) using DCM-1 as a dopant, or the like can be used, but other known materials can also be used.
【００９４】また、緑色に発色する発光層は、ＣＢＰと
Ｉｒ（ｐｐｙ）3を共蒸着することにより形成させるこ
とができる。なお、この他にもアルミキノリラト錯体
（Ａｌｑ3）、ベンゾキノリノラトベリリウム錯体（Ｂ
ｅＢｑ）を用いることができる。さらには、アルミキノ
リラト錯体（Ａｌｑ3）にクマリン６やキナクリドンと
いった材料をドーパントとして用いたものも可能である
が、その他公知の材料を用いることもできる。Further, the light emitting layer that emits green light can be formed by co-evaporating CBP and Ir (ppy) 3 . In addition, aluminum quinolinolato complex (Alq 3 ) and benzoquinolinolato beryllium complex (B
eBq) can be used. Furthermore, although a material such as coumarin 6 or quinacridone may be used as a dopant for the aluminum quinolylato complex (Alq 3 ), other known materials may be used.
【００９５】さらに、青色に発色する発光層は、ジスチ
リル誘導体であるＤＰＶＢｉや、アゾメチン化合物を配
位子に持つ亜鉛錯体及びＤＰＶＢｉにペリレンをドーピ
ングしたものを用いることもできるが、その他の公知の
材料を用いても良い。Further, the light emitting layer that emits blue light may be made of DPVBi which is a distyryl derivative, a zinc complex having an azomethine compound as a ligand, or a material in which DPVBi is doped with perylene. May be used.
【００９６】また、発光層形成後には、電子輸送層や電
子注入層を形成させても良い。なお、本実施例では、電
子輸送層として１,３,４−オキサジアゾール誘導体や
１,２,４−トリアゾール誘導体（ＴＡＺ）といった材料
を用いる。さらに、フッ化リチウム（ＬｉＦ）、酸化ア
ルミニウム（Ａｌ2Ｏ3）、リチウムアセチルアセトネー
ト（Ｌｉａｃａｃ）といった材料を用いてバッファー層
２０６を形成しても良い。After the formation of the light emitting layer, an electron transport layer and an electron injection layer may be formed. In this embodiment, a material such as a 1,3,4-oxadiazole derivative or a 1,2,4-triazole derivative (TAZ) is used for the electron transporting layer. Further, the buffer layer 206 may be formed using a material such as lithium fluoride (LiF), aluminum oxide (Al 2 O 3 ), or lithium acetylacetonate (Liacac).
【００９７】なお、これらの積層構造を有する有機化合
物層９５０の膜厚は１０〜４００[ｎｍ]（典型的には６
０〜１５０[ｎｍ]）、陰極９５１の厚さは８０〜２００
[ｎｍ]（典型的には１００〜１５０[ｎｍ]）とすれば良
い。The thickness of the organic compound layer 950 having such a laminated structure is 10 to 400 nm (typically 6 to 400 nm).
0 to 150 [nm]), and the thickness of the cathode 951 is 80 to 200 nm.
[nm] (typically 100 to 150 [nm]).
【００９８】有機化合物層９５０を形成した後で、蒸着
法により陰極９５１が形成され、発光素子９５４が完成
する。本実施例では発光素子９５４の陰極９５１となる
導電膜としてＭｇ：Ａｇ合金を用いているが、Ａｌ−Ｌ
ｉ合金膜（アルミニウムとリチウムとの合金膜）や、周
期表の１族もしくは２族に属する元素とアルミニウムと
を共蒸着することにより形成された膜を用いることも可
能である。なお、共蒸着とは、同時に蒸着セルを加熱
し、成膜段階で異なる物質を混合する蒸着法をいう。After forming the organic compound layer 950, the cathode 951 is formed by vapor deposition, and the light emitting element 954 is completed. In this embodiment, a Mg: Ag alloy is used as the conductive film serving as the cathode 951 of the light emitting element 954.
It is also possible to use an i-alloy film (an alloy film of aluminum and lithium) or a film formed by co-evaporating aluminum with an element belonging to Group 1 or 2 of the periodic table. Note that co-evaporation refers to an evaporation method in which a deposition cell is simultaneously heated and different substances are mixed in a film formation stage.
【００９９】なお、陰極９５１形成後、パッシベーショ
ン膜９５２が形成される。なお、パッシベーション膜９
５２を設けることで有機化合物層９５０や陰極９５１を
水分や酸素から保護することは可能である。なお、本実
施例ではパッシベーション膜９５２として３００ｎｍ厚
の窒化珪素膜を設ける。このパッシベーション膜９５２
は陰極９５１を形成した後に大気解放しないで連続的に
形成しても構わない。After the formation of the cathode 951, a passivation film 952 is formed. The passivation film 9
With the provision of the layer 52, the organic compound layer 950 and the cathode 951 can be protected from moisture and oxygen. In this embodiment, a 300-nm-thick silicon nitride film is provided as the passivation film 952. This passivation film 952
May be formed continuously after forming the cathode 951 without opening to the atmosphere.
【０１００】こうして図９（Ｃ）に示すような構造の発
光装置が完成する。なお、画素電極９４９、有機化合物
層９５０、陰極９５１の重なっている部分が発光素子９
５４に相当する。Thus, a light emitting device having a structure as shown in FIG. 9C is completed. Note that a portion where the pixel electrode 949, the organic compound layer 950, and the cathode 951 overlap is the light emitting element 9
54.
【０１０１】ｐチャネル型ＴＦＴ９６０及びｎチャネル
型ＴＦＴ９６１は駆動回路が有するＴＦＴであり、ＣＭ
ＯＳを形成している。スイッチング用ＴＦＴ９６２及び
電流制御用ＴＦＴ９６３は画素部が有するＴＦＴであ
り、駆動回路のＴＦＴと画素部のＴＦＴとは同一基板上
に形成することができる。A p-channel type TFT 960 and an n-channel type TFT 961 are TFTs included in a driving circuit.
OS is formed. The switching TFT 962 and the current control TFT 963 are TFTs included in the pixel portion, and the driver circuit TFT and the pixel portion TFT can be formed over the same substrate.
【０１０２】なお、発光素子を用いた発光装置の場合、
駆動回路の電源の電圧が５〜６Ｖ程度、最大でも１０Ｖ
程度で十分なので、ＴＦＴにおいてホットエレクトロン
による劣化があまり問題にならない。また駆動回路を高
速で動作させる必要があるので、ＴＦＴのゲート容量は
小さいほうが好ましい。よって、本実施例のように、発
光素子を用いた発光装置の駆動回路では、ＴＦＴの半導
体層が有する第２の不純物領域９２９と、第４の不純物
領域９３３ｂとが、それぞれゲート電極９１８、９１９
と重ならない構成にするのが好ましい。In the case of a light emitting device using a light emitting element,
The voltage of the power supply of the drive circuit is about 5-6V, and the maximum is 10V
Since the degree is sufficient, deterioration due to hot electrons in the TFT does not cause much problem. Since the driving circuit needs to operate at high speed, it is preferable that the gate capacitance of the TFT is small. Therefore, in the driver circuit of the light-emitting device using the light-emitting element as in this embodiment, the second impurity region 929 and the fourth impurity region 933b included in the semiconductor layer of the TFT are formed by the gate electrodes 918 and 919, respectively.
It is preferable to adopt a configuration that does not overlap with.
【０１０３】こうして図９（Ｃ）に示すように基板上に
発光素子を形成した発光パネルを形成することができ
る。Thus, a light-emitting panel having light-emitting elements formed on a substrate can be formed as shown in FIG.
【０１０４】なお、発光パネルを形成した後で、これを
封止しＦＰＣにより外部電源と電気的に接続することに
より本発明の発光装置を完成させることができる。After the light emitting panel is formed, it is sealed and electrically connected to an external power supply by FPC, whereby the light emitting device of the present invention can be completed.
【０１０５】〔実施例２〕本実施例では、実施例１にお
いて図９（Ｃ）まで作製した発光パネルを発光装置とし
て完成させる方法について図１０を用いて詳細に説明す
る。Embodiment 2 In this embodiment, a method of completing the light-emitting panel manufactured up to FIG. 9C in Embodiment 1 as a light-emitting device will be described in detail with reference to FIG.
【０１０６】図１０（Ａ）は、発光素子の封止までを行
った状態を示す上面図、図１０（Ｂ）は図１０（Ａ）を
Ａ−Ａ’で切断した断面図である。点線で示された１０
０１はソース側駆動回路、１００２は画素部、１００３
はゲート側駆動回路である。また、１００４はカバー
材、１００５はシール剤であり、シール剤１００５で囲
まれた内側には空間１００７が設けられる。FIG. 10A is a top view showing a state in which the light-emitting element has been sealed, and FIG. 10B is a cross-sectional view of FIG. 10A taken along the line AA ′. 10 shown by dotted line
01 is a source side driving circuit, 1002 is a pixel portion, 1003
Is a gate side drive circuit. 1004 is a cover material, 1005 is a sealant, and a space 1007 is provided inside the sealant 1005.
【０１０７】なお、１００８はソース側駆動回路１００
１及びゲート側駆動回路１００３に入力される信号を伝
送するための配線であり、外部入力端子となるＦＰＣ
（フレキシブルプリントサーキット）１００９からビデ
オ信号やクロック信号を受け取る。なお、ここではＦＰ
Ｃしか図示されていないが、このＦＰＣにはプリント配
線基盤（ＰＷＢ）が取り付けられていても良い。本明細
書における発光装置には、発光パネルにＦＰＣもしくは
ＰＷＢが取り付けられた状態の発光モジュールだけでは
なく、ＩＣを実装した発光モジュールをも含むものとす
る。Note that reference numeral 1008 denotes a source side driving circuit 100.
1 and a wiring for transmitting a signal input to the gate side driving circuit 1003, and an FPC serving as an external input terminal.
(Flexible print circuit) A video signal and a clock signal are received from 1009. Note that here, FP
Although only C is shown, a printed wiring board (PWB) may be attached to this FPC. The light-emitting device in this specification includes not only a light-emitting module in which an FPC or PWB is attached to a light-emitting panel but also a light-emitting module in which an IC is mounted.
【０１０８】次に、断面構造について図１０（Ｂ）を用
いて説明する。基板１０００の上方には画素部１００
２、ゲート側駆動回路１００３が形成されており、画素
部１００２は電流制御用ＴＦＴ１０１１とそのドレイン
に電気的に接続された透明電極１０１２を含む複数の画
素により形成される。また、ゲート側駆動回路１００３
はｎチャネル型ＴＦＴ１０１３とｐチャネル型ＴＦＴ１
０１４とを組み合わせたＣＭＯＳ回路（図９参照）を用
いて形成される。Next, the sectional structure will be described with reference to FIG. The pixel portion 100 is provided above the substrate 1000.
2. A gate driver circuit 1003 is formed, and the pixel portion 1002 is formed by a plurality of pixels including a current control TFT 1011 and a transparent electrode 1012 electrically connected to a drain of the TFT 1011. Further, the gate side driving circuit 1003
Are n-channel TFT1013 and p-channel TFT1
014 is formed by using a CMOS circuit (see FIG. 9) in combination with the circuit 014.
【０１０９】画素電極１０１２は発光素子の陽極として
機能する。また、画素電極１０１２の両端には層間絶縁
膜１００６が形成され、画素電極１０１２上には有機化
合物層１０１６および発光素子の対向電極である陰極１
０１７が形成される。The pixel electrode 1012 functions as an anode of a light emitting element. Further, an interlayer insulating film 1006 is formed at both ends of the pixel electrode 1012, and the organic compound layer 1016 and the cathode 1 which is a counter electrode of the light emitting element are formed on the pixel electrode 1012.
017 are formed.
【０１１０】陰極１０１７は複数の画素に共通の配線と
しても機能し、接続配線１００９を経由してＦＰＣ１０
１０に電気的に接続されている。さらに、画素部１００
２及びゲート側駆動回路１００３に含まれる素子は全て
パッシベーション膜１０１８で覆われている。The cathode 1017 also functions as a common wiring for a plurality of pixels.
10 is electrically connected. Further, the pixel unit 100
2 and the elements included in the gate side driving circuit 1003 are all covered with the passivation film 1018.
【０１１１】また、シール剤１００５によりカバー材１
００４が貼り合わされている。なお、カバー材１００４
と発光素子との間隔を確保するために樹脂膜からなるス
ペーサを設けても良い。そして、シール剤１００５の内
側は密閉された空間になっており、窒素やアルゴンなど
の不活性ガスが充填されている。なおこの密閉空間の中
に酸化バリウムに代表される吸湿材を設けることも有効
である。Further, the cover material 1 is
004 is attached. The cover material 1004
A spacer made of a resin film may be provided to secure an interval between the light emitting element and the light emitting element. The inside of the sealant 1005 is a closed space, and is filled with an inert gas such as nitrogen or argon. It is also effective to provide a hygroscopic material represented by barium oxide in this closed space.
【０１１２】また、カバー材１００４としては、ガラ
ス、セラミックス、プラスチックもしくは金属を用いる
ことができるが、カバー材１００４側に光を放射させる
場合は透光性でなければならない。なお、プラスチック
としては、ＦＲＰ（Fiberglass-Reinforced Plastic
s）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポ
リエステルまたはアクリルを用いることができるAs the cover member 1004, glass, ceramics, plastic, or metal can be used. When light is emitted to the cover member 1004, the cover member must be translucent. The plastic is FRP (Fiberglass-Reinforced Plastic).
s), PVF (polyvinyl fluoride), mylar, polyester or acrylic can be used
【０１１３】以上のようにして発光パネルをカバー材１
００４及びシール剤１００５を用いて封入することによ
り、発光素子を外部から完全に遮断することができ、外
部から水分や酸素等の有機化合物層の酸化による劣化を
促す物質が侵入するのを防ぐことができる。従って、信
頼性の高い発光装置を得ることができる。As described above, the light-emitting panel was covered with the cover material 1.
By enclosing the light-emitting element with 004 and the sealant 1005, the light-emitting element can be completely shut off from the outside, and a substance which promotes deterioration of the organic compound layer due to oxidation such as moisture or oxygen from entering from the outside can be prevented. Can be. Therefore, a highly reliable light-emitting device can be obtained.
【０１１４】なお、本実施例は、実施例１と自由に組み
合わせて実施することが可能である。This embodiment can be implemented in any combination with the first embodiment.
【０１１５】〔実施例３〕ここでは、実施例１で示した
方法により作製した発光素子の画素部の上面図を図１１
に示す。なお、基板上の回路構成は、図１１（Ａ）に示
すとおりであり、ソース側駆動回路１１０１、ゲート側
駆動回路１１０２および画素部１１０３がそれぞれ配置
されている。[Embodiment 3] Here, a top view of a pixel portion of a light emitting element manufactured by the method shown in Embodiment 1 is shown in FIG.
Shown in Note that a circuit configuration over the substrate is as illustrated in FIG. 11A, in which a source side driver circuit 1101, a gate side driver circuit 1102, and a pixel portion 1103 are provided.
【０１１６】発光素子の画素電極（本実施例では、陽極
とする）、および有機化合物層が形成された画素部１１
０３の領域ａ（１１０４）における拡大図を図１１
（Ｂ）に示す。The pixel electrode of the light emitting element (in this embodiment, the anode is used) and the pixel portion 11 on which the organic compound layer is formed
FIG. 11 is an enlarged view of a region a (1104) of FIG.
It is shown in (B).
【０１１７】ソース信号線１１０５は、ソース側駆動回
路１１０１と電気的に接続されている。なお、発光素子
に流れる電流を供給する電流供給線１１０６もソース信
号線１１０５と平行に形成されている。The source signal line 1105 is electrically connected to the source side drive circuit 1101. Note that a current supply line 1106 for supplying a current flowing to the light emitting element is also formed in parallel with the source signal line 1105.
【０１１８】また、画素部１１０３にマトリクス状に複
数形成されている画素１１０７は、それぞれ周囲を層間
絶縁膜１１０８に囲まれている。The pixels 1107 formed in a matrix in the pixel portion 1103 are each surrounded by an interlayer insulating film 1108.
【０１１９】有機化合物層形成後、図１１（Ｃ）に示す
ように対向電極である陰極１１０９が形成されるが、層
間絶縁膜１１０８上に形成されるソース信号線１１０５
及び電流供給線１１０６は、画素１１０７と比べて基板
面から高い位置にあるため、陰極１１０９が断絶してし
まう。つまり、陰極１１０９は、紙面に向かって縦方向
に並ぶ同一画素列ごとに共通であるが、横方向に並ぶ画
素列は共通にはならない。After the formation of the organic compound layer, a cathode 1109 serving as a counter electrode is formed as shown in FIG. 11C, but the source signal line 1105 formed on the interlayer insulating film 1108 is formed.
Since the current supply line 1106 is higher than the pixel 1107 from the substrate surface, the cathode 1109 is disconnected. In other words, the cathode 1109 is common to the same pixel columns arranged in the vertical direction toward the paper surface, but the pixel columns arranged in the horizontal direction are not common.
【０１２０】そのため、図１１（Ｃ）に示すように接続
配線１１１０が形成されている。この接続配線１１１０
は、電極配線やゲート電極と同時に先に形成されている
ので、層間絶縁膜１１０８上で複数の画素に共通の配線
となる陰極１１０９を接続配線１１１０とを図１１
（Ｃ）に示す接続部で電気的に接続させることで、全て
の画素が外部電源と接続される。なお、この接続配線１
１１０は、図１１（Ｃ）に示すように紙面に向かって画
素部の下部に設けても良いし、上部に設けても良い。さ
らに、上下に設ける構造にしても良い。これらの構造を
形成することにより、画素列が共有する陰極１１０９の
切断により生じる線状欠陥を防ぐことができる。なお、
本実施例は、実施例１または実施例２に示した構成と自
由に組み合わせて実施することが可能である。Therefore, a connection wiring 1110 is formed as shown in FIG. This connection wiring 1110
Are formed first at the same time as the electrode wiring and the gate electrode, the cathode 1109 serving as a wiring common to a plurality of pixels is connected to the connection wiring 1110 on the interlayer insulating film 1108 in FIG.
All the pixels are connected to an external power supply by making electrical connection at the connection portion shown in FIG. Note that this connection wiring 1
The pixel 110 may be provided below the pixel portion as shown in FIG. 11C, or may be provided above the pixel portion. Further, a structure may be provided above and below. By forming these structures, a linear defect caused by cutting the cathode 1109 shared by the pixel columns can be prevented. In addition,
This embodiment can be implemented by being freely combined with the configuration shown in Embodiment 1 or Embodiment 2.
【０１２１】〔実施例４〕本発明を用いる発光装置にお
いて、三重項励起子からの燐光を発光に利用できる有機
材料（トリプレット化合物ともいう）を用いることが可
能である。燐光を発光に利用できる有機材料を用いた発
光装置は、外部発光量子効率を飛躍的に向上させること
ができる。これにより、発光素子の低消費電力化、長寿
命化、および軽量化が可能になる。[Embodiment 4] In a light emitting device using the present invention, an organic material (also referred to as a triplet compound) capable of utilizing phosphorescence from a triplet exciton for light emission can be used. A light-emitting device using an organic material that can use phosphorescence for light emission can dramatically improve external light-emitting quantum efficiency. Thereby, low power consumption, long life, and light weight of the light emitting element can be achieved.
【０１２２】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac
hi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub.,
Tokyo,1991) p.437.)Here, a report is shown in which the triplet exciton is used to improve the external light emission quantum efficiency. (T.Tsutsui, C.Adac
hi, S. Saito, Photochemical Processes in Organized
Molecular Systems, ed.K. Honda, (Elsevier Sci. Pub.,
Tokyo, 1991) p.437.)
【０１２３】上記の論文により報告された有機材料（ク
マリン色素）の分子式を以下に示す。The molecular formula of the organic material (coumarin dye) reported by the above paper is shown below.
【０１２４】[0124]
【化１】 Embedded image
【０１２５】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)(MABaldo, DFO'Brien, Y. You, A. Shou
stikov, S. Sibley, METhompson, SRForrest, Nature
395 (1998) p.151.)
【０１２６】上記の論文により報告された有機材料（Ｐ
ｔ錯体）の分子式を以下に示す。The organic materials (P
The molecular formula of (t complex) is shown below.
【０１２７】[0127]
【化２】 Embedded image
【０１２８】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)(MABaldo, S. Lamansky, PEBurrrows,
METhompson, SRForrest, Appl.Phys.Lett., 75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【０１２９】上記の論文により報告された有機材料（Ｉ
ｒ錯体）の分子式を以下に示す。The organic materials (I
The molecular formula of (r complex) is shown below.
【０１３０】[0130]
【化３】 Embedded image
【０１３１】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。As described above, if the phosphorescence emission from the triplet exciton can be used, the external emission quantum efficiency three to four times higher than the case of using the fluorescence emission from the singlet exciton can be realized in principle. .
【０１３２】なお、本実施例の有機材料は、実施例１〜
実施例３に示した発光装置の有機化合物層において用い
ることが可能である。The organic materials of this embodiment are the same as those of the first to third embodiments.
It can be used in the organic compound layer of the light emitting device shown in Embodiment 3.
【０１３３】〔実施例５〕発光素子を用いた発光装置は
自発光型であるため、液晶表示装置に比べ、明るい場所
での視認性に優れ、視野角が広い。従って、本発明の発
光装置を表示部に用いることにより様々な電気器具を完
成させることができる。Embodiment 5 Since a light emitting device using a light emitting element is of a self-luminous type, it has better visibility in a bright place and a wider viewing angle than a liquid crystal display device. Therefore, various electric appliances can be completed by using the light-emitting device of the present invention for a display portion.
【０１３４】本発明により作製した発光装置を用いるこ
とにより完成した電気器具として、ビデオカメラ、デジ
タルカメラ、ゴーグル型ディスプレイ（ヘッドマウント
ディスプレイ）、ナビゲーションシステム、音響再生装
置（カーオーディオ、オーディオコンポ等）、ノート型
パーソナルコンピュータ、ゲーム機器、携帯情報端末
（モバイルコンピュータ、携帯電話、携帯型ゲーム機ま
たは電子書籍等）、記録媒体を備えた画像再生装置（具
体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒
体を再生し、その画像を表示しうる表示装置を備えた装
置）などが挙げられる。特に、斜め方向から画面を見る
機会が多い携帯情報端末は、視野角の広さが重要視され
るため好適である。それら電気器具の具体例を図１２に
示す。Electric appliances completed by using the light emitting device manufactured according to the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproducing device (car audio, audio component, etc.), Note-type personal computers, game machines, portable information terminals (mobile computers, mobile phones, portable game machines, electronic books, etc.), and image reproducing apparatuses provided with recording media (specifically, recording of digital video discs (DVD), etc.) A device provided with a display device capable of reproducing a medium and displaying an image thereof). In particular, a portable information terminal in which a screen is often viewed from an oblique direction is preferable because a wide viewing angle is regarded as important. FIG. 12 shows specific examples of these electric appliances.
【０１３５】図１２（Ａ）は表示装置であり、筐体２０
０１、支持台２００２、表示部２００３、スピーカー部
２００４、ビデオ入力端子２００５等を含む。本発明に
より作製した発光装置をその表示部２００３に用いたこ
とにより完成させることができる。発光素子を有する発
光装置は自発光型であるためバックライトが必要なく、
液晶表示装置よりも薄い表示部とすることができる。な
お、表示装置は、パソコン用、ＴＶ放送受信用、広告表
示用などの全ての情報表示用表示装置が含まれる。FIG. 12A shows a display device,
01, a support base 2002, a display unit 2003, a speaker unit 2004, a video input terminal 2005, and the like. The light-emitting device manufactured according to the present invention can be completed by using the display portion 2003. Since a light emitting device having a light emitting element is a self-luminous type, a backlight is not required,
The display portion can be thinner than the liquid crystal display device. The display device includes all information display devices for personal computers, TV broadcast reception, advertisement display, and the like.
【０１３６】図１２（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明により作製した発光装置を
その表示部２１０２に用いたことにより完成させること
ができる。FIG. 12B shows a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103,
An operation key 2104, an external connection port 2105, a shutter 2106, and the like are included. The light-emitting device manufactured according to the present invention can be completed by using the display portion 2102.
【０１３７】図１２（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明に
より作製した発光装置をその表示部２２０３に用いたこ
とにより完成させることができる。FIG. 12C shows a notebook personal computer, which includes a main body 2201, a housing 2202, and a display section 2.
203, keyboard 2204, external connection port 220
5, including a pointing mouse 2206 and the like. The light-emitting device manufactured according to the present invention can be completed by using the display portion 2203.
【０１３８】図１２（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明により作製した発光装置をその表示部２３０
２に用いたことにより完成させることができる。FIG. 12D shows a mobile computer, which includes a main body 2301, a display portion 2302, and a switch 230.
3, an operation key 2304, an infrared port 2305, and the like. The light emitting device manufactured according to the present invention is displayed on the display unit 230.
2 can be completed.
【０１３９】図１２（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示するが、本発
明により作製した発光装置をこれら表示部Ａ、Ｂ２４０
３、２４０４に用いたことにより完成させることができ
る。なお、記録媒体を備えた画像再生装置には家庭用ゲ
ーム機器なども含まれる。FIG. 12E shows a portable image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium, and includes a main body 2401, a housing 2402, a display portion A 2403, a display portion B 2404, a recording medium ( DVD, etc.) reading unit 240
5, operation keys 2406, a speaker unit 2407, and the like. The display portion A 2403 mainly displays image information, and the display portion B 2404 mainly displays character information.
3, 2404. Note that the image reproducing device provided with the recording medium includes a home game machine and the like.
【０１４０】図１２（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
により作製した発光装置は表示部２５０２に用いること
ができる。FIG. 12F shows a goggle-type display (head-mounted display).
1, including a display unit 2502 and an arm unit 2503. The light-emitting device manufactured according to the present invention can be used for the display portion 2502.
【０１４１】図１２（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明により作製した発光装置を
その表示部２６０２に用いたことにより完成させること
ができる。FIG. 12G shows a video camera, which includes a main body 2601, a display portion 2602, a housing 2603, an external connection port 2604, a remote control receiving portion 2605, and an image receiving portion 260.
6, a battery 2607, a voice input unit 2608, operation keys 2609, and the like. The light-emitting device manufactured according to the present invention can be completed by using the display portion 2602.
【０１４２】ここで図１２（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
本発明により作製した発光装置をその表示部２７０３に
用いたことにより完成させることができる。なお、表示
部２７０３は黒色の背景に白色の文字を表示することで
携帯電話の消費電力を抑えることができる。FIG. 12H shows a mobile phone, which includes a main body 2701, a housing 2702, a display portion 2703, a voice input portion 2704, a voice output portion 2705, operation keys 2706,
An external connection port 2707, an antenna 2708, and the like are included.
The light-emitting device manufactured according to the present invention can be completed by using the display portion 2703. Note that the display portion 2703 displays white characters on a black background, so that power consumption of the mobile phone can be suppressed.
【０１４３】なお、将来的に有機材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。If the emission luminance of the organic material increases in the future, it becomes possible to enlarge and project the light containing the output image information with a lens or the like and use it for a front-type or rear-type projector.
【０１４４】また、上記電気器具はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機材料の応答速
度は非常に高いため、発光装置は動画表示に好ましい。In addition, the above-mentioned electric appliances are available on the Internet or C
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the organic material is extremely high, the light-emitting device is preferable for displaying moving images.
【０１４５】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。In the light emitting device, since the light emitting portion consumes power, it is desirable to display information so that the light emitting portion is reduced as much as possible. Therefore, when a light emitting device is used for a portable information terminal, particularly a display portion mainly for character information such as a mobile phone or a sound reproducing device, the light emitting portion is driven to form character information with a non-light emitting portion as a background. It is desirable to do.
【０１４６】以上の様に、本発明を用いて作製された発
光装置の適用範囲は極めて広く、あらゆる分野の電気器
具に用いることができる。また、本実施例の電気器具は
実施例１〜実施例３に示した発光装置をその表示部に用
いて完成させることができる。As described above, the applicable range of the light emitting device manufactured by using the present invention is extremely wide, and the light emitting device can be used for electric appliances in various fields. Further, the electric appliance of this embodiment can be completed by using the light emitting device shown in Embodiments 1 to 3 for its display portion.
【０１４７】[0147]
【発明の効果】以上説明したように、本発明により、配
線形状を利用することによりこれまでマスクを用いて形
成されていたバンクに替わる機能を持たせることが可能
になった。また、その形状によりこれまで問題となって
いた配線と対向電極とのショートの問題を解決すること
ができた。以上により、本発明を用いることで発光装置
の生産におけるプロセスを短縮することができるのでこ
れまでに比べてより高いスループットで生産することが
可能となる。As described above, according to the present invention, by using the wiring shape, it is possible to provide a function that can replace a bank formed by using a mask. Further, the problem of short circuit between the wiring and the counter electrode, which has been a problem, can be solved by the shape. As described above, by using the present invention, a process in the production of a light-emitting device can be shortened, so that it is possible to produce a light-emitting device with higher throughput than before.
【図面の簡単な説明】[Brief description of the drawings]
【図１】 本発明による作製方法を示す図。FIG. 1 is a diagram showing a manufacturing method according to the present invention.
【図２】 本発明による作製方法を示す図。FIG. 2 is a diagram showing a manufacturing method according to the present invention.
【図３】 隔壁の作製を説明する図。FIG. 3 illustrates the manufacture of a partition.
【図４】 隔壁を作製した際のＳＥＭ写真。FIG. 4 is an SEM photograph when a partition is produced.
【図５】 画素の回路図。FIG. 5 is a circuit diagram of a pixel.
【図６】 画素の回路図。FIG. 6 is a circuit diagram of a pixel.
【図７】 作製工程を説明する図。FIG. 7 illustrates a manufacturing process.
【図８】 作製工程を説明する図。FIG. 8 illustrates a manufacturing process.
【図９】 作製工程を説明する図。FIG. 9 illustrates a manufacturing process.
【図１０】 発光装置の封止構造を説明する図。FIG. 10 illustrates a sealing structure of a light-emitting device.
【図１１】 画素部を説明する上面図。FIG. 11 is a top view illustrating a pixel portion.
【図１２】 電気器具の一例を示す図。FIG. 12 illustrates an example of an electric appliance.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ 33/22 33/22 Ｚ Ｆターム(参考） 3K007 AB04 AB11 AB18 BA06 BB07 CA01 CB01 DA01 DB03 EA01 EB00 FA01 5C094 AA07 AA08 AA42 AA43 BA03 BA12 BA27 CA19 CA24 DA09 DA13 DB01 DB04 EA04 EA05 EA10 EB02 EC03 FA01 FA02 FB01 FB02 FB12 FB14 FB15 FB20 GB10 5G435 AA04 AA17 BB05 CC09 CC12 EE37 HH01 HH20 KK05 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/14 H05B 33/14 A 33/22 33/22 Z F term (Reference) 3K007 AB04 AB11 AB18 BA06 BB07 CA01 CB01 DA01 DB03 EA01 EB00 FA01 5C094 AA07 AA08 AA42 AA43 BA03 BA12 BA27 CA19 CA24 DA09 DA13 DB01 DB04 EA04 EA05 EA10 EB02 EC03 FA01 FA02 FB01 FB02 FB12 FB14 FB15 FB20 GB10 5G435 AA04A17A05A17 CC
Claims (10)
装置であって、 前記発光素子は、第１の電極と、有機化合物層と、第２
の電極とを有し、 前記基板上に前記第１の電極と電気的に接続された第１
の配線と、 前記第１の配線上に形成された絶縁膜と前記第１の配線
および前記絶縁膜上に形成された第２の配線とを有し、 前記第２の配線は、前記ＴＦＴと電気的に接続されるこ
とを特徴とする発光装置。1. A light-emitting device having a TFT and a light-emitting element on a substrate, wherein the light-emitting element includes a first electrode, an organic compound layer, and a second light-emitting element.
And a first electrode electrically connected to the first electrode on the substrate.
And an insulating film formed on the first wiring, and a second wiring formed on the first wiring and the insulating film, wherein the second wiring is A light-emitting device which is electrically connected.
装置であって、 前記発光素子は、第１の電極と、有機化合物層と、第２
の電極とを有し、 前記基板上に前記第１の電極と電気的に接続された第１
の配線と、 前記第１の配線上に形成された絶縁膜と、 前記第１の配線および前記絶縁膜上に形成され、かつ前
記ＴＦＴと電気的に接続された第２の配線と、 前記第２の配線上に形成された分離部とを有し、 前記分離部は前記第２の配線を形成する材料に比べてエ
ッチング速度の遅い材料で形成されていることを特徴と
する発光装置。2. A light-emitting device having a TFT and a light-emitting element on a substrate, wherein the light-emitting element includes a first electrode, an organic compound layer, and a second light-emitting element.
And a first electrode electrically connected to the first electrode on the substrate.
An insulating film formed on the first wiring, a second wiring formed on the first wiring and the insulating film, and electrically connected to the TFT, And a separation portion formed on the second wiring, wherein the separation portion is formed of a material having a lower etching rate than a material forming the second wiring.
装置であって、 前記発光素子は、第１の電極と、有機化合物層と、第２
の電極とを有し、 前記基板上に前記第１の電極と電気的に接続された第１
の配線と、 前記第１の配線上に形成された絶縁膜と、 前記第１の配線および前記絶縁膜上に形成され、かつ前
記ＴＦＴと電気的に接続された第２の配線と、 前記第２の配線上に形成された分離部とを有し、 前記分離部は、前記有機化合物層及び前記第２の電極の
形成におけるマスクとなることを特徴とする発光装置。3. A light-emitting device having a TFT and a light-emitting element on a substrate, wherein the light-emitting element includes a first electrode, an organic compound layer, and a second electrode.
And a first electrode electrically connected to the first electrode on the substrate.
An insulating film formed on the first wiring, a second wiring formed on the first wiring and the insulating film, and electrically connected to the TFT, A light-emitting device, comprising: a separation portion formed over the second wiring; and the separation portion serves as a mask in forming the organic compound layer and the second electrode.
装置であって、 前記発光素子は、第１の電極と、有機化合物層と、第２
の電極とを有し、 前記基板上に形成された第１の配線と、 前記第１の配線上に形成された絶縁膜と、 前記第１の配線および前記絶縁膜上に形成され、かつ前
記ＴＦＴと電気的に接続された第２の配線とを有し、 前記第１の電極は、前記第１の配線とのみ接して形成さ
れることを特徴とする発光装置。4. A light-emitting device having a TFT and a light-emitting element on a substrate, wherein the light-emitting element includes a first electrode, an organic compound layer, and a second light-emitting element.
A first wiring formed on the substrate; an insulating film formed on the first wiring; formed on the first wiring and the insulating film; A light-emitting device having a second wiring electrically connected to a TFT, wherein the first electrode is formed only in contact with the first wiring.
クティブマトリクス型の発光装置において、 前記画素部は複数の画素を有し、 前記画素は、第１の電極、有機化合物層、および第２の
電極を含む発光素子を有し、 前記第２の電極は、前記駆動回路と電気的に接続された
配線に沿って形成された画素列ごとに同一面の膜で形成
されていることを特徴とする発光装置。5. An active matrix light-emitting device having a pixel portion and a driver circuit over a substrate, wherein the pixel portion has a plurality of pixels, wherein the pixels have a first electrode, an organic compound layer, and A light-emitting element including a second electrode, wherein the second electrode is formed of a film on the same surface for each pixel column formed along a wiring electrically connected to the driving circuit. A light emitting device characterized by the above-mentioned.
て、 前記発光装置をその表示部に用い、表示装置、デジタル
スチルカメラ、ノート型パーソナルコンピュータ、モバ
イルコンピュータ、記録媒体を備えた携帯型の画像再生
装置、ゴーグル型ディスプレイ、ビデオカメラ、携帯電
話から選ばれた一種を完成させることを特徴とする発光
装置。6. The portable device according to claim 1, wherein the light-emitting device is used for a display portion thereof, and the display device includes a display device, a digital still camera, a notebook personal computer, a mobile computer, and a recording medium. A light emitting device for completing one kind selected from the group consisting of an image reproducing device, a goggle type display, a video camera, and a mobile phone.
装置の作製方法であって、前記基板上に前記ＴＦＴのソ
ース、ドレインおよびチャネル領域を形成し、 前記ソース、前記ドレインおよび前記チャネル領域を覆
ってゲート絶縁膜を形成し、 前記ＴＦＴのゲート電極および第１の配線を形成し、 前記ゲート電極および第１の配線上に絶縁膜を形成し、 前記第１の配線上に形成された前記絶縁膜の一部を除去
し、 前記第１の配線および前記絶縁膜上に第２の配線を形成
し、 前記第２の配線は、前記ソースまたは前記ドレインと電
気的に接続され、前記第２の配線上に分離部を形成し、 前記第１の配線と電気的に接続された発光素子を形成す
ることを特徴とする発光装置の作製方法。7. A method for manufacturing a light-emitting device having a TFT and a light-emitting element on a substrate, comprising: forming a source, a drain, and a channel region of the TFT on the substrate; Forming a gate insulating film covering the TFT, forming a gate electrode of the TFT and a first wiring, forming an insulating film on the gate electrode and the first wiring, and forming the insulating film on the first wiring Removing a part of the insulating film; forming a second wiring on the first wiring and the insulating film; the second wiring is electrically connected to the source or the drain; 2. A method for manufacturing a light-emitting device, comprising: forming a separation portion over the second wiring; and forming a light-emitting element electrically connected to the first wiring.
装置の作製方法であって、前記基板上に前記ＴＦＴのソ
ース、ドレインおよびチャネル領域を形成し、 前記ソース、前記ドレインおよび前記チャネル領域を覆
ってゲート絶縁膜を形成し、 前記ＴＦＴのゲート電極および第１の配線を形成し、 前記ゲート電極および第１の配線上に絶縁膜を形成し、 前記第１の配線上に形成された前記絶縁膜の一部を除去
し、 前記第１の配線および前記絶縁膜上に第２の配線を形成
し、 前記第２の配線は、前記ソースまたは前記ドレインと電
気的に接続され、前記第２の配線上に分離部を形成し、 前記分離部をマスクとして発光素子の第１の電極、有機
化合物層および第２の電極を形成することを特徴とする
発光装置の作製方法。8. A method for manufacturing a light emitting device having a TFT and a light emitting element on a substrate, wherein a source, a drain and a channel region of the TFT are formed on the substrate, and the source, the drain and the channel region are formed. Forming a gate insulating film covering the TFT, forming a gate electrode of the TFT and a first wiring, forming an insulating film on the gate electrode and the first wiring, and forming the insulating film on the first wiring Removing a part of the insulating film; forming a second wiring on the first wiring and the insulating film; the second wiring is electrically connected to the source or the drain; 2. A method for manufacturing a light-emitting device, comprising: forming a separation portion over a second wiring; and forming a first electrode, an organic compound layer, and a second electrode of the light-emitting element using the separation portion as a mask.
装置の作製方法であって、前記基板上に前記ＴＦＴのソ
ース、ドレインおよびチャネル領域を形成し、 前記ソース、前記ドレインおよび前記チャネル領域を覆
ってゲート絶縁膜を形成し、 前記ＴＦＴのゲート電極および第１の配線を形成し、 前記ゲート電極および第１の配線上に第１の絶縁膜を形
成し、 前記第１の配線上に形成された前記第１の絶縁膜の一部
を除去し、 前記第１の配線および前記第１の絶縁膜上に第２の配線
を形成し、 前記第２の配線は、前記ソースまたは前記ドレインと電
気的に接続され、前記第２の配線上に第２の絶縁膜を形
成し、 前記第２の配線および第２の絶縁膜を、ウエットエッチ
ング法によりエッチングして隔壁を形成することを特徴
とする発光装置の作製方法。9. A method for manufacturing a light emitting device having a TFT and a light emitting element on a substrate, wherein a source, a drain and a channel region of the TFT are formed on the substrate, and the source, the drain and the channel region are formed. Forming a gate insulating film covering the TFT; forming a gate electrode of the TFT and a first wiring; forming a first insulating film on the gate electrode and the first wiring; and forming a first insulating film on the first wiring Removing a part of the formed first insulating film; forming a second wiring on the first wiring and the first insulating film; wherein the second wiring is the source or the drain. A second insulating film is formed on the second wiring, and the second wiring and the second insulating film are etched by a wet etching method to form a partition. Light emitting device Method of manufacturing.
光装置の作製方法であって、 前記基板上に前記ＴＦＴのソース、ドレインおよびチャ
ネル領域を形成し、 前記ソース、前記ドレインおよび前記チャネル領域を覆
ってゲート絶縁膜を形成し、 前記ＴＦＴのゲート電極および第１の配線を形成し、 前記ゲート電極および第１の配線上に絶縁膜を形成し、 前記第１の配線上に形成された前記絶縁膜の一部を除去
し、 前記第１の配線および前記絶縁膜上に第２の配線を形成
し、 前記第２の配線は、前記ソースまたは前記ドレインと電
気的に接続され、前記第２の配線上に分離部を形成し、 前記分離部をマスクとして発光素子の第１の電極、有機
化合物層および第２の電極を形成し、 前記第１の配線は、前記第１の電極と接して形成される
ことを特徴とする発光装置の作製方法。10. A method for manufacturing a light emitting device having a TFT and a light emitting element on a substrate, wherein a source, a drain and a channel region of the TFT are formed on the substrate, and wherein the source, the drain and the channel region are formed. Forming a gate insulating film covering the TFT, forming a gate electrode of the TFT and a first wiring, forming an insulating film on the gate electrode and the first wiring, and forming the insulating film on the first wiring Removing a part of the insulating film; forming a second wiring on the first wiring and the insulating film; the second wiring is electrically connected to the source or the drain; Forming a first electrode, an organic compound layer, and a second electrode of a light-emitting element using the separation portion as a mask; and forming the first wiring with the first electrode. Formed in contact with The method for manufacturing a light emitting device according to claim and.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369146A JP4101503B2 (en) | 2000-12-12 | 2001-12-03 | Light emitting device and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-378096 | 2000-12-12 | ||
| JP2000378096 | 2000-12-12 | ||
| JP2001369146A JP4101503B2 (en) | 2000-12-12 | 2001-12-03 | Light emitting device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002244590A true JP2002244590A (en) | 2002-08-30 |
| JP4101503B2 JP4101503B2 (en) | 2008-06-18 |
Family
ID=26605710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001369146A Expired - Lifetime JP4101503B2 (en) | 2000-12-12 | 2001-12-03 | Light emitting device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4101503B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154219B2 (en) | 2002-03-05 | 2006-12-26 | Sanyo Electric Co., Ltd. | Organic electroluminescence display with adjacent blocks of luminescent layer |
| KR100768715B1 (en) | 2006-06-29 | 2007-10-19 | 주식회사 대우일렉트로닉스 | Organic electro luminescent display device and the method for manufacturing the same |
| US7737448B2 (en) | 2007-03-30 | 2010-06-15 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacture thereof |
| JP2013543655A (en) * | 2010-09-30 | 2013-12-05 | ▲海▼洋王照明科技股▲ふん▼有限公司 | Organic electroluminescent device and manufacturing method thereof |
-
2001
- 2001-12-03 JP JP2001369146A patent/JP4101503B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154219B2 (en) | 2002-03-05 | 2006-12-26 | Sanyo Electric Co., Ltd. | Organic electroluminescence display with adjacent blocks of luminescent layer |
| KR100768715B1 (en) | 2006-06-29 | 2007-10-19 | 주식회사 대우일렉트로닉스 | Organic electro luminescent display device and the method for manufacturing the same |
| US7737448B2 (en) | 2007-03-30 | 2010-06-15 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacture thereof |
| US7977144B2 (en) | 2007-03-30 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacture thereof |
| JP2013543655A (en) * | 2010-09-30 | 2013-12-05 | ▲海▼洋王照明科技股▲ふん▼有限公司 | Organic electroluminescent device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4101503B2 (en) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7393792B2 (en) | Light-emitting device and method of fabricating the same | |
| KR100913927B1 (en) | Light emitting device and method of manufacturing the same | |
| US8124973B2 (en) | Electronic appliance including transistor having LDD region | |
| US6924594B2 (en) | Light emitting device | |
| KR100688049B1 (en) | Electronic device | |
| US7488986B2 (en) | Light emitting device | |
| KR100884218B1 (en) | Method of manufacturing a light-emitting device | |
| US6956240B2 (en) | Light emitting device | |
| KR100925807B1 (en) | A luminous device | |
| US20030015961A1 (en) | Light emitting device and method of manufacturing the same | |
| JP2003086359A (en) | Light emitting device and electronic device | |
| JP2001319789A (en) | Light emission device and its preparation method | |
| JP5137279B2 (en) | Method for manufacturing light emitting device | |
| JP4809544B2 (en) | Light emitting device | |
| JP4675005B2 (en) | Light emitting device, electronic equipment | |
| JP4101503B2 (en) | Light emitting device and manufacturing method thereof | |
| JP4090743B2 (en) | Method for manufacturing light-emitting device | |
| JP4817535B2 (en) | Method for manufacturing transistor | |
| JP4244126B2 (en) | Method for manufacturing light emitting device | |
| JP2005196225A (en) | Light emitting device and method of manufacturing light emitting device | |
| JP5600704B2 (en) | Light emitting device | |
| JP2011187459A (en) | Light emitting device | |
| JP3691475B2 (en) | Light emitting device | |
| JP2003109756A (en) | Manufacturing method of illumination device | |
| JP2004127592A6 (en) | Method for manufacturing light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4101503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |