JP2002238251A - Power circuit - Google Patents
Power circuitInfo
- Publication number
- JP2002238251A JP2002238251A JP2001037300A JP2001037300A JP2002238251A JP 2002238251 A JP2002238251 A JP 2002238251A JP 2001037300 A JP2001037300 A JP 2001037300A JP 2001037300 A JP2001037300 A JP 2001037300A JP 2002238251 A JP2002238251 A JP 2002238251A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching regulator
- external transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、高効率のスイッ
チングレギュレータ回路を簡単な回路で実現することが
可能な、スイッチングレギュレータ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching regulator circuit capable of realizing a highly efficient switching regulator circuit with a simple circuit.
【0002】[0002]
【従来の技術】従来の、同期整流方式降圧型スイッチン
グレギュレータ回路としては、図4の回路図に示される
ような回路が知られていた。即ち、電源10と外付けト
ランジスタ14を接続し、前記外付けトランジスタの他
端にはコイル16と外付けトランジスタ15が接続さ
れ、前記コイルの他端がスイッチングレギュレータ回路
の出力端子VOUTとなり、前記出力端子には容量20
が接続され、ある一定の電圧になるようにスイッチング
レギュレータ制御回路17が外付けトランジスタ14、
外付けトランジスタ15のON時間やOFF時間を制御
する。図4の場合、入力電圧が電源10で与えられ、ス
イッチングレギュレータ制御回路にもVDD端子18か
ら入力電圧と同じ電圧が与えられる。よって、外付けト
ランジスタを駆動するPDRV端子21、NDRV端子
22も入力電圧からGNDまでの電圧幅で動作し、外付
けトランジスタを入力電圧幅で駆動していた。2. Description of the Related Art As a conventional synchronous rectification step-down switching regulator circuit, a circuit as shown in a circuit diagram of FIG. 4 has been known. That is, the power supply 10 is connected to the external transistor 14, the other end of the external transistor is connected to the coil 16 and the external transistor 15, and the other end of the coil becomes the output terminal VOUT of the switching regulator circuit. The terminal has a capacity of 20
Is connected, and the switching regulator control circuit 17 controls the external transistor 14,
The ON time and the OFF time of the external transistor 15 are controlled. In the case of FIG. 4, the input voltage is supplied from the power supply 10, and the same voltage as the input voltage is also supplied from the VDD terminal 18 to the switching regulator control circuit. Therefore, the PDRV terminal 21 and the NDRV terminal 22 for driving the external transistor also operate with the voltage width from the input voltage to GND, and drive the external transistor with the input voltage width.
【0003】[0003]
【発明が解決しようとする課題】しかし、従来の同期整
流方式降圧型スイッチングレギュレータ回路では、入力
電圧が低電圧である場合に、外付けトランジスタを駆動
する端子の端子電圧も入力電圧同様に低くなる。このよ
うな場合に、外付けトランジスタのゲートに十分な電圧
が印加されないために、外付けトランジスタのON抵抗
が大きくなり効率を著しく低下させる。あるいは外付け
トランジスタがONしないという課題があった。また、
アプリケーションによっては、入力電圧範囲が広く、高
電圧が一瞬でも印加される場合は、高電圧に耐えること
が可能な外付けトランジスタを選定しなければならな
い。このように選定された外付けトランジスタは、一般
的に2〜5Vのゲート電圧ではONすることが非常に困
難であり、仮にオンしたとしても、非常にON抵抗が大
きく効率を著しく低下させるという問題があった。However, in the conventional synchronous rectification step-down switching regulator circuit, when the input voltage is low, the terminal voltage of the terminal for driving the external transistor also becomes low similarly to the input voltage. . In such a case, since a sufficient voltage is not applied to the gate of the external transistor, the ON resistance of the external transistor increases and the efficiency is significantly reduced. Another problem is that the external transistor does not turn on. Also,
Depending on the application, when the input voltage range is wide and a high voltage is applied even for a moment, an external transistor that can withstand the high voltage must be selected. The external transistor selected in this manner is generally very difficult to turn on at a gate voltage of 2 to 5 V. Even if the external transistor is turned on, it has a very high ON resistance and significantly lowers the efficiency. was there.
【0004】[0004]
【課題を解決するための手段】このような問題を解決す
るために、昇圧、または反転回路を内蔵するスイッチン
グレギュレータ制御回路を用いて、外付けトランジスタ
を駆動する端子の端子電圧を入力電圧以外の所望電圧で
出力ができることを特徴としたものである。In order to solve such a problem, a switching regulator control circuit having a built-in boosting or inverting circuit is used to change the terminal voltage of a terminal for driving an external transistor to a voltage other than the input voltage. It is characterized in that output can be performed at a desired voltage.
【0005】[0005]
【発明の実施の形態】本発明は昇圧、または反転回路を
スイッチングレギュレータ制御回路に内蔵することによ
り、外付けトランジスタを駆動する端子電圧を所望の電
圧にする。DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, a terminal voltage for driving an external transistor is set to a desired voltage by incorporating a boosting or inverting circuit in a switching regulator control circuit.
【0006】[0006]
【実施例】図1は本発明の第1の実施例を示す電源回路
図である。これは、同期整流方式降圧型スイッチングレ
ギュレータ回路として知られている回路である。FIG. 1 is a power supply circuit diagram showing a first embodiment of the present invention. This is a circuit known as a synchronous rectification step-down switching regulator circuit.
【0007】次にその動作を説明する。スイッチングレ
ギュレータ制御回路17には、VDD端子18より入力
電圧が与えられる。ここで、スイッチングレギュレータ
制御回路17の内部に昇圧回路31、反転回路32が存
在する。これは、VDD端子18から与えられた電圧を
所望の昇圧された電圧を出力する昇圧回路31と所望の
反転された電圧を出力する反転回路32である。例え
ば、昇圧回路31と反転回路32はチャージポンプ回路
で構成されることにより実現可能である。前記昇圧回路
31で昇圧された電圧は電源として、外付けトランジス
タ15を駆動するバッファ13に与えられる。また、レ
ベルシフタ33は、内部回路11からバッファ13に与
えられる信号線をバッファ13の駆動できる電圧までに
レベルシフトさせる回路である。同様に、レベルシフタ
34は内部回路11からバッファ13に与えられる信号
線をバッファ12の駆動できる電圧までにレベルシフト
させる回路である。ここで、内部回路11はVDD端子
18より与えられた電圧で駆動される。Next, the operation will be described. The switching regulator control circuit 17 is supplied with an input voltage from a VDD terminal 18. Here, a boosting circuit 31 and an inverting circuit 32 exist inside the switching regulator control circuit 17. This is a booster circuit 31 that outputs a desired boosted voltage of the voltage supplied from the VDD terminal 18 and an inverting circuit 32 that outputs a desired inverted voltage. For example, the boosting circuit 31 and the inverting circuit 32 can be realized by being constituted by a charge pump circuit. The voltage boosted by the booster circuit 31 is supplied to the buffer 13 for driving the external transistor 15 as a power supply. The level shifter 33 is a circuit that shifts the level of a signal line supplied from the internal circuit 11 to the buffer 13 to a voltage at which the buffer 13 can be driven. Similarly, the level shifter 34 is a circuit for level-shifting a signal line provided from the internal circuit 11 to the buffer 13 to a voltage at which the buffer 12 can be driven. Here, the internal circuit 11 is driven by the voltage given from the VDD terminal 18.
【0008】前記回路においては、外付けトランジスタ
15を駆動するNDRV端子22は、昇圧回路31で昇
圧された電圧からGNDの電圧幅で動作をおこない、外
付けトランジスタ14を駆動するPDRV端子21は、
入力電圧から反転回路32で反転された電圧の電圧幅で
の動作となる。In the above circuit, the NDRV terminal 22 for driving the external transistor 15 operates with a voltage width of GND from the voltage boosted by the booster circuit 31, and the PDRV terminal 21 for driving the external transistor 14
The operation is performed with the voltage width of the voltage inverted by the inversion circuit 32 from the input voltage.
【0009】本発明の第1の実施例により、従来外付け
トランジスタ14、外付けトランジスタ15は、入力電
圧幅しか印加されることがなかったが、スイッチングレ
ギュレータ制御回路内部に昇圧回路31、反転回路32
を設けることにより、入力電圧幅より大きい電圧が各々
の外付けトランジスタのゲートに印加されることとな
る。According to the first embodiment of the present invention, only the input voltage width is applied to the external transistor 14 and the external transistor 15 in the related art. 32
Is provided, a voltage larger than the input voltage width is applied to the gate of each external transistor.
【0010】ここで、入力電圧が低かった場合(3〜5
V程度)の例をあげる。外付けトランジスタ15には、
低い入力電圧ではなく、スイッチングレギュレータ制御
回路内部の昇圧回路にて昇圧された電圧がゲート端子に
印加されるため、低い入力電圧にも関わらず外付けトラ
ンジスタ15は、十分小さなON抵抗で動作をおこな
う。同様に、外付けトランジスタ14には、スイッチン
グレギュレータ制御回路にて反転された電圧がゲート端
子に印加されるため、ゲート−ソース間には入力電圧+
反転された電圧が印加されることとなる。ゆえに、外付
けトランジスタ15と同様に、外付けトランジスタ14
も低い入力電圧にも関わらず十分小さなON抵抗で動作
をおこなう。Here, when the input voltage is low (3 to 5
V). The external transistor 15 includes
Since the voltage boosted by the booster circuit inside the switching regulator control circuit is applied to the gate terminal instead of the low input voltage, the external transistor 15 operates with a sufficiently small ON resistance despite the low input voltage. . Similarly, since the voltage inverted by the switching regulator control circuit is applied to the gate terminal of the external transistor 14, the input voltage +
The inverted voltage is applied. Therefore, like the external transistor 15, the external transistor 14
Operates with a sufficiently small ON resistance despite the low input voltage.
【0011】図2は本発明の第2の実施例を示す電源回
路図である。実施例1との相違点は、スイッチングレギ
ュレータ制御回路内部に、昇圧、または反転回路を設け
ていない。しかし、内部回路11、バッファ12の電源
は入力電圧から印加されているが、バッファ13とレベ
ルシフタ32は、外付けコンデンサ102から電源が印
加される。また、図2に示すように、外付けコンデンサ
102は、ダイオード101を介して電源へと接続され
ている。FIG. 2 is a power supply circuit diagram showing a second embodiment of the present invention. The difference from the first embodiment is that a boosting or inverting circuit is not provided inside the switching regulator control circuit. However, the power of the internal circuit 11 and the buffer 12 is applied from the input voltage, but the power of the buffer 13 and the level shifter 32 is applied from the external capacitor 102. Further, as shown in FIG. 2, the external capacitor 102 is connected to a power supply via a diode 101.
【0012】ここで、第2の実施例の動作説明をおこな
う。同期整流方式降圧型スイッチングレギュレータ回路
において、通常外付けトランジスタ14と外付けトラン
ジスタ15は同期して動作をおこない、出力電圧VOU
Tを一定電圧に保つ。ここで、始めに外付けトランジス
タ14がONし、外付けトランジスタ15がOFFして
いる状態にあるとする。PDRV端子21、NDRV端
子は各々GNDの電位を出力している。この状態では、
外付けコンデンサ102は、ダイオード101を介して
入力電圧分の電圧差が充電される。Here, the operation of the second embodiment will be described. In the synchronous rectification step-down switching regulator circuit, the external transistor 14 and the external transistor 15 usually operate in synchronization with each other, and the output voltage VOU
Keep T at a constant voltage. Here, it is assumed that the external transistor 14 is turned on first and the external transistor 15 is turned off. The PDRV terminal 21 and the NDRV terminal each output a GND potential. In this state,
The external capacitor 102 is charged with a voltage difference corresponding to the input voltage via the diode 101.
【0013】次に、外付けトランジスタ14がOFF
し、外付けトランジスタ15がONしている状態にある
とする。PDRV端子21は入力の電位を出力している
ため、先程入力電圧に充電された外付けコンデンサ10
2のGNDレベルは、PDRV端子21によってブース
トされ、端子100の電圧は入力電圧の2倍の電位とな
る。故に、入力電圧の2倍の電圧が、バッファ13とレ
ベルシフタ33に電源として印加される。このことか
ら、NDRV端子には入力電圧の2倍の電圧が印加され
コンデンサとダイオードを接続するだけで入力電圧の2
倍の電圧が外付けトランジスタ15に印加され、低い入
力電圧においても外付けトランジスタ15は十分小さな
ON抵抗が得られることとなる。Next, the external transistor 14 is turned off.
It is assumed that the external transistor 15 is in an ON state. Since the PDRV terminal 21 outputs the input potential, the external capacitor 10 previously charged to the input voltage is output.
The GND level of 2 is boosted by the PDRV terminal 21, and the voltage of the terminal 100 becomes twice the potential of the input voltage. Therefore, a voltage twice the input voltage is applied to the buffer 13 and the level shifter 33 as power. For this reason, a voltage twice as high as the input voltage is applied to the NDRV terminal.
The doubled voltage is applied to the external transistor 15, and the external transistor 15 can obtain a sufficiently small ON resistance even at a low input voltage.
【0014】次に第3の実施例は、第2の実施例と同様
な回路構成ではあるが、外付けトランジスタ14のON
抵抗を下げるため、外付けコンデンサ112をNDRV
端子22に接続し、片端はダイオード111を介してG
NDに接続する。ここで、始めに外付けトランジスタ1
4がOFFし、外付けトランジスタ15がONしている
状態にあるとする。PDRV端子21、NDRV端子は
各々入力電圧を出力している。この状態では、外付けコ
ンデンサ112は、入力電圧分の電圧差が充電される。The third embodiment has a circuit configuration similar to that of the second embodiment, except that the external transistor 14 is turned on.
To reduce the resistance, connect the external capacitor 112 to NDRV
Terminal 22 and one end is connected to G via a diode 111.
Connect to ND. Here, first, the external transistor 1
4 is turned off and the external transistor 15 is turned on. The PDRV terminal 21 and the NDRV terminal each output an input voltage. In this state, the external capacitor 112 is charged with a voltage difference corresponding to the input voltage.
【0015】次に、外付けトランジスタ14がONし、
外付けトランジスタ15がOFFしている状態にあると
する。NDRV端子22はGNDの電位を出力している
ため、先程入力電圧に充電された外付けコンデンサ11
2の高電位側は、NDRV端子22によってGNDレベ
ルまで落とされ、端子110の電圧は入力電圧分の反転
された電位がブーストされ出力される。故に、入力電圧
の反転された電位が、バッファ12とレベルシフタ34
にGNDとして印加される。このことから、NDRV端
子には入力電圧の反転された電圧が印加され、コンデン
サとダイオードを接続するだけで入力電圧の2倍の電圧
が外付けトランジスタ14に印加され、低い入力電圧に
おいても外付けトランジスタ14は十分小さなON抵抗
が得られることとなる。Next, the external transistor 14 is turned on,
It is assumed that the external transistor 15 is in an OFF state. Since the NDRV terminal 22 outputs the potential of GND, the external capacitor 11 previously charged to the input voltage is output.
The high potential side of 2 is dropped to the GND level by the NDRV terminal 22, and the voltage of the terminal 110 is output by boosting the inverted potential of the input voltage. Therefore, the inverted potential of the input voltage is applied to the buffer 12 and the level shifter 34.
Is applied as GND. For this reason, the inverted voltage of the input voltage is applied to the NDRV terminal, and a voltage twice as high as the input voltage is applied to the external transistor 14 by simply connecting the capacitor and the diode. The transistor 14 has a sufficiently small ON resistance.
【0016】また本発明の第1の実施例において、昇圧
回路、反転回路のどちらか片方を内蔵することで、低い
入力電圧に対しても十分な効果が得られることは明らか
である。さらに、第2、第3の実施例に関しても、外付
けトランジスタのゲート電圧を簡易的に昇圧、反転させ
る方法を示したものであり、これらが同時に昇圧電圧、
反転電圧がおこなえるものに関しては、さらに効果的な
結果を得られことは明白である。また、本発明において
は、同期整流方式降圧型スイッチングレギュレータ回路
において示したが、通常の降圧型スイッチングレギュレ
ータ回路、及び昇圧型スイッチングレギュレータ回路、
反転型スイッチングレギュレータ回路についても、本発
明が適用されることは明白である。In the first embodiment of the present invention, it is clear that a sufficient effect can be obtained even with a low input voltage by incorporating either the booster circuit or the inverting circuit. Further, the second and third embodiments also show a method of simply boosting and inverting the gate voltage of the external transistor.
It is clear that a more effective result can be obtained with respect to those which can perform the inversion voltage. Further, in the present invention, the synchronous rectification step-down switching regulator circuit has been described, but a normal step-down switching regulator circuit, and a step-up switching regulator circuit,
It is obvious that the present invention is applied to the inverting type switching regulator circuit.
【0017】[0017]
【発明の効果】この発明は、入力電圧に関わらず、外付
けトランジスタを駆動する電圧を所望の電圧にすること
で、高効率のスイッチングレギュレータ回路を簡単な回
路構成で実現できるという効果がある。According to the present invention, a high-efficiency switching regulator circuit can be realized with a simple circuit configuration by setting a voltage for driving an external transistor to a desired voltage regardless of an input voltage.
【図1】本発明の第1の実施例の電源回路説明図であ
る。FIG. 1 is an explanatory diagram of a power supply circuit according to a first embodiment of the present invention.
【図2】本発明の第2の実施例の電源回路説明図であ
る。FIG. 2 is an explanatory diagram of a power supply circuit according to a second embodiment of the present invention.
【図3】本発明の第3の実施例の電源回路説明図であ
る。FIG. 3 is an explanatory diagram of a power supply circuit according to a third embodiment of the present invention.
【図4】従来の電源回路説明図である。FIG. 4 is an explanatory diagram of a conventional power supply circuit.
10 電源 11 内部回路 12 〜13 バッファ 14 〜15 外付けトランジスタ 16 コイル 17 スイッチングレギュレータ制御回路 18 VDD端子 19 GND端子 20 容量 21 PDRV端子 22 NDRV端子 31 昇圧回路 32 反転回路 33 〜34 レベルシフタ 101、111 ダイオード 102、112 容量 Reference Signs List 10 power supply 11 internal circuit 12 to 13 buffer 14 to 15 external transistor 16 coil 17 switching regulator control circuit 18 VDD terminal 19 GND terminal 20 capacitance 21 PDRV terminal 22 NDRV terminal 31 booster circuit 32 inverting circuit 33 to 34 level shifter 101, 111 diode 102, 112 capacity
Claims (4)
チングレギュレータ制御回路において、外付けトランジ
スタを駆動する出力端子の端子電圧を入力電圧以外の所
望電圧で出力ができることを特徴としたスイッチングレ
ギュレータ回路。1. A switching regulator circuit including a boosting or inverting circuit, wherein a terminal voltage of an output terminal for driving an external transistor can be output at a desired voltage other than an input voltage.
ングレギュレータ内部のバッファ部電源ラインと、その
他内部回路の電源ラインを分離しているスイッチングレ
ギュレータ制御回路を用いて、外付けトランジスタを駆
動する出力端子の端子電圧を入力電圧以外の所望電圧で
出力ができることを特徴としたスイッチングレギュレー
タ回路。2. An output terminal for driving an external transistor by using a switching regulator control circuit that separates a buffer power supply line inside a switching regulator for driving an external transistor and a power supply line for other internal circuits. A switching regulator circuit capable of outputting a voltage at a desired voltage other than the input voltage.
ングレギュレータ内部のバッファ部電源ラインと、その
他内部回路の電源ラインを分離しているスイッチングレ
ギュレータ制御回路とダイオード、コンデンサを用い
て、外付けトランジスタを駆動する出力端子の端子電圧
を入力電圧以外の所望電圧で出力ができることを特徴と
したスイッチングレギュレータ回路。3. An external transistor is driven by using a switching regulator control circuit, a diode, and a capacitor, which separate a buffer power supply line inside a switching regulator for driving an external transistor, a power supply line of other internal circuits, and the like. A switching regulator circuit capable of outputting a terminal voltage of an output terminal at a desired voltage other than an input voltage.
おいて、外付けトランジスタを駆動するスイッチングレ
ギュレータ内部のバッファ部電源ラインと、その他内部
回路の電源ラインを分離しているスイッチングレギュレ
ータ制御回路とダイオード、コンデンサを用いて、各々
の外付けトランジスタのゲートに入力電圧の2倍の電圧
を出力することを特徴としたスイッチングレギュレータ
回路。4. A step-down switching regulator circuit using a switching regulator control circuit, a diode, and a capacitor, which separate a buffer power supply line inside a switching regulator for driving an external transistor, and a power supply line of other internal circuits. A switching regulator circuit for outputting a voltage twice the input voltage to the gate of each external transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001037300A JP2002238251A (en) | 2001-02-14 | 2001-02-14 | Power circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001037300A JP2002238251A (en) | 2001-02-14 | 2001-02-14 | Power circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002238251A true JP2002238251A (en) | 2002-08-23 |
Family
ID=18900447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001037300A Withdrawn JP2002238251A (en) | 2001-02-14 | 2001-02-14 | Power circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002238251A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005304144A (en) * | 2004-04-08 | 2005-10-27 | Nissan Motor Co Ltd | Fet driving unit and method of controlling fet drive voltage |
JP2005341787A (en) * | 2004-04-28 | 2005-12-08 | Matsushita Electric Ind Co Ltd | Switching power supply circuit |
JP2010178619A (en) * | 2002-11-14 | 2010-08-12 | Exar Corp | Driver having first and second buffers for driving external coil or first and second transistors |
WO2011089723A1 (en) * | 2010-01-25 | 2011-07-28 | トヨタ自動車株式会社 | Power control unit and control method for power control unit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0965648A (en) * | 1995-06-16 | 1997-03-07 | Fujitsu Ltd | Power source controller and load test method |
JPH1175366A (en) * | 1997-05-06 | 1999-03-16 | Fairchild Semiconductor Corp | Programmable converter |
JP2000307397A (en) * | 1999-04-19 | 2000-11-02 | Denso Corp | High-side switch circuit |
-
2001
- 2001-02-14 JP JP2001037300A patent/JP2002238251A/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0965648A (en) * | 1995-06-16 | 1997-03-07 | Fujitsu Ltd | Power source controller and load test method |
JPH1175366A (en) * | 1997-05-06 | 1999-03-16 | Fairchild Semiconductor Corp | Programmable converter |
JP2000307397A (en) * | 1999-04-19 | 2000-11-02 | Denso Corp | High-side switch circuit |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010178619A (en) * | 2002-11-14 | 2010-08-12 | Exar Corp | Driver having first and second buffers for driving external coil or first and second transistors |
JP2005304144A (en) * | 2004-04-08 | 2005-10-27 | Nissan Motor Co Ltd | Fet driving unit and method of controlling fet drive voltage |
JP4501509B2 (en) * | 2004-04-08 | 2010-07-14 | 日産自動車株式会社 | FET driving device and method for controlling FET driving voltage |
JP2005341787A (en) * | 2004-04-28 | 2005-12-08 | Matsushita Electric Ind Co Ltd | Switching power supply circuit |
WO2011089723A1 (en) * | 2010-01-25 | 2011-07-28 | トヨタ自動車株式会社 | Power control unit and control method for power control unit |
CN102725948A (en) * | 2010-01-25 | 2012-10-10 | 丰田自动车株式会社 | Power control unit and control method for power control unit |
JP5505428B2 (en) * | 2010-01-25 | 2014-05-28 | トヨタ自動車株式会社 | Power control unit and control method of power control unit |
US8912764B2 (en) | 2010-01-25 | 2014-12-16 | Toyota Jidosha Kabushiki Kaisha | Power control unit and control method for power control unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4204528B2 (en) | Boost circuit and boost power device | |
CN100390853C (en) | Efficient liquid crystal display drive voltage generating circuit and its method | |
JP4781744B2 (en) | POWER SUPPLY DEVICE AND ELECTRIC DEVICE USING THE SAME | |
JP4976086B2 (en) | Buck-boost DC-DC converter | |
CN101088211A (en) | Power supply circuit, charge pump circuit, and portable appliance therewith | |
JP2007159233A (en) | Power supply circuit | |
JP2006333694A (en) | Charge pumping circuit for high-side driving circuit, and driver driving voltage circuit | |
JP2017514445A (en) | Charge recycling circuit | |
JP2003033007A (en) | Controlling method for charge pump circuit | |
US20070063762A1 (en) | Semiconductor device with charge pump booster circuit | |
US7099166B2 (en) | Voltage boosting circuit and method | |
JP2004088818A (en) | Dc/dc converter and control circuit therefor | |
JP4974520B2 (en) | Charge pump circuit, LCD driver IC, electronic equipment | |
US20050012542A1 (en) | Power supply | |
JP3148070B2 (en) | Voltage conversion circuit | |
JP2002238251A (en) | Power circuit | |
JP3430155B2 (en) | Power boost circuit | |
JP2007129828A (en) | Charge pump circuit | |
US6127875A (en) | Complimentary double pumping voltage boost converter | |
JP4624127B2 (en) | Charge pump circuit | |
CN116722719B (en) | Power supply control circuit, control method of direct current power conversion circuit and conversion system | |
JPH08162934A (en) | H bridge circuit providing with boosting circuit | |
JP5112034B2 (en) | Charge pump circuit | |
JP2005117830A (en) | Charge pump circuit | |
JP2005086949A (en) | Charge pump circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071012 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091104 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100705 |