JP2002236528A - Power source controller - Google Patents

Power source controller

Info

Publication number
JP2002236528A
JP2002236528A JP2001033838A JP2001033838A JP2002236528A JP 2002236528 A JP2002236528 A JP 2002236528A JP 2001033838 A JP2001033838 A JP 2001033838A JP 2001033838 A JP2001033838 A JP 2001033838A JP 2002236528 A JP2002236528 A JP 2002236528A
Authority
JP
Japan
Prior art keywords
voltage
data
power
input voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001033838A
Other languages
Japanese (ja)
Other versions
JP2002236528A5 (en
Inventor
Masatoshi Nakamura
正敏 中村
Hiroharu Kawagoe
弘治 川越
Hironobu Moriguchi
広宣 森口
Toru Mogi
徹 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Data Systems Co Ltd
Original Assignee
Oki Data Corp
Oki Data Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Data Systems Co Ltd filed Critical Oki Data Corp
Priority to JP2001033838A priority Critical patent/JP2002236528A/en
Publication of JP2002236528A publication Critical patent/JP2002236528A/en
Publication of JP2002236528A5 publication Critical patent/JP2002236528A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Abstract

PROBLEM TO BE SOLVED: To save unprocessed data in a memory if an AC input voltage drops. SOLUTION: This controller has a secondary voltage generating means which generates a secondary DC voltage according to an AC input voltage, a voltage drop detecting means which detects the AC input voltage dropping, and a data saving function part which has a function of saving data when the drop in the AC input voltage is detected. In this case, if the AC input voltage drops, no remaining electric power is unwittingly consumed, so the electric power which is large enough to save the data can be supplied to the data saving function part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電源制御装置に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply control device.

【0002】[0002]

【従来の技術】従来、情報機器、例えば、プリンタにお
いて、電源電圧であるAC入力電圧が低下したことを検
出するために電源制御装置が配設され、該電源制御装置
は、制御系を作動させたり、モータ、印字ヘッド等のパ
ワー系を駆動したりするために供給される二次側直流電
圧を監視するようになっている。
2. Description of the Related Art Conventionally, in an information device, for example, a printer, a power supply control device is provided for detecting a decrease in an AC input voltage which is a power supply voltage, and the power supply control device operates a control system. And a secondary DC voltage supplied to drive a power system such as a motor and a print head.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、前記従
来の電源制御装置においては、二次側直流電圧を監視す
ることによってAC入力電圧が低下したことを検出する
ようになっているので、未処理のデータ、例えば、プリ
ンタの場合は未印字の印字データをメモリに退避するた
めの処理を行うことができない。したがって、既にプリ
ンタに送られた印字データ、印字モードデータ等のデー
タが消去されてしまう。その場合、プリンタの電源を、
オフにした後、再びオンにしたときに、再び上位装置か
らプリンタにデータを初めから送信する必要が生じる。
However, in the conventional power supply control device, since the secondary DC voltage is monitored to detect that the AC input voltage has dropped, the unprocessed power supply control device has not been processed. In the case of a printer, for example, in the case of a printer, a process for saving unprinted print data in a memory cannot be performed. Therefore, data such as print data and print mode data already sent to the printer is erased. In that case, turn off the printer
When the power is turned off and then turned on again, it becomes necessary to transmit data from the host device to the printer again from the beginning.

【0004】本発明は、前記従来の電源制御装置の問題
点を解決して、AC入力電圧が低下したときに、未処理
のデータをメモリに退避することができる電源制御装置
を提供することを目的とする。
The present invention solves the problems of the conventional power supply control device and provides a power supply control device capable of saving unprocessed data to a memory when the AC input voltage decreases. Aim.

【0005】[0005]

【課題を解決するための手段】そのために、本発明の電
源制御装置においては、AC入力電圧に基づいて二次側
直流電圧を発生させる二次側電圧発生手段と、AC入力
電圧の低下を検出する電圧低下検出手段と、上位装置か
ら送信されたデータを処理するとともに、AC入力電圧
の低下が検出されたときに、データを退避する機能を有
するデータ退避機能部とを有する。
For this purpose, in the power supply control device of the present invention, a secondary side voltage generating means for generating a secondary side DC voltage based on an AC input voltage, and detecting a decrease in the AC input voltage. And a data saving function unit that processes data transmitted from a higher-level device and saves data when a decrease in AC input voltage is detected.

【0006】[0006]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0007】図1は本発明の第1の実施の形態における
電源制御装置の回路を示す第1の図、図2は本発明の第
1の実施の形態における電源制御装置の回路を示す第2
の図、図3は本発明の第1の実施の形態における二次側
電源生成回路を示す図である。
FIG. 1 is a first diagram showing a circuit of a power control device according to a first embodiment of the present invention, and FIG. 2 is a second diagram showing a circuit of the power control device according to the first embodiment of the present invention.
FIG. 3 is a diagram showing a secondary-side power generation circuit according to the first embodiment of the present invention.

【0008】図において、11は電源電圧であるAC入
力電圧を供給する交流電源、12は電源部であり、該電
源部12は、全波整流回路13、二次側電圧発生手段と
しての二次側電源生成回路14、AC入力電圧の低下を
検出する電圧低下検出手段としてのACロー検出回路1
5及びダイオードブリッジDBを備える。該ダイオード
ブリッジDBはAC入力電圧を整流し、二つの交流端子
(〜端子)にダイオードD1、D2のアノードが接続さ
れる。前記二次側電源生成回路14は、AC入力電圧に
基づいて、+5〔V〕の二次側直流電圧、及びそれより
高い+40〔V〕の二次側直流電圧を発生させる。ま
た、前記ダイオードブリッジDBの負側端子(−端子)
及びダイオードD1、D2のカソードに電解コンデンサ
CPが接続され、該電解コンデンサCPは整流された後
の電圧を平滑化する。なお、+5〔V〕の二次側直流電
圧によって第1の二次側直流電圧が、+40〔V〕の二
次側直流電圧によって第2の二次側直流電圧が構成され
る。
In the figure, reference numeral 11 denotes an AC power supply for supplying an AC input voltage, which is a power supply voltage, and 12 denotes a power supply unit. The power supply unit 12 includes a full-wave rectifier circuit 13 and a secondary Side power generation circuit 14, AC low detection circuit 1 as voltage drop detection means for detecting a drop in AC input voltage
5 and a diode bridge DB. The diode bridge DB rectifies the AC input voltage, and the anodes of the diodes D1 and D2 are connected to two AC terminals (-terminals). The secondary power supply generating circuit 14 generates a secondary DC voltage of +5 [V] and a secondary DC voltage of +40 [V] higher than that based on the AC input voltage. Also, a negative terminal (-terminal) of the diode bridge DB.
An electrolytic capacitor CP is connected to the cathodes of the diodes D1 and D2, and the electrolytic capacitor CP smoothes the rectified voltage. The first secondary DC voltage is constituted by the secondary DC voltage of +5 [V], and the second secondary DC voltage is constituted by the secondary DC voltage of +40 [V].

【0009】そして、前記電解コンデンサCPの両端に
抵抗R1、R2が直列に接続され、抵抗R1、R2は電
解コンデンサCPの端子間電圧Vcp(t)を分圧す
る。また、前記抵抗R1、R2の接続部分にホトカプラ
PC内のアノードが接続され、ホトカプラPC内のカソ
ードにツェナーダイオードZD1のカソードが接続さ
れ、ツェナーダイオードZD1のアノードはダイオード
ブリッジDBの負側端子(−端子)に接続される。
Then, resistors R1 and R2 are connected in series to both ends of the electrolytic capacitor CP, and the resistors R1 and R2 divide the voltage Vcp (t) between the terminals of the electrolytic capacitor CP. The anode of the photocoupler PC is connected to the connection between the resistors R1 and R2, the cathode of the Zener diode ZD1 is connected to the cathode of the photocoupler PC, and the anode of the Zener diode ZD1 is connected to the negative terminal (−) of the diode bridge DB. Terminal).

【0010】さらに、前記ホトカプラPC内の一次側に
配設されたダイオードのコレクタにツェナーダイオード
ZD2のカソードが、ホトカプラPC内のダイオードの
エミッタにツェナーダイオードZD2のアノードがそれ
ぞれ接続され、ホトカプラPC内の二次側に配設された
トランジスタがオフであるときに、コレクタ−エミッタ
間電圧を一定以上に保つことができるようになってい
る。
Further, the cathode of a Zener diode ZD2 is connected to the collector of a diode disposed on the primary side in the photocoupler PC, and the anode of the Zener diode ZD2 is connected to the emitter of the diode in the photocoupler PC. When the transistor arranged on the secondary side is off, the voltage between the collector and the emitter can be kept at a certain level or more.

【0011】そして、前記ツェナーダイオードZD2の
カソードに、ホトカプラPCに流れる電流を制限する抵
抗R3の一方の端子が接続され、該抵抗R3の他方の端
子にNPN型のトランジスタTRのベースが接続され
る。また、前記トランジスタTRのベースには、トラン
ジスタTRをオンにするために、プルアップ抵抗R4を
介して+40〔V〕の直流電圧が印加される。
The cathode of the Zener diode ZD2 is connected to one terminal of a resistor R3 for limiting the current flowing through the photocoupler PC, and the other terminal of the resistor R3 is connected to the base of an NPN transistor TR. . A DC voltage of +40 [V] is applied to the base of the transistor TR via a pull-up resistor R4 to turn on the transistor TR.

【0012】そして、トランジスタTRのコレクタには
プルアップ抵抗R5を介して+5〔V〕の直流電圧が印
加される。該+5〔V〕の直流電圧は、制御部21に出
力される電圧低下検出信号としての信号POWGOOD
−Nとして使用される。前記ホトカプラPC内のエミッ
タ、ツェナーダイオードZD2のアノード、及びトラン
ジスタTRのエミッタは、すべて0〔V〕電位(制御部
21の0〔V〕と同電位とする。)に接続される。
Then, a DC voltage of +5 [V] is applied to the collector of the transistor TR via a pull-up resistor R5. The DC voltage of +5 [V] is a signal POWGOOD as a voltage drop detection signal output to the control unit 21.
Used as -N. The emitter in the photocoupler PC, the anode of the Zener diode ZD2, and the emitter of the transistor TR are all connected to 0 [V] potential (the same potential as 0 [V] of the control unit 21).

【0013】次に、二次側電源生成回路14について説
明する。
Next, the secondary power supply generation circuit 14 will be described.

【0014】図3に示されるように、二次側電源生成回
路14は、ダイオードブリッジDBの正側端子(+端
子)及び負側端子にそれぞれ接続される一次側端子t
1、t2、並びに+5〔V〕の二次側直流電圧及び+4
0〔V〕の二次側直流電圧を出力するための二次側端子
t3、t4を備える。また、前記二次側電源生成回路1
4は、トランスTを備え、該トランスTの一次側に、電
解コンデンサCP11及びスイッチング回路91が接続
され、前記トランスTの二次側に、+5〔V〕の二次側
直流電圧を発生させるために、ダイオードD11、電解
コンデンサCP12及びレギュレータ92が接続され、
+40〔V〕の二次側直流電圧を発生させるために、ダ
イオードD12、コイルL及び電解コンデンサCP13
が接続される。
As shown in FIG. 3, the secondary power supply generating circuit 14 includes a primary terminal t connected to the positive terminal (+ terminal) and the negative terminal of the diode bridge DB, respectively.
1, t2 and +5 [V] secondary DC voltage and +4
It has secondary terminals t3 and t4 for outputting a secondary DC voltage of 0 [V]. Further, the secondary-side power supply generation circuit 1
Numeral 4 includes a transformer T, to which an electrolytic capacitor CP11 and a switching circuit 91 are connected to the primary side of the transformer T to generate a secondary DC voltage of +5 [V] on the secondary side of the transformer T. Is connected to a diode D11, an electrolytic capacitor CP12 and a regulator 92,
In order to generate a secondary DC voltage of +40 [V], a diode D12, a coil L and an electrolytic capacitor CP13 are used.
Is connected.

【0015】次に、制御部21について説明する。Next, the control section 21 will be described.

【0016】該制御部21は、二次側直流電圧分配手段
としてのNPN型のトランジスタTR1、TR2を備
え、前記信号POWGOOD−Nの入力端子は前記トラ
ンジスタTR1、TR2のベースに接続される。また、
前記二次側電源生成回路14によって発生させられた+
5〔V〕、+40〔V〕の二次側直流電圧を供給するた
めに+5〔V〕、+40〔V〕の入力端子がそれぞれト
ランジスタTR1、TR2のコレクタに接続され、前記
トランジスタTR1、TR2のベースとコレクタとの間
に抵抗R6、R7がそれぞれ接続される。そして、前記
トランジスタTR1、TR2のエミッタはグラウンドG
NDに接続される。
The control unit 21 includes NPN transistors TR1 and TR2 as secondary DC voltage distribution means, and an input terminal of the signal POWGOOD-N is connected to the bases of the transistors TR1 and TR2. Also,
+ Generated by the secondary-side power generation circuit 14
Input terminals of +5 [V] and +40 [V] are connected to collectors of the transistors TR1 and TR2, respectively, to supply secondary side DC voltages of 5 [V] and +40 [V]. Resistances R6 and R7 are respectively connected between the base and the collector. The emitters of the transistors TR1 and TR2 are connected to the ground G.
Connected to ND.

【0017】前記+5〔V〕の入力端子は、制御系とし
てのデータ処理部71に接続され、該データ処理部71
を構成するCPU23、ROM24、LSI25、D−
RAM26、S−RAM27及びEEPROM28に+
5〔V〕の二次側直流電圧を印加する。前記データ処理
部71は、図示されない上位装置から送信されたデータ
を処理し、該データに従って印字を行うとともに、AC
入力電圧の低下が検出されたときに、前記データを退避
する機能を有するデータ退避機能部を構成する。
The input terminal of +5 [V] is connected to a data processing unit 71 as a control system.
23, ROM 24, LSI 25, D-
+ In RAM 26, S-RAM 27 and EEPROM 28
A secondary DC voltage of 5 [V] is applied. The data processing unit 71 processes data transmitted from a higher-level device (not shown), performs printing in accordance with the data, and
A data saving function unit having a function of saving the data when a decrease in the input voltage is detected.

【0018】前記CPU23は情報機器としてのプリン
タの全体の制御を行い、前記CPU23に、ROM2
4、LSI25、D−RAM26、S−RAM27及び
EEPROM28が接続される。前記ROM24にプリ
ンタの全体の制御を行うためのコントロールプログラム
が記録される。また、LSI25はD−RAM26、S
−RAM27、EEPROM28等の各素子、及びスペ
ースモータ、印字ヘッド、LFモータ等の各機構回路の
制御を行う。そして、前記D−RAM26は、揮発性の
メモリであり、印字データ、印字モードデータ等の各種
のデータが記録される。前記D−RAM26に記録され
た各データは、前記+5〔V〕の二次側直流電圧が供給
されなくなると消滅する。また、前記S−RAM27及
びEEPROM28は、不揮発性のメモリであり、各種
のモードセットデータ等のデータが記録される。S−R
AM27及びEEPROM28に記録された各データ
は、前記+5〔V〕の二次側直流電圧が供給されなくな
っても消滅しない。
The CPU 23 controls the entire printer as an information device.
4, an LSI 25, a D-RAM 26, an S-RAM 27, and an EEPROM 28 are connected. A control program for controlling the entire printer is recorded in the ROM 24. The LSI 25 is a D-RAM 26, S
-Control each element such as the RAM 27 and the EEPROM 28 and each mechanism circuit such as the space motor, the print head, and the LF motor. The D-RAM 26 is a volatile memory in which various data such as print data and print mode data are recorded. Each data recorded in the D-RAM 26 disappears when the secondary DC voltage of +5 [V] is not supplied. The S-RAM 27 and the EEPROM 28 are non-volatile memories, in which data such as various mode set data is recorded. SR
Each data recorded in the AM 27 and the EEPROM 28 does not disappear even when the secondary DC voltage of +5 [V] is not supplied.

【0019】また、前記トランジスタTR1のエミッタ
は、センサ系としてのセンサ・表示部72に接続され、
該センサ・表示部72を構成するホトインタラプタ3
1、オプション検出センサ32、プラテン位置検出セン
サ33、SPモータエンコーダ34、オペレータパネル
のLED35、オペレータパネルのスイッチ36及びセ
ンサ監視・オペレータパネル制御用LSI37に+5
〔V〕の二次側直流電圧を印加する。なお、ホトインタ
ラプタ31は、図示されない用紙の有無を検出するため
のものであり、前記トランジスタTR1のエミッタは、
前記ホトインタラプタ31の発光側に接続される。前記
センサ・表示部72は、前記上位装置から送信されたデ
ータを退避する機能を有しない第1の非データ退避機能
部を構成する。
The emitter of the transistor TR1 is connected to a sensor / display unit 72 as a sensor system.
Photointerrupter 3 constituting sensor / display unit 72
1, +5 for the option detection sensor 32, platen position detection sensor 33, SP motor encoder 34, operator panel LED 35, operator panel switch 36, and sensor monitoring / operator panel control LSI 37
[V] secondary side DC voltage is applied. The photo-interrupter 31 is for detecting the presence or absence of a sheet (not shown).
It is connected to the light emission side of the photo interrupter 31. The sensor / display unit 72 constitutes a first non-data saving function unit having no function of saving data transmitted from the higher-level device.

【0020】そして、+40〔V〕の入力端子は、第1
のパワー系としての駆動用回路部73に接続され、該駆
動用回路部73を構成するスペースモータドライバ回路
41、印字ヘッドドライバ回路42及びLFモータドラ
イバ回路43に+40〔V〕の二次側直流電圧を印加す
る。
The input terminal of +40 [V] is connected to the first
Is connected to a driving circuit 73 as a power system, and the space motor driver circuit 41, the print head driver circuit 42 and the LF motor driver circuit 43 constituting the driving circuit section 73 are connected to a secondary DC of +40 [V]. Apply voltage.

【0021】また、前記トランジスタTR2のエミッタ
は、第2のパワー系としての駆動用補助回路部74に接
続され、該駆動用補助回路部74を構成するステッピン
グモータ保持回路51及びソレノイドドライバ回路52
に+40〔V〕の二次側直流電圧を印加する。なお、前
記ステッピングモータ保持回路51は、図示されないス
テッピングモータの回転を停止させたときに該ステッピ
ングモータの位置を固定するためのものである。前記駆
動用補助回路部74は、上位装置から送信されたデータ
が退避される際に駆動されず、データを退避する機能を
有しない第2の非データ退避機能部を構成する。
The emitter of the transistor TR2 is connected to a driving auxiliary circuit section 74 as a second power system. The stepping motor holding circuit 51 and the solenoid driver circuit 52 constituting the driving auxiliary circuit section 74.
, A secondary DC voltage of +40 [V] is applied. The stepping motor holding circuit 51 is for fixing the position of the stepping motor (not shown) when the rotation of the stepping motor is stopped. The driving auxiliary circuit unit 74 constitutes a second non-data saving function unit that is not driven when the data transmitted from the host device is saved and has no function of saving the data.

【0022】また、前記CPU23の割込処理が可能な
ポートに電源部12からの信号POWGOOD−Nの入
力端子が接続され、前記CPU23は、信号POWGO
OD−Nのレベルを監視する。
Further, an input terminal of a signal POWGOOD-N from the power supply unit 12 is connected to a port of the CPU 23 capable of performing an interrupt process.
Monitor the level of OD-N.

【0023】次に、前記構成の電源制御装置の動作につ
いて説明する。
Next, the operation of the power supply control device having the above configuration will be described.

【0024】まず、電源部12において、AC入力電圧
が正常である場合、電解コンデンサCPの端子間電圧を
Vcp(t)とし、抵抗R1、R2の抵抗定数をr1、
r2とすると、抵抗R2の端子間電圧Vr2は、 Vr2=Vcp(t)・r2/(r1+r2) になる。なお、通常は、端子間電圧Vr2がツェナーダ
イオードZD1の降伏電圧VzにホトカプラPC内のL
EDによる電圧降下分Vpcdを加えた電圧より高いの
で、ホトカプラPC内のLEDに電流が流れ、ホトカプ
ラPC内のトランジスタがオンになる。したがって、ト
ランジスタTRはオフになり、信号POWGOOD−N
はプルアップ抵抗R5によってハイレベル(+5
〔V〕)になる。
First, in the power supply section 12, when the AC input voltage is normal, the voltage between the terminals of the electrolytic capacitor CP is Vcp (t), and the resistance constants of the resistors R1 and R2 are r1 and r2.
Assuming that r2, the voltage Vr2 between the terminals of the resistor R2 is as follows: Vr2 = Vcp (t) · r2 / (r1 + r2). Normally, the terminal-to-terminal voltage Vr2 is set to the breakdown voltage Vz of the Zener diode ZD1 by the L in the photocoupler PC.
Since the voltage is higher than the voltage obtained by adding the voltage drop Vpcd by the ED, a current flows to the LED in the photocoupler PC, and the transistor in the photocoupler PC is turned on. Therefore, the transistor TR is turned off, and the signal POWGOOD-N
Is high level (+5) by pull-up resistor R5.
[V]).

【0025】そして、停電、瞬断等によってAC入力電
圧が低下すると、抵抗R2の端子間電圧Vr2は、前記
降伏電圧Vzに前記電圧降下分Vpcdを加えた電圧よ
り低くなり、ホトカプラPC内のLEDに電流が流れ
ず、ホトカプラPC内のトランジスタがオフになる。そ
の結果、トランジスタTRのベースにプルアップ抵抗R
4を介して+40〔V〕の二次側直流電圧が印加され、
トランジスタTRはオンになり、信号POWGOOD−
Nはローレベルになる。このようにして、AC入力電圧
が低下したことが検出され、制御部21側にAC入力電
圧の低下が知らされる。なお、AC入力電圧の低下に
は、AC入力電圧の遮断も含まれる。
When the AC input voltage decreases due to a power failure, a momentary interruption, or the like, the voltage Vr2 between the terminals of the resistor R2 becomes lower than the voltage obtained by adding the voltage drop Vpcd to the breakdown voltage Vz. , No current flows, and the transistor in the photocoupler PC is turned off. As a result, the pull-up resistor R
4, a secondary DC voltage of +40 [V] is applied,
The transistor TR is turned on, and the signal POWGOOD-
N goes low. In this manner, the decrease in the AC input voltage is detected, and the control unit 21 is notified of the decrease in the AC input voltage. Note that the decrease in the AC input voltage includes interruption of the AC input voltage.

【0026】前記降伏電圧Vz及び抵抗定数r1、r2
は、AC入力電圧の通常時及び低下時の区分けとなるス
ライス電圧によってあらかじめ設定される。そして、信
号POWGOOD−Nがローレベルになる条件は Vcp(t)<(r1+r2)・(Vz+Vpc)/r
2 である。
The breakdown voltage Vz and the resistance constants r1, r2
Is set in advance by a slice voltage that is used to distinguish between a normal time and a fall time of the AC input voltage. Then, the condition that the signal POWGOOD-N becomes low level is Vcp (t) <(r1 + r2) · (Vz + Vpc) / r
2.

【0027】ところで、前記制御部21において、CP
U23は、割込処理が可能なポートの電圧レベルを常に
監視しているが、AC入力電圧が正常である場合、信号
POWGOOD−Nはハイレベルであるので、CPU2
3は印字動作のための通常の制御を行う。そして、停
電、瞬断等によってAC入力電圧が低下すると、信号P
OWGOOD−Nがローレベルになる。これに伴って、
前記データ処理部71は上位装置に所定の信号を送り、
データの送信を停止させ、前記データ処理部71の図示
されない退避処理手段は、現在行っているすべての処理
を停止するとともに、上位装置から受信した未処理のデ
ータ、例えば、印字データのうちの未印字の印字デー
タ、制御上必要な印字モードデータ等のデータをD−R
AM26から読み込み、該データをS−RAM27、E
EPROM28等に記録し、退避する。
By the way, in the control unit 21, the CP
U23 constantly monitors the voltage level of the port where interrupt processing is possible. If the AC input voltage is normal, the signal POWGOOD-N is at the high level.
Reference numeral 3 performs normal control for a printing operation. When the AC input voltage decreases due to a power failure, momentary interruption, or the like, the signal P
OWGOOD-N goes low. Along with this,
The data processing unit 71 sends a predetermined signal to the host device,
The transmission of the data is stopped, and the evacuation processing unit (not shown) of the data processing unit 71 stops all the processing currently being performed and, at the same time, the unprocessed data received from the higher-level device, for example, the unprocessed data among the print data. Print data such as print data and print mode data necessary for control
The data is read from the AM 26, and the data is stored in the S-RAM 27, E
The data is recorded in the EPROM 28 or the like and is evacuated.

【0028】また、例えば、総印字文字数、総改行数等
をカウントし、カートリッジ等の消耗品の寿命を管理す
るような制御を行っているプリンタの場合、前記退避処
理手段は、総印字文字数、総改行数等のデータをCPU
23の内部メモリから読み出し、S−RAM27、EE
PROM28等に記録し、退避する。
Further, for example, in the case of a printer that performs control such as counting the total number of print characters and the total number of line feeds and managing the life of consumables such as cartridges, the evacuation processing means includes the total number of print characters, Data such as the total number of line breaks
23, the S-RAM 27 and the EE
The data is recorded in the PROM 28 or the like and is saved.

【0029】そして、トランジスタTR1、TR2の各
ベースに+5〔V〕、+40〔V〕の二次側直流電圧が
印加されなくなり、トランジスタTR1、TR2はオフ
になって、トランジスタTR1、TR2のエミッタへの
+5〔V〕、+40〔V〕の二次側直流電圧の供給が停
止される。
Then, the secondary DC voltage of +5 [V] and +40 [V] is not applied to the bases of the transistors TR1 and TR2, and the transistors TR1 and TR2 are turned off. The supply of the secondary side DC voltage of +5 [V] and +40 [V] is stopped.

【0030】したがって、AC入力電圧の低下に伴って
データを退避するのに不要な、センサ・表示部72への
+5〔V〕の二次側直流電圧の供給、及び駆動用補助回
路部74への+40〔V〕の二次側直流電圧の供給が停
止させられる。これに伴って、ホトインタラプタ31、
オプション検出センサ32、プラテン位置検出センサ3
3、SPモータエンコーダ34、LED35、スイッチ
36及びセンサ監視・オペレータパネル制御用LSI3
7への+5〔V〕の二次側直流電圧、並びにステッピン
グモータ保持回路51及びソレノイドドライバ回路52
への+40〔V〕の二次側直流電圧の印加が強制的に停
止される。このような一連の処理は、AC入力電圧の低
下が検出されてから+5〔V〕の二次側直流電圧が低下
し始めて、データ処理部71の動作が不安定になった
り、停止するまでに行われる。
Therefore, the supply of the secondary DC voltage of +5 [V] to the sensor / display unit 72 and the driving auxiliary circuit unit 74 which are unnecessary for saving the data with the decrease of the AC input voltage. The supply of the secondary DC voltage of +40 [V] is stopped. Accordingly, the photo interrupter 31,
Optional detection sensor 32, platen position detection sensor 3
3. SP motor encoder 34, LED 35, switch 36, and LSI 3 for sensor monitoring and operator panel control
7, a secondary DC voltage of +5 [V], a stepping motor holding circuit 51 and a solenoid driver circuit 52
, The application of the secondary side DC voltage of +40 [V] is forcibly stopped. Such a series of processes is performed until the operation of the data processing unit 71 becomes unstable or stops after the secondary DC voltage of +5 [V] starts to decrease after the decrease of the AC input voltage is detected. Done.

【0031】なお、印字データの最小データ単位につい
て印字が終了していない状態で印字動作が中断されるの
は好ましくないので、トランジスタTR2がオフになっ
た後も、駆動用回路部73への+40〔V〕の二次側直
流電圧の供給は続けられ、スペースモータドライバ回路
41、印字ヘッドドライバ回路42及びLFモータドラ
イバ回路43が駆動されて最小データ単位についての印
字が行われた後、スペースモータドライバ回路41、印
字ヘッドドライバ回路42及びLFモータドライバ回路
43の駆動が停止させられる。そして、スペースモータ
ドライバ回路41及びLFモータドライバ回路43の図
示されないブレーキが制動される。これらの処理は、L
SI25によって行われる。
Since it is not preferable that the printing operation is interrupted in a state where printing is not completed for the minimum data unit of the printing data, even after the transistor TR2 is turned off, +40 The supply of the secondary DC voltage [V] is continued, and the space motor driver circuit 41, the print head driver circuit 42, and the LF motor driver circuit 43 are driven to perform printing for the minimum data unit. The driving of the driver circuit 41, the print head driver circuit 42, and the LF motor driver circuit 43 is stopped. Then, brakes (not shown) of the space motor driver circuit 41 and the LF motor driver circuit 43 are braked. These processes are L
This is performed by SI25.

【0032】次に、電源がオフにされた後、再びオンに
されると、前記CPU23はS−RAM27、EEPR
OM28等から未印字の印字データ、印字モードデータ
等の未処理のデータを読み出し、印字モードを設定した
り、印字処理を行ったりする。また、S−RAM27、
EEPROM28等から総印字文字数、総改行数等のデ
ータを読み出し、CPU23の内部メモリに記録する。
Next, when the power is turned off and then turned on again, the CPU 23 operates in the S-RAM 27, EEPR
It reads out unprocessed data such as unprinted print data and print mode data from the OM 28 or the like, sets a print mode, and performs print processing. Also, the S-RAM 27,
Data such as the total number of print characters and the total number of line feeds is read from the EEPROM 28 or the like, and recorded in the internal memory of the CPU 23.

【0033】したがって、電源部12によって発生させ
られ電力の残り、すなわち、残電力を不要に消費するこ
とがなくなるので、データを退避するのに必要な電力を
十分にデータ処理部71に供給することができ、未印字
の印字データ、印字モードデータ等の未処理のデータを
退避することができる。その結果、電源がオフにされた
後、再びオンにされたときに、再び上位装置からプリン
タにデータを初めから送信する必要がなくなる。
Therefore, the remaining power generated by the power supply section 12, that is, the remaining power is not unnecessarily consumed, so that the power required to save the data is sufficiently supplied to the data processing section 71. And unprocessed data such as unprinted print data and print mode data can be saved. As a result, when the power is turned off and then turned on again, there is no need to transmit data from the host device to the printer again from the beginning.

【0034】また、電源がオフにされた後、再びオンに
されたときに、総印字文字数、総改行数等のデータを読
み出して、その後のカウントに利用することができるの
で、総印字文字数、総改行数等のデータに基づいて消耗
品の寿命を正確に算出することができる。
When the power is turned off and then turned on again, data such as the total number of print characters and the total number of line feeds can be read out and used for subsequent counting. The life of the consumable can be accurately calculated based on data such as the total number of line feeds.

【0035】図4は本発明の第1の実施の形態における
+5〔V〕の二次側直流電圧と従来の電源制御装置にお
ける+5〔V〕の二次側直流電圧との比較図である。な
お、図において、横軸に時間を、縦軸に二次側直流電圧
を採ってある。
FIG. 4 is a comparison diagram of the secondary DC voltage of +5 [V] in the first embodiment of the present invention and the secondary DC voltage of +5 [V] in the conventional power supply control device. In the figure, the horizontal axis represents time, and the vertical axis represents secondary DC voltage.

【0036】図において、L1は本実施の形態における
+5〔V〕の二次側直流電圧を示す線、L2は従来の+
5〔V〕の二次側直流電圧を示す線である。図に示され
るように、タイミングt1で停電、瞬断等によってAC
入力電圧が低下すると、二次側直流電圧は、線L1、L
2に示されるように時間の経過とともに低下するが、従
来の二次側直流電圧は急速に低下するのに対して、本実
施の形態における二次側直流電圧は緩やかに低下する。
In the drawing, L1 is a line indicating the secondary side DC voltage of +5 [V] in the present embodiment, and L2 is the conventional + 5V.
This is a line indicating a secondary DC voltage of 5 [V]. As shown in the figure, at timing t1, an AC
When the input voltage decreases, the secondary DC voltage is changed to lines L1 and L1.
As shown in FIG. 2, the voltage decreases with the passage of time. However, while the conventional secondary DC voltage rapidly decreases, the secondary DC voltage in the present embodiment gradually decreases.

【0037】次に、本発明の第2の実施の形態について
説明する。なお、第1の実施の形態と同じ構造を有する
ものについては、同じ符号を付与することによってその
説明を省略する。
Next, a second embodiment of the present invention will be described. In addition, about what has the same structure as 1st Embodiment, the description is abbreviate | omitted by attaching the same code | symbol.

【0038】図5は本発明の第2の実施の形態における
電源制御装置の回路を示す図である。なお、図におい
て、電源部12内のダイオードブリッジDB(図1)、
制御部61内のセンサ・表示部72(図2)及び駆動用
補助回路部74は便宜上省略されている。
FIG. 5 is a diagram showing a circuit of a power supply control device according to the second embodiment of the present invention. In the figure, a diode bridge DB (FIG. 1) in the power supply unit 12
The sensor / display unit 72 (FIG. 2) and the driving auxiliary circuit unit 74 in the control unit 61 are omitted for convenience.

【0039】図に示されるように、制御部61において
は、電圧低下検出信号としての信号POWGOOD−N
がPNP型のトランジスタTR3のベースに供給され、
+40〔V〕の二次側直流電圧の入力端子がトランジス
タTR3のエミッタに接続され、前記トランジスタTR
3のベースとエミッタとの間には抵抗R8が接続され
る。また、+5〔V〕の二次側直流電圧の入力端子がデ
ータ処理部71に接続され、+40〔V〕の二次側直流
電圧の入力端子が駆動用回路部73に接続される。
As shown in the drawing, the control section 61 outputs a signal POWGOOD-N as a voltage drop detection signal.
Is supplied to the base of the PNP transistor TR3,
The input terminal of the secondary DC voltage of +40 [V] is connected to the emitter of the transistor TR3,
A resistor R8 is connected between the base and the emitter of No.3. The input terminal of the secondary DC voltage of +5 [V] is connected to the data processing unit 71, and the input terminal of the secondary DC voltage of +40 [V] is connected to the driving circuit unit 73.

【0040】そして、トランジスタTR3のコレクタ
に、降伏電圧が+5〔V〕であるツェナーダイオードZ
D3のカソードが接続され、該ツェナーダイオードZD
3のアノードがグラウンドGNDに接続される。したが
って、トランジスタTR3がオンになると、コレクタに
発生させられる電圧は降伏電圧の+5〔V〕になり、ダ
イオードD3を介して前記データ処理部71に供給され
る。そのために、ダイオードD3のアノードがツェナー
ダイオードZD3のカソードに、ダイオードD3のカソ
ードがデータ処理部71及び+5〔V〕の二次側直流電
圧の入力端子に接続される。
Then, a Zener diode Z having a breakdown voltage of +5 [V] is connected to the collector of the transistor TR3.
D3 is connected to the Zener diode ZD.
The third anode is connected to the ground GND. Therefore, when the transistor TR3 is turned on, the voltage generated at the collector becomes the breakdown voltage +5 [V], and is supplied to the data processing unit 71 via the diode D3. For this purpose, the anode of the diode D3 is connected to the cathode of the Zener diode ZD3, and the cathode of the diode D3 is connected to the data processing unit 71 and the input terminal of the secondary DC voltage of +5 [V].

【0041】そして、トランジスタTR3のエミッタと
グラウンドGNDとの間に、蓄電手段としての電解コン
デンサCP1が接続され、該電解コンデンサCP1は、
+40〔V〕の二次側直流電圧の電力を蓄え、電源がオ
フにされた後に、電力を放出する。そして、ツェナーダ
イオードZD3は、トランジスタTR3のコレクタに+
5〔V〕の二次側直流電圧を発生させ続け、データ処理
部71に供給する。このとき、前記ツェナーダイオード
ZD3によって、二次側直流電圧補給手段が構成され
る。
Then, between the emitter of the transistor TR3 and the ground GND, there is connected an electrolytic capacitor CP1 as a storage means.
The power of +40 V secondary-side DC voltage is stored, and the power is released after the power is turned off. The Zener diode ZD3 is connected to the collector of the transistor TR3 by +
The secondary DC voltage of 5 [V] is continuously generated and supplied to the data processing unit 71. At this time, the Zener diode ZD3 constitutes a secondary side DC voltage supply unit.

【0042】次に、前記構成の電源制御装置の動作につ
いて説明する。なお、電源部12については前記第1の
実施の形態と同様であるので説明を省略する。
Next, the operation of the power supply control device having the above configuration will be described. The power supply unit 12 is the same as in the first embodiment, and a description thereof will be omitted.

【0043】まず、電源部12において、AC入力電圧
が正常である場合、信号POWGOOD−Nはハイレベ
ルであり、トランジスタTR3はオフになるので、トラ
ンジスタTR3のコレクタ側の+5〔V〕の二次側直流
電圧、及びエミッタ側の+40〔V〕の二次側直流電圧
はオープン状態にされる。この状態で、+40〔V〕の
二次側直流電圧は駆動用回路部73に、+5〔V〕の二
次側直流電圧はデータ処理部71に供給される。
First, in the power supply section 12, when the AC input voltage is normal, the signal POWGOOD-N is at a high level and the transistor TR3 is turned off, so that the secondary of +5 [V] on the collector side of the transistor TR3 is The side DC voltage and the secondary side DC voltage of +40 [V] on the emitter side are opened. In this state, the secondary DC voltage of +40 [V] is supplied to the driving circuit unit 73, and the secondary DC voltage of +5 [V] is supplied to the data processing unit 71.

【0044】そして、停電、瞬断等によってAC入力電
圧が低下すると、信号POWGOOD−Nがローレベル
になり、トランジスタTR3がオンになる。これに伴っ
て、トランジスタTR3のエミッタ側に接続された電解
コンデンサCP1に蓄えられた+40〔V〕の二次側直
流電圧の電力がコレクタ側に供給される。
When the AC input voltage decreases due to a power failure, a momentary interruption, or the like, the signal POWGOOD-N goes low, turning on the transistor TR3. Along with this, the power of +40 [V] secondary DC voltage stored in the electrolytic capacitor CP1 connected to the emitter side of the transistor TR3 is supplied to the collector side.

【0045】そして、コレクタ側には、+40〔V〕の
二次側直流電圧の電力がなくなるまで残電力が供給され
るが、ツェナーダイオードZD3が配設されているの
で、残電力によってデータ処理部71に供給される二次
側直流電圧は、+5〔V〕以上にはならない。したがっ
て、AC入力電圧の低下が検出されてからデータ処理部
71に供給される二次側直流電圧が+5〔V〕より低く
なるまでの時間を延ばすことができる。
The remaining power is supplied to the collector side until the power of the secondary DC voltage of +40 [V] is lost. However, since the Zener diode ZD3 is provided, the data processing unit is operated by the remaining power. The secondary side DC voltage supplied to 71 does not exceed +5 [V]. Therefore, it is possible to extend the time from when the decrease in the AC input voltage is detected to when the secondary DC voltage supplied to the data processing unit 71 becomes lower than +5 [V].

【0046】図6は本発明の第2の実施の形態における
二次側直流電圧と従来の電源制御装置における二次側直
流電圧との比較図である。なお、図において、横軸に時
間を、縦軸に二次側直流電圧を採ってある。
FIG. 6 is a comparison diagram of the secondary DC voltage in the second embodiment of the present invention and the secondary DC voltage in the conventional power supply control device. In the figure, the horizontal axis represents time, and the vertical axis represents secondary DC voltage.

【0047】図において、L3は本実施の形態における
+5〔V〕の二次側直流電圧を示す線、L4は従来の電
源制御装置における+5〔V〕の二次側直流電圧を示す
線、L5は本実施の形態における+40〔V〕の二次側
直流電圧を示す線、L6は従来の電源制御装置における
+40〔V〕の二次側直流電圧を示す線である。
In the figure, L3 is a line showing the secondary DC voltage of +5 [V] in the present embodiment, L4 is a line showing the secondary DC voltage of +5 [V] in the conventional power supply control device, L5 Is a line indicating +40 [V] secondary DC voltage in the present embodiment, and L6 is a line indicating +40 [V] secondary DC voltage in the conventional power supply control device.

【0048】図に示されるように、従来の+40〔V〕
の二次側直流電圧は、タイミングt1で停電、瞬断等に
よってAC入力電圧が低下すると、線L6に示されるよ
うに、時間の経過とともに低下する。また、従来の+5
〔V〕の二次側直流電圧は、タイミングt1でAC入力
電圧が低下すると、線L4に示されるように、時間の経
過とともに急速に低下する。
As shown in the figure, the conventional +40 [V]
When the AC input voltage decreases due to a power failure, instantaneous interruption, or the like at the timing t1, the secondary side DC voltage decreases as time passes, as indicated by the line L6. In addition, the conventional +5
When the AC input voltage decreases at the timing t1, the secondary side DC voltage of [V] rapidly decreases as time passes, as indicated by the line L4.

【0049】これに対して、本実施の形態においては、
タイミングt1でAC入力電圧が低下すると、トランジ
スタTR3がオンになり、電解コンデンサCP1に蓄え
られた+40〔V〕の二次側直流電圧の電力がコレクタ
側に供給されるので、線L3に示されるように、+5
〔V〕を維持する。その後、電解コンデンサCP1に蓄
えられた電力が少なくなり、タイミングt3で+5
〔V〕を維持することができなくなると、緩やかに低下
する。なお、電解コンデンサCP1に蓄えられた+40
〔V〕の二次側直流電圧の電力がコレクタ側に供給され
るのに伴って、+40〔V〕の二次側直流電圧は、線L
5に示されるように、時間の経過とともに急速に低下し
て、タイミングt2で+5〔V〕になる。その後、電解
コンデンサCP1に蓄えられた電力が少なくなり、タイ
ミングt3で+5〔V〕を維持することができなくなる
と、緩やかに低下する。
On the other hand, in the present embodiment,
When the AC input voltage decreases at the timing t1, the transistor TR3 is turned on, and the power of the secondary DC voltage of +40 [V] stored in the electrolytic capacitor CP1 is supplied to the collector side, which is indicated by the line L3. Like, +5
[V] is maintained. Thereafter, the power stored in the electrolytic capacitor CP1 decreases, and at the timing t3, the power is increased by +5.
When [V] cannot be maintained, it gradually decreases. In addition, +40 stored in the electrolytic capacitor CP1
As the power of the secondary side DC voltage of [V] is supplied to the collector side, the secondary side DC voltage of +40 [V]
As shown in FIG. 5, the voltage rapidly decreases with time and becomes +5 [V] at the timing t2. Thereafter, when the power stored in the electrolytic capacitor CP1 decreases and it becomes impossible to maintain +5 [V] at the timing t3, the power gradually decreases.

【0050】このように、本実施の形態においては、A
C入力電圧が低下すると、電解コンデンサCP1に蓄え
られた電力によって+5〔V〕の二次側直流電圧が維持
されるので、データを退避するのに必要な電力を十分に
データ処理部71に供給することができる。しかも、A
C入力電圧が低下してから二次側直流電圧が+5〔V〕
より低くなるまでの時間が長くなるので、その間、デー
タの退避だけでなく、高度で時間がかかる処理も行うこ
とができる。
As described above, in the present embodiment, A
When the C input voltage decreases, the secondary DC voltage of +5 [V] is maintained by the power stored in the electrolytic capacitor CP1, so that the power required to save data is sufficiently supplied to the data processing unit 71. can do. Moreover, A
After the C input voltage drops, the secondary DC voltage is +5 [V]
Since the time until the temperature becomes lower becomes longer, not only the data is saved but also a process that requires a long time can be performed.

【0051】次に、本発明の第3の実施の形態について
説明する。なお、本実施の形態における電源制御装置の
回路の構造については、前記第1の実施の形態と同様で
あるので、図1及び2を援用して説明する。
Next, a third embodiment of the present invention will be described. Note that the structure of the circuit of the power supply control device according to the present embodiment is the same as that of the first embodiment, and will be described with reference to FIGS.

【0052】この場合、ACロー検出回路15によって
発生させられた電圧低下検出信号としての信号POWG
OOD−Nが、上位装置に送信され、上位装置における
インタフェースコネクタの特定の信号ラインに信号PO
WGOOD−Nが供給される。そのために、前記プリン
タの制御基板には、信号POWGOOD−Nをインタフ
ェース上の信号として上位装置に送信する送信手段が配
設される。
In this case, the signal POWG as the voltage drop detection signal generated by the AC low detection circuit 15
OOD-N is transmitted to a higher-level device, and a signal PO is transmitted to a specific signal line of an interface connector in the higher-level device.
WGOOD-N is supplied. To this end, a transmission means for transmitting the signal POWGOOD-N to the host device as a signal on the interface is provided on the control board of the printer.

【0053】前記上位装置は、前記信号POWGOOD
−Nを読み込み、該信号POWGOOD−Nがハイレベ
ルであるか、ローレベルであるかによって、プリンタに
おいてAC入力電圧が低下したかどうかを判断すること
ができる。
The higher-level device outputs the signal POWGOOD
−N is read, and it is possible to determine whether the AC input voltage has decreased in the printer based on whether the signal POWGOOD-N is at a high level or a low level.

【0054】そして、上位装置は信号POWGOOD−
Nがローレベルになり、プリンタのAC入力電圧が低下
したことを検出すると、プリンタにデータを送信するの
を直ちに停止させる。したがって、上位装置は、プリン
タにデータを無駄に送信することがなくなるので、プリ
ンタの電源がオフにされた後、再びオンにされたとき
に、再び上位装置からプリンタにデータを初めから送信
する必要がなくなる。また、上位装置の表示画面にプリ
ンタの電源がオフにされた旨を表示して、オペレータに
通知することができる。
Then, the upper device receives the signal POWGOOD-
When N goes low and it detects that the AC input voltage of the printer has dropped, it immediately stops sending data to the printer. Therefore, the host device does not needlessly transmit data to the printer, and when the printer is turned off and then turned on again, it is necessary to send data from the host device to the printer again from the beginning. Disappears. In addition, the fact that the power of the printer has been turned off can be displayed on the display screen of the host device to notify the operator.

【0055】なお、本発明は前記実施の形態に限定され
るものではなく、本発明の趣旨に基づいて種々変形させ
ることが可能であり、それらを本発明の範囲から排除す
るものではない。
It should be noted that the present invention is not limited to the above-described embodiment, but can be variously modified based on the gist of the present invention, and they are not excluded from the scope of the present invention.

【0056】[0056]

【発明の効果】以上詳細に説明したように、本発明によ
れば、電源制御装置においては、AC入力電圧に基づい
て二次側直流電圧を発生させる二次側電圧発生手段と、
AC入力電圧の低下を検出する電圧低下検出手段と、上
位装置から送信されたデータを処理するとともに、AC
入力電圧の低下が検出されたときに、データを退避する
機能を有するデータ退避機能部とを有する。
As described above in detail, according to the present invention, in the power supply control device, the secondary-side voltage generating means for generating the secondary-side DC voltage based on the AC input voltage;
A voltage drop detecting means for detecting a drop in AC input voltage; processing data transmitted from a host device;
A data saving function unit having a function of saving data when a decrease in the input voltage is detected.

【0057】この場合、AC入力電圧が低下したとき
に、残電力を不要に消費することがなくなるので、デー
タを退避するのに必要な電力を十分にデータ退避機能部
に供給することができ、未処理のデータを退避すること
ができる。その結果、電源がオフにされた後、再びオン
にされたときに、再び上位装置から情報機器にデータを
初めから送信する必要がなくなる。
In this case, when the AC input voltage decreases, the remaining power is not unnecessarily consumed, so that the power required to save the data can be sufficiently supplied to the data saving function unit. Unprocessed data can be saved. As a result, when the power is turned off and then turned on again, there is no need to transmit data from the host device to the information device again from the beginning.

【0058】また、プリンタにおいては、電源がオフに
された後、再びオンにされたときに、総印字文字数、総
改行数等のデータを読み出して、その後のカウントに利
用することができるので、総印字文字数、総改行数等の
データに基づいて消耗品の寿命を正確に算出することが
できる。
Further, in the printer, when the power is turned off and then turned on again, data such as the total number of print characters and the total number of line feeds can be read and used for subsequent counting. The life of the consumable can be accurately calculated based on data such as the total number of print characters and the total number of line feeds.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態における電源制御装
置の回路を示す第1の図である。
FIG. 1 is a first diagram illustrating a circuit of a power supply control device according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態における電源制御装
置の回路を示す第2の図である。
FIG. 2 is a second diagram illustrating a circuit of the power supply control device according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態における二次側電源
生成回路を示す図である。
FIG. 3 is a diagram illustrating a secondary-side power supply generation circuit according to the first embodiment of the present invention.

【図4】本発明の第1の実施の形態における+5〔V〕
の二次側直流電圧と従来の電源制御装置における+5
〔V〕の二次側直流電圧との比較図である。
FIG. 4 shows +5 [V] according to the first embodiment of the present invention.
Secondary DC voltage and +5 in the conventional power supply controller
FIG. 6 is a comparison diagram of [V] with a secondary-side DC voltage.

【図5】本発明の第2の実施の形態における電源制御装
置の回路を示す図である。
FIG. 5 is a diagram illustrating a circuit of a power supply control device according to a second embodiment of the present invention.

【図6】本発明の第2の実施の形態における二次側直流
電圧と従来の電源制御装置における二次側直流電圧との
比較図である。
FIG. 6 is a comparison diagram of the secondary DC voltage in the second embodiment of the present invention and the secondary DC voltage in the conventional power supply control device.

【符号の説明】[Explanation of symbols]

14 二次側電源生成回路 15 ACロー検出回路 71 データ処理部 72 センサ・表示部 74 駆動用補助回路部 CP1 電解コンデンサ TR1、TR2 トランジスタ ZD3 ツェナーダイオード 14 Secondary-side power generation circuit 15 AC low detection circuit 71 Data processing unit 72 Sensor / display unit 74 Driving auxiliary circuit unit CP1 Electrolytic capacitor TR1, TR2 Transistor ZD3 Zener diode

フロントページの続き (72)発明者 川越 弘治 福島県福島市庄野字立田1番地1 株式会 社沖データシステムズ内 (72)発明者 森口 広宣 福島県福島市庄野字立田1番地1 株式会 社沖データシステムズ内 (72)発明者 茂木 徹 福島県福島市庄野字立田1番地1 株式会 社沖データシステムズ内 Fターム(参考) 5B011 DB01 GG01 GG03 JA04 5G015 FA16 GB10 JA11 JA32 JA62 KA04 Continuing from the front page (72) Inventor Koji Kawagoe 1-1, Tateda, Shono-ji, Fukushima-shi, Fukushima Prefecture In-house Data Systems Corporation (72) Inventor Hironori Moriguchi 1-1, Tateda, Shono-ji, Fukushima-shi, Fukushima Prefecture In Systems (72) Inventor Toru Mogi 1-1, Tateda, Shono, Fukushima City, Fukushima Prefecture F-Term in Oki Data Systems Corporation (Reference) 5B011 DB01 GG01 GG03 JA04 5G015 FA16 GB10 JA11 JA32 JA62 KA04

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 (a)AC入力電圧に基づいて二次側直
流電圧を発生させる二次側電圧発生手段と、(b)AC
入力電圧の低下を検出する電圧低下検出手段と、(c)
上位装置から送信されたデータを処理するとともに、A
C入力電圧の低下が検出されたときに、データを退避す
る機能を有するデータ退避機能部とを有することを特徴
とする電源制御装置。
1. A secondary-side voltage generating means for generating a secondary-side DC voltage based on an AC input voltage;
Voltage drop detection means for detecting a drop in input voltage; (c)
While processing the data transmitted from the host device,
A power control device comprising: a data saving function unit having a function of saving data when a decrease in the C input voltage is detected.
【請求項2】 (a)データを退避する機能を有しない
非データ退避機能部と、(b)AC入力電圧の低下が検
出されたときに、前記非データ退避機能部への二次側直
流電圧の供給を停止させる二次側直流電圧分配手段とを
有することを特徴とする電源制御装置。
2. A non-data saving function unit having no function of saving data, and (b) a secondary DC to the non-data saving function unit when a decrease in AC input voltage is detected. A power supply control device comprising: a secondary-side DC voltage distribution means for stopping supply of a voltage.
【請求項3】 (a)前記データ退避機能部に供給され
る第1の二次側直流電圧より高い第2の二次側直流電圧
の電力を蓄える蓄電手段と、(b)AC入力電圧の低下
が検出されたときに、前記蓄電手段に蓄えられた電力に
よって第1の二次側直流電圧を発生させ、データ退避機
能部に供給する二次側直流電圧補給手段とを有する請求
項1又は2に記載の電源制御装置。
3. A power storage means for storing power of a second secondary DC voltage higher than the first secondary DC voltage supplied to the data saving function unit; and And a secondary-side DC voltage replenishing unit that generates a first secondary-side DC voltage by the power stored in the power storage unit when the decrease is detected, and supplies the first secondary-side DC voltage to a data saving function unit. 3. The power supply control device according to 2.
【請求項4】 (a)前記電圧低下検出手段は、AC入
力電圧の低下を検出したときに電圧低下検出信号を発生
させるとともに、(b)該電圧低下検出信号をインタフ
ェース上の信号として上位装置に送信する送信手段を有
する請求項1又は2に記載の電源制御装置。
(A) the voltage drop detecting means generates a voltage drop detection signal when detecting a drop in the AC input voltage, and (b) uses the voltage drop detection signal as a signal on an interface for a higher-level device. The power supply control device according to claim 1, further comprising a transmission unit configured to transmit the power to the power supply.
JP2001033838A 2001-02-09 2001-02-09 Power source controller Pending JP2002236528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001033838A JP2002236528A (en) 2001-02-09 2001-02-09 Power source controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001033838A JP2002236528A (en) 2001-02-09 2001-02-09 Power source controller

Publications (2)

Publication Number Publication Date
JP2002236528A true JP2002236528A (en) 2002-08-23
JP2002236528A5 JP2002236528A5 (en) 2005-03-03

Family

ID=18897533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001033838A Pending JP2002236528A (en) 2001-02-09 2001-02-09 Power source controller

Country Status (1)

Country Link
JP (1) JP2002236528A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107659135A (en) * 2016-07-25 2018-02-02 柯尼卡美能达株式会社 Supply unit and control method
IT201700054667A1 (en) * 2017-05-19 2018-11-19 Scm Group Spa MOTOR UNIT FOR EDGING MACHINES AND EDGING MACHINE THAT INCLUDES IT

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107659135A (en) * 2016-07-25 2018-02-02 柯尼卡美能达株式会社 Supply unit and control method
US10148167B2 (en) 2016-07-25 2018-12-04 Konica Minolta, Inc. Power supply device and control method
CN107659135B (en) * 2016-07-25 2020-06-16 柯尼卡美能达株式会社 Power supply device and control method
IT201700054667A1 (en) * 2017-05-19 2018-11-19 Scm Group Spa MOTOR UNIT FOR EDGING MACHINES AND EDGING MACHINE THAT INCLUDES IT
EP3403785A1 (en) * 2017-05-19 2018-11-21 SCM Group S.p.A. Motor unit for an edging machine and edging machine

Similar Documents

Publication Publication Date Title
US6612759B2 (en) Printer, printer control method, and medium for storing the control method
US7986432B2 (en) Printing apparatus, data storage medium, interface device, printer control method and interface control method
JPH09267538A (en) Recording apparatus, control method thereof and recording system
KR20040024953A (en) Power supply controlling device of electronic equipment having key off function
US6909621B2 (en) System for and method of controlling standby power
US6752548B2 (en) Printer and print system
JP4621135B2 (en) Secondary battery powered printer
JP2002236528A (en) Power source controller
JP2007111915A (en) Electronic instrument
US4951235A (en) Option unit detecting apparatus for electronic equipment
JP2007316245A (en) Image forming apparatus
JP6455170B2 (en) Power supply device and printer
EP0597600B1 (en) Printer status indicating device
US4613873A (en) Printer with supply voltage control circuit
JP2002051561A (en) Power source unit and electronic apparatus provided therewith
US20230131452A1 (en) Print system
JP3242216B2 (en) Printers that use multiple drive power supplies
JP2006069190A (en) Power supply control method of printing apparatus
JPH0732703A (en) Printer
KR0114761Y1 (en) The power fail detection circuit
JP2002051562A (en) Power source unit
JPH11321042A (en) Recorder, display control method therefor, and memory medium storing computer readable program
JPH11311502A (en) Printer
JPH08211790A (en) Image recording device
JPH07237305A (en) Dot printer

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320