JP2002233158A - High-efficiency adaptive dc-to-ac converter - Google Patents

High-efficiency adaptive dc-to-ac converter

Info

Publication number
JP2002233158A
JP2002233158A JP2001008143A JP2001008143A JP2002233158A JP 2002233158 A JP2002233158 A JP 2002233158A JP 2001008143 A JP2001008143 A JP 2001008143A JP 2001008143 A JP2001008143 A JP 2001008143A JP 2002233158 A JP2002233158 A JP 2002233158A
Authority
JP
Japan
Prior art keywords
circuit
signal
transistor
pulse
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001008143A
Other languages
Japanese (ja)
Inventor
Rin Yun-Rin
ユン−リン・リン
Original Assignee
O2 Micro Internatl Ltd
オーツー・マイクロ・インターナショナル・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/437,081 priority Critical patent/US6259615B1/en
Priority claimed from US09/437,081 external-priority patent/US6259615B1/en
Application filed by O2 Micro Internatl Ltd, オーツー・マイクロ・インターナショナル・リミテッド filed Critical O2 Micro Internatl Ltd
Priority to JP2001008143A priority patent/JP2002233158A/en
Priority to CN 01102605 priority patent/CN1368789A/en
Publication of JP2002233158A publication Critical patent/JP2002233158A/en
Application status is Granted legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHTING NOT OTHERWISE PROVIDED FOR
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/26Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H05B41/285Arrangements for protecting lamps or circuits against abnormal operating conditions
    • H05B41/2851Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions
    • H05B41/2855Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions against abnormal lamp operating conditions
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/523Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with LC-resonance circuit in the main circuit
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHTING NOT OTHERWISE PROVIDED FOR
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/26Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H05B41/2825Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage
    • H05B41/2828Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage using control circuits for the switching elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHTING NOT OTHERWISE PROVIDED FOR
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/36Controlling
    • H05B41/38Controlling the intensity of light
    • H05B41/39Controlling the intensity of light continuously
    • H05B41/392Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
    • H05B41/3921Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
    • H05B41/3927Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations by pulse width modulation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies
    • Y02B20/16Gas discharge lamps, e.g. fluorescent lamps, high intensity discharge lamps [HID] or molecular radiators
    • Y02B20/18Low pressure and fluorescent lamps
    • Y02B20/183Specially adapted circuits
    • Y02B20/185Self-resonant bridges

Abstract

PROBLEM TO BE SOLVED: To provide a system optimized for driving a load. SOLUTION: A DC-to-AC converter circuit transmits power to a load 20 while performing its control, and is provided with a power source 12, a plurality of switches A to D, a pulse generator 22, a drive circuit 50 for controlling the conducting states of the switches A to D, a transformer TX1, the load 20, and a feedback loop circuit. The drive circuit 50 controls overlapping time intervals among the plurality of switches in a first set, as well as the overlap time intervals among the plurality of switches in a second set, so as to consequently control the power supplied to the load.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、DCからACへの電力コンバータに関するものである。 BACKGROUND OF THE INVENTION The present invention relates to a power converter to AC from DC. より詳細には、本発明は、ゼロ電圧スイッチング技術を使用して負荷に対して供給される電力を制御するような高効率コントローラ回路を提供する。 More particularly, the present invention provides a highly efficient controller circuit so as to control the electrical power supplied to the load by using zero voltage switching techniques. 本発明の一般的な用途は、冷陰極蛍光ランプ(Cold Cathode Fluorescent Lamps, CCFL Typical applications of the present invention, a cold cathode fluorescent lamp (Cold Cathode Fluorescent Lamps, CCFL
s)に見出される。 Found in s). しかしながら、当業者であれば、高効率で正確な電力制御が要求されるような任意の負荷に対して本発明が応用可能であることは、理解されるであろう。 However, those skilled in the art that the invention can be applied for any load, such as accurate power control is required at high efficiency, it will be appreciated.

【0002】 [0002]

【従来の技術および発明が解決しようとする課題】図1 BACKGROUND OF INVENTION Problems to be Solved] Figure 1
は、従来型のCCFLに対しての電力供給システム(1 The power supply system of the conventional type CCFL (1
0)を示している。 Shows a 0). このシステムは、概して、電源(1 The system generally supply (1
2)と、CCFL駆動回路(16)と、コントローラ(14)と、フィードバックループ(18)と、LCD And 2) a CCFL drive circuit (16), a controller (14), a feedback loop (18), LCD
パネル(20)付きの1つ以上のランプ(CCFL) Panel (20) with one or more of the lamp (CCFL)
と、を備えている。 It has a, and. 電源(12)は、回路(16)に対してDC電圧を供給する。 Power (12) supplies a DC voltage to the circuit (16). 回路(16)は、トランジスタ(Q3)を介してコントローラ(14)によって制御される。 Circuit (16) is controlled by a controller (14) via a transistor (Q3). 回路(16)は、Royer回路として公知の自己共振回路である。 Circuit (16) is a known self-resonant circuits as Royer circuit. 本質的に、回路(16)は、自己共振型の直流から交流へのコンバータであって、その共振周波数は、L1とC1とによって設定される。 Essentially, circuit (16) is a converter to AC from the self-resonant type DC, its resonance frequency is set by L1 and C1. N1〜N4 N1~N4
は、変圧器巻線のターン数を表している。 Represents the number of turns of the transformer windings. 動作時には、 In operation,
トランジスタ(Q1,Q2)が、交互に導通して、巻線(N1,N2)のそれぞれにわたって入力電圧を切り換える。 Transistors (Q1, Q2) is rendered conductive alternately switch the input voltage across each of the windings (N1, N2). トランジスタ(Q1)が導通しているときには、 When the transistor (Q1) is conducting,
入力電圧は、巻線(N1)にわたって印加される。 Input voltage is applied across the winding (N1). 対応した極性の電圧が、他の巻線に対して印加されることとなる。 Voltage polarity corresponding comes to be applied to the other winding. 巻線(N4)に誘起される電圧は、トランジスタ(Q2)のベースをプラスとし、トランジスタ(Q1) Voltage induced in the winding (N4) is to the base of the transistor (Q2) and positive, the transistor (Q1)
は、非常に小さなコレクタ・エミッタ間電圧降下でもって導通する。 Conducts with a very small collector-emitter voltage drop. 巻線(N4)に誘起された電圧は、また、 Voltage induced in the winding (N4) is also
トランジスタ(Q2)を遮断状態に保持する。 Holding transistor (Q2) in the cutoff state. トランジスタ(Q1)は、変圧器(TX1)のコア内の磁束が飽和に達するまで、導通する。 Transistor (Q1) is the magnetic flux in the core of the transformer (TX1) until saturation is reached, conduct.

【0003】飽和時には、トランジスタ(Q1)のコレクタ電圧が、(ベース回路によって決定される値にまで)急激に上昇し、変圧器に誘起される電圧は、急激に減少する。 [0003] During saturation, the collector voltage of the transistor (Q1) is (up to a value determined by the base circuit) abruptly increases, the voltage induced in the transformer decreases rapidly. トランジスタ(Q1)は、飽和状態から外れ、V CEが上昇して、巻線(N1)にわたっての電圧が、さらに減少する。 Transistor (Q1) is disengaged from the saturated state, the V CE rises, the voltage across winding (N1) is further reduced. ベース駆動の減少により、トランジスタ(Q1)がターンオフし、これにより、コア内の磁束がわずかに減少して、巻線(N4)に電流を誘起し、トランジスタ(Q2)をターンオンさせる。 The reduction of the base drive to transistor (Q1) is turned off, thereby, the magnetic flux in the core is slightly reduced, induces a current in the winding (N4), to turn on the transistor (Q2). 巻線(N4)に誘起された電圧は、コアが逆向きに飽和するまでトランジスタ(Q2)を飽和導通状態に維持する。 Voltage induced in the winding (N4) maintains transistor (Q2) to the core is saturated in opposite directions saturated conductive state.
スイッチングサイクルが完了するまで、先とは同様かつ逆向きの動作が行われる。 Until switching cycle is completed, it is performed the same operation as and opposite to the first.

【0004】インバータ回路(16)は、比較的少数の構成要素から構成されているものではあるけれども、回路の適正な動作は、トランジスタと変圧器との間の複雑な非線形的相互作用に依存している。 [0004] The inverter circuit (16), albeit those are composed of a relatively small number of components, the proper operation of the circuit, depending on the complex non-linear interaction between the transistor and the transformer ing. 加えて、C1,Q In addition, C1, Q
1,Q2における誤差(典型的には、35%という許容誤差)のために、回路(16)は、並列型変圧器構成に適用することができない。 1, error (typically, tolerance of 35%) in Q2 for the circuit (16) can not be applied in parallel transformer configuration. その理由は、回路(16)の重畳が、ある種の調和周波数でもって共振するようなさらなる望ましくない動作周波数を発生させるからである。 This is because the superposition circuit (16) generates an operating frequency not further desirable that resonates with a certain harmonic frequency. CCFL負荷に適用されたときには、回路は、CC When applied to CCFL load circuit, CC
FLsに『ビート(波打ち)』現象をもたらしてしまう。 It would lead to "beat (waving)" phenomenon in FLs. これは、目立つ現象であって望ましくない現象である。 This is an undesirable phenomenon a noticeable phenomenon. 許容誤差どうしがたとえ厳密に適合しているにしても、回路(16)が自己共振モードで動作することのために、回路の重畳が固有の動作周波数を有することにより、ビート現象は、除去することができない。 Even if the tolerances each other are even closely matched, for the circuit (16) operates in self-resonant mode, by superimposing the circuit has a unique operating frequency, the beat phenomenon is removed it can not be.

【0005】他のいくつかの駆動システムは、米国特許明細書第5,430,641号、米国特許明細書第5, [0005] Some other drive system, U.S. Pat. No. 5,430,641, U.S. Pat. No. 5,
619,402号、米国特許明細書第5,615,09 No. 619,402, U.S. Pat. No. 5,615,09
3号、米国特許明細書第5,818,172号、に見出すことができる。 3, U.S. Pat. No. 5,818,172, it can be found in. これら文献のいずれもが、低効率のものであって、2段階の電力変換のものであって、周波数変動型のものであって、および/または、負荷依存型のものである。 None of these documents, be of low efficiency, be of two-stage power converter, there is a frequency variation type, and / or is of the load-dependent. 加えて、負荷が、1つまたは複数のCCF In addition, the load is one or more of CCF
Lとアセンブリとを備えている場合には、浮遊キャパシタンスが導入されてしまって、CCFL自身のインピーダンスに悪影響を与えてしまう。 If and a L and assembly, stray capacitance and is lost is introduced, adversely affects the impedance of the CCFL itself. 適正に動作し得るような回路を効果的に構成するためには、回路は、CCFL In order to effectively form a circuit, such as may operate properly, the circuit, CCFL
負荷を駆動するための浮遊インピーダンスを考慮して構成されなければならない。 It must be configured taking into account the stray impedance for driving a load. そのような努力は、時間がかかるとともに高価なものとなるのみならず、様々な負荷を取り扱うに際しては、最適のコンバータ構成を得ることを困難なものとする。 Such efforts are not only an expensive time consuming, when dealing with various loads shall difficult to obtain a converter configuration optimal. したがって、上記欠点を克服し得るとともに、高効率であり、CCFLsの信頼性高い点火を行うことができ、負荷に依存しない電力制御ができ、単一の周波数による電力変換ができるような、回路手段が要望されていた。 Therefore, the can overcome the above drawbacks, a high efficiency, it is possible to perform reliable ignition of the CCFLs, it is the power control that is independent of the load, as may the power conversion by a single frequency, the circuit means There has been desired.

【0006】 [0006]

【課題を解決するための手段】したがって、本発明は、 SUMMARY OF THE INVENTION Accordingly, the present invention is,
負荷の駆動のために最適化されたシステムを提供するものであり、様々なLCDパネル負荷の最適動作を得ることができ、これにより、システムの信頼性を向上させ得るものである。 There is provided an optimized system for driving a load, it is possible to obtain an optimum operation of the various LCD panel load, thereby, it is capable to improve the reliability of the system.

【0007】大まかに言えば、本発明は、負荷に対して制御しつつ電力を伝達するためのDC/ACコンバータ回路であって、入力電圧源と;電圧源に対して選択的に接続される第1組をなす互いにオーバーラップする複数のスイッチおよび第2組をなす互いにオーバーラップする複数のスイッチであって、この場合、第1組をなす複数のスイッチが第1導電経路を形成し、第2組をなす複数のスイッチが第2導電経路を形成するものとされている、第1組をなす互いにオーバーラップする複数のスイッチおよび第2組をなす互いにオーバーラップする複数のスイッチと;を具備したコンバータ回路を提供する。 [0007] Broadly speaking, the present invention provides a DC / AC converter circuit for transferring electrical power while controlling the load, the input voltage source and, selectively connected to a voltage source a plurality of switches that overlap each other form a plurality of switches and a second set of overlapping forming the first set, in this case, a plurality of switches forming the first set to form a first conductive path, the comprising a; plurality of switches forming the two sets is as forming a second conductive path, and a plurality of switches that overlap each other form a plurality of switches and a second set of overlapping forming the first set to provide the converter circuit.
パルス信号を生成するためのパルス発生器が設けられる。 Pulse generator is provided for generating a pulse signal. 駆動回路は、パルス信号を受領して、第1組および第2組をなす複数のスイッチの導電状態を制御する。 Driving circuit, and receives the pulse signal, controls the conduction state of the plurality of switches constituting the first and second sets. 一次側と二次側とを有しているとともに、一次側に、第1 Together and a primary side and the secondary side, the primary side, the first
導電経路と第2導電経路とを交互的に経由することによって電圧源が選択的に接続されるようになっている、変圧器が設けられる。 Conductive path and a voltage source by way of the second conductive paths alternately to is adapted to be selectively connected, the transformer is provided. 負荷は、変圧器の二次側に接続される。 Load is connected to the secondary side of the transformer. フィードバックループ回路は、負荷と駆動回路との間に配置され、負荷に対して供給される電力を表すフィードバック信号を供給する。 Feedback loop circuit is disposed between the load and the drive circuit provides a feedback signal representing the power supplied to the load. 駆動回路は、第1組および第2組をなす複数のスイッチの導電状態を交互的に切り換えて、第1組内の複数のスイッチどうしの間のオーバーラップ時間を制御するとともに、第2組内の複数のスイッチどうしの間のオーバーラップ時間を制御し、これにより、フィードバック信号およびパルス信号に少なくとも部分的に基づいて、電圧源と一次側とを接続するようになっている。 Drive circuit, the conductive state of the plurality of switches constituting the first and second sets are switched alternately controls the overlap time between each other a plurality of switches of the first set in the second set in of controlling the overlap time between each other a plurality of switches, thereby, based at least in part on the feedback signal and pulse signal, so as to connect the voltage source and the primary side.

【0008】駆動回路は、パルス信号から第1相補パルス信号を生成し得るように、また、パルス信号から傾斜信号を生成し得るように、構成されている。 [0008] driving circuit, so that the pulse signal may generate a first complementary pulse signals, also as to produce a ramp signal from the pulse signal is configured. パルス信号は、第1組をなす複数のスイッチのうちの第1スイッチに対して供給されて、第1スイッチの導通状態の制御に供され、傾斜信号は、少なくともフィードバック信号と比較されることにより、第2パルス信号が生成され、これにより、第1組をなす複数のスイッチの第1スイッチの導通状態と第2スイッチの導通状態との間におけるオーバーラップ状態が、制御されるようになっている。 Pulse signal is supplied to the first switch of the plurality of switches constituting the first set, it is subjected to the control of the conducting state of the first switch, tilt signal by being compared with at least a feedback signal , the second pulse signal is generated, thereby, the overlap state between the conductive state and the conducting state of the second switch of the first switch of the plurality of switches constituting the first set is adapted to be controlled there. 第2パルス信号は、第1組をなす複数のスイッチのうちの第2スイッチに対して供給されて、第2スイッチの導通状態の制御に供される。 The second pulse signal is supplied to the second switch of the plurality of switches constituting the first set, it is subjected to the control of the conducting state of the second switch. 駆動回路は、さらに、第2パルス信号に基づいて第2相補パルス信号を生成し、第1および第2相補パルス信号が、第2組をなす複数のスイッチのうちの第1スイッチおよび第2スイッチのそれぞれの導通状態を制御する。 Driving circuit further second generates a complementary pulse signal on the basis of the second pulse signal, first and second complementary pulse signals, the first switch and the second switch of the plurality of switches forming the second set controlling each of the conductive state. 同様に、第2組をなす複数のスイッチの第1スイッチの導通状態と第2スイッチの導通状態との間におけるオーバーラップ状態が、制御されるようになっている。 Similarly, the overlap state between the conductive state of the conduction state and the second switch of the first switch of the plurality of switches forming the second set is adapted to be controlled.

【0009】方法の態様においては、本発明は、負荷に対して電力を伝達するに際してゼロ電圧スイッチング回路を使用して制御を行うための方法を提供する。 [0009] In embodiments of the method, the present invention provides a method for controlling by using zero voltage switching circuit when transmitting a power to the load.

【0010】この場合、DC電圧源を準備し;電圧源と変圧器の一次側とに対して、第1導電経路を形成するための第1トランジスタおよび第2トランジスタを接続するとともに、電圧源と変圧器の一次側とに対して、第2 [0010] In this case, to prepare a DC voltage source; against the primary side of the voltage source and the transformer, as well as connecting the first transistor and the second transistor to form a first conductive path, and a voltage source against the primary side of the transformer, the second
導電経路を形成するための第3トランジスタおよび第4 The third transistor and a fourth for forming a conductive path
トランジスタを接続し;所定パルス幅を有するようにしてパルス信号を生成し;負荷を変圧器の二次側に対して接続し;負荷からのフィードバック信号を生成し;フィードバック信号とパルス信号とを制御することによって、第1トランジスタと第2トランジスタと第3トランジスタと第4トランジスタとの導通状態を決定する。 Connect the transistor; so as to have a predetermined pulse width to generate a pulse signal; a load connected to the secondary side of the transformer; generates a feedback signal from the load; controlling the feedback signal and the pulse signal by, determining the first transistor and the second transistor and the third transistor the conduction state of the fourth transistor.

【0011】第1実施形態においては、本発明は、CC [0011] In the first embodiment, the present invention is, CC
FL負荷に対して電力を伝達するためのコンバータ回路であって、電圧源と;一次側と二次側とを有している変圧器と;電圧源と一次側との間において第1導電経路を形成する、第1対をなすスイッチ、および、電圧源と一次側との間において第2導電経路を形成する、第2対をなすスイッチと;二次側に接続されたCCFL負荷回路と;パルス信号を生成するためのパルス発生器と;負荷に対して接続されて、フィードバック信号を生成するための、フィードバック回路と;パルス信号とフィードバック信号とを受領するとともに、CCFL負荷に対して電力を供給し得るようパルス信号とフィードバック信号とに基づいて、第1対をなすスイッチまたは第2対をなすスイッチを電圧源および一次側に対して接続するための駆動回路と;を A converter circuit for transferring power to FL load, voltage source; primary side and a transformer having a secondary side and; first conductive path between the voltage source and the primary side forming a switch forming the first pair, and form a second conductive path between the voltage source and the primary side switch and forming a second pair; and CCFL load circuit connected to the secondary side; a pulse generator for generating a pulse signal; connected to the load, for producing a feedback signal, the feedback circuit and, together with the receiving the pulse signal and the feedback signal, the power to CCFL load the; based on the pulse signal and the feedback signal to be supplied, a drive circuit for connecting the switches constituting the switch or the second pair form a first pair relative to the voltage source and the primary side 備するコンバータ回路を提供する。 To provide a converter circuit to Bei.

【0012】加えて、第1実施形態においては、所定周波数を有したパルス信号を生成するパルス生成器が提供される。 [0012] In addition, in the first embodiment, a pulse generator for generating a pulse signal having a predetermined frequency is provided. 駆動回路は、第1駆動回路、第2駆動回路、第3駆動回路、および、第4駆動回路を備え、第1対をなすスイッチが、第1トランジスタおよび第2トランジスタを有し、第2対をなすスイッチが、第3トランジスタおよび第4トランジスタを有している。 Drive circuit, the first drive circuit, the second drive circuit, the third drive circuit, and a fourth drive circuit, the switch forming the first pair has a first transistor and a second transistor, a second pair switch forming a can, a third transistor and a fourth transistor. 第1駆動回路、 First drive circuit,
第2駆動回路、第3駆動回路、および、第4駆動回路が、第1トランジスタ、第2トランジスタ、第3トランジスタ、および、第4トランジスタの各々の制御ラインに対して接続されている。 Second drive circuit, the third drive circuit, and the fourth drive circuit, the first transistor, a second transistor, the third transistor, and are connected to each of the control lines of the fourth transistor. パルス信号は、第1駆動回路に対して供給され、これにより、第1トランジスタが、 Pulse signal is supplied to the first driving circuit, thereby, the first transistor,
パルス信号に応じてスイッチングされる。 It is switched in response to the pulse signal. 第3駆動回路が、パルス信号に基づいて第1相補パルス信号と傾斜信号とを生成し、さらに、第1相補パルス信号を第3トランジスタに対して供給し、これにより、第3トランジスタが、第1相補パルス信号に応じてスイッチングされる。 Third drive circuit to generate a ramp signal with the first complementary pulse signal on the basis of a pulse signal, further, the first complementary pulse signal supplied to the third transistor, thereby the third transistor is a It is switched in accordance with 1 complementary pulse signal. 傾斜信号とフィードバック信号とが比較されることにより、第2パルス信号が生成される。 By the ramp signal and the feedback signal are compared, the second pulse signal is generated. 第2パルス信号は、第2駆動回路に対して供給され、これにより、第2 The second pulse signal is supplied to the second driving circuit, thereby, the second
トランジスタが、第2パルス信号に応じてスイッチングされる。 Transistors, are switched in response to the second pulse signal. 第4駆動回路が、第2パルス信号に基づいて第2相補パルス信号を生成し、さらに、第2相補パルス信号を第4トランジスタに対して供給し、これにより、第4トランジスタが、第2相補パルス信号に応じてスイッチングされる。 Fourth drive circuit, the second generates a complementary pulse signal on the basis of the second pulse signal, further, a second complementary pulse signal supplied to the fourth transistor, thereby, the fourth transistor is a second complementary It is switched in response to the pulse signal. 本発明においては、第1トランジスタと第2トランジスタとの間の同時導通、および、第3トランジスタと第4トランジスタとの間の同時導通、のそれぞれが、負荷に対して供給される電力を制御するようになっている。 In the present invention, simultaneous conduction between the first transistor and the second transistor, and, simultaneous conduction between the third transistor and a fourth transistor, of respectively control the electrical power supplied to the load It has become way. パルス信号と第2パルス信号とは、所定量だけオーバーラップするようにして生成され、これにより、第1導電経路を通して負荷に対して電力が供給される。 Pulse signal and the second pulse signal is generated so as to overlap by a predetermined amount, thereby, power is supplied to the load through the first conductive path. 第1相補パルス信号と第2相補パルス信号とが、パルス信号と第2パルス信号とのそれぞれから生成されることにより、第1相補パルス信号と第2相補パルス信号とも、また、所定量だけオーバーラップするようにして生成され、これにより、第1導電経路とは交互的に第2 A first complementary pulse signal and a second complementary pulse signals, by being produced from each of the pulse signals and the second pulse signal, with the first complementary pulse signal and a second complementary pulse signals, also by a predetermined amount over It is generated so as to wrap, thereby, the first conductive path alternately to second
導電経路を通して負荷に対して電力が供給される。 Power to the load through the conductive path is provided.

【0013】また、パルス信号と第1相補パルス信号とは、約180°という位相差でもって生成され、第2パルス信号と第2相補パルス信号は、約180°という位相差でもって生成され、これにより、第1導電経路と第2導電経路との間の短絡の発生が防止されている。 Further, the pulse signal and the first complementary pulse signals are generated with a phase difference of about 180 °, the second pulse signal and the second complementary pulse signal is generated with a phase difference of about 180 °, Thus, occurrence of short circuit between the first conductive path and second conductive path is prevented.

【0014】第1実施形態において提供されるコンバータ回路に加えて、第2実施形態においては、第2パルス信号に接続されて、第3トランジスタが導通状態にスイッチングされているときにだけ第2駆動回路に対して第2パルス信号を供給するフリップフロップ回路が設けられる。 In addition to the converter circuit provided in the first embodiment, in the second embodiment, it is connected to the second pulse signal, only the second drive when the third transistor is switched to conducting state flip-flop circuit is provided for supplying a second pulse signal to the circuit. 加えて、第2実施形態は、一次側からの第1入力信号とフィードバック信号を使用した第2入力信号とを有した位相ロックループ(PLL)回路を具備している。 In addition, the second embodiment includes a phase locked loop (PLL) circuit having a second input signal using the first input signal and the feedback signal from the primary side. PLL回路は、第1入力と第2入力との間の位相差を比較し、この位相差に基づいてパルス信号のパルス幅を制御するためにパルス生成器に対して制御信号を送信する。 PLL circuit compares the phase difference between the first input and the second input, and transmits a control signal to the pulse generator to control the pulse width of the pulse signal based on the phase difference.

【0015】双方の実施形態において、好ましい回路は、フィードバック信号と参照信号とを比較して第1出力信号を生成するための第1比較器を有したフィードバック制御ループを備えている。 [0015] In both embodiments, the preferred circuit includes a feedback control loop having a first comparator for generating a first output signal is compared with the reference signal and the feedback signal. 第1出力信号と傾斜信号とを比較してこれら第1出力信号と傾斜信号との間の交差に基づいて第2出力信号を生成するための第2比較器が設けられている。 Second comparator for generating a second output signal based on the intersection between the ramp signal and these first output signal by comparing the ramp signal with the first output signal is provided. さらに、フィードバック回路は、好ましくは、フィードバック信号を受領してトリガー信号を生成するための電流検出回路と、第1比較器と第2比較器との間にスイッチ回路と、を備え、スイッチ回路は、トリガー信号を受領し、トリガー信号の値に基づいて、第1出力信号であるかあるいは所定最小信号であるかのいずれかを生成するものとされている。 Further, the feedback circuit is preferably provided with a current detection circuit for generating a trigger signal after receipt of a feedback signal, and a switching circuit between the first comparator and the second comparator, the switching circuit , receives a trigger signal, based on the value of the trigger signal, and is intended to generate either a or a predetermined minimum signal is first output signal. 参照信号は、例えば、負荷に対して供給されるべき望ましい電力を示すものとして手動で生成される信号とすることができる。 Reference signal, for example, be a manual signal generated as an indication of the desired power to be supplied to the load. 所定最小電圧信号は、スイッチに対して供給されるプログラム可能な最小電圧とすることができ、これにより、過電圧が負荷に対して印加されることがない。 Predetermined minimum voltage signal may be a programmable minimum voltage supplied to the switch, thereby, never overvoltage is applied to the load.

【0016】同様に、双方に実施形態においては、フィードバック信号を入力として受領しフィードバック信号の値に基づいてパルス生成器を制御する過電流保護回路を設けることができる。 [0016] Similarly, in the embodiment both can be provided an overcurrent protection circuit for controlling the pulse generator based on the value of the received feedback signal a feedback signal as an input. 負荷にかかる電圧信号と第1出力信号とを受領しこれら電圧信号と第1出力信号とを比較して負荷にかかる電圧信号の値に基づいてパルス生成器を制御する過電圧保護回路を設けることができる。 Receiving a voltage signal according to the load and the first output signal providing an overvoltage protection circuit for controlling the pulse generator based on the value of the voltage signal applied to the load by comparing with these voltage signals and a first output signal it can.

【0017】 [0017]

【発明の実施の形態】以下の詳細な説明においては、好ましい実施形態および好ましい使用方法を参照して説明を行うけれども、本発明がこれら好ましい実施形態および好ましい使用方法に限定されないものであることは、 In DETAILED DESCRIPTION OF THE INVENTION The following detailed description, although a description with reference to preferred embodiments and preferred methods of use, that the invention is not to be limited to these preferred embodiments and preferred methods of use ,
当業者であれば、理解されるであろう。 Those skilled in the art will appreciate. むしろ、本発明は、広い範囲を有したものであって、添付の請求範囲によって限定されるものである。 Rather, the present invention is one having a wide range, which is limited by the appended claims.

【0018】本発明の他の特徴点および利点は、添付図面を参照した以下の詳細な説明により、明瞭となるであろう。 [0018] Other features and advantages of the present invention, the following detailed description with reference to the accompanying drawings, will become apparent.

【0019】単なる例示であって本発明を制限するものではないけれども、以下の詳細な説明においては、本発明による回路の負荷として、CCFLパネルを参照して説明を行う。 [0019] While not intended to limit the merely illustrative and there the present invention, in the following detailed description, as the load of the circuit according to the present invention will be described with reference to CCFL panel. しかしながら、本発明は、1つまたは複数のCCFLの駆動に限定されるものではなく、特定の応用における特定の負荷に制限されることのない一般的な電力コンバータ回路および方法と見なされるべきである。 However, the present invention is not limited to the driving of one or more CCFL, it should be considered typical power converter circuit and method that is not limited to the specific load in the particular application .

【0020】概観すれば、本発明は、フィードバック信号とパルス信号とを使用して2対のスイッチのオン時間を調節することによって、負荷に対しての電力供給を制御するための回路を提供するものである。 [0020] If overview, the present invention is, by adjusting the on time of the two pairs of switches using a feedback signal and the pulse signal, provides a circuit for controlling the supply of power to the load it is intended. それぞれのオン時間どうしが互いにオーバーラップするようにして一方の対をなすスイッチのターンオンが制御されたときには、電力は、その一方の対をなすスイッチによって形成された導電経路を経由して、(変圧器を介して)負荷に対して供給される。 When the turn-on of switches, each on-time to each other forms one of the pair so as to overlap with each other is controlled, the power, via a conductive path formed by the switch and forming a one pair (transformer through the vessel) is supplied to the load. 同様に、それぞれのオン時間どうしが互いにオーバーラップするようにして他方の対をなすスイッチのターンオンが制御されたときには、電力は、 Similarly, when each of the on-time to each other is turned on the switch control which forms the other pair so as to overlap each other, power,
その他方の対をなすスイッチによって形成された導電経路を経由して、(変圧器を介して)負荷に対して供給される。 Via a conductive path formed by the switch forming the other side of the pair, it is supplied to the load (via a transformer). よって、選択的にスイッチをターンオンさせることによりまたスイッチどうしの間のオーバーラップを制御することにより、本発明においては、与えられた負荷に対して供給される電力を正確に制御することができる。 Thus, by controlling the overlap between the addition switch each other by turning on selectively switches, in the present invention, it is possible to accurately control the electrical power supplied to a given load. 加えて、本発明においては、回路の短絡や回路の開放が発生したときには負荷に対しての電力供給を遮断するための、過電流保護回路および過電圧保護回路が備えられている。 In addition, in the present invention, for blocking, over-current protection circuit and overvoltage protection circuits are provided with a power supply to the load when the opening of the short circuit and the circuit of the circuit occurs. さらに、ここで説明されるスイッチングの制御方式であると、負荷にかかわらず、変圧器構成の共鳴現象に無関係に単一の動作周波数でもって、回路が動作することができる。 Furthermore, if it is switching control method described herein, regardless of the load, with at independent single operating frequency resonance of the transformer arrangement, it is possible circuit operates. これらの特徴点につき、添付図面を参照して、以下において説明する。 Per these feature points, with reference to the accompanying drawings, it will be described below.

【0021】図2に示す回路図は、本発明による位相シフトタイプの全波ブリッジ型のゼロ電圧スイッチング式の電力コンバータの好ましい一実施形態を示している。 The circuit diagram shown in FIG. 2 shows a preferred embodiment of a zero-voltage switching power converter of the full bridge type of phase shift type according to the present invention.
本質的に、図2に示す回路は、電源(12)と、交互導通経路を形成する対角線状の複数の対をなすスイッチとして配置された複数のスイッチ(80)と、各スイッチを駆動するための回路(50)と、駆動回路(50)に対して矩形波パルスを供給する周波数掃引器(22) Essentially, the circuit shown in FIG. 2 includes a power supply (12), and a plurality of switches arranged as a switch forming a diagonal of a plurality of pairs of forming the alternating conduction paths (80), for driving the respective switches a circuit (50), the frequency sweep which supplies a square wave pulse to the drive circuit (50) (22)
と、変圧器(TX1)(変圧器(TX1)の一次側とキャパシタ(C1)とによって形成された共鳴タンク回路が付設されている)と、負荷と、を備えている。 When, and a transformer (TX1) (resonant tank circuit formed by the primary side and the capacitor (C1) of the transformer (TX1) is attached), the load and, a. 有利には、本発明は、さらに、複数のスイッチ対の少なくとも一方のオン時間を制御しこれにより負荷に対しての電力供給の制御を可能とする、オーバーラップフィードバック制御ループ(40)を備えている。 Advantageously, the present invention further controls at least one of the on-time of the plurality of switch pairs thereby enabling control of the power supply to the load, provided with overlapping feedback control loop (40) there.

【0022】電源(12)は、システムに対して適用されている。 [0022] Power (12) is applied to the system. まず最初に、バイアス/参照信号(30) First, the bias / reference signal first (30)
が、電源から制御回路のために(制御ループ(40)内における制御回路のために)生成される。 But (for the control circuit in the control loop (40)) for the control circuit from the power source is generated. 好ましくは、 Preferably,
周波数掃引器(22)が、最大周波数によって開始され所定速度および所定段数でもって下方に掃引するような(すなわち、パルス幅が可変とされた矩形波信号)50 Frequency sweep (22) is initiated by the maximum frequency with a predetermined speed and a predetermined number of stages, such as to sweep downward (i.e., square-wave signal pulse width is variable) 50
%という負荷比率サイクルパルス信号を生成する。 Generating a load ratio cycle pulse signal as%. 周波数掃引器(22)は、好ましくは、従来より公知の、プログラム可能な周波数発生器とされる。 Frequency sweep (22) are preferably conventionally known, a programmable frequency generator. (掃引器(2 (Sweeper (2
2)からの)パルス信号(90)は、B_ドライブ(スイッチ_Bを駆動するためのドライブ、すなわち、スイッチ_Bのゲートを制御するためのドライブ)に対して供給され、その後、A_ドライブに対して供給される。 2) from) the pulse signal (90), B_ drive (drive for driving the switch _B, namely, is supplied to the drive) for controlling the gate of the switch _B, then against A_ drive It is supplied.
A_ドライブは、相補的パルス信号(92)と傾斜信号(26)とを生成する。 A_ drive generates a complementary pulse signal (92) and the ramp signal (26). 後述のように、相補的パルス信号(92)は、パルス信号(90)とは位相が約180 As described below, complementary pulse signal (92), the phase is about 180 and the pulse signal (90)
°ずれたものであり、傾斜信号(26)は、パルス信号(90)とは位相が約90°ずれたものである。 It is intended deviated °, tilt signal (26), the pulse signal (90) in which phase is shifted about 90 °. 傾斜信号は、好ましくは、図に示すような鋸歯状の信号とされる。 Tilt signal is preferably a sawtooth signal as shown in FIG. 傾斜信号(26)は、比較器(28)において、誤差アンプ(32)からの出力信号(24)(ここでは、 Ramp signal (26), in a comparator (28), the error amplifier (32) output signals from (24) (here,
CMPと称される)と比較される。 It is compared with CMP called) and. これにより、信号(94)が生成される。 Accordingly, the signal (94) is generated. 比較器(28)からの出力信号(94)は、同様に、50%の負荷比率サイクルパルスであって、C_ドライブに対して供給される。 The output signal from the comparator (28) (94) Similarly, a 50% load ratio cycle pulse is supplied to C_ drive. これにより、スイッチ_Cのターンオンが開始され、スイッチB、C間のおよびスイッチA、D間のオーバーラップ量が決定される。 Thus, turn-on of the switch _C is started, the switch B, and the switch A between C, the amount of overlap between D are determined. 信号(94)の相補的な信号(位相が1 Complementary signal of the signal (94) (phase 1
80°ずれた信号)が、D_ドライブを介して、スイッチ_Dへと供給される。 80 ° shifted signal), via D_ drive, it is supplied to the switch _D. A_ドライブ〜D_ドライブがそれぞれスイッチ_A〜スイッチ_Dの制御ライン(すなわち、ゲート)に対して接続されていて、後述のようにして各スイッチの導通の制御が可能とされていることは、当業者であれば理解されるであろう。 A_ drive ~D_ drive each switch _A~ switch _D control line (i.e., gate) have been connected to, is that it is possible to to control the conduction of each switch as described below, those skilled in the art it will be appreciated if. スイッチB、 Switch B,
C間のおよびスイッチA、D間のオーバーラップ量を調節することによって、ランプ電流の制御が得られる。 C between the and switches A, by adjusting the amount of overlap between D, control of the lamp current. 言い換えれば、コンバータによって処理される電力量を決定するのは、複数の対をなすスイッチの導通状態におけるオーバーラップ量である。 In other words, to determine the amount of power processed by the converter is the overlap amount in the conducting state of the switch forming a plurality of pairs. よって、スイッチB、CおよびスイッチA、Dは、以降、互いにオーバーラップしているスイッチと称される。 Therefore, switches B, C and switch A, D is hereinafter referred to as the switch that overlap each other.

【0023】例示であって本発明を限定するものではないけれども、この実施形態においては、B_ドライブは、好ましくは、トーテムポール回路、一般的な低インピーダンスオペアンプ回路、または、エミッタフォロワ回路、から形成されている。 [0023] While not intended to be illustrative to limit the present invention, formed in this embodiment, B_ drive preferably totem pole circuit, common low impedance operational amplifier or an emitter-follower circuit from, It is. C_ドライブは、同様に構成されている。 C_ drive is configured similarly. A_ドライブとD_ドライブとが、直接的に接地されていないこと(すなわち、浮いている)により、これらドライブは、当業者には公知なような、ブートストラップ回路または他の高圧側駆動回路(ハイサイドドライブ回路)から形成されることが好ましい。 And A_ drive and D_ drives, that are not directly grounded (i.e., floating and) by, these drives, those skilled in the art is a like known bootstrap circuit or other high-voltage side drive circuit (high is preferably formed from the side drive circuit). 加えて、上述のように、A_ドライブとD_ドライブとは、B_ドライブとC_ドライブとのそれぞれから流れてくる信号を反転させる(すなわち、位相を反転させる)ようなインバータを備えている。 In addition, as described above, the A_ drive and D_ drive reverses the signal coming from each of the B_ drive and C_ drive (i.e., inverted to the phase) has a such an inverter.

【0024】高効率動作は、ゼロ電圧スイッチング技術により得られる。 The high efficiency operation is obtained by the zero voltage switching techniques. 4つのMOSFETs(スイッチ_A Four MOSFETs (switch _A
〜スイッチ_D)(80)は、それぞれの固有ダイオード(D1〜D4)が導通した後に、ターンオンされる。 ~ Switch _D) (80), after each unique diode (D1 to D4) is conducting, is turned on.
これにより、変圧器/キャパシタ(TX1/C1)構成におけるエネルギーの電流流通経路がもたらされ、したがって、各スイッチがターンオンする際にスイッチにわたっての電圧がゼロ電圧であることが確保される。 Thus, a transformer / capacitor (TX1 / C1) current distribution channel energy resulted in the configuration, therefore, that the voltage across the switch when the switch is turned on is zero voltage is ensured. このような制御方式においては、スイッチング損失が最小化され、高効率が維持される。 In this control scheme, switching loss is minimized, a high efficiency is maintained.

【0025】オーバーラップ型スイッチ(80)の好ましいスイッチング動作が、図3(a)〜図3(f)に示されている。 The preferred switching operation of the overlap-type switch (80) is shown in FIG. 3 (a) ~ FIG 3 (f). スイッチ_Cは、スイッチ_BおよびCの双方が導通した状態となってから所定期間後に、ターンオフされる。 Switch _C from a state in which both switches _B and C is conductive after a predetermined time period, are turned off. タンク(図2参照)内を流れる電流は、スイッチ_Cがターンオフされたこの時点では、スイッチ_D内のダイオード(D4)(図3(e))と、変圧器の一次側と、キャパシタ(C1)と、スイッチ_Bと、 Tank current through (see FIG. 2) in the at this point the switch _C is turned off, the diode in the switch _D (D4) and (FIG. 3 (e)), and primary side of the transformer, a capacitor (C1) and, a switch _B,
を通って流れる。 It flows through the. これにより、スイッチ_BおよびCが導通していた(図3(f))ときに供給されたエネルギーの結果として、キャパシタ(C1)と変圧器とにおいて、電圧および電流の共鳴が起こる。 Thus, as a result of the switch _B and C were conducted (FIG. 3 (f)) supplied energy when, in the a transformer capacitor (C1), the resonance voltage and current occur. 変圧器の一次側の電流方向が瞬時的に変化することがファラデー則を妨害することにより、この状況が起こる必要があることに注意されたい。 By the current direction of the primary side of the transformer is changed momentarily interferes with Faraday law, it should be noted that this situation needs to occur. よって、スイッチ_Cがターンオフする際には、電流は、ダイオード(D4)を通って流れなければならない。 Therefore, when the switch _C is turned off, the current must flow through the diode (D4). 同様に、スイッチ_Bがターンオフされ(図3(a))、電流は、スイッチ_Aがターンオンされる前にスイッチ_Aに関連したダイオード(D1)を流れる(図3(e))。 Similarly, the switch _B is turned off (FIG. 3 (a)), current flows through the diode (D1) associated with the switch _A before the switch _A is turned (FIG. 3 (e)). 同様に、スイッチ_Dがターンオフされ(図3(d))、電流は、この場合には、スイッチ_Aから、キャパシタ(C1)と、変圧器の一次側と、ダイオード(D3)と、を経由して流れる。 Similarly, the switch _D is turned off (FIG. 3 (d)), the current, in this case, the switch _A, via a capacitor (C1), the primary side of the transformer, a diode (D3), the flowing Te. ダイオード(D3)が導通された(図3(e))後に、スイッチ_Cがターンオンされる。 Diode (D3) is conducting after (FIG. 3 (e)), the switch _C is turned on. スイッチ_Aがターンオフされた後に、スイッチ_Bがターンオンされる。 After the switch _A is turned off, the switch _B is turned on. この場合、スイッチ_Bがターンオンするよりも先に、ダイオード(D2)が導通することができるようになっている。 In this case, before the switch _B is turned on, the diode (D2) is adapted to be able to conduct. 対角線状スイッチB,CおよびA,Dのターンオン時間のオーバーラップは、図3(f)に示すような、変圧器に対して供給されるべきエネルギーによって、決められることに注意されたい。 Diagonal switches B, C and A, the overlap of the turn-on time D is, as shown in FIG. 3 (f), the energy to be supplied to the transformer should be noted that determined.

【0026】この実施形態においては、図3(b)は、 [0026] In this embodiment, FIG. 3 (b),
傾斜信号(26)が、スイッチ_Aがターンオンされている時にのみ生成されることを、示している。 Ramp signal (26), that the switch _A is generated only when being turned on, is shown. したがって、傾斜信号(26)を生成するA_ドライブは、好ましくは、定電流生成回路(図示せず)を備えている。 Therefore, A_ drive for generating a ramp signal (26) preferably includes a constant current generating circuit (not shown). この定電流生成回路は、傾斜信号を生成し得るよう適切な時定数を有したキャパシタを備えている。 The constant current generation circuit includes a capacitor having a proper time constant as capable of producing the ramp signal. この目的のために、参照電流(図示せず)が使用されて、このキャパシタが充電される。 For this purpose, reference current (not shown) is used, the capacitor is charged. このキャパシタは、放電速度が充電速度を上回るようにして(例えば、トランジスタスイッチを介して)接地され、これにより、鋸歯状の傾斜信号(26)が生成される。 This capacitor discharge rate so as to exceed the charge rate (for example, via a transistor switch) is grounded, thereby, sawtooth ramp signal (26) is generated. 当然のことながら、上述のように、傾斜信号は、パルス信号(90)を集積することにより得ることができる。 Of course, as discussed above, the ramp signal can be obtained by integrating the pulse signal (90). よって、傾斜信号(26)は、 Therefore, the ramp signal (26),
積分回路(例えば、オペアンプおよびキャパシタ)を使用して形成することができる。 Integrator circuit (e.g., an operational amplifier and a capacitor) can be formed using.

【0027】点火期間においては、2つの対角線状スイッチの間のオーバーラップ(すなわち、スイッチA,D [0027] In the ignition period, the overlap between the two diagonal switch (i.e., switch A, D
間のオーバーラップ、および、スイッチB,C間のオーバーラップ)は、所定の最小のオーバーラップとされる。 Overlap between, and the switch B, the overlap between C) is a predetermined minimum overlap. このことは、入力側から、キャパシタ(C1)と変圧器とキャパシタ(C2,C3)とCCFL負荷とを含むタンク回路に対して、最小のエネルギーを与える。 This is from the input side, with respect to the tank circuit comprising a capacitor (C1) transformers and capacitors (C2, C3) and the CCFL load, gives the smallest energy. 負荷は、抵抗性負荷とすることも、容量性負荷とすることも、これらの混合型の負荷とすることも、可能であることに注意されたい。 Load, be a resistive load, nor be capacitive load, also be a mixture of these types of loads, it should be noted that it is possible. 駆動周波数は、所定の最大周波数から開始され、タンク回路と、変圧器の二次側によって反射された等価回路と、の共鳴周波数へと近づく。 The driving frequency is started from a predetermined maximum frequency, it approaches a tank circuit, an equivalent circuit that is reflected by the secondary side of the transformer, to the resonance frequency. エネルギーの大部分は、CCFLが接続されている負荷へと供給される。 Most of the energy is supplied to the load CCFL is connected. 点火前には高インピーダンス特性であることにより、CCFLは、一次側へと供給されるエネルギーから高電圧を受ける。 By before ignition is high impedance characteristic, CCFL receives a high voltage from the energy supplied to the primary side. この電圧は、CCFLを点火させるには十分に大きなものである。 This voltage is large enough to ignite the CCFL. CCFLのインピーダンスは、通常動作値(例えば、約100KΩ〜130K Impedance of the CCFL, the normal operating value (e.g., about 100KΩ~130K
Ω)へと減少する。 Reduced to Ω). 最小オーバーラップ動作に基づいて一次側に対して供給されたエネルギーでは、CCFLの定常状態動作を維持するには、もはや十分ではない。 The energy supplied to the primary side based on the minimum overlap operation, to maintain the steady state operation of the CCFL is no longer sufficient. 誤差アンプ(26)からの出力が、オーバーラップを増大させるように、その機能を開始する。 The output from the error amplifier (26), so that increase the overlap, to start its function. この場合、オーバーラップ量を決定するのは、誤差アンプからの出力レベルである。 In this case, to determine the amount of overlap is the output level from the error amplifier. 例えば、次のようなものである。 For example, it is as follows.

【0028】図3(b)および図3(c)、および、図2のフィードバックループ(40)に示すように、傾斜信号(26)(A_ドライブによって生成される)がC [0028] FIG. 3 (b) and FIG. 3 (c), the and, as shown in the feedback loop (40) 2, ramp signal (26) (produced by A_ drive) C
MP信号(24)(誤差アンプ(32)によって生成される)の値と等しくなったことが、比較器(28)によって確認されたときに、スイッチ_Cがターンオンされることに注意することは、重要である。 MP signal (24) that is equal to the value of (generated by the error amplifier (32)), when it is confirmed by the comparator (28), to note that the switch _C is turned on, is important. このことは、図3(b)における交差ポイント(36)として示されている。 This is shown as the intersection point (36) in FIG. 3 (b). 回路の短絡を避けるために、スイッチA,BおよびC,Dは、決して同時にオン状態となってはいけない。 To avoid short circuits, the switches A, B and C, D is Never a simultaneous ON state. CMPレベルを制御することにより、スイッチA, By controlling the CMP level, the switches A,
DおよびB,C間のオーバーラップ時間が、変圧器に対して供給されるエネルギーを制御する。 D and B, overlap time between C, and controls the energy supplied to the transformer. 変圧器に対して供給されるエネルギーを調節するために(そして、これにより、CCFL負荷に対して供給されるエネルギーを調節するために)、誤差アンプからの出力であるCMP To adjust the energy supplied to the transformer (and, thereby, to adjust the energy supplied to the CCFL load), which is output from the error amplifier CMP
(24)を制御することによって、スイッチC,Dが、 By controlling (24), the switch C, D is,
スイッチA,Bに対して時間的にシフトされる。 Switch A, it is temporally shifted with respect to B. タイミングチャートから理解されるように、比較器(28)の出力からスイッチCおよびD内への駆動パルスが、CM As it will be understood from the timing chart, driving pulses from the output of the comparator (28) to switches C and the D is, CM
Pレベルを増大させることによって右側へとシフトされたときには、スイッチA,CおよびB,D間のオーバーラップが増大し、これにより、変圧器に対して供給されるエネルギーが増大する。 When it is shifted to the right by increasing the P level, switches A, C and B, overlap between D increases, thereby, the energy to be supplied is increased with respect to the transformer. 実際には、これは、ランプの高電流動作に対応する。 In practice, this corresponds to a high current operation of the lamp. 逆に、(CMP信号を減少させることによって)スイッチCおよびDの駆動パルスを左側へとシフトさせることにより、供給されるエネルギーは、減少する。 Conversely, by shifting to the left the drive pulse of the switches C and D (by decreasing the CMP signal), the energy supplied is decreased.

【0029】この目的のために、誤差アンプ(32) [0029] For this purpose, the error amplifier (32)
は、フィードバック信号(FB)と参照電圧(REF) The feedback signal (FB) and a reference voltage (REF)
とを比較する。 To compare the door. FBは、検出抵抗(R S ) による電流値の測定結果である。 FB is a measurement result of the current value by the detecting resistor (R S). この場合、測定電流値は、負荷(2 In this case, the measured current value, the load (2
0)を流れる全電流を表している。 It represents the total current flowing through the 0). REFは、所望の負荷状態を表す信号であり、例えば、負荷を流れる所望電流値である。 REF is a signal representing a desired load condition, for example, the desired value of the current flowing through the load. 通常動作時には、REF=FBである。 During normal operation, a REF = FB. しかしながら、負荷状態が意図的にずらされたときには、 However, when the load condition is intentionally shifted the
例えば、LCDパネルディスプレイに付随した調光スイッチによって負荷状態が意図的にずらされたときには、 For example, when the load condition is intentionally shifted by dimmer switch accompanying the LCD panel display,
REFの値が、それに伴って増大または減少することとなる。 The value of REF is, so that the increase or decrease accordingly. そのため、比較された値により、CMPが生成される。 Therefore, the comparison value, CMP is generated. CMPの値は、負荷状態および/または意図的バイアスの反映であり、REFとFBとの間の差(すなわち、REF−FB)として求められる。 The value of CMP is a reflection of the load state and / or intentional bias, the difference between the REF and FB (i.e., REF-FB) obtained as.

【0030】負荷および回路を、負荷のところにおける開放(例えば、通常動作時におけるCCFLランプ開放条件)から保護するために、FB信号は、また、好ましくは、検出電流比較器(42)のところにおいて、参照値(この参照値は図示されていないものであって、上述のREF信号とは別のものである)と比較される。 The load and the circuit open in the place of the load (e.g., CCFL lamp open condition during normal operation) in order to protect from, FB signal, Preferably, in place of the detected current comparator (42) , the reference value (this reference value is a one, not shown, from the above-described REF signal in which something else) is compared to. 検出電流比較器(42)からの出力は、後述のように、スイッチ(38)の状態を決定する。 The output from the detector current comparator (42), as described below, to determine the state of the switch (38). この場合の参照値は、 Reference value in this case,
プログラム可能なものとすることができ、および/または、使用者によって設定可能なものとすることができ、 Can be a programmable one, and / or can be made settable by the user,
好ましくは、システムに許容された最小電流または最大電流(例えば、特にCCFL負荷といったような個々の部材に対して見積もられるようなもの)を反映したものとされる。 Preferably, it is a reflection of the minimum current or the maximum current allowed for the system (e.g., especially as such is estimated for each of the members such as CCFL load). フィードバック信号(FB)および参照信号の値が許容範囲内であれば(通常動作)、電流検出比較器の出力は、1(あるいは、HIGH)とされる。 Within value tolerance of feedback signal (FB) and a reference signal (normal operation), the output of the current detector comparator is a 1 (or, HIGH). これにより、CMPは、スイッチ(38)を通過することができ、回路は、上述のようにして動作し、負荷に対して電力を供給する。 Thus, CMP is able to pass through the switch (38), the circuit operates as described above, supplies power to the load. しかしながら、フィードバック信号(FB)および参照信号の値が許容範囲を超えている場合(回路開放状態、または、回路短絡状態)には、電流検出比較器の出力は、0(あるいは、LOW)とされ、 However, if the value of the feedback signal (FB) and the reference signal exceeds the allowable range (open circuit state or a short circuit state), the output of the current detector comparator is zero (or, LOW) ,
CMP信号は、スイッチ(38)を通過することを禁止される(当然のことながら、スイッチがLOW状態をトリガーするというように、逆もまた成立する)。 CMP signal of which is prohibited from passing through the switch (38) (of course, and so the switch triggers a LOW state, the reverse is also true). この場合には、検出電流比較器が、R Sを流れる電流が許容値であることを示すまでは、スイッチ(38)によって最小電圧Vmin(図示せず)が供給され、比較器(2 In this case, the detection current comparator, until indicates that current flowing through the R S is the allowable value, (not shown) the minimum voltage Vmin by the switch (38) is supplied, the comparator (2
8)に対して供給される。 Is supplied to the 8). したがって、スイッチ(3 Accordingly, the switch (3
8)は、検出電流出力がゼロである場合にはVminを選択するような、適切なプログラム可能なセレクタを備えている。 8), when the detection current output is zero so as to select a Vmin, and a suitable programmable selector. 再度図3(b)を参照すると、この操作の効果は、CMP DC値を、公称値または最小値へと下げること(すなわち、CMP=Vmin)である。 Referring again to FIG. 3 (b), the effect of this operation, a CMP DC value, it is possible to reduce to a nominal value or a minimum value (i.e., CMP = Vmin). これにより、変圧器(TX1)に高電圧条件が発生することがない。 Thus, the high voltage condition does not occur in the transformer (TX1). よって、交差ポイント36は、左側へとシフトし、これにより、相補的スイッチどうしの間のオーバーラップ量が減少する(交差ポイント(36)においてスイッチ_Cがターンオンされることを思い起こされたい)。 Therefore, the intersection point 36 is shifted to the left, thereby, (Recall that switch _C is turned at the intersection point (36)) the amount of overlap between each other complementary switch is reduced. 同様に、検出電流比較器(42)は、周波数発生器(22)に対しても接続されており、検出電流周波数が0(あるいは、回路開放状態を示す何らかの他の予設定値)であるときには、周波数発生器(22)をターンオフする。 Similarly, the detection current comparator (42) is connected also to the frequency generator (22), when the detected current frequency is 0 (or some other preset value indicating the open-circuit state) , it turns off the frequency generator (22). CMPは、保護回路(62)内に供給される。 CMP is supplied to the protection circuit (62) within. これは、動作時にCCFLが取り外されたとき(回路開放状態)に、周波数掃引器(22)をターンオフさせるためである。 This is when the CCFL is removed during operation (open circuit condition), in order to turn off the frequency sweeper (22).

【0031】回路を、過電圧状況から保護するために、 [0031] The circuit, in order to protect from over-voltage condition,
この実施形態においては、好ましくは、保護回路(6 In this embodiment, preferably, the protection circuit (6
0)が設けられている。 0) is provided. 保護回路(60)の動作について、以下説明する(検出電流比較器(42)を使用しての過電流保護については、上述の通りである)。 Protection circuit for operation of the (60), will be described (for overcurrent protection by using the detected current comparator (42), are as described above). 保護回路(60)は、CMP信号と、負荷(20)から得られる電圧信号(66)と、を比較するための保護用比較器(62)を備えている。 Protection circuit (60) includes a CMP signal, the load (20) a voltage signal obtained from (66), protective comparator for comparing (62). 好ましくは、電圧信号は、図2 Preferably, the voltage signal, Figure 2
に示すように、電圧分配器C2およびC3(すなわち、 As shown in the voltage divider C2 and C3 (i.e.,
負荷(20)に対して並列に接続された電圧分配器)から得られる。 Obtained from the load voltage divider connected in parallel to (20)). ランプ開放状態においては、OVP信号(66)がしきい値に到達するまでは、周波数掃引器は、掃引を続ける。 In lamps open until OVP signal (66) reaches the threshold, the frequency sweeper continues sweeping. OVP信号(66)は、変圧器(T OVP signal (66), a transformer (T
X1)の出力電圧を検出するために、キャパシタ型分配器C2およびC3の出力から採取される。 In order to detect the output voltage of X1), it is taken from the output of the capacitor-type distributor C2 and C3. 解析を単純化するために、これらキャパシタは、また、等価負荷キャパシタンスのランプキャパシタを表す。 To simplify the analysis, these capacitors are also representative of the ramp capacitor of the equivalent load capacitance. しきい値は、参照値であって、回路は、変圧器の二次側電圧が、変圧器の評価電圧よりも小さいものの最小臨界電圧(例えば、 Threshold is a reference value, the circuit, the secondary side voltage of the transformer, the minimum threshold voltage of smaller than rated voltage of a transformer (e.g.,
LCDパネルによって要求されるような最小臨界電圧) Minimum threshold voltage as required by the LCD panel)
よりは大きなものとなるように、構成されている。 As becomes larger than is configured. OV OV
Pがしきい値を超えたときには、周波数掃引器は、周波数の掃引を停止する。 When P exceeds the threshold value, the frequency sweeper stops the frequency sweep. 一方、検出電流比較器(42) On the other hand, the detected current comparator (42)
は、検出用抵抗(R S )にわたっての信号を検出しない。 It does not detect a signal across sense resistor (R S). したがって、スイッチブロック(38)の出力をなす信号(24)は、最小値にセットされ、スイッチA, Therefore, signals forming the output of the switch block (38) (24) is set to the minimum value, the switch A,
CおよびB,D間のオーバーラップ量が最小となる。 C and B, the amount of overlap between D becomes minimum. 好ましくは、OVPがしきい値を超えた時点から、タイマー(64)が起動され、これにより、一時停止シーケンスが開始される。 Preferably, from the time the OVP exceeds the threshold, the timer (64) is activated, thereby, pause sequence is initiated. 一時停止の継続時間は、好ましくは、 The duration of the pause, preferably,
負荷(例えば、LCDパネル付きのCCFLs)の要求に応じて決められる。 Load (eg, LCD panel with a CCFLs) are determined in response to a request. しかしながら、一時停止の継続時間は、いくつかのプログラム可能な値にセットすることもできる。 However, the duration of the pause can be set to some programmable value. 一次停止の後には、駆動パルスが禁止され、 After the pause, the driving pulse is prohibited,
これにより、コンバータ回路からの出力は、安全動作となる。 Thus, the output from the converter circuit is a safe operation. つまり、回路(60)は、ランプの点火には十分な電圧をもたらすものの、ランプがコンバータに対して接続されていないときには、所定期間の後に、停止することとなる。 In other words, the circuit (60), while providing sufficient voltage to the ignition of the lamp, when the lamp is not connected to the converter, after a predetermined time period, so that the stop. このため、不用意な高電圧を出力することが防止される。 Therefore, it is possible to prevent the output inadvertent high voltage. 点火しなかったランプがランプ開放状態と同様の振舞いを示すことのために、このような一時停止継続時間が必要である。 For the ignition and not lamp exhibits a similar behavior and lamp open state, it is necessary such pause duration.

【0032】図4および図5(a)〜図5(f)は、本発明によるDC/ACコンバータ回路の他の好ましい実施形態を示している。 FIG. 4 and FIG. 5 (a) ~ FIG 5 (f) shows another preferred embodiment of the DC / AC converter circuit according to the present invention. この実施形態においては、回路は、図2および図3(a)〜図3(f)に関して説明したのと同様に動作する。 In this embodiment, the circuit operates in the same manner as described with respect to FIG. 2 and FIG. 3 (a) ~ FIG 3 (f). しかしながら、この実施形態は、さらに、周波数掃引器(22)を制御するための位相ロックループ回路(PLL)(70)と、C_ドライブ内への信号入力のタイミングをとるためのフリップフロップ回路(72)と、を備えている。 However, this embodiment further includes a phase lock loop circuit for controlling the frequency sweeper to (22) (PLL) (70), flip-flop circuits for timing the signal input to C_ the drive (72 ), and it is equipped with a. タイミングチャートから理解されるように、スイッチCおよびDの50 As it will be understood from the timing chart, 50 of the switch C and D
%駆動パルスが、CMPレベルを増大させることによって右側へとシフトされたときには、スイッチA,CおよびB,D間のオーバーラップが増大し、これにより、変圧器に対して供給されるエネルギーが増大する。 % Drive pulse, when it is shifted to the right by increasing the CMP level, switches A, C and B, overlap between D increases, thereby increasing the energy supplied to the transformer to. 実際には、これは、ランプの高電流動作に対応する(例えば上述のようにREF電圧を手動で増大させることによって、必要とされる)。 In practice, this corresponds to a high current operation of the lamp (by increasing the REF voltage manually as for example described above, is required). 逆に、(CMP信号を減少させることによって)スイッチCおよびDの駆動パルスを左側へとシフトさせることにより、供給されるエネルギーは、減少する。 Conversely, by shifting to the left the drive pulse of the switches C and D (by decreasing the CMP signal), the energy supplied is decreased. 位相ロックループ回路(70)は、図4 Phase-locked loop circuit (70), 4
に示すように、通常動作時における、(R Sによる)フィードバック電流と、(TX1/C1による)タンク電流と、の間の位相関係を維持する。 As shown in, in the normal operation (according to R S) to maintain a feedback current, and (by TX1 / C1) tank circuit, the phase relationship between the. PLL回路(70) PLL circuit (70)
は、好ましくは、タンク回路(C1およびTX1の一次側)信号(98)とR Sからの信号(上述のFB信号) Preferably, the tank circuit (primary side of C1 and TX1) signal (98) and the signal from R S (FB signal described above)
とを入力信号として備えている。 And a preparative as an input signal. CCFLが点火されてCCFL内の電流がR Sによって検出された後には、P CCFL is ignited after the current in CCFL is detected by R S is, P
LL回路(70)が起動されて、ランプ電流と、一次共鳴タンク(C1および変圧器一次側)内の電流と、の間の位相関係がロックされる。 LL circuit (70) is activated, the lamp current, the current in the primary resonant tank (C1 and transformer primary) within the phase relationship between locked. つまり、PLLは、例えば温度効果やコンバータとLCDパネルとの間のワイヤのような機械的構成要素やランプとLCDパネルの金属シャシーとの間の距離といったようなキャパシタンスやインダクタンスに影響をもたらすすべての浮遊因子に関して、周波数掃引器(22)の周波数を調節することができる。 That, PLL is all leading to affect the capacitance and inductance, such as the distance between the mechanical components and the lamp and the LCD panel of the metal chassis, such as a wire between the example temperature effects or converter and the LCD panel respect floating factor, it is possible to adjust the frequency of the frequency sweep (22). 好ましくは、システムは、共鳴タンク回路と、R Preferably, the system includes a resonant tank circuit, R
Sを通る電流(負荷電流)と、の間の位相差を、180 Current through the S and (load current), the phase difference between the 180
°に維持する。 ° to maintain. よって、特定の負荷条件にもまた共鳴タンク回路の動作周波数にも無関係に、システムは、最適の動作ポイントを見出す。 Thus, regardless to the operating frequency of the also resonant tank circuit to a specific load conditions, the system finds the operating point optimal.

【0033】図4の回路構成におけるフィードバックループの動作は、図2に関して上述したものと同様である。 The operation of the feedback loop in the circuit configuration of FIG. 4 are the same as those described above with respect to FIG. しかしながら、図5(b)に示すように、この実施形態においては、C_ドライブへの信号出力開始のタイミングを、フリップフロップ(72)によって制御する。 However, as shown in FIG. 5 (b), in this embodiment, the timing of the signal output start to C_ drive, controlled by a flip-flop (72). 例えば、通常動作時には、誤差アンプ(32)からの出力は、スイッチブロック(38)(上述)を通して制御され、結果的に信号(24)として与えられる。 For example, during normal operation, the output from the error amplifier (32) is controlled through the switch block (38) (described above) is given as a result, the signal (24). スイッチA,CおよびB,D間のオーバーラップ量は、比較器(28)とフリップフロップ(72)とを通して制御される。 Switch A, C and B, the amount of overlap between D is controlled through a comparator (28) and a flip-flop (72). フリップフロップ(72)は、スイッチCおよびDを駆動する(D_ドライブが、C_ドライブとは相補的な信号を生成することを思い起こされたい)。 Flip-flop (72) drives the switch C and D (D_ drive, the C_ drive Recall that generates a complementary signal). これにより、CCFL(パネル)負荷に対しての定常動作がもたらされる。 Thus, the steady operation of the relative CCFL (panel) load is provided. 通常動作時にCCFL(パネル)が取り外されてしまったような場合には、CMPが誤差アンプの出力のレール(基準)を引き上げて、即座に保護回路を起動する。 If such CCFL (panel) has had removed during normal operation, CMP is pulling the rail (reference) of the output of the error amplifier, and activates the protection circuit immediately. この機能は、点火期間には、禁止されるようになっている。 This feature, the ignition period, is adapted to be inhibited.

【0034】図5(a)〜図5(f)に示すように、この実施形態においては、C_ドライブおよびD_ドライブを通してのスイッチCおよびDのトリガーは、フリップフロップ回路(72)の結果として交互的なものである。 As shown in FIG. 5 (a) ~ FIG 5 (f), in this embodiment, the trigger switch C and D through C_ drive and D_ drives, alternating as a result of the flip-flop circuit (72) it is ones. 図5(b)に示すように、フリップフロップは、順次的にトリガーを行う。 As shown in FIG. 5 (b), flip-flop, sequentially performs a trigger. このため、C_ドライブを起動する(そして、順次的に、D_ドライブを起動する)。 Therefore, to start the C_ drive (Then, sequentially activates the D_ drive).
それ以外の動作態様については、図3(a)〜図3 For other aspects of operation, FIG. 3 (a) ~ FIG. 3
(f)を参照して上述したのと同じく動作する。 (F) with reference to the operating similarly to that described above.

【0035】さて、図6〜図11には、図2または4の出力回路の実行結果が示されている。 [0035] Now, in FIGS. 6 to 11 the execution result of the output circuit of FIG. 2 or 4 is shown. 例えば、図6は、 For example, FIG. 6,
21Vという入力に対して、周波数掃引器を75.7K With respect to the input of 21V, 75.7K the frequency sweeper
Hz(0.5μsというオーバーラップ)としたときに、出力が16.7KVp−pとなることを示している。 Hz is taken as (overlap of 0.5 .mu.s), it shows that the output is 16.7KVp-p. この電圧は、CCFLの点火に3300Vp−pが必要な場合には、CCFLのターンオンには不十分なものである。 This voltage, when the ignition of the CCFL 3300Vp-p is needed, is insufficient to turn on the CCFL. 周波数が68KHzくらいにまで減少したときには、最小のオーバーラップが、出力において約3. When the frequency is decreased to about 68KHz, the minimum overlap, approximately at the output 3.
9KVp−pを生成する。 To generate a 9KVp-p. これは、CCFLの点火には十分なものである。 This is sufficient for ignition of CCFL. この様子は、図7に示されている。 This is illustrated in Figure 7.
この周波数においては、オーバーラップが1.5μsへと増大し、約1.9KVp−pという出力がもたらされ、130KΩのインピーダンスのランプを駆動する。 In this frequency, the overlap is increased to 1.5 s, which results in an output of approximately 1.9KVp-p, drives the lamp impedance 130Keiomega.
この様子は、図8に示されている。 This is illustrated in Figure 8. 他の例として、図9 As another example, FIG. 9
は、入力電圧が7Vとされている場合の動作を示している。 Shows the operation when the input voltage is a 7V. 71.4KHzにおいては、出力は、ランプの点火前において750Vp−pである。 In 71.4KHz, output is 750Vp-p before ignition of the lamp. 周波数が減少すると、ランプが点火するまで、出力電圧が増大する。 As the frequency decreases, until the lamp ignites, the output voltage increases. 図1 Figure 1
0は、65.8KHzにおいて、出力が3500Vp− 0, at 65.8KHz, output is 3500Vp-
pとなることを示している。 It is shown that the p. CCFL回路の制御は、点火後の130KΩというインピーダンスを支持し得るようにして、オーバーラップを制御することによって得られる。 Control of CCFL circuit, and adapted to support the impedance of 130KΩ after ignition, obtained by controlling the overlap. 660Vrmsというランプに対しては、CCF For the lamp that 660Vrms, CCF
Lにわたっての電圧は、1.9KVp−pである。 Voltage across L is 1.9KVp-p. この様子は、図11に示されている。 This is illustrated in Figure 11. 図示していないけれども、図4の回路の実行結果も、同様の振舞いとなる。 Although not shown, also the execution result of the circuit of FIG. 4, a similar behavior.

【0036】第1実施形態と第2実施形態との間の相違点(すなわち、図4におけるフリップフロップとPLL The differences between the first embodiment and the second embodiment (i.e., flip-flops and PLL in FIG. 4
との有無)は、図6〜図11に示すような動作パラメータ全体に対しては、影響をもたらさない。 The presence or absence of a), relative to the overall operating parameters, such as shown in FIGS. 6 to 11, does not result in influence. しかしながら、PLLの追加は、回路内において発生する望ましくないインピーダンスを解消するためのものであり、図2 However, additional PLL is for eliminating undesirable impedance occurring in the circuit, Figure 2
に示す回路に対しても追加することができる。 It can also be added to the circuit shown in. また、フリップフロップを追加することにより、上述のように、 Further, by adding a flip-flop, as mentioned above,
定電流回路を省略することができる。 It can be omitted the constant current circuit.

【0037】よって、上述の目的および目標を満たすような、高効率の適応型DC/ACコンバータ回路がもたらされることは、明らかである。 [0037] Therefore, to satisfy the aims and objectives described above, the adaptive DC / AC converter circuit with high efficiency is provided, it is clear. 変更を加え得ることは、当業者には明瞭であろう。 It will be clear to those skilled in the art that changes may be made. 例えば、本発明においては、スイッチングのためにMOSFETsを使用することを記載しているけれども、当業者であれば、BJTトランジスタを使用するように、あるいは、MOSFET For example, in the present invention, although describes the use of MOSFETs for switching, one skilled in the art to use a BJT transistor, or, MOSFET
sやBJTsといったような任意のタイプのトランジスタを組み合わせて使用するように、回路全体を組み直し得ることは、認識されるであろう。 To be used in conjunction with any type of transistor, such as s and BJTs, it is obtained reassemble the entire circuit will be appreciated. 他の変更も可能である。 Other changes are also possible. 例えば、B_ドライブおよびD_ドライブに関連したドライブ回路は、通常のコレクタタイプの回路を備えることができる。 For example, the drive circuitry associated with B_ drives and D_ drive may comprise conventional circuitry of the collector type. というのは、関連するトランジスタが接地されていて、そのため、浮いていないからである。 Since, in relevant transistor is grounded, therefore, since no floating.
ここに記載されたPLL回路は、好ましくは、当業者には公知の一般的なPLL回路(70)であり、上述のようにして入力信号を受領しさらに制御信号を生成し得るように適切に変更することができる。 PLL circuit described herein, preferably, known to those skilled in the art of a general PLL circuit (70), suitably so as to generate a further control signal receives the input signal as described above it can be changed. パルス発生器(2 Pulse generator (2
2)は、好ましくは、当業者には周知なように、パルス幅変調回路(PWM)、または、周波数幅変調回路(F 2) is preferably, as is well known to those skilled in the art, the pulse width modulation circuit (PWM), or the frequency width modulation circuit (F
WM)、または、これらの双方である。 WM), or a both. 同様に、保護回路(62)およびタイマーは、公知の回路から構成することができ、上述のようにして動作するように適切に変更することができる。 Similarly, the protection circuit (62) and a timer may be constituted from known circuits, it can be appropriately modified to operate as described above. 他の回路の変更も当業者には、明瞭であろう。 Changing the other circuits to those skilled in the art will be apparent. そのようなすべての変更は、添付の請求範囲によって規定される本発明の精神および範囲内に属するものである。 All such modifications are intended to fall within the spirit and scope of the invention as defined by the appended claims.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 従来技術によるDC/ACコンバータ回路を示す図である。 1 is a diagram illustrating a DC / AC converter circuit according to the prior art.

【図2】 本発明によるDC/ACコンバータ回路の好ましい一実施形態を示す図である。 It shows a preferred embodiment of the DC / AC converter circuit according to the invention, FIG.

【図3】 図3(a)〜図3(f)は、図2の回路におけるタイミングの例を示す図である。 [3] FIG. 3 (a) ~ FIG. 3 (f) is a diagram showing an example of the timing in the circuit of FIG.

【図4】 本発明によるDC/ACコンバータ回路の他の好ましい実施形態を示す図である。 Is a diagram showing another preferred embodiment of the DC / AC converter circuit according to the present invention; FIG.

【図5】 図5(a)〜図5(f)は、図4の回路におけるタイミングの例を示す図である。 [5] FIG. 5 (a) ~ FIG 5 (f) are diagrams showing an example of the timing in the circuit of FIG.

【図6】 図2および図4に示す回路の実行結果を示す図である。 6 is a diagram showing the execution result of the circuit shown in FIGS.

【図7】 図2および図4に示す回路の実行結果を示す図である。 7 is a diagram showing the execution result of the circuit shown in FIGS.

【図8】 図2および図4に示す回路の実行結果を示す図である。 8 is a diagram showing the execution result of the circuit shown in FIGS.

【図9】 図2および図4に示す回路の実行結果を示す図である。 9 is a diagram showing the execution result of the circuit shown in FIGS.

【図10】 図2および図4に示す回路の実行結果を示す図である。 10 is a diagram showing the execution result of the circuit shown in FIGS.

【図11】 図2および図4に示す回路の実行結果を示す図である。 11 is a diagram showing the execution result of the circuit shown in FIGS.

【符号の説明】 DESCRIPTION OF SYMBOLS

12 電源 20 負荷 22 周波数掃引器 26 傾斜信号 28 比較器 38 スイッチブロック 40 制御ループ 42 検出電流比較器 50 駆動回路 60 保護回路 62 保護用比較器 64 タイマー 70 位相ロックループ回路(PLL回路) 72 フリップフロップ回路 80 スイッチ 90 パルス信号 92 相補的パルス信号 TX1 変圧器 12 power supply 20 load 22 frequency sweeper 26 gradient signal 28 comparator 38 switches blocks 40 control loop 42 detects the current comparator 50 driving circuit 60 the protection circuit 62 for protecting comparator 64 Timer 70 phase-locked loop circuit (PLL circuit) 72 flip flops circuit 80 switch 90 the pulse signal 92 complementary pulse signal TX1 transformer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユン−リン・リン アメリカ合衆国・94303・カリフォルニ ア・パロ・アルト・インディアン・ドライ ヴ・2518 Fターム(参考) 3K072 AA19 BC03 BC07 DD04 DE02 DE04 DE06 EA02 EA06 EB01 EB05 EB07 GA03 GB18 GC04 HA06 5H007 AA06 BB03 CA02 CB04 CB05 CB09 CC32 DB01 DC02 EA03 FA01 FA03 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Yun - phosphorus and phosphorus United States, 94303, California, Palo Alto Indian dry Vu · 2518 F-term (reference) 3K072 AA19 BC03 BC07 DD04 DE02 DE04 DE06 EA02 EA06 EB01 EB05 EB07 GA03 GB18 GC04 HA06 5H007 AA06 BB03 CA02 CB04 CB05 CB09 CC32 DB01 DC02 EA03 FA01 FA03

Claims (42)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 負荷に対して制御しつつ電力を伝達するためのDC/ACコンバータ回路であって、 入力電圧源と;該電圧源に対して選択的に接続される第1組をなす互いにオーバーラップする複数のスイッチおよび第2組をなす互いにオーバーラップする複数のスイッチであって、この場合、第1組をなす複数のスイッチが第1導電経路を形成し、第2組をなす複数のスイッチが第2導電経路を形成するものとされている、第1組をなす互いにオーバーラップする複数のスイッチおよび第2組をなす互いにオーバーラップする複数のスイッチと;パルス信号を生成するためのパルス発生器と;前記パルス信号を受領するとともに、前記第1組および前記第2組をなす複数のスイッチの導電状態を制御するための駆動回路と;一次側と二次側 1. A DC / AC converter circuit for transferring electrical power while controlling the load, the input voltage source; together form a first set being selectively connected to said voltage source a plurality of switches that overlap each other form a plurality of switches and a second set of overlapping, in this case, a plurality of switches forming the first set to form a first conductive path of the plurality forming a second set pulses for generating a pulse signal; switch multiple switches and overlapping each other forming a plurality of switches and a second set of overlapping form is intended to form a second conductive path, the first set a generator; while receiving the pulse signal, said first set and said second driving circuit for controlling the conductive states of a plurality of switches forming two pairs and; primary side and the secondary side を有しているとともに、前記一次側に、前記第1導電経路と前記第2導電経路とを交互的に経由することによって前記電圧源が選択的に接続されるようになっている、変圧器と;該変圧器の前記二次側に接続された負荷と;該負荷と前記駆動回路との間に配置され、前記負荷に対して供給される電力を表すフィードバック信号を供給するための、フィードバックループ回路と;を具備してなり、 前記駆動回路は、前記第1組および前記第2組をなす複数のスイッチの導電状態を交互的に切り換えて、前記第1組内の複数のスイッチどうしの間のオーバーラップ時間を制御するとともに、前記第2組内の複数のスイッチどうしの間のオーバーラップ時間を制御し、これにより、前記フィードバック信号および前記パルス信号に少なくとも部分 Together have, the primary side, so that the voltage source is selectively connected by way of said first conductive path and said second conductive path alternately to the transformer When; the transformer of the secondary load connected and the side; is positioned between the load and the drive circuit, for supplying a feedback signal representative of the power supplied to the load, feedback a loop circuit; it comprises a said drive circuit, the conducting states of the plurality of switches constituting the first set and the second set are switched alternately, a plurality of switches each other of the first set in controls the overlap time between controls the overlap time between each other a plurality of switches of the second set in which the, at least in part on the feedback signal and the pulse signal に基づいて、前記電圧源と前記一次側とを接続するようになっていることを特徴とする回路。 Circuit which is characterized in that it is adapted to connect the primary side of the voltage source based on.
  2. 【請求項2】 請求項1記載の回路において、 前記入力電圧源が、DC電圧源であることを特徴とする回路。 The circuit of claim 2 according to claim 1, wherein the input voltage source, characterized in that it is a DC voltage source circuit.
  3. 【請求項3】 請求項1記載の回路において、 前記駆動回路が、前記パルス信号とは相補的な第1相補パルス信号と;傾斜信号と;を生成し、 前記パルス信号は、前記第1組をなす複数のスイッチのうちの第1スイッチに対して供給されて、該第1スイッチの導通状態の制御に供され、 前記傾斜信号が、少なくとも前記フィードバック信号と比較されることにより、第2パルス信号が生成され、 該第2パルス信号は、前記第1組をなす複数のスイッチのうちの第2スイッチに対して供給されて、該第2スイッチの導通状態の制御に供され、 これにより、前記第1組をなす複数のスイッチの前記第1スイッチの導通状態と前記第2スイッチの導通状態との間におけるオーバーラップ状態が、制御されるようになっており、 前記駆動回路が、さ The circuit of claim 3] according to claim 1, wherein the drive circuit, wherein the pulse signal and the complementary first complementary pulse signal; a ramp signal; generates the pulse signal, said first set is supplied to the first switch of the plurality of switches constituting a is subjected to the control of the conduction state of the first switch, the tilt signal, by being compared with at least said feedback signal, the second pulse signal is generated, said second pulse signal is supplied to the second switch of the plurality of switches constituting the first set, is subjected to the control of the conducting state of the second switch, thereby, overlapping state between the conductive state of the second switch in a conductive state of the first switch of the plurality of switches constituting the first set is adapted to be controlled, the drive circuit, and らに、前記第2パルス信号に基づいて第2相補パルス信号を生成し、 前記第1および前記第2相補パルス信号が、前記第2組をなす複数のスイッチのうちの第1スイッチおよび第2 Luo, second generating complementary pulse signal based on the second pulse signal, said first and said second complementary pulse signals, a first switch of the plurality of switches forming the second set and second
    スイッチのそれぞれの導通状態を制御し、 これにより、前記第2組をなす複数のスイッチの前記第1スイッチの導通状態と前記第2スイッチの導通状態との間におけるオーバーラップ状態が、制御されるようになっていることを特徴とする回路。 Controls each of the conducting state of the switch, thereby, the overlap state between the conductive state of said conductive state of the first switch second switch of the plurality of switches constituting the second set is controlled circuit characterized in that is made as a.
  4. 【請求項4】 請求項3記載の回路において、 前記第1組および前記第2組をなす複数のスイッチが、 4. A circuit according to claim 3, wherein the first set and a plurality of switches forming the second set is,
    MOSFETトランジスタを備えていることを特徴とする回路。 Circuit characterized in that it comprises a MOSFET transistor.
  5. 【請求項5】 請求項4記載の回路において、 前記各トランジスタが、前記電圧源に対して逆バイアスとされた状態で各トランジスタに対して並列接続されている固有スイッチを備え、 これら固有スイッチの各々は、それぞれのトランジスタが非導通状態とされているときには前記電圧源と前記一次側との間に導電経路を形成することによって前記変圧器の前記一次側内に貯蔵されたエネルギーを放出するようになっていることを特徴とする回路。 5. The circuit of claim 4, wherein each transistor comprises a specific switch that is connected in parallel with each transistor in a state of being biased with respect to the voltage source, these unique switches as each of which releases the energy stored in said primary side of said transformer by forming a conductive path between the primary side and the voltage source when the respective transistor is non-conductive circuit characterized in that has become.
  6. 【請求項6】 請求項5記載の回路において、 前記固有スイッチが、ダイオードであることを特徴とする回路。 In circuit 6. The method of claim 5, wherein the circuit the unique switch, characterized in that it is a diode.
  7. 【請求項7】 請求項3記載の回路において、 前記パルス信号と前記第1相補パルス信号との間の位相差が、約180°であり、 前記第2パルス信号と前記第2相補パルス信号との間の位相差が、約180°であり、 これにより、前記第1導電経路と前記第2導電経路との間の短絡が発生しないものとされていることを特徴とする回路。 7. The circuit of claim 3, wherein the phase difference between the pulse signal and the first complementary pulse signals, is approximately 180 °, the second pulse signal and the second complementary pulse signal circuit phase difference is about 180 °, which thereby, characterized in that the short circuit between the first conductive path and said second conductive path is assumed not to occur between.
  8. 【請求項8】 請求項7記載の回路において、 前記第1組をなす複数のスイッチの導電状態と前記第2 8. 7. The circuit as claimed, conducting state and the second plurality of switches forming the first set
    組をなす複数のスイッチの導電状態とが、前記負荷に対して供給される電力を決定するようになっていることを特徴とする回路。 Circuit the conductive states of the plurality of switches, characterized in that is adapted to determine the power supplied to said load forming a set.
  9. 【請求項9】 請求項3記載の回路において、 前記フィードバックループ回路は、参照信号と前記フィードバック信号とを比較して第1出力信号を生成するための第1比較器と、該第1出力信号と前記傾斜信号とを比較してこれら第1出力信号と傾斜信号との間の交差に基づいて第2出力信号を生成するための第2比較器と、 9. The circuit of claim 3, wherein the feedback loop circuit, the reference signal and the first comparator for generating a first output signal by comparing a feedback signal, said first output signal a second comparator for generating a second output signal based on the intersection between these first output signal and the slope signal by comparing the ramp signal with,
    を備えていることを特徴とする回路。 Circuit characterized in that it comprises.
  10. 【請求項10】 請求項9記載の回路において、 前記フィード信号は、前記負荷を通って流れる電流の測定値とされることを特徴とする回路。 10. A circuit according to claim 9, wherein the feed signal, characterized in that it is a measure of the current flowing through the load circuit.
  11. 【請求項11】 請求項9記載の回路において、 さらに、前記フィードバック信号を受領してトリガー信号を生成するための電流検出回路を具備し、 前記フィードバックループ回路が、さらに、前記第1比較器と前記第2比較器との間にスイッチ回路を備え、 該スイッチ回路は、前記トリガー信号を受領し、該トリガー信号の値に基づいて、前記第1出力信号であるかあるいは所定最小信号であるかのいずれかを生成するものとされていることを特徴とする回路。 In circuit 11. The method of claim 9, wherein, further comprising a current detection circuit for generating a trigger signal after receipt of a said feedback signal, the feedback loop circuit further includes a first comparator a switch circuit between said second comparator, or the switch circuit receives the trigger signal, based on the value of the trigger signal, is or a predetermined minimum signal or a first output signal circuit characterized in that it is intended to generate either.
  12. 【請求項12】 請求項9記載の回路において、 前記参照信号は、参照信号生成器によって生成されるものであって、前記負荷に対して供給されるべき所望電力値を表したものとされることを特徴とする回路。 12. The circuit of claim 9, wherein the reference signal, there is generated by the reference signal generator, are a representation of the desired power value to be supplied to said load circuit, characterized in that.
  13. 【請求項13】 請求項9記載の回路において、 さらに、前記フィードバック信号を受領し、該フィードバック信号の値に基づいて、前記パルス生成器を制御する過電流保護回路と;前記負荷にかかる電圧信号と前記第1出力信号とを受領し、これら電圧信号と第1出力信号とを比較して、前記負荷にかかる前記電圧信号の値に基づいて、前記パルス生成器を制御する過電圧保護回路と;を具備していることを特徴とする回路。 In circuit 13. The method of claim 9, further comprising receiving said feedback signal, based on the value of the feedback signal, the overcurrent protection circuit and for controlling the pulse generator; voltage signal according to the load and receipt of said first output signal, by comparing with these voltage signals and a first output signal, based on the value of the voltage signal according to the load, and an overvoltage protection circuit for controlling the pulse generator; circuit characterized in that it comprises a.
  14. 【請求項14】 請求項1記載の回路において、 前記パルス生成器が、50%という負荷比率サイクルでもって前記コンバータ回路を起動し得るようプログラムされているとともに所定周波数でもって起動されさらに所定速度かつ所定段数でもって前記周波数を下向きに掃引するようになっている、プログラム可能なパルス周波数生成回路を備えていることを特徴とする回路。 In circuit 14. The method of claim 1, wherein said pulse generator, activated further predetermined speed and with a predetermined frequency with with the load ratio cycle of 50% has been programmed to be activated the converter circuit circuit characterized in that with a predetermined number and a and has a programmable pulse frequency generation circuit so as to sweep down the frequency.
  15. 【請求項15】 請求項1記載の回路において、 前記負荷が、1つまたは複数の冷陰極蛍光ランプ(CC 15. The circuit of claim 1, wherein the load is one or more cold cathode fluorescent lamps (CC
    FLs)を備えていることを特徴とする回路。 Circuit characterized in that it comprises FLs).
  16. 【請求項16】 請求項1記載の回路において、 前記一次側が、インダクタとキャパシタとを有してなる共鳴タンク回路を備えていることを特徴とする回路。 In circuit 16. A according to claim 1, wherein the primary side circuit, characterized in that it comprises a resonant tank circuit formed having an inductor and a capacitor.
  17. 【請求項17】 請求項1記載の回路において、 前記二次側が、前記負荷に対して並列接続されたインダクタに対して並列接続されている電圧分割回路を備えていることを特徴とする回路。 In circuit 17. The method of claim 1, wherein the circuit the secondary side, characterized in that it comprises a voltage divider circuit is connected in parallel to the parallel-connected inductor to the load.
  18. 【請求項18】 CCFL負荷に対して電力を伝達するためのコンバータ回路であって、 電圧源と;一次側と二次側とを有している変圧器と;前記電圧源と前記一次側との間において第1導電経路を形成する、第1対をなすスイッチ、および、前記電圧源と前記一次側との間において第2導電経路を形成する、第2対をなすスイッチと;前記二次側に接続されたCCF 18. A converter circuit for transmitting the power to CCFL load, voltage source; and the voltage source and the primary side; primary and a transformer having a secondary side and forming a first conductive path between the switch forming the first pair, and form a second conductive path between said primary side to the voltage source, switch and forming a second pair; the secondary CCF, which is connected to the side
    L負荷回路と;パルス信号を生成するためのパルス発生器と;前記負荷に対して接続されて、フィードバック信号を生成するための、フィードバック回路と;前記パルス信号と前記フィードバック信号とを受領するとともに、前記負荷に対して電力を供給し得るよう制御パルス信号と前記フィードバック信号とに基づいて、前記第1 And L load circuit; and a pulse generator for generating a pulse signal; is connected to the load, for producing a feedback signal, a feedback circuit; together to receive said feedback signal the pulse signal and , on the basis of the said feedback signal and the control pulse signal so that may provide power to a load, said first
    対をなすスイッチまたは前記第2対をなすスイッチを前記電圧源および前記一次側に対して接続するための駆動回路と;を具備していることを特徴とする回路。 Circuit characterized in that it comprises a; and a driving circuit for connecting the switches constituting the switch or the second pair a pair relative to the voltage source and the primary side.
  19. 【請求項19】 請求項18記載の回路において、 前記パルス信号が、所定周波数を有し、 前記駆動回路が、第1駆動回路、第2駆動回路、第3駆動回路、および、第4駆動回路を備え、 前記第1対をなすスイッチが、第1トランジスタおよび第2トランジスタを有し、 前記第2対をなすスイッチが、第3トランジスタおよび第4トランジスタを有し、 前記第1駆動回路、前記第2駆動回路、前記第3駆動回路、および、前記第4駆動回路が、前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、および、前記第4トランジスタの各々の制御ラインに対して接続され、 前記パルス信号が前記第1駆動回路に対して供給され、 19. The circuit of claim 18, wherein said pulse signal has a predetermined frequency, said driving circuit, the first driving circuit, the second drive circuit, the third drive circuit, and a fourth driving circuit comprising a switch forming said first pair has a first transistor and a second transistor, the switch forming the second pair has a third transistor and a fourth transistor, wherein the first driving circuit, the second drive circuit, said third drive circuit, and, connected said fourth drive circuit, the first transistor, the second transistor, the third transistor, and to the control line of each of said fourth transistor is, the pulse signal is supplied to the first drive circuit,
    これにより、前記第1トランジスタが、前記パルス信号に応じてスイッチングされ、 前記第3駆動回路が、前記パルス信号に基づいて第1相補パルス信号と傾斜信号とを生成し、さらに、前記第1 Thus, the first transistor is switched in response to the pulse signal, the third driving circuit, first generates a complementary pulse signal and the slope signal on the basis of the pulse signal, further, the first
    相補パルス信号を前記第3トランジスタに対して供給し、これにより、前記第3トランジスタが、前記第1相補パルス信号に応じてスイッチングされ、 前記傾斜信号と前記フィードバック信号とが比較されることにより、第2パルス信号が生成され、 該第2パルス信号は、前記第2駆動回路に対して供給され、これにより、前記第2トランジスタが、前記第2パルス信号に応じてスイッチングされ、 前記第4駆動回路が、前記第2パルス信号に基づいて第2相補パルス信号を生成し、さらに、前記第2相補パルス信号を前記第4トランジスタに対して供給し、これにより、前記第4トランジスタが、前記第2相補パルス信号に応じてスイッチングされ、 前記第1トランジスタと前記第2トランジスタとの間の同時導通、および、前記第3ト Supplying a complementary pulse signal to the third transistor, thereby, the third transistor is switched in accordance with the first complementary pulse signals, by the ramp signal and said feedback signal are compared, the second pulse signal is generated, said second pulse signal is supplied to the second driving circuit, by which, the second transistor is switched in response to the second pulse signal, said fourth drive circuit, second to generate complementary pulse signals on the basis of the second pulse signal, further, supplies the second complementary pulse signal to said fourth transistor, thereby, the fourth transistor, the second It is switched in accordance with the 2 complementary pulse signals, simultaneous conduction between the first transistor and the second transistor, and said third DOO ランジスタと前記第4トランジスタとの間の同時導通、のそれぞれが、前記負荷に対して供給される電力を制御するようになっていることを特徴とする回路。 Circuitry simultaneous conduction of each, characterized in that is adapted to control the electrical power supplied to said load between said fourth transistor and transistor.
  20. 【請求項20】 請求項18記載の回路において、 前記パルス信号と前記第1相補パルス信号との間の位相差が、約180°であり、 前記第2パルス信号と前記第2相補パルス信号との間の位相差が、約180°であり、 前記パルス信号と前記第2パルス信号とが、前記第1導電経路を通っての電力供給を制御するものとされ、 前記第1相補パルス信号と前記第2相補パルス信号とが、前記第2導電経路を通っての電力供給を制御するものとされていることを特徴とする回路。 20. A circuit according to claim 18, wherein the phase difference between the pulse signal and the first complementary pulse signals, is approximately 180 °, the second pulse signal and the second complementary pulse signal phase difference between the is from about 180 °, the pulse signal and the second pulse signal is intended to control the supply of power through the first conductive path, said first complementary pulse signal and circuit and the second complementary pulse signals, characterized in that it is intended to control the supply of power through the second conductive path.
  21. 【請求項21】 請求項19記載の回路において、 前記フィードバック回路が、前記フィードバック信号と参照信号とを比較して第1出力信号を生成するための第1比較器と、該第1出力信号と前記傾斜信号とを比較してこれら第1出力信号と傾斜信号との間の交差に基づいて第2出力信号を生成するための第2比較器と、を備えていることを特徴とする回路。 In circuit 21. The method of claim 19, wherein said feedback circuit comprises a first comparator for generating a first output signal is compared with the reference signal and the feedback signal, a first output signal circuit characterized in that it comprises a second comparator for generating a second output signal based on the intersection between these first output signal and the slope signal by comparing the ramp signal.
  22. 【請求項22】 請求項21記載の回路において、 前記参照信号は、参照信号生成器によって生成されるものであって、前記負荷に対して供給されるべき所望電力値を表したものとされることを特徴とする回路。 22. The circuit of claim 21, wherein the reference signal, there is generated by the reference signal generator, are a representation of the desired power value to be supplied to said load circuit, characterized in that.
  23. 【請求項23】 請求項21記載の回路において、 さらに、前記負荷と前記パルス生成器とに対して接続された過電圧保護回路を具備し、 該過電圧保護回路が、前記負荷にかかる電圧を入力として受領し、前記負荷にかかる前記電圧の値に基づいて、 23. The circuit of claim 21, further comprising an overvoltage protection circuit which is connected to said pulse generator and the load, overvoltage protection circuit, as the input voltage applied to said load received and, based on the value of the voltage applied to the load,
    前記パルス生成器を制御するようになっていることを特徴とする回路。 Circuit characterized in that is adapted to control the pulse generator.
  24. 【請求項24】 請求項23記載の回路において、 前記過電圧保護回路が、前記負荷にかかる電圧信号と前記第1出力信号とを比較して、前記パルス生成器による電力供給を制御し得るよう前記パルス生成器に対して制御信号を供給するようになっていることを特徴とする回路。 24. A circuit according to claim 23, wherein that the overvoltage protection circuit compares a voltage signal according to the load and the first output signal may control the power supply by the pulse generator circuit characterized in that is adapted to supply a control signal to the pulse generator.
  25. 【請求項25】 請求項24記載の回路において、 前記過電圧保護回路が、タイマー回路を備えており、 前記制御信号が、前記タイマー回路によって生成される所定時間にわたって制御されるようになっていることを特徴とする回路。 25. The circuit of claim 24, wherein the overvoltage protection circuit comprises a timer circuit, said control signal is adapted to be controlled over a predetermined generated time by said timer circuit circuit according to claim.
  26. 【請求項26】 請求項21記載の回路において、 さらに、前記パルス生成器に対して接続され、前記フィードバック信号を入力として受領し、該フィードバック信号の値に基づいて、前記パルス生成器を制御する過電流保護回路を具備していることを特徴とする回路。 26. The circuit of claim 21, further connected to said pulse generator, receives the feedback signal as input, based on the value of the feedback signal, for controlling said pulse generator circuit characterized in that it comprises an overcurrent protection circuit.
  27. 【請求項27】 請求項19記載の回路において、 前記第1トランジスタと前記第3トランジスタとが、互いに直列接続されているとともに、前記電圧源および前記一次側に対して並列接続され、 前記第2トランジスタと前記第4トランジスタとが、互いに直列接続されているとともに、前記電圧源および前記一次側に対して並列接続されていることを特徴とする回路。 In circuit 27. claim 19, wherein said first transistor and said third transistor, along with being connected to each other in series, connected in parallel to said voltage source and the primary side, the second circuit and the transistors fourth transistor, together are serially connected to each other, characterized in that connected in parallel to said voltage source and the primary side.
  28. 【請求項28】 請求項19記載の回路において、 さらに、前記各トランジスタに対して並列接続されている固有スイッチを具備し、 該固有スイッチは、それぞれのトランジスタが導通状態へとスイッチングされる前においては、前記第1導電経路または前記第2導電経路を通っての前記一次側からのエネルギー流通を許容するようになっていることを特徴とする回路。 28. The circuit of claim 19, further comprising a unique switch that is connected in parallel to each transistor, said intrinsic switch, before each transistor is switched to conducting state a circuit, characterized in that is adapted to permit energy flow from the primary side of the through the first conductive path and said second conductive path.
  29. 【請求項29】 請求項18記載の回路において、 前記一次側が、単一の共鳴周波数を有してなる共鳴タンク回路を形成していることを特徴とする回路。 In circuit 29. according to claim 18, wherein the primary side, characterized in that to form a resonant tank circuit formed with a single resonant frequency circuit.
  30. 【請求項30】 請求項19記載の回路において、 前記第1駆動回路および前記第3駆動回路が、トーテムポール回路とされ、 前記第2駆動回路および前記第4駆動回路が、ブートストラップ回路とハイサイド駆動回路とレベルシフト回路とからなるグループの中から選択された回路とされていることを特徴とする回路。 30. A circuit according to claim 19, wherein the first driving circuit and the third drive circuit, is a totem-pole circuit, the second driving circuit and the fourth drive circuit, the bootstrap circuit and the high circuit characterized in that there is a selected circuit from the group consisting of the side driving circuit and a level shift circuit.
  31. 【請求項31】 請求項19記載の回路において、 前記第2駆動回路および前記第4駆動回路が、さらに、 In circuit 31. A according to claim 19, wherein the second driving circuit and the fourth drive circuit further
    前記第1相補パルス信号および前記第2相補パルス信号のそれぞれを生成するためのインバータを備えていることを特徴とする回路。 Circuit characterized in that it comprises an inverter for generating each of said first complementary pulse signal and the second complementary pulse signal.
  32. 【請求項32】 請求項31記載の回路において、 前記第2駆動回路が、さらに、前記傾斜信号を生成するための鋸歯状波形生成回路を備え、 この場合、生成される鋸歯状波形は、前記パルス信号に適合した周波数を有していることを特徴とする回路。 32. A circuit according to claim 31, wherein the second driving circuit further includes a sawtooth waveform generating circuit for generating the tilt signal, the sawtooth waveform in this case, generated is the circuit characterized in that it has a frequency adapted to the pulse signal.
  33. 【請求項33】 請求項21記載の回路において、 さらに、前記第2パルス信号に接続されて、前記第3トランジスタが導通状態にスイッチングされているときにだけ前記第2駆動回路に対して前記第2パルス信号を供給するフリップフロップ回路を具備していることを特徴とする回路。 33. The circuit of claim 21, further being connected to said second pulse signal, the only for the second drive circuit when said third transistor is switched to conducting state first circuit characterized in that it comprises a flip-flop circuit for supplying a second pulse signal.
  34. 【請求項34】 請求項18記載の回路において、 さらに、前記一次側からの第1入力信号と前記フィードバック信号を使用した第2入力信号とを有した位相ロックループ(PLL)回路を具備し、 該PLL回路は、前記第1入力と前記第2入力との間の位相差に基づいて前記パルス信号のパルス幅を制御するために、前記パルス生成器に対して制御信号を送信することを特徴とする回路。 In circuit 34. The method of claim 18, wherein, further comprising a phase locked loop (PLL) circuit having a second input signal using the first input signal and the feedback signal from the primary side, the PLL circuit in order to control the pulse width of the pulse signal based on a phase difference between said second input and said first input, wherein the transmitting the control signal to the pulse generator circuit to be.
  35. 【請求項35】 負荷に対して電力を伝達するに際してゼロ電圧スイッチング回路を使用して制御を行うための方法であって、 DC電圧源を準備し;該電圧源と変圧器の一次側とに対して、第1導電経路を形成するための第1トランジスタおよび第2トランジスタを接続するとともに、前記電圧源と前記変圧器の前記一次側とに対して、第2導電経路を形成するための第3トランジスタおよび第4トランジスタを接続し;所定パルス幅を有するようにしてパルス信号を生成し;負荷と前記変圧器の二次側とを接続し; 35. A method for controlling by using zero voltage switching circuit when transmitting a power to the load, to prepare the DC voltage source; on the primary side of the voltage source and the transformer in contrast, with connecting a first transistor and a second transistor for forming a first conductive path, relative to said primary side of said transformer and said voltage source, first to form a second conductive path 3 connect the transistor and the fourth transistor; so as to have a predetermined pulse width to generate a pulse signal; connects the secondary side of the load and the transformer;
    前記負荷からのフィードバック信号を生成し;前記フィードバック信号と前記パルス信号とを制御することによって、前記第1トランジスタと前記第2トランジスタと前記第3トランジスタと前記第4トランジスタとの導通状態を決定する;ことを特徴とする方法。 Generating a feedback signal from the load; by controlling said pulse signal the feedback signal and to determine the conductive state of said fourth transistor and the first transistor and the second transistor and the third transistor ; wherein the.
  36. 【請求項36】 請求項35記載の方法において、 さらに、前記第1トランジスタと前記第3トランジスタとが同時に導通しないようにかつ前記第2トランジスタと前記第4トランジスタとが同時に導通しないように前記各トランジスタ間の導通のタイミングをとることを特徴とする方法。 11. 36. The method of claim 35, further comprising each as the first transistor and the third transistor and the fourth transistor so as not to and said second transistor conducting at the same time does not conduct at the same time wherein the timing the conduction between the transistor.
  37. 【請求項37】 請求項35記載の方法において、 さらに、第1相補信号および第2相補信号を生成し;傾斜信号を生成し;前記傾斜信号と前記フィードバック信号とを比較することにより、第2パルス信号を生成し; 37. The method of claim 35 further generates a first complementary signal and a second complementary signal; generating a ramp signal; by comparing the tilt signal and the feedback signal, a second It generates a pulse signal;
    前記パルス信号を前記第1トランジスタに対して供給することにより、該第1トランジスタの導通状態を制御するとともに、前記第2パルス信号を前記第2トランジスタに対して供給することにより、該第2トランジスタの導通状態を制御し;前記第1相補パルス信号を前記第3 By supplying the pulse signal to the first transistor, to control the conduction state of the first transistor, by supplying the second pulse signal to said second transistor, said second transistor controls in a conductive state; the said first complementary pulse signal 3
    トランジスタに対して供給することにより、該第3トランジスタの導通状態を制御するとともに、前記第2相補パルス信号を前記第4トランジスタに対して供給することにより、該第4トランジスタの導通状態を制御し;前記第1トランジスタと前記第2トランジスタの同時導通を制御しさらに前記第3トランジスタと前記第4トランジスタの同時導通を制御することにより、前記一次側に対して電力を供給する;ことを特徴とする方法。 By supplied to the transistor, to control the conduction state of the third transistor, by supplying the second complementary pulse signal to said fourth transistor, to control the conduction state of the fourth transistor ; and wherein the; by controlling the simultaneous conduction of controlling the simultaneous conduction further said third transistor and said fourth transistor of said first transistor and the second transistor, for supplying power to the primary side how to.
  38. 【請求項38】 請求項37記載の方法において、 前記フィードバック信号と参照信号とを比較することによりこの比較結果に基づいて第1出力信号を生成し;該第1出力信号と前記傾斜信号とを比較することにより前記第2パルス信号を生成する;ことを特徴とする方法。 11. 38. The method of claim 37, wherein generating the first output signal based on the comparison result by comparing the reference signal and the feedback signal; and said ramp signal with the first output signal wherein the; generating a second pulse signal by comparing.
  39. 【請求項39】 請求項35記載の方法において、 さらに、前記負荷にかかる電圧信号に基づいて前記パルス生成器を制御することを特徴とする方法。 39. A method according to claim 35, wherein, further wherein the controller controls the pulse generator on the basis of a voltage signal according to the load.
  40. 【請求項40】 請求項35記載の方法において、 さらに、前記フィードバック信号に基づいて前記パルス生成器を制御することを特徴とする方法。 11. 40. A method of claim 35, further wherein the controller controls the pulse generator on the basis of the feedback signal.
  41. 【請求項41】 請求項35記載の方法において、 さらに、位相ロック回路に対して、前記一次側にかかる電圧を表す第1信号と、前記負荷を通して流れる電流を表す第2信号と、を供給し;前記第1信号と前記第2信号との間の位相差をロックして、この位相差に基づいて制御信号を生成し;この制御信号を前記パルス生成器に対して供給することにより、前記第1信号と前記第2信号との間の位相差に基づいて前記パルス信号のパルス幅を調節する;ことを特徴とする方法。 In 41. The method of claim 35, further to the phase lock circuit, and supplies a first signal representative of the voltage applied to the primary side, and a second signal representative of the current flowing through the load, the ; lock the phase difference between said first signal and said second signal, generates a control signal based on the phase difference; by supplying the control signal to the pulse generator, the wherein the; modulate the pulse width of the pulse signal based on a phase difference between the first signal a second signal.
  42. 【請求項42】 請求項37記載の方法において、 前記第1出力信号と前記傾斜信号とを比較することにより前記第2パルス信号を生成するに際しては、さらに、 11. 42. A method according to claim 37, wherein, when generating the second pulse signal by comparing the ramp signal and said first output signal further,
    前記傾斜信号と前記第1出力信号との間の交差に基づいて前記第2パルス信号を生成することを特徴とする方法。 Wherein the generating the second pulse signal on the basis of the intersection between said ramp signal and said first output signal.
JP2001008143A 1999-07-22 2001-01-16 High-efficiency adaptive dc-to-ac converter Granted JP2002233158A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/437,081 US6259615B1 (en) 1999-07-22 1999-11-09 High-efficiency adaptive DC/AC converter
JP2001008143A JP2002233158A (en) 1999-11-09 2001-01-16 High-efficiency adaptive dc-to-ac converter
CN 01102605 CN1368789A (en) 1999-11-09 2001-02-02 High-effiicent adaptive DC/AC converter

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US09/437,081 US6259615B1 (en) 1999-07-22 1999-11-09 High-efficiency adaptive DC/AC converter
TW89114672A TW478240B (en) 1999-07-22 2000-07-26 High-efficiency adaptive DC/AC converter
JP2001008143A JP2002233158A (en) 1999-11-09 2001-01-16 High-efficiency adaptive dc-to-ac converter
CN 01102605 CN1368789A (en) 1999-11-09 2001-02-02 High-effiicent adaptive DC/AC converter
US09/850,222 US6396722B2 (en) 1999-07-22 2001-05-07 High-efficiency adaptive DC/AC converter
US10/132,016 US7515445B2 (en) 1999-07-22 2002-04-24 High-efficiency adaptive DC/AC converter

Publications (1)

Publication Number Publication Date
JP2002233158A true JP2002233158A (en) 2002-08-16

Family

ID=27178790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001008143A Granted JP2002233158A (en) 1999-07-22 2001-01-16 High-efficiency adaptive dc-to-ac converter

Country Status (2)

Country Link
JP (1) JP2002233158A (en)
CN (1) CN1368789A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222489A (en) * 2002-12-25 2004-08-05 Rohm Co Ltd Parallel operating system of ac-dc converter and its controller ic
WO2004068914A1 (en) * 2003-01-29 2004-08-12 Sanken Electric Co., Ltd. Discharge tube operation device
WO2005071825A1 (en) * 2004-01-27 2005-08-04 Rohm Co., Ltd. Dc/ac converting apparatus, controller ic thereof, and electronic device using that dc/ac converting apparatus
JP2005229794A (en) * 2004-02-12 2005-08-25 Dell Products Lp Frequency feedforward for fixed optical output of backlight inverter
EP1653786A2 (en) 2004-11-01 2006-05-03 Masakazu Ushijima Current resonance type inverter circuit and power controlling method
EP1684555A2 (en) 2005-01-12 2006-07-26 Masakazu Ushijima Current-mode resonant inverter circuit
JP2006302628A (en) * 2005-04-20 2006-11-02 Sumida Corporation Load fault protection circuit and discharge lamp driving device
JPWO2005086336A1 (en) * 2004-03-05 2008-01-24 ローム株式会社 DC - AC converter, the controller ic, and DC - electronic device using an AC converter
US7397198B2 (en) 2004-05-13 2008-07-08 Sony Corporation Fluorescent lamp driver and liquid crystal display apparatus
US7541749B2 (en) 2005-01-12 2009-06-02 Masakazu Ushijima Current-mode resonant inverter circuit for discharge lamp
DE112007002621T5 (en) 2006-11-07 2009-09-17 Tamura Corp. A drive circuit for a piezoelectric transformer
JP2010213414A (en) * 2009-03-09 2010-09-24 Seiko Epson Corp Power transmission control device, power transmission device, power receiving control device, power receiving device, electronic apparatus, and non-contact power transmission system
JP2012135189A (en) * 2010-12-01 2012-07-12 Daihen Corp Power supply unit and arc processing power supply unit
JP2013110857A (en) * 2011-11-21 2013-06-06 Daihen Corp Power supply unit, and arc machining power supply unit
US8461723B2 (en) 2008-12-12 2013-06-11 Toko, Inc. Non-contact electric power transmission circuit
JP2017046585A (en) * 2003-02-04 2017-03-02 アクセス ビジネス グループ インターナショナル リミテッド ライアビリティ カンパニー Adaptive inductive power supply with communication means

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004166445A (en) 2002-11-15 2004-06-10 Rohm Co Ltd Dc-ac converter and its controller ic
KR100897508B1 (en) 2002-11-20 2009-05-15 삼성전자주식회사 Apparatus for driving lamp, backlight assembly and liquid crystal display having the same
JP3954481B2 (en) 2002-11-29 2007-08-08 ローム株式会社 DC - AC converter, and a controller ic
JP2005340023A (en) 2004-05-27 2005-12-08 Mitsumi Electric Co Ltd Cold cathode fluorescent tube driving circuit
KR101013140B1 (en) 2004-06-18 2011-02-10 삼성전자주식회사 Multi-display system and control method thereof
US7368880B2 (en) 2004-07-19 2008-05-06 Intersil Americas Inc. Phase shift modulation-based control of amplitude of AC voltage output produced by double-ended DC-AC converter circuitry for powering high voltage load such as cold cathode fluorescent lamp
US7126289B2 (en) 2004-08-20 2006-10-24 O2 Micro Inc Protection for external electrode fluorescent lamp system
TWI318084B (en) 2004-10-13 2009-12-01 Monolithic Power Systems Inc Methods and protection schemes for driving discharge lamps in large panel applications
CN100433528C (en) 2004-11-17 2008-11-12 硕颉科技股份有限公司 Frequency adjusting convertor circuit with variable pulse width and its controlling method
CN100463350C (en) 2004-11-24 2009-02-18 新巨企业股份有限公司 Controlling circuit of DC pulsating countercurrent device
CN1856201B (en) 2005-04-26 2011-09-28 美国芯源系统股份有限公司 HF power device for driving discharge lamp and frequency setting method thereof
US7423384B2 (en) 2005-11-08 2008-09-09 Monolithic Power Systems, Inc. Lamp voltage feedback system and method for open lamp protection and shorted lamp protection
US7394203B2 (en) 2005-12-15 2008-07-01 Monolithic Power Systems, Inc. Method and system for open lamp protection
CN101373210B (en) 2007-08-23 2011-07-20 台达电子工业股份有限公司 Device for measuring magnetic element loss
CN101711082B (en) * 2009-07-21 2013-04-03 海洋王照明科技股份有限公司 Electronic ballast circuit and fluorescent lamp device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222489A (en) * 2002-12-25 2004-08-05 Rohm Co Ltd Parallel operating system of ac-dc converter and its controller ic
JP4573520B2 (en) * 2002-12-25 2010-11-04 ローム株式会社 DC - Concurrent operation system for an AC converter, and a controller ic
WO2004068914A1 (en) * 2003-01-29 2004-08-12 Sanken Electric Co., Ltd. Discharge tube operation device
US7564197B2 (en) 2003-01-29 2009-07-21 Sanken Electric Co., Ltd. Discharge tube operation device
JP2017046585A (en) * 2003-02-04 2017-03-02 アクセス ビジネス グループ インターナショナル リミテッド ライアビリティ カンパニー Adaptive inductive power supply with communication means
WO2005071825A1 (en) * 2004-01-27 2005-08-04 Rohm Co., Ltd. Dc/ac converting apparatus, controller ic thereof, and electronic device using that dc/ac converting apparatus
US7599202B2 (en) 2004-01-27 2009-10-06 Rohm Co., Ltd. DC-AC converter with feedback signal control circuit utilizing power supply voltage, controller IC therefor, and electronic apparatus utilizing the DC-AC converter
JP4694850B2 (en) * 2004-02-12 2011-06-08 デル・プロダクツ・エル・ピーDell Products, L.P. Frequency feedforward for constant light output of the backlight inverter
JP2005229794A (en) * 2004-02-12 2005-08-25 Dell Products Lp Frequency feedforward for fixed optical output of backlight inverter
US7466566B2 (en) 2004-03-05 2008-12-16 Rohm Co., Ltd. DC-AC converter, controller IC therefor, and electronic apparatus utilizing such DC-AC converter
JPWO2005086336A1 (en) * 2004-03-05 2008-01-24 ローム株式会社 DC - AC converter, the controller ic, and DC - electronic device using an AC converter
JP4675319B2 (en) * 2004-03-05 2011-04-20 ローム株式会社 DC - AC converter, the controller ic, and DC - electronic device using an AC converter
US7397198B2 (en) 2004-05-13 2008-07-08 Sony Corporation Fluorescent lamp driver and liquid crystal display apparatus
EP1653786A2 (en) 2004-11-01 2006-05-03 Masakazu Ushijima Current resonance type inverter circuit and power controlling method
US7453216B2 (en) 2004-11-01 2008-11-18 Chen Hong-Gei Current resonance type inverter circuit and power controlling method
US7541749B2 (en) 2005-01-12 2009-06-02 Masakazu Ushijima Current-mode resonant inverter circuit for discharge lamp
EP1684555A2 (en) 2005-01-12 2006-07-26 Masakazu Ushijima Current-mode resonant inverter circuit
US7548028B2 (en) 2005-01-12 2009-06-16 Hong-Fei CHEN Current-mode resonant inverter circuit
JP2006302628A (en) * 2005-04-20 2006-11-02 Sumida Corporation Load fault protection circuit and discharge lamp driving device
DE112007002621T5 (en) 2006-11-07 2009-09-17 Tamura Corp. A drive circuit for a piezoelectric transformer
US8461723B2 (en) 2008-12-12 2013-06-11 Toko, Inc. Non-contact electric power transmission circuit
JP2010213414A (en) * 2009-03-09 2010-09-24 Seiko Epson Corp Power transmission control device, power transmission device, power receiving control device, power receiving device, electronic apparatus, and non-contact power transmission system
JP2012135189A (en) * 2010-12-01 2012-07-12 Daihen Corp Power supply unit and arc processing power supply unit
JP2013110857A (en) * 2011-11-21 2013-06-06 Daihen Corp Power supply unit, and arc machining power supply unit

Also Published As

Publication number Publication date
CN1368789A (en) 2002-09-11

Similar Documents

Publication Publication Date Title
JP3069645B2 (en) Fluorescent lamp controller
US4700113A (en) Variable high frequency ballast circuit
CN1031374C (en) AC-to-DC converter
US4734624A (en) Discharge lamp driving circuit
CN1223239C (en) Sequential burst mode activation circuit
US7095635B2 (en) Dc/ac converter and controller IC
US5438242A (en) Apparatus for controlling the brightness of a magnetron-excited lamp
KR100845663B1 (en) Method and apparatus for dc to ac power conversion for driving discharge lamps
US6114814A (en) Apparatus for controlling a discharge lamp in a backlighted display
US4240009A (en) Electronic ballast
CA1095973A (en) Discharge lamp auxiliary circuit with di/dt switching control
US20020171376A1 (en) Method for starting a discharge lamp using high energy initial pulse
US20050225257A1 (en) Applications of halogen convertor control IC
US5416387A (en) Single stage, high power factor, gas discharge lamp ballast
US7466566B2 (en) DC-AC converter, controller IC therefor, and electronic apparatus utilizing such DC-AC converter
US5642065A (en) Zero-voltage switching circuitry, as for use in resonant inverters
EP0311424B1 (en) High frequency ballast for gaseous discharge lamps
CN1161009C (en) High frequency electronic ballast for multiple-lamp independent operation
US4885671A (en) Pulse-by-pulse current mode controlled power supply
US5615093A (en) Current synchronous zero voltage switching resonant topology
EP0399613A2 (en) Fluorescent lamp controllers with dimming control
US6903949B2 (en) Resonant converter with phase delay control
EP0517226A1 (en) Power source apparatus for microwave oven
US5875107A (en) Inverter apparatus
US6559606B1 (en) Lamp driving topology

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050524