JP2002217167A - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device

Info

Publication number
JP2002217167A
JP2002217167A JP2001005485A JP2001005485A JP2002217167A JP 2002217167 A JP2002217167 A JP 2002217167A JP 2001005485 A JP2001005485 A JP 2001005485A JP 2001005485 A JP2001005485 A JP 2001005485A JP 2002217167 A JP2002217167 A JP 2002217167A
Authority
JP
Japan
Prior art keywords
plasma
silicon substrate
reaction chamber
gas
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001005485A
Other languages
Japanese (ja)
Inventor
Nobuhiro Jiwari
信浩 地割
Shinichi Imai
伸一 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001005485A priority Critical patent/JP2002217167A/en
Publication of JP2002217167A publication Critical patent/JP2002217167A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for fabricating a semiconductor device, in which generation of defectives are suppressed by stabilizing etching property. SOLUTION: The semiconductor device is produced by forming contact hole on the insulation film on a patterned silicon substrate using an semiconductor fabricating equipment having at least a reaction chamber for generating plasma. The plasma comprised of argon and oxygen is generated (step S1) in the reaction chamber of the semiconductor fabricating equipment before a contact hole (step S3) in the insulation film on the semiconductor substrate is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造装置を
用いた半導体装置の製造方法、詳しくはプラズマエッチ
ング装置を用いてシリコン基板の絶縁膜にコンタクトホ
ールを形成して半導体装置を製造する方法に関する。
The present invention relates to a method of manufacturing a semiconductor device using a semiconductor manufacturing apparatus, and more particularly to a method of manufacturing a semiconductor device by forming a contact hole in an insulating film of a silicon substrate using a plasma etching apparatus. .

【0002】[0002]

【従来の技術】近年、半導体装置は高集積化、サイズの
縮小化が要求されており、それに伴い配線の寸法(幅)
やコンタクトホールの寸法(開口径)の縮小化も要求さ
れている。しかし、コンタクトホールの形成工程を例に
とれば、コンタクトホールの寸法は小さくなっているに
も拘わらず、層間絶縁膜の厚さは薄くなっておらず、コ
ンタクトホールの寸法に対する絶縁膜の厚さの比(アス
ペクト比)は大きくなる傾向にある。そのため、高集積
化された半導体装置を実現するためには、高アスペクト
比のコンタクトホールを形成できるエッチング技術の確
立が重要である。
2. Description of the Related Art In recent years, high integration and reduction in size of semiconductor devices have been demanded, and accordingly, dimensions (width) of wiring have been increased.
It is also required to reduce the dimensions (opening diameter) of contact holes. However, taking the step of forming a contact hole as an example, the thickness of the interlayer insulating film is not reduced in spite of the fact that the size of the contact hole is reduced, and the thickness of the insulating film with respect to the size of the contact hole is reduced. Ratio (aspect ratio) tends to increase. Therefore, in order to realize a highly integrated semiconductor device, it is important to establish an etching technique capable of forming a contact hole having a high aspect ratio.

【0003】一般に、このような高アスペクト比のコン
タクトホールの形成には、プラズマエッチング装置が用
いられる。プラズマエッチング装置は反応室を有してお
り、その中でプラズマを生成し、このプラズマにより、
シリコン基板に設けられた絶縁膜にコンタクトホールを
形成する。そのため、容易に高アスペクト比のコンタク
トホールを形成できる。
In general, a plasma etching apparatus is used to form such a high aspect ratio contact hole. The plasma etching apparatus has a reaction chamber, in which plasma is generated, and this plasma generates
A contact hole is formed in an insulating film provided on a silicon substrate. Therefore, a contact hole having a high aspect ratio can be easily formed.

【0004】プラズマエッチング装置のうち特に高アス
ペクト比のコンタクトホールの形成に適したものとして
は、低いガス圧力で高密度のプラズマの生成が可能な誘
導結合プラズマ発生装置や二周波容量結合プラズマ発生
装置をプラズマ発生源として備えたものが挙げられる。
Among the plasma etching apparatuses, ones particularly suitable for forming a contact hole having a high aspect ratio include an inductively-coupled plasma generator and a dual-frequency capacitively-coupled plasma generator capable of generating high-density plasma at a low gas pressure. As a plasma generation source.

【0005】[0005]

【発明が解決しようとする課題】ところで、上記したプ
ラズマエッチング装置においては、反応室内の温度を一
定に保ってエッチングを安定して行うため、通常、反応
室を構成する部材に温度制御装置が取り付けられてい
る。
In the plasma etching apparatus described above, a temperature control device is usually mounted on a member constituting the reaction chamber in order to stably perform etching while keeping the temperature in the reaction chamber constant. Have been.

【0006】しかしながら、反応室を構成する部材はエ
ッチング中のプラズマの放射熱を受けるため、温度制御
装置を用いても、プラズマと面する部分の表面温度はエ
ッチング開始から徐々に上昇してしまう。そのため、特
に開始から一定時間経過後までのエッチング特性が変化
して、隣接するコンタクトホール同士がつながってしま
うという問題や、コンタクトホールの底に露出している
拡散層がエッチングされるという問題が生じ、結果、シ
リコン基板が不良品となってしまう。
However, since the members constituting the reaction chamber receive the radiation heat of the plasma during the etching, the surface temperature of the portion facing the plasma gradually increases from the start of the etching even if a temperature control device is used. As a result, the etching characteristics change particularly after a certain period of time from the start, causing a problem that adjacent contact holes are connected to each other and a problem that a diffusion layer exposed at the bottom of the contact hole is etched. As a result, the silicon substrate becomes defective.

【0007】本発明は、エッチング特性を安定化させて
不良品の発生を抑制し得る半導体装置の製造方法を提供
することを目的とする。
An object of the present invention is to provide a method of manufacturing a semiconductor device which can stabilize etching characteristics and suppress occurrence of defective products.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に本発明にかかる半導体装置の製造方法の第1の態様
は、プラズマを発生させる反応室を有する半導体製造装
置を用いて、シリコン基板上に形成された絶縁膜にコン
タクトホールを形成する半導体装置の製造方法であっ
て、前記絶縁膜にコンタクトホールを形成する前に、予
め前記反応室内でアルゴンガスと酸素ガスとからなるプ
ラズマを一定時間生成する工程を有することを特徴とす
る。
According to a first aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising the steps of: providing a semiconductor manufacturing apparatus having a reaction chamber for generating plasma; A method of manufacturing a semiconductor device in which a contact hole is formed in an insulating film formed in the above, wherein before forming a contact hole in the insulating film, a plasma comprising argon gas and oxygen gas is previously applied to the reaction chamber for a predetermined time. It is characterized by having a step of generating.

【0009】上記第1の態様においては、上記プラズマ
の生成は、上記反応室内のプラズマと面する部分におけ
る表面温度が飽和するまで行うのが好ましい。
In the first aspect, it is preferable that the generation of the plasma be performed until the surface temperature in a portion of the reaction chamber facing the plasma is saturated.

【0010】また、上記目的を達成するために本発明に
かかる半導体装置の製造方法の第2の態様は、プラズマ
を発生させる反応室を有する半導体製造装置を用いて、
シリコン基板上に形成された絶縁膜にコンタクトホール
を形成する半導体装置の製造方法であって、前記絶縁膜
にコンタクトホールを形成する前に、(1)前記反応室
内にダミーとなるシリコン基板を配置した状態で、前記
反応室内でフルオロカーボンガスを主成分としたプラズ
マを生成する工程と、(2)前記プラズマで形成された
ポリマー膜を前記反応室内で酸素プラズマを発生させて
除去する工程とによって、前記反応室内のプラズマに面
する部分における表面温度を飽和させることを特徴とす
る。
In order to achieve the above object, a second aspect of the method of manufacturing a semiconductor device according to the present invention uses a semiconductor manufacturing apparatus having a reaction chamber for generating plasma.
A method of manufacturing a semiconductor device in which a contact hole is formed in an insulating film formed on a silicon substrate, wherein: (1) placing a dummy silicon substrate in the reaction chamber before forming the contact hole in the insulating film; In this state, a step of generating plasma containing a fluorocarbon gas as a main component in the reaction chamber and (2) a step of generating an oxygen plasma in the reaction chamber to remove a polymer film formed by the plasma, It is characterized in that the surface temperature in a portion of the reaction chamber facing the plasma is saturated.

【0011】上記第2の態様においては、上記(1)の
工程と上記(2)の工程とを複数回繰り返し、繰り返す
度に、上記ダミーとなるシリコン基板を別のダミーとな
るシリコン基板に交換することもできる。更に上記第2
の態様においては、上記(1)の工程と上記(2)の工
程とを、上記ダミーとなるシリコン基板を交換すること
なく繰り返すこともできる。
In the second aspect, the step (1) and the step (2) are repeated a plurality of times, and each time the step is repeated, the dummy silicon substrate is replaced with another dummy silicon substrate. You can also. Furthermore, the second
In the aspect, the step (1) and the step (2) may be repeated without replacing the dummy silicon substrate.

【0012】上記第1および第2の態様においては、パ
ターンニングされたシリコン基板の絶縁膜へのコンタク
トホールの形成が、反応室内でフルオロカーボンを主成
分としたプラズマを生成することによって行われている
のが好ましい。
In the first and second aspects, the formation of the contact hole in the patterned silicon substrate insulating film is performed by generating plasma containing fluorocarbon as a main component in the reaction chamber. Is preferred.

【0013】また、上記第1および第2の態様において
は、上記フルオロカーボンガスは、CH22ガス、CH
3Fガス、C26ガス、C38ガス、C46ガス、C4
8ガスおよびC58ガスから選ばれる少なくとも一つの
ガスを含有するものであるのが好ましい。
In the first and second aspects, the fluorocarbon gas is CH 2 F 2 gas, CH 2 F 2 gas,
3 F gas, C 2 F 6 gas, C 3 F 8 gas, C 4 F 6 gas, C 4 F
Preferably, it contains at least one gas selected from 8 gases and C 5 F 8 gas.

【0014】上記第1および第2の態様においては、上
記半導体製造装置は、プラズマを生成するための高周波
電源と、シリコン基板に直流電圧を印加するための電源
とを備え、各電源を独立に制御する機能を有しているの
が好ましい。
In the first and second aspects, the semiconductor manufacturing apparatus includes a high-frequency power supply for generating plasma and a power supply for applying a DC voltage to the silicon substrate, and each power supply is independently provided. It preferably has a function of controlling.

【0015】また、上記第1および第2の態様において
は、上記半導体製造装置が、容量結合プラズマ発生装
置、二周波型容量結合プラズマ発生装置、誘導結合プラ
ズマ発生装置、マイクロ波プラズマ発生装置およびVH
Fプラズマ発生装置から選ばれる少なくとも一つをプラ
ズマ発生源として備えているのが好ましい。
In the first and second aspects, the semiconductor manufacturing apparatus may be a capacitively coupled plasma generator, a dual-frequency capacitively coupled plasma generator, an inductively coupled plasma generator, a microwave plasma generator, or a VH.
It is preferable that at least one selected from F plasma generators is provided as a plasma generation source.

【0016】[0016]

【発明の実施の形態】(実施の形態1)以下、本発明の
実施の形態1にかかる半導体装置の製造方法について、
図1〜3を参照しながら説明する。図1は本発明の実施
の形態1にかかる半導体装置の製造方法に用いられる半
導体製造装置の一例を示す断面図である。図2は本発明
の実施の形態1にかかる半導体装置の製造方法の一例を
示す図である。図3は本発明の実施の形態1にかかる半
導体装置の製造方法の効果を示す図である。
(Embodiment 1) Hereinafter, a method of manufacturing a semiconductor device according to Embodiment 1 of the present invention will be described.
This will be described with reference to FIGS. FIG. 1 is a cross-sectional view illustrating an example of a semiconductor manufacturing apparatus used in the method for manufacturing a semiconductor device according to the first embodiment of the present invention. FIG. 2 is a diagram illustrating an example of the method of manufacturing the semiconductor device according to the first embodiment of the present invention. FIG. 3 is a diagram illustrating the effect of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【0017】図1の例に示す半導体製造装置は、プラズ
マエッチング装置であり、プラズマ発生源として誘導結
合プラズマ発生装置が用いられている。なお、プラズマ
発生源はこれに限定されず、その他に容量結合プラズマ
発生装置、二周波型容量結合プラズマ発生装置、マイク
ロ波プラズマ発生装置およびVHFプラズマ発生装置等
も挙げられる。
The semiconductor manufacturing apparatus shown in FIG. 1 is a plasma etching apparatus in which an inductively coupled plasma generator is used as a plasma generation source. The plasma generation source is not limited to this, but may also include a capacitively coupled plasma generator, a dual-frequency capacitively coupled plasma generator, a microwave plasma generator, a VHF plasma generator, and the like.

【0018】図1において、1は円板状の上部電極であ
り、反応室6の上面を構成している。2はプラズマ生成
用の高周波電源であり、この高周波電源2からコイル1
0に高周波電力を印加することによって反応室6内にプ
ラズマが生成される。3は下部電極であり、下部電極3
の上には更にシリコンリング11が設置されている。5
は加工対象となるシリコン基板であり、シリコン基板5
の表面にはパターンニングされた絶縁膜(図示せず)が
形成されている。シリコン基板5はシリコンリング11
によって下部電極3上に保持されている。
In FIG. 1, reference numeral 1 denotes a disk-shaped upper electrode, which forms the upper surface of a reaction chamber 6. Reference numeral 2 denotes a high-frequency power supply for generating plasma.
By applying high-frequency power to zero, plasma is generated in the reaction chamber 6. Reference numeral 3 denotes a lower electrode.
A silicon ring 11 is further provided on the top. 5
Is a silicon substrate to be processed;
Is formed with a patterned insulating film (not shown). The silicon substrate 5 is a silicon ring 11
Is held on the lower electrode 3.

【0019】17は、下部電極3を介してシリコン基板
5に直流電圧を印加する直流電源である。直流電源17
からシリコン基板5に直流電圧が印加されると、シリコ
ン基板5は下部電極3に静電吸着される。図1の例に示
す半導体製造装置では、プラズマ生成用の高周波電源2
と直流電源17とをそれぞれ独立に制御できるように構
成されている。このように電源を独立に制御できるた
め、図1に示す半導体製造装置では、エッチング速度を
大きくでき、且つ、基板ダメージを低減できるという効
果が得られる。
Reference numeral 17 denotes a DC power supply for applying a DC voltage to the silicon substrate 5 via the lower electrode 3. DC power supply 17
When a DC voltage is applied to the silicon substrate 5 from above, the silicon substrate 5 is electrostatically attracted to the lower electrode 3. In the semiconductor manufacturing apparatus shown in the example of FIG.
And the DC power supply 17 can be controlled independently of each other. As described above, since the power supply can be controlled independently, the semiconductor manufacturing apparatus shown in FIG. 1 has an effect that the etching rate can be increased and the substrate damage can be reduced.

【0020】4は、下部電極3を介してシリコン基板5
に高周波電力を印加する高周波電源である。高周波電源
4からシリコン基板5に高周波電力が印加されると、シ
リコン基板5上には高周波電圧が発生し、シリコン基板
5にエッチングを行うイオンが引き込まれ、結果、シリ
コン基板5に形成された絶縁膜がエッチングされる。
Reference numeral 4 denotes a silicon substrate 5 via the lower electrode 3.
This is a high-frequency power supply that applies high-frequency power to the power supply. When high-frequency power is applied from the high-frequency power supply 4 to the silicon substrate 5, a high-frequency voltage is generated on the silicon substrate 5, ions for etching are drawn into the silicon substrate 5, and as a result, the insulation formed on the silicon substrate 5 is formed. The film is etched.

【0021】7は反応室6の内部を減圧するためのター
ボ分子ポンプ、8はドライポンプである。9は反応室内
部にプラズマ生成用のガスを導入するためのガス導入口
である。12は円筒状の石英ドームであり、反応室6の
側壁を構成する。このように、反応室6は上部電極1と
石英ドーム12と下部電極3とで構成されており、これ
らによって囲まれた空間である。
Reference numeral 7 denotes a turbo molecular pump for reducing the pressure inside the reaction chamber 6, and reference numeral 8 denotes a dry pump. Reference numeral 9 denotes a gas inlet for introducing a gas for generating plasma into the reaction chamber. Reference numeral 12 denotes a cylindrical quartz dome, which constitutes a side wall of the reaction chamber 6. As described above, the reaction chamber 6 includes the upper electrode 1, the quartz dome 12, and the lower electrode 3, and is a space surrounded by these.

【0022】反応室6の内部はエッチングの際にターボ
分子ポンプ7とドライポンプ8によって減圧され、真空
に保持される。また、上部電極1の上面には環状のヒー
ター14が取り付けられている。更に石英ドーム12の
外面にも環状のヒーター13が取り付けられている。そ
のため、上部電極1の温度と石英ドーム12の温度は精
密に制御される。なお、ヒーター13はヒーター電源1
5により、ヒーター14はヒーター電源16により制御
されている。通常エッチング時においては、上部電極1
は250℃程度に、石英ドーム12は240℃程度にな
るように温度制御される。
The interior of the reaction chamber 6 is depressurized by a turbo molecular pump 7 and a dry pump 8 during etching, and is kept at a vacuum. An annular heater 14 is attached to the upper surface of the upper electrode 1. Further, an annular heater 13 is attached to the outer surface of the quartz dome 12. Therefore, the temperature of the upper electrode 1 and the temperature of the quartz dome 12 are precisely controlled. The heater 13 is a heater power supply 1
5, the heater 14 is controlled by a heater power supply 16. During normal etching, the upper electrode 1
Is controlled to about 250 ° C., and the temperature of the quartz dome 12 is controlled to about 240 ° C.

【0023】次に図2を用いて本発明の実施の形態1に
かかる半導体装置の製造方法を工程ごとに説明する。な
お、下記において半導体製造装置の構成部材には図1で
示した番号を付している。
Next, a method of manufacturing the semiconductor device according to the first embodiment of the present invention will be described for each step with reference to FIG. In the following, the constituent members of the semiconductor manufacturing apparatus are given the numbers shown in FIG.

【0024】図2に示すように、最初に半導体製造装置
の反応室6内でアルゴンガスと酸素ガスとからなるプラ
ズマを生成する(ステップS1)。具体的には、ガス導
入口9から反応室6内にアルゴンガスと酸素ガスとを導
入し、コイル10に高周波電源2により高周波電力を印
加してプラズマを生成する(図1参照)。このとき、反
応室6内にシリコン基板5は搬入されておらず、下部電
極3の上には何も配置されていない状態である。
As shown in FIG. 2, first, a plasma composed of an argon gas and an oxygen gas is generated in the reaction chamber 6 of the semiconductor manufacturing apparatus (step S1). Specifically, an argon gas and an oxygen gas are introduced into the reaction chamber 6 from the gas inlet 9, and high-frequency power is applied to the coil 10 by the high-frequency power supply 2 to generate plasma (see FIG. 1). At this time, the silicon substrate 5 has not been carried into the reaction chamber 6 and nothing is disposed on the lower electrode 3.

【0025】プラズマの生成は、反応室6内におけるプ
ラズマと面する部分、例えば上部電極1の下面、石英ド
ーム12の内面、シリコンリング11の上面における表
面温度が飽和するまで行う。表面温度が飽和した時点で
高周波電源2と高周波電源4との出力を切り、プラズマ
を消滅させる。なお、この表面温度の飽和については後
述の図3において説明する。
The plasma is generated until the surface temperature of the portion facing the plasma in the reaction chamber 6, for example, the lower surface of the upper electrode 1, the inner surface of the quartz dome 12, and the upper surface of the silicon ring 11 is saturated. When the surface temperature is saturated, the outputs of the high frequency power supply 2 and the high frequency power supply 4 are turned off to extinguish the plasma. The saturation of the surface temperature will be described later with reference to FIG.

【0026】次に、加工対象となるシリコン基板5を反
応室6内に搬入する(ステップS2)。シリコン基板5
は下部電極3の上に配置し、シリコンリング11で保持
する(図1参照)。このシリコン基板5には、フォトレ
ジストでパターンニングされた絶縁膜が形成されてい
る。パターンニングはコンタクトホールとなる部分が露
出するように行われている。絶縁膜は半導体チップを構
成する絶縁膜であれば特に限定されないが、例えばBP
SG(Bron-Phosphine-Silicate-Glass)膜等が挙げら
れる。
Next, the silicon substrate 5 to be processed is carried into the reaction chamber 6 (step S2). Silicon substrate 5
Are arranged on the lower electrode 3 and held by the silicon ring 11 (see FIG. 1). An insulating film patterned with a photoresist is formed on the silicon substrate 5. The patterning is performed so that a portion serving as a contact hole is exposed. The insulating film is not particularly limited as long as it is an insulating film constituting a semiconductor chip.
SG (Bron-Phosphine-Silicate-Glass) film and the like.

【0027】次に、反応室6内にフルオロカーボンを主
成分としたプラズマを生成し、これによってシリコン基
板5の絶縁膜をエッチングする(ステップS3)。具体
的には、ガス導入口9から反応室6内に、例えばC26
/O2混合ガスやC58/Ar/O2混合ガスといったフ
ルオロカーボンガスを導入し、コイル10に高周波電源
2により高周波電力を印加することによってプラズマを
生成する(図1参照)。同時に、下部電極3に直流電源
17により直流電圧を印加してシリコン基板5と下部電
極3とを静電吸着させ、高周波電源4により高周波電力
を下部電極3に印加して、シリコン基板5上に高周波電
圧を発生させる(図1参照)。これにより、エッチング
を行うイオンがシリコン基板5へと引き込まれ、シリコ
ン基板5上の絶縁膜におけるフォトレジストから露出し
た部分がエッチングされ、コンタクトホールが形成され
る。コンタクトホールの形成後、高周波電源2と高周波
電源4との出力を切り、プラズマを消滅させる。
Next, plasma containing fluorocarbon as a main component is generated in the reaction chamber 6, thereby etching the insulating film of the silicon substrate 5 (step S3). Specifically, for example, C 2 F 6 is introduced into the reaction chamber 6 from the gas inlet 9.
A plasma is generated by introducing a fluorocarbon gas such as a / O 2 mixed gas or a C 5 F 8 / Ar / O 2 mixed gas, and applying high frequency power to the coil 10 by the high frequency power supply 2 (see FIG. 1). At the same time, a DC voltage is applied to the lower electrode 3 by a DC power supply 17 to cause the silicon substrate 5 and the lower electrode 3 to be electrostatically attracted. A high-frequency voltage is generated (see FIG. 1). As a result, ions to be etched are drawn into the silicon substrate 5, and a portion of the insulating film on the silicon substrate 5 exposed from the photoresist is etched to form a contact hole. After the formation of the contact holes, the outputs of the high frequency power supply 2 and the high frequency power supply 4 are turned off to extinguish the plasma.

【0028】なお、本発明でいうフルオロカーボンガス
は、CH22ガス、CH3Fガス、C26ガス、C38
ガス、C46ガス、C48ガスおよびC58ガスから選
ばれる少なくとも一つのガスを含有するものであれば良
く、特に限定されるものではない。
The fluorocarbon gas referred to in the present invention includes CH 2 F 2 gas, CH 3 F gas, C 2 F 6 gas, C 3 F 8
Any gas containing at least one gas selected from gas, C 4 F 6 gas, C 4 F 8 gas, and C 5 F 8 gas may be used, and is not particularly limited.

【0029】次に、反応室6内で酸素プラズマを生成
し、ステップS3のプラズマの生成によって形成された
ポリマー膜の除去を行う(ステップS4)。具体的に
は、反応室6内にガス導入口9から酸素ガスを導入し、
コイル10に高周波電源2により高周波電力を印加して
プラズマを生成する(図1参照)。同時に、上記同様
に、シリコン基板5と下部電極3とを静電吸着させ、シ
リコン基板5上に高周波電圧を発生させる(図1参
照)。これにより、酸素イオンが引き込まれ、この酸素
イオンによってコンタクトホール底に付着したポリマー
膜や、上部電極1の下面、石英ドーム12の上面および
シリコンリング11の表面に付着したポリマー膜が除去
され、反応室6内がクリーニングされる。
Next, oxygen plasma is generated in the reaction chamber 6, and the polymer film formed by the generation of the plasma in step S3 is removed (step S4). Specifically, oxygen gas is introduced into the reaction chamber 6 from the gas inlet 9,
High frequency power is applied to the coil 10 by the high frequency power supply 2 to generate plasma (see FIG. 1). At the same time, similarly to the above, the silicon substrate 5 and the lower electrode 3 are electrostatically attracted to generate a high-frequency voltage on the silicon substrate 5 (see FIG. 1). As a result, oxygen ions are attracted, and the polymer film adhered to the bottom of the contact hole and the polymer film adhered to the lower surface of the upper electrode 1, the upper surface of the quartz dome 12, and the surface of the silicon ring 11 are removed by the oxygen ions. The inside of the chamber 6 is cleaned.

【0030】最後に、コンタクトホールが形成されたシ
リコン基板5を反応室6から搬出する(ステップS
5)。このシリコン基板5は製品となる。連続してシリ
コン基板5処理する場合は、ステップS2からステップ
S5を繰り返して行えば良い。このように、本実施の形
態1にかかる半導体装置の製造方法では、シリコン基板
5の絶縁膜をエッチングしてコンタクトホールを形成す
る(ステップS2)前に、半導体製造装置の反応室6内
でアルゴンガスと酸素ガスとからなるプラズマを生成し
ている(ステップS1)。
Finally, the silicon substrate 5 having the contact hole formed therein is carried out of the reaction chamber 6 (step S).
5). This silicon substrate 5 becomes a product. When processing the silicon substrate 5 continuously, steps S2 to S5 may be repeated. As described above, in the method for manufacturing a semiconductor device according to the first embodiment, before the contact hole is formed by etching the insulating film of the silicon substrate 5 (step S2), the argon is formed in the reaction chamber 6 of the semiconductor manufacturing device. A plasma composed of a gas and an oxygen gas is generated (step S1).

【0031】次に図3を用いて、本実施の形態1にかか
る半導体装置の製造方法の効果について従来の半導体装
置の製造方法と比較して説明する。なお、ここでいう従
来の半導体装置の製造方法とは、図2中のステップS1
を行わないで、ステップS2からステップS5までのみ
を行う製造方法である。
Next, the effect of the method for manufacturing a semiconductor device according to the first embodiment will be described in comparison with a conventional method for manufacturing a semiconductor device with reference to FIG. Note that the conventional method of manufacturing a semiconductor device here is the same as that in step S1 in FIG.
Is performed, and only steps S2 to S5 are performed.

【0032】図3(a)は、本実施の形態にかかる半導
体装置の製造方法と従来の半導体装置の製造方法とにお
けるBPSGエッチング速度と処理枚数との関係を示し
ている。BPSGエッチング速度は、シリコン基板上に
平坦なBPSG膜(絶縁膜)を設け、これに対してフル
オロカーボンガスを主成分としたプラズマでエッチング
を行うことによって測定している。図3(a)に示すよ
うに、BPSGエッチング速度は従来と本発明とで同じ
になる。
FIG. 3A shows the relationship between the BPSG etching rate and the number of processed wafers in the semiconductor device manufacturing method according to the present embodiment and the conventional semiconductor device manufacturing method. The BPSG etching rate is measured by providing a flat BPSG film (insulating film) on a silicon substrate and performing etching on the BPSG film using plasma containing a fluorocarbon gas as a main component. As shown in FIG. 3A, the BPSG etching rate is the same between the conventional and the present invention.

【0033】図3(b)は、本実施の形態にかかる半導
体装置の製造方法と従来の半導体装置の製造方法とにお
けるレジストエッチン速度と処理枚数との関係を示して
いる。レジストエッチング速度は、シリコン基板のBP
SG膜をフォトレジストでパターンニングし、フォトレ
ジストから露出した部分を、フルオロカーボンガスを主
成分としたプラズマでエッチングして測定している。
FIG. 3B shows the relationship between the resist etching rate and the number of processed wafers in the semiconductor device manufacturing method according to the present embodiment and the conventional semiconductor device manufacturing method. The resist etching rate is BP of silicon substrate
The SG film is patterned with a photoresist, and the portion exposed from the photoresist is measured by etching with a plasma mainly containing a fluorocarbon gas.

【0034】図3(c)は、本実施の形態にかかる半導
体装置の製造方法と従来の半導体装置の製造方法とにお
ける対レジスト選択比と処理枚数との関係を示してい
る。対レジスト選択比は、図3(b)で示すレジストエ
ッチング速度に対する図3(a)で示すBPSGエッチ
ング速度の比(BPSGエッチング速度/レジストエッ
チング速度)である。
FIG. 3C shows the relationship between the resist selectivity and the number of processed wafers in the semiconductor device manufacturing method according to the present embodiment and the conventional semiconductor device manufacturing method. The resist selectivity is the ratio of the BPSG etching rate shown in FIG. 3A to the resist etching rate shown in FIG. 3B (BPSG etching rate / resist etching rate).

【0035】図3(b)および(c)に示すように、従
来の半導体装置の製造方法によれば、レジストエッチン
グ速度は処理枚数の増加に伴って低くなっており、反対
に対レジスト選択比は処理枚数の増加に伴って高くなっ
ており、これらは処理枚数が3枚目まで安定しておら
ず、4枚目から安定している。
As shown in FIGS. 3B and 3C, according to the conventional method for manufacturing a semiconductor device, the resist etching rate decreases as the number of processed wafers increases, and conversely, the resist selectivity to resist selection ratio increases. Are higher with an increase in the number of processed sheets, and these are not stable until the third processed sheet and are stable from the fourth processed sheet.

【0036】ところで、反応室6内でプラズマが生成さ
れると、その放射熱により、反応室6内のプラズマに面
する部分、即ち図1の例では、上部電極1の下面、石英
ドーム12の内面、シリコンリング11の上面における
表面温度は10℃〜100℃程度上昇し、やがてある温
度で安定する。このような状態が本発明でいう「表面温
度の飽和」である。なお、表面温度が飽和しているとき
の実際の表面温度は240℃〜400℃程度である。
By the way, when plasma is generated in the reaction chamber 6, a portion of the plasma facing the plasma in the reaction chamber 6, ie, the lower surface of the upper electrode 1 and the quartz dome 12 in the example of FIG. The surface temperature on the inner surface and the upper surface of the silicon ring 11 rises by about 10 ° C. to 100 ° C. and eventually stabilizes at a certain temperature. Such a state is referred to as “surface temperature saturation” in the present invention. Note that the actual surface temperature when the surface temperature is saturated is about 240 ° C to 400 ° C.

【0037】また、これらの部品は通常シリコンを含有
しているため、表面温度が高くなると、部品中に含まれ
るシリコンがプラズマ中のフッ素と結合する。このた
め、プラズマ中のフッ素濃度比は次第に下がり、炭素濃
度比は次第に高くなり、やがてこれらも安定する。
Further, since these components usually contain silicon, when the surface temperature increases, the silicon contained in the components bonds with fluorine in the plasma. For this reason, the fluorine concentration ratio in the plasma gradually decreases, the carbon concentration ratio gradually increases, and these are eventually stabilized.

【0038】従来の半導体装置の製造方法では、これら
の部品の表面温度が飽和していない状態で、シリコン基
板(図3に示す1枚目〜3枚目)の処理が行われるの
で、炭素濃度比が低い状態から高い状態へ変化している
時にエッチングが行われることになる。そのため、処理
枚数の増加に伴いレジストエッチング速度が低くなり、
反対に対レジスト選択比が高くなると考えられる。
In the conventional method for manufacturing a semiconductor device, the silicon substrate (the first to third substrates shown in FIG. 3) is processed in a state where the surface temperatures of these components are not saturated. Etching will be performed when the ratio changes from a low state to a high state. Therefore, the resist etching rate decreases as the number of processed wafers increases,
Conversely, it is considered that the selectivity to resist is increased.

【0039】また、この状態でエッチングを行うと、B
PSG膜(絶縁膜)に設けられたフォトレジストまでも
がエッチングされてしまい、フォトレジストは一部また
は全部が消失してしまう。そのため、フォトレジストの
直下にあるBPSG膜までエッチングされてしまい、上
述したようにコンタクトホールの寸法が大きくなって隣
接するコンタクトホール同士がつながってしまうという
問題が生じてしまう。また、コンタクトホールの底に露
出している拡散層がエッチングされるという問題も生じ
てしまう。
When etching is performed in this state, B
Even the photoresist provided on the PSG film (insulating film) is etched, and part or all of the photoresist disappears. As a result, the BPSG film immediately below the photoresist is etched, and the size of the contact hole becomes large, as described above, and the adjacent contact holes are connected to each other. Further, there is a problem that the diffusion layer exposed at the bottom of the contact hole is etched.

【0040】それに対し、本実施の形態にかかる半導体
装置の製造方法においては、図2で示したように、最初
にアルゴンガスと酸素ガスとでプラズマを生成し(ステ
ップS1)、このプラズマの放射熱により上部電極1の
下面、石英ドーム12の内面、シリコンリング11の上
面における表面温度を飽和させており、その後に、シリ
コン基板の絶縁膜に対してエッチングを行っている。な
お、この場合の高周波電源2から印加される高周波電力
(RF電力)の値は特に限定されないが、放電時間の短
縮の点から3000W程度とするのが好ましい。例え
ば、高周波電源2から印加される高周波電力が2700
Wの場合は必要な放電時間は10分程度であるが、30
00Wの場合は必要な放電時間は7分程度となる。
On the other hand, in the method of manufacturing a semiconductor device according to the present embodiment, as shown in FIG. 2, first, a plasma is generated with argon gas and oxygen gas (step S1), and the plasma is radiated. The surface temperatures of the lower surface of the upper electrode 1, the inner surface of the quartz dome 12, and the upper surface of the silicon ring 11 are saturated by heat, and thereafter, the insulating film of the silicon substrate is etched. In this case, the value of the high-frequency power (RF power) applied from the high-frequency power supply 2 is not particularly limited, but is preferably about 3000 W from the viewpoint of shortening the discharge time. For example, the high frequency power applied from the high frequency power supply 2 is 2700
In the case of W, the required discharge time is about 10 minutes.
In the case of 00W, the required discharge time is about 7 minutes.

【0041】よって、本実施の形態によれば、1枚目の
シリコン基板をエッチングする時においてもプラズマ中
のフッ素濃度比と炭素濃度比とは一定の値で安定してお
り、レジストエッチング速度および対レジスト選択比も
安定している。このため、例え1枚目〜3枚目のシリコ
ン基板のエッチング中であっても、フォトレジストがエ
ッチングされてしまうという状況が発生する可能性は極
めて低く、上記のような問題の発生を抑制することがで
きる。
Therefore, according to the present embodiment, even when the first silicon substrate is etched, the fluorine concentration ratio and the carbon concentration ratio in the plasma are stable at constant values, and the resist etching rate and The resist selectivity is also stable. Therefore, even when the first to third silicon substrates are being etched, the possibility that the photoresist is etched is extremely low, and the above-described problem is suppressed. be able to.

【0042】以上のように本実施の形態1にかかる半導
体装置の製造方法を用いると、1枚目のシリコン基板か
ら、レジストエッチング速度と対レジスト選択比とが安
定したエッチング処理を施すことができるので、フォト
レジストの直下にある絶縁膜がエッチングされてコンタ
クトホールの寸法が拡大するという問題や、コンタクト
ホールの底の拡散層がエッチングされてしまうという問
題を解消できる。よって、従来に比べて不良品の発生を
抑制することができる。
As described above, when the method of manufacturing a semiconductor device according to the first embodiment is used, an etching process in which the resist etching rate and the resist selectivity are stable can be performed from the first silicon substrate. Therefore, the problem that the insulating film immediately below the photoresist is etched to increase the dimension of the contact hole and the problem that the diffusion layer at the bottom of the contact hole is etched can be solved. Therefore, occurrence of defective products can be suppressed as compared with the related art.

【0043】(実施の形態2)次に本発明の実施の形態
2にかかる半導体装置の製造方法について、図4を参照
しながら工程ごとに説明する。図4は本発明の実施の形
態2にかかる半導体装置の製造方法の一例を示す図であ
る。なお、図4に示す製造方法の実施においても図1で
示した半導体製造装置が用いられており、本実施の形態
においても半導体製造装置の構成部材には図1で示した
番号を付して説明している。
Second Embodiment Next, a method of manufacturing a semiconductor device according to a second embodiment of the present invention will be described step by step with reference to FIG. FIG. 4 is a diagram illustrating an example of a method for manufacturing a semiconductor device according to the second embodiment of the present invention. Note that the semiconductor manufacturing apparatus shown in FIG. 1 is also used in the implementation of the manufacturing method shown in FIG. 4, and also in the present embodiment, the components shown in FIG. Explain.

【0044】図4に示すように、最初にダミーとなるシ
リコン基板を反応室6内に搬入する(ステップS1
1)。ダミーとなるシリコン基板は下部電極3の上に配
置し、シリコンリング11で保持する。なお、このステ
ップS11で搬入されるダミーとなるシリコン基板は、
図2のステップS2で搬入されるシリコン基板とは異な
るものであり、製品とならないものである。このような
ダミーとなるシリコン基板としては、表面に絶縁膜が設
けらているがフォトレジストによるパターンニングが施
されていないシリコン基板や、既に不良品となったシリ
コン基板が挙げられる。
As shown in FIG. 4, first, a silicon substrate serving as a dummy is carried into the reaction chamber 6 (step S1).
1). A silicon substrate serving as a dummy is arranged on the lower electrode 3 and held by a silicon ring 11. The dummy silicon substrate loaded in step S11 is
This is different from the silicon substrate carried in at step S2 in FIG. 2 and is not a product. Examples of such a dummy silicon substrate include a silicon substrate provided with an insulating film on its surface but not patterned by a photoresist, or a silicon substrate that has already become defective.

【0045】次に、このダミーとなるシリコン基板を反
応室6内に配置した状態で、反応室6内にフルオロカー
ボンガスを主成分としたプラズマを生成する(ステップ
S12)。具体的には、反応室6内にガス導入口9から
26/O2混合ガスやC5 8/Ar/O2混合ガスとい
ったフルオロカーボンガスを導入し、コイル10に高周
波電源2により高周波電力を印加することによってプラ
ズマを生成する(図1参照)。同時に、下部電極3に直
流電源17により直流電圧を印加してダミーとなるシリ
コン基板と下部電極3とを静電吸着させ、高周波電源4
により高周波電力を下部電極3に印加して、このダミー
となるシリコン基板上に高周波電圧を発生させる(図1
参照)。所定の時間放電を行った後、高周波電源2と高
周波電源4との出力を切り、プラズマを消滅させる。
Next, this silicon substrate serving as a dummy is
The fluorocarbon is placed in the reaction chamber 6 while being placed in the reaction chamber 6.
Generate a plasma mainly composed of carbon gas (step
S12). Specifically, a gas inlet 9 is provided in the reaction chamber 6.
CTwoF6/ OTwoMixed gas or CFiveF 8/ Ar / OTwoMixed gas
Into the coil 10
By applying high-frequency power from the
A zuma is generated (see FIG. 1). At the same time, the lower electrode 3
A DC voltage is applied by the
The high-frequency power supply 4
High-frequency power is applied to the lower electrode 3 by the
A high-frequency voltage is generated on a silicon substrate to be
reference). After discharging for a predetermined time, the high frequency power supply 2
The output from the frequency power supply 4 is turned off to extinguish the plasma.

【0046】次に、反応室6内で酸素プラズマを生成
し、ステップS12のプラズマの生成によって形成され
たポリマー膜の除去を行う(ステップS13)。具体的
には、反応室6内にガス導入口9から酸素ガスを導入
し、コイル10に高周波電源2により高周波電力を印加
してプラズマを生成する(図1参照)。同時に、上記と
同様に、ダミーとなるシリコン基板と下部電極3とを静
電吸着させ、このダミーとなるシリコン基板上に高周波
電圧を発生させる(図1参照)。これにより、酸素イオ
ンが引き込まれ、この酸素イオンによって上記のステッ
プS12中に上部電極1の下面、石英ドーム12の内面
およびシリコンリング11の上面に付着したポリマー膜
が除去され、反応室6内がクリーニングされる。その
後、ダミーとなるシリコン基板を反応室6内から搬出す
る(ステップS14)。
Next, oxygen plasma is generated in the reaction chamber 6, and the polymer film formed by the generation of the plasma in step S12 is removed (step S13). Specifically, oxygen gas is introduced into the reaction chamber 6 from the gas inlet 9 and high frequency power is applied to the coil 10 by the high frequency power supply 2 to generate plasma (see FIG. 1). At the same time, similarly to the above, the dummy silicon substrate and the lower electrode 3 are electrostatically attracted, and a high-frequency voltage is generated on the dummy silicon substrate (see FIG. 1). As a result, oxygen ions are drawn in, and the polymer films adhered to the lower surface of the upper electrode 1, the inner surface of the quartz dome 12, and the upper surface of the silicon ring 11 during the above step S12 are removed by the oxygen ions, and the inside of the reaction chamber 6 is removed. Will be cleaned. After that, the dummy silicon substrate is carried out of the reaction chamber 6 (Step S14).

【0047】次に、反応室6内のプラズマに面する部
分、即ち図1の例では、上部電極1の下面、石英ドーム
12の内面、シリコンリング11の上面の表面温度が飽
和したかどうかを判定する(ステップS15)。判定の
結果、表面温度が飽和していない場合は、ダミーとなる
シリコン基板を別のダミーとなるシリコン基板に交換し
て、上記ステップS11〜ステップS15を繰り返す。
Next, whether the surface temperature of the portion of the reaction chamber 6 facing the plasma, that is, in the example of FIG. 1, the lower surface of the upper electrode 1, the inner surface of the quartz dome 12, and the upper surface of the silicon ring 11 has been saturated. A determination is made (step S15). As a result of the determination, when the surface temperature is not saturated, the dummy silicon substrate is replaced with another dummy silicon substrate, and the above steps S11 to S15 are repeated.

【0048】一方、判定の結果、表面温度が飽和してい
る場合は、絶縁膜がパターンニングされたシリコン基板
5を反応室6内に搬入する(ステップS16)。このシ
リコン基板5は、図2のステップS2で用いたものと同
様のものであり、製品となるものである。
On the other hand, if the result of determination is that the surface temperature is saturated, the silicon substrate 5 on which the insulating film has been patterned is carried into the reaction chamber 6 (step S16). This silicon substrate 5 is the same as that used in step S2 in FIG. 2, and is a product.

【0049】本実施の形態において、表面温度が飽和し
たかどうかの判定の方法は、特に限定されるものではな
い。例えば反応室内に温度センサーを配置し、センサー
からの信号をモニタリングして判定を行うこともでき
る。また、予め繰り返しの回数を1回、2回、3回、4
回、…と決めて後述するステップS16〜ステップS1
9を行い、不良品が発生しなかった最小の回数を見つけ
出し、この回数に基づいて判定を行うこともできる。
In the present embodiment, the method for determining whether the surface temperature is saturated is not particularly limited. For example, a determination can be made by arranging a temperature sensor in the reaction chamber and monitoring a signal from the sensor. In addition, the number of repetitions is previously set to 1, 2, 3, 4,
, And steps S16 to S1 to be described later.
9 to find the minimum number of times in which no defective product has occurred, and make a determination based on this number.

【0050】その他、判定の方法としては、発光分析法
にて発光強度を観測してC/Fが一定になる点を見つ
け、この時飽和したとして判定する方法や、Vpp(図
1示す下部電極3にかかる電圧のピークtoピークの
値)が一定になるときを飽和したとして判定する方法等
も挙げられる。
In addition, as a judgment method, a point at which the C / F becomes constant by observing the light emission intensity by the emission analysis method and judging that the C / F is saturated at this time, or a method of judging that the saturation occurs at Vpp (the lower electrode The peak-to-peak value of the voltage applied to No. 3 is determined to be saturated when the voltage becomes constant.

【0051】次に、反応室6内にフルオロカーボンを主
成分としたプラズマを生成し、これによってシリコン基
板5の絶縁膜をエッチングする(ステップS17)。本
ステップは、上記ステップS12および図2で示したス
テップS3と同様に、ガス導入口9からフルオロカーボ
ンガスを導入し、高周波電源2、直流電源17および高
周波電源4を起動することによって行われる(図1参
照)。本ステップによりシリコン基板5の絶縁膜にコン
タクトホールが形成される。
Next, plasma containing fluorocarbon as a main component is generated in the reaction chamber 6, thereby etching the insulating film of the silicon substrate 5 (step S17). This step is performed by introducing a fluorocarbon gas from the gas inlet 9 and activating the high-frequency power supply 2, the DC power supply 17, and the high-frequency power supply 4 in the same manner as in step S12 and step S3 shown in FIG. 1). Through this step, a contact hole is formed in the insulating film of the silicon substrate 5.

【0052】次に、反応室6内で酸素プラズマを生成
し、ステップS17のプラズマの生成によって形成され
たポリマー膜の除去を行う(ステップS18)。本ステ
ップは上記ステップ1S3および図2で示したステップ
S4と同様に、ガス導入口9から酸素ガスを導入し、高
周波電源2、直流電源17および高周波電源4を起動す
ることによって行われる(図1参照)。本ステップによ
り、コンタクトホール底に付着したポリマー膜や、上部
電極1の下面、石英ドーム12の内面およびシリコンリ
ング11の上面に付着したポリマー膜が除去され、反応
室6内がクリーニングされる。
Next, oxygen plasma is generated in the reaction chamber 6, and the polymer film formed by the generation of the plasma in step S17 is removed (step S18). This step is performed by introducing oxygen gas from the gas inlet 9 and activating the high-frequency power supply 2, the DC power supply 17, and the high-frequency power supply 4 in the same manner as in step 1S3 and step S4 shown in FIG. 2 (FIG. 1). reference). In this step, the polymer film adhered to the bottom of the contact hole and the polymer film adhered to the lower surface of the upper electrode 1, the inner surface of the quartz dome 12, and the upper surface of the silicon ring 11 are removed, and the inside of the reaction chamber 6 is cleaned.

【0053】最後に、コンタクトホールが形成されたシ
リコン基板5を反応室6から搬出する(ステップS1
9)。連続してシリコン基板5処理する場合は、ステッ
プS16からステップS19を繰り返して行えば良い。
Finally, the silicon substrate 5 having the contact holes formed therein is carried out of the reaction chamber 6 (step S1).
9). When processing the silicon substrate 5 continuously, steps S16 to S19 may be repeated.

【0054】このように本実施の形態にかかる半導体装
置の製造方法においても、実施の形態1と同様に、反応
室6内のプラズマに面する部分における表面温度を飽和
させてから、パターンニングされたシリコン基板の絶縁
膜へのコンタクトホールの形成が行われる。そのため、
例え1枚目であっても、図3で示されたと同様の安定し
たレジストエッチング速度と対レジスト選択比とが得ら
れ、エッチング特性が安定している。よって、フォトレ
ジストの直下にある絶縁膜がエッチングされてコンタク
トホールの寸法が拡大するという問題や、コンタクトホ
ールの底の拡散層がエッチングされてしまうという問題
を解消でき、従来に比べて不良品の発生を抑制すること
ができる。
As described above, in the method of manufacturing a semiconductor device according to the present embodiment, similarly to the first embodiment, the surface temperature in the portion of the reaction chamber 6 facing the plasma is saturated, and then the patterning is performed. A contact hole is formed in the insulating film of the silicon substrate. for that reason,
Even for the first sheet, the same stable resist etching rate and resist selectivity as shown in FIG. 3 are obtained, and the etching characteristics are stable. Therefore, the problem that the size of the contact hole is enlarged by etching the insulating film immediately below the photoresist and the problem that the diffusion layer at the bottom of the contact hole is etched can be solved. Generation can be suppressed.

【0055】また、本実施の形態においても、従来と同
様に製品とできないシリコン基板が発生するが、このシ
リコン基板は既に不良品となっているものであるか、こ
のシリコン基板にはパターンニングを施す必要がないた
め、従来に比べてコストの削減を図ることができる。本
実施の形態においても実施の形態1と同様にパターンニ
ングされたシリコン基板が無駄になるのを抑制できる。
Also in this embodiment, a silicon substrate which cannot be made into a product occurs as in the prior art. However, this silicon substrate is already a defective product, or patterning is performed on this silicon substrate. Since there is no need to perform this, it is possible to reduce costs as compared with the related art. Also in the present embodiment, the patterned silicon substrate can be prevented from being wasted similarly to the first embodiment.

【0056】(実施の形態3)次に本発明の実施の形態
3にかかる半導体装置の製造方法について、図5を参照
しながら工程ごとに説明する。図5は本発明の実施の形
態3にかかる半導体装置の製造方法の一例を示す図であ
る。なお、図5に示す製造方法の実施においても図1で
示した半導体製造装置が用いられており、本実施の形態
においても半導体製造装置の構成部材には図1で示した
番号を付して説明している。
Third Embodiment Next, a method of manufacturing a semiconductor device according to a third embodiment of the present invention will be described step by step with reference to FIG. FIG. 5 is a diagram illustrating an example of a method for manufacturing a semiconductor device according to the third embodiment of the present invention. Note that the semiconductor manufacturing apparatus shown in FIG. 1 is also used in the implementation of the manufacturing method shown in FIG. 5, and also in the present embodiment, the components shown in FIG. Explain.

【0057】図5に示すように、最初に、ダミーとなる
シリコン基板を反応室6内に搬入する(ステップS2
1)。次に、このダミーとなるシリコン基板を反応室6
内に配置した状態で、反応室6内でフルオロカーボンガ
スを主成分としたプラズマを生成する(ステップS2
2)。このプラズマを消滅させた後、反応室6内で更に
酸素プラズマを生成し、ステップS22のプラズマの生
成によって形成されたポリマー膜の除去を行う(ステッ
プS23)。なお、ステップS21〜ステップS23は
図2で示したステップS11〜S13と同様にして行わ
れている。
As shown in FIG. 5, first, a silicon substrate serving as a dummy is loaded into the reaction chamber 6 (step S2).
1). Next, the dummy silicon substrate is placed in the reaction chamber 6.
Is generated in the reaction chamber 6 in the state where the main component is a fluorocarbon gas (step S2).
2). After extinguishing this plasma, oxygen plasma is further generated in the reaction chamber 6, and the polymer film formed by the generation of the plasma in step S22 is removed (step S23). Steps S21 to S23 are performed in the same manner as steps S11 to S13 shown in FIG.

【0058】次に、ダミーとなるシリコン基板を反応室
6内に設置したままの状態で、図4で示したステップS
15と同様にして反応室6内のプラズマに面する部分の
表面温度が飽和したかどうかを判定する(ステップS2
4)。判定の結果、表面温度が飽和していない場合は、
上記ステップS22〜ステップS24を繰り返す。
Next, in a state where the silicon substrate serving as the dummy is set in the reaction chamber 6, step S shown in FIG.
It is determined whether or not the surface temperature of the portion of the reaction chamber 6 facing the plasma in the reaction chamber 6 is saturated (step S2).
4). As a result of the judgment, if the surface temperature is not saturated,
Steps S22 to S24 are repeated.

【0059】なお、本実施の形態では、実施の形態2と
異なり、ダミーとなるシリコン基板を交換することな
く、表面温度が飽和するまでプラズマの生成工程(ステ
ップS22およびS23)が繰り返される。また、本実
施の形態におけるステップS22とステップS23とに
かかる処理時間と、実施の形態2におけるステップS1
2とステップ13とにかかる処理時間とは同じである。
よって、本実施の形態は、実施の形態2に比べ、ダミー
となるシリコン基板が一枚で済む分だけコストの削減を
図ることができる。
In the present embodiment, unlike the second embodiment, the plasma generation steps (steps S22 and S23) are repeated without replacing the dummy silicon substrate until the surface temperature is saturated. Also, the processing time required for step S22 and step S23 in the present embodiment and the processing time in step S1 in the second embodiment
The processing time required for step 2 and step 13 is the same.
Therefore, in this embodiment, compared to the second embodiment, the cost can be reduced by an amount corresponding to one dummy silicon substrate.

【0060】一方、判定の結果、表面温度が飽和してい
る場合は、ダミーとなるシリコン基板を反応室6内から
搬出し(ステップS25)、絶縁膜がパターンニングさ
れたシリコン基板5を反応室6内に搬入する(ステップ
S26)。このシリコン基板5は、図2のステップS2
で用いたものと同様のものであり、製品となるものであ
る。なお、表面温度が飽和しているかどうかの判定は、
実施の形態2で示した方法を用いて行われる。
On the other hand, as a result of the determination, if the surface temperature is saturated, the dummy silicon substrate is carried out of the reaction chamber 6 (step S25), and the silicon substrate 5 on which the insulating film has been patterned is removed from the reaction chamber. 6 (step S26). This silicon substrate 5 corresponds to Step S2 in FIG.
And the product. The determination whether the surface temperature is saturated,
This is performed using the method described in the second embodiment.

【0061】次に、反応室6内でフルオロカーボンを主
成分としたプラズマを生成し、これによってシリコン基
板5の絶縁膜をエッチングする(ステップS27)。本
ステップによりシリコン基板5の絶縁膜にコンタクトホ
ールが形成される。更に、反応室6内で酸素プラズマを
生成し、ステップS7のプラズマの生成によって形成さ
れたポリマー膜の除去を行う(ステップS28)。本ス
テップにより、コンタクトホール底に付着したポリマー
膜や、上部電極1の下面、石英ドーム12の内面および
シリコンリング11の上面に付着したポリマー膜が除去
され、反応室6内がクリーニングされる。
Next, plasma containing fluorocarbon as a main component is generated in the reaction chamber 6, thereby etching the insulating film of the silicon substrate 5 (step S27). Through this step, a contact hole is formed in the insulating film of the silicon substrate 5. Further, oxygen plasma is generated in the reaction chamber 6, and the polymer film formed by the generation of the plasma in step S7 is removed (step S28). In this step, the polymer film adhered to the bottom of the contact hole and the polymer film adhered to the lower surface of the upper electrode 1, the inner surface of the quartz dome 12, and the upper surface of the silicon ring 11 are removed, and the inside of the reaction chamber 6 is cleaned.

【0062】最後に、コンタクトホールが形成されたシ
リコン基板5を反応室6から搬出する(ステップS2
9)。連続してシリコン基板5処理する場合は、ステッ
プS26からステップS29を繰り返して行えば良い。
なお、ステップS26〜ステップS29は図2で示した
ステップS16〜S19と同様にして行われている。
Finally, the silicon substrate 5 having the contact hole formed therein is carried out of the reaction chamber 6 (step S2).
9). When processing the silicon substrate 5 continuously, steps S26 to S29 may be repeated.
Steps S26 to S29 are performed in the same manner as steps S16 to S19 shown in FIG.

【0063】このように本実施の形態にかかる半導体装
置の製造方法においても、実施の形態1および2と同様
に、反応室6内のプラズマに面する部分における表面温
度を飽和させてから、パターンニングされたシリコン基
板の絶縁膜へのコンタクトホールの形成が行われる。そ
のため、例え一枚目であっても、図3で示されたと同様
の安定したレジストエッチング速度と対レジスト選択比
とが得られ、エッチング特性が安定している。よって、
フォトレジストの直下にある絶縁膜がエッチングされて
コンタクトホールの寸法が拡大するという問題や、コン
タクトホールの底の拡散層がエッチングされてしまうと
いう問題を解消でき、従来に比べて不良品の発生を抑制
することができる。
As described above, in the method of manufacturing a semiconductor device according to the present embodiment, as in the first and second embodiments, the surface temperature in the portion of the reaction chamber 6 facing the plasma is saturated before the pattern is formed. A contact hole is formed in the insulated insulating film of the silicon substrate. Therefore, even if it is the first sheet, the same stable resist etching rate and resist selectivity as shown in FIG. 3 are obtained, and the etching characteristics are stable. Therefore,
The problem that the size of the contact hole is enlarged due to the etching of the insulating film directly under the photoresist and the problem that the diffusion layer at the bottom of the contact hole is etched can be eliminated. Can be suppressed.

【0064】また、本実施の形態においても従来と同様
に製品とできないシリコン基板が発生するが、このシリ
コン基板は既に不良品となっているものであるか、この
シリコン基板にはパターンニングを施す必要がないた
め、従来に比べてコストの削減を図ることができる。本
実施の形態においても実施の形態1および2と同様にパ
ターンニングされたシリコン基板が無駄になるのを抑制
できる。
Also in this embodiment, a silicon substrate which cannot be made into a product occurs in the same manner as in the prior art, but this silicon substrate is already defective or this silicon substrate is subjected to patterning. Since there is no need, cost can be reduced as compared with the related art. Also in the present embodiment, it is possible to prevent the patterned silicon substrate from being wasted similarly to the first and second embodiments.

【0065】なお、実施の形態2および実施の形態3に
おいて、最初のプラズマの生成時においてダミーとなる
シリコン基板を反応室6内に設置しているのは、フルオ
ロカーボンガスを主成分としたプラズマを生成している
ためである。即ち、シリコン基板を下部電極3に設置し
ておかないと下部電極3の上面にポリマー膜が形成され
てしまうからである。
In the second and third embodiments, the silicon substrate serving as a dummy at the time of the first plasma generation is set in the reaction chamber 6 because the plasma containing fluorocarbon gas as a main component is used. This is because it is being generated. That is, unless a silicon substrate is placed on the lower electrode 3, a polymer film is formed on the upper surface of the lower electrode 3.

【0066】一方、実施の形態1では、アルゴンガスと
酸素ガスとのプラズマを生成しており、ポリマー膜が形
成されないため、下部電極3にダミーとなるシリコン基
板を配置する必要はない。但し、下部電極3は通常アル
ミニウム等の金属を含有する材料で形成されている。そ
のため、反応室内への金属汚染を防ぐ点からは、実施の
形態2および3と同様に、ダミーとなるシリコン基板を
配置して前記プラズマの生成を行うのが好ましい態様で
ある。
On the other hand, in the first embodiment, the plasma of the argon gas and the oxygen gas is generated, and the polymer film is not formed. Therefore, it is not necessary to arrange a dummy silicon substrate on the lower electrode 3. However, the lower electrode 3 is usually formed of a material containing a metal such as aluminum. Therefore, from the viewpoint of preventing metal contamination in the reaction chamber, it is a preferable embodiment to arrange the dummy silicon substrate and generate the plasma as in the second and third embodiments.

【0067】[0067]

【発明の効果】以上のように本発明にかかる半導体装置
の製造方法を用いれば、特に開始から一定時間経過後ま
でに処理されたシリコン基板が不良品となるのを抑制す
ることができる。よって、従来に比べて半導体装置のコ
ストを低下させることができる。
As described above, by using the method of manufacturing a semiconductor device according to the present invention, it is possible to suppress the silicon substrate processed in particular from the start until a certain time has passed from becoming defective. Therefore, the cost of the semiconductor device can be reduced as compared with the related art.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1にかかる半導体装置の製
造方法に用いられる半導体製造装置の一例を示す断面
図。
FIG. 1 is a sectional view showing an example of a semiconductor manufacturing apparatus used in a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の実施の形態1にかかる半導体装置の製
造方法の一例を示す図。
FIG. 2 is a diagram illustrating an example of a method of manufacturing the semiconductor device according to the first embodiment of the present invention.

【図3】本発明の実施の形態1にかかる半導体装置の製
造方法の効果を示す図。
FIG. 3 is a diagram showing an effect of the method for manufacturing a semiconductor device according to the first embodiment of the present invention;

【図4】本発明の実施の形態2にかかる半導体装置の製
造方法の一例を示す図。
FIG. 4 is a diagram illustrating an example of a method of manufacturing a semiconductor device according to a second embodiment of the present invention.

【図5】本発明の実施の形態3にかかる半導体装置の製
造方法の一例を示す図。
FIG. 5 is a diagram illustrating an example of a method of manufacturing a semiconductor device according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 上部電極 2 高周波電源 3 下部電極 4 高周波電源 5 シリコン基板 6 反応室 7 ターボ分子ポンプ 8 ドライポンプ 9 ガス導入口 10 コイル 11 シリコンリング 12 石英ドーム 13 ヒーター 14 ヒーター 15 ヒーター電源 16 ヒーター電源 17 直流電源 DESCRIPTION OF SYMBOLS 1 Upper electrode 2 High frequency power supply 3 Lower electrode 4 High frequency power supply 5 Silicon substrate 6 Reaction chamber 7 Turbo molecular pump 8 Dry pump 9 Gas inlet 10 Coil 11 Silicon ring 12 Quartz dome 13 Heater 14 Heater 15 Heater power supply 16 Heater power supply 17 DC power supply

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 DD08 DD19 DD22 GG13 HH00 HH14 HH15 5F004 AA01 BA09 BA20 BB11 BB18 BB23 BB26 CA01 CA04 DA00 DA02 DA03 DA15 DA16 DA23 DA26 DB06 EB01 5F033 QQ09 QQ12 QQ15 QQ16 QQ37 QQ89 QQ96 RR15 XX04 XX09 XX34  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M104 AA01 DD08 DD19 DD22 GG13 HH00 HH14 HH15 5F004 AA01 BA09 BA20 BB11 BB18 BB23 BB26 CA01 CA04 DA00 DA02 DA03 DA15 DA16 DA23 DA26 DB06 EB01 5F033 QQ09 QQ12 QQ15 Q89 XX09 XX34

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 プラズマを発生させる反応室を有する半
導体製造装置を用いて、シリコン基板上に形成された絶
縁膜にコンタクトホールを形成する半導体装置の製造方
法であって、 前記絶縁膜にコンタクトホールを形成する前に、予め前
記反応室内でアルゴンガスと酸素ガスとからなるプラズ
マを一定時間生成する工程を有することを特徴とする半
導体装置の製造方法。
1. A method for manufacturing a semiconductor device, wherein a contact hole is formed in an insulating film formed on a silicon substrate using a semiconductor manufacturing apparatus having a reaction chamber for generating plasma, wherein the contact hole is formed in the insulating film. Forming a plasma comprising an argon gas and an oxygen gas in the reaction chamber for a predetermined time before forming the semiconductor device.
【請求項2】 上記プラズマの生成が、上記反応室内の
プラズマと面する部分における表面温度が飽和するまで
行われる請求項1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the generation of the plasma is performed until a surface temperature in a portion of the reaction chamber facing the plasma is saturated.
【請求項3】 プラズマを発生させる反応室を有する半
導体製造装置を用いて、シリコン基板上に形成された絶
縁膜にコンタクトホールを形成する半導体装置の製造方
法であって、 前記絶縁膜にコンタクトホールを形成する前に、(1)
前記反応室内にダミーとなるシリコン基板を配置した状
態で、前記反応室内でフルオロカーボンガスを主成分と
したプラズマを生成する工程と、(2)前記プラズマで
形成されたポリマー膜を前記反応室内で酸素プラズマを
発生させて除去する工程とによって、前記反応室内のプ
ラズマに面する部分における表面温度を飽和させること
を特徴とする半導体装置の製造方法。
3. A method of manufacturing a semiconductor device, wherein a contact hole is formed in an insulating film formed on a silicon substrate by using a semiconductor manufacturing apparatus having a reaction chamber for generating plasma. Before forming (1)
A step of generating plasma containing a fluorocarbon gas as a main component in the reaction chamber in a state where a silicon substrate serving as a dummy is disposed in the reaction chamber; and (2) forming a polymer film formed by the plasma in the reaction chamber. Generating a plasma to remove the plasma, thereby saturating a surface temperature in a portion of the reaction chamber facing the plasma.
【請求項4】 上記(1)の工程と上記(2)の工程と
が複数回繰り返されており、繰り返す度に、上記ダミー
となるシリコン基板を別のダミーとなるシリコン基板に
交換する請求項3に記載の半導体装置の製造方法。
4. The method according to claim 1, wherein the step (1) and the step (2) are repeated a plurality of times, and each time the step is repeated, the dummy silicon substrate is replaced with another dummy silicon substrate. 4. The method for manufacturing a semiconductor device according to item 3.
【請求項5】 上記(1)の工程と上記(2)の工程と
が、上記ダミーとなるシリコン基板を交換することなく
繰り返されている請求項3に記載の半導体装置の製造方
法。
5. The method according to claim 3, wherein the steps (1) and (2) are repeated without replacing the dummy silicon substrate.
【請求項6】 パターンニングされたシリコン基板の絶
縁膜へのコンタクトホールの形成が、反応室内でフルオ
ロカーボンを主成分としたプラズマを生成することによ
って行われている請求項1または3に記載の半導体装置
の製造方法。
6. The semiconductor according to claim 1, wherein the formation of the contact hole in the patterned insulating film of the silicon substrate is performed by generating plasma containing fluorocarbon as a main component in the reaction chamber. Device manufacturing method.
【請求項7】 上記フルオロカーボンガスが、CH22
ガス、CH3Fガス、C26ガス、C38ガス、C46
ガス、C48ガスおよびC58ガスから選ばれる少なく
とも一つのガスを含有するものである請求項3または6
に記載の半導体装置の製造方法。
7. The method according to claim 7, wherein the fluorocarbon gas is CH 2 F 2
Gas, CH 3 F gas, C 2 F 6 gas, C 3 F 8 gas, C 4 F 6
7. A gas containing at least one gas selected from a gas, a C 4 F 8 gas and a C 5 F 8 gas.
13. The method for manufacturing a semiconductor device according to item 5.
【請求項8】 上記半導体製造装置が、プラズマを生成
するための高周波電源と、シリコン基板に直流電圧を印
加するための電源とを備え、各電源を独立に制御する機
能を有している請求項1または3に記載の半導体装置の
製造方法。
8. The semiconductor manufacturing apparatus according to claim 1, further comprising a high-frequency power supply for generating plasma and a power supply for applying a DC voltage to the silicon substrate, and having a function of independently controlling each power supply. Item 4. The method for manufacturing a semiconductor device according to item 1 or 3.
【請求項9】 上記半導体製造装置が、容量結合プラズ
マ発生装置、二周波型容量結合プラズマ発生装置、誘導
結合プラズマ発生装置、マイクロ波プラズマ発生装置お
よびVHFプラズマ発生装置から選ばれる少なくとも一
つをプラズマ発生源として備えている請求項1または3
に記載の半導体装置の製造方法。
9. The semiconductor manufacturing apparatus according to claim 1, wherein at least one selected from a capacitively coupled plasma generator, a dual-frequency capacitively coupled plasma generator, an inductively coupled plasma generator, a microwave plasma generator, and a VHF plasma generator is provided. 4. The method according to claim 1, wherein the source is provided as a source.
13. The method for manufacturing a semiconductor device according to item 5.
JP2001005485A 2001-01-12 2001-01-12 Method for fabricating semiconductor device Pending JP2002217167A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001005485A JP2002217167A (en) 2001-01-12 2001-01-12 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001005485A JP2002217167A (en) 2001-01-12 2001-01-12 Method for fabricating semiconductor device

Publications (1)

Publication Number Publication Date
JP2002217167A true JP2002217167A (en) 2002-08-02

Family

ID=18873530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001005485A Pending JP2002217167A (en) 2001-01-12 2001-01-12 Method for fabricating semiconductor device

Country Status (1)

Country Link
JP (1) JP2002217167A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059889A (en) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd Manufacturing method of bonded wafer and susceptor for wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059889A (en) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd Manufacturing method of bonded wafer and susceptor for wafer

Similar Documents

Publication Publication Date Title
KR100465947B1 (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
US8809199B2 (en) Method of etching features in silicon nitride films
US20210140044A1 (en) Film forming method and film forming apparatus
US20080138996A1 (en) Etching Method and Etching Apparatus
JP2017098478A (en) Etching method
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
US7381653B2 (en) Plasma processing method
US5240555A (en) Method and apparatus for cleaning semiconductor etching machines
WO2002103773A1 (en) Dry-etcching method
US9147556B2 (en) Plasma processing method and plasma processing apparatus
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
US11289308B2 (en) Apparatus and method for processing substrate and method of manufacturing semiconductor device using the method
TW202031921A (en) Atomic layer treatment process using metastable activated radical species
JP2007123766A (en) Etching method, plasma processing apparatus, and storage medium
JP4256064B2 (en) Control method of plasma processing apparatus
US20100252198A1 (en) Plasma processing apparatus and method
KR102651513B1 (en) Seasoning method and etching method
KR20090094323A (en) Ashing system
JP2011530170A (en) Method for plasma cleaning process of chamber
JP6401839B1 (en) Substrate processing apparatus, substrate processing method, and plasma generation unit
US10672622B2 (en) Etching method and etching apparatus
JP2002217167A (en) Method for fabricating semiconductor device
JP2006202833A (en) Method and apparatus of setting gas, etching device and substrate processing system
JPH11330047A (en) Etching apparatus and method thereof
JPH1098022A (en) Dry etching system and dry etching method