JP2002216616A - Substrate for electron source, picture display device, and manufacturing method therefor - Google Patents

Substrate for electron source, picture display device, and manufacturing method therefor

Info

Publication number
JP2002216616A
JP2002216616A JP2001015007A JP2001015007A JP2002216616A JP 2002216616 A JP2002216616 A JP 2002216616A JP 2001015007 A JP2001015007 A JP 2001015007A JP 2001015007 A JP2001015007 A JP 2001015007A JP 2002216616 A JP2002216616 A JP 2002216616A
Authority
JP
Japan
Prior art keywords
electron
forming
conductor layer
electron source
source substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001015007A
Other languages
Japanese (ja)
Other versions
JP2002216616A5 (en
Inventor
Hiroaki Toshima
博彰 戸島
Kazuya Ishiwatari
和也 石渡
Yasuyuki Watabe
泰之 渡部
Shinsaku Kubo
晋作 久保
Yoshiki Uda
芳己 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001015007A priority Critical patent/JP2002216616A/en
Publication of JP2002216616A publication Critical patent/JP2002216616A/en
Publication of JP2002216616A5 publication Critical patent/JP2002216616A5/ja
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a reliable substrate for an electron source keeping excellent electrical connectivity, a picture display device provided with this substrate, and a manufacturing method for them. SOLUTION: The substrate comprises, an electrode 1 near an electron emitter, a first conductive layer 3, plural second conductive layers 5, a third conductive layer 7 which is formed to be connected with the second conductive layers 5, and an insulating film 4 which is formed over a part of the first conductive layer 3, wherein the plural second conductive layers 5 cover a part of the insulating film 4 and are connected with the electrode 1 near the electron emitter via the third conductive layer 7. A connecting portion between the electrode 1 near the electron emitter and the third conductive layer 7 is disposed off a line which passes a connecting portion between the third conductive layer 7 and the second conductive layers 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子源基板、画像
表示装置、及びこれらの製造方法に関し、特に、表面伝
導型電子放出素子を2次元平面上に複数個配設した電子
源基板を対象とする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source substrate, an image display device, and a method of manufacturing the same, and more particularly, to an electron source substrate having a plurality of surface conduction electron-emitting devices arranged on a two-dimensional plane. And

【0002】[0002]

【従来の技術】従来、電子放出素子としては、熱電子源
と冷陰極電子源の2種類が知られている。冷陰極電子源
には、電界放出型(以下、EFと記す)、金属/絶縁層
/金属(以下、MIMと記す)や表面伝導型電子放出素
子等がある。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter, referred to as EF), a metal / insulating layer / metal (hereinafter, referred to as MIM), a surface conduction type electron emission element, and the like.

【0003】EF型の例としては、W.P.Dyke&W.W.Dola
n,"Fieldemission",Advance in Electron Physics,8,8
9,(1956)等が知られている。MIM型の例としては、C.
A.Mead,"Tunnel-emissionamplifier,J,Appl.Phys,32,64
6(1961)等が知られている。表面伝導型電子放出素子の
例としては、M.I.Elinson,Radio Eng.ElectronPhys.,1
0,(1965)等がある。
As an example of the EF type, WPDyke & W.W.Dola
n, "Fieldemission", Advance in Electron Physics, 8,8
9, (1956) and the like are known. Examples of the MIM type include C.I.
A.Mead, "Tunnel-emissionamplifier, J, Appl.Phys, 32,64
6 (1961) and the like are known. Examples of surface conduction electron-emitting devices include MIElinson, Radio Eng. ElectronPhys., 1
0, (1965) and the like.

【0004】表面伝導型電子放出素子は基板上に形成さ
れた小面積の薄膜に、膜面に飛行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記、Elinson等に
よるSnO2薄膜を用いたもの、Au薄膜によるもの[G.
Dittmer:"Thin Solid Films",9,317(1972)],In23
SnO2薄膜によるもの[M.Hartwell and C.G.Fonstad:"
IEEE Trans .ED.Conf.",519,(1975)]、カーボン薄膜に
よるもの[荒木 久 他:真空、第26巻、第1号、2
2ページ(1983)]等が報告されている。
The surface conduction type electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows through a thin film having a small area formed on a substrate and the film surface flies. Examples of the surface conduction electron-emitting device include those using an SnO 2 thin film by Elinson et al. And those using an Au thin film [G.
Dittmer: "Thin Solid Films", 9,317 (1972)], In 2 O 3 /
By SnO 2 thin film [M. Hartwell and CGFonstad: "
IEEE Trans. ED. Conf. ", 519, (1975)], based on carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, 2]
2 pages (1983)].

【0005】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のM.Hartwellの素子構成を図1
4に示す。この図において、901は、絶縁性基板であ
る。902は、電子放出部形成用薄膜で、スパッタリン
グで形成されたH型形状の金属酸化物等からなり、後述
のフォーミングと呼ばれる通電処理により電子放出部9
05が形成される。
As a typical device configuration of these surface conduction electron-emitting devices, the above-mentioned device configuration of M. Hartwell is shown in FIG.
It is shown in FIG. In this figure, reference numeral 901 denotes an insulating substrate. Reference numeral 902 denotes a thin film for forming an electron emission portion, which is formed of an H-shaped metal oxide or the like formed by sputtering, and is formed by an energization process called forming, which will be described later.
05 is formed.

【0006】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に電子放出部形成用薄膜9
02を予めフォーミングと呼ばれる通電処理によって電
子放出部905を形成するのが一般的であった。即ち、
フォーミングとは、前記電子放出部形成用薄膜902の
両端に電圧を印加し電子放出部形成用薄膜を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部905を形成することである。なお、電
子放出部905は電子放出部形成用薄膜902の一部に
亀裂が発生し、その亀裂付近から電子放出が行われる場
合もある。
Conventionally, in these surface conduction type electron-emitting devices, the thin film 9 for forming an electron-emitting portion has to be formed before emitting electrons.
In general, the electron-emitting portion 905 was previously formed by applying an electric current called “forming”. That is,
Forming is a process in which a voltage is applied to both ends of the electron-emitting portion forming thin film 902 to locally break, deform, or alter the electron-emitting portion forming thin film, thereby causing the electron-emitting portion 905 to be in an electrically high-resistance state. It is to form. Note that a crack may be generated in a part of the electron-emitting portion forming thin film 902 in the electron-emitting portion 905, and electrons may be emitted from the vicinity of the crack.

【0007】[0007]

【発明が解決しようとする課題】図15に従来法による
電子源基板の製造方法の工程フローを示す。図15にお
いて、1は電子放出部、2は第1の導体層、3は層間絶
縁層、4は第2の導体層、5は電子放出部形成用の膜
(導電性膜)である。
FIG. 15 shows a process flow of a conventional method for manufacturing an electron source substrate. In FIG. 15, reference numeral 1 denotes an electron emission portion, 2 denotes a first conductor layer, 3 denotes an interlayer insulating layer, 4 denotes a second conductor layer, and 5 denotes a film (conductive film) for forming an electron emission portion.

【0008】ここで、第1の導体層及び第2の導体層を
スクリーン印刷法などの印刷法で形成する場合、第2の
導体層と接続される複数の電極部分では、第2の導体層
の上面は印刷時及び加熱軟化した時の粘性などの影響で
他部分の上面とほぼ同じにしたままで、絶縁膜の厚みを
経由して落ち込むような構成で形成されるために、ほぼ
第2の導体層と絶縁層の分の膜厚となりその膜厚が厚く
なる。一般に、第2の導体層は厚膜材料で作製されるの
で熱応力が高い。そのため、場合によっては、第2の導
体層と接続される電極が、上記厚膜の保持する熱応力な
どによって、引き裂かれる現象が発生し、上記部分での
電気的接続性を著しく阻害する場合がある。
Here, when the first conductor layer and the second conductor layer are formed by a printing method such as a screen printing method, a plurality of electrode portions connected to the second conductor layer have the second conductor layer. The upper surface of the second layer is formed so as to fall through the thickness of the insulating film while being substantially the same as the upper surface of the other portion due to the influence of viscosity during printing and softening by heating. The thickness of the conductor layer and the insulating layer. Generally, the second conductor layer is made of a thick film material, and therefore has high thermal stress. Therefore, in some cases, the electrode connected to the second conductor layer may be torn due to thermal stress or the like held by the thick film, which may significantly impair electrical connectivity at the above-mentioned portion. is there.

【0009】そこで本発明は、上記問題を解決し、優れ
た電気的接続性を確保して信頼性の高い電子源基板、及
びこの電子源基板を備えた画像表示装置、及びこれらの
製造方法を提供することを目的とする。
Accordingly, the present invention solves the above-mentioned problems, and provides a highly reliable electron source substrate which secures excellent electrical connectivity, an image display device provided with the electron source substrate, and a method of manufacturing these. The purpose is to provide.

【0010】[0010]

【課題を解決するための手段】本発明の電子源基板の製
造方法は、基板上に、複数の第1の導体層と、前記各第
1の導体層と交差する複数の第2の導体層と、前記各第
1の導体層と前記各第2の導体層とが交差する位置に配
設され、前記各第1及び第2の導体層に接続する一対の
電極と電子放出部とを有してなる複数の電子放出素子と
を備える電子源基板の製造方法であって、前記基板上
に、前記一対の電極を複数形成する工程と、前記一対の
電極の一方に接続するように、複数の前記第1の導体層
を形成する工程と、前記一対の電極の他方と前記第2の
導体層とを接続するための第3の導体層を形成する工程
と、前記第1の導体層の一部を覆う絶縁膜を形成する工
程と、前記絶縁膜の一部を覆い、前記一対の電極の他方
と前記第3の導体層を介して接続するように複数の前記
第2の導体層を形成する工程とを有することを特徴とす
る。
According to a method of manufacturing an electron source substrate of the present invention, a plurality of first conductor layers and a plurality of second conductor layers intersecting with each of the first conductor layers are provided on the substrate. And a pair of electrodes and an electron emission portion, which are disposed at positions where the first conductor layers and the second conductor layers intersect, and are connected to the first and second conductor layers. A method of manufacturing an electron source substrate comprising a plurality of electron-emitting devices, comprising: forming a plurality of the pair of electrodes on the substrate; and connecting the plurality of electrodes to one of the pair of electrodes. Forming the first conductor layer, forming a third conductor layer for connecting the other of the pair of electrodes and the second conductor layer, and forming the third conductor layer on the first conductor layer. Forming an insulating film covering a part thereof; and covering the part of the insulating film, forming the other of the pair of electrodes and the third conductor layer. Characterized by a step of forming a plurality of said second conductive layer to be connected through.

【0011】本発明の電子源基板の製造方法の一態様で
は、前記一対の電極の一方と前記第3の導体層とが接続
される境界位置、及び前記第3の導体層と前記第2の導
体層とが接続される境界位置が互いに重なり合わない。
In one aspect of the method for manufacturing an electron source substrate of the present invention, a boundary position where one of the pair of electrodes is connected to the third conductor layer, and the third conductor layer and the second conductor layer are connected to each other. Boundary positions connected to the conductor layer do not overlap each other.

【0012】本発明の電子源基板の製造方法の一態様で
は、前記電子放出部は、電子放出部形成用薄膜を形成
し、前記電子放出部形成用薄膜に通電処理を施すことに
より形成されるものである。
In one aspect of the method of manufacturing an electron source substrate according to the present invention, the electron-emitting portion is formed by forming a thin film for forming an electron-emitting portion, and subjecting the thin film for forming an electron-emitting portion to an energizing process. Things.

【0013】本発明の電子源基板の製造方法の一態様で
は、前記一対の電極を形成した後、前記第1の導体層を
形成する前に、前記基板上における複数の前記第1の導
体層が形成される位置に、複数の下部導体層を形成する
工程を更に有する。
In one embodiment of the method of manufacturing an electron source substrate according to the present invention, after forming the pair of electrodes and before forming the first conductor layer, the plurality of first conductor layers on the substrate are formed. Forming a plurality of lower conductor layers at the positions where are formed.

【0014】本発明の電子源基板の製造方法の一態様で
は、前記第3の導体層と前記前記第2の導体層とが、前
記絶縁膜に形成された切り欠き部位を通じて接続されて
いる。
In one embodiment of the method for manufacturing an electron source substrate according to the present invention, the third conductor layer and the second conductor layer are connected through a cutout portion formed in the insulating film.

【0015】本発明の電子源基板の製造方法の一態様で
は、前記第3の導体層と前記前記第2の導体層とが、前
記絶縁膜に形成された開口部位を通じて接続されてい
る。
In one embodiment of the method for manufacturing an electron source substrate according to the present invention, the third conductor layer and the second conductor layer are connected through an opening formed in the insulating film.

【0016】本発明の画像表示装置の製造方法は、電子
源基板と、前記電子源基板と対向する位置に配設されて
電子の照射により可視光を発する蛍光体とを備える画像
表示装置の製造方法であって、前記電子源基板を、上述
した電子源基板の製造方法により製造することを特徴と
する。
According to a method of manufacturing an image display device of the present invention, there is provided a method of manufacturing an image display device comprising: an electron source substrate; and a phosphor disposed at a position facing the electron source substrate and emitting visible light upon irradiation with electrons. A method, wherein the electron source substrate is manufactured by the above-described method for manufacturing an electron source substrate.

【0017】本発明の電子源基板は、基板上に、複数の
第1の導体層と、前記第1の導体層の一部を覆う絶縁膜
と、前記絶縁膜上に形成され、前記各第1の導体層と交
差する複数の第2の導体層と、前記各第1の導体層と前
記各第2の導体層とが交差する位置に配設され、一方が
前記各第1の導体層と、他方が前記絶縁膜の空所領域を
通じて前記各第2の導体層にそれぞれ接続する一対の電
極、及び電子放出部を有してなる複数の電子放出素子と
を備え、前記絶縁膜下に第3の導体層が設けられてお
り、前記一対の電極の他方と前記第2の導体層とが前記
第3の導体層を介して接続されていることを特徴とす
る。
An electron source substrate of the present invention is formed on a substrate, a plurality of first conductive layers, an insulating film covering a part of the first conductive layer, and an insulating film formed on the insulating film. A plurality of second conductor layers intersecting with one conductor layer, and each of the first conductor layers is disposed at a position where the first conductor layer intersects with each of the second conductor layers; And a plurality of electron-emitting devices each having a pair of electrodes respectively connected to the respective second conductor layers through a space region of the insulating film, and an electron-emitting portion. A third conductor layer is provided, and the other of the pair of electrodes and the second conductor layer are connected via the third conductor layer.

【0018】本発明の電子源基板の一態様では、前記一
対の電極の一方と前記第3の導体層とが接続される境界
位置、及び前記第3の導体層と前記第2の導体層とが接
続される境界位置が互いに重なり合わない。
In one aspect of the electron source substrate of the present invention, a boundary position where one of the pair of electrodes is connected to the third conductor layer, and the third conductor layer and the second conductor layer are connected to each other. Are not overlapped with each other.

【0019】本発明の電子源基板の一態様では、前記電
子放出部は、電子放出部形成用薄膜を形成し、前記電子
放出部形成用薄膜に通電処理を施すことにより形成され
るものである。
In one embodiment of the electron source substrate according to the present invention, the electron emitting portion is formed by forming a thin film for forming an electron emitting portion and applying a current to the thin film for forming an electron emitting portion. .

【0020】本発明の電子源基板の一態様では、前記各
第1の導体層の下部に、各下部導体層が形成されてい
る。
In one aspect of the electron source substrate of the present invention, each lower conductor layer is formed below each of the first conductor layers.

【0021】本発明の電子源基板の一態様では、前記絶
縁膜の前記空所領域が切り欠き状に形成されたものであ
る。
In one aspect of the electron source substrate of the present invention, the vacant region of the insulating film is formed in a notch shape.

【0022】本発明の電子源基板の一態様では、前記絶
縁膜の前記空所領域が開口状に形成されたものである。
In one aspect of the electron source substrate of the present invention, the space region of the insulating film is formed in an opening shape.

【0023】本発明の画像表示装置は、上述の電子源基
板と、前記電子源基板と対向する位置に配設されて電子
の照射により可視光を発する蛍光体とを備えることを特
徴とする。
An image display apparatus according to the present invention includes the above-mentioned electron source substrate, and a phosphor which is disposed at a position facing the electron source substrate and emits visible light upon irradiation with electrons.

【0024】本発明によれば、いわゆる単純マトリクス
構成の配線構造において、従来の製造方法及び構成と比
べて、第2の導体層と接続される複数の電極とが直接接
続されないため、第2の導体層の応力などにより引き裂
かれることがなく、電気的接続が従来構成と比べて著し
く信頼性が向上する。
According to the present invention, in a wiring structure having a so-called simple matrix structure, a plurality of electrodes connected to the second conductor layer are not directly connected as compared with the conventional manufacturing method and structure. The conductive layer is not torn by stress or the like, and the reliability of the electrical connection is significantly improved as compared with the conventional configuration.

【0025】[0025]

【発明の実施の形態】以下、図面を参照して本発明を説
明する。図1に、本発明の実施形態による画像表示装置
で用いられる、冷陰極電子ビーム源である表面伝導型電
子放出素子を用いた電子源基板の構成図(上面図及び断
面図)を示す。図2に、本発明による電子源基板の製造
方法の工程フローを示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 shows a configuration diagram (top view and cross-sectional view) of an electron source substrate using a surface conduction electron-emitting device, which is a cold cathode electron beam source, used in an image display device according to an embodiment of the present invention. FIG. 2 shows a process flow of a method for manufacturing an electron source substrate according to the present invention.

【0026】図中、1は電子放出部近傍の薄膜電極、2
は第1の導体層3の低抵抗化を図るために配置された下
部導体層、3は第1の導体層、4は層間絶縁層、5は第
2の導体層、6は電子放出部形成用薄膜、7は本発明の
主要な構成要素である第3の導体層である。
In the figure, reference numeral 1 denotes a thin film electrode near an electron emitting portion;
Is a lower conductor layer arranged to reduce the resistance of the first conductor layer 3, 3 is a first conductor layer, 4 is an interlayer insulating layer, 5 is a second conductor layer, and 6 is an electron emission portion. The thin film 7 for use is a third conductor layer which is a main component of the present invention.

【0027】以下、図2の工程フロー図を参照して本実
施形態による電子源基板の製造方法を詳細に説明する。
まず基板に、電子放出部近傍電極1を形成する(図2
(a))。電子放出部近傍電極1は、電子放出部薄膜6
と第1の導体層3、及び第2の導体層5とのオーム性接
触を良好にするために設けられるものである。通常、電
子放出部薄膜は、配線用の導体層と比べて著しく薄い膜
であるために「ヌレ性」、「膜厚保持性」等の問題を回
避するために設けているものである。配線用の導体層
3、5を、例えばスパッタリング法により薄膜にて構成
する場合は、電子放出部近傍電極1を必ずしも設ける必
要はなく、配線導体(配線層)と同時に形成することが
可能である。
Hereinafter, the method for fabricating the electron source substrate according to the present embodiment will be described in detail with reference to the process flow chart of FIG.
First, the electrode 1 near the electron emission portion is formed on the substrate (FIG. 2).
(A)). The electrode 1 in the vicinity of the electron-emitting portion is a thin film 6 for the electron-emitting portion.
The first conductor layer 3 and the second conductor layer 5 are provided to improve ohmic contact with the first conductor layer 3 and the second conductor layer 5. Usually, the electron-emitting-portion thin film is provided to avoid problems such as “wetting property” and “thickness holding property” because the thin film is much thinner than the conductor layer for wiring. When the conductor layers 3 and 5 for wiring are formed of a thin film by, for example, a sputtering method, it is not always necessary to provide the electrode 1 in the vicinity of the electron-emitting portion, and it is possible to form them simultaneously with the wiring conductor (wiring layer). .

【0028】電子放出部近傍電極1の形成方法として
は、真空蒸着法、スパッタリング法、プラズマCVD法
等の真空系を用いる方法や、溶媒にAg成分及びガラス成
分を混合した厚膜ペーストを印刷、焼成することにより
形成する厚膜印刷法、さらには、Ptペーストを用いたオ
フセット印刷法、等がある。尚、電子放出部近傍電極1
及び下部導体層2は、同時に形成する事が可能であり、
これが最も簡便な方法である。
The method for forming the electrode 1 in the vicinity of the electron emission portion includes a method using a vacuum system such as a vacuum evaporation method, a sputtering method, and a plasma CVD method, and printing a thick film paste in which an Ag component and a glass component are mixed in a solvent. There are a thick film printing method formed by baking, and an offset printing method using a Pt paste. In addition, the electrode 1 near the electron emission portion
And the lower conductor layer 2 can be formed simultaneously,
This is the simplest method.

【0029】次に、第1の導体層3を形成する(図2
(b))。第1の導体層3の形成方法には、電子放出部
近傍電極1の形成方法と同様の形成方法が適用可能では
あるが、第1の導体層3の場合には、電子放出部近傍電
極1とは異なり、膜厚は厚い方が電気抵抗を低減でき有
利である。そこで、厚膜印刷法を用いるのが有利であ
る。
Next, a first conductor layer 3 is formed (FIG. 2).
(B)). As the method of forming the first conductor layer 3, the same formation method as the method of forming the electrode 1 near the electron emission portion is applicable. However, in the case of the first conductor layer 3, the electrode 1 near the electron emission portion is used. Unlike this, a thicker film is advantageous because the electric resistance can be reduced. Therefore, it is advantageous to use a thick film printing method.

【0030】近年、厚膜ペースト印刷にフォトリソグラ
フィー技術を導入した、フォトペースト法による膜形成
技術も開発されており、フォトペースト法による形成
も、もちろん可能であり、配線(第1の導体層)の幅が
狭くなる場合、大型基板に対応して、位置精度が要求さ
れる場合などは、フォトペースト法が有利である。
In recent years, a film forming technique by a photo paste method in which photolithography technology has been introduced into thick film paste printing has been developed, and it is of course possible to form a film by the photo paste method. The photo paste method is advantageous when the width of the substrate becomes narrow or when positional accuracy is required for a large substrate.

【0031】もちろん、薄膜配線の適用も可能である
が、配線抵抗値を下げる為に膜厚を厚くするには成膜に
多大な時間が必要であり、膜の内部応力の問題で、配線
抵抗を低く抑えたい場合など、膜を厚くできないのが現
状である。
Of course, thin-film wiring can be applied, but increasing the film thickness in order to lower the wiring resistance requires a large amount of time for film formation, and the wiring resistance is reduced due to the internal stress of the film. At present, it is not possible to make the film thicker, for example, when it is desired to keep the film thickness low.

【0032】ここで、本発明の特徴である第3の導体層
7は、第1の導体層3と同時工程により形成することが
可能であり、当該同時形成が最も簡便な方法である。
Here, the third conductor layer 7, which is a feature of the present invention, can be formed in the same step as the first conductor layer 3, and the simultaneous formation is the simplest method.

【0033】さらに、電子放出部近傍電極1と第3の導
体層7との接続部分と、第3の導体層7と第2の導体層
5との接続部分の位置関係が、同一ライン上に存しない
ように配設することにより、もっとも信頼性の高い構成
とすることが可能となる。
Further, the positional relationship between the connection portion between the electrode 1 near the electron emission portion and the third conductor layer 7 and the connection portion between the third conductor layer 7 and the second conductor layer 5 is on the same line. By arranging them so that they do not exist, a configuration with the highest reliability can be achieved.

【0034】従来では、第2の導体層と電子放出部近傍
電極とを直接接触する構成としていたが、本発明の前記
構成により、直接接触することがなくなる。
In the prior art, the second conductor layer and the electrode in the vicinity of the electron-emitting portion are configured to be in direct contact with each other. However, according to the configuration of the present invention, direct contact is eliminated.

【0035】次に、層間絶縁層4を形成する(図2
(c))。層間絶縁層4は、第1の導体層3の一部を覆
う様にして、形成することが重要である。また、電子放
出部近傍電極との接続を確保するために、凹型やコンタ
クトホール形式の窓を設けるようにパターンを設計する
事が必要である。層間絶縁層4の構成材料は絶縁性を保
てるものであればよく、例えば、金属成分を含有しない
厚膜ペーストである。もちろん、金属成分を含有しない
フォトペーストの適用も可能である。
Next, an interlayer insulating layer 4 is formed (FIG. 2).
(C)). It is important that the interlayer insulating layer 4 is formed so as to cover a part of the first conductor layer 3. Further, in order to secure the connection with the electrode in the vicinity of the electron-emitting portion, it is necessary to design the pattern so as to provide a concave or contact hole type window. The constituent material of the interlayer insulating layer 4 may be any material that can maintain the insulating property, and is, for example, a thick film paste containing no metal component. Of course, a photo paste containing no metal component can be applied.

【0036】次に、第2の導体層5を形成する(図2
(d))。形成方法は第1の導体層3と同様の方法が適
用可能である。最後に、電子放出部形成用の膜6を形成
して冷陰極電子ビーム源用の素子(1素子分)が完成す
る(図2(e))。電子放出部形成用膜の成膜方法及び
電子放出部分(表面伝導型電子放出素子)の形成方法
は、従来の方法をそのまま適用することが可能である
(後述)。
Next, a second conductor layer 5 is formed (FIG. 2).
(D)). The same forming method as that of the first conductor layer 3 can be applied. Finally, a film 6 for forming an electron emission portion is formed to complete a device (for one device) for a cold cathode electron beam source (FIG. 2E). A conventional method can be applied as it is to the method for forming the film for forming the electron-emitting portion and the method for forming the electron-emitting portion (surface conduction electron-emitting device) (described later).

【0037】図2(e)では、1つの素子部分のみを図
示したが、これを複数個、同時に形成するようにするこ
とで、単純マトリクス構成の電子源基板の構成が完成す
る。さらに、図2(e)では、絶縁層の平面形状が凹型
の形状を記載したが、コンタクトホール型でも同様に本
発明の適用が可能である。
Although only one element portion is shown in FIG. 2E, the structure of a simple matrix electron source substrate is completed by forming a plurality of these at the same time. Further, in FIG. 2E, the planar shape of the insulating layer is described as a concave shape, but the present invention can be similarly applied to a contact hole type.

【0038】表面伝導型電子放出素子の代表的な構成、
製造方法及び特性については、例えば特開平2−568
22号公報に開示されている。以下に、本実施形態にか
かわる表面伝導型電子放出素子の基本的な構成と製造方
法及び特性について概説する。図3は、本発明にかかわ
る典型的な電子放出素子の構成を示す図面である。図に
おいて、31は絶縁性基板、35と36は素子電極、3
4は電子放出部形成用薄膜、33は電子放出部である。
A typical configuration of a surface conduction electron-emitting device,
For manufacturing method and characteristics, see, for example, Japanese Patent Application Laid-Open No. 2-568.
No. 22 discloses this. Hereinafter, the basic configuration, manufacturing method, and characteristics of the surface conduction electron-emitting device according to the present embodiment will be outlined. FIG. 3 is a drawing showing a configuration of a typical electron-emitting device according to the present invention. In the figure, 31 is an insulating substrate, 35 and 36 are device electrodes, 3
Reference numeral 4 denotes a thin film for forming an electron emitting portion, and 33 denotes an electron emitting portion.

【0039】本実施形態における、電子放出部33を含
む電子放出部形成用薄膜34のうち電子放出部33とし
ては、粒径が数nmの電気伝導性粒子からなり、電子放
出部33を含む電子放出部形成用薄膜用薄膜34のうち
電子放出部33以外の部分は、微粒子膜よりなる。な
お、ここで述べる微粒子膜とは、複数の微粒子が集合し
た膜であり、その微細構造として、微粒子が個々に分散
した状態のみならず、微粒子が互いに隣接あるいは重な
り合った状態(島状も含む)の膜を指す。
In the present embodiment, the electron emitting portion 33 of the electron emitting portion forming thin film 34 including the electron emitting portion 33 is made of electrically conductive particles having a particle size of several nm. The portion other than the electron emission portion 33 of the emission portion forming thin film 34 is formed of a fine particle film. The fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state where the fine particles are individually dispersed but also in a state where the fine particles are adjacent to each other or overlap each other (including an island shape). Refers to the film of.

【0040】電子放出部を含む電子放出部形成用薄膜3
4の構成原子又は分子の具体例としては、Pd、Ru、
Ag、Au、Ti、In、Cu、Cr、Fe、Zn、S
n、Ta、W、Pb等の金属、PdO、SnO2、In2
3、PbO、Sb23等の酸化物、HfB2、Zr
2、LaB6、CeB6、YB4、GdB4等のホウ化
物、TiC、ZrC、HfC、TaC、SiC、WC等
の炭化物、TiN、ZrN、HfN等の窒化物、Si、
Ge等の半導体、さらにはカーボン、AgMg、NiC
u、PbSn等である。
The thin film 3 for forming the electron emitting portion including the electron emitting portion
Specific examples of the constituent atoms or molecules of 4 include Pd, Ru,
Ag, Au, Ti, In, Cu, Cr, Fe, Zn, S
metals such as n, Ta, W, Pb, PdO, SnO 2 , In 2
Oxides such as O 3 , PbO, Sb 2 O 3 , HfB 2 , Zr
B 2, LaB 6, CeB 6 , YB 4, GdB 4 , etc. borides, TiC, ZrC, HfC, TaC , SiC, and WC, etc., TiN, ZrN, nitrides such as HfN, Si,
Semiconductors such as Ge, carbon, AgMg, NiC
u, PbSn and the like.

【0041】また、電子放出部形成用薄膜34の形成方
法としては、真空蒸着法、スパッタリング法、化学的気
相成長法、分散塗布法、ディッピング法、スピナー法等
がある。
Examples of the method for forming the electron-emitting-portion-forming thin film 34 include a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, and a spinner method.

【0042】電子放出部33を有する電子放出部形成用
薄膜の電子放出素子の形成方法としては様々な方法が考
えられるが、その一例を図4に示す。34は電子放出部
形成用薄膜である。
Various methods are conceivable for forming the electron-emitting device of the electron-emitting-portion-forming thin film having the electron-emitting portion 33. One example is shown in FIG. Reference numeral 34 denotes a thin film for forming an electron-emitting portion.

【0043】以下、図3、図4及び図5を参照しつつ、
素子の形成方法を説明する。以下の説明は、単一の素子
の形成方法を説明したものであるが、既述の本発明の実
施形態による新規な電子源基板の製造方法にも適用され
るものである。
Hereinafter, referring to FIGS. 3, 4 and 5,
A method for forming an element will be described. The following description describes a method for forming a single element, but also applies to the method for manufacturing a novel electron source substrate according to the above-described embodiments of the present invention.

【0044】絶縁性基板1を洗剤、純水及び有機溶剤に
より十分に洗浄後、真空蒸着技術、フォトリソグラフィ
ー技術により該絶縁性基板1の面上に素子電極35、3
6を形成する(図4(a))。素子電極35、36の材
料としては電気伝導性を有するものであれば、どのよう
なものであっても構わないが、例えばニッケル金属があ
げられる。素子電極35、36の寸法については、例え
ば、素子電極間隔Lは10μm、素子電極長さWは30
0μm、素子電極35、36の膜厚dは100nmであ
る。素子電極(電子放出部近傍電極)35、36の形成
方法として、厚膜印刷法をもちいても一向に差し支えな
い。印刷法の場合の材料としては有機金属ペースト(M
OD)等がある。
After the insulating substrate 1 is sufficiently washed with a detergent, pure water and an organic solvent, the device electrodes 35, 3 are formed on the surface of the insulating substrate 1 by a vacuum deposition technique and a photolithography technique.
6 is formed (FIG. 4A). As a material of the device electrodes 35 and 36, any material may be used as long as it has electric conductivity. For example, nickel metal is used. As for the dimensions of the device electrodes 35 and 36, for example, the device electrode interval L is 10 μm, and the device electrode length W is 30.
The thickness d of the element electrodes 35 and 36 is 100 nm. As a method of forming the device electrodes (electrodes near the electron emission portions) 35 and 36, a thick film printing method may be used. In the case of the printing method, an organic metal paste (M
OD).

【0045】絶縁性基板31上に設けられた素子電極3
5と36との間に、素子電極35と36を形成した絶縁
性基板31上に有機金属溶液を塗布して放置することに
より、有機金属薄膜を形成する。尚、有機金属溶液と
は、前記Pd、Ru、Ag、Au、Ti、In、Cu、
Cr、Fe、Zn、Sn、Ta、W、Pb等の金属を主
元素とする有機化合物の溶液である。この後、有機金属
薄膜を加熱焼成処理してリフトオフ、エッチング等によ
りパターニングし、電子放出部形成用薄膜34を形成す
る(図4(b))。
Device electrode 3 provided on insulating substrate 31
An organic metal solution is applied to the insulating substrate 31 on which the device electrodes 35 and 36 are formed between 5 and 36, and the organic metal solution is allowed to stand to form an organic metal thin film. In addition, the organic metal solution refers to the Pd, Ru, Ag, Au, Ti, In, Cu,
This is a solution of an organic compound containing a metal such as Cr, Fe, Zn, Sn, Ta, W, and Pb as a main element. Thereafter, the organic metal thin film is heated and baked, and is patterned by lift-off, etching, or the like, to form the electron-emitting-portion-forming thin film 34 (FIG. 4B).

【0046】続いて、フォーミングとよばれる通電処理
により素子電極35、36間に電圧を印加することによ
り、電子放出部形成用薄膜34の部分に構造の変化した
電子放出部33が形成される(図4(c))。この通電
処理により電子放出部形成用薄膜34を局所的に破壊、
変形もしくは変質でしめ、呼応増の変化した部位を電子
放出部33と呼ぶ。先に説明したように電子放出部33
は金属微粒子で構成されている事が観察された。
Subsequently, by applying a voltage between the device electrodes 35 and 36 by an energizing process called forming, an electron emitting portion 33 having a changed structure is formed in the portion of the thin film 34 for forming the electron emitting portion ( FIG. 4 (c)). This energization process locally destroys the electron-emitting portion forming thin film 34,
A portion which has been deformed or deteriorated and whose responsiveness has changed is called an electron emitting portion 33. As described above, the electron emission unit 33
Was observed to be composed of fine metal particles.

【0047】フォーミング処理中の電圧波形を図5に示
す。図5中、T1及びT2はそれぞれ電圧波形のパルス
幅とパルス間隔であり、T1を1マイクロ秒〜10ミリ
秒、T2を10マイクロ秒〜100ミリ秒、三角波の
(フォーミング時のピーク電圧)は4Vから10V程度
とし、フォーミング処理は真空雰囲気下において数十秒
間で適宜設定した。
FIG. 5 shows a voltage waveform during the forming process. In FIG. 5, T1 and T2 are the pulse width and pulse interval of the voltage waveform, respectively, T1 is 1 microsecond to 10 milliseconds, T2 is 10 microseconds to 100 milliseconds, and the triangular wave (peak voltage at the time of forming) is The voltage was set to about 4 V to 10 V, and the forming process was appropriately set in a vacuum atmosphere for several tens of seconds.

【0048】以上説明した電子放出部を形成する際に、
素子の電極間の三角波パルスを印加してフォーミング処
理を行っているが、素子の電極間に印加する波形は三角
波に限定することはなく、矩形波など所望の波形を用い
てもよく、その波高値及びパルス幅、パルス間隔等につ
いても上述の値に限るものではなく、電子放出部が良好
に形成されれば所望の値を選択することができる。
When forming the above-described electron-emitting portion,
Although the forming process is performed by applying a triangular wave pulse between the electrodes of the element, the waveform applied between the electrodes of the element is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used. The high value, pulse width, pulse interval, and the like are not limited to the above-described values, and desired values can be selected as long as the electron-emitting portion is formed well.

【0049】上記の素子構成をもち上記の製造方法によ
って作製された本実施形態に係る電子放出素子の基本特
性について図6と図7を参照して説明する。図6は、図3
で示した構成を有する素子の電子放出特性を測定する為
の測定評価装置の概略構成図である。
The basic characteristics of the electron-emitting device according to the present embodiment having the above-described device structure and manufactured by the above-described manufacturing method will be described with reference to FIGS. FIG. 6 shows FIG.
1 is a schematic configuration diagram of a measurement evaluation device for measuring the electron emission characteristics of an element having the configuration shown in FIG.

【0050】図6において、31は絶縁性基板、35、
36は素子電極、34は電子放出部形成用薄膜、33は
電子放出部を示す。また、61は素子に素子電圧Vfを
印加するための電源、60は素子電極35、36間の電
子放出部33を含む電子放出部形成用薄膜34を流れる
素子電流Ifを測定するための電流計、64は素子の電
子放出部より放出される放出電流Ieを捕捉するための
アノード電極、63はアノード電極64に電圧を印加す
るための高圧電源、62は素子の電子放出部33より放
出される放出電流Ieを測定するための電流計である。
In FIG. 6, 31 is an insulating substrate, 35,
36 is a device electrode, 34 is a thin film for forming an electron-emitting portion, and 33 is an electron-emitting portion. Reference numeral 61 denotes a power supply for applying a device voltage Vf to the device, and 60 denotes an ammeter for measuring a device current If flowing through the thin film 34 for forming an electron emission portion including the electron emission portion 33 between the device electrodes 35 and 36. , 64 are anode electrodes for capturing an emission current Ie emitted from the electron emission portion of the device, 63 is a high voltage power supply for applying a voltage to the anode electrode 64, and 62 is emitted from the electron emission portion 33 of the device. This is an ammeter for measuring the emission current Ie.

【0051】電子放出素子の上記素子電流If、放出電
流Ieの測定にあたっては、素子電極35、36に電源
61と電流計60とを接続し、該電子放出素子の上方に
電源63と電流計62を接続したアノード電極64を配
置している。
In measuring the device current If and the emission current Ie of the electron-emitting device, a power supply 61 and an ammeter 60 are connected to the device electrodes 35 and 36, and a power supply 63 and an ammeter 62 are provided above the electron-emitting device. Are connected to each other.

【0052】また、本電子放出素子及びアノード電極6
4は真空装置65内に設置され、その真空装置には排気
ポンプ66及び真空計等の真空装置に必要な機器が具備
されており、所望の真空下にて本素子の測定評価を行え
るようになっている。
The electron-emitting device and the anode 6
Numeral 4 is installed in a vacuum device 65, and the vacuum device is provided with equipment necessary for a vacuum device such as an exhaust pump 66 and a vacuum gauge so that the device can be measured and evaluated under a desired vacuum. Has become.

【0053】なお、アノード電極64の電圧は1〜10
kV、アノード電極64と電子放出素子との距離Hは3
〜8mmの範囲で測定した。
The voltage of the anode electrode 64 is 1 to 10
kV, the distance H between the anode electrode 64 and the electron-emitting device is 3
It was measured in a range of 88 mm.

【0054】図6に示した測定評価装置により測定され
た放出電流Ie及び素子電流Ifと素子電圧Vfの関係
の典型的な例を図7に示す。なお、図7は任意単位で示
されており、放出電流Ieは素子電流Ifのおよそ1000
分の1程度である。図7からも明らかなように、本電子
放出素子は放出電流Ieに対して3つの特性を有する。
FIG. 7 shows a typical example of the relationship between the emission current Ie, the device current If, and the device voltage Vf measured by the measurement and evaluation apparatus shown in FIG. FIG. 7 is shown in arbitrary units, and the emission current Ie is approximately 1000 times the device current If.
It is about one-third. As is clear from FIG. 7, the electron-emitting device has three characteristics with respect to the emission current Ie.

【0055】第1に、本素子はある電圧(閾値電圧とよ
ぶ、図7中のVth)以上の素子電圧を印加すると、急
激に放出電流Ieが増加し、一方、閾値電圧以下では放
出電流Ieがほとんど検出されない。即ち、放出電流I
eに対する明確な閾値電圧Vthを持った非線形素子で
ある。
First, when an element voltage of a certain voltage (called a threshold voltage, Vth in FIG. 7) or more is applied to the present element, the emission current Ie sharply increases. Is hardly detected. That is, the emission current I
This is a non-linear element having a clear threshold voltage Vth for e.

【0056】第2に、放出電流Ieが素子電圧Vfに依
存する為、放出電流Ieが素子電圧Vfで制御できる。
Second, since the emission current Ie depends on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【0057】第3に、アノード電極64に捕捉される電
荷量は、素子電圧Vfを印加する時間により制御でき
る。
Third, the amount of charge captured by the anode electrode 64 can be controlled by the time during which the device voltage Vf is applied.

【0058】以上のような特性を有するため、本発明に
係る電子放出素子は、多方面への応用が期待される。ま
た、素子電流Ifは素子電圧Vfに対して単調増加する
(MI)特性の例を示したが、このほかにも、素子電流
Ifが素子電圧Vfに対して電圧制御型負性抵抗(VC
NR)特性を示す場合もある。この場合も電子放出素子
は上述した3つの特性を有する。なお、予め電導性微粒
子を分散して構成した表面伝導型電子放出素子において
は、前記本実施形態の基本的な素子構成の、基本的な製
造方法の一部を変更しても構成できる。
Because of the above characteristics, the electron-emitting device according to the present invention is expected to be applied to various fields. In addition, the example of the (MI) characteristic in which the element current If monotonically increases with respect to the element voltage Vf has been described.
NR) characteristics in some cases. Also in this case, the electron-emitting device has the above three characteristics. The surface conduction electron-emitting device in which the conductive fine particles are dispersed in advance can be configured by changing a part of the basic manufacturing method of the basic device configuration of the present embodiment.

【0059】また、本実施形態による電子源基板が適用
されるカラー画像表示装置の代表的な構成としては、ま
ず、図8に示すように上記の特開平2−56822号公
報に開示された製造方法により作製される電子放出素子
を複数個、基板101上に形成する。
As a typical configuration of the color image display device to which the electron source substrate according to the present embodiment is applied, first, as shown in FIG. 8, the manufacturing method disclosed in the above-mentioned JP-A-2-56822 is used. A plurality of electron-emitting devices manufactured by the method are formed on the substrate 101.

【0060】基板101をリアプレート102上に固定
した後、基板101の5mm上方にフェースプレート1
10(ガラス基板107の内面に蛍光体膜108とメタ
ルバック109が形成されて構成される)を支持枠10
3を介して配置し、フェースプレート110、支持枠1
03、リアプレート102の接合部にフリットガラスを
塗布し、大気中もしくは窒素雰囲気中にて400℃乃至500
℃で10分間以上焼成することで封着する。
After fixing the substrate 101 on the rear plate 102, the face plate 1 is placed 5 mm above the substrate 101.
10 (formed by forming a phosphor film 108 and a metal back 109 on the inner surface of a glass substrate 107)
3, the face plate 110, the support frame 1
03, a frit glass is applied to the joint of the rear plate 102, and 400 ° C. to 500 ° C. in the air or in a nitrogen atmosphere.
Seal by baking at ℃ for 10 minutes or more.

【0061】また、リアプレート102への基板101
0の固定もフリットガラスにて行った。図8において、
33は電子放出部、105、106は夫々X方向及びY
方向の素子電極である。
Also, the substrate 101 on the rear plate 102
0 was also fixed with frit glass. In FIG.
33 is an electron emitting portion, 105 and 106 are X direction and Y respectively.
In the direction of the device electrode.

【0062】なお、ここではフェースプレート110、
支持枠103、リアプレート102で外囲器111を構
成したが、リアプレート102は主に基板101の強度
を補強する目的で設けられるため、基板101自体で十
分な強度をもつ場合には、別体のリアプレート102は
不要であり、基板101に直接、支持枠103を封着
し、フェースプレート110、支持枠103、基板10
1にて外囲器111を構成する。また、蛍光体膜108
の内面側には通常メタルバック109が設けられる。
Here, the face plate 110,
Although the envelope 111 is constituted by the support frame 103 and the rear plate 102, since the rear plate 102 is provided mainly for the purpose of reinforcing the strength of the substrate 101, if the substrate 101 itself has sufficient strength, another The body rear plate 102 is unnecessary, and the support frame 103 is directly sealed to the substrate 101, and the face plate 110, the support frame 103, the substrate 10
1, the envelope 111 is formed. Also, the phosphor film 108
Is usually provided with a metal back 109 on the inner surface side.

【0063】メタルバック109を設置する目的は、蛍
光体のうち内面側への光をフェースプレート110側へ
鏡面反射する事により輝度を向上すること、電子ビーム
加速電圧を印加するための電極として作用させること、
外囲器内で発生した負イオンの衝突によるダメージから
の蛍光体を保護することなどである。
The purpose of installing the metal back 109 is to improve the luminance by reflecting light toward the inner surface side of the phosphor to the face plate 110 side, and to act as an electrode for applying an electron beam acceleration voltage. To make
And protecting the phosphor from damage due to collision of negative ions generated in the envelope.

【0064】メタルバック109は、蛍光体膜作成後、
蛍光体膜の内面の平滑処理(通常フィルミングとよばれ
る)を来ない、その後Alを真空蒸着することで作成す
る。更に、フェースプレート110の蛍光体膜108の
電気電導性を高めるため、蛍光体膜108の外面側に透
明電極(図示せず)が設けられる場合もある。前述の封
着を行う際、カラー画像表示装置の場合には、各色に対
応する蛍光体と電子放出素子との位置袷を十分に行う必
要がある。このようにして作製されるガラス容器内の雰
囲気を十分に行う必要がある。このガラス容器内の雰囲
気を排気管(図示せず)を通じて真空ポンプにて排気
し、十分な真空度に達した後、容器外端子D0x1〜D
0xmとD0y1からDoynを通じ素子電極105、
106間に電圧を印加して前述のフォーミング処理を実
施し、電子放出部33を形成し電子放出素子を作成す
る。最後に、1.3×10-4Pa(10-6Torr)程
度の真空度にて、排気管を熱して溶着し外囲器の封止を
行い完成する。
After the phosphor film is formed, the metal back 109 is
The inner surface of the phosphor film does not undergo a smoothing process (usually called filming), and is then formed by vacuum evaporation of Al. Further, a transparent electrode (not shown) may be provided on the outer surface side of the phosphor film 108 in order to enhance the electric conductivity of the phosphor film 108 of the face plate 110. When performing the above-described sealing, in the case of a color image display device, it is necessary to sufficiently align the positions of the phosphors and the electron-emitting devices corresponding to each color. The atmosphere in the glass container manufactured in this manner needs to be sufficiently performed. The atmosphere in the glass container is evacuated by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, terminals D0x1 to D0x1
0xm and D0y1 through Doyn through device electrode 105,
A voltage is applied between the electrodes 106 to perform the above-described forming process, thereby forming the electron-emitting portion 33 to form an electron-emitting device. Finally, the exhaust pipe is heated and welded at a degree of vacuum of about 1.3 × 10 −4 Pa (10 −6 Torr) to seal the envelope, thereby completing the process.

【0065】さらに、封止後に真空度を維持するため
に、ゲッター処理なる工程を実施する。これは、封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱とにより、画像表示装置の所定の位置(図示せず)に
配設されたゲッターを加熱してゲッター蒸着膜を形成す
る処理である。ゲッターとしては、通常、Ba等が主成
分であり、該蒸着膜の吸着作用により真空度を維持する
ものである。
Further, in order to maintain the degree of vacuum after sealing, a step of gettering is performed. This is a process of forming a getter vapor-deposited film by heating a getter disposed at a predetermined position (not shown) of an image display device by resistance heating or high-frequency heating immediately before or after sealing. It is. As the getter, Ba or the like is usually the main component, and the degree of vacuum is maintained by the adsorption action of the deposited film.

【0066】以上のような製造方法により構成される画
像表示装置において、各電子放出素子には容器外端子D
0x1〜D0xm乃至D0y1〜D0ynを通じて電圧
を印加することにより電子放出させる。
In the image display device constructed by the above-described manufacturing method, each electron-emitting device has a terminal D outside the container.
Electrons are emitted by applying a voltage through 0x1 to D0xm to D0y1 to D0yn.

【0067】即ち、走査線に対応する容器外端子D0x
1〜D0xmには画像信号の1水平期間ずつ順次電圧が
印加され、容器外端子D0y1〜D0ynには水平期間
に選択された走査線の画像信号の強度に応じた信号電圧
が印加される。従って、選択された容器外端子D0xi
(1≦i≦m)に接続される各電子放出素子の両端に画
像信号の強度に応じた電圧が印加され、画像信号の強度
に応じた電子が放出される。なお、容器外端子D0x1
〜D0xmと容器外端子D0y1〜D0ynとは逆であ
ってもよい。
That is, the external terminal D0x corresponding to the scanning line
A voltage is sequentially applied to 1 to D0xm for each horizontal period of the image signal, and a signal voltage corresponding to the intensity of the image signal of the scanning line selected in the horizontal period is applied to the external terminals D0y1 to D0yn. Therefore, the selected external terminal D0xi
A voltage according to the intensity of the image signal is applied to both ends of each electron-emitting device connected to (1 ≦ i ≦ m), and electrons corresponding to the intensity of the image signal are emitted. In addition, terminal D0x1 outside a container
To D0xm and the terminals D0y1 to D0yn outside the container may be reversed.

【0068】また、高圧端子Hvを通じメタルバック1
09または透明電極に数kV以上の高圧を印加し電子ビ
ームを加速して蛍光体膜108に衝突させて蛍光体を励
起・発光させることにより画像が形成される。もちろ
ん、これらの構成は画像表示装置を作成する上で必要な
構成の概略であり、各部材の材料等は上述の内容に限る
ものではない。
The metal back 1 is connected through the high voltage terminal Hv.
09 or a high voltage of several kV or more is applied to the transparent electrode to accelerate the electron beam and collide with the phosphor film 108 to excite and emit the phosphor, thereby forming an image. Needless to say, these configurations are the outlines of the configurations necessary for producing the image display device, and the materials and the like of the respective members are not limited to the above.

【0069】蛍光体膜108は、モノクローム表示の場
合には蛍光体にのみからなるが、カラー表示の場合は、
図9に示すように、蛍光体の配列によりブラックストラ
イプあるいはブラックマトリクスと呼ばれる黒色部材1
2と蛍光体13とで構成される。黒色部材12を設ける
目的は、カラー表示の場合に必要となる3原色蛍光体
の、各蛍光体13の塗り分け部分を黒くすることで混色
等を目立たなくすること、蛍光体膜108における外光
反射によるコントラストの低下を抑制することである。
該黒色材料としては、通常、黒鉛を主成分とするものが
多いが、電気伝導性があり、光の透過及び反射が少ない
材料であれば、これに限るものではない。
The phosphor film 108 is formed only of a phosphor in the case of a monochrome display, but in the case of a color display,
As shown in FIG. 9, a black member 1 called a black stripe or a black matrix depends on the arrangement of phosphors.
2 and a phosphor 13. The purpose of providing the black member 12 is to make the color mixing and the like inconspicuous by blacking out portions of each of the three primary color phosphors 13 required for color display by coating the respective phosphors 13. The purpose is to suppress a decrease in contrast due to reflection.
As the black material, there are usually many materials containing graphite as a main component. However, the material is not limited to this as long as it is electrically conductive and has little light transmission and reflection.

【0070】ガラス基板107に蛍光体を塗布する方法
としては、モノクロームの場合には沈殿法、印刷法等が
ある。カラーでは、スラリー法等がある。もちろん、カ
ラーにおいて印刷法を用いることも可能である。
As a method of applying a fluorescent substance to the glass substrate 107, there are a precipitation method, a printing method and the like in the case of monochrome. For the color, there is a slurry method and the like. Of course, it is also possible to use a printing method in color.

【0071】[0071]

【実施例】次に、各実施例により、電子源基板、特に表
面伝導型電子放出素子を用いた画像表示装置における電
子源基板の本発明による製造方法について説明する。
Next, a method of manufacturing an electron source substrate, particularly an electron source substrate in an image display device using a surface conduction electron-emitting device, according to the present invention will be described with reference to each embodiment.

【0072】実施例1を、図10及び図11を参照して
説明する。図10は構成図、図11は作製プロセスを説
明する工程図である。まず、電子放出部近傍電極1及び
下部導体層2を形成する。下部導体層2は、第1の導体
層3を本実施例のようにスクリーン印刷法で形成する際
に、断線が発生した場合に電気的接続を確保するのに有
利な構成である。本実施例では、膜の成膜方法として
は、スパッタリング法を用いた。Ptのターゲットにより
スパッタリング法により膜を真空形成した。膜厚は0.
08μm程度であった。スパッタリング法により基板全
面に膜を形成後、フォトリソグラフィーにより、所望の
パターンを形成した。本実施例では、高密度でのパター
ン設計が可能であるように電子放出部近傍電極1のパタ
ーンは、左右非等長パターンとした。(図11
(a))。
Embodiment 1 will be described with reference to FIGS. 10 and 11. FIG. 10 is a configuration diagram, and FIG. 11 is a process diagram illustrating a manufacturing process. First, the electrode 1 near the electron emission portion and the lower conductor layer 2 are formed. The lower conductor layer 2 is advantageous in that when the first conductor layer 3 is formed by a screen printing method as in the present embodiment, an electrical connection is ensured if a disconnection occurs. In this embodiment, a sputtering method is used as a film formation method. A film was formed in vacuum by a sputtering method using a Pt target. The film thickness is 0.
It was about 08 μm. After forming a film on the entire surface of the substrate by a sputtering method, a desired pattern was formed by photolithography. In the present embodiment, the pattern of the electrode 1 in the vicinity of the electron-emitting portion is a non-equilateral pattern of right and left so that a pattern can be designed at a high density. (FIG. 11
(A)).

【0073】次に、第1の導体層3を形成する(図11
(b))。形成方法は、スクリーン印刷法を用いた。印
刷に使用した材料は、導体成分としてAgを含有したス
クリーン印刷用ペーストである。
Next, a first conductor layer 3 is formed (FIG. 11).
(B)). As a forming method, a screen printing method was used. The material used for printing is a screen printing paste containing Ag as a conductor component.

【0074】ここで、本発明による第3の導体層7を、
第1の導体層3と同時工程で形成する。当該同時形成に
よれば、最も工程短縮を図ることができる。もちろん、
第1の導体層と第3の導体層を別工程で形成しても一向
に差し支えない。
Here, the third conductor layer 7 according to the present invention is
It is formed at the same time as the first conductor layer 3. According to the simultaneous formation, the process can be shortened most. of course,
Even if the first conductor layer and the third conductor layer are formed in different steps, there is no problem.

【0075】次に、層間絶縁層4を形成する(図11
(c))。ペースト材料はPbOを主成分としてガラス
バインダーと樹脂を混合したペーストである。焼成温度
は480℃で、ピーク保持時間は10分である。また、
通常、層間絶縁層4は上下層間の絶縁性を十分確保する
ために、印刷、焼成を総計で最低3回実施する。厚膜ペ
ーストにより形成される膜は通常ポーラスな膜である。
このため、1度印刷、焼成後、再度印刷を行い、1回目
の膜のポーラス状態を埋めこむようにして2回目、3回
目の膜を印刷、焼成する。これにより絶縁性が十分確保
されることになる。本実施例でもこれに従った。印刷層
数は、絶縁性を考慮して増減される。この絶縁膜4は、
第3の導体層7の少なくとも一部が露出するように、こ
こでは切り欠き形状の空所領域が形成される。
Next, an interlayer insulating layer 4 is formed (FIG. 11).
(C)). The paste material is a paste in which PbO is a main component and a glass binder and a resin are mixed. The firing temperature is 480 ° C. and the peak retention time is 10 minutes. Also,
Usually, printing and baking are performed at least three times in total for the interlayer insulating layer 4 in order to ensure sufficient insulation between the upper and lower layers. The film formed by the thick film paste is usually a porous film.
Therefore, after printing and firing once, printing is performed again, and the second and third times of the film are printed and fired so as to fill the porous state of the first film. This ensures sufficient insulation. This is also the case in the present embodiment. The number of printing layers is increased or decreased in consideration of insulating properties. This insulating film 4
Here, a notch-shaped space region is formed so that at least a part of the third conductor layer 7 is exposed.

【0076】最後に、第2の導体層5を形成する(図1
1(d))。形成方法は厚膜スクリーン印刷法を用い
た。以上で、マトリクス配線の部分が完成する。もちろ
ん、ペースト材料、印刷方法等は、この記したものに限
るものではない。
Finally, a second conductor layer 5 is formed (FIG. 1).
1 (d)). As a forming method, a thick film screen printing method was used. Thus, the matrix wiring portion is completed. Of course, the paste material and the printing method are not limited to those described above.

【0077】配線完成後、電子放出部(不図示)を形成
する(図11(e))。まず、上記印刷方法で形成され
た電子放出部への通電用電極2の上層に有機パラジウム
(CCP4230、奥野製薬工業(株)製)をスピンナ
ーにより回転塗布後、300℃で10分間の加熱処理を
行い、Pdからなる電子放出部形成用薄膜5を形成す
る。
After the wiring is completed, an electron emitting portion (not shown) is formed (FIG. 11E). First, organic palladium (CCP4230, manufactured by Okuno Pharmaceutical Co., Ltd.) is spin-coated on the upper layer of the current-carrying electrode 2 to the electron-emitting portion formed by the printing method using a spinner, and then heat-treated at 300 ° C. for 10 minutes. Then, a thin film 5 for forming an electron emission portion made of Pd is formed.

【0078】このようにして形成された電子放出部形成
用薄膜5は、Pdを主元素とする微粒子から構成され、
その膜厚は10nm、シート抵抗値は5×104Ω/□
であった。シート抵抗値は長さと幅が等しい導体の単位
長さ換算の抵抗値として定義される。
The thin film 5 for forming an electron emission portion formed in this manner is composed of fine particles containing Pd as a main element.
The film thickness is 10 nm, and the sheet resistance value is 5 × 10 4 Ω / □.
Met. The sheet resistance value is defined as a unit length-converted resistance value of a conductor having the same length and width.

【0079】なお、ここで述べる微粒子膜としては複数
の微粒子が集合した膜であり、その微細構造としては微
粒子が個々に分散配置した状態のみならず、微粒子が互
いに隣接、あるいは、重なり合った状態(島状も含む)
の膜をも指し、その粒径とは、前記状態で粒子形状が認
識可能な微粒子についての径をいう。
The fine particle film described here is a film in which a plurality of fine particles are gathered. The fine structure thereof is not only a state in which the fine particles are individually dispersed and arranged, but also a state in which the fine particles are adjacent to each other or overlap each other ( (Including islands)
The particle size refers to the diameter of the fine particles whose particle shape can be recognized in the above state.

【0080】このパラジウム膜をフォトリソグラフィー
法を用いて、パターニングすることによりフォーミング
前までの素子の製造工程が完了する。
By patterning the palladium film by using the photolithography method, the element manufacturing process before forming is completed.

【0081】フォーミング方法は、従来の方法を導入す
る事が可能であり、本実施例では、以下の条件とした
(図5参照)。図5中、T1及びT2は電圧波形のパル
ス幅とパルス間隔であり、本実施例ではT1を1ミリ
秒、T2を10ミリ秒とし、三角波の波高値(フォーミ
ング時のピーク電圧)は14Vとしフォーミング処理は
約1.3×10-4Pa(1×10-6Torr)の真空雰
囲気下で60秒間行った。このようにして作製された電
子放出部は、パラジウム元素を主成分とする微粒子が分
散配置された状態となり、その微粒子の平均粒径は3n
mであった。
As the forming method, a conventional method can be introduced. In this embodiment, the following conditions are set (see FIG. 5). In FIG. 5, T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 millisecond, T2 is 10 milliseconds, and the peak value of the triangular wave (the peak voltage during forming) is 14V. The forming process was performed in a vacuum atmosphere of about 1.3 × 10 −4 Pa (1 × 10 −6 Torr) for 60 seconds. The electron-emitting portion thus manufactured is in a state in which fine particles mainly composed of palladium element are dispersed and arranged, and the average particle diameter of the fine particles is 3n.
m.

【0082】次に、すべての表面伝導型電子放出素子の
フォーミングが終了後、1.3×10-4Pa(1×10
-6Torr)程度の真空度で排気管(図示せず)をガス
バーナーで熱して溶着し外囲器の封止を行った。
Next, after the forming of all the surface conduction electron-emitting devices is completed, 1.3 × 10 −4 Pa (1 × 10
An exhaust pipe (not shown) was heated and welded with a gas burner at a degree of vacuum of about −6 Torr) to seal the envelope.

【0083】最後に、封止後の真空度を維持するため
に、ゲッター処理を実施する。これはm、封止を行う直
前に高周波加熱等の加熱法により、画像表示装置内の所
定の位置(図示せず)に配置されたゲッターを加熱し、
蒸着膜を形成する処理である。ゲッターはBa等を主成
分とするものである。
Finally, a getter process is performed to maintain the degree of vacuum after sealing. This involves heating the getter disposed at a predetermined position (not shown) in the image display device by a heating method such as high-frequency heating immediately before performing sealing,
This is a process for forming a deposition film. The getter is mainly composed of Ba or the like.

【0084】以上のようにして完成した本発明の画像表
示装置において、各電子放出素子には、容器外端子D0
x1乃至D0xm、D0y1乃至D0ynを通じて、走
査信号及び偏重信号を信号発生手段(図示せず)によ
り、それぞれ印加することにより、電子放出させ、高圧
端子Hvを通じて、メタルバック膜に数kVの高圧を印
加し、電子ビームを加速して蛍光体膜に衝突、励起、発
光させることで画像を表示させる。
In the image display device of the present invention completed as described above, each of the electron-emitting devices has a terminal D0 outside the container.
A scanning signal and a bias signal are respectively applied by signal generation means (not shown) through x1 to D0xm and D0y1 to D0yn to emit electrons, and a high voltage of several kV is applied to the metal back film through the high voltage terminal Hv. Then, an image is displayed by accelerating the electron beam to collide with, excite, and emit light from the phosphor film.

【0085】(実施例2)実施例2を、図12及び図1
3を参照して説明する。図12は構成図、図13は作製
プロセスを説明する工程図である。まず、電子放出部近
傍電極1及び下部導体層2を形成する。下部導体層2
は、第1の導体層3を本実施例のようにスクリーン印刷
法で形成する際に、断線が発生した場合に電気的接続を
確保するのに有利な構成である。本実施例では、膜の成
膜方法としては、スパッタリング法を用いた。Ptのター
ゲットによりスパッタリング法により膜を真空形成し
た。膜厚は0.08μm程度であった。スパッタリング
法により基板全面に膜を形成後、フォトリソグラフィー
により、所望のパターンを形成した。本実施例では、高
密度でのパターン設計が可能であるように電子放出部近
傍電極1のパターンは、左右非等長パターンとした。
(図13(a))。
(Embodiment 2) Embodiment 2 is shown in FIGS.
3 will be described. FIG. 12 is a configuration diagram, and FIG. 13 is a process diagram illustrating a manufacturing process. First, the electrode 1 near the electron emission portion and the lower conductor layer 2 are formed. Lower conductor layer 2
This is an advantageous configuration for securing electrical connection in the event that a disconnection occurs when the first conductor layer 3 is formed by screen printing as in this embodiment. In this embodiment, a sputtering method is used as a film formation method. A film was formed in vacuum by a sputtering method using a Pt target. The thickness was about 0.08 μm. After forming a film on the entire surface of the substrate by a sputtering method, a desired pattern was formed by photolithography. In the present embodiment, the pattern of the electrode 1 in the vicinity of the electron-emitting portion is a left-right unequal-length pattern so that high-density pattern design is possible.
(FIG. 13 (a)).

【0086】次に、第1の導体層3を形成する(図13
(b))。形成方法は、スクリーン印刷法を用いた。印
刷に使用した材料は、導体成分としてAgを含有したス
クリーン印刷用ペーストである。
Next, a first conductor layer 3 is formed (FIG. 13).
(B)). As a forming method, a screen printing method was used. The material used for printing is a screen printing paste containing Ag as a conductor component.

【0087】ここで、本発明による第3の導体層7を、
第1の導体層3と同時工程で形成する。当該同時形成に
よれば、最も工程短縮を図ることができる。もちろん、
第1の導体層と第3の導体層を別工程で形成しても一向
に差し支えない。
Here, the third conductor layer 7 according to the present invention is
It is formed at the same time as the first conductor layer 3. According to the simultaneous formation, the process can be shortened most. of course,
Even if the first conductor layer and the third conductor layer are formed in different steps, there is no problem.

【0088】次に、層間絶縁層4を形成する(図13
(c))。ペースト材料はPbOを主成分としてガラス
バインダーと樹脂を混合したペーストである。焼成温度
は480℃で、ピーク保持時間は10分である。また、
通常、層間絶縁層4は上下層間の絶縁性を十分確保する
ために、印刷、焼成を総計で最低3回実施する。厚膜ペ
ーストにより形成される膜は通常ポーラスな膜である。
このため、1度印刷、焼成後、再度印刷を行い、1回目
の膜のポーラス状態を埋めこむようにして2回目、3回
目の膜を印刷、焼成する。これにより絶縁性が十分確保
されることになる。本実施例でもこれに従った。印刷層
数は、絶縁性を考慮して増減される。この絶縁膜4は、
第3の導体層7の少なくとも一部が露出するように、こ
こでは開口状の空所領域が形成される。
Next, an interlayer insulating layer 4 is formed (FIG. 13).
(C)). The paste material is a paste in which PbO is a main component and a glass binder and a resin are mixed. The firing temperature is 480 ° C. and the peak retention time is 10 minutes. Also,
Usually, printing and baking are performed at least three times in total for the interlayer insulating layer 4 in order to ensure sufficient insulation between the upper and lower layers. The film formed by the thick film paste is usually a porous film.
Therefore, after printing and firing once, printing is performed again, and the second and third times of the film are printed and fired so as to fill the porous state of the first film. This ensures sufficient insulation. This is also the case in the present embodiment. The number of printing layers is increased or decreased in consideration of insulating properties. This insulating film 4
Here, an opening-shaped space region is formed so that at least a part of the third conductor layer 7 is exposed.

【0089】最後に、第2の導体層5を形成する(図1
3(d))。形成方法は厚膜スクリーン印刷法を用い
た。以上で、マトリクス配線の部分が完成する。もちろ
ん、ペースト材料、印刷方法等は、この記したものに限
るものではない。
Finally, a second conductor layer 5 is formed (FIG. 1).
3 (d)). As a forming method, a thick film screen printing method was used. Thus, the matrix wiring portion is completed. Of course, the paste material and the printing method are not limited to those described above.

【0090】配線完成後、電子放出部(不図示)を形成
する(図13(e))。まず、上記印刷方法で形成され
た電子放出部への通電用電極2の上層に有機パラジウム
(CCP4230、奥野製薬工業(株)製)をスピンナ
ーにより回転塗布後、300℃で10分間の加熱処理を
行い、Pdからなる電子放出部形成用薄膜5を形成す
る。
After the wiring is completed, an electron-emitting portion (not shown) is formed (FIG. 13E). First, organic palladium (CCP4230, manufactured by Okuno Pharmaceutical Co., Ltd.) is spin-coated on the upper layer of the current-carrying electrode 2 to the electron-emitting portion formed by the printing method using a spinner, and then heat-treated at 300 ° C. for 10 minutes. Then, an electron-emitting-portion-forming thin film 5 made of Pd is formed.

【0091】このようにして形成された電子放出部形成
用薄膜5は、Pdを主元素とする微粒子から構成され、
その膜厚は10nm、シート抵抗値は5×104Ω/□
であった。シート抵抗値は長さと幅が等しい導体の単位
長さ換算の抵抗値として定義される。
The thus formed thin film 5 for forming an electron emitting portion is composed of fine particles containing Pd as a main element.
The film thickness is 10 nm, and the sheet resistance value is 5 × 10 4 Ω / □.
Met. The sheet resistance value is defined as a unit length-converted resistance value of a conductor having the same length and width.

【0092】なお、ここで述べる微粒子膜としては複数
の微粒子が集合した膜であり、その微細構造としては微
粒子が個々に分散配置した状態のみならず、微粒子が互
いに隣接、あるいは、重なり合った状態(島状も含む)
の膜をも指し、その粒径とは、前記状態で粒子形状が認
識可能な微粒子についての径をいう。
The fine particle film described here is a film in which a plurality of fine particles are aggregated. The fine structure thereof is not limited to a state in which the fine particles are individually dispersed and arranged, but also a state in which the fine particles are adjacent to each other or overlap each other. (Including islands)
The particle size refers to the diameter of the fine particles whose particle shape can be recognized in the above state.

【0093】このパラジウム膜をフォトリソグラフィー
法を用いて、パターニングすることによりフォーミング
前までの素子の製造工程が完了する。
By patterning this palladium film by using the photolithography method, the element manufacturing process before forming is completed.

【0094】フォーミング方法は、従来の方法を導入す
る事が可能であり、本実施例では、以下の条件とした
(図5参照)。図5中、T1及びT2は電圧波形のパル
ス幅とパルス間隔であり、本実施例ではT1を1ミリ
秒、T2を10ミリ秒とし、三角波の波高値(フォーミ
ング時のピーク電圧)は14Vとしフォーミング処理は
約1.3×10-4Pa(1×10-6Torr)の真空雰
囲気下で60秒間行った。このようにして作製された電
子放出部は、パラジウム元素を主成分とする微粒子が分
散配置された状態となり、その微粒子の平均粒径は3n
mであった。
As the forming method, a conventional method can be introduced. In the present embodiment, the following conditions are set (see FIG. 5). In FIG. 5, T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 millisecond, T2 is 10 milliseconds, and the peak value of the triangular wave (the peak voltage during forming) is 14V. The forming process was performed in a vacuum atmosphere of about 1.3 × 10 −4 Pa (1 × 10 −6 Torr) for 60 seconds. The electron-emitting portion thus manufactured is in a state in which fine particles mainly composed of palladium element are dispersed and arranged, and the average particle diameter of the fine particles is 3n.
m.

【0095】次に、すべての表面伝導型電子放出素子の
フォーミングが終了後、1.3×10-4Pa(1×10
-6Torr)程度の真空度で排気管(図示せず)をガス
バーナーで熱して溶着し外囲器の封止を行った。
Next, after the forming of all the surface conduction electron-emitting devices is completed, 1.3 × 10 −4 Pa (1 × 10
An exhaust pipe (not shown) was heated and welded with a gas burner at a degree of vacuum of about −6 Torr) to seal the envelope.

【0096】最後に、封止後の真空度を維持するため
に、ゲッター処理を実施する。これはm、封止を行う直
前に高周波加熱等の加熱法により、画像表示装置内の所
定の位置(図示せず)に配置されたゲッターを加熱し、
蒸着膜を形成する処理である。ゲッターはBa等を主成
分とするものである。
Finally, getter processing is performed to maintain the degree of vacuum after sealing. This involves heating the getter disposed at a predetermined position (not shown) in the image display device by a heating method such as high-frequency heating immediately before performing sealing,
This is a process for forming a deposition film. The getter is mainly composed of Ba or the like.

【0097】以上のようにして完成した本発明の画像表
示装置において、各電子放出素子には、容器外端子D0
x1乃至D0xm、D0y1乃至D0ynを通じて、走
査信号及び偏重信号を信号発生手段(図示せず)によ
り、それぞれ印加することにより、電子放出させ、高圧
端子Hvを通じて、メタルバック膜に数kVの高圧を印
加し、電子ビームを加速して蛍光体膜に衝突、励起、発
光させることで画像を表示させる。
In the image display device of the present invention completed as described above, each of the electron-emitting devices has a terminal D0 outside the container.
A scanning signal and a bias signal are respectively applied by signal generation means (not shown) through x1 to D0xm and D0y1 to D0yn to emit electrons, and a high voltage of several kV is applied to the metal back film through the high voltage terminal Hv. Then, an image is displayed by accelerating the electron beam to collide with, excite, and emit light from the phosphor film.

【0098】[0098]

【発明の効果】本発明によれば、優れた電気的接続性を
確保して信頼性の高い電子源基板、及びこの電子源基板
を備えた画像表示装置、及びこれらの製造方法を実現す
ることが可能となる。
According to the present invention, it is possible to realize a highly reliable electron source substrate which secures excellent electrical connectivity, an image display device provided with the electron source substrate, and a method of manufacturing these. Becomes possible.

【0099】従来の構成での電気的接続性の阻害率は、
プロセスにより異なるが、発明者の実験によると、例え
ば100×100の素子数がある場合、50個所程度の導通不良
があったが、本発明の構成を適用することにより、上記
の改善が達成され、導通不要個所は数個程度まで改善さ
れた。
The inhibition rate of electrical connectivity in the conventional configuration is as follows:
Although it differs depending on the process, according to the experiments of the inventor, for example, when there are 100 × 100 elements, there were about 50 conduction failures. The number of places where no conduction was required was improved to about several.

【0100】また、本発明は、画像表示装置の中でも、
表面伝導型電子放出素子を用いた単純マトリクス方式の
画像表示装置において、優れた効果をもたらすものであ
る。
The present invention also relates to an image display device,
An excellent effect is obtained in a simple matrix type image display device using a surface conduction electron-emitting device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態による電子源基板の表面伝導
型電子放出素子部分の平面図である。
FIG. 1 is a plan view of a surface conduction electron-emitting device portion of an electron source substrate according to an embodiment of the present invention.

【図2】本発明の実施形態による電子源基板の製造方法
の工程フローを示す平面図である。
FIG. 2 is a plan view illustrating a process flow of a method for manufacturing an electron source substrate according to an embodiment of the present invention.

【図3】表面伝導型電子放出素子の典型的な構成を示す
模式図である。
FIG. 3 is a schematic diagram illustrating a typical configuration of a surface conduction electron-emitting device.

【図4】表面伝導型電子放出素子の作製方法のプロセス
を示す断面図である。
FIG. 4 is a cross-sectional view illustrating a process of a method for manufacturing a surface conduction electron-emitting device.

【図5】本発明によるフォーミングの典型的な波形を示
す特性図である。
FIG. 5 is a characteristic diagram showing a typical waveform of forming according to the present invention.

【図6】素子の駆動回路構成例を示す模式図である。FIG. 6 is a schematic diagram showing an example of a drive circuit configuration of an element.

【図7】本発明による表面伝導型電子放出素子の典型的
な特性を示す特性図である。
FIG. 7 is a characteristic diagram showing typical characteristics of the surface conduction electron-emitting device according to the present invention.

【図8】本発明による画像表示装置の斜視図である。FIG. 8 is a perspective view of an image display device according to the present invention.

【図9】図8の蛍光体膜108のパターン図である。9 is a pattern diagram of the phosphor film 108 in FIG.

【図10】本発明の実施例1による電子源基板の表面伝
導型電子放出素子部分の構成図である。
FIG. 10 is a configuration diagram of a surface conduction electron-emitting device portion of the electron source substrate according to the first embodiment of the present invention.

【図11】本発明の実施例1による電子源基板の製造方
法の工程フローを示す工程図である。
FIG. 11 is a process chart showing a process flow of a method for manufacturing an electron source substrate according to Embodiment 1 of the present invention.

【図12】本発明の実施例2による電子源基板の表面伝
導型電子放出素子部分の構成図である。
FIG. 12 is a configuration diagram of a surface conduction electron-emitting device portion of an electron source substrate according to Embodiment 2 of the present invention.

【図13】本発明の実施例2による電子源基板の製造方
法の工程フローを示す工程図である。
FIG. 13 is a process chart showing a process flow of a method for manufacturing an electron source substrate according to Embodiment 2 of the present invention.

【図14】従来例による表面伝導型電子放出素子の平面
図である。
FIG. 14 is a plan view of a surface conduction electron-emitting device according to a conventional example.

【図15】従来例による表面伝導型電子放出素子の作製
フローを示す平面図である。
FIG. 15 is a plan view showing a manufacturing flow of a surface conduction electron-emitting device according to a conventional example.

【符号の説明】[Explanation of symbols]

1 電子放出部近傍の電極部分 2 第1の配線層 3 層間絶縁層 4 第2の配線層 5 電子放出部形成用膜 6 電子放出部形成用薄膜 7 第3の導体層 DESCRIPTION OF SYMBOLS 1 Electrode part near an electron emission part 2 1st wiring layer 3 Interlayer insulating layer 4 2nd wiring layer 5 Film for electron emission part formation 6 Thin film for electron emission part formation 7 Third conductor layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡部 泰之 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 久保 晋作 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 宇田 芳己 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5C031 DD17 5C036 EE14 EE19 EF01 EG02 EG12 EG29  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yasuyuki Watanabe 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Shinsaku Kubo 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon (72) Inventor Yoshimi Uda 3-30-2 Shimomaruko, Ota-ku, Tokyo F-term (reference) in Canon Inc. 5C031 DD17 5C036 EE14 EE19 EF01 EG02 EG12 EG29

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、複数の第1の導体層と、前記
各第1の導体層と交差する複数の第2の導体層と、前記
各第1の導体層と前記各第2の導体層とが交差する位置
に配設され、前記各第1及び第2の導体層に接続する一
対の電極と電子放出部とを有してなる複数の電子放出素
子とを備える電子源基板の製造方法であって、 前記基板上に、前記一対の電極を複数形成する工程と、 前記一対の電極の一方に接続するように、複数の前記第
1の導体層を形成する工程と、 前記一対の電極の他方と前記第2の導体層とを接続する
ための第3の導体層を形成する工程と、 前記第1の導体層の一部を覆う絶縁膜を形成する工程
と、 前記絶縁膜の一部を覆い、前記一対の電極の他方と前記
第3の導体層を介して接続するように複数の前記第2の
導体層を形成する工程とを有することを特徴とする電子
源基板の製造方法。
A plurality of first conductor layers, a plurality of second conductor layers intersecting with the first conductor layers, a plurality of first conductor layers, and a plurality of second conductor layers intersecting with each of the first conductor layers; An electron source substrate provided at a position where the conductor layer intersects, and comprising a plurality of electron-emitting devices having a pair of electrodes connected to the first and second conductor layers and an electron-emitting portion; A manufacturing method, comprising: forming a plurality of the pair of electrodes on the substrate; forming a plurality of the first conductor layers so as to be connected to one of the pair of electrodes; Forming a third conductive layer for connecting the other of the electrodes to the second conductive layer; forming an insulating film covering a part of the first conductive layer; And a plurality of the second conductor layers so as to cover a part of the second conductor layer so as to be connected to the other of the pair of electrodes via the third conductor layer. An electron source manufacturing method of the substrate, characterized by a step of forming.
【請求項2】 前記一対の電極の一方と前記第3の導体
層とが接続される境界位置、及び前記第3の導体層と前
記第2の導体層とが接続される境界位置が互いに重なり
合わないことを特徴とする請求項1に記載の電子源基板
の製造方法。
2. A boundary position where one of the pair of electrodes is connected to the third conductor layer and a boundary position where the third conductor layer and the second conductor layer are connected overlap each other. 2. The method according to claim 1, wherein the electron source substrate does not match.
【請求項3】 前記電子放出部は、電子放出部形成用薄
膜を形成し、前記電子放出部形成用薄膜に通電処理を施
すことにより形成されるものであることを特徴とする請
求項1又は2に記載の電子源基板の製造方法。
3. The electron emitting section according to claim 1, wherein the electron emitting section is formed by forming a thin film for forming an electron emitting section, and applying an electric current to the thin film for forming an electron emitting section. 3. The method for manufacturing an electron source substrate according to item 2.
【請求項4】 前記一対の電極を形成した後、前記第1
の導体層を形成する前に、前記基板上における複数の前
記第1の導体層が形成される位置に、複数の下部導体層
を形成する工程を更に有することを特徴とする請求項1
〜3のいずれか1項に記載の電子源基板の製造方法。
4. After forming the pair of electrodes, the first electrode is formed.
2. The method according to claim 1, further comprising the step of forming a plurality of lower conductive layers at positions where the plurality of first conductive layers are formed on the substrate before forming the conductive layers.
4. The method for manufacturing an electron source substrate according to any one of items 3 to 3.
【請求項5】 前記第3の導体層と前記前記第2の導体
層とが、前記絶縁膜に形成された切り欠き部位を通じて
接続されていることを特徴とする請求項1〜4のいずれ
か1項に記載の電子源基板の製造方法。
5. The semiconductor device according to claim 1, wherein the third conductor layer and the second conductor layer are connected through a cutout portion formed in the insulating film. 2. The method for manufacturing an electron source substrate according to claim 1.
【請求項6】 前記第3の導体層と前記前記第2の導体
層とが、前記絶縁膜に形成された開口部位を通じて接続
されていることを特徴とする請求項1〜4のいずれか1
項に記載の電子源基板の製造方法。
6. The semiconductor device according to claim 1, wherein the third conductor layer and the second conductor layer are connected through an opening formed in the insulating film.
Item 14. The method for manufacturing an electron source substrate according to Item 1.
【請求項7】 電子源基板と、前記電子源基板と対向す
る位置に配設されて電子の照射により可視光を発する蛍
光体とを備える画像表示装置の製造方法であって、 前記電子源基板を、請求項1〜6のいずれか1項に記載
の製造方法により製造することを特徴とする画像表示装
置の製造方法。
7. A method for manufacturing an image display device, comprising: an electron source substrate; and a phosphor disposed at a position facing the electron source substrate and emitting visible light by irradiation of electrons, wherein the electron source substrate is provided. A method for manufacturing an image display device, comprising: manufacturing the image display device according to any one of claims 1 to 6.
【請求項8】 基板上に、 複数の第1の導体層と、 前記第1の導体層の一部を覆う絶縁膜と、 前記絶縁膜上に形成され、前記各第1の導体層と交差す
る複数の第2の導体層と、 前記各第1の導体層と前記各第2の導体層とが交差する
位置に配設され、一方が前記各第1の導体層と、他方が
前記絶縁膜の空所領域を通じて前記各第2の導体層にそ
れぞれ接続する一対の電極、及び電子放出部を有してな
る複数の電子放出素子とを備え、 前記絶縁膜下に第3の導体層が設けられており、前記一
対の電極の他方と前記第2の導体層とが前記第3の導体
層を介して接続されていることを特徴とする電子源基
板。
8. A plurality of first conductor layers, an insulating film covering a part of the first conductor layer, and an insulating film formed on the insulating film and intersecting with each of the first conductor layers. A plurality of second conductor layers, each of the first conductor layers and each of the second conductor layers intersect with each other, one of the first conductor layers and the other of the insulation layers A pair of electrodes respectively connected to each of the second conductor layers through a space region of the film, and a plurality of electron-emitting devices each having an electron-emitting portion; and a third conductor layer below the insulating film. An electron source substrate provided, wherein the other of the pair of electrodes and the second conductor layer are connected via the third conductor layer.
【請求項9】 前記一対の電極の一方と前記第3の導体
層とが接続される境界位置、及び前記第3の導体層と前
記第2の導体層とが接続される境界位置が互いに重なり
合わないことを特徴とする請求項8に記載の電子源基
板。
9. A boundary position where one of the pair of electrodes is connected to the third conductor layer and a boundary position where the third conductor layer is connected to the second conductor layer overlap each other. 9. The electron source substrate according to claim 8, which does not match.
【請求項10】 前記電子放出部は、電子放出部形成用
薄膜を形成し、前記電子放出部形成用薄膜に通電処理を
施すことにより形成されるものであることを特徴とする
請求項8又は9に記載の電子源基板。
10. The method according to claim 8, wherein the electron-emitting portion is formed by forming a thin film for forming an electron-emitting portion, and subjecting the thin film for forming an electron-emitting portion to an energizing process. 10. The electron source substrate according to 9.
【請求項11】 前記各第1の導体層の下部に、各下部
導体層が形成されていることを特徴とする請求項8〜1
0のいずれか1項に記載の電子源基板。
11. The semiconductor device according to claim 8, wherein each lower conductor layer is formed below each of said first conductor layers.
0. The electron source substrate according to any one of 0.
【請求項12】 前記絶縁膜の前記空所領域が切り欠き
状に形成されたものであることを特徴とする請求項8〜
11のいずれか1項に記載の電子源基板。
12. The semiconductor device according to claim 8, wherein said vacant region of said insulating film is formed in a notch shape.
12. The electron source substrate according to any one of 11.
【請求項13】 前記絶縁膜の前記空所領域が開口状に
形成されたものであることを特徴とする請求項8〜11
のいずれか1項に記載の電子源基板。
13. The semiconductor device according to claim 8, wherein said space region of said insulating film is formed in an opening shape.
The electron source substrate according to any one of the above.
【請求項14】 請求項8〜13のいずれか1項に記載
の電子源基板と、 前記電子源基板と対向する位置に配設されて電子の照射
により可視光を発する蛍光体とを備えることを特徴とす
る画像表示装置。
14. An electron source substrate according to claim 8, further comprising: a phosphor disposed at a position facing the electron source substrate and emitting visible light upon irradiation with electrons. An image display device characterized by the above-mentioned.
JP2001015007A 2001-01-23 2001-01-23 Substrate for electron source, picture display device, and manufacturing method therefor Withdrawn JP2002216616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001015007A JP2002216616A (en) 2001-01-23 2001-01-23 Substrate for electron source, picture display device, and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001015007A JP2002216616A (en) 2001-01-23 2001-01-23 Substrate for electron source, picture display device, and manufacturing method therefor

Publications (2)

Publication Number Publication Date
JP2002216616A true JP2002216616A (en) 2002-08-02
JP2002216616A5 JP2002216616A5 (en) 2008-03-06

Family

ID=18881627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001015007A Withdrawn JP2002216616A (en) 2001-01-23 2001-01-23 Substrate for electron source, picture display device, and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2002216616A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7458872B2 (en) 2004-01-05 2008-12-02 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device, electron source, and image display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7458872B2 (en) 2004-01-05 2008-12-02 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device, electron source, and image display device

Similar Documents

Publication Publication Date Title
US6853117B2 (en) Electron source and producing method therefor
JP3372720B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3200270B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3744978B2 (en) Image forming apparatus
JP2002216616A (en) Substrate for electron source, picture display device, and manufacturing method therefor
JP4058187B2 (en) Electron source substrate, image display device, and electron source substrate manufacturing method
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JP4147072B2 (en) Electron source substrate, manufacturing method thereof, and image display apparatus using the electron source substrate
JP3222338B2 (en) Method of manufacturing electron source and image forming apparatus
JP3507454B2 (en) Manufacturing method of flat plate type image forming apparatus
JP3332673B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3450533B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3459705B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3044434B2 (en) Method of manufacturing electron source and image forming apparatus
JPH08180800A (en) Electron source and manufacture of image display apparatus
JP3226442B2 (en) Image forming device
JP3450565B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3450581B2 (en) Manufacturing method of wiring board and image forming apparatus
JP2001312957A (en) Electron source substrate, image display device and manufacturing method for electron source substrate
JP3207990B2 (en) Flat plate type image forming apparatus
JPH11312462A (en) Electron source board, image display device and manufacture of electron source board
JP3478807B2 (en) Flat plate type image forming apparatus and method of manufacturing the same
JPH07104676A (en) Image forming device
JPH09245694A (en) Electron-source substrate, its manufacture, and image display device
JP2003123628A (en) Electron source and its manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090427