JP2002216422A - Apparatus and method for reproducing magnetic data, recording medium, and program - Google Patents

Apparatus and method for reproducing magnetic data, recording medium, and program

Info

Publication number
JP2002216422A
JP2002216422A JP2001007487A JP2001007487A JP2002216422A JP 2002216422 A JP2002216422 A JP 2002216422A JP 2001007487 A JP2001007487 A JP 2001007487A JP 2001007487 A JP2001007487 A JP 2001007487A JP 2002216422 A JP2002216422 A JP 2002216422A
Authority
JP
Japan
Prior art keywords
equalization
processing
signal
equalizer
equalizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001007487A
Other languages
Japanese (ja)
Inventor
Yasutaka Kotani
保孝 小谷
Hisao Osabe
久夫 長部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001007487A priority Critical patent/JP2002216422A/en
Publication of JP2002216422A publication Critical patent/JP2002216422A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the accuracy of waveform equalization in the preceding stage of a PLL(phase locked loop). SOLUTION: The waveform equalization of the data of a magnetic recording medium 11 read by a magnetic head 12 is performed by an equalizer 41. A phase frequency detecting part 18 and a VCO(voltage controlled oscillator) 19 constitutes a so-called PLL. A CPU 42 calculates an optimum tap coefficient by using an LMS(least mean square) algorithm on the basis of the output of an A/D conversion part 15, and outputs it to a digital equalizer 16. Based on the calculated tap coefficient, the CPU 42 produces further a control signal for optimizing the equalization characteristics of waveform equalization of the equalizer 41, and outputs it to the equalizer 41. The digital equalizer equalizes a reproducing signal by using the tap coefficient inputted from the CPU 42. The equalizer 41 applies waveform equalization to the inputted signal on the basis of the control signal inputted from the CPU 42.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、磁気データ再生装
置および磁気データ再生方法、記憶媒体、並びにプログ
ラムに関し、特に、PLLの信号取り出し点より前段で
実行される等化処理を最適化することにより、コストを
上昇させることなく、再生信号出力の劣化を回避するこ
とができる、磁気データ再生装置および磁気データ再生
方法、記憶媒体、並びにプログラムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic data reproducing apparatus, a magnetic data reproducing method, a storage medium, and a program, and more particularly, to optimizing an equalization process executed before a signal extraction point of a PLL. The present invention relates to a magnetic data reproducing apparatus, a magnetic data reproducing method, a storage medium, and a program capable of avoiding deterioration of a reproduction signal output without increasing cost.

【0002】[0002]

【従来の技術】図1は、従来の磁気データ再生装置の構
成を示すブロック図である。
2. Description of the Related Art FIG. 1 is a block diagram showing a configuration of a conventional magnetic data reproducing apparatus.

【0003】例えば、磁気テープなどの磁気記録媒体1
1に記録されたデータは、磁気ヘッド12によりアナロ
グの電気信号に変換され、再生アンプ13によって増幅
され、イコライザ14に入力される。増幅された信号
は、イコライザ14において、クロック再生ができる程
度に波形等化が行われて、A/D変換部15に出力され
る。A/D変換部15は、ある程度は等化されたアナロ
グデータをデジタルデータに変換し、デジタルイコライ
ザ16、CPU17、および位相周波数検出部18に出
力する。
For example, a magnetic recording medium 1 such as a magnetic tape
The data recorded in 1 is converted into an analog electric signal by the magnetic head 12, amplified by the reproduction amplifier 13, and input to the equalizer 14. The amplified signal is equalized in waveform by the equalizer 14 to such an extent that the clock can be reproduced, and is output to the A / D converter 15. The A / D converter 15 converts analog data that has been equalized to some extent into digital data, and outputs the digital data to the digital equalizer 16, the CPU 17, and the phase frequency detector 18.

【0004】位相周波数検出部18は、再生される信号
の時間情報の検出を行う。検出された時間情報はVCO
(Voltage Controlled Oscillator・電圧制御発振器)
19に入力され、再生クロックの位相周波数がコントロ
ールされる。磁気データ再生装置1においては、ここで
再生されたクロックによりA/D変換部15がデータの
サンプルを行う、いわゆるPLL(Phase Locked Loop
・位相同期ループ)が構成されている。
[0004] A phase frequency detector 18 detects time information of a signal to be reproduced. The detected time information is VCO
(Voltage Controlled Oscillator)
19, the phase frequency of the reproduced clock is controlled. In the magnetic data reproducing apparatus 1, the A / D converter 15 samples data using the clock reproduced here, a so-called PLL (Phase Locked Loop).
A phase-locked loop).

【0005】デジタルイコライザ16に入力されたデジ
タルデータは、更に等化を施される。A/D変換部15
の前段に設けられているアナログのイコライザ14で
は、回路の限界もあり、最適な等化を行うことは事実上
不可能なため、後段に設けられたデジタルイコライザ1
6によって、より精度の高い等化を行うことができるよ
うになされている。磁気データ再生装置1において、P
LLの位相周波数検出のための信号の取り出しは、より
精度の高い等化が実施された後が望ましいのであるが、
デジタルイコライザ16の後段において信号を取り出す
と、PLLのループが長くなり、PLLの特性に影響を
与えるため、A/D変換部15の出力より、PLLに入
力される信号を取り出すようになされている。
The digital data input to the digital equalizer 16 is further equalized. A / D converter 15
In the analog equalizer 14 provided at the preceding stage, since there is a limit of the circuit and it is practically impossible to perform the optimal equalization, the digital equalizer 1 provided at the subsequent stage
6 allows higher-precision equalization to be performed. In the magnetic data reproducing device 1, P
It is desirable to extract a signal for detecting the phase frequency of LL after higher-precision equalization is performed.
If a signal is taken out at the subsequent stage of the digital equalizer 16, the PLL loop becomes longer, which affects the characteristics of the PLL. .

【0006】CPU17は、A/D変換部15の出力に
基づいて、例えば、LMS(LeastMean Square)アルゴ
リズムにより、最適な係数を算出し、デジタルイコライ
ザ16に出力する。デジタルイコライザ16は、CPU
17から入力される係数を用いて、テープの特性の変化
や装置の温度特性による磁気記録再生特性の変化を吸収
するような自動等化を行っている。
[0006] The CPU 17 calculates an optimum coefficient based on an output of the A / D converter 15 by, for example, an LMS (Least Mean Square) algorithm and outputs the coefficient to the digital equalizer 16. The digital equalizer 16 has a CPU
Automatic equalization is performed using the coefficient input from 17 to absorb changes in the characteristics of the tape and changes in the magnetic recording and reproduction characteristics due to the temperature characteristics of the apparatus.

【0007】例えば、テープにより、記録再生波形の位
相特性が異なったり、高温下での連続再生などによっ
て、再生信号のF特が落ちるなどの現象が起こるような
場合、デジタルイコライザ16は、これらの特性を補償
すべく動作する。デジタルイコライザ16により、更に
精度の高い等化を施されたデータは、信号検出部20に
出力され、例えば、ビタビ復号などを用いた信号検出方
式によりデータが検出され、信号処理部21に出力され
る。信号処理部21は、各種のパケットデータ検出やエ
ラー訂正などの再生信号処理を行う。磁気データ再生装
置1が、例えば、デジタルVTRの再生部に用いられて
いる場合、信号処理部21は、画像信号、音声信号を出
力する。
For example, in the case where the phase characteristics of the recording / reproducing waveform differ depending on the tape, or the phenomenon that the F characteristic of the reproduced signal drops due to continuous reproduction at high temperature or the like occurs, the digital equalizer 16 uses Operates to compensate for the characteristics. The data subjected to equalization with higher precision by the digital equalizer 16 is output to the signal detection unit 20. For example, the data is detected by a signal detection method using Viterbi decoding or the like, and output to the signal processing unit 21. You. The signal processing unit 21 performs reproduction signal processing such as various packet data detection and error correction. When the magnetic data reproducing device 1 is used, for example, in a reproducing unit of a digital VTR, the signal processing unit 21 outputs an image signal and an audio signal.

【0008】[0008]

【発明が解決しようとする課題】F特のずれが生じてい
る場合、再生信号の品質は、デジタルイコライザ16の
等化処理によってもある程度は向上するが、前段のイコ
ライザ14を最適化したほうが、再生信号の品質の向上
が大きいことが、実験において確認されている。これ
は、イコライザ14の出力に等化誤差が残っている場
合、クロック再生を行うPLLの信号の取り出しである
A/D変換部15の出力信号に等化誤差が残ってしまう
ために、再生クロックにジッタ(微妙な揺れ・歪み)が
乗るためである。
In the case where an F characteristic shift occurs, the quality of the reproduced signal can be improved to some extent by the equalization processing of the digital equalizer 16, but it is better to optimize the equalizer 14 at the preceding stage. Experiments have shown that the quality of the reproduced signal is greatly improved. This is because if an equalization error remains in the output of the equalizer 14, the equalization error remains in the output signal of the A / D conversion unit 15 that is the extraction of the signal of the PLL that performs clock recovery. (Subtle shaking / distortion).

【0009】このように、再生PLLの信号の取り出し
点において、信号の等化誤差が残ると、例えば、再生装
置を高温下で動作させた場合などに信号の品質が劣化
し、デジタルVTRなどの機器では、音声が途中で途切
れてしまったり、画が貼りつく(再生画像が静止してし
まう)などの不具合が生じてしまう。
As described above, if a signal equalization error remains at the signal extraction point of the reproduction PLL, the quality of the signal deteriorates, for example, when the reproducing apparatus is operated at a high temperature, and the digital VTR or the like is degraded. In the device, problems such as the sound being interrupted on the way and the image sticking (the reproduced image is frozen) occur.

【0010】デジタルVTRなどでは、テープの走行中
に、磁気ヘッド12に付着物などが付いた場合、再生信
号の周波数特性が大幅(3〜6dB程度)に落ちること
が観測されている。このような場合、図1に示されるよ
うに、PLLの前段と後段にフィルタを置き、後段のフ
ィルタを制御しようとしても、PLLの信号取り出しに
おいて、精度の良い等化処理がなされていないと、PL
Lによってジッタが増加し、良好な再生信号出力が得ら
れない場合がある。
[0010] In a digital VTR or the like, it has been observed that the frequency characteristics of a reproduced signal are greatly reduced (about 3 to 6 dB) when an adhering substance is attached to the magnetic head 12 while the tape is running. In such a case, as shown in FIG. 1, even if filters are provided at the front and rear stages of the PLL and the filter at the subsequent stage is controlled, if the equalization process with high accuracy is not performed in the signal extraction of the PLL, PL
In some cases, jitter increases due to L, and good reproduction signal output may not be obtained.

【0011】これらの不具合を回避する方法として、例
えば、エラーレートマージンを確保するために、磁気ヘ
ッド12などの、それぞれの部品のスペックを厳しくす
るようにしてもよいが、スペックを厳しくした場合、部
品のコスト上昇に伴い、磁気データ再生装置1のコスト
は上昇してしまう。
As a method of avoiding these inconveniences, for example, in order to secure an error rate margin, the specifications of each component such as the magnetic head 12 may be strict, but if the specifications are strict, As the cost of parts increases, the cost of the magnetic data reproducing device 1 increases.

【0012】本発明はこのような状況に鑑みてなされた
ものであり、PLLの信号取り出し点より前段で実行さ
れる等化処理を最適化することにより、コストを上昇さ
せることなく、例えば、デジタルVTRの走行中の磁気
ヘッドへの付着物などによるF特劣化に起因する、画の
貼りつきや音声の途切れなどの、再生信号出力の劣化を
回避することができるようにするものである。
The present invention has been made in view of such a situation. For example, by optimizing an equalization process performed before a signal extraction point of a PLL without increasing costs, for example, digital It is intended to avoid deterioration of the reproduction signal output, such as sticking of an image or interruption of sound, due to F characteristic deterioration due to a substance attached to a magnetic head while the VTR is running.

【0013】[0013]

【課題を解決するための手段】本発明の磁気データ再生
装置は、磁気記録媒体からの再生信号を等化する第1の
等化手段と、第1の等化手段により等化された信号を用
いて、クロックを再生するクロック再生手段と、クロッ
ク再生手段により再生されたクロックを基に、第1の等
化手段により等化された信号をデジタルデータに変換す
る変換手段と、変換手段により変換されたデジタルデー
タを更に等化する第2の等化手段と、第1の等化手段お
よび第2の等化手段を制御する制御手段とを備え、制御
手段は、第1の等化手段により等化された信号を基に、
第2の等化手段を制御するための制御情報を生成すると
ともに、生成した制御情報を基に、第1の等化手段を制
御することを特徴とする。
According to the present invention, there is provided a magnetic data reproducing apparatus comprising: first equalizing means for equalizing a reproduced signal from a magnetic recording medium; and a signal equalized by the first equalizing means. A clock recovery means for recovering a clock by using the clock recovery means; a conversion means for converting a signal equalized by the first equalization means into digital data based on the clock recovered by the clock recovery means; A second equalizer for further equalizing the digital data obtained by the first equalization, and a controller for controlling the first equalizer and the second equalizer, wherein the controller is provided by the first equalizer. Based on the equalized signal,
It is characterized in that control information for controlling the second equalizing means is generated, and the first equalizing means is controlled based on the generated control information.

【0014】第2の等化手段には、3以上のタップ係数
乗算手段を備えさせることができ、制御情報は、タップ
係数であるものとすることができる。
The second equalizing means may include three or more tap coefficient multiplying means, and the control information may be tap coefficients.

【0015】制御手段には、タップ係数乗算手段のう
ち、係数の最も大きなタップ係数乗算手段に接する2つ
のタップ係数乗算手段がそれぞれ用いる第1のタップ係
数および第2のタップ係数の和に基づいて、第1の等化
手段を制御させるようにすることができる。
The control means includes a tap coefficient multiplying means which, among the tap coefficient multiplying means, uses two tap coefficient multiplying means which are in contact with the largest coefficient, based on the sum of the first tap coefficient and the second tap coefficient used respectively. , The first equalizing means can be controlled.

【0016】制御手段には、第1のタップ係数および第
2のタップ係数の和が0になるように、第1の等化手段
を制御させるようにすることができる。
[0016] The control means may control the first equalizing means so that the sum of the first tap coefficient and the second tap coefficient becomes zero.

【0017】本発明の磁気データ再生方法は、磁気記録
媒体からの再生信号を等化する第1の等化ステップと、
第1の等化ステップの処理により等化された信号を用い
て、クロックを再生するクロック再生ステップと、クロ
ック再生ステップの処理により再生されたクロックを基
に、第1の等化ステップの処理により等化された信号を
デジタルデータに変換する変換ステップと、変換ステッ
プの処理により変換されたデジタルデータを更に等化す
る第2の等化ステップと、第1の等化ステップおよび第
2の等化ステップの処理を制御する制御ステップとを含
み、制御ステップの処理では、第1の等化ステップによ
り等化された信号を基に、第2の等化ステップの処理を
制御するための制御情報を生成するとともに、生成した
制御情報を基に、第1の等化ステップの処理を制御する
ことを特徴とする。
According to the magnetic data reproducing method of the present invention, a first equalizing step of equalizing a reproduced signal from a magnetic recording medium;
A clock recovery step of recovering a clock using the signal equalized by the processing of the first equalization step, and a processing of the first equalization step based on the clock recovered by the processing of the clock recovery step. A conversion step of converting the equalized signal into digital data, a second equalization step of further equalizing the digital data converted by the processing of the conversion step, a first equalization step and a second equalization And a control step of controlling the processing of the step. In the processing of the control step, control information for controlling the processing of the second equalization step is based on the signal equalized in the first equalization step. In addition to the generation, the processing of the first equalization step is controlled based on the generated control information.

【0018】本発明の記録媒体に記録されているプログ
ラムは、磁気記録媒体からの再生信号を等化する第1の
等化ステップと、第1の等化ステップの処理により等化
された信号を用いて、クロックを再生するクロック再生
ステップと、クロック再生ステップの処理により再生さ
れたクロックを基に、第1の等化ステップの処理により
等化された信号をデジタルデータに変換する変換ステッ
プと、変換ステップの処理により変換されたデジタルデ
ータを更に等化する第2の等化ステップと、第1の等化
ステップおよび第2の等化ステップの処理を制御する制
御ステップとを含み、制御ステップの処理では、第1の
等化ステップにより等化された信号を基に、第2の等化
ステップの処理を制御するための制御情報を生成すると
ともに、生成した制御情報を基に、第1の等化ステップ
の処理を制御することを特徴とする。
The program recorded on the recording medium of the present invention includes a first equalizing step for equalizing a reproduced signal from a magnetic recording medium and a signal equalized by the processing of the first equalizing step. A clock recovery step of recovering a clock, and a conversion step of converting a signal equalized by the processing of the first equalization step into digital data based on the clock recovered by the processing of the clock recovery step; A second equalization step for further equalizing the digital data converted by the processing of the conversion step; and a control step for controlling the processing of the first equalization step and the second equalization step. In the processing, based on the signal equalized in the first equalization step, control information for controlling the processing in the second equalization step is generated and generated. Based on the control information, and controls the processing of the first equalizing step.

【0019】本発明のプログラムは、磁気記録媒体から
の再生信号を等化する第1の等化ステップと、第1の等
化ステップの処理により等化された信号を用いて、クロ
ックを再生するクロック再生ステップと、クロック再生
ステップの処理により再生されたクロックを基に、第1
の等化ステップの処理により等化された信号をデジタル
データに変換する変換ステップと、変換ステップの処理
により変換されたデジタルデータを更に等化する第2の
等化ステップと、第1の等化ステップおよび第2の等化
ステップの処理を制御する制御ステップとを含み、制御
ステップの処理では、第1の等化ステップにより等化さ
れた信号を基に、第2の等化ステップの処理を制御する
ための制御情報を生成するとともに、生成した制御情報
を基に、第1の等化ステップの処理を制御することを特
徴とする。
A program according to the present invention reproduces a clock using a first equalization step for equalizing a reproduction signal from a magnetic recording medium and a signal equalized by the processing of the first equalization step. Based on the clock recovered by the clock recovery step and the clock recovered by the clock recovery step,
A conversion step of converting the signal equalized by the processing of the equalization step into digital data, a second equalization step of further equalizing the digital data converted by the processing of the conversion step, and a first equalization And a control step for controlling the processing of the second equalization step. In the processing of the control step, the processing of the second equalization step is performed based on the signal equalized in the first equalization step. It is characterized in that control information for control is generated, and the processing of the first equalization step is controlled based on the generated control information.

【0020】本発明の磁気データ再生装置、磁気データ
再生方法、およびプログラムにおいては、磁気記録媒体
からの再生信号が等化され、等化された信号を用いて、
クロックが再生され、再生されたクロックを基に、等化
された信号がデジタルデータに変換され、変換されたデ
ジタルデータが更に等化され、前段の等化および後段の
等化の処理が制御され、前段で等化された信号を基に、
後段の等化を制御するための制御情報が生成されるとと
もに、生成された制御情報を基に、前段の等化ステップ
の処理が制御される。
In the magnetic data reproducing apparatus, the magnetic data reproducing method, and the program according to the present invention, a reproduced signal from a magnetic recording medium is equalized, and the equalized signal is used.
The clock is regenerated, the equalized signal is converted to digital data based on the regenerated clock, the converted digital data is further equalized, and the pre-stage and post-stage equalization processes are controlled. , Based on the signal equalized in the previous stage,
Control information for controlling the subsequent equalization is generated, and the processing of the preceding equalization step is controlled based on the generated control information.

【0021】[0021]

【発明の実施の形態】以下、図を参照して、本発明の実
施の形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0022】図2は、本発明を適応した磁気データ再生
装置31の構成を示すブロック図である。なお、従来の
場合と対応する部分には同一の符号を付してあり、その
説明は適宜省略する(以下、同様)。
FIG. 2 is a block diagram showing a configuration of a magnetic data reproducing apparatus 31 to which the present invention is applied. Parts corresponding to those in the conventional case are denoted by the same reference numerals, and description thereof will be omitted as appropriate (hereinafter the same).

【0023】すなわち、磁気データ再生装置31は、イ
コライザ14に代わってイコライザ41が、CPU17
に代わってCPU42が設けられ、更に、ドライブ43
が新たに設けられている以外は、図1の磁気データ再生
装置1と同様の構成を有している。CPU41は、デジ
タルイコライザ16に出力するタップ係数を基に、イコ
ライザ41の波形等化を最適化するための制御信号を生
成して、イコライザ41に出力する。ドライブ43は、
CPU41に接続され、必要に応じて磁気ディスク4
6、光ディスク47、光磁気ディスク48、および半導
体メモリ49が装着され、データの授受を行うようにな
されている。
That is, in the magnetic data reproducing apparatus 31, the equalizer 41 is replaced by the CPU 17 instead of the equalizer 14.
CPU 42 is provided in place of
Has the same configuration as the magnetic data reproducing apparatus 1 of FIG. The CPU 41 generates a control signal for optimizing the equalization of the waveform of the equalizer 41 based on the tap coefficient output to the digital equalizer 16 and outputs the control signal to the equalizer 41. Drive 43 is
Connected to the CPU 41 and the magnetic disk 4
6, an optical disk 47, a magneto-optical disk 48, and a semiconductor memory 49 are mounted to exchange data.

【0024】イコライザ41は、CPU41から入力さ
れる制御信号に基づいて、入力された信号に波形等化を
施す。図3に、イコライザ41の更に詳細なブロック図
を示す。ここでは、CPU41は、アナログコサインイ
コライザ53に対して、波形等化を最適化するための制
御信号を生成して、出力している場合について説明す
る。
The equalizer 41 performs waveform equalization on the input signal based on a control signal input from the CPU 41. FIG. 3 shows a more detailed block diagram of the equalizer 41. Here, a case in which the CPU 41 generates and outputs a control signal for optimizing waveform equalization to the analog cosine equalizer 53 will be described.

【0025】イコライザ41に入力された信号は、磁気
記録再生特性の逆特性にほぼ近い特性を有する微積分等
化器51によって、概ね、等化を施される。次に、位相
等化器52により、位相特性の等化、すなわち、磁気記
録における、例えば、テープなどの媒体の配向による位
相の回転が補償される。図4に、位相等化器52の代表
的な位相特性を示す。位相等化器52の位相特性は、周
波数全域にわたり平坦である。また、ここには示さない
が、位相等化器52のゲイン特性も平坦である。
The signal input to the equalizer 41 is substantially equalized by a calculus equalizer 51 having a characteristic almost similar to the inverse characteristic of the magnetic recording / reproducing characteristic. Next, the phase equalizer 52 compensates for the equalization of the phase characteristics, that is, the rotation of the phase due to the orientation of a medium such as a tape in magnetic recording. FIG. 4 shows typical phase characteristics of the phase equalizer 52. The phase characteristic of the phase equalizer 52 is flat over the entire frequency range. Although not shown here, the gain characteristics of the phase equalizer 52 are flat.

【0026】位相等化器52により位相等化を施された
データは、アナログコサインイコライザ53に入力され
る。アナログコサインイコライザ53には、図5に示さ
れるアナログコサインフィルタが用いられている。
The data subjected to the phase equalization by the phase equalizer 52 is input to an analog cosine equalizer 53. The analog cosine filter shown in FIG. 5 is used for the analog cosine equalizer 53.

【0027】図5に示されるアナログコサインフィルタ
は、遅延部61−1および61−2、タップ係数乗算部
62−1乃至62−3、並びに加算部63から構成され
ている。遅延部61−1および61−2は、入力された
データを、1サンプル分遅延させる。タップ係数乗算部
62−1および62−3は、入力されたデータに、タッ
プ係数Cを乗算する。アナログコサインフィルタの特性
は、このタップ係数Cによって決まる。タップ係数乗算
部62−2は、入力されたデータに1を乗算する(すな
わち、入力されたデータをそのまま出力する)。加算部
63は、タップ係数乗算部62−1乃至62−3から入
力されたデータを加算して出力する。
The analog cosine filter shown in FIG. 5 includes delay units 61-1 and 61-2, tap coefficient multiplying units 62-1 to 62-3, and an adding unit 63. The delay units 61-1 and 61-2 delay the input data by one sample. Tap coefficient multipliers 62-1 and 62-3 multiply input data by tap coefficient C. The characteristics of the analog cosine filter are determined by the tap coefficient C. The tap coefficient multiplying unit 62-2 multiplies the input data by 1 (that is, outputs the input data as it is). The adder 63 adds the data input from the tap coefficient multipliers 62-1 to 62-3 and outputs the result.

【0028】アナログコサインフィルタに入力されたデ
ータは、遅延部61−1およびタップ係数乗算部62−
1に入力される。タップ係数乗算部62−1は、遅延さ
れていないデータに、タップ係数Cを乗算し、加算部6
3に出力する。遅延部61−1は、入力されたデータを
1サンプル分遅延させて、タップ係数乗算部62−2お
よび遅延部61−2に出力する。
The data input to the analog cosine filter is supplied to a delay unit 61-1 and a tap coefficient multiplication unit 62-
1 is input. The tap coefficient multiplying unit 62-1 multiplies the undelayed data by the tap coefficient C, and
Output to 3. The delay unit 61-1 delays the input data by one sample and outputs the delayed data to the tap coefficient multiplying unit 62-2 and the delay unit 61-2.

【0029】タップ係数乗算部62−2は、入力され
た、1サンプル遅れのデータを、そのまま加算部63に
出力する。遅延部61−2は、入力されたデータを1サ
ンプル分遅延させて、タップ係数乗算部62−3に出力
する。すなわち、タップ係数乗算部62−3に入力され
たデータは、2サンプル遅れのデータである。タップ係
数乗算部62−3は、2サンプル遅れのデータに、タッ
プ係数Cを乗算し、加算部63に出力する。
The tap coefficient multiplying unit 62-2 outputs the input data delayed by one sample to the adding unit 63 as it is. The delay unit 61-2 delays the input data by one sample and outputs the delayed data to the tap coefficient multiplying unit 62-3. That is, the data input to tap coefficient multiplying section 62-3 is data delayed by two samples. Tap coefficient multiplying section 62-3 multiplies the data delayed by two samples by tap coefficient C and outputs the result to adding section 63.

【0030】加算部63は、タップ係数Cが乗算され、
かつ、遅延されていないデータ、タップ係数が乗算され
ておらず、かつ、1サンプル遅延されたデータ、およ
び、タップ係数Cが乗算され、かつ、かつ、2サンプル
遅延されたデータの入力を受け、それらのデータを加算
して出力する。
The adder 63 multiplies the tap coefficient C by
And receiving input of undelayed data, data not multiplied by a tap coefficient and delayed by one sample, and data multiplied by a tap coefficient C and delayed by two samples, These data are added and output.

【0031】図6に、アナログコサインイコライザ53
のゲイン特性を示す。アナログコサインイコライザ53
は、磁気データ再生系の状態による周波数特性の変化を
吸収することを目的として、ゲイン周波数特性を上下さ
せるように働く。また、このアナログコサインイコライ
ザ53の位相特性は平坦である。従って、位相等化器5
2と、アナログコサインイコライザ53とは、独立に最
適な調整を行うことが可能なようになされている。
FIG. 6 shows an analog cosine equalizer 53.
5 shows the gain characteristics of the first embodiment. Analog cosine equalizer 53
Works to raise or lower the gain frequency characteristic for the purpose of absorbing the change in the frequency characteristic due to the state of the magnetic data reproducing system. The phase characteristic of the analog cosine equalizer 53 is flat. Therefore, the phase equalizer 5
2 and the analog cosine equalizer 53 can be optimally adjusted independently.

【0032】イコライザ41は、等化したデータを、A
/D変換部15に出力する。A/D変換部15は、入力
されたアナログ信号をデジタル信号に変換する。デジタ
ル化された再生データの一方は、位相周波数検出部18
に出力され、再生される信号の時間情報の検出が行われ
る。検出された時間情報は、VCO19に出力され、再
生クロックの位相周波数がコントロールされる。ここで
再生されたクロックを基に、A/D変換部15がデータ
のサンプルを行う、いわゆるPLLが構成されている。
The equalizer 41 converts the equalized data into A
/ D conversion unit 15. The A / D converter 15 converts the input analog signal into a digital signal. One of the digitized reproduction data is supplied to the phase frequency detection unit 18.
And the time information of the signal to be reproduced is detected. The detected time information is output to the VCO 19, and the phase frequency of the reproduced clock is controlled. A so-called PLL, in which the A / D converter 15 samples data based on the clock reproduced here, is configured.

【0033】また、もう一方のデジタル化されたデータ
は、デジタルイコライザ16に出力され、更に等化を施
される。デジタルイコライザ16には、図7に示される
FIR(Finite Response)デジタルフィルタが用いら
れている。FIRデジタルフィルタは非巡回形であるた
め、常に安定性が保証される。従って、安定性を考慮せ
ずに、係数を自由に変えることができるため、適応形フ
ィルタリングに適しており、目的に応じて各種の構成法
(例えば、直接形、縦接形、格子形等)を選択すること
ができる。
The other digitized data is output to the digital equalizer 16 and further equalized. The digital equalizer 16 uses a FIR (Finite Response) digital filter shown in FIG. Since the FIR digital filter is acyclic, stability is always ensured. Therefore, since the coefficient can be freely changed without considering the stability, it is suitable for adaptive filtering and various construction methods (for example, direct type, vertical tangent type, lattice type, etc.) according to the purpose. Can be selected.

【0034】図7に示すFIRデジタルフィルタは、遅
延部71−1乃至71−6、タップ係数乗算部72−1
乃至72−7、および、加算器73により構成されてい
る。遅延部71−1乃至71−6は、入力されたデータ
を、1サンプル分遅延させる。タップ係数乗算部72−
1乃至72−7は、入力されたデータに、タップ係数K
1乃至K7を、それぞれ乗算する。FIRデジタルフィ
ルタの特性は、このタップ係数K1乃至K7によって決
まる。加算部73は、タップ係数乗算部72−1乃至7
2−7から入力されたデータを加算して出力する。図7
の例では、7タップのFIRデジタルフィルタの例を示
しているが、タップ数はこれより多くても構わないし、
これより少なくても構わない。
The FIR digital filter shown in FIG. 7 includes delay units 71-1 to 71-6, a tap coefficient multiplying unit 72-1.
To 72-7 and an adder 73. The delay units 71-1 to 71-6 delay the input data by one sample. Tap coefficient multiplying unit 72-
1 to 72-7 indicate that the input data has a tap coefficient K
1 to K7 are respectively multiplied. The characteristics of the FIR digital filter are determined by the tap coefficients K1 to K7. The adder 73 includes tap coefficient multipliers 72-1 to 72-1.
The data input from 2-7 is added and output. FIG.
Shows an example of a 7-tap FIR digital filter, but the number of taps may be larger than this.
It may be less than this.

【0035】FIRデジタルフィルタに入力されたデー
タは、遅延部71−1およびタップ係数乗算部72−1
に入力される。タップ係数乗算部72−1は、遅延され
ていないデータに、タップ係数K1を乗算し、加算部7
3に出力する。遅延部71−1は、入力されたデータを
1サンプル分遅延させて、タップ係数乗算部72−2お
よび遅延部71−2に出力する。
The data input to the FIR digital filter is supplied to a delay unit 71-1 and a tap coefficient multiplying unit 72-1.
Is input to The tap coefficient multiplying unit 72-1 multiplies the undelayed data by the tap coefficient K1, and
Output to 3. The delay unit 71-1 delays the input data by one sample and outputs the delayed data to the tap coefficient multiplying unit 72-2 and the delay unit 71-2.

【0036】以下、遅延部71−2乃至71−6および
タップ係数乗算部72−2乃至72−7においても、同
様の処理が実行され、1サンプルずつ遅延させたデータ
に、それぞれのタップ係数が乗算されて、加算部73に
出力される。加算部73は、入力されたデータを加算
し、出力する。
Hereinafter, the same processing is executed in the delay units 71-2 to 71-6 and the tap coefficient multiplying units 72-2 to 72-7. The result is multiplied and output to the adder 73. The adder 73 adds the input data and outputs the result.

【0037】適応設計アルゴリズムは、希望特性と現在
の特性との差を誤差として、誤差のグラジエント(傾
き)を基に、誤差が少なくなる方向へ制御していくため
のアルゴリズムであり、この誤差のグラジエント推定値
として、自乗平均誤差の値を用いる適応アルゴリズムが
LMS(Least Mean Square)アルゴリズムである。タ
ップ係数K1乃至K7は、CPU41の処理により、L
MSアルゴリズムを基に、フィルタ通過後のS/N比が
最大になるように決定される。この方式は収束速度が速
く、磁気記録再生系の変化にも十分追従が可能である。
The adaptive design algorithm is an algorithm for controlling a difference between a desired characteristic and the current characteristic as an error in a direction in which the error decreases based on an error gradient (slope). An adaptive algorithm using the value of the root mean square error as the gradient estimated value is the LMS (Least Mean Square) algorithm. The tap coefficients K1 to K7 are set to L
It is determined based on the MS algorithm so that the S / N ratio after passing through the filter is maximized. This method has a high convergence speed and can sufficiently follow changes in the magnetic recording / reproducing system.

【0038】しかしながら、例えば、入力される信号の
ゲイン周波数特性が大きく変化した場合、イコライザ4
1による等化誤差が大きくなる。このような場合、位相
周波数検出のための信号の取り出し点での等化誤差が大
きくなり、位相周波数検出部18とVCO19で構成さ
れるPLLにより再生されたクロックにジッタが残って
しまい、デジタルイコライザ16で等化を施したとして
も、再生信号の品質を劣化させる場合がある。また、位
相周波数検出のための信号の取り出し点をデジタルイコ
ライザ16の出力とすることも考えられるが、PLLの
ループが長くなってしまい、これもまた好ましくない。
However, for example, when the gain frequency characteristic of the input signal changes greatly, the equalizer 4
1 increases the equalization error. In such a case, an equalization error at a signal extraction point for phase frequency detection becomes large, and jitters remain in a clock reproduced by a PLL composed of the phase frequency detection unit 18 and the VCO 19, and a digital equalizer is used. Even if equalization is performed in step 16, the quality of the reproduced signal may be degraded. It is also conceivable that the extraction point of the signal for detecting the phase frequency is set as the output of the digital equalizer 16, but the loop of the PLL becomes longer, which is not preferable.

【0039】すなわち、CPU41は、デジタルイコラ
イザ16のタップ係数K1乃至K7の値をコントロール
するとともに、その係数を参照することにより、イコラ
イザ41をコントロールするための制御信号を生成し
て、出力する。この結果、イコライザ41の等化特性の
ずれが補償され、ジッタによる信号の品質の劣化を防ぐ
ことができる。
That is, the CPU 41 controls the values of the tap coefficients K1 to K7 of the digital equalizer 16 and generates and outputs a control signal for controlling the equalizer 41 by referring to the coefficients. As a result, the deviation of the equalization characteristics of the equalizer 41 is compensated, and deterioration of signal quality due to jitter can be prevented.

【0040】具体例として、アナログコサインイコライ
ザ53による等化がずれてしまうことにより、周波数特
性が右上がりになっているようなイコライザ41の等化
特性のずれを保証する場合について説明する。
As a specific example, a case will be described in which a shift in the equalization characteristic of the equalizer 41 such that the frequency characteristic rises to the right due to a shift in the equalization by the analog cosine equalizer 53 will be described.

【0041】イコライザ41が、ほぼ正しい等化を行っ
ている場合、後段のデジタルイコライザ16のタップ係
数は、図8(A)に示されるように、センタータップK
4にのみ大きな係数が現れ、そのほかのタップ係数は小
さな値に留まる。しかし、アナログコサインイコライザ
53の等化がずれてしまい、周波数特性が右上がりにな
っている場合、デジタルイコライザ16は右下がりの周
波数特性を示すため、図8(B)に示されるように、セ
ンターの両サイドタップの係数K3およびK5に大きな
値が現れる。
When the equalizer 41 is performing almost correct equalization, the tap coefficient of the digital equalizer 16 at the subsequent stage is, as shown in FIG.
A large coefficient appears only at 4, and the other tap coefficients remain at small values. However, when the equalization of the analog cosine equalizer 53 is shifted and the frequency characteristic is rising to the right, the digital equalizer 16 shows the frequency characteristic of falling to the right, and as shown in FIG. Large values appear in the coefficients K3 and K5 of both side taps.

【0042】すなわち、CPU41は、デジタルイコラ
イザ16に出力するタップ係数のうち、センタータップ
に対する両サイドタップであるタップ係数K3およびタ
ップ係数K5の値を参照することにより、アナログコサ
インイコライザ53のずれを推定することができる。C
PU41は、両サイドのタップ係数K3およびタップ係
数K5の値を基に、アナログコサインイコライザ53の
周波数特性を必要に応じて変更させることにより、最適
な等化を実行させることができる。
That is, the CPU 41 estimates the deviation of the analog cosine equalizer 53 by referring to the values of the tap coefficients K3 and K5 which are both side taps with respect to the center tap among the tap coefficients output to the digital equalizer 16. can do. C
The PU 41 can execute optimal equalization by changing the frequency characteristics of the analog cosine equalizer 53 as necessary based on the values of the tap coefficients K3 and K5 on both sides.

【0043】図9のフローチャートを参照して、アナロ
グコサインイコライザ53の周波数特性を制御する処理
について説明する。
Referring to the flowchart of FIG. 9, a process for controlling the frequency characteristic of the analog cosine equalizer 53 will be described.

【0044】ステップS1において、CPU41は、ア
ナログコサインイコライザ53のずれを検出するための
変数Aにゼロを代入する。
In step S1, the CPU 41 substitutes zero for a variable A for detecting a shift of the analog cosine equalizer 53.

【0045】ステップS2において、CPU41は、L
MSアルゴリズムにより決定されるタップ係数K1乃至
K7から、タップ係数K3およびタップ係数K5の値を
抽出して、変数Aに、K3+K5を加算する。
In step S2, the CPU 41 sets L
The values of the tap coefficients K3 and K5 are extracted from the tap coefficients K1 to K7 determined by the MS algorithm, and K3 + K5 is added to the variable A.

【0046】ステップS3において、CPU41は、変
数Aの値と、所定の正の閾値とを比較し、変数A>正の
閾値であるか否かを判断する。ここで、正の閾値とは、
アナログコサインイコライザ53の周波数特性が低い方
向にずれているか否かを判断するための閾値であり、予
め、実験により求められている。
In step S3, the CPU 41 compares the value of the variable A with a predetermined positive threshold value and determines whether or not the variable A> the positive threshold value. Here, the positive threshold is
This is a threshold for determining whether or not the frequency characteristic of the analog cosine equalizer 53 is shifted in a lower direction, and is obtained in advance by an experiment.

【0047】ステップS3において、変数A>正の閾値
であると判断された場合、処理は、ステップS6に進
む。ステップS3において、変数A>正の閾値ではない
と判断された場合、ステップS4において、CPU41
は、変数Aの値と、所定の負の閾値とを比較し、変数A
<負の閾値であるか否かを判断する。ここで、負の閾値
とは、アナログコサインイコライザ53の周波数特性が
高い方向にずれているか否かを判断するための閾値であ
り、予め、実験により求められている。
If it is determined in step S3 that the variable A> the positive threshold value, the process proceeds to step S6. If it is determined in step S3 that the variable A is not greater than the positive threshold, the process proceeds to step S4 where the CPU 41
Compares the value of variable A with a predetermined negative threshold,
<It is determined whether or not a negative threshold value is set. Here, the negative threshold is a threshold for determining whether or not the frequency characteristic of the analog cosine equalizer 53 is shifted in a higher direction, and is obtained in advance by an experiment.

【0048】ステップS4において、変数A<負の閾値
であると判断された場合、処理は、ステップS8に進
む。
If it is determined in step S4 that the variable A is smaller than the negative threshold value, the process proceeds to step S8.

【0049】ステップS4において、変数A<負の閾値
ではないと判断された場合、アナログコサインイコライ
ザ53の周波数特性を修正する必要はないので、ステッ
プS5において、CPU41は、LMSを動作させて
(すなわち、LMSアルゴリズムによって、タップ係数
K1乃至K7を決定して、デジタルイコライザ16に出
力して)、処理は、ステップS1に戻り、それ以降の処
理が繰り返される。
If it is determined in step S4 that the variable A is not smaller than the negative threshold value, it is not necessary to correct the frequency characteristic of the analog cosine equalizer 53. Therefore, in step S5, the CPU 41 operates the LMS (ie, , The tap coefficients K1 to K7 are determined by the LMS algorithm and output to the digital equalizer 16), the process returns to step S1, and the subsequent processes are repeated.

【0050】ステップS3において、変数A>正の閾値
であると判断された場合、ステップS6において、CP
U41は、アナログコサインイコライザ53の周波数特
性を上げる方向に1ステップ変更させるための制御信号
を生成して、イコライザ41のアナログコサインイコラ
イザ53に出力する。アナログコサインイコライザ53
は、入力された制御信号に従って、周波数特性を変更す
る。
If it is determined in step S3 that the variable A is larger than the positive threshold value, the program proceeds to step S6 where CP
The U 41 generates a control signal for changing the frequency characteristic of the analog cosine equalizer 53 by one step in a direction of increasing the frequency characteristic, and outputs the control signal to the analog cosine equalizer 53 of the equalizer 41. Analog cosine equalizer 53
Changes the frequency characteristic according to the input control signal.

【0051】ステップS7において、ステップS5と同
様の処理が実行され、その後、処理は、ステップS1に
戻り、それ以降の処理が繰り返される。
In step S7, the same processing as in step S5 is performed, and thereafter, the processing returns to step S1, and the subsequent processing is repeated.

【0052】ステップS4において、変数A<負の閾値
であると判断された場合、ステップS8において、CP
U41は、アナログコサインイコライザ53の周波数特
性を下げる方向に1ステップ変更させるための制御信号
を生成して、イコライザ41のアナログコサインイコラ
イザ53に出力する。アナログコサインイコライザ53
は、入力された制御信号に従って、周波数特性を変更す
る。
If it is determined in step S4 that the variable A is smaller than the negative threshold value, the program proceeds to step S8 where CP
The U 41 generates a control signal for changing the frequency characteristic of the analog cosine equalizer 53 by one step in a direction of lowering the frequency characteristic, and outputs the control signal to the analog cosine equalizer 53 of the equalizer 41. Analog cosine equalizer 53
Changes the frequency characteristic according to the input control signal.

【0053】ステップS9において、ステップS5と同
様の処理が実行され、その後、処理は、ステップS1に
戻り、それ以降の処理が繰り返される。
In step S9, the same processing as in step S5 is executed, and thereafter, the processing returns to step S1, and the subsequent processing is repeated.

【0054】この場合、制御のためのループが2重にな
る(イコライザ41の出力によって決定する、デジタル
イコライザ16を制御するためのタップ係数K1乃至K
7を用いて、イコライザ41を制御している)ため、時
定数などの選び方に注意を要する。例えば、処理中に、
適当な待ち時間を用意することにより、イコライザ41
が正しく制御されるようにしてもよい。
In this case, the control loop becomes double (the tap coefficients K1 to K1 for controlling the digital equalizer 16 determined by the output of the equalizer 41).
7 is used to control the equalizer 41), so care must be taken in selecting a time constant and the like. For example, during processing,
By providing an appropriate waiting time, the equalizer 41
May be controlled correctly.

【0055】また、この説明では、デジタルイコライザ
16におけるFIRフィルタのタップ係数を用いて、ア
ナログコサインイコライザ53を制御する場合を例とし
たが、FIRフィルタのタップ係数から、位相等化器5
2のずれの推定を行うようにしてもよい。
In this description, the case where the analog cosine equalizer 53 is controlled by using the tap coefficient of the FIR filter in the digital equalizer 16 has been described as an example.
The estimation of the deviation of 2 may be performed.

【0056】すなわち、イコライザ41の出力におい
て、位相のずれが生じている場合、センタータップに対
して両側のタップ係数(タップ係数K1乃至K3と、タ
ップ係数K5乃至K7)には、それぞれ、正負逆方向
に、大きな値が現れる。CPU41は、それらの値を基
に、位相等化器52のずれを補正するための補正値を算
出して、位相等化器52に出力するようにしても良い。
That is, when a phase shift occurs in the output of the equalizer 41, the tap coefficients (tap coefficients K1 to K3 and tap coefficients K5 to K7) on both sides with respect to the center tap are respectively inverted. A large value appears in the direction. The CPU 41 may calculate a correction value for correcting the shift of the phase equalizer 52 based on those values, and output the correction value to the phase equalizer 52.

【0057】上述した一連の処理は、ソフトウェアによ
り実行することもできる。そのソフトウェアは、そのソ
フトウェアを構成するプログラムが、専用のハードウェ
アに組み込まれているコンピュータ、または、各種のプ
ログラムをインストールすることで、各種の機能を実行
することが可能な、例えば汎用のパーソナルコンピュー
タなどに、記録媒体からインストールされる。
The above-described series of processing can be executed by software. The software is a computer in which a program constituting the software is built in dedicated hardware, or a general-purpose personal computer that can execute various functions by installing various programs. For example, it is installed from a recording medium.

【0058】この記録媒体は、図2に示されるように、
コンピュータとは別に、ユーザにプログラムを提供する
ために配布される、プログラムが記録されている磁気デ
ィスク46(フロッピー(登録商標)ディスクを含
む)、光ディスク47(CD-ROM(Compact Disk-Read On
ly Memory),DVD(Digital Versatile Disk)を含
む)、光磁気ディスク48(MD(Mini-Disk)を含
む)、もしくは半導体メモリ49などよりなるパッケー
ジメディアなどにより構成される。
This recording medium, as shown in FIG.
Apart from the computer, a magnetic disk 46 (including a floppy (registered trademark) disk) on which the program is recorded and an optical disk 47 (CD-ROM (Compact Disk-Read On), which are distributed to provide the program to the user.
ly memory), a DVD (including a digital versatile disk), a magneto-optical disk 48 (including an MD (Mini-Disk)), or a package medium including a semiconductor memory 49 or the like.

【0059】また、本明細書において、記録媒体に記録
されるプログラムを記述するステップは、記載された順
序に沿って時系列的に行われる処理はもちろん、必ずし
も時系列的に処理されなくとも、並列的あるいは個別に
実行される処理をも含むものである。
In this specification, the step of describing a program recorded on a recording medium is not limited to processing performed in chronological order in the order described, but is not necessarily performed in chronological order. This also includes processing executed in parallel or individually.

【0060】[0060]

【発明の効果】本発明の磁気データ再生装置、磁気デー
タ再生方法、およびプログラムによれば、磁気記録媒体
からの再生信号を等化し、等化された信号を用いて、ク
ロックを再生し、再生されたクロックを基に、等化され
た信号をデジタルデータに変換し、変換されたデジタル
データを更に等化し、前段の等化および後段の等化の処
理を制御し、前段で等化された信号を基に、後段の等化
を制御するための制御情報を生成するとともに、生成さ
れた制御情報を基に、前段の等化ステップの処理を制御
するようにしたので、PLLの信号取り出し点より前段
で実行される等化処理が最適化されるので、コストを上
昇させることなく、再生信号出力の劣化を回避すること
ができる。
According to the magnetic data reproducing apparatus, the magnetic data reproducing method, and the program of the present invention, a reproduced signal from a magnetic recording medium is equalized, and a clock is reproduced and reproduced by using the equalized signal. Based on the clock, the equalized signal is converted into digital data, the converted digital data is further equalized, and the equalization in the former stage and the latter stage are controlled, and the equalization in the former stage is performed. The control information for controlling the subsequent equalization is generated based on the signal, and the processing of the preceding equalization step is controlled based on the generated control information. Since the equalization processing executed in the earlier stage is optimized, it is possible to avoid the deterioration of the reproduction signal output without increasing the cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の磁気データ再生装置の構成を示すブロッ
ク図である。
FIG. 1 is a block diagram showing a configuration of a conventional magnetic data reproducing device.

【図2】本発明を適応した磁気データ再生装置の構成を
示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a magnetic data reproducing apparatus to which the present invention is applied.

【図3】図2のイコライザの更に詳細な構成を示すブロ
ック図である。
FIG. 3 is a block diagram showing a more detailed configuration of the equalizer shown in FIG. 2;

【図4】図3の位相等化器の特性について説明するため
の図である。
FIG. 4 is a diagram for explaining characteristics of the phase equalizer in FIG. 3;

【図5】図2のアナログコサインイコライザに用いられ
ているアナログコサインフィルタの構成を示すブロック
図である。
FIG. 5 is a block diagram illustrating a configuration of an analog cosine filter used in the analog cosine equalizer of FIG. 2;

【図6】アナログコサインフィルタの特性について説明
するための図である。
FIG. 6 is a diagram for explaining characteristics of an analog cosine filter.

【図7】図2のデジタルイコライザの、FIRデジタル
フィルタの構成を示すブロック図である。
FIG. 7 is a block diagram showing a configuration of an FIR digital filter of the digital equalizer in FIG. 2;

【図8】FIRのタップ係数について説明するための図
である。
FIG. 8 is a diagram for explaining a tap coefficient of FIR.

【図9】アナログコサインイコライザの周波数特性を制
御する処理について説明するためのフローチャートであ
る。
FIG. 9 is a flowchart illustrating a process of controlling a frequency characteristic of an analog cosine equalizer.

【符号の説明】[Explanation of symbols]

11 磁気記録媒体, 12 磁気ヘッド, 15 A
/D変換部, 16デジタルイコライザ, 18 位相
周波数検出部, 19 VCO, 41 イコライザ,
42 CPU, 51 積分等化器, 52 位相等
化器, 53アナログコサインイコライザ
11 magnetic recording medium, 12 magnetic head, 15 A
/ D converter, 16 digital equalizer, 18 phase frequency detector, 19 VCO, 41 equalizer,
42 CPU, 51 Integral equalizer, 52 Phase equalizer, 53 Analog cosine equalizer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 磁気記録媒体からデータを再生する磁気
データ再生装置において、 前記磁気記録媒体からの再生信号を等化する第1の等化
手段と、 前記第1の等化手段により等化された前記信号を用い
て、クロックを再生するクロック再生手段と、 前記クロック再生手段により再生された前記クロックを
基に、前記第1の等化手段により等化された前記信号を
デジタルデータに変換する変換手段と、 前記変換手段により変換された前記デジタルデータを更
に等化する第2の等化手段と、 前記第1の等化手段および前記第2の等化手段を制御す
る制御手段とを備え、 前記制御手段は、前記第1の等化手段により等化された
前記信号を基に、前記第2の等化手段を制御するための
制御情報を生成するとともに、生成した前記制御情報を
基に、前記第1の等化手段を制御することを特徴とする
磁気データ再生装置。
1. A magnetic data reproducing apparatus for reproducing data from a magnetic recording medium, comprising: a first equalizing unit for equalizing a reproduction signal from the magnetic recording medium; A clock recovery unit for recovering a clock using the signal, and converting the signal equalized by the first equalization unit to digital data based on the clock recovered by the clock recovery unit. Conversion means; second equalization means for further equalizing the digital data converted by the conversion means; and control means for controlling the first equalization means and the second equalization means. The control unit generates control information for controlling the second equalization unit based on the signal equalized by the first equalization unit, and generates the control information based on the generated control information. Before A magnetic data reproducing apparatus for controlling a first equalizing means.
【請求項2】 前記第2の等化手段は、3以上のタップ
係数乗算手段を備え、 前記制御情報は、タップ係数であることを特徴とする請
求項1に記載の磁気データ再生装置。
2. The magnetic data reproducing apparatus according to claim 1, wherein the second equalizer includes three or more tap coefficient multipliers, and the control information is a tap coefficient.
【請求項3】 前記制御手段は、前記タップ係数乗算手
段のうち、係数の最も大きな前記タップ係数乗算手段に
接する2つの前記タップ係数乗算手段がそれぞれ用いる
第1のタップ係数および第2のタップ係数の和に基づい
て、前記第1の等化手段を制御することを特徴とする請
求項2に記載の磁気データ再生装置。
3. The first tap coefficient and the second tap coefficient respectively used by two tap coefficient multiplying means which are in contact with the tap coefficient multiplying means having the largest coefficient among the tap coefficient multiplying means. 3. The magnetic data reproducing apparatus according to claim 2, wherein the first equalizing means is controlled based on the sum of
【請求項4】 前記制御手段は、前記第1のタップ係数
および前記第2のタップ係数の和が0になるように、前
記第1の等化手段を制御することを特徴とする請求項3
に記載の磁気データ再生装置。
4. The controller according to claim 3, wherein the controller controls the first equalizer so that a sum of the first tap coefficient and the second tap coefficient becomes zero.
3. The magnetic data reproducing device according to claim 1.
【請求項5】 磁気記録媒体からデータを再生する磁気
データ再生装置の磁気データ再生方法において、 前記磁気記録媒体からの再生信号を等化する第1の等化
ステップと、 前記第1の等化ステップの処理により等化された前記信
号を用いて、クロックを再生するクロック再生ステップ
と、 前記クロック再生ステップの処理により再生された前記
クロックを基に、前記第1の等化ステップの処理により
等化された前記信号をデジタルデータに変換する変換ス
テップと、 前記変換ステップの処理により変換された前記デジタル
データを更に等化する第2の等化ステップと、 前記第1の等化ステップおよび前記第2の等化ステップ
の処理を制御する制御ステップとを含み、 前記制御ステップの処理では、前記第1の等化ステップ
により等化された前記信号を基に、前記第2の等化ステ
ップの処理を制御するための制御情報を生成するととも
に、生成した前記制御情報を基に、前記第1の等化ステ
ップの処理を制御することを特徴とする磁気データ再生
方法。
5. A magnetic data reproducing method for a magnetic data reproducing apparatus for reproducing data from a magnetic recording medium, wherein: a first equalizing step of equalizing a reproduction signal from the magnetic recording medium; and the first equalizing. A clock regeneration step of regenerating a clock using the signal equalized by the processing of the step; and a processing of the first equalization step based on the clock reproduced by the processing of the clock regeneration step. A conversion step of converting the converted signal into digital data; a second equalization step of further equalizing the digital data converted by the processing of the conversion step; a first equalization step and the second And a control step of controlling the processing of the equalization step of 2. In the processing of the control step, the equalization is performed by the first equalization step. Generating control information for controlling the processing of the second equalization step based on the signal, and controlling the processing of the first equalization step based on the generated control information. A magnetic data reproducing method characterized by the above-mentioned.
【請求項6】 磁気記録媒体からデータを再生する磁気
データ再生装置用のプログラムであって、 前記磁気記録媒体からの再生信号を等化する第1の等化
ステップと、 前記第1の等化ステップの処理により等化された前記信
号を用いて、クロックを再生するクロック再生ステップ
と、 前記クロック再生ステップの処理により再生された前記
クロックを基に、前記第1の等化ステップの処理により
等化された前記信号をデジタルデータに変換する変換ス
テップと、 前記変換ステップの処理により変換された前記デジタル
データを更に等化する第2の等化ステップと、 前記第1の等化ステップおよび前記第2の等化ステップ
の処理を制御する制御ステップとを含み、 前記制御ステップの処理では、前記第1の等化ステップ
により等化された前記信号を基に、前記第2の等化ステ
ップの処理を制御するための制御情報を生成するととも
に、生成した前記制御情報を基に、前記第1の等化ステ
ップの処理を制御することを特徴とするコンピュータが
読み取り可能なプログラムが記録されている記録媒体。
6. A program for a magnetic data reproducing apparatus for reproducing data from a magnetic recording medium, wherein the first equalizing step equalizes a reproduction signal from the magnetic recording medium, and the first equalization. A clock regeneration step of regenerating a clock using the signal equalized by the processing of the step; and a processing of the first equalization step based on the clock reproduced by the processing of the clock regeneration step. A conversion step of converting the converted signal into digital data; a second equalization step of further equalizing the digital data converted by the processing of the conversion step; a first equalization step and the second And a control step of controlling the processing of the equalization step of 2. In the processing of the control step, the equalization performed by the first equalization step Generating control information for controlling the processing of the second equalization step based on the signal; and controlling the processing of the first equalization step based on the generated control information. Recording medium on which a computer-readable program is recorded.
【請求項7】 磁気記録媒体からデータを再生する磁気
データ再生装置を制御するコンピュータが実行可能なプ
ログラムであって、 前記磁気記録媒体からの再生信号を等化する第1の等化
ステップと、 前記第1の等化ステップの処理により等化された前記信
号を用いて、クロックを再生するクロック再生ステップ
と、 前記クロック再生ステップの処理により再生された前記
クロックを基に、前記第1の等化ステップの処理により
等化された前記信号をデジタルデータに変換する変換ス
テップと、 前記変換ステップの処理により変換された前記デジタル
データを更に等化する第2の等化ステップと、 前記第1の等化ステップおよび前記第2の等化ステップ
の処理を制御する制御ステップとを含み、 前記制御ステップの処理では、前記第1の等化ステップ
により等化された前記信号を基に、前記第2の等化ステ
ップの処理を制御するための制御情報を生成するととも
に、生成した前記制御情報を基に、前記第1の等化ステ
ップの処理を制御することを特徴とするプログラム。
7. A computer-executable program for controlling a magnetic data reproducing apparatus for reproducing data from a magnetic recording medium, comprising: a first equalizing step of equalizing a reproduction signal from the magnetic recording medium; A clock recovery step of recovering a clock using the signal equalized by the processing of the first equalization step; and the first and the like based on the clock recovered by the processing of the clock recovery step. A conversion step of converting the signal equalized by the processing of the equalization step into digital data, a second equalization step of further equalizing the digital data converted by the processing of the conversion step, and the first A control step of controlling the processing of the equalization step and the second equalization step. In the processing of the control step, the first equalization step is performed. Generating control information for controlling the processing of the second equalization step based on the signal equalized in the equalization step, and generating the first equalization step based on the generated control information. A program characterized by controlling the processing of.
JP2001007487A 2001-01-16 2001-01-16 Apparatus and method for reproducing magnetic data, recording medium, and program Withdrawn JP2002216422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001007487A JP2002216422A (en) 2001-01-16 2001-01-16 Apparatus and method for reproducing magnetic data, recording medium, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001007487A JP2002216422A (en) 2001-01-16 2001-01-16 Apparatus and method for reproducing magnetic data, recording medium, and program

Publications (1)

Publication Number Publication Date
JP2002216422A true JP2002216422A (en) 2002-08-02

Family

ID=18875230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001007487A Withdrawn JP2002216422A (en) 2001-01-16 2001-01-16 Apparatus and method for reproducing magnetic data, recording medium, and program

Country Status (1)

Country Link
JP (1) JP2002216422A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004051648A1 (en) * 2002-12-02 2004-06-17 Matsushita Electric Industrial Co., Ltd. Adaptive equalization circuit and adaptive equalization method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004051648A1 (en) * 2002-12-02 2004-06-17 Matsushita Electric Industrial Co., Ltd. Adaptive equalization circuit and adaptive equalization method
KR100726787B1 (en) * 2002-12-02 2007-06-11 마츠시타 덴끼 산교 가부시키가이샤 Adaptive equalization circuit and adaptive equalization method
CN100435231C (en) * 2002-12-02 2008-11-19 松下电器产业株式会社 Adaptive equalization circuit and adaptive equalization method
US7567615B2 (en) 2002-12-02 2009-07-28 Panasonic Corporation Adaptive equalization circuit and adaptive equalization method

Similar Documents

Publication Publication Date Title
JP3638093B2 (en) Optical disc decoding device
US7545862B2 (en) Adaptive equalizer, decoding device, and error detecting device
JP4216259B2 (en) High speed hybrid analog / digital PRML data detection and clock recovery apparatus and method for data storage
JP3993818B2 (en) Playback signal processing device
US20050135472A1 (en) Adaptive equalizer, decoding device, and error detecting device
JPWO2005071680A1 (en) Signal processing apparatus and signal processing method
JPH1186449A (en) Digital data detecting system
JP3428376B2 (en) Automatic equalization system
JP4010086B2 (en) Viterbi decoder
JP2006221762A (en) Recorded information reproducing apparatus
JP2007035211A (en) Optical disk device
JP2002216422A (en) Apparatus and method for reproducing magnetic data, recording medium, and program
US7978792B2 (en) Reproducing apparatus and method, signal processing apparatus and method, and program
WO2009066842A1 (en) Method and apparatus for reproducing data
JP4121444B2 (en) Data playback device
JP2002150686A (en) Equalizing circuit and reproducing device using it
JPH07302467A (en) Waveform equalizing channel
JP3060884B2 (en) Automatic equalization circuit
JP3382639B2 (en) Adaptive filter control circuit
JPH10145184A (en) Waveform equalizing circuit
JP2001339263A (en) Device and method for automatic equalizer adjustment and device and method for digital recording and reproduction
JP2006147041A (en) Data reproducing device and signal processing system
JP2006147042A (en) Data reproducing device and signal processing system
JP2000195191A (en) Signal processing circuit of disk storage device and signal processing method thereof
JPH09214893A (en) Digital pll circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401