JP2002215703A - ハードウェア／ソフトウェア協調設計方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 アルゴリズム記述言語からのハードウェア／
ソフトウェア協調設計方法において、使用する資源のリ
ソースを抑え、最小限のハードウェア構成で要求性能を
達成する。 【解決手段】 処理１０１をｆｏｒ文やｉｆ文でブロッ
クごとに細分化しブロック化情報１０３を抽出する細分
化工程１０２と、ブロック化情報及び実行時間データベ
ースに基づいて処理のシミュレータ１０４によるシミュ
レーションを行ない、ブロック間のデータ依存関係を示
す接続情報１０５および各ブロック内の処理において更
新されたデータ量を示すデータ情報１０６を求めるブロ
ック情報抽出工程１０７と、接続情報およびデータ情報
に基づいて、保持するデータ量の少ない処理から順にブ
ロックのスケジューリングを行ってスケジューリング情
報１０８を算出するスケジューリング工程１０９とを含
む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、処理のスケジュー
リングやハードウェア／ソフトウェアの割り当てに関す
るハードウェア／ソフトウェア協調設計方法に関する。

【０００２】

【従来の技術】Ｃ／Ｃ＋＋などのアルゴリズム記述言語
で記述されたシステム全体の処理に対し、ＡＳＩＣ等に
ハードウェア化する部分、ＣＰＵで実行させるソフトウ
ェア部分などとシステム全体の処理をハードウェア／ソ
フトウェアに割り当てる必要がある。いわゆるハードウ
ェア／ソフトウェア協調設計である。ハードウェア／ソ
フトウェア協調設計では、システム全体の処理を適当な
ブロックでブロック化しスケジューリングしたものに対
し、ハードウェア／ソフトウェアの割り当てを行う。そ
の際に、従来ではハードウェア／ソフトウェア協調設計
を行う明確な指針／方法がないため、既存の設計データ
の流用や設計者の経験や勘に頼るところが大きい。

【０００３】

【発明が解決しようとする課題】まず、従来のハードウ
ェア／ソフトウェア協調設計において既存の設計データ
を流用した場合、初期の設計コストは減少するが、既存
の設計データの仕様制限などを受けるため、システム全
体の性能や面積等を考慮した最適なハードウェア／ソフ
トウェア協調設計を行うことは困難である。そのため、
設計段階が進むにつれ新規システムに対する要求性能を
満足させることができずに、ハードウェア／ソフトウェ
ア協調設計のやり直しが発生する場合があり、設計コス
トや設計期間が増大する可能性がある。特に、既存の設
計データがハードウェアである場合、そのブロックにつ
いては性能、面積、消費電力などが固定値であり、仕様
変更などに対して柔軟な対応がとれない。

【０００４】また、設計者の経験や勘では、従来までの
方法の繰り返しになる場合が多く、システムごとの最適
なハードウェア／ソフトウェア協調設計が行われず、性
能、面積などの向上が思い通りに図れないことになる。

【０００５】つまり、ハードウェア／ソフトウェア協調
設計の明確な指針／方法が無いため、設計プロセスの発
展に反して既存データ／設計方法を流用することにな
り、最適なハードウェア／ソフトウェア協調設計が行わ
れていないというのが実情である。

【０００６】本発明は、上記従来の問題点に鑑みてなさ
れたものであり、その目的は、対象とする処理を主にソ
フトウェアで行なうシステム処理に対して、使用する資
源を抑えることが可能なハードウェア／ソフトウェア協
調設計方法を提供することにある。

【０００７】また、本発明の他の目的は、マルチプロセ
ッサを用いたパイプライン処理によるシステム処理に対
して、必要に応じてハードウェアに処理を割り当てなが
ら、使用する資源を抑えかつ要求性能を満たすことが可
能なハードウェア／ソフトウェア協調設計方法を提供す
ることにある。

【０００８】

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１のハードウェア／ソフトウェア協
調設計方法は、アルゴリズム記述言語で記述された処理
に対するハードウェア／ソフトウェア協調設計方法であ
って、処理をブロックごとに細分化し、ブロック化情報
を抽出する細分化工程と、ブロック化情報に基づいて前
記処理のシミュレーションを行ない、ブロック間のデー
タ依存関係を示す接続情報および各ブロック内の処理に
おいて更新されたデータ量を示すデータ情報を求めるブ
ロック情報抽出工程と、接続情報およびデータ情報に基
づいて、ブロックのスケジューリングを行うスケジュー
リング工程とを含むことを特徴とする。

【０００９】この場合、スケジューリング工程におい
て、接続情報に基づいて、少なくとも２つの処理が並列
に実行可能な分岐処理の条件式を検出し、条件式の評価
結果に従い実行される全ての処理に対して、データ情報
を用いて、処理の実行中に保持する必要があるデータ量
を算出し、データ量が少ない処理から優先的に実行する
ことが好ましい。

【００１０】この第１のハードウェア／ソフトウェア協
調設計方法によれば、細分化しブロック化した処理に対
し、各ブロックで更新されたデータ量を評価しながらス
ケジューリングを行うことで、記憶装置のリソースを抑
えることができる。

【００１１】前記の目的を達成するため、本発明に係る
第２のハードウェア／ソフトウェア協調設計方法は、各
々が命令メモリを有しパイプラインステージの処理を担
当するマルチプロセッサを用いたパイプライン処理で実
行される、アルゴリズム記述言語で記述された処理に対
するハードウェア／ソフトウェア協調設計方法であっ
て、処理をブロックごとに細分化し、ブロック化情報を
抽出する細分化工程と、ブロック化情報および特定のプ
ロセッサにおける命令コードごとの実行時間をまとめた
命令実行時間のデータベースに基づいて、前記処理のシ
ミュレーションを行ない、ブロック間のデータ依存関係
を示す接続情報、各ブロック内の処理において更新され
たデータ量を示すデータ情報、および各ブロック内の処
理に要する時間である処理実行時間を求めるブロック情
報抽出工程と、接続情報、データ情報、処理実行時間、
およびパイプライン処理のパイプラインピッチに基づい
て、ブロックのスケジューリングを行うスケジューリン
グ工程とを含み、パイプラインピッチに過不足なく収ま
るブロックから優先的に処理を実行し、かつ必要に応じ
て処理結果を保持するデータ量の少ない処理から優先的
に処理を実行することを特徴とする。

【００１２】この第２のハードウェア／ソフトウェア協
調設計方法によれば、マルチプロセッサのパイプライン
処理でシステムのスケジューリングを行う際に、細分化
した各ブロックの処理に要する実行時間を算出し、パイ
プラインピッチに過不足なくブロックをスケジューリン
グすることで、各パイプラインステージにおけるプロセ
ッサの遊びの時間を少なくすることができる。

【００１３】前記の目的を達成するため、本発明に係る
第３のハードウェア／ソフトウェア協調設計方法は、各
々が命令メモリを有しパイプラインステージの処理を担
当するマルチプロセッサを用いたパイプライン処理で実
行される、アルゴリズム記述言語で記述された処理に対
するハードウェア／ソフトウェア協調設計方法であっ
て、処理をブロックごとに細分化し、ブロック化情報を
抽出する細分化工程と、ブロック化情報および特定のプ
ロセッサにおける命令コードごとの実行時間をまとめた
命令実行時間のデータベースに基づいて、前記処理のシ
ミュレーションを行ない、ブロック間のデータ依存関係
を示す接続情報、各ブロック内の処理において更新され
たデータ量を示すデータ情報、および各ブロック内の処
理に要する時間である処理実行時間を求めるブロック情
報抽出工程と、処理実行時間およびパイプライン処理の
パイプラインピッチに基づいて、ハードウェアで実現す
るブロックを抽出し、ハードウェア化情報を算出するハ
ードウェア化工程と、接続情報、データ情報、処理実行
時間、およびハードウェア化情報に基づいて、ブロック
のスケジューリングを行うスケジューリング工程とを含
み、ハードウェア化が必要なブロックについてはハード
ウェア化を実現しながら、パイプラインピッチに過不足
なく収まるブロックから優先的に処理を実行し、かつ必
要に応じて処理結果を保持するデータ量の少ない処理か
ら優先的に処理を実行することを特徴とする。

【００１４】この第３のハードウェア／ソフトウェア協
調設計方法によれば、ハードウェア化が必要なブロック
を抽出し、ハードウェア化を実現しながらスケジューリ
ングを行うことで、対象となるシステムに対して、最小
限のハードウェア構成で要求性能を満たすことができ
る。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。

【００１６】（第１の実施の形態）図１は、本発明の第
１の実施の形態によるアルゴリズム記述言語からのハー
ドウェア／ソフトウェア協調設計方法の構成を模式的に
示す図である。図１において、ハードウェア／ソフトウ
ェア協調設計方法は、アルゴリズム記述言語で記述され
た処理１０１と、処理を細分化しブロック化する細分化
工程１０２と、細分化工程１０２より得られる処理のブ
ロック化情報１０３と、ブロック化情報１０３をもとに
シミュレータ１０４による処理１０１のシミュレーショ
ンを行い、ブロック間の接続情報１０５とブロックで更
新されるデータ量を示すデータ情報１０６を抽出するブ
ロック情報抽出工程１０７と、接続情報１０５およびデ
ータ情報１０６に基づいて、ブロックレベルでのスケジ
ューリングを行い、スケジューリング情報１０８を算出
するスケジューリング工程１０９から構成される。

【００１７】図２は、本実施形態においてスケジューリ
ング対象となっているアルゴリズム記述言語（Ｃ言語）
で記述された処理１０１の一例を示す図である。

【００１８】図３および図４は、図２の処理を細分化工
程１０２より細分化した時のブロック化情報１０３を表
す図である。

【００１９】図５は、ブロック情報抽出工程１０７から
得られる図２の処理の接続情報１０５を表す図である。

【００２０】図６は、ブロック情報抽出工程１０７から
得られる図２の処理のデータ情報１０６を表す図であ
る。

【００２１】図７は、図５の接続情報と図６のデータ情
報を統合して表した図である。

【００２２】図８および図９は、分岐処理の実行順序を
変えた場合における各ブロックの処理結果を保持するの
に最低限必要な記憶装置の容量を表わした図である。

【００２３】図１０は、スケジューリング工程１０９か
ら算出されるスケジューリング情報１０８を表す図であ
る。

【００２４】次に、本実施の形態によるハードウェア／
ソフトウェア協調設計方法について、図１から図１０を
用いて具体的に説明する。

【００２５】図２で示す処理は、ｍａｉｎ関数の１４行
目において、サブモジュールであるｆｕｎｃｔｉｏｎ関
数を呼んでいる算術演算の処理を表す。この処理に対し
てスケジューリングを行うには、まず処理のブロック化
が必要である。細分化工程１０２では、構文解析を行っ
てｆｏｒ文やｉｆ文で示される分岐処理の記述とその他
の代入文で細分化を行う。つまり図２の処理において、
ｆｏｒ文、ｉｆ文、ｅｌｓｅ文などの分岐処理の条件式
毎に細分化を行う。

【００２６】図２のｍａｉｎ関数およびｆｕｎｃｔｉｏ
ｎ関数の細分化結果であるブロック化情報１０３をそれ
ぞれ図３および図４に示す。図３では、７行目のｆｏｒ
文、８行目のｉｆ文、１１行目のｅｌｓｅ文で、細分化
を行われ、さらに１１行目のｅｌｓｅ文の処理が終了す
る１３行目、７行目のｆｏｒ文の処理が終了する１５行
目で細分化が行われている。図４についても同様に、ｆ
ｕｎｃｔｉｏｎ関数について細分化を行っている。な
お、図３および図４では、以降の説明のために細分化し
たブロック毎にＡ１、Ａ２、…およびＢ１、Ｂ２、…と
ブロック番号を付加している。

【００２７】次に、図２で示す処理１０１と、図３およ
び図４で示すブロック化情報１０３とを、ブロック情報
抽出工程１０７に入力し、接続情報１０５およびデータ
情報１０６を抽出する。以下にその工程を説明する。

【００２８】図５は、図４のブロック化情報１０３を用
いてブロック情報抽出工程１０７より得られた各ブロッ
クごとのデータ依存関係である接続情報１０５を示す。
図５では、ｆｕｎｃｔｉｏｎ関数の処理を逐次的に処理
した場合の実行順に矢印（斜線）を記載している。この
図において、ブロックＢ２の処理結果である“ｚ１
［０］〜ｚ１［１５］”のデータはブロックＢ４で使用
されるため、処理の接続情報としてブロックＢ２からブ
ロックＢ４へ矢印（実線）が記載されている。以下同様
に、ブロックＢ３からブロックＢ５へはデータ“ｃ”
が、ブロックＢ４からブロックＢ６へはデータ“ｄ”
が、ブロックＢ５からブロックＢ６へはデータ“ｚ２
［０］〜ｚ２［１５］”が処理結果として受け渡されて
いる。

【００２９】次に、図６は、図４のブロック化情報１０
３を用いてブロック情報抽出工程１０７より得られる各
ブロックで更新されたデータ量であるデータ情報１０６
を示す。例えば、図６において、ブロックＢ１で更新さ
れるデータ量は“ｃ”、“ｄ”、“ｅ”であり、データ
量は３となる。以下同様に更新されるデータ量は、ブロ
ックＢ２では“ｚ１［０］”〜“ｚ１［１５］”で１
６、ブロックＢ３では“ｃ”で１、ブロックＢ４では
“ｄ”で１、ブロックＢ５では“ｚ２［０］”〜“ｚ２
［１５］”で１６、ブロックＢ６では“ｅ”で１とな
る。ここでデータ量の換算方法は整数１個を１としてい
るが、処理によって換算方法は自由に設定できることは
いうまでもない。

【００３０】図５の接続情報１０５から、ブロックＢ２
で確定したデータ“ｚ１［０］”〜“ｚ１［１５］”の
値がブロックＢ４で読み出され、ブロックＢ３で確定し
たデータ“ｃ”がブロックＢ５で読み出されていること
がわかる。さらに、ブロックＢ２とブロックＢ３の間に
はデータの確定／読み出しの関係がないことがわかるた
め、ブロックＢ２、Ｂ４の処理とブロックＢ３、Ｂ５の
処理が互いに並列処理可能であることがわかる。つま
り、ブロックＢ１の後にブロックＢ２とブロックＢ３は
どちらの処理を先に行っても問題ない。さらに、ブロッ
クＢ６は、図５よりブロックＢ４とブロックＢ５の処理
結果を読み出しているため、ブロックＢ４、ブロックＢ
５の処理が終了しなければブロックＢ６は処理が開始で
きない。

【００３１】以上のブロック間のデータ依存関係に、図
６のデータ情報１０６を加えたものを図７に示す。図７
において、ブロックＢ２、Ｂ４の処理とブロックＢ３、
Ｂ５の処理が並列処理可能であり、ブロックＢ６はこの
２つの並列処理の結果を読み出して処理していることが
わかる。さらに、図７には、ブロック間のデータ情報も
付記して示しており、例えばブロックＢ２で確定された
データ“ｚ１［０］”〜“ｚ１［１５］”のデータ量１
６がブロックＢ４で読み出されていることがわかる。

【００３２】以下では、図２の関数ｆｕｎｃｔｉｏｎを
例に、スケジューリング工程１０９について説明する。

【００３３】関数ｆｕｎｃｔｉｏｎの処理を１つのプロ
セッサで処理する場合、図７から分かるように、ブロッ
クＢ１の次にブロックＢ２、Ｂ４あるいはブロックＢ
３、Ｂ５のどちらのブロックを優先的に処理するかが問
題となる。

【００３４】図８は、処理の順番をブロックＢ１、Ｂ
２、Ｂ４、Ｂ３、Ｂ５、Ｂ６（以下順番Ｃとする）とし
た場合における、各ブロックの処理結果を保持するため
に最低限必要な記憶装置の容量を表したものである。同
様に、図９は、処理の順番をブロックＢ１、Ｂ３、Ｂ
５、Ｂ２、Ｂ４、Ｂ６（以下順番Ｄとする）とした場合
における、各ブロックの処理結果を保持するために最低
限必要な記憶装置の容量を表している。図８、図９とも
に、当該ブロックが次のブロックへ処理する際に最低限
保持しなくてはならないデータのための記憶装置の容量
をそれぞれ明記している。

【００３５】まず、図８について説明する。図８のブロ
ックＢ１−Ｂ２間においてデータ“ｃ”、“ｄ”、
“ｅ”が、またブロックＢ２−Ｂ４間においてデータ
“ｚ１［０］”〜“ｚ１［１５］”が新規に更新され、
これらのデータを以降の処理で必要なデータとして保持
する必要がある。しかし、Ｂ４−Ｂ３間では、データ
“ｄ”が新規に更新されるが、ブロックＢ１−Ｂ２間に
おいてデータ“ｄ”を保持する記憶装置は既に用意され
ているため、データ“ｄ”を保持するための記憶装置は
新たに必要でない。ブロックＢ３−Ｂ５間で更新される
データ“ｃ”についても同様である。そして、ブロック
Ｂ５−Ｂ６間では、データ“ｚ２［０］”〜“ｚ２［１
５］”が新たに更新され、それを保持する記憶装置が必
要となる。

【００３６】次に、図９について説明する。図９では、
ブロックＢ１−Ｂ３間において、データ“ｃ”、
“ｄ”、“ｅ”が新規に更新され、これらのデータを以
降の処理で必要なデータとして保持する必要がある。し
かし、次のブロックＢ３−Ｂ５間では、データ“ｃ”が
更新されるが、ブロックＢ１−Ｂ３間でデータ“ｃ”を
保持する記憶装置は既に用意されているので、データ
“ｃ”を保持するための記憶装置は新たに必要ではな
い。次のブロックＢ５−Ｂ２間では、データ“ｚ２
［０］”〜“ｚ２［１５］”を保持するための記憶装置
が新たに必要で、さらにブロックＢ２−Ｂ４間では、デ
ータ“ｚ１［０］”〜“ｚ１［１５］”を保持するため
の記憶装置が必要となる。しかし、後の処理であるブロ
ックＢ４−Ｂ６間では、データ“ｚ１［０］”〜“ｚ１
［１５］”は必要ないためデータ“ｚ１［０］”〜“ｚ
１［１５］”を保持する記憶装置は必要なくなる。

【００３７】以上、図８および図９から、処理結果を一
時的に保持する記憶装置の容量は、順番Ｃで処理を行っ
たほうが順番Ｄで処理を行うよりも小さいことがわか
る。よって記憶装置のリソースの観点から、各ブロック
の処理を順番Ｃで行った方が良いことがわかる。以上よ
り、スケジューリング工程１１０から得られる関数ｆｕ
ｎｃｔｉｏｎのスケジューリング情報１０９は、図１０
に示すものとなり、本実施の形態によれば、記憶装置の
リソースが少なくなるように、ブロックのスケジューリ
ングを行なうことが可能になる。

【００３８】なお、以上のスケジューリング方法は、１
つのプロセッサの場合に限らず複数のプロセッサで処理
する場合においても同様であることは言うまでも無い。

【００３９】（第２の実施の形態）図１１は、本発明の
第２の実施の形態によるアルゴリズム記述言語からのハ
ードウェア／ソフトウェア協調設計方法の構成を模式的
に示す図である。図１１には、複数の同一のプロセッサ
が各々命令メモリを備え、このプロセッサが各パイプラ
インステージの処理を実行するマルチプロセッサのパイ
プライン処理において、本実施の形態によるハードウェ
ア／ソフトウェア協調設計方法を示している。

【００４０】図１１において、ハードウェア／ソフトウ
ェア協調設計方法は、特定のプロセッサにおける各命令
の実行時間をデータベースとしてまとめた命令実行時間
のデータベース１１０１と、パイプライン処理の対象と
なる処理１１０２と、細分化工程１１０３より細分化し
たブロック化情報１１０４および命令実行時間のデータ
ベース１１０１に基づいて、処理１１０２のシミュレー
タ１１０５によるシミュレーションを行ない、ブロック
間の接続情報１１０６、ブロック内で更新されるデータ
量を示すデータ情報１１０７、および各ブロックごとの
処理に要する時間である処理実行時間１１０８を抽出す
るブロック情報抽出工程１１０９と、接続情報１１０
６、データ情報１１０７、処理実行時間１１０８、およ
び設計者の要求するパイプラインピッチ１１１０に基づ
いてブロックレベルでのスケジューリングを行い、スケ
ジューリング情報１１１１を算出するスケジューリング
工程１１１２とから構成される。

【００４１】図１２は、処理１１０２における接続情報
１１０６と処理実行時間１１０８の一例を表した図であ
る。

【００４２】図１３は、スケジューリング工程１１１２
から得られるスケジューリング情報１１１１を示す図で
ある。

【００４３】図１４は、本実施形態においてスケジュー
リング可能か否かの判断手順を示すフローチャートであ
る。

【００４４】次に、本実施の形態によるハードウェア／
ソフトウェア協調設計方法について、図１１から図１４
を用いて具体的に説明する。

【００４５】図１１において、命令実行時間のデータベ
ース１１０１は、特定のプロセッサの命令、例えば加
算、積算などの単純な命令ごとに処理時間をデータベー
スとしてまとめたものである。これをブロック化情報１
１０４とともにシミュレ−ションすることで、各ブロッ
クにおける処理実行時間１１０８を命令実行時間のデー
タベース１１０１を参照して算出することができる。こ
こで、ブロック化情報１１０４、接続情報１１０６、デ
ータ情報１１０７は第１の実施の形態で説明した手順と
同様な方法で抽出可能である。

【００４６】図１２は、ブロック情報抽出工程１１０９
から得られる処理実行時間１１０８と接続情報１１０６
を表す。図１２では、処理１１０２を細分化工程１１０
３より細分化し、１つ以上のブロックで構成される一連
の処理ごとにａ、ｂ、ｃ、…とし、さらにその一連の処
理においてブロック毎にａ１、ａ２、ｂ１、ｂ２、…と
している。さらに、各ブロック（ａ１、ａ２、ｂ１、ｂ
２、…）の長さをそれぞれの処理実行時間１１０８の大
きさに対応させ、並列に実行可能な処理については各ブ
ロックを並列に表記している（例えば、ｅ１、ｅ２とｆ
１、ｆ２は並列に処理可能である）。

【００４７】次に、図１２で示す処理実行時間１１０８
と接続情報１１０６をもつ処理１１０２に対するスケジ
ューリングの方法について説明する。

【００４８】まず、パイプラインピッチ１１１０をスケ
ジューリング工程１１１２に入力する必要がある。ここ
で、パイプラインピッチ１１１０は、パイプライン処理
の各ステージで行う処理実行時間を表しており、各ステ
ージの処理実行時間を均一化し、ばらつきを無くすこと
により、各ステージの処理に遊びの時間がなくなり、高
速なパイプライン処理の設計が可能となる。そこで設計
者は、要求する処理性能とパイプライン処理のステージ
数からパイプラインピッチ１１１０を算出し、それをス
ケジューリング工程１１１２に入力する。なお、本実施
の形態におけるマルチプロセッサのパイプライン処理で
は、パイプライン処理のステージ数は使用するプロセッ
サの個数と等価である。

【００４９】図１２に示すデータ依存関係および処理実
行時間を有する処理から、ブロックａ１、ａ２の次に処
理可能なブロックの候補として、ブロックｂ１〜ｂ４、
ｃ１〜ｃ２、およびｄ１〜ｄ４があることがわかる。こ
こで、ブロックａ１、ａ２の処理実行時間の和がパイプ
ラインピッチ１１１０よりも小さい場合、つまり同一の
パイプラインピッチ１１１０内にブロックａ１、ａ２の
他にさらにブロックの追加が可能である場合、ブロック
ｂ１〜ｂ４、ｃ１〜ｃ２、およびｄ１〜ｄ４の中からい
ずれかのブロックを選択し追加しなくてはならない。

【００５０】本実施の形態によるスケジューリング工程
１１１２では、ブロックａ１、ａ２の次にブロックｂ１
またはブロックｃ１あるいはブロックｄ１を挿入し、そ
の時の処理実行時間の総和をそれぞれの場合において算
出する。そして、処理実行時間の総和がパイプラインピ
ッチ１１１０よりも小さい場合には、さらに処理を挿入
する。例えば、ブロックａ１、ａ２、ｂ１の処理実行時
間の総和がパイプラインピッチ１１１０よりも小さい場
合には、ブロックｂ１に継続して処理されるブロックｂ
２を挿入し、その時の処理実行時間の総和を算出する。
そして算出した処理実行時間の総和がパイプラインピッ
チ１１１０よりも大きければ、パイプラインピッチ１１
１０に挿入可能な処理はブロックａ１、ａ２、ｂ１であ
ると確定し、逆に、パイプラインピッチ１１１０よりも
小さければさらにブロックを追加する。

【００５１】以上の作業を繰り返すことにより、パイプ
ラインステージにおける処理実行時間の総和がパイプラ
インピッチ１１１０よりも大きくならない程度まで可能
な限り多くのブロックを挿入する。これを並列処理可能
なブロックごとに行い算出した処理実行時間の総和を比
較して、最もパイプラインピッチ１１１０に近い値をも
つブロックの順番をスケジューリング情報１１１１とし
て算出する。

【００５２】図１３のスケジューリング情報１１１１
は、ブロックａ１、ａ２の次にブロックｄ１、ｄ２を挿
入した時の処理実行時間がパイプラインピッチ１１１０
に最も近い値になったため、ブロックａ１、ａ２、ｄ
１、ｄ２をパイプライン処理の第１のステージに行う処
理として確定している。以降、第２のステージでは、第
１のステージにおける処理の継続としてブロックｄ３、
ｄ４の処理を実行し、その後の処理については、ブロッ
クｃ１〜ｃ２とブロックｂ１〜ｂ４の中からパイプライ
ンピッチ１１１０に最も過不足なく収まるものを選択
し、スケジューリングを行っている。

【００５３】なお、上記のスケジューリング方法におい
て、当該ブロックの次に実行する処理が一意に決定でき
ない場合、例えばパイプラインステージの処理としてａ
１、ａ２、ｄ１、ｄ２を行なう場合とａ１、ａ２、ｃ１
を行なう場合で処理実行時間の総和が等しい場合には、
第１の実施の形態と同様に、処理結果を保持する記憶装
置のリソースが少ない処理を、次に処理するブロックと
して選択する。

【００５４】なお、本実施の形態によるハードウェア／
ソフトウェア協調設計方法では、パイプラインピッチ１
１１０よりも処理実行時間が長いブロックがある場合に
は、本実施の形態のスケジューリングは実行できない。

【００５５】図１４は、本実施の形態によるスケジュー
リングが可能か否かの判断を行うフローチャートを示
す。各ブロックの処理実行時間Ｔｓとパイプラインピッ
チ１１１０（Ｐｐ）を比較し、その比較の結果、パイプ
ラインピッチ１１１０よりも処理時間を要するブロック
が１つでもあった場合、本実施の形態のスケジューリン
グは実行できない。これを解決する方法について、第３
の実施の形態として次に説明する。

【００５６】（第３の実施の形態）図１５は、本発明の
第３の実施の形態によるアルゴリズム記述言語からのハ
ードウェア／ソフトウェア協調設計方法の構成を模式的
に示す図である。図１５には、複数の同一のプロセッサ
が各々命令メモリを備え、このプロセッサが各パイプラ
インステージの処理を実行するマルチプロセッサのパイ
プライン処理において、本実施の形態によるハードウェ
ア／ソフトウェア協調設計方法を示している。 図１５
において、ハードウェア／ソフトウェア協調設計方法
は、特定のプロセッサにおける各命令の実行時間をデー
タベースとしてまとめた命令実行時間のデータベース１
５０１と、パイプライン処理の対象となる処理１５０２
と、細分化工程１５０３より細分化したブロック化情報
１５０４および命令実行時間のデータベース１５０１に
基づいて、処理１５０２のシミュレータ１５０５による
シミュレーションを行ない、ブロック間の接続情報１５
０６、ブロック内で更新されるデータ量を示すデータ情
報１５０７、および各ブロックごとの処理に要する時間
である処理実行時間１５０８を抽出するブロック情報抽
出工程１５０９と、処理実行時間１５０８および設計者
の要求するパイプラインピッチ１５１０から、ハードウ
ェア化が必要なブロックを抽出し、ハードウェア化情報
１５１１を抽出するハードウェア化工程１５１２と、接
続情報１５０６、データ情報１５０７、処理実行時間１
５０８、ハードウェア化情報１５１１、およびパイプラ
インピッチ１５１０から、ブロックレベルでのスケジュ
ーリングを行い、スケジューリング情報１５１３を算出
するスケジューリング工程１５１４とから構成される。

【００５７】図１６は、本実施形態のハードウェア化工
程１５１２で行われる処理手順を示すフローチャートで
ある。

【００５８】次に、本実施の形態によるハードウェア／
ソフトウェア協調設計方法について、図１５および図１
６を用いて具体的に説明する。なお、本実施の形態によ
るハードウェア／ソフトウェア協調設計方法は、第２の
実施の形態に、パイプラインピッチ１５１０および処理
実行時間１５０８からハードウェア化が必要なブロック
を抽出し、ハードウェア化を行うハードウェア化工程１
５１２が追加されたものである。

【００５９】図１６に示すように、パイプラインピッチ
１５１０（Ｐｐ）と処理実行時間１５０８（Ｔｓ）を比
較し、パイプラインピッチ１５１０よりも処理時間が長
いブロックについては、パイプラインピッチ１５１０に
収まるように高位合成などによりハードウェア化を行
う。図１５のハードウェア化情報１５１１は、この時の
ハードウェア化されたブロックの情報を示す。このハー
ドウェア化情報１５１１に基づき、スケジューリング工
程１５１４では、ハードウェア化されたブロックを検出
し、１つのパイプラインステージ内にハードウェア化さ
れたブロックを割り当てる。それ以外のハードウェア化
が必要ないブロックについては、第２の実施の形態と同
様のハードウェア／ソフトウェア協調設計を行う。

【００６０】このように、本実施の形態によれば、最小
限のハードウェア構成で要求する性能を満たすような処
理のハードウェア／ソフトウェア協調設計が行える。ハ
ードウェア構成を極力少なくすることにより、仕様変更
などに対してもプロセッサで処理させるプログラムの変
更などで柔軟に対応することができる。

【００６１】

【発明の効果】以上説明したように、本発明によれば、
細分化しブロック化した処理に対し、各ブロックで更新
されたデータ量を評価しながらスケジューリングを行う
ことで、記憶装置のリソースが少ないハードウェア／ソ
フトウェア協調設計が可能になる。

【００６２】また、マルチプロセッサのパイプライン処
理でシステムのスケジューリングを行う際に、細分化し
た各ブロックの処理に要する実行時間を算出し、パイプ
ラインピッチに過不足なくブロックをスケジューリング
することで、各パイプラインステージにおけるプロセッ
サの遊びの時間が少ないハードウェア／ソフトウェア協
調設計が可能になる。

【００６３】さらに、ハードウェア化が必要なブロック
を抽出し、ハードウェア化を実現しながらスケジューリ
ングを行うことで、対象となるシステムに対して、最小
限のハードウェア構成で要求性能を満たすハードウェア
／ソフトウェア協調設計が可能になる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態に係るアルゴリズ
ム記述言語からのハードウェア／ソフトウェア協調設計
方法の構成図

【図２】 図１のアルゴリズム記述言語で記述された処
理１０１の一例を示す図

【図３】 図２のｍａｉｎ関数のブロック化情報１０３
を模式的に示す図

【図４】 図２のｆｕｎｃｔｉｏｎ関数のブロック化情
報１０３を模式的に示す図

【図５】 図１の接続情報１０５を模式的に示す図

【図６】 図１のデータ情報１０６を模式的に示す図

【図７】 図１の接続情報１０５およびデータ情報１０
６を模式的に示す図

【図８】 図１の処理１０１が実行順序Ｃの場合に必要
な記憶装置の容量を示す図

【図９】 図１の処理１０１が実行順序Ｄの場合に必要
な記憶装置の容量を示す図

【図１０】 図１のスケジューリング情報１０８を模式
的に示す図

【図１１】 本発明の第２の実施の形態に係るアルゴリ
ズム記述言語からのハードウェア／ソフトウェア協調設
計方法の構成図

【図１２】 図１１の接続情報１１０６および処理実行
時間１１０８を模式的に示す図

【図１３】 図１１のスケジューリング情報１１１１を
模式的に示す図

【図１４】 本発明の第２の実施の形態におけるスケジ
ューリングが可能か否かの判断手順を示すフローチャー
ト

【図１５】 本発明の第３の実施の形態に係るアルゴリ
ズム記述言語からのハードウェア／ソフトウェア協調設
計方法の構成図

【図１６】 図１５のハードウェア化工程１５１４にお
ける処理手順を示すフローチャート

【符号の説明】

１０１、１１０２、１５０２ 処理 １０２、１１０３、１５０３ 細分化工程 １０３、１１０４、１５０４ ブロック化情報 １０４、１１０５、１５０５ シミュレータ １０５、１１０６、１５０６ 接続情報 １０６、１１０７、１５０７ データ情報 １０７、１１０９、１５０９ ブロック情報抽出工程 １０８、１１１１、１５１３ スケジューリング情報 １０９、１１１２、１５１４ スケジューリング工程 １１０１、１５０１ 命令実行時間データベース １１０８、１５０８ 処理実行時間 １１１０、１５１０ パイプラインピッチ １５１１ ハードウェア化情報 １５１２ ハードウェア化工程

Claims (4)

【特許請求の範囲】
1. 【請求項１】 アルゴリズム記述言語で記述された処理
   に対するハードウェア／ソフトウェア協調設計方法であ
   って、 前記処理をブロックごとに細分化し、ブロック化情報を
   抽出する細分化工程と、 前記ブロック化情報に基づいて前記処理のシミュレーシ
   ョンを行ない、前記ブロック間のデータ依存関係を示す
   接続情報および各ブロック内の処理において更新された
   データ量を示すデータ情報を求めるブロック情報抽出工
   程と、 前記接続情報および前記データ情報に基づいて、前記ブ
   ロックのスケジューリングを行うスケジューリング工程
   とを含むことを特徴とするハードウェア／ソフトウェア
   協調設計方法。
2. 【請求項２】 前記スケジューリング工程において、 前記接続情報に基づいて、少なくとも２つの処理が並列
   に実行可能な分岐処理の条件式を検出し、 前記条件式の評価結果に従い実行される全ての処理に対
   して、前記データ情報を用いて、処理の実行中に保持す
   る必要があるデータ量を算出し、 前記データ量が少ない処理から優先的に実行することを
   特徴とする請求項１記載のハードウェア／ソフトウェア
   協調設計方法。
3. 【請求項３】 各々が命令メモリを有しパイプラインス
   テージの処理を担当するマルチプロセッサを用いたパイ
   プライン処理で実行される、アルゴリズム記述言語で記
   述された処理に対するハードウェア／ソフトウェア協調
   設計方法であって、 前記処理をブロックごとに細分化し、ブロック化情報を
   抽出する細分化工程と、 前記ブロック化情報および特定のプロセッサにおける命
   令コードごとの実行時間をまとめた命令実行時間のデー
   タベースに基づいて、前記処理のシミュレーションを行
   ない、前記ブロック間のデータ依存関係を示す接続情
   報、各ブロック内の処理において更新されたデータ量を
   示すデータ情報、および各ブロック内の処理に要する時
   間である処理実行時間を求めるブロック情報抽出工程
   と、 前記接続情報、前記データ情報、前記処理実行時間、お
   よび前記パイプライン処理のパイプラインピッチに基づ
   いて、前記ブロックのスケジューリングを行うスケジュ
   ーリング工程とを含み、 前記パイプラインピッチに過不足なく収まるブロックか
   ら優先的に処理を実行し、かつ必要に応じて処理結果を
   保持するデータ量の少ない処理から優先的に処理を実行
   することを特徴とするハードウェア／ソフトウェア協調
   設計方法。
4. 【請求項４】 各々が命令メモリを有しパイプラインス
   テージの処理を担当するマルチプロセッサを用いたパイ
   プライン処理で実行される、アルゴリズム記述言語で記
   述された処理に対するハードウェア／ソフトウェア協調
   設計方法であって、 前記処理をブロックごとに細分化し、ブロック化情報を
   抽出する細分化工程と、 前記ブロック化情報および特定のプロセッサにおける命
   令コードごとの実行時間をまとめた命令実行時間のデー
   タベースに基づいて、前記処理のシミュレーションを行
   ない、前記ブロック間のデータ依存関係を示す接続情
   報、各ブロック内の処理において更新されたデータ量を
   示すデータ情報、および各ブロック内の処理に要する時
   間である処理実行時間を求めるブロック情報抽出工程
   と、 前記処理実行時間および前記パイプライン処理のパイプ
   ラインピッチに基づいて、ハードウェアで実現するブロ
   ックを抽出し、ハードウェア化情報を算出するハードウ
   ェア化工程と、 前記接続情報、前記データ情報、前記処理実行時間、お
   よび前記ハードウェア化情報に基づいて、前記ブロック
   のスケジューリングを行うスケジューリング工程とを含
   み、 ハードウェア化が必要なブロックについてはハードウェ
   ア化を実現しながら、前記パイプラインピッチに過不足
   なく収まるブロックから優先的に処理を実行し、かつ必
   要に応じて処理結果を保持するデータ量の少ない処理か
   ら優先的に処理を実行することを特徴とするハードウェ
   ア／ソフトウェア協調設計方法。