JP2002214645A - Active matrix display - Google Patents
Active matrix displayInfo
- Publication number
- JP2002214645A JP2002214645A JP2001012753A JP2001012753A JP2002214645A JP 2002214645 A JP2002214645 A JP 2002214645A JP 2001012753 A JP2001012753 A JP 2001012753A JP 2001012753 A JP2001012753 A JP 2001012753A JP 2002214645 A JP2002214645 A JP 2002214645A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- signal line
- display device
- pixels
- matrix display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、コンピュータの画
像やテレビジョンの映像等を表示するためのアクティブ
マトリックス液晶表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix liquid crystal display for displaying computer images, television images, and the like.
【０００２】[0002]
【従来の技術】近年、液晶表示装置（ＬＣＤ）は、薄
型、省電力といった特徴から注目され、より一層の高精
細化、省電力化の要求が高まっている。2. Description of the Related Art In recent years, liquid crystal display devices (LCDs) have attracted attention due to their features of thinness and power saving, and there is an increasing demand for higher definition and power saving.
【０００３】図６に従来のアクティブマトリックス液晶
表示装置の構成図を示す。図６において、１０は表示領
域部であり、走査線Ｇ1，Ｇ2，Ｇ3，Ｇ4，・・・，Ｇn-
1，Ｇnと、信号線Ｓ1，Ｓ2，Ｓ3，Ｓ4，・・・Ｓmとの
交差部の各画素にスイッチング素子１１と液晶素子１２
とが配置され、各走査線は走査線駆動回路２０に接続さ
れ、各信号線は信号線駆動回路３０に接続されている。FIG. 6 shows a configuration diagram of a conventional active matrix liquid crystal display device. In FIG. 6, reference numeral 10 denotes a display area, and scanning lines G1, G2, G3, G4,.
1, Gn and the signal lines S1, S2, S3, S4,...
Are arranged, each scanning line is connected to the scanning line driving circuit 20, and each signal line is connected to the signal line driving circuit 30.
【０００４】図７は従来のアクティブマトリックス液晶
表示装置の動作タイミングを示すものである。走査線駆
動回路２０で各走査線Ｇ1，Ｇ2，Ｇ3，Ｇ4，・・・，Ｇ
n-1，Ｇnをそれぞれ図７のＶ(G1)，Ｖ(G2)，Ｖ(G3)，Ｖ
(G4)，・・・，Ｖ(Gn-1)，Ｖ(Gn)に示すように、順次に
走査することで、１水平期間ごとに各走査線に接続され
たスイッチング素子を順次選択的にオンさせて各信号線
からの信号Ｖ(S)を各液晶素子に印加して表示を行う。
ここで、フリッカを抑制するため隣接する画素で印加電
圧の極性を異ならせるため、信号線の駆動電圧は１水平
期間毎に反転させるのが一般的である。FIG. 7 shows the operation timing of a conventional active matrix liquid crystal display device. Each of the scanning lines G1, G2, G3, G4,.
n-1 and Gn are V (G1), V (G2), V (G3) and V
(G4),..., V (Gn-1), V (Gn), by sequentially scanning, the switching elements connected to each scanning line are sequentially and selectively selected every horizontal period. When turned on, a signal V (S) from each signal line is applied to each liquid crystal element to perform display.
Here, in order to make the polarity of the applied voltage different between adjacent pixels in order to suppress flicker, the driving voltage of the signal line is generally inverted every horizontal period.
【０００５】[0005]
【発明が解決しようとする課題】このような従来のアク
ティブマトリックス液晶表示装置では、１つの信号線の
容量をＣｓ，１水平期間つまり各走査線のオン期間をｔ
ｈ、信号線の最大駆動電圧をＶsppとすると、ｍ本の信
号線の最大駆動電力Ｐは式Ｐ＝ｍ×Ｃｓ×Ｖspp×Ｖspp
／(２×ｔｈ)で表せる。ここで、ｔｈはフレーム周期と
走査線数によって決まるが、フリッカの発生を抑制する
ためにフレーム周期は任意に設定することが困難である
ため、走査線数の増加に伴なってｔｈは短くなる。また
Ｃｓは走査線との交差の数に依存する。したがって、高
精細化に伴ない画素数が増加すると信号線数ｍと走査線
数ｎが大きくなり、電力Ｐが大きくなる。また、ｔｈが
短くなることから液晶素子への充電時間が短くなり、ス
イチング素子１１の性能の向上が必要となるという問題
を有していた。In such a conventional active matrix liquid crystal display device, the capacity of one signal line is Cs, and one horizontal period, that is, the on period of each scanning line is t.
h, assuming that the maximum drive voltage of the signal lines is Vspp, the maximum drive power P of the m signal lines is given by the formula P = m × Cs × Vspp × Vspp
/ (2 × th). Here, th is determined by the frame period and the number of scanning lines. However, it is difficult to arbitrarily set the frame period in order to suppress the occurrence of flicker. Therefore, th becomes shorter as the number of scanning lines increases. . Cs depends on the number of intersections with the scanning line. Therefore, as the number of pixels increases with higher definition, the number m of signal lines and the number n of scanning lines increase, and the power P increases. In addition, there is a problem that the charging time to the liquid crystal element is shortened due to the shortened th, and the performance of the switching element 11 needs to be improved.
【０００６】本発明は上記従来の問題点を解決するもの
で、画素数の増加に伴なう電力の増加を抑制すると共
に、画素の液晶素子への充電時間を長くするアクティブ
マトリックス表示装置を提供することを目的とする。The present invention solves the above-mentioned conventional problems, and provides an active matrix display device which suppresses an increase in power accompanying an increase in the number of pixels and prolongs a charging time of a pixel to a liquid crystal element. The purpose is to do.
【０００７】[0007]
【課題を解決するための手段】この目的を達成するため
に本発明のアクティブマトリックス表示装置は、Ｘ方向
にｍ個、Ｙ方向にｎ個の画素をマトリックス状に配置
し、各画素は画素電極とスイッチング素子から構成さ
れ、スイッチング素子を介して画素電極の印加を制御す
る信号線と走査線がそれぞれＹ方向とＸ方向に配線され
たアクティブマトリックス表示装置であって、Ｙ方向に
１，３，５，・・・番目の画素は第１の信号線群に、
２，４，６，・・・番目の画素は第２の信号線群にそれ
ぞれ接続し、１及び２番目の画素、３及び４番目の画
素、５及び６番目の画素、・・・、(n-1)及びn番目の画
素がそれぞれ同一の走査線に接続され、少なくとも２ｍ
本の信号線を有することを特徴として構成されている。In order to achieve this object, an active matrix display device according to the present invention has m pixels arranged in a matrix in the X direction and n pixels arranged in a Y direction, and each pixel has a pixel electrode. And a switching element, wherein a signal line for controlling application of a pixel electrode via the switching element and a scanning line are wired in the Y direction and the X direction, respectively. The fifth to fifth pixels are in the first signal line group,
The second, fourth, sixth,... Pixels are respectively connected to the second signal line group, and the first and second pixels, the third and fourth pixels, the fifth and sixth pixels,. n-1) and the n-th pixel are connected to the same scanning line, respectively, and at least 2 m
It is characterized by having a number of signal lines.
【０００８】上記構成により、同一画素数では、信号線
の駆動周期とスイッチング素子のオン時間を２倍にする
ことができ、電力の削減と画素への書き込みマージンの
拡大が可能となる。With the above configuration, when the number of pixels is the same, the driving cycle of the signal line and the ON time of the switching element can be doubled, so that the power can be reduced and the margin for writing to the pixels can be increased.
【０００９】また、Ｘ方向にｍ個、Ｙ方向にｎ個の画素
をマトリックス状に配置し、各画素は画素電極とスイッ
チング素子から構成され、前記スイッチング素子を介し
て画素電極の印加を制御する信号線と走査線がそれぞれ
Ｙ方向とＸ方向に配線されたアクティブマトリックス表
示装置であって、Ｙ方向に２つの領域に分割し、一方の
領域の画素は第１の信号線群に、他方の領域の画素は第
２の信号線群にそれぞれ接続し、少なくとも２ｍ本の信
号線を有することを特徴として構成されている。Further, m pixels in the X direction and n pixels in the Y direction are arranged in a matrix, and each pixel includes a pixel electrode and a switching element, and controls application of the pixel electrode through the switching element. An active matrix display device in which a signal line and a scanning line are wired in a Y direction and an X direction, respectively. The active matrix display device is divided into two regions in the Y direction, and a pixel in one region is divided into a first signal line group and the other region. The pixels in the region are connected to the second signal line group, and have at least 2m signal lines.
【００１０】上記構成により、電力の削減と画素への書
き込みマージンの拡大を行うと共に、信号線数の増加に
伴なう有効表示領域の減少を抑止することが可能とな
る。According to the above configuration, it is possible to reduce the power and enlarge the margin for writing to the pixels, and also to suppress the decrease in the effective display area due to the increase in the number of signal lines.
【００１１】[0011]
【発明の実施の形態】（発明の実施の形態１）以下、本
発明の実施の形態について図面を参照しながら説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment 1) Hereinafter, embodiments of the present invention will be described with reference to the drawings.
【００１２】図１に本発明の実施の形態に係わるアクテ
ィブマトリックス液晶表示装置の構成図を示す。図１に
おいて、１０は表示領域部であり、走査線Ｇ1，Ｇ2，Ｇ
3，Ｇ4，・・・，Ｇn/2と、信号線ＳＵ1，ＳＵ2，ＳＵ
3，ＳＵ4，・・・ＳＵm，ＳＤ1，ＳＤ2，ＳＤ3，ＳＤ
4，・・・ＳＤmとの交差部の各画素にスイッチング素子
１１と液晶素子１２とが配置され図５と同じ画素数を構
成している、各走査線は走査線駆動回路２０に接続さ
れ、各信号線は信号線駆動回路３０，３１に接続されて
いる。FIG. 1 shows a configuration diagram of an active matrix liquid crystal display device according to an embodiment of the present invention. In FIG. 1, reference numeral 10 denotes a display area, and scanning lines G1, G2, G
3, G4,..., Gn / 2 and signal lines SU1, SU2, SU
3, SU4, ... SUm, SD1, SD2, SD3, SD
4, a switching element 11 and a liquid crystal element 12 are arranged at each pixel at the intersection with SDm to constitute the same number of pixels as in FIG. 5. Each scanning line is connected to a scanning line driving circuit 20, Each signal line is connected to the signal line drive circuits 30, 31.
【００１３】図２は本実施形態のアクティブマトリック
ス液晶表示装置の動作タイミングを示すものである。走
査線駆動回路２０で各走査線Ｇ1，Ｇ2，・・・，Ｇn/2
をそれぞれ図２のＶ(G1)，Ｖ(G2)，・・・，Ｖ(Gn/2)に
示すように、順次に走査することで、１水平期間ごとに
各走査線に接続されたスイッチング素子を順次選択的に
オンさせて各信号線からの信号Ｖ(SU)，Ｖ(SD)を各液晶
素子に印加して表示を行う。FIG. 2 shows the operation timing of the active matrix liquid crystal display device of the present embodiment. Each of the scanning lines G1, G2,...
Are sequentially scanned as shown by V (G1), V (G2),..., V (Gn / 2) in FIG. 2, respectively, so that the switching connected to each scanning line is performed every horizontal period. The elements are sequentially turned on selectively, and signals V (SU) and V (SD) from each signal line are applied to each liquid crystal element to perform display.
【００１４】ここで、従来の構成におけるスイッチング
素子のオン時間をｔｈとすると、本実施形態ではその時
間が２倍の２×ｔｈになる。したがって液晶素子への書
き込み時間のマージンが大きくなる。また各信号線の容
量は走査線数が半減するのでＣｓ／２であるが信号線数
が倍増するので、信号線駆動電力はＰ＝２×ｍ×Ｃｓ／
２×Ｖspp×Ｖspp／(２×２×ｔｈ)＝ｍ×Ｃｓ×Ｖspp
×Ｖspp／(４×ｔｈ)となり、図６の構成にくらべ半減
することが可能となる。また、フリッカを抑制するため
隣接画素の印加電圧の極性を反転させるとすると、従来
であれば図７に示すように１垂直期間の中で１水平期間
毎に信号線駆動電圧Ｖ(Ｓ)の極性を反転させる必要があ
ったが、本発明では信号線駆動電圧Ｖ(SU)，Ｖ(SD)は図
２に示すように１垂直期間にわたって極性が変化しない
ので、さらに電力が低減され上式以下の電力になる。Here, assuming that the on time of the switching element in the conventional configuration is th, the time is twice as long in this embodiment as 2 × th. Therefore, a margin for writing time to the liquid crystal element is increased. The capacity of each signal line is Cs / 2 because the number of scanning lines is halved, but since the number of signal lines is doubled, the signal line driving power is P = 2 × m × Cs /
2 × Vspp × Vspp / (2 × 2 × th) = m × Cs × Vspp
× Vspp / (4 × th), which can be halved compared to the configuration of FIG. If the polarity of the voltage applied to the adjacent pixel is inverted to suppress flicker, conventionally, as shown in FIG. 7, the signal line drive voltage V (S) is changed every horizontal period in one vertical period as shown in FIG. Although the polarity had to be inverted, in the present invention, the polarity of the signal line drive voltages V (SU) and V (SD) does not change over one vertical period as shown in FIG. It has the following power.
【００１５】また、信号線は図１に示すように画素の両
側に配置することにより、信号線間の交差点を無くすこ
とが可能となり、信号線容量の増加が阻止できる。さら
に反射型の液晶素子や、エレクトロルミネッセンスなど
の発光素子を用いることにより信号線の増加に伴なう有
効表示画素領域の減少が回避できる。By arranging the signal lines on both sides of the pixel as shown in FIG. 1, it is possible to eliminate the intersections between the signal lines, thereby preventing an increase in the signal line capacitance. Further, by using a reflection type liquid crystal element or a light emitting element such as electroluminescence, it is possible to avoid a decrease in the effective display pixel area accompanying an increase in the number of signal lines.
【００１６】（発明の実施の形態２）以下、本発明の第
２の実施の形態について図面を参照しながら説明する。
図３は本発明の第２の実施の形態を示すアクティブマト
リックス液晶表示装置の構成図である。(Embodiment 2) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.
FIG. 3 is a configuration diagram of an active matrix liquid crystal display device according to a second embodiment of the present invention.
【００１７】図３において、１０は表示領域部であり、
走査線Ｇ1，Ｇ2，Ｇ3，Ｇ4，・・・，Ｇnと、信号線Ｓ
Ｕ1，ＳＵ2，ＳＵ3，ＳＵ4，・・・ＳＵm，ＳＤ1，ＳＤ
2，ＳＤ3，ＳＤ4，・・・ＳＤmとの交差部の各画素にス
イッチング素子１１と液晶素子１２とが配置され図５と
同じ画素数を構成している。各走査線は走査線駆動回路
２０に接続され、各信号線は信号線駆動回路３０，３１
に接続されている。In FIG. 3, reference numeral 10 denotes a display area.
The scanning lines G1, G2, G3, G4,..., Gn and the signal line S
U1, SU2, SU3, SU4,... SUm, SD1, SD
The switching element 11 and the liquid crystal element 12 are arranged at each pixel at the intersection of 2, SD3, SD4,..., SDm, and have the same number of pixels as in FIG. Each scanning line is connected to a scanning line driving circuit 20, and each signal line is connected to a signal line driving circuit 30, 31.
It is connected to the.
【００１８】図４は本実施形態のアクティブマトリック
ス液晶表示装置の動作タイミングを示すものである。走
査線駆動回路２０で各走査線Ｇ1，Ｇ2，・・・，Ｇnを
それぞれ図２のＶ(G1)，Ｖ(G2)，・・・，Ｖ(Gn)に示す
ように、順次に走査することで、１水平期間ごとに各走
査線に接続されたスイッチング素子を順次選択的にオン
させて各信号線からの信号Ｖ(SU)，Ｖ(SD)を各液晶素子
に印加して表示を行う。FIG. 4 shows the operation timing of the active matrix liquid crystal display device of this embodiment. , Gn are sequentially scanned by the scanning line drive circuit 20, as shown by V (G1), V (G2),..., V (Gn) in FIG. Thus, the switching elements connected to the respective scanning lines are sequentially selectively turned on for each horizontal period, and the signals V (SU) and V (SD) from the respective signal lines are applied to the respective liquid crystal elements to perform display. Do.
【００１９】ここで、従来の構成におけるスイッチング
素子のオン時間をｔｈとすると、本実施形態ではその時
間が２倍の２×ｔｈになる。したがって液晶素子への書
き込み時間のマージンが大きくなる。また各信号線の容
量は走査線数が半減するのでＣｓ／２であるが信号線数
が倍増するので、信号線駆動電力は Ｐ＝２×ｍ×Ｃｓ／２×Ｖspp×Ｖspp／(２×２×ｔｈ) ＝ｍ×Ｃｓ×Ｖspp×Ｖspp／(４×ｔｈ) となり、図６の構成にくらべ半減にすることが可能とな
る。Here, assuming that the ON time of the switching element in the conventional configuration is th, the time is twice as long in the present embodiment as 2 × th. Therefore, a margin for writing time to the liquid crystal element is increased. The capacity of each signal line is Cs / 2 because the number of scanning lines is halved, but since the number of signal lines is doubled, the signal line driving power is P = 2 × m × Cs / 2 × Vspp × Vspp / (2 × 2 × th) = m × Cs × Vspp × Vspp / (4 × th), which can be halved compared to the configuration of FIG.
【００２０】また、図５に示すように、表示領域をＹ方
向に分割する境界位置を信号線毎に（Ｘ方向に沿って）
異なる構成にすることにより、上下分割した表示領域間
で発生するかもしれない輝度差を緩和することが可能と
なる。この構成では、上側領域の画素（上側信号線駆動
回路３０に接続された画素）の大部分は第一の走査線群
（Ｇ1〜Ｇn/2-1）に接続され、下側領域の画素（下側信
号線駆動回路３１に接続された画素）の大部分は第二の
走査線群（Ｇn/2+2〜Ｇｎ）に接続されるが、分割境界
近辺では、上側領域の画素の一部、および下側領域の画
素の一部は第三の走査線群（Ｇn/2、Ｇn/2+1）に接続さ
れている。As shown in FIG. 5, a boundary position for dividing the display area in the Y direction is set for each signal line (along the X direction).
With a different configuration, it is possible to reduce a luminance difference that may occur between the vertically divided display areas. In this configuration, most of the pixels in the upper region (pixels connected to the upper signal line drive circuit 30) are connected to the first scanning line group (G1 to Gn / 2-1), and the pixels in the lower region (G1 to Gn / 2-1) are connected. Most of the pixels connected to the lower signal line drive circuit 31) are connected to the second scanning line group (Gn / 2 + 2 to Gn). , And some of the pixels in the lower region are connected to a third scanning line group (Gn / 2, Gn / 2 + 1).
【００２１】なお、第１の発明の実施の形態において、
信号線駆動回路を３０と３１に分離して表示領域の両側
に配置する構成としたが、この構成に限定されるもので
はなく、信号線駆動回路３０と３１を表示領域の一方に
配置してもよく、また同一の駆動回路で駆動する構成に
してもよい。In the first embodiment of the present invention,
Although the signal line driving circuits are separated into 30 and 31 and arranged on both sides of the display area, the present invention is not limited to this configuration, and the signal line driving circuits 30 and 31 are arranged in one of the display areas. And may be configured to be driven by the same drive circuit.
【００２２】[0022]
【発明の効果】以上説明したように、本発明によれば、
信号線を分割配線構成とすることで、スイッチング素子
のオン時間を長くし、充電時間のマージンを大きくする
と共に信号線駆動電力を半減することができ、高精細化
による画素数の増加に対応が容易になり、またパネルの
大型化による寄生抵抗、寄生容量の増加に対してもスイ
ッチング時間を倍増できることから、影響を小さくする
ことができ、その実用的効果は大きい。As described above, according to the present invention,
By making the signal line a divided wiring configuration, the ON time of the switching element can be lengthened, the margin for the charging time can be increased, and the signal line drive power can be halved. Since the switching time can be doubled with respect to the increase in parasitic resistance and parasitic capacitance due to an increase in the size of the panel, the effect can be reduced, and the practical effect is large.
【図１】本発明の第１の実施の形態におけるアクティブ
マトリックス液晶表示装置の構成図FIG. 1 is a configuration diagram of an active matrix liquid crystal display device according to a first embodiment of the present invention.
【図２】本発明の第１の実施の形態におけるアクティブ
マトリックス液晶表示装置の動作タイミングチャートFIG. 2 is an operation timing chart of the active matrix liquid crystal display device according to the first embodiment of the present invention.
【図３】本発明の第２の実施の形態におけるアクティブ
マトリックス液晶表示装置の構成図FIG. 3 is a configuration diagram of an active matrix liquid crystal display device according to a second embodiment of the present invention.
【図４】本発明の第２の実施の形態におけるアクティブ
マトリックス液晶表示装置の動作タイミングチャートFIG. 4 is an operation timing chart of an active matrix liquid crystal display device according to a second embodiment of the present invention.
【図５】本発明の第２の実施の形態におけるアクティブ
マトリックス液晶表示装置の構成図FIG. 5 is a configuration diagram of an active matrix liquid crystal display device according to a second embodiment of the present invention.
【図６】従来の実施の形態におけるアクティブマトリッ
クス液晶表示装置の構成図FIG. 6 is a configuration diagram of an active matrix liquid crystal display device according to a conventional embodiment.
【図７】従来の実施の形態におけるアクティブマトリッ
クス液晶表示装置の動作タイミングチャートFIG. 7 is an operation timing chart of an active matrix liquid crystal display device according to a conventional embodiment.
１０ 表示領域部 １１ スイッチング素子 １２ 液晶素子 ２０ 走査線駆動回路 ３０，３１ 信号線駆動回路 DESCRIPTION OF SYMBOLS 10 Display area part 11 Switching element 12 Liquid crystal element 20 Scan line drive circuit 30, 31 Signal line drive circuit
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｕ ６２３Ｗ 3/30 3/30 Ｊ 3/36 3/36 Ｆターム(参考） 2H092 JA24 NA30 2H093 NA16 NA31 NA41 NC12 NC34 ND10 ND39 5C006 AA01 AC28 BB14 BB16 BC03 BC12 BC20 BF34 EB05 FA22 FA23 FA47 5C080 AA06 AA10 BB05 CC06 DD05 DD06 DD26 EE19 FF11 FF13 JJ02 JJ03 JJ04 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) G09G 3/20 623 G09G 3/20 623U 623W 3/30 3/30 J 3/36 3/36 F term (reference) 2H092 JA24 NA30 2H093 NA16 NA31 NA41 NC12 NC34 ND10 ND39 5C006 AA01 AC28 BB14 BB16 BC03 BC12 BC20 BF34 EB05 FA22 FA23 FA47 5C080 AA06 AA10 BB05 CC06 DD05 DD06 DD26 EE19 FF11 FF13 JJ02 JJ03 JJ04
Claims (16)
トリックス状に配置し、各画素は画素電極とスイッチン
グ素子から構成され、前記スイッチング素子を介して画
素電極への電圧の印加を制御する信号線と走査線がそれ
ぞれＹ方向とＸ方向に配線されたアクティブマトリック
ス表示装置であって、Ｙ方向に１，３，５，・・・番目
の画素は第１の信号線群に、２，４，６，・・・番目の
画素は第２の信号線群にそれぞれ接続し、１及び２番目
の画素、３及び４番目の画素、５及び６番目、・・・、
(n-1)およびn番目の画素がそれぞれ同一の走査線に接続
され、少なくとも２ｍ本の信号線を有することを特徴と
するアクティブマトリックス表示装置。1. A method according to claim 1, wherein m pixels in the X direction and n pixels in the Y direction are arranged in a matrix, each pixel comprising a pixel electrode and a switching element, and applying a voltage to the pixel electrode via the switching element. , A signal line and a scanning line are connected in the Y direction and the X direction, respectively, and the first, third, fifth,... Pixels in the Y direction belong to a first signal line group. , The second, fourth, sixth,... Pixels are respectively connected to the second signal line group, and the first and second pixels, the third and fourth pixels, the fifth and sixth pixels,.
An active matrix display device wherein (n-1) and the n-th pixel are connected to the same scanning line, respectively, and have at least 2m signal lines.
線を配置することを特徴とする請求項１記載のアクティ
ブマトリックス表示装置。2. The active matrix display device according to claim 1, wherein a first signal line and a second signal line are arranged on both sides of the pixel.
の駆動装置に接続することを特徴とする請求項１記載の
アクティブマトリックス表示装置。3. The active matrix display device according to claim 1, wherein the first signal line group and the second signal line group are connected to a common driving device.
ぞれ第１の駆動装置および第２の駆動装置に接続するこ
とを特徴とする請求項１記載のアクティブマトリックス
表示装置。4. The active matrix display device according to claim 1, wherein the first signal line group and the second signal line group are connected to a first driving device and a second driving device, respectively.
領域の両側になるよう配置することを特徴とする請求項
４記載のアクティブマトリックス表示装置。5. The active matrix display device according to claim 4, wherein the first driving device and the second driving device are arranged on both sides of the pixel area.
とを特徴とする請求項１記載のアクティブマトリックス
表示装置。6. The active matrix display device according to claim 1, wherein a liquid crystal element is connected to the pixel electrode.
る請求項１記載のアクティブマトリックス表示装置。7. The active matrix display device according to claim 1, wherein the liquid crystal element is of a reflection type.
とを特徴とする請求項１記載のアクティブマトリックス
表示装置。8. The active matrix display device according to claim 1, wherein a light emitting element is connected to the pixel electrode.
あることを特徴とする請求項１記載のアクティブマトリ
ックス表示装置。9. The active matrix display device according to claim 1, wherein the switching element is a thin film transistor.
マトリックス状に配置し、各画素は画素電極とスイッチ
ング素子から構成され、前記スイッチング素子を介して
画素電極への電圧の印加を制御する信号線と走査線がそ
れぞれＹ方向とＸ方向に配線されたアクティブマトリッ
クス表示装置であって、Ｙ方向に２つの領域に分割し、
一方の領域の画素は第１の信号線群に、他方の領域の画
素は第２の信号線群にそれぞれ接続し、少なくとも２ｍ
本の信号線を有することを特徴とするアクティブマトリ
ックス表示装置。10. A matrix of m pixels in the X direction and n pixels in the Y direction, each pixel comprising a pixel electrode and a switching element, and applying a voltage to the pixel electrode via the switching element. Is an active matrix display device in which a signal line and a scanning line for controlling are respectively wired in the Y direction and the X direction, and divided into two regions in the Y direction.
Pixels in one area are connected to the first signal line group, and pixels in the other area are connected to the second signal line group, and are at least 2 m
An active matrix display device having a plurality of signal lines.
１の走査線群に接続し、第２の信号線群に接続された画
素は第２の走査線群に接続することを特徴とする請求項
１０記載のアクティブマトリックス表示装置。11. A pixel connected to a first signal line group is connected to a first scanning line group, and a pixel connected to a second signal line group is connected to a second scanning line group. The active matrix display device according to claim 10, wherein
１および第３の走査線群に接続し、第２信号線群に接続
された画素は第２および第３の走査線群に接続すること
を特徴とする請求項１０記載のアクティブマトリックス
表示装置。12. The pixels connected to the first signal line group are connected to the first and third scanning line groups, and the pixels connected to the second signal line group are the second and third scanning line groups. 11. The active matrix display device according to claim 10, wherein the active matrix display device is connected to a display.
ことを特徴とする請求項１０記載のアクティブマトリッ
クス表示装置。13. The active matrix display device according to claim 10, wherein a liquid crystal element is connected to the pixel electrode.
する請求項１０記載のアクティブマトリックス表示装
置。14. The active matrix display device according to claim 10, wherein the liquid crystal element is of a reflection type.
ことを特徴とする請求項１０記載のアクティブマトリッ
クス表示装置。15. The active matrix display device according to claim 10, wherein a light emitting element is connected to the pixel electrode.
であることを特徴とする請求項１０記載のアクティブマ
トリックス表示装置。16. The active matrix display device according to claim 10, wherein the switching element is a thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001012753A JP2002214645A (en) | 2001-01-22 | 2001-01-22 | Active matrix display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001012753A JP2002214645A (en) | 2001-01-22 | 2001-01-22 | Active matrix display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002214645A true JP2002214645A (en) | 2002-07-31 |
Family
ID=18879714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001012753A Pending JP2002214645A (en) | 2001-01-22 | 2001-01-22 | Active matrix display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002214645A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271784B2 (en) | 2002-12-18 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| CN100378779C (en) * | 2003-11-25 | 2008-04-02 | Lg.菲利浦Lcd株式会社 | Electro-luminescence display device and driving method thereof |
| US7425937B2 (en) | 2002-08-09 | 2008-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Device and driving method thereof |
| KR100972492B1 (en) | 2003-12-30 | 2010-07-27 | 엘지디스플레이 주식회사 | Liquid crystal display |
| JP4778115B2 (en) * | 2009-03-06 | 2011-09-21 | パナソニック株式会社 | Image display device |
| WO2014087781A1 (en) * | 2012-12-07 | 2014-06-12 | 堺ディスプレイプロダクト株式会社 | Liquid crystal display device and method for driving said liquid crystal display device |
| US9159292B2 (en) | 2013-08-07 | 2015-10-13 | Samsung Display Co., Ltd. | Display panel and display apparatus having the same |
| WO2016117390A1 (en) * | 2015-01-20 | 2016-07-28 | シャープ株式会社 | Liquid crystal display device and method for manufacturing liquid crystal display device |
| WO2017069193A1 (en) * | 2015-10-22 | 2017-04-27 | シャープ株式会社 | Liquid crystal display panel and correction method therefor |
| CN106707648A (en) * | 2017-02-21 | 2017-05-24 | 京东方科技集团股份有限公司 | Display substrate, display device and driving method of display device |
| CN108140345A (en) * | 2015-10-19 | 2018-06-08 | 寇平公司 | For two row driving methods of micro display device |
| JP2018116274A (en) * | 2017-01-16 | 2018-07-26 | 株式会社半導体エネルギー研究所 | Display device |
| WO2019123101A1 (en) * | 2017-12-22 | 2019-06-27 | 株式会社半導体エネルギー研究所 | Display panel, display device, input/output device, information processing device |
| WO2023144644A1 (en) * | 2022-01-28 | 2023-08-03 | 株式会社半導体エネルギー研究所 | Display device and method for driving display device |
-
2001
- 2001-01-22 JP JP2001012753A patent/JP2002214645A/en active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7425937B2 (en) | 2002-08-09 | 2008-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Device and driving method thereof |
| US7271784B2 (en) | 2002-12-18 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| CN100378779C (en) * | 2003-11-25 | 2008-04-02 | Lg.菲利浦Lcd株式会社 | Electro-luminescence display device and driving method thereof |
| US7903051B2 (en) | 2003-11-25 | 2011-03-08 | Lg Display Co., Ltd. | Electro-luminescence display device and driving method thereof |
| KR100972492B1 (en) | 2003-12-30 | 2010-07-27 | 엘지디스플레이 주식회사 | Liquid crystal display |
| US9117394B2 (en) | 2009-03-06 | 2015-08-25 | Joled Inc. | Image display device and driving method thereof |
| JP4778115B2 (en) * | 2009-03-06 | 2011-09-21 | パナソニック株式会社 | Image display device |
| US8587569B2 (en) | 2009-03-06 | 2013-11-19 | Panasonic Corporation | Image display device and driving method thereof |
| CN104395952A (en) * | 2012-12-07 | 2015-03-04 | 堺显示器制品株式会社 | Liquid crystal display device and method for driving said liquid crystal display device |
| US9564095B2 (en) | 2012-12-07 | 2017-02-07 | Sakai Display Products Corporation | Liquid crystal display device and method for driving the liquid crystal display device whereby shadowing can be prevented |
| WO2014087781A1 (en) * | 2012-12-07 | 2014-06-12 | 堺ディスプレイプロダクト株式会社 | Liquid crystal display device and method for driving said liquid crystal display device |
| US9159292B2 (en) | 2013-08-07 | 2015-10-13 | Samsung Display Co., Ltd. | Display panel and display apparatus having the same |
| WO2016117390A1 (en) * | 2015-01-20 | 2016-07-28 | シャープ株式会社 | Liquid crystal display device and method for manufacturing liquid crystal display device |
| JP2018530795A (en) * | 2015-10-19 | 2018-10-18 | コピン コーポレーション | Two-row driving method of micro display device |
| JP2021152680A (en) * | 2015-10-19 | 2021-09-30 | コピン コーポレーション | Two-row drive method for micro display device |
| CN108140345A (en) * | 2015-10-19 | 2018-06-08 | 寇平公司 | For two row driving methods of micro display device |
| WO2017069193A1 (en) * | 2015-10-22 | 2017-04-27 | シャープ株式会社 | Liquid crystal display panel and correction method therefor |
| JP2018116274A (en) * | 2017-01-16 | 2018-07-26 | 株式会社半導体エネルギー研究所 | Display device |
| US11640807B2 (en) | 2017-01-16 | 2023-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11462185B2 (en) | 2017-01-16 | 2022-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN106707648A (en) * | 2017-02-21 | 2017-05-24 | 京东方科技集团股份有限公司 | Display substrate, display device and driving method of display device |
| CN106707648B (en) * | 2017-02-21 | 2019-12-03 | 京东方科技集团股份有限公司 | A kind of display base plate, display device and its driving method |
| US10698282B2 (en) | 2017-02-21 | 2020-06-30 | Boe Technology Group Co., Ltd. | Display substrate, display device and method for driving display device |
| WO2018153084A1 (en) * | 2017-02-21 | 2018-08-30 | 京东方科技集团股份有限公司 | Display substrate, display device, and driving method therefor |
| US11423855B2 (en) | 2017-12-22 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, display device, input/output device, and data processing device |
| JPWO2019123101A1 (en) * | 2017-12-22 | 2020-12-24 | 株式会社半導体エネルギー研究所 | Display panel, display device, input / output device, information processing device |
| KR20200098563A (en) * | 2017-12-22 | 2020-08-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display panel, display device, input/output device, information processing device |
| CN111417999A (en) * | 2017-12-22 | 2020-07-14 | 株式会社半导体能源研究所 | Display panel, display device, input/output device, and data processing device |
| KR102513208B1 (en) * | 2017-12-22 | 2023-03-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display panel, display device, input/output device, information processing device |
| WO2019123101A1 (en) * | 2017-12-22 | 2019-06-27 | 株式会社半導体エネルギー研究所 | Display panel, display device, input/output device, information processing device |
| CN111417999B (en) * | 2017-12-22 | 2023-09-12 | 株式会社半导体能源研究所 | Display panel, display device, input/output device, and data processing device |
| US11763766B2 (en) | 2017-12-22 | 2023-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, display device, input/output device, and data processing device |
| JP7362486B2 (en) | 2017-12-22 | 2023-10-17 | 株式会社半導体エネルギー研究所 | Display panel, display device, input/output device, information processing device |
| WO2023144644A1 (en) * | 2022-01-28 | 2023-08-03 | 株式会社半導体エネルギー研究所 | Display device and method for driving display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2046357C (en) | Liquid crystal display | |
| JP3622592B2 (en) | Liquid crystal display | |
| JP5374013B2 (en) | Display device | |
| JP2003149670A (en) | Liquid crystal display device | |
| KR101969952B1 (en) | Display device | |
| CN1996105B (en) | Liquid crystal display device | |
| US20080211829A1 (en) | Driving Device for Quickly Changing the Gray Level of the Liquid Crystal Display and its Driving Method | |
| JP2002214645A (en) | Active matrix display | |
| JPH0497126A (en) | Liquid crystal display unit | |
| JP2003043952A (en) | Scan structure of display device, its driving method and its manufacturing method | |
| JP2008276180A (en) | Liquid crystal display and display method thereof | |
| JPH0789265B2 (en) | Driving method of display device | |
| KR100648141B1 (en) | Display device and drive method thereof | |
| JPH10301537A (en) | Matrix display device | |
| JP3957403B2 (en) | Liquid crystal display device and driving method thereof | |
| JP3972838B2 (en) | Reflective liquid crystal display | |
| JP3056631B2 (en) | Liquid crystal display | |
| JPH11109313A (en) | Active matrix liquid crystal display device, its drive method, drive circuit and liquid crystal display system | |
| JP2006072211A (en) | Liquid crystal display and driving method of liquid crystal display | |
| JP4061701B2 (en) | Liquid crystal display | |
| JP2003255903A (en) | Display | |
| JP2003345266A (en) | Electrode substrate for display device | |
| KR100498282B1 (en) | Scan method for plat display device | |
| JP2002341820A (en) | Display device and its driving method | |
| JP2004037905A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |