JP2002214148A - Image processing method - Google Patents
Image processing methodInfo
- Publication number
- JP2002214148A JP2002214148A JP2001008211A JP2001008211A JP2002214148A JP 2002214148 A JP2002214148 A JP 2002214148A JP 2001008211 A JP2001008211 A JP 2001008211A JP 2001008211 A JP2001008211 A JP 2001008211A JP 2002214148 A JP2002214148 A JP 2002214148A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- procedure
- bit memory
- bits
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003672 processing method Methods 0.000 title claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 92
- 238000012856 packing Methods 0.000 claims description 4
- 235000019557 luminance Nutrition 0.000 description 19
- 238000010586 diagram Methods 0.000 description 9
- 229910000831 Steel Inorganic materials 0.000 description 6
- 239000010959 steel Substances 0.000 description 6
- 238000012937 correction Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Image Analysis (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、鋼板あるいはスラ
ブを照明して得られる反射光をカメラにて捉え、その画
像から画像処理により疵検出する際に、画像の一部の乱
れ等を補正することができる画像処理方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention corrects a disturbance or the like of a part of an image when a reflected light obtained by illuminating a steel plate or a slab is captured by a camera and a flaw is detected from the image by image processing. The present invention relates to an image processing method.
【０００２】[0002]
【従来の技術】従来は、カメラで捉えた鋼板あるいはス
ラブの表面の画像を、微分フィルター、縦フィルター、
横フィルター等の処理を施して、それぞれ、細かい点状
の疵、縦方向に長い疵、横方向に長い疵を強調してか
ら、設定した疵検出閾値を用いて疵候補を検出してい
た。2. Description of the Related Art Conventionally, an image of a steel plate or a slab surface captured by a camera is differentiated by a differential filter, a vertical filter, or the like.
After applying processing such as a horizontal filter to emphasize small point-like flaws, long flaws in the vertical direction, and long flaws in the horizontal direction, flaw candidates are detected using the set flaw detection threshold.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
方法は、以下のような問題がある。例えば、鋼板あるい
はスラブの表面画像（以下、「表面画像」と称する）が
汚れ等で乱れていた場合、当該表面画像に有害疵が存在
していても有害疵と計算機が認識できない場合や、無害
疵であるにもかかわらず有害疵と認識してしまう場合が
あり、それぞれ、未検出問題、過検出問題として、疵検
査装置の性能を劣化させる要因として指摘されている。
上記の課題を解決するために、画像の汚れ等による乱れ
部分を鋼板の地合に相当する輝度に置き換えてから画像
処理により疵を検出する方法の適用が検討されている
が、何を鋼板の地合とするかの決定が困難であり、実用
化されていない。However, the conventional method has the following problems. For example, when a surface image of a steel plate or a slab (hereinafter, referred to as a “surface image”) is disturbed by dirt or the like, even if a harmful flaw is present on the surface image, the computer cannot recognize the harmful flaw or a harmless flaw. Despite being flaws, they may be recognized as harmful flaws, and are pointed out as undetected problems and overdetected problems, respectively, as factors that degrade the performance of the flaw inspection device.
In order to solve the above problems, application of a method of detecting a flaw by image processing after replacing a disordered portion due to dirt or the like of an image with luminance equivalent to formation of a steel sheet has been studied. It is difficult to determine the formation and it has not been put to practical use.
【０００４】[0004]
【課題を解決するための手段】上記課題を解決するため
の本発明は、表面画像のある一部の画素群に着目して当
該画素群のなかの最大あるいは最小輝度を当該画素群の
中心の輝度に補正する方法を用いる。最小値は地合が暗
い場合に用いる汚れ等で乱れた画像を補正するのに有効
であり、最大値は地合が明るい場合に用いる汚れ等で乱
れた画像を補正するのに有効である。すなわち、材料の
表面画像の疵候補検出にあたり、汚れ等に起因する疵画
像の乱れを除去するために、前記汚れ等を覆うに足る長
方形の縦方向の画素数と横方向の画素数を決定し、前記
画素数を有する長方形領域の代表画素を定義し、前記材
料の表面画像の各画素毎に、当該各画素を前記代表画素
とした場合に対応する長方形領域をとり、材料表面の地
合が暗い場合は当該長方形領域の最小輝度を算出してこ
れを前記代表画素の輝度とし、材料表面の地合が明るい
場合は当該長方形領域の最大輝度を算出してこれを前記
代表画素の輝度とすることを特徴とする画像処理方法で
ある（地合が暗いか、明るいかは人間が予め、画像と鋼
板を観察して決定する）。The present invention for solving the above-mentioned problems focuses on a certain pixel group of the surface image and determines the maximum or minimum luminance of the pixel group at the center of the pixel group. A method of correcting for luminance is used. The minimum value is effective for correcting an image disturbed by dirt or the like used when the formation is dark, and the maximum value is effective for correcting an image disturbed by dirt used when the formation is bright. That is, in detecting a flaw candidate of a surface image of a material, in order to remove disturbance of the flaw image caused by dirt or the like, the number of vertical pixels and the number of horizontal pixels of a rectangle sufficient to cover the dirt or the like are determined. The representative pixel of the rectangular area having the number of pixels is defined, and for each pixel of the surface image of the material, a rectangular area corresponding to the case where each pixel is the representative pixel is taken. If it is dark, calculate the minimum luminance of the rectangular area and set this as the luminance of the representative pixel.If the formation of the material surface is bright, calculate the maximum luminance of the rectangular area and set it as the luminance of the representative pixel. This is a feature of the image processing method (whether the formation is dark or bright is determined by a person observing an image and a steel plate in advance).
【０００５】しかし、当該方法を用いるにあたっても、
当該画素群の輝度を全て探索して最大値あるいは最小値
を調べようとする既存の処理技術では、探索する個数を
ｎとした場合にはｎ2 のオーダーの処理量となり非常に
時間を要し、要請される処理速度に間に合わなくなると
いった問題も生じ得るため、望ましくは、少なくとも３
個以上の６４ビットメモリ（Ａ，Ｂ，Ｃ）と少なくとも
１個以上の６４ビットシフトレジスタ（Ｓ）と少なくと
も１個以上の演算結果を格納する６４ビットメモリ
（Ｄ）を用意し、地合が暗い場合は、以下の手順により
処理することを特徴とする画像処理方法を用いる。 （手順１）長方形領域の縦・横の画素数を決める。 （手順２）横画素数を２で除した整数値をｐｘとする。 （手順３）予め、縦方向画素の輝度最小値を横方向に２
４（３×８）個求めて、３個の６４ビットメモリ（Ａ，
Ｂ，Ｃ）に左から順に格納しておく。 （手順４）６４ビットメモリ（Ｂ）の値をシフトレジス
タ（Ｓ）及び６４ビットメモリ（Ｄ）に格納する。 （手順５）シスとレジスタ（Ｓ）上にて、これに１を詰
めながら８ビット右にシフトし、シフトレジスタ（Ｓ）
と６４ビットメモリ（Ｄ）とを各８ビット毎に比較し、
最小値を６４ビットメモリ（Ｄ）に格納する作業をｐｘ
回実施する。 （手順６）シフトレジスタ（Ｓ）に、６４ビットメモリ
（Ａ）の値を格納して、（７−ｐｘ）×８ビットだけ１
を詰めて右にシフトする。 （手順７）シフトレジスタ（Ｓ）上にて、これに１を詰
めながらさらに８ビット右にシフトし、シフトレジスタ
（Ｓ）と６４ビットメモリ（Ｄ）とを各８ビット毎に比
較し、最小値を６４ビットメモリ（Ｄ）に格納する作業
をｐｘ回実施する。 （手順８）メモリ（Ｂ）の値をシフトレジスタＳに格納
する。 （手順９）シフトレジスタ（Ｓ）にて、これに１を詰め
ながら８ビット左にシフトし、シフトレジスタ（Ｓ）と
６４ビットメモリ（Ｄ）とを各８ビット毎に比較し、最
小値を６４ビットメモリ（Ｄ）に格納する作業をｐｘ回
実施する。 （手順１０）シフトレジスタ（Ｓ）に、６４ビットメモ
リ（Ｃ）の値を格納して、（７−ｐｘ）×８ビットだけ
１を詰めて左にシフトする。 （手順１１）シフトレジスタ（Ｓ）にて、さらに８ビッ
トだけ１を詰めて左にシフトして、シフトレジスタ
（Ｓ）と６４ビットメモリ（Ｄ）とを各８ビット毎に比
較し、最小値を６４ビットメモリ（Ｄ）に格納する作業
をｐｘ回実施する。 （手順１２）上記（手順３）〜（手順１１）を全画素に
関して繰り返す。However, in using this method,
In the existing processing technology for searching for the maximum value or the minimum value by searching all the luminances of the pixel group, when the number to be searched is n, the processing amount is on the order of n 2 , and it takes a very long time. It is preferable that at least 3
At least one 64-bit memory (A, B, C), at least one 64-bit shift register (S), and at least one 64-bit memory (D) for storing an operation result are prepared. If the image is dark, an image processing method characterized by processing according to the following procedure is used. (Procedure 1) Determine the number of vertical and horizontal pixels in the rectangular area. (Procedure 2) An integer value obtained by dividing the number of horizontal pixels by 2 is defined as px. (Procedure 3) The luminance minimum value of the vertical pixel is set to 2 in the horizontal direction in advance.
Four (3 × 8) are obtained and three 64-bit memories (A,
B, C) are stored in order from the left. (Procedure 4) The value of the 64-bit memory (B) is stored in the shift register (S) and the 64-bit memory (D). (Procedure 5) The shift register (S) shifts right by 8 bits on the cis and the register (S) while filling it with “1”.
And the 64-bit memory (D) are compared every 8 bits,
The work of storing the minimum value in the 64-bit memory (D) is px
Perform it twice. (Procedure 6) The value of the 64-bit memory (A) is stored in the shift register (S), and only (7-px) × 8 bits are set to 1
And shift right. (Procedure 7) The shift register (S) is further shifted right by 8 bits while filling it with 1, and the shift register (S) and the 64-bit memory (D) are compared every 8 bits. The operation of storing the value in the 64-bit memory (D) is performed px times. (Step 8) Store the value of the memory (B) in the shift register S. (Procedure 9) The shift register (S) shifts 8 bits to the left while filling it with 1, and compares the shift register (S) with the 64-bit memory (D) every 8 bits. The operation of storing in the 64-bit memory (D) is performed px times. (Procedure 10) The value of the 64-bit memory (C) is stored in the shift register (S), and 1 is shifted to the left by (7-px) × 8 bits. (Procedure 11) In the shift register (S), 1 is further packed by 8 bits and shifted to the left. The shift register (S) and the 64-bit memory (D) are compared every 8 bits, and the minimum value is calculated. Is stored px times in a 64-bit memory (D). (Step 12) The above (Step 3) to (Step 11) are repeated for all pixels.
【０００６】あるいは、少なくとも３個以上の６４ビッ
トメモリ（Ａ、Ｂ、Ｃ）と少なくとも１個以上の６４ビ
ットシフトレジスタ（Ｓ）と少なくとも１個以上の演算
結果を格納する６４ビットメモリ（Ｄ）を用意し、地合
が明るい場合は、以下の手順により処理することを特徴
とする画像処理方法を用いる。 （手順１）長方形領域の縦・横の画素数を決める。 （手順２）横画素数を２で除した整数値をｐｘとする。 （手順３）予め、縦方向画素の輝度最大値を横方向に２
４（３×８）個求めて、３個の６４ビットメモリ（Ａ，
Ｂ，Ｃ）に左から順に格納しておく。 （手順４）６４ビットメモリ（Ｂ）の値をシフトレジス
タ（Ｓ）及び６４ビットメモリ（Ｄ）に格納する。 （手順５）シスとレジスタ（Ｓ）上にて、これに０を詰
めながら８ビット右にシフトし、シフトレジスタ（Ｓ）
と６４ビットメモリ（Ｄ）とを各８ビット毎に比較し、
最大値を６４ビットメモリ（Ｄ）に格納する作業をｐｘ
回実施する。 （手順６）シフトレジスタ（Ｓ）に、６４ビットメモリ
（Ａ）の値を格納して、（７−ｐｘ）×８ビットだけ０
を詰めて右にシフトする。 （手順７）シフトレジスタ（Ｓ）上にて、これに０を詰
めながらさらに８ビット右にシフトし、シフトレジスタ
（Ｓ）と６４ビットメモリ（Ｄ）とを各８ビット毎に比
較し、最大値を６４ビットメモリ（Ｄ）に格納する作業
をｐｘ回実施する。 （手順８）メモリ（Ｂ）の値をシフトレジスタＳに格納
する。 （手順９）シフトレジスタ（Ｓ）にて、これに０を詰め
ながら８ビット左にシフトし、シフトレジスタ（Ｓ）と
６４ビットメモリ（Ｄ）とを各８ビット毎に比較し、最
大値を６４ビットメモリ（Ｄ）に格納する作業をｐｘ回
実施する。 （手順１０）シフトレジスタ（Ｓ）に、６４ビットメモ
リ（Ｃ）の値を格納して、（７−ｐｘ）×８ビットだけ
０を詰めて左にシフトする。 （手順１１）シフトレジスタ（Ｓ）にて、さらに８ビッ
トだけ０を詰めて左にシフトして、シフトレジスタ
（Ｓ）と６４ビットメモリ（Ｄ）とを各８ビット毎に比
較し、最大値を６４ビットメモリ（Ｄ）に格納する作業
をｐｘ回実施する。 （手順１２）上記（手順３）〜（手順１１）を全画素に
関して繰り返す。Alternatively, at least three or more 64-bit memories (A, B, C), at least one or more 64-bit shift registers (S), and a 64-bit memory (D) for storing at least one or more operation results Is prepared, and when the formation is bright, an image processing method characterized by performing processing according to the following procedure is used. (Procedure 1) Determine the number of vertical and horizontal pixels in the rectangular area. (Procedure 2) An integer value obtained by dividing the number of horizontal pixels by 2 is defined as px. (Procedure 3) The maximum luminance value of the vertical pixel is set to 2 in the horizontal direction in advance.
Four (3 × 8) are obtained and three 64-bit memories (A,
B, C) are stored in order from the left. (Procedure 4) The value of the 64-bit memory (B) is stored in the shift register (S) and the 64-bit memory (D). (Procedure 5) The shift register (S) shifts right by 8 bits while filling the cis and the register (S) with 0.
And the 64-bit memory (D) are compared every 8 bits,
The work of storing the maximum value in the 64-bit memory (D) is px
Perform it twice. (Procedure 6) The value of the 64-bit memory (A) is stored in the shift register (S), and only (7-px) × 8 bits are set to 0.
And shift right. (Procedure 7) The shift register (S) is further shifted right by 8 bits while filling it with 0, and the shift register (S) and the 64-bit memory (D) are compared every 8 bits, and The operation of storing the value in the 64-bit memory (D) is performed px times. (Step 8) Store the value of the memory (B) in the shift register S. (Procedure 9) The shift register (S) shifts 8 bits to the left while filling it with 0, and compares the shift register (S) with the 64-bit memory (D) every 8 bits, and determines the maximum value. The operation of storing in the 64-bit memory (D) is performed px times. (Procedure 10) The value of the 64-bit memory (C) is stored in the shift register (S), and zero is shifted to the left by (7-px) × 8 bits. (Procedure 11) The shift register (S) shifts the shift register (S) and the 64-bit memory (D) for each 8 bits by shifting the left to the left by filling 8 bits with further 8 bits, and obtaining the maximum value. Is stored px times in a 64-bit memory (D). (Step 12) The above (Step 3) to (Step 11) are repeated for all pixels.
【０００７】[0007]
【発明の実施の形態】図８は、実施態様を示す処理フロ
ー図（地合が暗く最小値を求める場合）である。以下、
本処理フローを中心に説明する。なお、図９には、他の
実施態様を示す処理フロー図（地合が明るく最大値を求
める場合）を示している。FIG. 8 is a processing flow chart showing an embodiment (when the formation is dark and a minimum value is obtained). Less than,
The description will focus on this processing flow. FIG. 9 is a processing flow diagram showing another embodiment (when the formation is bright and the maximum value is obtained).
【０００８】［実施の態様１］以下、地合が暗く、最小
値を求める方法について、実施の態様を記す。記述にあ
たり、（手順＊）は、特許請求の範囲等に記した手順番
号を表す。 （手順１）画像の１画素の縦方向分解能が１．０mmであ
り、横方向分解能が１．５mmである場合、汚れ等で乱れ
た画像の部分の面積が縦７mm、横７mmであった場合は、
縦方向７画素かつ横方向５画素で覆えるので、前記した
長方形領域は縦方向７画素かつ横方向５画素と定義でき
る。 （手順２）図１（ａ）には、鋼板あるいはスラブの表面
画像の着目する縦方向に７個、横方向に５個の画素で構
成される画像部分のイメージが描かれている。ここで
は、当該画像部分の中心の斜線を付与した部分を当該長
方形領域に対応する代表画素に対応させる。いま、長方
形領域の横方向の画素数を２ｐｘ＋１と表した場合、横
５画素であるから、ｐｘ＝２である。[Embodiment 1] An embodiment of a method for finding the minimum value with dark formation is described below. In the description, (procedure *) indicates a procedure number described in the claims and the like. (Procedure 1) When the vertical resolution of one pixel of the image is 1.0 mm and the horizontal resolution is 1.5 mm, and the area of the image portion disturbed by dirt or the like is 7 mm long and 7 mm wide Is
Since the rectangular area can be covered by 7 pixels in the vertical direction and 5 pixels in the horizontal direction, the above-described rectangular area can be defined as 7 pixels in the vertical direction and 5 pixels in the horizontal direction. (Procedure 2) FIG. 1A shows an image of an image portion composed of seven pixels in the vertical direction and five pixels in the horizontal direction of the surface image of the steel plate or the slab. Here, the hatched portion at the center of the image portion is made to correspond to the representative pixel corresponding to the rectangular region. Now, if the number of pixels in the horizontal direction of the rectangular area is expressed as 2px + 1, there are 5 horizontal pixels, so px = 2.
【０００９】以下、当該長方形領域の最小輝度をその中
心である斜線の部分の画素の輝度とする場合を想定し
て、実施の態様について説明する。計算により、当該画
像部分の最小輝度を探索するのであるが、まず、縦方向
の７画素の最小輝度を探索し、探索した５つの最小輝度
のうち、さらに最小になるものを求めれば足りる。各画
素の輝度は０〜２５５（２8 −１）諧調により表現され
ているので、１画素の輝度は１バイト（８ビット）で構
成できる。An embodiment will be described below on the assumption that the minimum luminance of the rectangular area is the luminance of the pixel in the hatched portion at the center. The minimum brightness of the image portion is searched for by calculation. First, it is sufficient to search for the minimum brightness of seven pixels in the vertical direction, and to obtain the minimum brightness among the searched five minimum brightnesses. Since the luminance of each pixel is represented by 0 to 255 (2 < 8 > -1) gradation, the luminance of one pixel can be composed of one byte (8 bits).
【００１０】図３に示すように、メモリＡ，Ｂ，Ｃに格
納された値を１を詰めてシフトして、並べてから各々の
縦方向のメモリの値のうち、最小になるものを最下列の
ｄ１〜ｄ８に対応させれば、目的を達する。結果として
は、例えば、ｄ８には、ｂ１，ｂ２，ｂ３，ａ７，ａ８
の最小値が、ｄ７には、ｂ１，ｂ２，ｂ３，ｂ４，ａ８
の最小値が、ｄ６のところには、ｂ１，ｂ２，ｂ３，ｂ
４，ｂ５の最小値が対応し、ｄ５のところには、ｂ２，
ｂ３，ｂ４，ｂ５，ｂ６の最小値が対応し、ｄ４のとこ
ろには、ｂ３，ｂ４，ｂ５，ｂ６，ｂ７の最小値が対応
し、ｄ３のところには、ｂ４，ｂ５，ｂ６，ｂ７，ｂ８
の最小値が対応し、ｄ２のところには、ｃ１，ｂ５，ｂ
６，ｂ７，ｂ８の最小値が対応し、ｄ１のところには、
ｃ１，ｃ２，ｂ６，ｂ７，ｂ８の最小値がそれぞれ対応
する。As shown in FIG. 3, the values stored in the memories A, B, and C are shifted by 1 and are arranged. The objective is achieved by making d1 to d8 correspond. As a result, for example, d8 contains b1, b2, b3, a7, a8
Is the minimum value of d1, b1, b2, b3, b4, a8
Is the minimum value of d6, b1, b2, b3, b
4 and b5 correspond to each other, and d5 is replaced by b2
The minimum value of b3, b4, b5, b6 corresponds, the minimum value of b3, b4, b5, b6, b7 corresponds to d4, and the minimum value of d3, b4, b5, b6, b7, b8
Corresponds to the minimum value of d1, where c1, b5, b
6, b7 and b8 correspond to each other.
The minimum values of c1, c2, b6, b7, b8 respectively correspond.
【００１１】以下、詳細に手順を述べる。 （手順３）予め、縦方向７個の画素の輝度最小値を横方
向に２４（８×３）個求めて３個の６４ビットメモリ
Ａ，Ｂ，Ｃに左から順次格納しておく。具体的には、図
２において、ａ１〜ａ８をメモリＡに格納し、ｂ１〜ｂ
８をメモリＢに格納し、ｃ１〜ｃ８をメモリＣに格納す
る。 （手順４）６４ビットメモリＢの値をシフトレジスタＳ
及び６４ビットメモリＤに格納する。この結果は、図３
（１）実施時のシフトレジスタＳの内容に示すとおりで
ある。６４ビットメモリに格納されている順序と、シフ
トレジスタに格納されている順序が左右反転している
が、本質的な差異はないことを明記しておく。すなわ
ち、反転させない場合は各手順のシフト方向を左右逆と
すればよい。 （手順５）シフトレジスタＳ上にて、これに１を詰めな
がら８ビット右にシフトし、シフトレジスタＳと６４ビ
ットメモリＤとの各８ビット毎の最小値を６４ビットメ
モリＤに格納する作業をｐｘ＝２回実施する。 以上の（手順５）までの操作で、図３の（１）実施時の
シフトレジスタＳの内容と図３の（２）実施時のシフト
レジスタＳの内容と図３の（３）実施時のシフトレジス
タＳの内容の３種類の内容の数値の大小関係を調べて最
小と認定された値が６４ビットメモリＤに格納されたこ
とになる。Hereinafter, the procedure will be described in detail. (Procedure 3) Twenty-four (8 × 3) minimum luminance values of seven pixels in the vertical direction are obtained in the horizontal direction, and are sequentially stored in the three 64-bit memories A, B, and C from the left. Specifically, in FIG. 2, a1 to a8 are stored in the memory A, and b1 to b8 are stored.
8 is stored in the memory B, and c1 to c8 are stored in the memory C. (Procedure 4) Shift the value of the 64-bit memory B to the shift register S
And stored in a 64-bit memory D. This result is shown in FIG.
(1) As shown in the contents of the shift register S at the time of implementation. It is noted that the order stored in the 64-bit memory and the order stored in the shift register are reversed left and right, but there is no essential difference. That is, when not reversed, the shift direction of each procedure may be reversed left and right. (Procedure 5) On the shift register S, shift to the right by 8 bits while filling it with 1, and store the minimum value for each 8 bits of the shift register S and the 64-bit memory D in the 64-bit memory D. Is performed px = 2 times. By the operations up to the above (Procedure 5), the contents of the shift register S at the time of (1) implementation of FIG. 3, the contents of the shift register S at the time of implementation of (2) of FIG. 3, and the (3) of FIG. By examining the magnitude relationship between the three types of numerical values of the contents of the shift register S, the value determined to be the minimum is stored in the 64-bit memory D.
【００１２】（手順６）シフトレジスタＳに、６４ビッ
トメモリＡの値を格納して、（７−ｐｘ）×８＝（７−
２）×８＝５×８ビットだけ１を詰めて右にシフトす
る。 （手順７）シフトレジスタＳ上にて、これに１を詰めな
がらさらに８ビット左にシフトし、シフトレジスタＳと
６４ビットメモリＤとの各８ビット毎の最小値を６４ビ
ットメモリＤに格納する作業をｐｘ＝２回実施する。 以上、（手順７）までの操作により、図３の（１）〜
（５）実施時のシフトレジスタＳ内容の５種類の内容の
数値の大小関係を調べて最小と認定された値が６４ビッ
トメモリＤに格納されたことになる。(Procedure 6) The value of the 64-bit memory A is stored in the shift register S, and (7−px) × 8 = (7−px)
2) Shift 1 right by packing 1 by × 8 = 5 × 8 bits. (Procedure 7) The shift register S is further shifted left by 8 bits while filling it with 1 and the minimum value of each of the 8 bits of the shift register S and the 64-bit memory D is stored in the 64-bit memory D. Perform the work px = 2 times. As described above, by the operations up to (procedure 7), (1) to (3) in FIG.
(5) The value determined to be the minimum by examining the magnitude relationship between the five types of contents of the shift register S at the time of execution is stored in the 64-bit memory D.
【００１３】（手順８）今度は、メモリＢの値をシフト
レジスタＳに格納する。 （手順９）シフトレジスタＳにて、これに１を詰めなが
ら８ビット（１バイト）左にシフトし、シフトレジスタ
Ｓと６４ビットメモリＤとの各８ビット毎の最小値を６
４ビットメモリＤに格納する作業をｐｘ＝２回実施す
る。 以上（手順９）までの操作により、図３の（１）〜
（７）実施時のシフトレジスタの内容（７種類）の数値
の大小関係を調べて最小と認定された値が６４ビットメ
モリＤに格納されたことになる。(Procedure 8) This time, the value of the memory B is stored in the shift register S. (Procedure 9) The shift register S shifts 8 bits (1 byte) to the left while filling it with 1, and sets the minimum value for each 8 bits of the shift register S and the 64-bit memory D to 6
The operation of storing the data in the 4-bit memory D is performed twice (px = 2). By the operations up to the above (procedure 9), (1) to (3) in FIG.
(7) The value determined as the minimum by examining the magnitude relationship of the contents (seven types) of the contents of the shift register (seven types) at the time of execution is stored in the 64-bit memory D.
【００１４】（手順１０）今度は、シフトレジスタＳ
に、６４ビットメモリＣの値を格納して、（７−ｐｘ）
×８＝（７−２）×８＝５×８ビットだけ１を詰めて左
にシフトする。 （手順１１）シフトレジスタＳにて、さらに８ビットだ
け１を詰めて左にシフトして、６４ビットメモリＤとの
各８ビット毎の最小値を６４ビットメモリＤに格納する
作業をｐｘ＝２回実施する。 以上（手順１１）までの操作により、図３の（１）〜
（９）実施時のシフトレジスタの内容（７種類）の数値
の大小関係を調べて最小と認定された値が６４ビットメ
モリＤに格納されたことになる。したがって、メモリＤ
には、各々、最小値５個のさらなる最小値が格納されて
いることになる。 （手順１２）以下、（手順３）〜（手順１１）を全画素
にわたって繰り返す。(Procedure 10) This time, the shift register S
And the value of the 64-bit memory C is stored as (7-px)
× 8 = (7−2) × 8 = 5 × 8 bits are padded with 1 and shifted to the left. (Procedure 11) In the shift register S, the operation of shifting left by packing 1 by 8 bits and shifting the left value to the left with the 64-bit memory D in the 64-bit memory D is px = 2. Perform it twice. By the operations up to (step 11), (1) to (1) in FIG.
(9) The value determined as the minimum by examining the magnitude relationship of the contents (seven types) of the contents of the shift register (seven types) at the time of execution is stored in the 64-bit memory D. Therefore, the memory D
, Each of which stores a minimum of five further minimum values. (Procedure 12) Hereinafter, (Procedure 3) to (Procedure 11) are repeated for all pixels.
【００１５】［実施の態様２］ここでは、長方形領域の
縦画素数が任意で横画素数が１１の場合で、かつ、地合
が暗く最小値を求める場合の実施例を示す。 （手順１）長方形領域の縦画素数が任意で横画素数が１
１の場合である。 （手順２）ｐｘ＝５となるので、繰り返し回数が５回と
なる。 （手順３）予め、縦方向７個の画素の輝度最小値を横方
向に２４（８×３）個求めて３個の６４ビットメモリ
Ａ，Ｂ，Ｃに左から順次格納しておく。具体的には、図
２において、ａ１〜ａ８をメモリＡに格納し、ｂ１〜ｂ
８をメモリＢに格納し、ｃ１〜ｃ８をメモリＣに格納す
る。 （手順４）６４ビットメモリＢの値をシフトレジスタＳ
及び６４ビットメモリＤに格納する。 この結果は、図６（１）実施時のシフトレジスタＳの内
容に示すとおりである。６４ビットメモリに格納されて
いる順序と、シフトレジスタに格納されている順序が左
右反転しているが、本質的な差異はないことを明記して
おく。 （手順５）シフトレジスタＳ上にて、これに１を詰めな
がら８ビット右にシフトし、シフトレジスタＳと６４ビ
ットメモリＤとの各８ビット毎の最小値を６４ビットメ
モリＤに格納する作業をｐｘ＝５回実施する。 以上の（手順５）までの操作で、図６の（１）〜（６）
実施時のシフトレジスタＳの内容の大小関係を調べて最
小と認定された値が６４ビットメモリＤに格納されたこ
とになる。[Embodiment 2] This embodiment shows an example in which the number of vertical pixels in a rectangular area is arbitrary and the number of horizontal pixels is 11, and the formation is dark and the minimum value is obtained. (Procedure 1) The number of vertical pixels in the rectangular area is arbitrary and the number of horizontal pixels is 1
This is the case of 1. (Procedure 2) Since px = 5, the number of repetitions is five. (Procedure 3) Twenty-four (8 × 3) minimum luminance values of seven pixels in the vertical direction are obtained in the horizontal direction, and are sequentially stored in the three 64-bit memories A, B, and C from the left. Specifically, in FIG. 2, a1 to a8 are stored in the memory A, and b1 to b8 are stored.
8 is stored in the memory B, and c1 to c8 are stored in the memory C. (Procedure 4) Shift the value of the 64-bit memory B to the shift register S
And stored in a 64-bit memory D. The result is as shown in the contents of the shift register S at the time of execution of FIG. It is noted that the order stored in the 64-bit memory and the order stored in the shift register are reversed left and right, but there is no essential difference. (Procedure 5) On the shift register S, shift to the right by 8 bits while filling it with 1, and store the minimum value for each 8 bits of the shift register S and the 64-bit memory D in the 64-bit memory D. Is performed px = 5 times. By the operations up to the above (Procedure 5), (1) to (6) in FIG.
By examining the magnitude relationship between the contents of the shift register S at the time of execution, the value determined to be the minimum is stored in the 64-bit memory D.
【００１６】（手順６）シフトレジスタＳに、６４ビッ
トメモリＡの値を格納して、（７−ｐｘ）×８＝（７−
５）８＝２×８ビットだけ１を詰めて右にシフトする。 （手順７）シフトレジスタＳ上にて、これに１を詰めな
がらさらに８ビット左にシフトし、シフトレジスタＳと
６４ビットメモリＤとの各８ビット毎の最小値を６４ビ
ットメモリＤに格納する作業をｐｘ＝５回実施する。 以上、（手順７）までの操作により、図６の（１）〜
（１１）実施時のシフトレジスタＳの数値の大小関係を
調べて最小と認定された値が６４ビットメモリＤに格納
されたことになる。(Procedure 6) The value of the 64-bit memory A is stored in the shift register S, and (7−px) × 8 = (7−px)
5) Shift 1 right by packing 1 by 8 = 2 × 8 bits. (Procedure 7) The shift register S is further shifted left by 8 bits while filling it with 1 and the minimum value of each of the 8 bits of the shift register S and the 64-bit memory D is stored in the 64-bit memory D. Perform work px = 5 times. As described above, by the operations up to (procedure 7), (1) to (1) in FIG.
(11) The value determined as the minimum by examining the magnitude relationship of the values of the shift register S at the time of execution is stored in the 64-bit memory D.
【００１７】（手順８）今度は、メモリＢの値をシフト
レジスタＳに格納する。 （手順９）シフトレジスタＳにて、これに１を詰めなが
ら８ビット（１バイト）左にシフトし、シフトレジスタ
Ｓと６４ビットメモリＤとの各８ビット毎の最小値を６
４ビットメモリＤに格納する作業をｐｘ＝５回実施す
る。 以上（手順９）までの操作により、図６の（１）〜（１
６）実施時のシフトレジスタの内容（７種類）の数値の
大小関係を調べて最小と認定された値が６４ビットメモ
リＤに格納されたことになる。(Procedure 8) This time, the value of the memory B is stored in the shift register S. (Procedure 9) The shift register S shifts 8 bits (1 byte) to the left while filling it with 1, and sets the minimum value for each 8 bits of the shift register S and the 64-bit memory D to 6
The operation of storing in the 4-bit memory D is performed px = 5 times. By the operations up to (step 9), (1) to (1) in FIG.
6) The value determined as the minimum by examining the magnitude relationship of the contents (seven types) of the contents of the shift register (seven types) at the time of execution is stored in the 64-bit memory D.
【００１８】（手順１０）今度は、シフトレジスタＳ
に、６４ビットメモリＣの値を格納して、（７−ｐｘ）
×８＝（７−５）×８＝２×８ビットだけ１を詰めて左
にシフトする。 （手順１１）シフトレジスタＳにて、さらに８ビットだ
け１を詰めて左にシフトして、６４ビットメモリＤとの
各８ビット毎の最小値を６４ビットメモリＤに格納する
作業をｐｘ＝５回実施する。 以上（手順１１）までの操作により、図６の（１）〜
（２１）実施時のシフトレジスタの内容（７種類）の数
値の大小関係を調べて最小と認定された値が６４ビット
メモリＤに格納されたことになる。(Procedure 10) This time, the shift register S
And the value of the 64-bit memory C is stored as (7-px)
× 8 = (7−5) × 8 = 2 × 8 bits are padded with 1 and shifted to the left. (Procedure 11) In the shift register S, 1 is further packed by 8 bits and shifted to the left, and the operation of storing the minimum value of each 8-bit with the 64-bit memory D in the 64-bit memory D is px = 5. Perform it twice. By the operation up to the above (procedure 11), (1) to (1) in FIG.
(21) The value determined to be the minimum by examining the magnitude relationship of the contents (seven types) of the contents of the shift register (seven types) at the time of execution is stored in the 64-bit memory D.
【００１９】[0019]
【実施例】ここでは、実施の態様１に具体的な数値が入
った例を図４、図５を用いて具体的に説明する。図４
は、材料の表面画像の一部分に着目した場合の、各画素
の輝度を数字で表したものである。例えば、１列目に
は、上から１２３、２００、１０５、１０５、１００，
１００，１００の輝度を有しているため、この列の最小
値は１００と計算されるため、ａ１には１００が格納さ
れる。以下同様にして、ａ２〜ａ８，ｂ１〜ｂ８，ｃ１
〜ｃ８が計算されて格納される。EXAMPLE Here, an example in which specific numerical values are included in the first embodiment will be specifically described with reference to FIGS. FIG.
Represents the luminance of each pixel by a numeral when focusing on a part of the surface image of the material. For example, in the first column, 123, 200, 105, 105, 100,
Since it has a luminance of 100, 100, the minimum value of this column is calculated as 100, so 100 is stored in a1. Hereinafter, similarly, a2 to a8, b1 to b8, c1
To c8 are calculated and stored.
【００２０】図５の（１）はシフトレジスタＳにｂ１〜
ｂ８を反転して格納した場合、図５の（２）は１を詰め
ながら８ビット右にシフトした場合、図５の（３）はさ
らに１を詰めながら８ビット右にシフトした場合を示
す。図５の（４）はシフトレジスタＳにａ１〜ａ８を反
転して格納して、６×８ビット右にシフトした場合、図
５の（５）はさらに１を詰めながら８ビット右にシフト
した場合を示す。図５の（６）はシフトレジスタＳにｂ
１〜ｂ８を反転して格納して１を詰めながら８ビット左
にシフトした場合、図５の（７）はさらに１を詰めなが
ら８ビット左にシフトした場合を示す。図５の（８）は
シフトレジスタＳにａ１〜ａ８を反転して格納して、６
×８ビット左にシフトした場合、図５の（９）はさらに
１を詰めながら８ビット左にシフトした場合を示す。FIG. 5A shows that the shift register S has b1 to b1.
FIG. 5B shows a case where b8 is inverted and stored, and FIG. 5B shows a case where it is shifted to the right by 8 bits while reducing 1s, and FIG. In FIG. 5D, when a1 to a8 are inverted and stored in the shift register S and shifted to the right by 6 × 8 bits, FIG. 5D is shifted to the right by 8 bits while further reducing 1s. Show the case. (6) of FIG.
FIG. 5 (7) shows a case in which 1 to b8 are inverted and stored and shifted to the left by 8 bits while reducing 1s, and FIG. (8) of FIG. 5 shows the case where a1 to a8 are inverted and stored in the shift register S, and
When shifting to the left by × 8 bits, (9) in FIG. 5 shows the case of shifting to the left by 8 bits while further reducing 1s.
【００２１】図５（１）〜（９）のシフトレジスタの内
容に関して最小値をとった値が６４ビットメモリＤ（ｄ
１〜ｄ８）に格納される。図４における第９列から第１
３列までの画素によって構成される長方形領域の代表画
素である第１１列目の上から4 行目の画素の値は、図３
に従えばｂ１〜ｂ５の最小値であるからｄ６に格納され
ている。さらに、そればかりではなく、ｄ１〜ｄ８に格
納される各々の値も関係する長方形領域の最小値になっ
ている。A value obtained by taking the minimum value with respect to the contents of the shift registers shown in FIGS.
1 to d8). From the ninth column in FIG.
The value of the pixel in the fourth row from the top of the eleventh column, which is a representative pixel of the rectangular area constituted by the pixels in up to three columns,
According to the above, the minimum value of b1 to b5 is stored in d6. Further, not only that, but also the values stored in d1 to d8 are also the minimum values of the related rectangular area.
【００２２】[0022]
【発明の効果】図７には本発明の実施により補正される
前の画像と補正後の画像が示されており、図７（ａ）は
地合が明るい場合の汚れ等によって乱れた画像であり、
図７（ｂ）は図７（ａ）を本発明の方法により補正した
ものであり、図７（ｃ）は地合が暗い場合の汚れ等によ
って乱れた画像であり、図７（ｄ）は図７（ｃ）を本発
明の方法により補正したものである。本発明の方法によ
り、一度の処理で８個最小値あるいは最大値を計算する
ことができるので、図７で示したような画像の乱れの補
正処理を短時間で実行可能ならしめ、オンラインでの疵
検査における未検出あるいは過検出の問題を防止でき
る。FIG. 7 shows an image before correction and an image after correction according to the embodiment of the present invention. FIG. 7A shows an image which is disturbed by dirt or the like when the formation is bright. Yes,
FIG. 7 (b) is a correction of FIG. 7 (a) by the method of the present invention, FIG. 7 (c) is an image disturbed by dirt or the like when the formation is dark, and FIG. 7 (d) is FIG. 7C is corrected by the method of the present invention. According to the method of the present invention, it is possible to calculate the minimum value or the maximum value of eight pieces in one processing, so that the processing for correcting the image disturbance as shown in FIG. Undetected or overdetected problems in flaw inspection can be prevented.
【図１】着目する画像部分の画素構成を示す図である。FIG. 1 is a diagram illustrating a pixel configuration of an image portion of interest.
【図２】縦方向７画素の最小値探索を示す図である。FIG. 2 is a diagram showing a search for a minimum value of seven pixels in the vertical direction.
【図３】縦７画素の最小値５個の最小値の探索法を示す
図である。FIG. 3 is a diagram illustrating a search method for a minimum value of five minimum values of seven vertical pixels.
【図４】縦方向７画素の輝度最小探索結果例を示す図で
ある。FIG. 4 is a diagram illustrating an example of a result of minimum brightness search for seven pixels in the vertical direction.
【図５】縦方向７画素の最小輝度の５個分の最小値例を
示す図である。FIG. 5 is a diagram illustrating an example of a minimum value of five minimum luminances of seven pixels in the vertical direction.
【図６】縦方向画素任意で横方向１１画素の場合の最小
値１１個の最小値の探索法を示す図である。FIG. 6 is a diagram showing a method of searching for 11 minimum values in the case of arbitrary vertical pixels and 11 horizontal pixels.
【図７】本発明の方法及び装置の実施例を示す図であ
る。FIG. 7 illustrates an embodiment of the method and apparatus of the present invention.
【図８】本発明の方法（地合が暗いため最小値を求める
方法）の具体的処理フローを示す図である。FIG. 8 is a diagram showing a specific processing flow of the method of the present invention (a method of obtaining a minimum value because formation is dark).
【図９】本発明の方法（地合が明るいため最大値を求め
る方法）の具体的処理フローを示す図である。FIG. 9 is a diagram showing a specific processing flow of the method of the present invention (a method of obtaining a maximum value because formation is bright).
フロントページの続き Ｆターム(参考） 2G051 AA37 AB02 AB20 AC21 CA04 CB01 EA08 EA12 EA14 EA16 EB01 ED01 ED07 5B057 AA01 CA08 CA12 CA16 CC02 CE02 DA03 DB02 DB09 DC30 5C077 LL02 NN02 NP05 PP38 PQ21 PQ22 Continued on front page F-term (reference) 2G051 AA37 AB02 AB20 AC21 CA04 CB01 EA08 EA12 EA14 EA16 EB01 ED01 ED07 5B057 AA01 CA08 CA12 CA16 CC02 CE02 DA03 DB02 DB09 DC30 5C077 LL02 NN02 NP05 PP38 PQ21 PQ22
Claims (3)
あたり、汚れ等に起因する疵画像の乱れを除去するため
に、前記汚れ等を覆うに足る長方形の縦方向の画素数と
横方向の画素数を決定し、前記画素数を有する長方形領
域内の代表画素を定義するとともに、前記材料の表面画
像の各画素毎に、当該画素を前記代表画素とした場合に
対応する長方形領域をとり、材料表面の地合が暗い場合
は当該長方形領域の最小輝度を算出してこれを前記代表
画素の輝度とし、材料表面の地合が明るい場合は当該長
方形領域の最大輝度を算出してこれを前記代表画素の輝
度とすることを特徴とする画像処理方法。In detecting a flaw candidate on a surface image of a material, in order to remove disturbance of the flaw image due to dirt or the like, the number of pixels in the vertical direction and the horizontal direction of a rectangle sufficient to cover the dirt or the like The number of pixels is determined, and a representative pixel in the rectangular area having the number of pixels is defined.For each pixel of the surface image of the material, a rectangular area corresponding to the case where the pixel is the representative pixel is taken. When the formation on the material surface is dark, the minimum luminance of the rectangular area is calculated and used as the luminance of the representative pixel, and when the formation on the material surface is bright, the maximum luminance of the rectangular area is calculated and calculated. An image processing method, wherein the luminance of the representative pixel is used.
て、少なくとも３個以上の６４ビットメモリ（Ａ、Ｂ、
Ｃ）と少なくとも１個以上の６４ビットシフトレジスタ
（Ｓ）と少なくとも１個以上の演算結果を格納する６４
ビットメモリ（Ｄ）を用意し、地合が暗い場合は、以下
の手順により処理することを特徴とする画像処理方法。 （手順１）長方形領域の縦・横の画素数を決める。 （手順２）横画素数を２で除した整数値をｐｘとする。 （手順３）予め、縦方向画素の輝度最小値を横方向に２
４（３×８）個求めて、３個の６４ビットメモリ（Ａ，
Ｂ，Ｃ）に左から順に格納しておく。 （手順４）６４ビットメモリ（Ｂ）の値をシフトレジス
タ（Ｓ）及び６４ビットメモリ（Ｄ）に格納する。フト
し、シフトレジスタ（Ｓ）と６４ビットメモリ（Ｄ）と
を各８ビット毎に比較し、最小値を６４ビットメモリ
（Ｄ）に格納する作業をｐｘ回実施する。 （手順６）シフトレジスタ（Ｓ）に、６４ビットメモリ
（Ａ）の値を格納して、（７−ｐｘ）×８ビットだけ１
を詰めて右にシフトする。 （手順７）シフトレジスタ（Ｓ）上にて、これに１を詰
めながらさらに８ビット右にシフトし、シフトレジスタ
（Ｓ）と６４ビットメモリ（Ｄ）とを各８ビット毎に比
較し、最小値を６４ビットメモリ（Ｄ）に格納する作業
をｐｘ回実施する。 （手順８）メモリ（Ｂ）の値をシフトレジスタＳに格納
する。 （手順９）シフトレジスタ（Ｓ）にて、これに１を詰め
ながら８ビット左にシフトし、シフトレジスタ（Ｓ）と
６４ビットメモリ（Ｄ）とを各８ビット毎に比較し、最
小値を６４ビットメモリ（Ｄ）に格納する作業をｐｘ回
実施する。 （手順１０）シフトレジスタ（Ｓ）に、６４ビットメモ
リ（Ｃ）の値を格納して、（７−ｐｘ）×８ビットだけ
１を詰めて左にシフトする。 （手順１１）シフトレジスタ（Ｓ）にて、さらに８ビッ
トだけ１を詰めて左にシフトして、シフトレジスタ
（Ｓ）と６４ビットメモリ（Ｄ）とを各８ビット毎に比
較し、最小値を６４ビットメモリ（Ｄ）に格納する作業
をｐｘ回実施する。 （手順１２）上記（手順３）〜（手順１１）を全画素に
関して繰り返す。2. The image processing method according to claim 1, wherein at least three or more 64-bit memories (A, B,
C), at least one or more 64-bit shift registers (S), and 64 for storing at least one or more operation results
An image processing method comprising: preparing a bit memory (D); and performing processing according to the following procedure when formation is dark. (Procedure 1) Determine the number of vertical and horizontal pixels in the rectangular area. (Procedure 2) An integer value obtained by dividing the number of horizontal pixels by 2 is defined as px. (Procedure 3) The luminance minimum value of the vertical pixel is set to 2 in the horizontal direction in advance.
Four (3 × 8) are obtained and three 64-bit memories (A,
B, C) are stored in order from the left. (Procedure 4) The value of the 64-bit memory (B) is stored in the shift register (S) and the 64-bit memory (D). The shift register (S) and the 64-bit memory (D) are compared every 8 bits, and the operation of storing the minimum value in the 64-bit memory (D) is performed px times. (Procedure 6) The value of the 64-bit memory (A) is stored in the shift register (S), and only (7-px) × 8 bits are set to 1
And shift right. (Procedure 7) On the shift register (S), the value is further shifted to the right by 8 bits while filling it with 1. Then, the shift register (S) and the 64-bit memory (D) are compared every 8 bits, and The operation of storing the value in the 64-bit memory (D) is performed px times. (Step 8) Store the value of the memory (B) in the shift register S. (Procedure 9) The shift register (S) shifts 8 bits to the left while filling it with 1, and compares the shift register (S) with the 64-bit memory (D) every 8 bits. The operation of storing in the 64-bit memory (D) is performed px times. (Procedure 10) The value of the 64-bit memory (C) is stored in the shift register (S), and 1 is shifted to the left by (7-px) × 8 bits. (Procedure 11) In the shift register (S), 1 is further shifted by 8 bits and shifted to the left, and the shift register (S) and the 64-bit memory (D) are compared every 8 bits, and the minimum value is calculated. Is stored px times in a 64-bit memory (D). (Step 12) The above (Step 3) to (Step 11) are repeated for all pixels.
て、少なくとも３個以上の６４ビットメモリ（Ａ、Ｂ、
Ｃ）と少なくとも１個以上の６４ビットシフトレジスタ
（Ｓ）と少なくとも１個以上の演算結果を格納する６４
ビットメモリ（Ｄ）を用意し、地合が明るい場合は、以
下の手順により処理することを特徴とする画像処理方
法。 （手順１）長方形領域の縦・横の画素数を決める。 （手順２）横画素数を２で除した整数値をｐｘとする。 （手順３）予め、縦方向画素の輝度最大値を横方向に２
４（３×８）個求めて、３個の６４ビットメモリ（Ａ，
Ｂ，Ｃ）に左から順に格納しておく。 （手順４）６４ビットメモリ（Ｂ）の値をシフトレジス
タ（Ｓ）及び６４ビットメモリ（Ｄ）に格納する。 （手順５）シスとレジスタ（Ｓ）上にて、これに0 を詰
めながら８ビット右にシフトし、シフトレジスタ（Ｓ）
と６４ビットメモリ（Ｄ）とを各８ビット毎に比較し、
最大値を６４ビットメモリ（Ｄ）に格納する作業をｐｘ
回実施する。 （手順６）シフトレジスタ（Ｓ）に、６４ビットメモリ
（Ａ）の値を格納して、（７−ｐｘ）×８ビットだけ０
を詰めて右にシフトする。 （手順７）シフトレジスタ（Ｓ）上にて、これに０を詰
めながらさらに８ビット右にシフトし、シフトレジスタ
（Ｓ）と６４ビットメモリ（Ｄ）とを各８ビット毎に比
較し、最大値を６４ビットメモリ（Ｄ）に格納する作業
をｐｘ回実施する。 （手順８）メモリ（Ｂ）の値をシフトレジスタＳに格納
する。 （手順９）シフトレジスタ（Ｓ）にて、これに０を詰め
ながら８ビット左にシフトし、シフトレジスタ（Ｓ）と
６４ビットメモリ（Ｄ）とを各８ビット毎に比較し、最
大値を６４ビットメモリ（Ｄ）に格納する作業をｐｘ回
実施する。 （手順１０）シフトレジスタ（Ｓ）に、６４ビットメモ
リ（Ｃ）の値を格納して、（７−ｐｘ）×８ビットだけ
０を詰めて左にシフトする。 （手順１１）シフトレジスタ（Ｓ）にて、さらに８ビッ
トだけ０を詰めて左にシフトして、シフトレジスタ
（Ｓ）と６４ビットメモリ（Ｄ）とを各８ビット毎に比
較し、最大値を６４ビットメモリ（Ｄ）に格納する作業
をｐｘ回実施する。 （手順１２）上記（手順３）〜（手順１１）を全画素に
関して繰り返す。3. The image processing method according to claim 1, wherein at least three or more 64-bit memories (A, B,
C), at least one or more 64-bit shift registers (S), and 64 for storing at least one or more operation results
An image processing method in which a bit memory (D) is prepared, and when the formation is bright, processing is performed according to the following procedure. (Procedure 1) Determine the number of vertical and horizontal pixels in the rectangular area. (Procedure 2) An integer value obtained by dividing the number of horizontal pixels by 2 is defined as px. (Procedure 3) The maximum luminance value of the vertical pixel is set to 2 in the horizontal direction in advance.
Four (3 × 8) are obtained and three 64-bit memories (A,
B, C) are stored in order from the left. (Procedure 4) The value of the 64-bit memory (B) is stored in the shift register (S) and the 64-bit memory (D). (Procedure 5) The shift register (S) shifts right by 8 bits on the cis and register (S) while filling them with 0.
And the 64-bit memory (D) are compared every 8 bits,
The work of storing the maximum value in the 64-bit memory (D) is px
Perform it twice. (Procedure 6) The value of the 64-bit memory (A) is stored in the shift register (S), and only (7-px) × 8 bits are set to 0.
And shift right. (Procedure 7) The shift register (S) is further shifted right by 8 bits while filling it with 0, and the shift register (S) and the 64-bit memory (D) are compared every 8 bits, and The operation of storing the value in the 64-bit memory (D) is performed px times. (Step 8) The value of the memory (B) is stored in the shift register S. (Procedure 9) The shift register (S) shifts 8 bits to the left while filling it with 0, and compares the shift register (S) with the 64-bit memory (D) every 8 bits, and determines the maximum value. The operation of storing in the 64-bit memory (D) is performed px times. (Procedure 10) The value of the 64-bit memory (C) is stored in the shift register (S), and zero is shifted to the left by (7-px) × 8 bits. (Procedure 11) The shift register (S) further shifts the shift register (S) and the 64-bit memory (D) to the left by shifting the value to the left by packing 0s for 8 bits, and determining the maximum value. Is stored px times in a 64-bit memory (D). (Step 12) The above (Step 3) to (Step 11) are repeated for all pixels.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008211A JP2002214148A (en) | 2001-01-16 | 2001-01-16 | Image processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008211A JP2002214148A (en) | 2001-01-16 | 2001-01-16 | Image processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002214148A true JP2002214148A (en) | 2002-07-31 |
Family
ID=18875860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001008211A Withdrawn JP2002214148A (en) | 2001-01-16 | 2001-01-16 | Image processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002214148A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010117322A (en) * | 2008-11-14 | 2010-05-27 | Nippon Steel Corp | Surface flaw inspection device, method and program for surface flaw inspection |
| JP2011085468A (en) * | 2009-10-15 | 2011-04-28 | Toray Ind Inc | Defect inspection method for sheet-like material |
-
2001
- 2001-01-16 JP JP2001008211A patent/JP2002214148A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010117322A (en) * | 2008-11-14 | 2010-05-27 | Nippon Steel Corp | Surface flaw inspection device, method and program for surface flaw inspection |
| JP2011085468A (en) * | 2009-10-15 | 2011-04-28 | Toray Ind Inc | Defect inspection method for sheet-like material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10249264B2 (en) | Controller for compensating mura defects, display apparatus having the same, and method for compensating mura defects | |
| KR100437434B1 (en) | Image signal processing device and method of detecting pixel defect | |
| US7893972B2 (en) | Method and apparatus for real time identification and correction of pixel defects for image sensor arrays | |
| US6524237B1 (en) | Method and apparatus for using non-coherent optical bundles for image transmission | |
| US20080095459A1 (en) | Real Time Video Stabilizer | |
| CN109685794B (en) | Camera self-adaptive step length DPC algorithm and device for mobile phone screen defect detection | |
| JP2002005846A (en) | Defect inspecting apparatus | |
| US7715650B2 (en) | Method and apparatus for digital processing of images | |
| CN114283124A (en) | Smudginess detection method, device, equipment and storage medium | |
| JP2002214148A (en) | Image processing method | |
| JPH09101236A (en) | Method and apparatus for detecting defect of display | |
| US20030160805A1 (en) | Image-processing method, image-processing apparatus, and display equipment | |
| JPH11166898A (en) | Device and method for inspecting rod for flaw | |
| JP3127598B2 (en) | Method for extracting density-varying constituent pixels in image and method for determining density-fluctuation block | |
| JP2000059689A (en) | Defect pixel detection.correction device for solid-state age pickup element | |
| JP7194348B2 (en) | Image processing device, image processing method and image processing program | |
| JP7327866B1 (en) | Learning model generation method | |
| JP2008292241A (en) | Display testing device | |
| JPH1152904A (en) | Testing method for lcd panel | |
| JP2000105167A (en) | Address calibration method of image quality inspection device | |
| JP2005346300A (en) | Stripe defect detection method and device | |
| JPH11136659A (en) | Method of density irregularity correction in image | |
| JPH0721383A (en) | Picture processor | |
| JP2536987Y2 (en) | Surface scratch monitor display | |
| KR20050023548A (en) | Apparatus for compensating defect pixel existing in image sensor and method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |