JP2002208754A - Method of manufacturing semiconductor laser element - Google Patents
Method of manufacturing semiconductor laser elementInfo
- Publication number
- JP2002208754A JP2002208754A JP2001004027A JP2001004027A JP2002208754A JP 2002208754 A JP2002208754 A JP 2002208754A JP 2001004027 A JP2001004027 A JP 2001004027A JP 2001004027 A JP2001004027 A JP 2001004027A JP 2002208754 A JP2002208754 A JP 2002208754A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- semiconductor laser
- solder layer
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体レーザ素子
の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor laser device.
【０００２】[0002]
【従来の技術】従来、この種の半導体レーザ素子におい
て、一面側に形成されたオーミック電極としてのドレイ
ン電極（Ｎ型電極）には、ＡｕとＧｅの合金にＮｉ、Ａ
ｕを積層したもの（以下、この種の表記をＡｕ−Ｇｅ／
Ｎｉ／Ａｕのように示す）が用いられている。2. Description of the Related Art Conventionally, in a semiconductor laser device of this kind, a drain electrode (N-type electrode) formed as an ohmic electrode formed on one surface side is made of an alloy of Au and Ge with Ni and A.
u (hereinafter referred to as Au-Ge /
Ni / Au).
【０００３】このような半導体レーザ素子は、金メッキ
されたヒートシンクやステム、回路基板等の基台にはん
だ付けされる。半導体レーザ素子を基台に接合する場
合、接合温度を低くし半導体レーザ素子への熱損傷を軽
減するようにするのが好ましい。[0003] Such a semiconductor laser device is soldered to a base such as a gold-plated heat sink, stem or circuit board. When the semiconductor laser device is bonded to the base, it is preferable to lower the bonding temperature to reduce thermal damage to the semiconductor laser device.
【０００４】このため、本出願人は、半導体レーザ素子
におけるＮ型電極にＮｉ層およびＡｕ−Ｓｎはんだ層を
形成するものを先に提案した（特開平８−１８１３９２
号公報）。この構成によれば、接合時に、Ｎｉ層中のＮ
ｉがＡｕ−Ｓｎはんだ層に拡散し、Ａｕ−Ｓｎ−Ｎｉ合
金を作り、接合温度を低くすることができる。For this reason, the present applicant has previously proposed a semiconductor laser device in which a Ni layer and an Au—Sn solder layer are formed on an N-type electrode (Japanese Patent Laid-Open No. 8-181392).
No.). According to this configuration, at the time of bonding, the N
i diffuses into the Au—Sn solder layer to form an Au—Sn—Ni alloy, which can lower the joining temperature.
【０００５】図４に、Ｎｉ／（Ａｕ８０ｗｔ％−Ｓｎ２
０ｗｔ％）の積層構造において、Ｎｉ濃度を変化させた
ときの融点の変化を示す（特開平８−１８１３９２号公
報に記載されたもの）。図において、Ｌ、Ｓはそれぞれ
液相、固相を示し、α、βはそれぞれＡｕ−Ｓｎ−Ｎｉ
の固溶体を示す。（Ｌ＋α）、（Ｌ＋β）はそれぞれ液
相、固相の混合状態であることを表す。この図より、
（Ａｕ８０ｗｔ％−Ｓｎ２０ｗｔ％）−Ｎｉ合金は、Ｎ
ｉの量が増えることにより融点が低下し、Ｎｉの組成比
（接合材料の全重量に対するＮｉの重量比）を１．３ｗ
ｔ％以上１０ｗｔ％未満に制御することにより、接合温
度を２７０℃程度まで低下させることができる。FIG. 4 shows Ni / (Au80 wt% -Sn2
(0 wt%) shows a change in melting point when the Ni concentration is changed (as described in Japanese Patent Application Laid-Open No. 8-181392). In the figure, L and S represent a liquid phase and a solid phase, respectively, and α and β are Au-Sn-Ni, respectively.
Is shown as a solid solution. (L + α) and (L + β) represent a mixed state of a liquid phase and a solid phase, respectively. From this figure,
(Au80wt% -Sn20wt%)-Ni alloy is N
As the amount of i increases, the melting point decreases, and the Ni composition ratio (the weight ratio of Ni to the total weight of the bonding material) becomes 1.3 w.
By controlling the temperature to t% or more and less than 10 wt%, the bonding temperature can be reduced to about 270 ° C.
【０００６】[0006]
【発明が解決しようとする課題】上記したように、接合
温度を低下させるためには、Ｎｉ層中のＮｉをＡｕ−Ｓ
ｎはんだ層に拡散させることが必須である。しかしなが
ら、製造方法によっては、ＮｉとＡｕ−Ｓｎの界面にＮ
ｉの酸化膜などが形成され、この酸化膜によってＮｉ層
中のＮｉがＡｕ−Ｓｎはんだ層に十分拡散できないとい
うことが起こり得る。As described above, in order to lower the bonding temperature, the Ni in the Ni layer must be Au-S
It is essential to diffuse into the n solder layer. However, depending on the manufacturing method, the interface between Ni and Au-Sn
An oxide film of i may be formed, and this oxide film may prevent Ni in the Ni layer from sufficiently diffusing into the Au-Sn solder layer.
【０００７】例えば、半導体レーザ素子の製造方法にお
いて、図５に示すように、基板（ウェハ）の一面側にＮ
型電極を真空蒸着法により成膜する工程と、基板とＮ型
電極との接触抵抗を低減するために熱処理を行う工程
と、ＮｉからなるＮｉ拡散層（Ｎｉ層）を真空蒸着法に
より成膜する工程と、Ａｕ−Ｓｎはんだ層を真空蒸着法
により成膜する工程とを用いる場合、それらの工程での
処理は別チャンバーにて行われるため、各々の工程間で
は図５に示すように、一時的に基板を大気中に暴露する
ことになる。このため、Ｎｉ層に酸化膜が形成され、Ｎ
ｉ層とＡｕ−Ｓｎはんだ層間の界面に存在する酸化膜に
よって、Ａｕ−Ｓｎはんだ層中へのＮｉの拡散が妨げら
れてしまう。For example, in a method of manufacturing a semiconductor laser device, as shown in FIG.
Forming a mold electrode by a vacuum deposition method, performing a heat treatment to reduce the contact resistance between the substrate and the N-type electrode, and forming a Ni diffusion layer (Ni layer) made of Ni by a vacuum deposition method. And a step of forming an Au-Sn solder layer by a vacuum evaporation method, since the processing in those steps is performed in separate chambers, as shown in FIG. This will temporarily expose the substrate to the atmosphere. For this reason, an oxide film is formed on the Ni layer,
The diffusion of Ni into the Au-Sn solder layer is prevented by the oxide film present at the interface between the i-layer and the Au-Sn solder layer.
【０００８】本発明は上記問題に鑑みたもので、Ｎｉ層
とＡｕ−Ｓｎはんだ層間の界面でのＮｉ層の酸化を防止
し、接合温度を低くすることができる半導体レーザ素子
の製造方法を提供することを目的とする。The present invention has been made in view of the above problems, and provides a method of manufacturing a semiconductor laser device which can prevent oxidation of a Ni layer at an interface between a Ni layer and an Au-Sn solder layer and can lower a bonding temperature. The purpose is to do.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、半導体レーザとして機
能させるための各動作領域が形成された半導体基板の一
面側にオーミック電極を形成し、さらにそのオーミック
電極に、Ｎｉ層、およびＡｕ−Ｓｎはんだ層を形成し
て、半導体レーザ素子を製造する方法において、少なく
とも前記Ｎｉ層を成膜する工程と前記はんだ層を成膜す
る工程を同一チャンバにて連続処理することを特徴とし
ている。In order to achieve the above object, according to the first aspect of the present invention, an ohmic electrode is formed on one surface side of a semiconductor substrate on which each operation region for functioning as a semiconductor laser is formed. Further, in a method of manufacturing a semiconductor laser device by forming a Ni layer and an Au-Sn solder layer on the ohmic electrode, at least the step of forming the Ni layer and the step of forming the solder layer are the same. It is characterized by continuous processing in a chamber.
【００１０】このような工程とすることにより、各々の
工程間で半導体基板が大気中に暴露することがないた
め、Ｎｉ層に酸化膜が形成されることはない。従って、
半導体レーザ素子を基台に接合する場合の接合温度を低
くすることができる。[0010] By adopting such a process, the semiconductor substrate is not exposed to the air between each process, so that no oxide film is formed on the Ni layer. Therefore,
The joining temperature when joining the semiconductor laser element to the base can be reduced.
【００１１】また、請求項２に記載の発明のように、前
記オーミック電極を成膜する工程から前記はんだ層を成
膜する工程までを同一チャンバにて連続処理するように
すれば、請求項１に記載の発明と同様、Ｎｉ層の酸化を
防止することができ、しかもそれらの工程において異物
が半導体基板に付着するなどの問題を回避することがで
きる。According to a second aspect of the present invention, the process from the step of forming the ohmic electrode to the step of forming the solder layer is continuously performed in the same chamber. As in the invention described in (1), it is possible to prevent the oxidation of the Ni layer, and it is possible to avoid such a problem that foreign substances adhere to the semiconductor substrate in those steps.
【００１２】請求項３に記載の発明では、半導体レーザ
として機能させるための各動作領域が形成された半導体
基板の一面側にオーミック電極を形成し、さらにそのオ
ーミック電極に、Ｎｉ層、およびＡｕ−Ｓｎはんだ層を
形成して、半導体レーザ素子を製造する方法において、
少なくとも前記Ｎｉ層を成膜する工程と前記はんだ層を
成膜する工程における前記半導体基板の搬送を大気暴露
しないように真空中で行うことを特徴としている。According to the third aspect of the present invention, an ohmic electrode is formed on one surface side of the semiconductor substrate on which each operation region for functioning as a semiconductor laser is formed, and a Ni layer and an Au- In a method of manufacturing a semiconductor laser device by forming an Sn solder layer,
At least in the step of forming the Ni layer and the step of forming the solder layer, the semiconductor substrate is transported in a vacuum so as not to be exposed to the atmosphere.
【００１３】この発明においても、各々の工程間で半導
体基板が大気中に暴露することがないため、Ｎｉ層に酸
化膜が形成されることはない。従って、半導体レーザ素
子を基台に接合する場合の接合温度を低くすることがで
きる。Also in the present invention, since the semiconductor substrate is not exposed to the air between the steps, no oxide film is formed on the Ni layer. Therefore, the joining temperature when joining the semiconductor laser device to the base can be reduced.
【００１４】また、請求項４に記載の発明のように、前
記オーミック電極を成膜する工程から前記はんだ層を成
膜する工程までにおける前記半導体基板の搬送を大気暴
露しないように真空中で行うようにすれば、請求項３に
記載の発明と同様、Ｎｉ層の酸化を防止することがで
き、しかもそれらの工程において異物が半導体基板に付
着するなどの問題を回避することができる。According to a fourth aspect of the present invention, the transfer of the semiconductor substrate from the step of forming the ohmic electrode to the step of forming the solder layer is performed in a vacuum so as not to be exposed to the atmosphere. By doing so, it is possible to prevent the Ni layer from being oxidized, as in the third aspect of the invention, and to avoid problems such as foreign substances adhering to the semiconductor substrate in those steps.
【００１５】なお、上記したオーミック電極、Ｎｉ層、
Ａｕ−Ｓｎはんだ層は、ＰＶＤ等の蒸着法、スパッタ
法、またはイオンプレーティング法などの真空蒸着法に
より成膜することができる。The above-mentioned ohmic electrode, Ni layer,
The Au-Sn solder layer can be formed by an evaporation method such as PVD, a sputtering method, or a vacuum evaporation method such as an ion plating method.
【００１６】[0016]
【発明の実施の形態】図２に半導体レーザ素子の膜構成
の一例を示す。半導体レーザとして機能させるための各
動作領域が形成された半導体基板１０の表面側にＰ型電
極１１が形成され、裏面側にＮ型電極（特許請求の範囲
に記載したオーミック電極）１２、Ｎｉ層（Ｎｉ拡散
層）１３、はんだ層１４が形成された構成になってい
る。なお、図中の数値は、それぞれの膜厚（単位ｍｍ）
を示している。FIG. 2 shows an example of a film configuration of a semiconductor laser device. A P-type electrode 11 is formed on the front side of a semiconductor substrate 10 on which each operation region for functioning as a semiconductor laser is formed, and an N-type electrode (an ohmic electrode described in the claims) 12 and a Ni layer are formed on the back side. (Ni diffusion layer) 13 and a solder layer 14 are formed. In addition, the numerical value in a figure is each film thickness (unit mm).
Is shown.
【００１７】半導体基板１０は、ＧａＡｓ−ＡｌＧａＡ
ｓ系、ＩｎＧａＡｓＰ−ＩｎＰ系、ＩｎＧａＰ−ＩｎＧ
ａＡｌＰ系等の材料を用いて構成することができる。例
えば、基板としてｎ型のＧａＡｓ（ｎ−ＧａＡｓ）基板
を用いた場合には、詳細を図示しないが、特開平８−１
８１３９２号公報に記載されたものと同様、ｎ−ＧａＡ
ｓ基板上に、ｎ−ＧａＡｓバッファ層、ｎ−ＡｌＧａＡ
ｓクラッド層、ＡｌＧａＡｓ／ＧａＡｓ多重量子井戸構
造からなる活性層、ｐ−ＡｌＧａＡｓクラッド層、ｐ−
ＧａＡｓ層が順に積層されたものとすることができる。
なお、本実施形態において、上記したような各動作領域
が形成された半導体基板を単にＧａＡｓ基板１０として
説明する。The semiconductor substrate 10 is made of GaAs-AlGaAs
s system, InGaAsP-InP system, InGaP-InG
It can be configured using a material such as aAlP. For example, in the case where an n-type GaAs (n-GaAs) substrate is used as the substrate, details are not shown in FIG.
N-GaAs as described in JP-A-81392.
n-GaAs buffer layer, n-AlGaAs on s substrate
s cladding layer, active layer having an AlGaAs / GaAs multiple quantum well structure, p-AlGaAs cladding layer, p-
GaAs layers may be sequentially stacked.
In the present embodiment, a semiconductor substrate on which the above-described operation regions are formed is simply referred to as a GaAs substrate 10.
【００１８】また、Ｐ型電極１１としては、図２に示す
ように、Ｃｒ／Ｐｔ／Ａｕからなるものの他、Ａｕ−Ｚ
ｎ／Ａｕ、Ｃｒ／Ａｕ、Ｍｏ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ
などを用いることができる。また、Ｎ型電極１２として
は、図２に示すように、Ａｕ−Ｇｅ／Ｎｉ／Ａｕからな
るものの他、Ａｕ−Ｚｎ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ｐ
ｔ／Ａｕ、Ａｕ−Ｓｎ／Ａｕ等を用いることができる。
なお、Ｐ型電極１１、Ｎ型電極１２は、オーミックコン
タクトをとることができるものであれば他の材料を用い
ることもできる。As shown in FIG. 2, the P-type electrode 11 is composed of Cr / Pt / Au and Au-Z.
n / Au, Cr / Au, Mo / Au, Ti / Pt / Au
Etc. can be used. As shown in FIG. 2, the N-type electrode 12 is composed of Au-Ge / Ni / Au, as well as Au-Zn / Au, Cr / Au, and Ti / P.
t / Au, Au-Sn / Au or the like can be used.
The P-type electrode 11 and the N-type electrode 12 may be made of other materials as long as they can make ohmic contact.
【００１９】次に、図２に示す半導体レーザ素子を製造
する方法において、ＧａＡｓ基板１０の裏面側にＮ型電
極１２、Ｎｉ拡散層１３、はんだ層１４を形成する工程
について説明する。Next, in the method of manufacturing the semiconductor laser device shown in FIG. 2, the step of forming the N-type electrode 12, the Ni diffusion layer 13, and the solder layer 14 on the back surface of the GaAs substrate 10 will be described.
【００２０】図１に、この工程に用いる装置の概略構成
を示す。ＧａＡｓ基板（ウエハ）１０の表面側にＰ型電
極１１を形成した後、ＧａＡｓ基板１０をホルダー２２
にセットし、チャンバ２１を閉めてチャンバ２１内を真
空度１×１０-4Ｐａ程度にする。当該チャンバ２１内で
Ａｕ−Ｇｅ（１００ｎｍ厚）、Ｎｉ（２０ｎｍ厚）、Ａ
ｕ（１００ｎｍ厚）の順にスパッタ法などの真空蒸着法
を用いてＮ型電極１２を形成する。なお、図中のシャッ
タ２４は、蒸着を行うタイミングを決めるために設けら
れている。FIG. 1 shows a schematic configuration of an apparatus used in this step. After the P-type electrode 11 is formed on the front side of the GaAs substrate (wafer) 10, the GaAs substrate 10 is
, The chamber 21 is closed, and the inside of the chamber 21 is set to a degree of vacuum of about 1 × 10 −4 Pa. Au-Ge (100 nm thick), Ni (20 nm thick), A
The N-type electrode 12 is formed in the order of u (100 nm thick) using a vacuum deposition method such as a sputtering method. Note that a shutter 24 in the figure is provided to determine the timing for performing the vapor deposition.
【００２１】Ｎ型電極１２の形成後、チャンバ２１内を
Ｎ2で置換し、ランプヒータ２３により３６０℃で２分
間アニール処理（熱処理）を行う。アニール終了後、チ
ャンバ２１を再度真空状態に戻し、Ｎｉ拡散層１３をス
パッタ法などの真空蒸着法にて１００ｎｍ厚程度まで蒸
着し、続けてＡｕ−Ｓｎからなるはんだ層１４を１．５
μｍ程度蒸着する。これら一連の工程を１つのチャンバ
２１の中で連続して行う。[0021] After formation of the N-type electrode 12, and substituted in the chamber 21 with N 2, 2 minutes annealing treatment (heat treatment) performed at 360 ° C. by a lamp heater 23. After the annealing, the chamber 21 is returned to the vacuum state again, the Ni diffusion layer 13 is evaporated to a thickness of about 100 nm by a vacuum evaporation method such as a sputtering method, and the Au-Sn solder layer 14
Deposit about μm. These series of steps are continuously performed in one chamber 21.
【００２２】このようにＮ型電極１２を成膜する工程か
らはんだ層１４を成膜する工程までを、同一のチャンバ
２１にて連続処理することにより、各々の工程間でＧａ
Ａｓ基板１０が大気中に暴露することがないため、Ｎｉ
拡散層１３に酸化膜が形成されることはない。従って、
半導体レーザ素子を、金メッキされたヒートシンクやス
テム、回路基板等の基台にはんだ付けする場合に、Ｎｉ
拡散層１３中のＮｉがＡｕ−Ｓｎはんだ層１４に拡散
し、Ａｕ−Ｓｎ−Ｎｉ合金を作ることによって、接合温
度を低くすることができる。As described above, the process from the step of forming the N-type electrode 12 to the step of forming the solder layer 14 is continuously performed in the same chamber 21 so that Ga
Since the As substrate 10 is not exposed to the atmosphere, Ni
No oxide film is formed on the diffusion layer 13. Therefore,
When soldering a semiconductor laser device to a base such as a heat sink, a stem or a circuit board plated with gold, Ni
Ni in the diffusion layer 13 diffuses into the Au-Sn solder layer 14 to form an Au-Sn-Ni alloy, whereby the joining temperature can be lowered.
【００２３】なお、Ｎｉ拡散層１３の酸化を防止すると
いう観点からすれば、Ｎｉ拡散層１３を成膜する工程と
はんだ層１４を成膜する工程のみ同一のチャンバ２１に
て連続処理すればよい。しかし、異物がＧａＡｓ基板１
０に付着するなどの問題を回避するためには、上記した
ようにＮ型電極１２を成膜する工程からはんだ層１４を
成膜する工程までを、同一のチャンバ２１にて連続処理
するのが好ましい。From the viewpoint of preventing the oxidation of the Ni diffusion layer 13, only the step of forming the Ni diffusion layer 13 and the step of forming the solder layer 14 need to be continuously performed in the same chamber 21. . However, when the foreign matter is
In order to avoid the problem such as adhesion to zero, it is preferable to continuously perform the process from the step of forming the N-type electrode 12 to the step of forming the solder layer 14 in the same chamber 21 as described above. preferable.
【００２４】図３に、図１に示す製造方法とは異なる他
の製造方法を示す。この製造方法においては、ＧａＡｓ
基板１０の表面側にＰ型電極１１を形成した後、ＧａＡ
ｓ基板１０を準備室にセットする。そして、ＧａＡｓ基
板１０を第１の成膜室へ搬送し、真空度１×１０-4〜９
×１０-4ＰａにてＡｕ−Ｇｅ（１００ｎｍ厚）、Ｎｉ
（２０ｎｍ厚）、Ａｕ（１００ｎｍ厚）の順にスパッタ
法などの真空蒸着法を用いてＮ型電極１２を形成する。FIG. 3 shows another manufacturing method different from the manufacturing method shown in FIG. In this manufacturing method, GaAs
After forming the P-type electrode 11 on the front surface side of the substrate 10, GaAs
The s substrate 10 is set in the preparation room. Then, the GaAs substrate 10 is transferred to the first film forming chamber, and the degree of vacuum is 1 × 10 −4 to 9
Au-Ge (100 nm thick) at × 10 -4 Pa, Ni
The N-type electrode 12 is formed in the order of (20 nm thick) and Au (100 nm thick) by using a vacuum deposition method such as a sputtering method.
【００２５】その後、ＧａＡｓ基板１０を熱処理室へ搬
送し、Ｎ2置換を実施後、赤外線ランプ２５により３６
０℃で２分間アニール処理（熱処理）を行う。アニール
終了後、ＧａＡｓ基板１０を第２の成膜室へ搬送し、Ｎ
ｉ拡散層１３（１００ｎｍ）、Ａｕ−Ｓｎからなるはん
だ層１４を２０００ｎｍ蒸着する。最後に、ＧａＡｓ基
板１０を準備室に搬送し、大気雰囲気に戻す。After that, the GaAs substrate 10 is transferred to a heat treatment chamber, and after N 2 substitution, the GaAs substrate 10 is transferred to the
Annealing (heat treatment) is performed at 0 ° C. for 2 minutes. After the annealing, the GaAs substrate 10 is transferred to the second film forming chamber,
An i-diffusion layer 13 (100 nm) and a solder layer 14 of Au-Sn are deposited to a thickness of 2000 nm. Finally, the GaAs substrate 10 is transported to the preparation room and returned to the atmosphere.
【００２６】このようにＮ型電極１２を成膜する工程か
らはんだ層１４を成膜する工程までにおいて、ＧａＡｓ
基板１０の搬送を大気暴露しないように真空中あるいは
窒素雰囲気中で行うようにしているから、図１に示す製
造方法と同様、Ｎｉ拡散層１３に酸化膜が形成されるこ
とはない。As described above, from the step of forming the N-type electrode 12 to the step of forming the solder layer 14, GaAs is formed.
Since the transfer of the substrate 10 is performed in a vacuum or a nitrogen atmosphere so as not to be exposed to the air, no oxide film is formed on the Ni diffusion layer 13 as in the manufacturing method shown in FIG.
【００２７】なお、この図２に示す製造方法において
も、Ｎｉ拡散層１３の酸化を防止するという観点からす
れば、Ｎｉ拡散層１３を成膜する工程とはんだ層１４を
成膜する工程のみにおいて、ＧａＡｓ基板１０の搬送を
大気暴露しないように真空中で行うようにすればよい。
しかし、異物がＧａＡｓ基板１０に付着するなどの問題
を回避するためには、上記したようにＮ型電極１２を成
膜する工程からはんだ層１４を成膜する工程までにおい
て、ＧａＡｓ基板１０の搬送を大気暴露しないように真
空中で行うようにするのが好ましい。In the manufacturing method shown in FIG. 2, from the viewpoint of preventing the oxidation of the Ni diffusion layer 13, only the step of forming the Ni diffusion layer 13 and the step of forming the solder layer 14 are performed. The GaAs substrate 10 may be transported in a vacuum so as not to be exposed to the air.
However, in order to avoid such a problem that foreign matter adheres to the GaAs substrate 10, the transfer of the GaAs substrate 10 is performed from the step of forming the N-type electrode 12 to the step of forming the solder layer 14 as described above. Is preferably performed in a vacuum so as not to be exposed to the atmosphere.
【図１】ＧａＡｓ基板１０の裏面側にＮ型電極１２、Ｎ
ｉ拡散層１３、はんだ層１４を形成する工程に用いる装
置の構成を示す図である。FIG. 1 shows an N-type electrode 12 and an N-type electrode
FIG. 3 is a diagram illustrating a configuration of an apparatus used in a process of forming an i-diffusion layer 13 and a solder layer 14.
【図２】半導体レーザ素子の膜構成の一例を示す図であ
る。FIG. 2 is a diagram illustrating an example of a film configuration of a semiconductor laser device.
【図３】半導体素子の他の製造方法を示す図である。FIG. 3 is a diagram showing another method for manufacturing a semiconductor device.
【図４】Ｎｉ／（Ａｕ８０ｗｔ％−Ｓｎ２０ｗｔ％）の
積層構造において、Ｎｉ濃度を変化させたときの融点の
変化を示す図である。FIG. 4 is a diagram showing a change in melting point when a Ni concentration is changed in a stacked structure of Ni / (Au80 wt% -Sn 20 wt%).
【図５】半導体レーザ素子の製造方法の一例を示す図で
ある。FIG. 5 is a diagram illustrating an example of a method for manufacturing a semiconductor laser device.
１０…ＧａＡｓ基板、１１…Ｐ型電極、１２…Ｎ型電
極、１３…Ｎｉ拡散層、１４…はんだ層、２１…チャン
バ、２２…ホルダー、２３…ランプヒータ、２４…シャ
ッタ。10 GaAs substrate, 11 P-type electrode, 12 N-type electrode, 13 Ni diffusion layer, 14 solder layer, 21 chamber, 22 holder, 23 lamp heater, 24 shutter.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森下 敏之 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 4M104 AA05 BB11 BB12 BB13 BB14 BB16 CC01 DD34 DD36 DD37 DD79 GG04 5F073 CB23 DA35 FA22 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Toshiyuki Morishita 1-1-1 Showa-cho, Kariya-shi, Aichi F-term in DENSO Corporation (reference) 4M104 AA05 BB11 BB12 BB13 BB14 BB16 CC01 DD34 DD36 DD37 DD79 GG04 5F073 CB23 DA35 FA22
Claims (4)
動作領域が形成された半導体基板の一面側にオーミック
電極を形成し、さらにそのオーミック電極に、Ｎｉ層、
およびＡｕ−Ｓｎはんだ層を形成して、半導体レーザ素
子を製造する方法において、 少なくとも前記Ｎｉ層を成膜する工程と前記はんだ層を
成膜する工程を同一チャンバにて連続処理することを特
徴とする半導体レーザ素子の製造方法。An ohmic electrode is formed on one surface side of a semiconductor substrate on which each operation region for functioning as a semiconductor laser is formed, and a Ni layer,
And a method of manufacturing a semiconductor laser device by forming an Au-Sn solder layer, wherein at least the step of forming the Ni layer and the step of forming the solder layer are continuously performed in the same chamber. Manufacturing method of a semiconductor laser device.
動作領域が形成された半導体基板の一面側にオーミック
電極を形成し、さらにそのオーミック電極に、Ｎｉ層、
およびＡｕ−Ｓｎはんだ層を形成して、半導体レーザ素
子を製造する方法において、 前記オーミック電極を成膜する工程から前記はんだ層を
成膜する工程までを同一チャンバにて連続処理すること
を特徴とする半導体レーザ素子の製造方法。2. An ohmic electrode is formed on one surface side of a semiconductor substrate on which each operation region for functioning as a semiconductor laser is formed.
And a method of manufacturing a semiconductor laser device by forming an Au-Sn solder layer, wherein the steps from the step of forming the ohmic electrode to the step of forming the solder layer are continuously performed in the same chamber. Manufacturing method of a semiconductor laser device.
動作領域が形成された半導体基板の一面側にオーミック
電極を形成し、さらにそのオーミック電極に、Ｎｉ層、
およびＡｕ−Ｓｎはんだ層を形成して、半導体レーザ素
子を製造する方法において、 少なくとも前記Ｎｉ層を成膜する工程と前記はんだ層を
成膜する工程における前記半導体基板の搬送を大気暴露
しないように真空中で行うことを特徴とする半導体レー
ザ素子の製造方法。3. An ohmic electrode is formed on one surface side of a semiconductor substrate on which each operation region for functioning as a semiconductor laser is formed.
And a method of manufacturing a semiconductor laser device by forming an Au-Sn solder layer, wherein at least a step of forming the Ni layer and a step of forming the solder layer do not expose the transfer of the semiconductor substrate to the atmosphere. A method for manufacturing a semiconductor laser device, which is performed in a vacuum.
動作領域が形成された半導体基板の一面側にオーミック
電極を形成し、さらにそのオーミック電極に、Ｎｉ層、
およびＡｕ−Ｓｎはんだ層を形成して、半導体レーザ素
子を製造する方法において、 前記オーミック電極を成膜する工程から前記はんだ層を
成膜する工程までにおける前記半導体基板の搬送を大気
暴露しないように真空中で行うことを特徴とする半導体
レーザ素子の製造方法。4. An ohmic electrode is formed on one surface side of a semiconductor substrate on which each operation region for functioning as a semiconductor laser is formed.
And a method of manufacturing a semiconductor laser device by forming an Au-Sn solder layer, wherein the transfer of the semiconductor substrate from the step of forming the ohmic electrode to the step of forming the solder layer is not exposed to the atmosphere. A method for manufacturing a semiconductor laser device, which is performed in a vacuum.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004027A JP2002208754A (en) | 2001-01-11 | 2001-01-11 | Method of manufacturing semiconductor laser element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004027A JP2002208754A (en) | 2001-01-11 | 2001-01-11 | Method of manufacturing semiconductor laser element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002208754A true JP2002208754A (en) | 2002-07-26 |
Family
ID=18872271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001004027A Pending JP2002208754A (en) | 2001-01-11 | 2001-01-11 | Method of manufacturing semiconductor laser element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002208754A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197670A (en) * | 2003-12-10 | 2005-07-21 | Showa Denko Kk | Gallium nitride base compound semiconductor light emitting element and its negative electrode |
| JP2007266383A (en) * | 2006-03-29 | 2007-10-11 | Victor Co Of Japan Ltd | Manufacturing method of semiconductor device |
| JPWO2013024837A1 (en) * | 2011-08-16 | 2015-03-05 | 株式会社アルバック | Parts manufacturing method and parts |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127334A (en) * | 1982-01-25 | 1983-07-29 | Hitachi Ltd | Rear side electrode for pellet fitting |
| JPS63125681A (en) * | 1986-11-12 | 1988-05-28 | Matsushita Electric Ind Co Ltd | Thin film forming device |
| JPH02110922A (en) * | 1988-10-19 | 1990-04-24 | Sanyo Electric Co Ltd | Electrode formation of silicon carbide semiconductor element |
| JPH02192120A (en) * | 1989-01-19 | 1990-07-27 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPH05235323A (en) * | 1992-02-20 | 1993-09-10 | Olympus Optical Co Ltd | Semiconductor device |
-
2001
- 2001-01-11 JP JP2001004027A patent/JP2002208754A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127334A (en) * | 1982-01-25 | 1983-07-29 | Hitachi Ltd | Rear side electrode for pellet fitting |
| JPS63125681A (en) * | 1986-11-12 | 1988-05-28 | Matsushita Electric Ind Co Ltd | Thin film forming device |
| JPH02110922A (en) * | 1988-10-19 | 1990-04-24 | Sanyo Electric Co Ltd | Electrode formation of silicon carbide semiconductor element |
| JPH02192120A (en) * | 1989-01-19 | 1990-07-27 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPH05235323A (en) * | 1992-02-20 | 1993-09-10 | Olympus Optical Co Ltd | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197670A (en) * | 2003-12-10 | 2005-07-21 | Showa Denko Kk | Gallium nitride base compound semiconductor light emitting element and its negative electrode |
| JP2007266383A (en) * | 2006-03-29 | 2007-10-11 | Victor Co Of Japan Ltd | Manufacturing method of semiconductor device |
| JPWO2013024837A1 (en) * | 2011-08-16 | 2015-03-05 | 株式会社アルバック | Parts manufacturing method and parts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10200161A (en) | Contact electrode on n-type gallium arsenide semiconductor and fabrication thereof | |
| US5232873A (en) | Method of fabricating contacts for semiconductor devices | |
| JP3418849B2 (en) | Method of manufacturing ohmic contact for compound semiconductor | |
| JPS6016096B2 (en) | Manufacturing method for semiconductor devices | |
| JP3584481B2 (en) | Method for forming ohmic electrode and laminate for forming ohmic electrode | |
| JP4048284B2 (en) | Laminate for forming ohmic electrode and ohmic electrode | |
| JP2002208754A (en) | Method of manufacturing semiconductor laser element | |
| JPH1041254A (en) | Ohmic electrode and forming method thereof | |
| US20050029525A1 (en) | Semiconductor device and method for fabricating the same | |
| US20200350175A1 (en) | Ohmic contacts and methods for manufacturing the same | |
| JP2599432B2 (en) | Method of forming ohmic electrode | |
| JP2005026612A (en) | Semiconductor device | |
| JPH01166556A (en) | N-type gaas ohmic electrode and formation thereof | |
| JP2721102B2 (en) | Method of forming ohmic contact electrode | |
| JPS58222565A (en) | Semiconductor device | |
| JPS61187364A (en) | Ohmic electrode | |
| JP2002261044A (en) | Semiconductor device and method of manufacturing the same | |
| JPS5966166A (en) | Ohmic electrode of n type iii-v group compound semiconductor | |
| JP2599433B2 (en) | Method of forming ohmic electrode | |
| JP3913947B2 (en) | Manufacturing method of semiconductor device | |
| JPS63234562A (en) | Electrode of semiconductor device | |
| JPH029170A (en) | Ohmic electrode | |
| EP1520294A1 (en) | Thin-film electronic device, in particular power device, and method for making same | |
| JP2003197926A (en) | Semiconductor element and method for manufacturing the same | |
| JPS6337497B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20070416 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100223 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100720 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20110426 Free format text: JAPANESE INTERMEDIATE CODE: A02 |