JP2002203872A - Method for mounting electronic component - Google Patents

Method for mounting electronic component

Info

Publication number
JP2002203872A
JP2002203872A JP2001000636A JP2001000636A JP2002203872A JP 2002203872 A JP2002203872 A JP 2002203872A JP 2001000636 A JP2001000636 A JP 2001000636A JP 2001000636 A JP2001000636 A JP 2001000636A JP 2002203872 A JP2002203872 A JP 2002203872A
Authority
JP
Japan
Prior art keywords
electronic component
mounting
solder
substrate
rubbing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001000636A
Other languages
Japanese (ja)
Inventor
Masaki Kobayashi
正樹 小林
Manabu Watanabe
学 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001000636A priority Critical patent/JP2002203872A/en
Publication of JP2002203872A publication Critical patent/JP2002203872A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

PROBLEM TO BE SOLVED: To cost-effectively provide a method for a highly reliable mounting which does not require an expensive equipment but removes a solder oxide film with relatively easy method. SOLUTION: A method for mounting electronic components to mount a bare chip on a mounting substrate 1 with solder bumps comprises the step of mechanically and physically removing an oxide film 5 formed on a surface of the solder bumps 2 using a abrasive type cleaner.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、例えば高速・高
周波信号などを取り扱う電子部品をフリップチップ法に
より半田バンプを介して基板上に実装する電子部品の実
装方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting an electronic component, which handles, for example, a high-speed / high-frequency signal, on a substrate via a solder bump by a flip chip method.

【0002】[0002]

【従来の技術】近年、高速・広帯域通信システムの実用
化が幅広く始まっており、公衆通信など、マイクロ波周
波数領域での信号を取り扱う通信分野への適用が試みら
れ、実用化されている。例えばこのような通信システム
などで使用される送信装置や受信装置のような電子機器
にあっては、その電子機器の回路を構成するため、LS
Iなどの基板上に、各種の電子部品をフェースダウン状
態で実装させたものが実用化されている。そして、この
ような電子部品の実装方法としては、例えば以下のよう
なフリップチップ法が知られており、これにより実装密
度や高周波特性の向上などが図られている。
2. Description of the Related Art In recent years, practical use of a high-speed and wide-band communication system has begun widely, and application to a communication field that handles signals in a microwave frequency region such as public communication has been attempted and put to practical use. For example, in an electronic device such as a transmitting device or a receiving device used in such a communication system, the LS is used to configure a circuit of the electronic device.
Various electronic components mounted face-down on a substrate such as I have been put to practical use. As a mounting method of such an electronic component, for example, the following flip chip method is known, and thereby, the mounting density and the high frequency characteristics are improved.

【0003】ところで、この実装方法に使用する電子部
品としては、例えば裸のチップ、つまりベアチップ(半
導体チップ)などが使用されており、具体的には、マイ
クロ波モノリシック集積回路(以下、MMICとよぶ)
などを用いたベアチップの実装方法が知られている。そ
して、この実装方法によれば、セラミック製の実装基板
上にベアチップが実装され一体化される(図6(c)参
照)。
Incidentally, as an electronic component used in this mounting method, for example, a bare chip, that is, a bare chip (semiconductor chip) is used. Specifically, a microwave monolithic integrated circuit (hereinafter, referred to as MMIC) is used. )
A mounting method of a bare chip using such a method is known. Then, according to this mounting method, the bare chip is mounted and integrated on the ceramic mounting substrate (see FIG. 6C).

【0004】即ち、図6に示すこの実装方法では、先
ず、第1工程(同図(a)参照)において、セラミック
製の実装基板上の所定位置が半田バンプ2を形成され、
この実装基板1上の図示しない回路パターンと接続され
る。
That is, in this mounting method shown in FIG. 6, first, in a first step (see FIG. 6A), a solder bump 2 is formed at a predetermined position on a ceramic mounting substrate.
It is connected to a circuit pattern (not shown) on the mounting board 1.

【0005】次に、第2工程では、同図(b)に示すよ
うに、ベアチップ3であるMMICチップを実装基板1
上にマウントする。このMMICチップには、半田バン
プ2と接続させるために電極4を設けており、この電極
4と半田バンプ2との位置合わせが行われ、相互の位置
関係が調整された状態で配置される。
Next, in a second step, as shown in FIG. 1B, an MMIC chip as a bare chip 3 is mounted on the mounting substrate 1.
Mount on top. The MMIC chip is provided with an electrode 4 for connection with the solder bump 2, and the electrode 4 and the solder bump 2 are aligned, and are arranged in a state where the mutual positional relationship is adjusted.

【0006】そして、第3工程では、同図(c)に示す
ように、その後、MMICチップを実装基板1方向へ移
動させ、電極4と半田バンプ2とが接触するようにして
接続させて固定する。ここでの接続は、電極4と半田バ
ンプ2との接触後に、例えば、所定の温度プロファイル
により半田バンプ2を溶融し、或いは固相拡散させた
後、その半田バンプ2と電極4との間を接合させて行
う。
Then, in the third step, as shown in FIG. 1C, the MMIC chip is then moved in the direction of the mounting substrate 1, and the electrodes 4 and the solder bumps 2 are connected so as to be in contact with each other and fixed. I do. The connection here is performed, for example, after the solder bump 2 is melted or solid-phase diffused according to a predetermined temperature profile after the contact between the electrode 4 and the solder bump 2, the connection between the solder bump 2 and the electrode 4 is made. The bonding is performed.

【0007】[0007]

【発明が解決しようとする課題】ところで、このような
方法で実装する際に、例えば半田バンプ2が空気に触れ
ることなどにより、表面に酸化膜が形成されることがあ
る。そして、この半田バンプ2の酸化膜の影響により、
所謂半田の不濡れ現象を引き起こし、半田バンプ2と電
極4とを正常に接合できない、といったトラブルを招く
虞れがある。また、この酸化膜が形成された状態のまま
MMICチップを実装基板1に実装させてしまうと、半
田バンプ2と電極4との間の導通が阻害され、MMIC
を動作させるのが不可能になる虞れもある。
When mounting by such a method, an oxide film may be formed on the surface, for example, when the solder bumps 2 come into contact with air. Then, due to the effect of the oxide film of the solder bump 2,
This may cause a so-called non-wetting phenomenon of the solder, and may cause a trouble that the solder bump 2 and the electrode 4 cannot be normally joined. Further, if the MMIC chip is mounted on the mounting substrate 1 in a state where the oxide film is formed, conduction between the solder bumps 2 and the electrodes 4 is hindered, and
May not be able to operate.

【0008】これについて、図7を参照しながら説明す
る。なお、同図において、先の図6に記載のものと同一
部分には、同一符号を付して重複説明を避ける。この実
装方法では、第1工程において、図7(a)に示すよう
に、実装基板1上に形成された半田バンプ2は、実装基
板1上の回路パターンと接続されているが、通常、例え
ば、環境温度、湿度、各種の反応物質などが存在するた
めに、半田バンプ2表面に前述した酸化膜5が形成され
ている。
This will be described with reference to FIG. 6, the same parts as those shown in FIG. 6 are denoted by the same reference numerals, and duplicate description is avoided. In this mounting method, in the first step, as shown in FIG. 7A, the solder bumps 2 formed on the mounting substrate 1 are connected to a circuit pattern on the mounting substrate 1, but usually, for example, The oxide film 5 described above is formed on the surface of the solder bump 2 due to the presence of ambient temperature, humidity, various reactants, and the like.

【0009】このため、第2工程で電極4と半田バンプ
2とを位置合わせした後、次の第3工程でベアチップ
(MMICチップ)3の電極4と実装基板1の半田バン
プ2とを接続する際に、半田バンプ2に形成されている
酸化膜5のために半田の不濡れを生じる虞れがある。そ
の結果、半田バンプ2と電極4との接合が不確実になっ
たり、最悪の場合には接合できなくなる場合もある。
For this reason, after positioning the electrodes 4 and the solder bumps 2 in the second step, the electrodes 4 of the bare chip (MMIC chip) 3 and the solder bumps 2 of the mounting board 1 are connected in the next third step. At this time, there is a possibility that the solder may not wet due to the oxide film 5 formed on the solder bump 2. As a result, the bonding between the solder bumps 2 and the electrodes 4 may become uncertain or may not be possible in the worst case.

【0010】例えば双方の接合が不確実である場合に
は、これを放置しておくと、実装後の初期の頃にはMM
ICが正常に動作するとしても、その後、半田バンプ2
と電極4との間の接続状態が悪くなり、正常にMMIC
を動作できなくなる虞れがある。また、かりに双方が物
理的にうまく接合できたとしても、酸化膜5の存在によ
り、双方の間での電気的な導通を阻害され、正常にMM
ICを動作させることができない虞れもある。
[0010] For example, if the joining of both is uncertain, if this is left unchecked, the MM will be in the early stage after mounting.
Even if the IC operates normally, the solder bump 2
The connection between the electrode and the electrode 4 becomes poor, and the
May not be able to operate. Even if the two can be physically joined successfully, the presence of the oxide film 5 hinders the electrical conduction between the two and causes the MM to normally operate.
There is a possibility that the IC cannot be operated.

【0011】そこで、このような不都合を回避するた
め、例えば、低圧プラズマ法、サンドブラスト法などの
方法によって、酸化膜を除去することが行われることも
あった。例えば、図8には、その低圧プラズマ法、サン
ドブラスト法などを用いた酸化膜の除去工程を有する電
子部品の実装方法を示す。なお、この図において、先の
図6及び図7のものと同一機能部分には、同一符号を付
して重複説明を避ける。また、ここでは、このような低
圧プラズマ法、サンドブラスト法などを用いて酸化膜を
除去するために反応炉6を使用としている。
Therefore, in order to avoid such inconvenience, the oxide film may be removed by a method such as a low-pressure plasma method or a sandblast method. For example, FIG. 8 shows a method of mounting an electronic component having an oxide film removing step using the low-pressure plasma method, the sand blast method, or the like. In this figure, the same functional portions as those in FIGS. 6 and 7 are denoted by the same reference numerals, and redundant description will be avoided. Here, the reactor 6 is used to remove an oxide film by using such a low-pressure plasma method, a sand blast method or the like.

【0012】この反応炉6を使用した酸化膜の除去工程
を有する電子部品の実装方法でも、先ず、従前通り、同
図(a)に示す第1工程おいて、実装基板1上には半田
バンプ2が形成され、実装基板1上の回路パターン(図
略)と接続されている。なお、ここで、環境温度、湿
度、反応物質の存在等により、半田バンプ2の表面には
酸化膜5が形成されているものとする。
In the method of mounting an electronic component having an oxide film removing step using the reaction furnace 6, first, as before, the solder bump is formed on the mounting substrate 1 in the first step shown in FIG. 2 are formed and connected to a circuit pattern (not shown) on the mounting board 1. Here, it is assumed that the oxide film 5 is formed on the surface of the solder bump 2 due to environmental temperature, humidity, the presence of a reactant, and the like.

【0013】次に、第2工程では、前述した酸化膜5の
除去を行う。同図(b)に示すように、実装基板1は、
前述した反応炉6内に収められており、この反応炉6に
よって低圧プラズマ、サンドブラストなどの酸化膜除去
作用61が行われる。この酸化膜除去作用61により、
酸化膜5は、徐々に除去され、半田バンプ2に非酸化半
田面が露出する。第3工程では、同図(c)において、
実装基板1の半田バンプ2から酸化膜5が除去された後
の非酸化半田面が露出した状態を示す。第4工程では、
同図(d)に示すように、ベアチップ3としてMMIC
チップを実装基板1にマウントするとともに、第5工程
では、同図(e)に示すように、電極4と半田バンプ2
とを接合するが、これらの工程は、先に説明した従来の
方法のものと同様である。
Next, in the second step, the above-described oxide film 5 is removed. As shown in FIG. 1B, the mounting board 1
It is housed in the reactor 6 described above, and the reactor 6 performs an oxide film removing operation 61 such as low-pressure plasma or sandblast. By this oxide film removing action 61,
The oxide film 5 is gradually removed, and the non-oxidized solder surface is exposed on the solder bump 2. In the third step, FIG.
This shows a state in which the non-oxidized solder surface after the oxide film 5 has been removed from the solder bumps 2 of the mounting board 1 is exposed. In the fourth step,
As shown in FIG. 3D, the MMIC is used as the bare chip 3.
The chip is mounted on the mounting board 1, and in the fifth step, as shown in FIG.
These steps are the same as those of the conventional method described above.

【0014】しかしながら、前述した低圧プラズマ法を
用いる酸化膜の除去方法では、1.高価な反応炉を導入
する必要があるとともに、取り扱いに注意を要する反応
性ガスを使用する必要があること、2.低圧を得るため
の装置を導入する必要があるとともに、この分の工程時
間が必要になること、3.適切な反応条件の見極めが必
要であること、などの問題点があった。一方、サンドブ
ラスト法などを用いた酸化膜の除去方法では、4.高価
な反応炉を導入する必要があること、5.余分に工程時
間が付加させること、6.適切なサンドブラスト条件を
見極める必要があること、7.サンドブラスト処理後の
洗浄工程が必要になる、などの問題があった。
However, in the above-described method for removing an oxide film using the low-pressure plasma method, the following steps are required. 1. It is necessary to introduce an expensive reactor and to use a reactive gas that requires careful handling. 2. It is necessary to introduce a device for obtaining a low pressure, and a process time corresponding to this is required. There were problems such as the necessity of determining appropriate reaction conditions. On the other hand, in a method of removing an oxide film using a sand blast method or the like, the method is described as follows. 4. the need to introduce expensive reactors; 5. adding extra process time; 6. Appropriate sandblasting conditions need to be determined; There was a problem that a washing step after sandblasting was required.

【0015】そこで、上記した事情に鑑み、高価な装置
を必要とせず、しかも容易な手順で酸化膜を除去するこ
とにより、信頼度が高い電子部品の実装方法を低コスト
で提供することを目的とする。
In view of the above circumstances, an object of the present invention is to provide a highly reliable mounting method of electronic parts at a low cost by removing an oxide film by an easy procedure without using an expensive device. And

【0016】[0016]

【課題を解決するための手段】この発明は、半田バンプ
を介して電子部品を基板上に実装する電子部品の実装方
法において、実装前に前記半田バンプ上に形成された酸
化膜をクリーナによる擦過作用により除去する除去工程
を有することを特徴とする。
According to the present invention, in an electronic component mounting method for mounting an electronic component on a substrate via a solder bump, an oxide film formed on the solder bump is rubbed by a cleaner before mounting. It is characterized by having a removing step of removing by action.

【0017】また、半田バンプが形成された基板と電極
が形成された電子部品とを、前記半田バンプと前記電極
とを接合させることにより、前記電子部品を前記基板上
に接続させて実装する電子部品の実装方法において、前
記半田バンプ上に形成された酸化膜をクリーナによる擦
過作用により除去する除去工程を有することを特徴とす
る。
[0017] Further, an electronic component in which the electronic component is connected to and mounted on the substrate by bonding the substrate having the solder bumps formed thereon and the electronic component having the electrodes formed thereon to the solder bump and the electrode. In the component mounting method, the method further includes a removing step of removing an oxide film formed on the solder bump by a rubbing action of a cleaner.

【0018】また、半田バンプが形成された基板と金バ
ンプが形成された電子部品とを、前記半田バンプと前記
金バンプとを接合させることにより、前記電子部品を前
記基板上に接続させて実装する電子部品の実装方法にお
いて、前記半田バンプ上に形成された酸化膜をクリーナ
による擦過作用により除去する除去工程を有することを
特徴とする。
Further, the board on which the solder bumps are formed and the electronic component on which the gold bumps are formed are joined by bonding the solder bumps and the gold bumps, so that the electronic component is connected to the board and mounted. The method of mounting an electronic component according to claim 1, further comprising a removing step of removing an oxide film formed on the solder bump by a rubbing action of a cleaner.

【0019】また、半田バンプを介して電子部品を基板
上に実装する電子部品の実装方法において、前記基板上
に半田材料を半球状に形成して成る前記半田バンプ上に
形成された酸化膜をクリーナによる擦過作用により除去
する除去工程と、この除去工程の後に、フラックスレス
半田溶融接合を行うフラックスレス工程と、を有するこ
とを特徴とする。
Further, in the electronic component mounting method for mounting an electronic component on a substrate via solder bumps, an oxide film formed on the solder bumps by forming a hemispherical solder material on the substrate is provided. The method is characterized by including a removing step of removing by a rubbing action of a cleaner and a fluxless step of performing fluxless solder fusion bonding after the removing step.

【0020】また、半田バンプを介して電子部品を基板
上に実装する電子部品の実装方法において、前記基板上
の金属核に半田材料を被覆して成る前記半田バンプ上に
形成された酸化膜をクリーナによる擦過作用により除去
する除去工程と、この除去工程の後に、フラックスレス
半田溶融接合を行うフラックスレス工程と、を有するこ
とを特徴とすることを特徴とする。
Further, in a method of mounting an electronic component on a substrate via a solder bump, a method for mounting an electronic component on a substrate, comprising: forming an oxide film formed on the solder bump by coating a metal core on the substrate with a solder material. It is characterized by having a removing step of removing by a rubbing action of a cleaner, and a fluxless step of performing fluxless solder fusion bonding after the removing step.

【0021】[0021]

【発明の実施の形態】この発明の実施の形態について添
付図面に基づき説明する。なお、この実施形態におい
て、先の従来技術と同一部分には同一符号を付して重複
説明を避ける。図1は、この発明の第1の実施形態に係
るベアチップの実装方法を示す工程図であり、各工程を
経て半導体装置E(図1(e)参照)が形成される。従
来のものと同様に、最初に、LSIなどの実装基板1上
に、半田バンプ2を形成しておき、この半田バンプ2と
ベアチップ3の電極4とを互いに接合させてそのベアチ
ップ3をフェイスダウン状態で実装基板1上に実装させ
る。本発明に係る実装方法では、この接合に先立ち、後
述する擦過式のクリーナ7(図1(b)参照)で半田バ
ンプ2の酸化膜5を除去するようになっている。
Embodiments of the present invention will be described with reference to the accompanying drawings. In this embodiment, the same portions as those of the above-described conventional technology are denoted by the same reference numerals, and the description will not be repeated. FIG. 1 is a process chart showing a method for mounting a bare chip according to the first embodiment of the present invention, and a semiconductor device E (see FIG. 1E) is formed through each process. As in the conventional case, first, solder bumps 2 are formed on a mounting substrate 1 such as an LSI, and the solder bumps 2 and the electrodes 4 of the bare chips 3 are joined to each other to bring the bare chips 3 face-down. It is mounted on the mounting board 1 in the state. In the mounting method according to the present invention, prior to this bonding, the oxide film 5 of the solder bump 2 is removed by a rubbing type cleaner 7 (see FIG. 1B) described later.

【0022】実装基板1には、各種セラミック製のもの
が使用可能であるが、例えば、アルミナ、窒化アルミニ
ウム、ガラスセラミックなどの材料で形成することが好
ましい。この実装基板1に形成する半田バンプ2には、
錫-鉛系合金材料、錫-銀系合金材料、錫-銀-銅系合金材
料、錫-ビスマス系合金材料、錫-金系合金材料のいずれ
かの材料を使用することが好ましい。なお、この半田バ
ンプ2は、実装基板1上で半田材料を半球状に形成した
構成のものである。
The mounting substrate 1 can be made of various ceramics, but is preferably formed of a material such as alumina, aluminum nitride, or glass ceramic. Solder bumps 2 formed on the mounting substrate 1 include
It is preferable to use any one of a tin-lead alloy material, a tin-silver alloy material, a tin-silver-copper alloy material, a tin-bismuth alloy material, and a tin-gold alloy material. The solder bump 2 has a configuration in which a solder material is formed in a hemispherical shape on the mounting substrate 1.

【0023】一方、裸の電子部品であるこの実施形態の
ベアチップ(半導体チップ)3には、高周波領域の信号
を取り扱う、例えば、前置増幅器、利得制御増幅器、復
調器などのマイクロ波モノリシック集積回路(以下、M
MICチップとよぶ)などを適用しているが、これ以外
にも各種のものが適用可能である。例えば、このベアチ
ップ3としては、アバランシェフォトダイオード、pi
nフォトダイオード、レーザダイオード、フォトダイオ
ードなどの光-電気変換素子を適用することも好まし
い。擦過式のクリーナ7は、酸化膜5が形成された半田
バンプ2の表面を機械的、物理的に掻き落とすものであ
り、例えば、プラスチック-ゴム混合材料などで形成す
ることが好ましい。
On the other hand, the bare chip (semiconductor chip) 3 of this embodiment, which is a bare electronic component, includes a microwave monolithic integrated circuit such as a preamplifier, a gain control amplifier, a demodulator, etc., which handles signals in a high frequency range. (Hereinafter M
MIC chip), but various other types are also applicable. For example, as the bare chip 3, an avalanche photodiode, pi
It is also preferable to use a photoelectric conversion element such as an n-photodiode, a laser diode, or a photodiode. The rubbing type cleaner 7 mechanically and physically scrapes off the surface of the solder bump 2 on which the oxide film 5 is formed, and is preferably formed of, for example, a plastic-rubber mixed material.

【0024】ここで、この第1の実施形態に係る実装方
法で形成した半導体装置Eの動作について説明する。こ
の半導体装置Eでは、実装基板1上の図示しない回路パ
ターンを介して駆動バイアスが供給されると、これが半
田バンプ2及び電極4を介してMMICチップ3に印加
される。また、同様に、入力信号が、半田バンプ及び電
極を介してMMICチップ3に入力される。一方、出力
信号は、電極4及び半田バンプ2を介して実装基板1上
の回路パターンに出力される。
Here, the operation of the semiconductor device E formed by the mounting method according to the first embodiment will be described. In the semiconductor device E, when a drive bias is supplied via a circuit pattern (not shown) on the mounting substrate 1, the drive bias is applied to the MMIC chip 3 via the solder bumps 2 and the electrodes 4. Similarly, an input signal is input to the MMIC chip 3 via the solder bumps and the electrodes. On the other hand, the output signal is output to a circuit pattern on the mounting board 1 via the electrodes 4 and the solder bumps 2.

【0025】次に、この実装基板1上にベアチップを実
装する具体的な実装方法について、図1を参照しながら
説明する。第1工程では、図1(a)に示すように、実
装基板1上に半田バンプ2が形成され、実装基板1上の
図示しない回路パターンと接続されているが、従来の場
合と同様に、環境温度、湿度、反応物質の存在などによ
り、通常、半田バンプ2の表面には不要な酸化膜5が形
成されている。第2工程では、同図(b)に示すよう
に、酸化膜5の除去を行う。即ち、実装基板1の表面を
擦過式のクリーナ7で擦ることにより、半田酸化膜5を
除去し、半田バンプ2の非酸化半田面を露出させてい
く。なお、この擦過式のクリーナ7で擦るときの態様と
しては、適宜の各種方法が適用可能であり、要は酸化膜
5が機械的、物理的に除去できればよい。
Next, a specific mounting method for mounting a bare chip on the mounting substrate 1 will be described with reference to FIG. In the first step, as shown in FIG. 1A, solder bumps 2 are formed on a mounting board 1 and connected to a circuit pattern (not shown) on the mounting board 1. Usually, an unnecessary oxide film 5 is formed on the surface of the solder bump 2 due to environmental temperature, humidity, presence of a reactant, and the like. In the second step, the oxide film 5 is removed as shown in FIG. That is, by rubbing the surface of the mounting substrate 1 with a rubbing cleaner 7, the solder oxide film 5 is removed and the non-oxidized solder surface of the solder bump 2 is exposed. In addition, as a mode when rubbing with the rubbing type cleaner 7, various appropriate methods can be applied, and it is essential that the oxide film 5 can be mechanically and physically removed.

【0026】第3工程では、同図(c)に示すように、
このようにして半田バンプ2の表面から酸化膜5が除去
された後の実装基板1を示す。これにより、半田バンプ
2には、非酸化半田面が露出するので、半田不濡れの発
生が防止できる。第4工程では、同図(d)に示すよう
に、ベアチップ(半導体チップ)として、MMICチッ
プ3を実装基板1上にマウントする。このMMICチッ
プ3は、画像処理などの適宜の方法により、これに設け
た電極4とこれを接続させる半田バンプ2との位置合わ
せが行われ、高い精度で配置される。その後、MMIC
チップ3を実装基板1方向へ移動させ、電極4と半田バ
ンプ2とが接触するような状態で固定される。
In the third step, as shown in FIG.
The mounting substrate 1 after the oxide film 5 has been removed from the surface of the solder bump 2 in this manner is shown. Thereby, since the non-oxidized solder surface is exposed on the solder bump 2, the occurrence of solder non-wetting can be prevented. In the fourth step, the MMIC chip 3 is mounted on the mounting substrate 1 as a bare chip (semiconductor chip) as shown in FIG. The MMIC chip 3 is aligned with the electrodes 4 provided thereon and the solder bumps 2 connecting the electrodes 4 by an appropriate method such as image processing, and is arranged with high accuracy. Then, MMIC
The chip 3 is moved in the direction of the mounting board 1 and is fixed in a state where the electrodes 4 and the solder bumps 2 are in contact with each other.

【0027】第5工程では、同図(e)に示すように、
電極4と半田バンプ2とが接合された状態を示す。第4
工程において、接触するような状態で固定された電極4
と半田バンプ2とは、所定の温度プロファイルにより、
半田バンプ2を溶融し、又は固相拡散させることによ
り、電極4と半田バンプ2との接合・一体化を図る。そ
の後、実装基板1とMMICチップ3との間のギャップ
に、アンダフィル注入を行い、双方の接合状態を安定さ
せると共に絶縁を図る。
In the fifth step, as shown in FIG.
This shows a state where the electrode 4 and the solder bump 2 are joined. 4th
In the process, the electrode 4 fixed in a state of contacting
And the solder bump 2 according to a predetermined temperature profile.
The electrodes 4 and the solder bumps 2 are joined and integrated by melting or solid-phase diffusion of the solder bumps 2. Thereafter, an underfill is injected into a gap between the mounting substrate 1 and the MMIC chip 3 so as to stabilize the junction between the two and to achieve insulation.

【0028】従って、以上のような手順からなるこの実
施形態によれば、高価な装置をわざわざ導入しなくて
も、比較的短時間で、しかも簡単な操作で、酸化膜5を
機械的、物理的に除去させることができる。これによ
り、信頼度の高い半導体装置を製造するためのベアチッ
プ実装方法が低コストで提供可能となる。特に、従来の
ような、半田漏れの発生により電極4と半田バンプ2の
接合が阻害されたり、不確実な接合が発生する、といっ
たトラブルを解消させることができる。
Therefore, according to the embodiment having the above-described procedure, the oxide film 5 can be mechanically and physically removed in a relatively short time and with a simple operation without introducing an expensive device. Can be removed. As a result, a bare chip mounting method for manufacturing a highly reliable semiconductor device can be provided at low cost. In particular, it is possible to solve the conventional troubles such as the occurrence of solder leakage, which hinders the joining between the electrode 4 and the solder bump 2 and the occurrence of uncertain joining.

【0029】次に、この発明に係る第2の実施形態につ
いて説明する。この実施形態に係るベアチップの実装方
法では、大略構成として、先の第1の実施形態の場合と
同様であるが、第2工程での酸化膜5の除去工程が、図
2に示すような手順で行われる。即ち、この第2の実施
形態に係る除去工程では、半田バンプ2を設けた実装基
板1の上面を真上から眺めた平面図、つまり図2に示す
ように、擦過式のクリーナ7により、擦過作業を複数の
方向に割り当てて行う。なお、ここで、この擦過式のク
リーナ7には、「プラスチック消しゴム、PE−01
A」(株式会社トンボ鉛筆製)を使用している。
Next, a second embodiment according to the present invention will be described. The method for mounting a bare chip according to this embodiment is substantially the same as that of the first embodiment, except that the step of removing the oxide film 5 in the second step is performed by a procedure as shown in FIG. Done in That is, in the removing step according to the second embodiment, the top surface of the mounting substrate 1 provided with the solder bumps 2 is viewed from directly above, that is, as shown in FIG. Allocate work in multiple directions. Here, the rubbing type cleaner 7 is provided with “plastic eraser, PE-01.
A "(product of Dragonfly Pencil Co., Ltd.).

【0030】この擦過作業は、互いに90°の角度で配
置・設定された方向A、方向B、方向C、方向Dの順番
で擦過方向を4方向に割り当てて行う。なお、この擦過
式のクリーナ7で半田バンプ2を機械的に、物理的に擦
過するときの圧力は、1.2kgf(11.8N)とす
る。また、この擦過作業は、擦過方向Aから10回、擦
過方向Bから10回、擦過方向Cから10回、擦過方向
Dから10回、都合40回繰り返して擦過作業を行う。
This rubbing operation is performed by assigning four rubbing directions in the order of direction A, direction B, direction C and direction D arranged and set at an angle of 90 ° to each other. The pressure at which the solder bumps 2 are mechanically and physically rubbed by the rubbing cleaner 7 is 1.2 kgf (11.8 N). This rubbing operation is repeated 10 times from the rubbing direction A, 10 times from the rubbing direction B, 10 times from the rubbing direction C, 10 times from the rubbing direction D, and is repeated 40 times for convenience.

【0031】従って、この実施形態によれば、手作業で
機械的に、物理的に擦過できるようになっており、高価
な専用の装置などを導入することなく、比較的短時間
で、しかも極く簡単な方法で、酸化膜5を除去できる。
これにより、信頼度が高く、かつ、再現性の良好な実装
方法を実現できる。さらに、この実施形態によれば、半
田不濡れ現象の発生による電極4と半田バンプ2との接
合不良或いは接合の阻害、といったトラブルが発生する
のを回避可能となる。
Therefore, according to this embodiment, mechanical and physical rubbing can be performed manually, so that it can be performed in a relatively short time without using an expensive dedicated device. The oxide film 5 can be removed by a simple method.
This makes it possible to realize a mounting method with high reliability and good reproducibility. Further, according to this embodiment, it is possible to avoid occurrence of troubles such as defective bonding or inhibition of bonding between the electrode 4 and the solder bump 2 due to occurrence of the solder non-wetting phenomenon.

【0032】なお、この実施形態では、擦過圧力を1.
2kgf(11.8N)としたが、例えば0.5kgf
(4.9N)〜4kgf(39N)の範囲で選択しても
よい。また、擦過回数の総計は、この実施形態のように
40回とする必要はなく、例えば20回〜100回の範
囲で選択してもよい。また、擦過方向は、この実施形態
のような90°の交差角度で設定される4方向に限定さ
れるものではなく、複数方向に均等角度で配置するもの
であってもよい。
In this embodiment, the rubbing pressure is set to 1.
2 kgf (11.8 N), for example, 0.5 kgf
(4.9 N) to 4 kgf (39 N) may be selected. The total number of times of rubbing does not need to be 40 as in this embodiment, and may be selected, for example, in the range of 20 to 100 times. Further, the rubbing directions are not limited to the four directions set at a 90 ° intersection angle as in this embodiment, but may be arranged at equal angles in a plurality of directions.

【0033】次に、この発明に係る第3の実施形態につ
いて説明する。この実施形態に係るベアチップの実装方
法では、大略構成として先の第1の実施形態の場合と同
様であるが、第2工程での除去工程は、図3(a)及び
(b)に示すような固定治具8を使用し、複数の実装基
板1に対して一括処理が行われる。なお、この実施形態
では、第2工程での除去工程のみを複数の実装基板1に
対して一括して行い、その後の作業工程では実装基板1
に対して個別に行う構成としたが、第1工程を含む各行
程について、複数の実装基板1に同時に一括して作業を
行うような構成としても構わない。
Next, a third embodiment according to the present invention will be described. The method of mounting a bare chip according to this embodiment is substantially the same as that of the first embodiment, except that the removal step in the second step is as shown in FIGS. 3A and 3B. Batch processing is performed on a plurality of mounting boards 1 using a simple fixing jig 8. In this embodiment, only the removal step in the second step is collectively performed on the plurality of mounting boards 1, and the mounting board 1
However, for each step including the first step, the work may be simultaneously performed on a plurality of mounting boards 1 at the same time.

【0034】さて、この実施形態では、複数(この実施
形態では6個)の実装基板1に対して1個の擦過式のク
リーナ7で酸化膜5をまとめて除去するために、複数の
実装基板1を一括搭載する治具本体81と、この治具本
体81に搭載した複数の実装基板1を上から押さえ付
け、まとめて一体に固定する固定板82とを備えてい
る。
In the present embodiment, a plurality of (six in this embodiment) mounting substrates 1 are used to collectively remove the oxide film 5 with one rubbing-type cleaner 7. A jig main body 81 on which the jigs 1 are collectively mounted, and a fixing plate 82 which presses down the plurality of mounting substrates 1 mounted on the jig main body 81 from above and collectively fixes them together.

【0035】この治具本体81は、長辺(縦)方向が一
括搭載された実装基板1全体の短辺長さと同一かあるい
はそれよりある程度長い寸法を有するとともに短辺
(横)方向が1個の実装基板1の長辺長さよりもある程
度長い略矩形状を有している。そして、この治具本体8
1には、上面部分に、長手方向と直交する方向(縦方
向)が実装基板1の長辺側の幅寸法と略同一寸法、長手
方向が実装基板1の短辺全体の長さとほぼ同一寸法を有
し、略矩形状に座ぐりされた凹所81Aを設けている。
この凹所81Aには、6個の実装基板1が互いに長辺ど
うしを当接させて前後方向に並設状態に整列させたま
ま、一括して嵌め込まれて収納されている。
The jig body 81 has a long side (longitudinal) direction which is the same as or slightly longer than the short side length of the entire mounting board 1 on which the mounting substrate 1 is mounted collectively, and has one short side (horizontal) direction. Has a substantially rectangular shape that is somewhat longer than the length of the long side of the mounting substrate 1. And this jig body 8
1, a direction perpendicular to the longitudinal direction (vertical direction) of the upper surface portion is substantially the same as the width dimension of the long side of the mounting substrate 1, and the longitudinal direction is approximately the same as the length of the entire short side of the mounting substrate 1. , And a recessed portion 81A that is spotted in a substantially rectangular shape is provided.
Six mounting boards 1 are housed in the recess 81A in a lump, with their long sides abutting each other and aligned in the front-rear direction.

【0036】一方、固定板82は、同図(b)に示すよ
うに、治具本体81上面の左右両側において治具本体8
1の短辺(横)方向に対して平行な方向にスライド可能
に取り付けられており、実装基板1を一括収納させたの
ち、各実装基板1の側縁部上面を上側からまとめて押さ
え付けるようになっている。なお、この実施形態では、
酸化膜5を一括除去する実装基板1の数を6個とした
が、多くの数の実装基板1をまとめて固定させて一括処
理するのが好ましい。
On the other hand, as shown in FIG. 4B, the fixing plate 82 is provided on the right and left sides of the upper surface of the jig body 81.
1 are mounted so as to be slidable in a direction parallel to the short side (horizontal) direction of the mounting substrate 1. After the mounting substrates 1 are collectively stored, the upper surfaces of the side edges of the mounting substrates 1 are pressed together from above. It has become. In this embodiment,
Although the number of the mounting substrates 1 from which the oxide film 5 is collectively removed is set to six, it is preferable that a large number of the mounting substrates 1 are collectively fixed and processed collectively.

【0037】また、実装基板1の一括固定用の他の固定
治具9としては、例えば同図(c)に示すように、上面
側に実装基板1をまとめてセットするための窪み91A
を工程状に設けた治具本体91と、この実装基板1が一
括セットされた治具本体91の上面中央部側の段差面9
1Bに向けて弾性力などを付勢させて実装基板1を段差
面91Bに押し付け固定する規制板92とを備えた構成
としてもよい。この場合、この規制板92には、実装基
板1との接触面92Aにテーパを設けておき、実装基板
1が上方に持ち上がって外れるのを防止するように構成
するのが好ましい。なお、この実施形態のように、実装
基板1を前後方向に1次元的に一列に配列させて固定す
る方法以外に、前後左右方向に2次元的に配列させて固
定することも可能である。
As another fixing jig 9 for collectively fixing the mounting substrate 1, for example, as shown in FIG. 3C, a depression 91A for setting the mounting substrate 1 collectively on the upper surface side.
And a step surface 9 at the center of the upper surface of the jig body 91 on which the mounting board 1 is collectively set.
A configuration may also be provided that includes a regulating plate 92 that urges the elastic force or the like toward 1B to press and fix the mounting substrate 1 against the step surface 91B. In this case, it is preferable that the restricting plate 92 is provided with a taper at the contact surface 92A with the mounting substrate 1 so as to prevent the mounting substrate 1 from being lifted up and coming off. In addition to the method in which the mounting substrates 1 are arranged one-dimensionally in one line in the front-rear direction and fixed as in this embodiment, the mounting substrates 1 may be two-dimensionally arranged in the front-rear and left-right directions and fixed.

【0038】次に、このような構成の固定治具8に対し
て、第2工程での酸化膜除去を行うが、この酸化膜除去
方法としては、例えば、第1実施形態のものと同様の擦
過式のクリーナ7を使用して、同様の方法で、酸化膜5
が形成されたバンプ2を擦過していくようにしてもよ
い。この場合、擦過式クリーナ7で擦過するときの擦過
作業の態様としては、各種の方法が適用可能である。
Next, an oxide film is removed from the fixing jig 8 having such a configuration in the second step. The method of removing the oxide film is, for example, the same as that of the first embodiment. Using a rubbing type cleaner 7, the oxide film 5 is formed in the same manner.
May be rubbed. In this case, as a mode of the rubbing operation when rubbing with the rubbing cleaner 7, various methods can be applied.

【0039】また、この実施形態では、例えば第2の実
施形態と同様に、擦過式クリーナ7により、複数の方向
に割り当てて擦過作業を行うようにしてもよい。この場
合、擦過式のクリーナ7には、「プラスチック消しゴ
ム、PE−01A」(株式会社トンボ鉛筆製)を使用す
るのが好ましい。そして、この場合の擦過作業は、互い
に90°の角度で配置された方向A、方向B、方向C、
方向Dの順番で擦過方向を複数に割り当てて行う。な
お、擦過式のクリーナ7で半田バンプ2を擦過するとき
の圧力は、第2実施形態の場合と同様でもよい。また、
同様に、この擦過作業は、例えば、擦過方向Aから10
回、擦過方向Bから10回、擦過方向Cから10回、擦
過方向Dから10回、合わせて擦過作業を都合40回行
うようにしてもよい。
In this embodiment, for example, as in the second embodiment, the rubbing operation may be performed in a plurality of directions by the rubbing cleaner 7. In this case, it is preferable to use “plastic eraser, PE-01A” (manufactured by Tombow Pencil) for the abrasion-type cleaner 7. Then, the rubbing operation in this case includes the directions A, B, C, which are arranged at an angle of 90 ° to each other.
This is performed by assigning a plurality of rubbing directions in the order of the direction D. The pressure at which the solder bumps 2 are rubbed by the rubbing cleaner 7 may be the same as in the case of the second embodiment. Also,
Similarly, this rubbing operation is performed by, for example,
The rubbing operation may be performed 40 times in total, including 10 times from the rubbing direction B, 10 times from the rubbing direction C, and 10 times from the rubbing direction D.

【0040】従って、この実施形態によれば、固定治具
8は比較的単純な構成のものですむので、低コストで削
減することができるから、高価な装置を使用しなくて
も、複数の実装基板を一括して酸化膜5の除去処理がで
きる。その結果、実装時の作業効率を大幅に向上させる
ことができ、しかも動作確実性の高いベアチップを実装
した半導体装置Eが同時に多数個得ることが可能にな
る。
Therefore, according to this embodiment, since the fixing jig 8 has a relatively simple structure, it can be reduced at a low cost. The oxide film 5 can be removed from the mounting substrate at once. As a result, the working efficiency at the time of mounting can be greatly improved, and moreover, a large number of semiconductor devices E on which bare chips having high operation reliability are mounted can be obtained at the same time.

【0041】次に、この発明に係る第4の実施形態につ
いて説明する。この実施形態に係るベアチップの実装方
法では、ベアチップとして使用するMMICチップ3の
構成については、先の第1の実施形態のものと略同様で
あるが、図4(d)に示すように、電極4の表面には金
バンプ10が形成されている。一方、この半田バンプ2
の表面にも、先の第1の実施形態の場合と同様に、酸化
膜5が形成されている。なお、この実施形態では、ベア
チップの実装方法により半導体装置F(図4(e)参
照)を形成する。
Next, a fourth embodiment according to the present invention will be described. In the method for mounting a bare chip according to this embodiment, the configuration of the MMIC chip 3 used as a bare chip is substantially the same as that of the first embodiment, but as shown in FIG. The gold bumps 10 are formed on the surface of the substrate 4. On the other hand, this solder bump 2
The oxide film 5 is also formed on the surface of the substrate as in the case of the first embodiment. In this embodiment, the semiconductor device F (see FIG. 4E) is formed by a bare chip mounting method.

【0042】従って、この第4の実施形態では、第2工
程での酸化膜5の除去は、先の第1乃至第3の実施形態
のいずれかのものと同様に行う。また、図4(d)の第
4工程において、ベアチップとしてMMICチップ3を
実装基板1にマウントする際には、先の第1乃至第3の
実施形態と同様に、例えば画像処理などの方法により、
MMICチップ3と実装基板1との双方の位置が高い精
度で調整され配置される。その後、MMICチップ3を
実装基板1方向へ移動・降下させ、金バンプ10と半田
バンプ2とを接触状態で固定させる。
Accordingly, in the fourth embodiment, the removal of the oxide film 5 in the second step is performed in the same manner as in any one of the first to third embodiments. In the fourth step of FIG. 4D, when the MMIC chip 3 is mounted on the mounting substrate 1 as a bare chip, similarly to the above first to third embodiments, for example, a method such as image processing is used. ,
The positions of both the MMIC chip 3 and the mounting board 1 are adjusted and arranged with high accuracy. After that, the MMIC chip 3 is moved and lowered in the direction of the mounting substrate 1, and the gold bumps 10 and the solder bumps 2 are fixed in a contact state.

【0043】第5工程では、同図(e)に示すように、
先の第1乃至第3の実施形態と同様にして、即ち、金バ
ンプ10と半田バンプ2とを接触状態で固定させたま
ま、所定の温度プロファイルにより、半田バンプ2を溶
融し、又は固相拡散させることにより、金バンプ10と
半田バンプ2との接合を図る。その後、実装基板1とM
MICチップ3との間のギャップに、アンダフィル注入
を行い、双方の接合状態を安定させると共に絶縁を図
る。
In the fifth step, as shown in FIG.
In the same manner as in the first to third embodiments, that is, while the gold bump 10 and the solder bump 2 are fixed in contact with each other, the solder bump 2 is melted or solid-phased according to a predetermined temperature profile. By diffusing, the bonding between the gold bump 10 and the solder bump 2 is achieved. Then, the mounting substrate 1 and M
An underfill is injected into a gap between the MIC chip 3 and the MIC chip 3 to stabilize both junctions and achieve insulation.

【0044】ここで、この第4の実施形態に係る半導体
装置Fの動作について説明する。この半導体装置Fで
は、先の第1乃至第3の実施形態と同様にして、図示し
ない実装基板1上の図示しない回路パターンより駆動バ
イアスが供給されると、半田バンプ2、金バンプ10及
び電極4を介してMMICチップ3に印加される。ま
た、同様に、入力信号が、半田バンプ2、金バンプ10
及び電極4を介してMMICチップ3に入力される。一
方、出力信号は、電極4、金バンプ10及び半田バンプ
2を介して実装基板1上の回路パターンに出力される。
Here, the operation of the semiconductor device F according to the fourth embodiment will be described. In this semiconductor device F, similarly to the first to third embodiments, when a driving bias is supplied from a circuit pattern (not shown) on a mounting substrate 1 (not shown), the solder bumps 2, the gold bumps 10, and the electrodes 4 is applied to the MMIC chip 3. Similarly, an input signal is applied to the solder bump 2, the gold bump 10
And input to the MMIC chip 3 via the electrode 4. On the other hand, the output signal is output to a circuit pattern on the mounting board 1 via the electrode 4, the gold bump 10, and the solder bump 2.

【0045】従って、この第4の実施形態でも、第1乃
至第3の実施形態と同様に、高価な装置を別に導入しな
くても、擦過式のクリーナ7により、比較的短時間で、
しかも簡単な操作で、酸化膜5を機械的、物理的に除去
できる。これにより、信頼度の高いベアチップ実装方法
が実現可能となる。特に、この実施形態では、電極4の
部分が半田濡れ性の劣る材料で形成されていても、金バ
ンプ10を中継することにより、安定した状態で、半田
バンプ2との接合を図ることができる。
Therefore, in the fourth embodiment, similarly to the first to third embodiments, the rubbing-type cleaner 7 can be used in a relatively short time without separately introducing an expensive device.
Moreover, the oxide film 5 can be mechanically and physically removed by a simple operation. As a result, a highly reliable bare chip mounting method can be realized. In particular, in this embodiment, even if the electrode 4 is formed of a material having poor solder wettability, the connection with the solder bump 2 can be stably performed by relaying the gold bump 10. .

【0046】しかも、この実施形態では、半田バンプ2
のみでの接合とは異なり、電極4と半田バンプ2との間
に金バンプ10を介在させており、接合時に、溶融して
保持力を失った半田バンプ2の強度的な補強をこの金バ
ンプ10が行うことができる。これにより、実装の際
に、MMICチップ3を実装基板1側に押し付けても、
この実装基板1とMMICチップ3との間に、アンダー
フィル注入を行うのに十分なだけのギャップを確保して
おくことができる。その結果、双方の間では、確実なア
ンダーフィルが行えるので、エアーボイドなどの不完全
な封止が起こらず、安定した接合状態が得られる。
In this embodiment, the solder bumps 2
Unlike the bonding using only the metal bumps, the gold bumps 10 are interposed between the electrodes 4 and the solder bumps 2. During the bonding, the solder bumps 2 that have melted and have lost the holding force are strongly reinforced. 10 can do. Thereby, even when the MMIC chip 3 is pressed against the mounting substrate 1 during mounting,
It is possible to secure a gap between the mounting substrate 1 and the MMIC chip 3 that is sufficient to perform underfill injection. As a result, a reliable underfill can be performed between the two, so that incomplete sealing such as air void does not occur, and a stable bonding state can be obtained.

【0047】次に、この発明に係る第5の実施形態につ
いて説明する。この実施形態に係るベアチップの実装方
法では、実装基板1として先の第1の実施形態のものと
略同様のものが使用されているが、図5(a)に示すよ
うに、半田バンプ2が、金属核21とその表面に被覆し
た半田材料22とで構成されているところが異なる。な
お、この実施形態では、ベアチップの実装方法により半
導体装置G(図5(e)参照)を形成する。
Next, a fifth embodiment according to the present invention will be described. In the method for mounting a bare chip according to this embodiment, a mounting board 1 that is substantially the same as that of the first embodiment is used, but as shown in FIG. And a metal core 21 and a solder material 22 coated on the surface thereof. In this embodiment, the semiconductor device G (see FIG. 5E) is formed by a bare chip mounting method.

【0048】この実施形態に係る金属核21は、接合時
や除去工程時に半田バンプ2の形状破壊を防止するため
のものであり、メッキプロセスで形成し易く、また半田
接合が良好であるといった事情から、銅(Cu)が使用
されている。一方、半田材料22には、第1の実施形態
における半田バンプ2を形成するのに使用した半田材料
と同一のものが使用されている。
The metal nucleus 21 according to this embodiment is for preventing the shape of the solder bump 2 from being destroyed at the time of joining or removing, and is easy to form by a plating process and has good solder joints. Therefore, copper (Cu) is used. On the other hand, the same solder material as that used for forming the solder bumps 2 in the first embodiment is used as the solder material 22.

【0049】この第5の実施形態でも、環境温度、湿
度、反応物質などの存在により、半田材料22の表面
に、酸化膜5が形成されている。そこで、第2工程にお
ける酸化膜5の除去工程でも、先の第1乃至第3の実施
形態と同様に、擦過式のクリーナ7で擦過作業を行う。
その結果、第3工程では、図5(c)に示すように、先
の第1乃至第3の実施形態における半田バンプ2を使用
した場合と同様に、半田材料22から酸化膜5を効果的
に除去することができ、半田濡れ性が向上する。
Also in the fifth embodiment, the oxide film 5 is formed on the surface of the solder material 22 due to the environmental temperature, humidity, the presence of a reactant, and the like. Therefore, in the step of removing the oxide film 5 in the second step, the rubbing operation is performed by the rubbing cleaner 7 as in the first to third embodiments.
As a result, in the third step, as shown in FIG. 5C, the oxide film 5 is effectively formed from the solder material 22 in the same manner as when the solder bumps 2 in the first to third embodiments are used. And the solder wettability is improved.

【0050】また、図5(d)に示す第4工程におい
て、MMICチップ3を実装基板1にマウントする際に
は、先の第1乃至第3の実施形態と同様に、例えば適宜
の画像処理などの方法により、MMICチップ3と実装
基板1との双方の位置を高い精度で調整させて配置させ
る。その後、MMICチップ3を実装基板1方向へ移動
・降下させ、電極4と半田バンプ2の半田材料22とを
接触状態で固定させる。次に、第5工程では、先の第1
乃至第3の実施形態と同様にして、電極4と半田材料2
2とを接触状態で固定させたまま、所定の温度プロファ
イルにより、半田材料22を溶融し、又は固相拡散させ
ることにより、電極4と半田材料22、さらには電極4
と金属核21との接合を図る。その後、実装基板1とM
MICチップ3との間のギャップに、アンダフィル注入
を行い、双方の接合状態を安定させると共に絶縁を図
る。
In the fourth step shown in FIG. 5D, when the MMIC chip 3 is mounted on the mounting substrate 1, for example, an appropriate image processing is performed in the same manner as in the first to third embodiments. For example, the positions of both the MMIC chip 3 and the mounting board 1 are adjusted with high accuracy and arranged. Thereafter, the MMIC chip 3 is moved and lowered in the direction of the mounting substrate 1 to fix the electrodes 4 and the solder material 22 of the solder bumps 2 in a contact state. Next, in a fifth step, the first
To the electrode material 4 and the solder material 2 in the same manner as in the third to third embodiments.
The electrode 4 and the solder material 22 are further melted or solid-phase-diffused according to a predetermined temperature profile while the electrode 4 and the electrode material 4 are kept in contact with each other.
And the metal nucleus 21 are joined. Then, the mounting substrate 1 and M
An underfill is injected into a gap between the MIC chip 3 and the MIC chip 3 to stabilize both junctions and achieve insulation.

【0051】次に、この第5の実施形態に係る半導体装
置Gの動作について説明する。この半導体装置Gでは、
先の第1乃至第3の実施形態と同様にして、実装基板1
上の図示しない回路パターンより駆動バイアスが供給さ
れると、金属核21と半田材料22及び電極4を介して
MMICチップ3に印加される。また、同様に、入力信
号が、半田バンプ2の金属核21と半田材料22及び電
極4を介してMMICチップ3に入力される。一方、出
力信号は、電極4及び半田バンプ2の半田材料22と金
属核21を介して実装基板1上の回路パターンに出力さ
れる。
Next, the operation of the semiconductor device G according to the fifth embodiment will be described. In this semiconductor device G,
In the same manner as in the first to third embodiments, the mounting substrate 1
When a drive bias is supplied from a circuit pattern (not shown), the drive bias is applied to the MMIC chip 3 via the metal core 21, the solder material 22, and the electrode 4. Similarly, an input signal is input to the MMIC chip 3 via the metal core 21 of the solder bump 2, the solder material 22, and the electrode 4. On the other hand, the output signal is output to the circuit pattern on the mounting substrate 1 via the electrode 4, the solder material 22 of the solder bump 2, and the metal core 21.

【0052】従って、この第5実施形態でも、第1乃至
第4の実施形態と同様に、高価な専用の装置を別に導入
しなくても、簡単な擦過式のクリーナ7を使用し、比較
的短時間で、しかも簡単な操作で、半田酸化膜5を機械
的、物理的に除去させることができる。これにより、従
来のような、半田不漏れの発生により電極4と半田バン
プ2の接合が阻害されたり、不確実な接合が発生する、
といったトラブルを解消させることが可能になり、信頼
度の高いベアチップの実装方法が実現可能となる。
Therefore, in the fifth embodiment, similarly to the first to fourth embodiments, a simple rubbing type cleaner 7 can be used without using an expensive dedicated device separately. The solder oxide film 5 can be mechanically and physically removed in a short time and with a simple operation. As a result, the bonding between the electrode 4 and the solder bump 2 is hindered due to the occurrence of solder leakage as in the related art, or uncertain bonding occurs.
Such troubles can be eliminated, and a highly reliable bare chip mounting method can be realized.

【0053】また、この実施形態では、特に、半田バン
プ2中に形成した金属核21により、半田バンプ2の機
械的強度を向上させることができるので、第2工程の擦
過作業中に、半田バンプ2の形状破壊の発生を低減させ
ることができる。その結果、実装の際に、MMICチッ
プ3を実装基板1側に押し付けても、この金属核21に
より、実装基板1とMMICチップ3との間に、アンダ
ーフィル注入を行うのに十分なだけのギャップを確保し
ておくことができる。これにより、双方の間で確実なア
ンダーフィルが行えるので、エアーボイドなどの不完全
な封止が起こらず、接合状態が安定する。さらに、クリ
ーナ7での擦過作業による除去工程で、たとえ半田材料
22が強く押し付けられて潰されたとしても、金属核2
1により、その形状破壊を回避することができるので、
双方の間で十分なだけのギャップを確保しておくことが
でき、確実なアンダーフィルが行える。
In this embodiment, the mechanical strength of the solder bump 2 can be improved by the metal nucleus 21 formed in the solder bump 2. 2 can reduce the occurrence of shape destruction. As a result, even when the MMIC chip 3 is pressed against the mounting substrate 1 at the time of mounting, the metal nucleus 21 causes a sufficient amount of underfill injection between the mounting substrate 1 and the MMIC chip 3. A gap can be secured. As a result, a reliable underfill can be performed between the two, so that incomplete sealing such as air voids does not occur, and the bonding state is stabilized. Furthermore, even if the solder material 22 is strongly pressed and crushed in the removing step by the rubbing operation with the cleaner 7, the metal core 2
1, the shape can be prevented from being destroyed.
A sufficient gap can be secured between the two, and a reliable underfill can be performed.

【0054】[0054]

【発明の効果】以上説明したように、この発明によれ
ば、半田バンプを介して電子部品を基板上に接続する電
子部品の実装方法であって、半田バンプ上に形成された
酸化膜を、擦過式のクリーナを用いて除去する除去工程
を有しており、高価な装置をわざわざ別に導入する必要
がなく、比較的短時間で、かつ、容易な手順で半田バン
プ上の酸化膜を除去することができる。従って、この酸
化膜の除去作業、換言すれば半田濡れ性の向上による確
実な接合が低コストで実現できるようになり、信頼度が
高い電子部品の実装方法が低コストで提供できる。
As described above, according to the present invention, there is provided a method of mounting an electronic component on a substrate via a solder bump, the method comprising: It has a removal process that removes using a rubbing type cleaner, eliminating the need to separately introduce expensive equipment and removing the oxide film on the solder bumps in a relatively short time and with an easy procedure. be able to. Therefore, the removal operation of the oxide film, in other words, the reliable bonding by improving the solder wettability can be realized at low cost, and a highly reliable mounting method of the electronic component can be provided at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施形態に係るベアチップの実
装方法を示す工程図である。
FIG. 1 is a process chart showing a method for mounting a bare chip according to a first embodiment of the present invention.

【図2】この発明の第2実施形態に係る除去工程を具体
的に示す説明図である。
FIG. 2 is an explanatory view specifically showing a removing step according to a second embodiment of the present invention.

【図3】この発明の第3実施形態に係るベアチップの実
装方法に使用する固定治具を示し、(a)は概略斜視
図、(b)は断面図、(c)は固定治具の変形例を示す
概略断面図である。
3A and 3B show a fixing jig used in a method for mounting a bare chip according to a third embodiment of the present invention, wherein FIG. 3A is a schematic perspective view, FIG. 3B is a cross-sectional view, and FIG. It is a schematic sectional drawing which shows an example.

【図4】この発明の第4実施形態に係るベアチップの実
装方法を示す工程図である。
FIG. 4 is a process chart showing a method for mounting a bare chip according to a fourth embodiment of the present invention.

【図5】この発明の第5実施形態に係るベアチップの実
装方法を示す工程図である。
FIG. 5 is a process chart showing a method for mounting a bare chip according to a fifth embodiment of the present invention.

【図6】従来のベアチップの実装方法を示す工程図であ
る。
FIG. 6 is a process chart showing a conventional method for mounting a bare chip.

【図7】従来のベアチップの実装方法における欠点を示
す工程図である。
FIG. 7 is a process diagram showing a defect in a conventional method for mounting a bare chip.

【図8】従来の他のベアチップの実装方法を示す工程図
である。
FIG. 8 is a process chart showing another conventional method for mounting a bare chip.

【符号の説明】[Explanation of symbols]

1 実装基板 2 半田バンプ 21 金属核 22 半田材料 3 MMICチップ(ベアチップ) 4 電極 5 酸化膜 7 擦過式のクリーナ 8 固定治具 81 治具本体 81A 凹所 82 固定板 9 固定治具 91 治具本体 91A 窪み 91B 段差面 92 規制板 92A 接触面 10 金バンプ DESCRIPTION OF SYMBOLS 1 Mounting board 2 Solder bump 21 Metal core 22 Solder material 3 MMIC chip (Bare chip) 4 Electrode 5 Oxide film 7 Scratch-type cleaner 8 Fixing jig 81 Jig body 81A Depression 82 Fixing plate 9 Fixing jig 91 Jig body 91A recess 91B step surface 92 regulating plate 92A contact surface 10 gold bump

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】 半田バンプを介して電子部品を基板上に
実装する電子部品の実装方法において、 実装前に前記半田バンプ上に形成された酸化膜をクリー
ナによる擦過作用により除去する除去工程を有すること
を特徴とする電子部品の実装方法。
An electronic component mounting method for mounting an electronic component on a substrate via a solder bump, comprising a removing step of removing an oxide film formed on the solder bump by a rubbing action of a cleaner before mounting. A method for mounting an electronic component, comprising:
【請求項2】 前記クリーナで半田バンプを擦過すると
きの圧力を、0.5kgf〜4kgfとすることを特徴
とする請求項1に記載の電子部品の実装方法。
2. The electronic component mounting method according to claim 1, wherein a pressure at which the cleaner bumps the solder bumps is 0.5 kgf to 4 kgf.
【請求項3】 前記クリーナで半田バンプを擦過する回
数を、20〜100回とすることを特徴とする請求項1
又は2に記載の電子部品の実装方法。
3. The method according to claim 1, wherein the number of times the solder bump is rubbed by the cleaner is 20 to 100 times.
Or the mounting method of the electronic component of 2.
【請求項4】 前記クリーナで半田バンプを擦過する擦
過作業の回数を複数グループに分割するとともに、各グ
ループに分割された回数での擦過作業を基板平面上にお
いて異なる複数の方向で行うように割り当てた分割擦過
工程を有することを特徴とする請求項1乃至3のいずれ
か1項に記載の電子部品の実装方法。
4. The method according to claim 1, wherein the number of times of the rubbing operation for rubbing the solder bumps with the cleaner is divided into a plurality of groups, and the rubbing operation is performed in the plurality of different directions on the substrate plane. The method for mounting an electronic component according to claim 1, further comprising a divided rubbing step.
【請求項5】 前記擦過作業の方向が、基板上で互いに
90度の交差角度をなす4方向としたことを特徴とする
ことを特徴とする請求項4に記載の電子部品の実装方
法。
5. The electronic component mounting method according to claim 4, wherein the directions of the rubbing operation are four directions forming an intersection angle of 90 degrees with each other on the substrate.
【請求項6】 前記除去工程後、電子部品を基板上に実
装する際に、フラックスレス半田溶融接合若しくはフラ
ックスレス半田固相拡散接合を行うフラックスレス工程
を有することを特徴とする請求項1乃至5のいずれか1
項に記載の電子部品の実装方法。
6. The method according to claim 1, further comprising a fluxless step of performing a fluxless solder fusion bonding or a fluxless solder solid-phase diffusion bonding when mounting the electronic component on the substrate after the removing step. Any one of 5
Item mounting method.
【請求項7】 半田バンプが形成された基板と電極が形
成された電子部品とを、前記半田バンプと前記電極とを
接合させることにより、前記電子部品を前記基板上に接
続させて実装する電子部品の実装方法において、 前記半田バンプ上に形成された酸化膜をクリーナによる
擦過作用により除去する除去工程を有することを特徴と
する電子部品の実装方法。
7. An electronic device in which a substrate on which solder bumps are formed and an electronic component on which electrodes are formed are connected to the electronic component on the substrate by bonding the solder bumps and the electrodes. A method of mounting an electronic component, comprising: a removing step of removing an oxide film formed on the solder bump by a rubbing action of a cleaner.
【請求項8】 前記除去工程後、フラックスレス半田溶
融接合若しくはフラックスレス半田固相拡散接合を行う
フラックスレス工程を有することを特徴とする請求項7
に記載の電子部品の実装方法。
8. The method according to claim 7, further comprising a fluxless step of performing fluxless solder fusion bonding or fluxless solder solid-phase diffusion bonding after the removing step.
The electronic component mounting method described in the above.
【請求項9】 半田バンプが形成された基板と金バンプ
が形成された電子部品とを、前記半田バンプと前記金バ
ンプとを接合させることにより、前記電子部品を前記基
板上に接続させて実装する電子部品の実装方法におい
て、 前記半田バンプ上に形成された酸化膜をクリーナによる
擦過作用により除去する除去工程を有することを特徴と
する電子部品の実装方法。
9. A board on which solder bumps are formed and an electronic component on which gold bumps are formed, and the electronic component is connected to the board by bonding the solder bumps and the gold bumps. A method for mounting an electronic component, comprising: a removing step of removing an oxide film formed on the solder bump by a rubbing action of a cleaner.
【請求項10】 前記除去工程後、フラックスレス半田
溶融接合若しくはフラックスレス半田固相拡散接合を行
うフラックスレス工程を有することを特徴とする請求項
9に記載の電子部品の実装方法。
10. The method according to claim 1, further comprising: a fluxless step of performing a fluxless solder fusion bonding or a fluxless solder solid-phase diffusion bonding after the removing step.
9. The mounting method of the electronic component according to 9.
【請求項11】 半田バンプを介して電子部品を基板上
に実装する電子部品の実装方法において、 前記基板上に半田材料を半球状に形成して成る前記半田
バンプ上に形成された酸化膜をクリーナによる擦過作用
により除去する除去工程と、この除去工程の後に、フラ
ックスレス半田溶融接合を行うフラックスレス工程と、
を有することを特徴とする電子部品の実装方法。
11. An electronic component mounting method for mounting an electronic component on a substrate via solder bumps, comprising: forming an oxide film formed on the solder bumps by forming a hemispherical solder material on the substrate. A removal step of removing by a rubbing action of a cleaner, and a fluxless step of performing fluxless solder fusion bonding after the removal step,
A method of mounting an electronic component, comprising:
【請求項12】 半田バンプを介して電子部品を基板上
に実装する電子部品の実装方法において、 前記基板上の金属核に半田材料を被覆して成る前記半田
バンプ上に形成された酸化膜をクリーナによる擦過作用
により除去する除去工程と、この除去工程の後に、フラ
ックスレス半田溶融接合を行うフラックスレス工程と、
を有することを特徴とすることを特徴とする電子部品の
実装方法。
12. A method for mounting an electronic component on a substrate via solder bumps, the method comprising: mounting an oxide film formed on the solder bumps by coating a metal material on the substrate with a solder material. A removal step of removing by a rubbing action of a cleaner, and a fluxless step of performing fluxless solder fusion bonding after the removal step,
A method of mounting an electronic component, comprising:
【請求項13】 複数の基板を一体に固定し、前記基板
の半田バンプ上に形成された酸化膜を、擦過式クリーナ
を用いて複数基板に対して一括除去する除去工程を有す
ることを特徴とする請求項1乃至12のいずれか1項に
記載の電子部品の実装方法。
13. A removing step of fixing a plurality of substrates integrally and removing an oxide film formed on the solder bumps of the substrates from the plurality of substrates collectively using a rubbing cleaner. The method of mounting an electronic component according to claim 1.
【請求項14】 前記除去工程の後に、各基板毎に電子
部品を個別に実装させることを特徴とする請求項13に
記載の電子部品の実装方法。
14. The electronic component mounting method according to claim 13, wherein after the removing step, the electronic component is individually mounted on each substrate.
【請求項15】 前記除去工程後、前記除去工程で同時
に処理した複数基板に対して電子部品を一括して実装さ
せることを特徴とする請求項13に記載の電子部品の実
装方法。
15. The electronic component mounting method according to claim 13, wherein, after the removing step, the electronic component is mounted collectively on a plurality of substrates processed simultaneously in the removing step.
【請求項16】 前記半田バンプが、錫−鉛合金系材
料、錫−銀合金系材料、錫−銀−銅合金系材料、錫−ビ
スマス系合金材料、錫−金系合金材料のいずれかである
ことを特徴とする請求項1乃至15のいずれか1項に記
載の電子部品の実装方法。
16. The solder bump is made of any one of a tin-lead alloy material, a tin-silver alloy material, a tin-silver-copper alloy material, a tin-bismuth alloy material, and a tin-gold alloy material. The method for mounting an electronic component according to claim 1, wherein the mounting method is performed.
【請求項17】 前記擦過作用を行うクリーナが、プラ
スチック−ゴム混合材料で形成されたことを特徴とする
請求項1乃至16のいずれか1項に記載の電子部品の実
装方法。
17. The electronic component mounting method according to claim 1, wherein the cleaner performing the rubbing action is formed of a plastic-rubber mixed material.
【請求項18】 前記電子部品が、アバランシェフォト
ダイオード、pinフォトダイオード、レーザダイオー
ド、フォトダイオードなどの光−電気変換素子であるこ
とを特徴とする請求項1乃至17のいずれか1項に記載
の電子部品の実装方法。
18. The electronic device according to claim 1, wherein the electronic component is a photoelectric conversion element such as an avalanche photodiode, a pin photodiode, a laser diode, or a photodiode. How to mount electronic components.
【請求項19】 前記電子部品が、高周波領域の信号を
取り扱う、前置増幅器、利得制御増幅器、復調器などの
マイクロ波モノリシック集積回路であることを特徴とす
る請求項1乃至17のいずれか1項に記載の電子部品の
実装方法。
19. The electronic component according to claim 1, wherein the electronic component is a microwave monolithic integrated circuit such as a preamplifier, a gain control amplifier, and a demodulator that handles signals in a high frequency range. Item mounting method.
【請求項20】 前記基板が、アルミナ、窒化アルミニ
ウム、ガラスセラミック等のセラミック材料で形成され
ていることを特徴とする請求項1乃至19のいずれか1
項に記載の電子部品の実装方法。
20. The substrate according to claim 1, wherein the substrate is formed of a ceramic material such as alumina, aluminum nitride, glass ceramic, or the like.
Item mounting method.
【請求項21】 前記半田バンプが、金属核とその表面
を被覆した半田材料とで構成されていることを特徴とす
る請求項1乃至20のいずれか1項に記載の電子部品の
実装方法。
21. The electronic component mounting method according to claim 1, wherein the solder bumps are formed of a metal core and a solder material covering the surface of the metal core.
JP2001000636A 2001-01-05 2001-01-05 Method for mounting electronic component Pending JP2002203872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001000636A JP2002203872A (en) 2001-01-05 2001-01-05 Method for mounting electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001000636A JP2002203872A (en) 2001-01-05 2001-01-05 Method for mounting electronic component

Publications (1)

Publication Number Publication Date
JP2002203872A true JP2002203872A (en) 2002-07-19

Family

ID=18869387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001000636A Pending JP2002203872A (en) 2001-01-05 2001-01-05 Method for mounting electronic component

Country Status (1)

Country Link
JP (1) JP2002203872A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944051B2 (en) 2007-07-23 2011-05-17 Renesas Electronics Corporation Semiconductor device having external connection terminals and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944051B2 (en) 2007-07-23 2011-05-17 Renesas Electronics Corporation Semiconductor device having external connection terminals and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6780675B2 (en) Flip-chip technique for chip assembly
US8962470B2 (en) Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US6060768A (en) Semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing lead frame
KR100821574B1 (en) Process for manufacturing semiconductor device
KR100686315B1 (en) Manufacturing method for electronic circuit device
US10903153B2 (en) Thinned die stack
US20080185705A1 (en) Microelectronic packages and methods therefor
US8296940B2 (en) Method of forming a micro pin hybrid interconnect array
US20060027899A1 (en) Structure with spherical contact pins
JPH11265967A (en) Lsi mounting board structure and its manufacture
JP2002203872A (en) Method for mounting electronic component
JPH06163634A (en) Method of installation of flip chip semiconductor device
JP2002134651A (en) Baseless semiconductor device and its manufacturing method
KR100379823B1 (en) Manufacturing method of semiconductor integrated circuit device
JPH11340277A (en) Semiconductor chip loading substrate, semiconductor device and method for loading semiconductor chip to semiconductor chip loading substrate
JP2005142210A (en) Semiconductor mounting board, its manufacturing method, three-dimensional mounting semiconductor device, its manufacturing method, and electronic apparatus
JPH1012669A (en) Connection of flip chip
US6770510B1 (en) Flip chip process of flux-less no-flow underfill
JP2576426B2 (en) Semiconductor device bonding method and bonding apparatus
JP2000164628A (en) Electronic part and face-down mounting structure
JP4378227B2 (en) Flip chip mounting method
JP2002280416A (en) Matrix-bonding method between flexible wiring board and ic chip
JP3235192B2 (en) Wiring board connection method
US11393759B2 (en) Alignment carrier for interconnect bridge assembly
TW445555B (en) Method for packaging semiconductor flip chip and its structure

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060324