JP2002203780A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2002203780A JP2002203780A JP2001000550A JP2001000550A JP2002203780A JP 2002203780 A JP2002203780 A JP 2002203780A JP 2001000550 A JP2001000550 A JP 2001000550A JP 2001000550 A JP2001000550 A JP 2001000550A JP 2002203780 A JP2002203780 A JP 2002203780A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- mask material
- pattern
- conductor pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、微細導体パターンを有する半導体装
置の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a fine conductor pattern.
【０００２】[0002]
【従来の技術】近年、半導体装置の小型、微細化が進
み、その半導体装置における導体パターンの高密度化も
強く要求されるようになってきている。2. Description of the Related Art In recent years, miniaturization and miniaturization of semiconductor devices have progressed, and there has been a strong demand for higher density of conductor patterns in the semiconductor devices.
【０００３】導体パターンを高密度化する場合、当然、
その導体パターンをエッチングする際にエッチングマス
クとして用いるフォトレジストのパターンも高密度化す
る必要がある。しかし、このフォトレジストは、そのフ
ォトレジストを用いてエッチングを行う金属層（例え
ば、Ａｌ、Ｃｕを主成分とした金属層）に対し、所定の
エッチング選択比を確保する必要があるため、その膜厚
をある程度以上薄くすることができない。そのため、フ
ォトレジストパターンの高密度化に伴い、フォトレジス
トのパターン幅を狭くしていった場合、そのパターン幅
に対する膜厚の比（以下アスペクト比）が高くなり、レ
ジスト形状の安定性が低下してしまうという問題点があ
る。When increasing the density of a conductor pattern,
It is also necessary to increase the density of a photoresist pattern used as an etching mask when etching the conductor pattern. However, this photoresist is required to ensure a predetermined etching selectivity with respect to a metal layer to be etched using the photoresist (for example, a metal layer mainly composed of Al and Cu). The thickness cannot be reduced to a certain extent. Therefore, when the pattern width of the photoresist is reduced with the increase in the density of the photoresist pattern, the ratio of the film thickness to the pattern width (hereinafter, the aspect ratio) increases, and the stability of the resist shape decreases. There is a problem that.
【０００４】このようにアスペクト比の高いフォトレジ
ストは、レジストパターン露光後の現像・リンス時にお
ける現像液等の表面張力によって、倒壊、消失しやす
く、このようなフォトレジストの倒壊、消失は、当該半
導体装置の特性不良の原因となる。さらに、このように
倒壊、消失したフォトレジストが飛散することによっ
て、同一ロットで製造されるその他の半導体装置の特性
に悪影響を与える場合もあり、この場合、同一ロットで
製造される製品全体の歩留まりを悪化させてしまうとい
う問題がある。このような問題は、レジストパターン形
成時における露光デフォーカスの影響により、レジスト
パターンの断面が逆テーパー状に形成されてしまった場
合には、特に顕著となる。[0004] A photoresist having such a high aspect ratio is likely to collapse and disappear due to the surface tension of a developing solution or the like during development and rinsing after exposure of the resist pattern. This may cause poor characteristics of the semiconductor device. Further, the scattering of the collapsed and lost photoresist may adversely affect the characteristics of other semiconductor devices manufactured in the same lot. In this case, the yield of the entire product manufactured in the same lot may be reduced. There is a problem that it worsens. Such a problem becomes particularly remarkable when the cross section of the resist pattern is formed in an inversely tapered shape due to the influence of exposure defocus during the formation of the resist pattern.
【０００５】このような問題を是正すべく、フォトレジ
ストをある程度薄くしても、必要なエッチング選択比を
確保することができる無機マスクを形成し、このように
形成された無機マスクをエッチングマスクとして導体パ
ターンのエッチングを行う方法も採られている。In order to correct such a problem, an inorganic mask which can secure a required etching selectivity even if the photoresist is thinned to some extent is formed, and the inorganic mask thus formed is used as an etching mask. A method of etching a conductor pattern has also been adopted.
【０００６】図５及び図６は、このように無機マスクを
用いた半導体装置１００の製造工程を例示する半導体装
置１００の断面図である。この方法では、まず、スパッ
タ法等によって層間絶縁膜１０２上に金属配線層１０３
を成膜し、さらにその上面に、ＣＶＤ法等によって反射
防止膜１０４を成膜する（図５の（ａ））。次に、反射
防止膜１０４の上面に無機マスク１０５を成膜し（図５
の（ｂ））、さらにその上面に、導体パターン形状を有
するフォトレジスト１０６ａ、１０６ｂを形成する（図
５の（ｃ））。FIGS. 5 and 6 are cross-sectional views of the semiconductor device 100 illustrating the steps of manufacturing the semiconductor device 100 using the inorganic mask. In this method, first, the metal wiring layer 103 is formed on the interlayer insulating film 102 by a sputtering method or the like.
Is formed, and an anti-reflection film 104 is formed on the upper surface by CVD or the like (FIG. 5A). Next, an inorganic mask 105 is formed on the upper surface of the antireflection film 104 (FIG. 5).
(B)), and on the upper surface thereof, photoresists 106a and 106b having a conductor pattern shape are formed (FIG. 5 (c)).
【０００７】次に、このフォトレジスト１０６ａ、１０
６ｂをエッチングマスクとし、ＲＩＥ（Ｒｅａｃｔｉｖ
ｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の方法により、無機マ
スク１０５ａ、１０５ｂのパターン形成を行う（図６の
（ａ））。その後、既知の方法により、フォトレジスト
１０６ａ、１０６ｂを剥離し（図６の（ｂ））、今度
は、パターン形成された無機マスク１０５ａ、１０５ｂ
をエッチングマスクとし、ＲＩＥ等の方法により、導体
パターン１０３ａ、１０３ｂの形成を行う。Next, the photoresists 106a, 10a
RIE (Reactive)
The pattern of the inorganic masks 105a and 105b is formed by a method such as e Ion Etching (FIG. 6A). Thereafter, the photoresists 106a and 106b are peeled off by a known method (FIG. 6B), and then, the patterned inorganic masks 105a and 105b are formed.
Is used as an etching mask to form conductor patterns 103a and 103b by a method such as RIE.
【０００８】このように、まず、フォトレジスト１０６
ａ、１０６ｂをエッチングマスクとし、フォトレジスト
１０６ａ、１０６ｂをある程度薄くしても必要なエッチ
ング選択比を確保することができる無機マスク１０５
ａ、１０５ｂを形成し、さらに、この無機マスク１０５
ａ、１０５ｂをエッチングマスクとして導体パターン１
０３ａ、１０３ｂの形成を行うことにより、フォトレジ
スト１０６ａ、１０６ｂのアスペクト比を低くすること
が可能となり、レジスト形状の安定性を向上させること
ができる。As described above, first, the photoresist 106
a and 106b are used as an etching mask, and the inorganic mask 105 can secure a necessary etching selectivity even if the photoresists 106a and 106b are thinned to some extent
a, 105b, and further, the inorganic mask 105
a, 105b as an etching mask, conductor pattern 1
By forming the layers 03a and 103b, the aspect ratio of the photoresists 106a and 106b can be reduced, and the stability of the resist shape can be improved.
【０００９】[0009]
【発明が解決しようとする課題】しかし、上述のような
方法により多少フォトレジスト１０６ａ、１０６ｂのア
スペクト比を低くすることができても、所定のエッチン
グ選択比を確保できるよう、フォトレジスト１０６ａ、
１０６ｂを所定の厚み以上に形成しなければならないこ
とには変わりなく、さらに微細化が進んだ導体パターン
を形成する場合においては、やはり同様にレジスト形状
の安定性が低下し、フォトレジスト１０６ａ、１０６ｂ
の倒壊、消失、飛散といった問題が生じてしまうという
問題点がある。However, even if the aspect ratios of the photoresists 106a and 106b can be reduced somewhat by the above-described method, the photoresists 106a and 106b are formed so that a predetermined etching selectivity can be secured.
The formation of the conductor pattern 106b must be equal to or greater than a predetermined thickness. In the case where a finer conductor pattern is to be formed, the stability of the resist shape similarly decreases, and the photoresist 106a, 106b
There is a problem that collapse, disappearance, and scattering occur.
【００１０】また、上述のように多少フォトレジスト１
０６ａ、１０６ｂのアスペクト比を低くできたとして
も、やはり、フォトレジスト１０６ａ、１０６ｂを凸形
状で形成しなければならず、フォトレジスト１０６ａ、
１０６ｂ露光時のデフォーカス、フォトレジスト１０６
ａ、１０６ｂと無機マスク１０５ａ、１０５ｂとの密着
不良等が生じた場合には、やはり、フォトレジスト１０
６ａ、１０６ｂの倒壊、消失、飛散といった問題が生じ
る。Further, as described above, the photoresist 1
Even if the aspect ratios of the photoresists 106a and 106b can be reduced, the photoresists 106a and 106b still need to be formed in a convex shape.
Defocus during exposure 106b, photoresist 106
a, 106b and the inorganic masks 105a, 105b may have poor adhesion, etc.
Problems such as collapse, disappearance, and scattering of 6a and 106b occur.
【００１１】本発明はこのような点に鑑みてなされたも
のであり、導体パターン形成時におけるフォトレジスト
の倒壊、消失、飛散といった問題を排除し、製造される
半導体装置の特性を安定させることが可能な半導体装置
の製造方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and it is an object of the present invention to eliminate problems such as collapse, disappearance, and scattering of a photoresist at the time of forming a conductor pattern and to stabilize characteristics of a semiconductor device to be manufactured. It is an object of the present invention to provide a possible method for manufacturing a semiconductor device.
【００１２】[0012]
【課題を解決するための手段】本発明では上記課題を解
決するために、微細導体パターンを有する半導体装置の
製造方法において、金属配線層上に前記導体パターンの
反転イメージパターンを有するフォトレジストを形成す
るフォトレジスト形成工程と、前記フォトレジスト上に
マスク材を塗布し、前記フォトレジストの前記反転イメ
ージパターン内に前記マスク材を充填するマスク材塗布
工程と、前記マスク材を硬化させるマスク材硬化工程
と、前記フォトレジストの上部に位置する前記マスク材
を除去する不要マスク材除去工程と、前記フォトレジス
トを除去するフォトレジスト除去工程と、残存した前記
マスク材をエッチングマスクとしてエッチングを行い、
前記導体パターンの形成を行う導体パターン形成工程と
を特徴とする半導体装置の製造方法が提供される。According to the present invention, in order to solve the above-mentioned problems, in a method of manufacturing a semiconductor device having a fine conductor pattern, a photoresist having an inverted image pattern of the conductor pattern is formed on a metal wiring layer. A mask material applying step of applying a mask material on the photoresist and filling the mask material in the inverted image pattern of the photoresist, and a mask material curing step of curing the mask material An unnecessary mask material removing step of removing the mask material located above the photoresist, a photoresist removing step of removing the photoresist, and etching using the remaining mask material as an etching mask,
And a conductor pattern forming step of forming the conductor pattern.
【００１３】ここで、フォトレジスト形成工程は、金属
配線層上に導体パターンの反転イメージパターンを有す
るフォトレジストを形成し、マスク材塗布工程は、フォ
トレジスト上にマスク材を塗布し、フォトレジストの反
転イメージパターン内にマスク材を充填し、マスク材硬
化工程は、マスク材を硬化させ、不要マスク材除去工程
は、フォトレジストの上部に位置するマスク材を除去
し、フォトレジスト除去工程は、フォトレジストを除去
し、導体パターン形成工程は、残存したマスク材をエッ
チングマスクとしてエッチングを行い、導体パターンの
形成を行う。Here, in the photoresist forming step, a photoresist having an inverted image pattern of the conductor pattern is formed on the metal wiring layer, and in the mask material applying step, a mask material is applied on the photoresist, and the photoresist is formed. The mask material is filled in the inverted image pattern, the mask material curing step cures the mask material, the unnecessary mask material removing step removes the mask material located above the photoresist, and the photoresist removing step includes The resist is removed, and in the conductor pattern forming step, etching is performed using the remaining mask material as an etching mask to form a conductor pattern.
【００１４】また、本発明の半導体装置の製造方法にお
いて、フォトレジストの反転イメージパターンは、導体
パターン形状を有する凹パターンとして形成される。ま
た、本発明の半導体装置の製造方法において、好ましく
は、マスク材は、感光性ガラスであり、マスク材硬化工
程は、マスク材を焼結することによって、マスク材を硬
化させる。In the method of manufacturing a semiconductor device according to the present invention, the inverted image pattern of the photoresist is formed as a concave pattern having a conductor pattern shape. In the method of manufacturing a semiconductor device according to the present invention, preferably, the mask material is a photosensitive glass, and in the mask material curing step, the mask material is cured by sintering the mask material.
【００１５】[0015]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。まず、本発明における第１の実施
の形態について説明する。Embodiments of the present invention will be described below with reference to the drawings. First, a first embodiment of the present invention will be described.
【００１６】図１及び図２は、本形態における半導体装
置１の製造工程を例示する半導体装置１の断面図であ
る。本形態における半導体装置１の製造工程は、金属配
線層上に導体パターンの反転イメージパターンを有する
フォトレジストを形成するフォトレジスト形成工程、フ
ォトレジスト上にマスク材を塗布し、フォトレジストの
反転イメージパターン内にマスク材を充填するマスク材
塗布工程、マスク材を硬化させるマスク材硬化工程、フ
ォトレジストの上部に位置するマスク材を除去する不要
マスク材除去工程、フォトレジストを除去するフォトレ
ジスト除去工程、及び残存したマスク材をエッチングマ
スクとしてエッチングを行い、導体パターンの形成を行
う導体パターン形成工程を有している。FIG. 1 and FIG. 2 are cross-sectional views of the semiconductor device 1 illustrating a manufacturing process of the semiconductor device 1 according to the present embodiment. The manufacturing process of the semiconductor device 1 in the present embodiment includes a photoresist forming step of forming a photoresist having an inverted image pattern of a conductor pattern on a metal wiring layer, applying a mask material on the photoresist, and forming an inverted image pattern of the photoresist. A mask material applying step of filling a mask material in the mask material, a mask material curing step of curing the mask material, an unnecessary mask material removing step of removing a mask material located above the photoresist, a photoresist removing step of removing the photoresist, And a conductor pattern forming step of forming a conductor pattern by performing etching using the remaining mask material as an etching mask.
【００１７】以下、これらの各工程について順を追って
説明を行っていく。 （フォトレジスト形成工程）まず、図１の（ａ）に示す
ように、例えば、下層配線とのコンタクトをとるための
タングステン・プラグ等が形成されたＳｉＯ2等の層間
絶縁膜２上に、スパッタ法等によって、例えば、Ｔｉ、
ＴｉＮ、Ａｌ−Ｃｕ合金層、Ｔｉ、ＴｉＮを順次積層し
た金属配線層３を、例えば、膜厚総計５５０ｎｍ程度の
厚みで成膜し、さらに、この金属配線層３上に、ＣＶＤ
法等により、ＳｉＯＮ等の反射防止膜４を、例えば、３
０ｎｍ程度の膜厚で成膜する。Hereinafter, each of these steps will be described in order. (Photoresist formation step) First, as shown in FIG. 1A, for example, a sputter is formed on an interlayer insulating film 2 such as SiO 2 on which a tungsten plug or the like for making contact with a lower wiring is formed. For example, Ti,
A metal wiring layer 3 in which a TiN, an Al—Cu alloy layer, Ti, and TiN are sequentially laminated is formed to a thickness of, for example, a total thickness of about 550 nm.
The anti-reflection film 4 such as SiON is
The film is formed with a thickness of about 0 nm.
【００１８】次に、このように反射防止膜４が成膜され
た半導体装置１をＨＭＤＳ Ｖａｐｏｒ法等によって表
面処理した後、反射防止膜４の表面（反射防止膜４を介
した金属配線層３上）にフォトレジストを回転塗布し、
さらにベークすることにより、例えば、膜厚３００ｎｍ
程度のフォトレジストの膜を成膜する。Next, after the semiconductor device 1 on which the anti-reflection film 4 is formed is subjected to a surface treatment by HMDS Vapor method or the like, the surface of the anti-reflection film 4 (the metal wiring layer 3 with the anti-reflection film 4 interposed therebetween) is formed. Spin on photoresist on top)
By further baking, for example, a film thickness of 300 nm
A photoresist film of a degree is formed.
【００１９】フォトレジストが成膜されると、次に、そ
のフォトレジストに導体パターンの反転イメージパター
ンを形成する。ここでの反転イメージパターンは導体パ
ターン形状を有する凹パターンであり、このフォトレジ
ストを貫通した形で形成される。After the photoresist is formed, an inverted image pattern of the conductor pattern is formed on the photoresist. The inverted image pattern here is a concave pattern having a conductor pattern shape, and is formed so as to penetrate this photoresist.
【００２０】フォトレジストへの反転イメージパターン
の形成は、例えば、このフォトレジストを、導体パター
ンの反転イメージパターンを有するフォトマスクを介
し、ＫｒＦエキシマレーザ光（波長２４８ｎｍ）等によ
って露光、ベークし、さらに、露光、ベーク後のフォト
レジスト膜を、２．３８ｗｔ％ＴＭＡＨ水溶液によって
現像することによって行われる。図１の（ｂ）では、こ
のように導体パターンの反転イメージパターン５ａ、５
ｂが形成されたフォトレジスト５を例示した。In order to form an inverted image pattern on a photoresist, for example, the photoresist is exposed and baked with a KrF excimer laser beam (wavelength: 248 nm) through a photomask having an inverted image pattern of a conductor pattern, and further, The exposure and baking are performed by developing the photoresist film with a 2.38 wt% TMAH aqueous solution. In FIG. 1B, the inverted image patterns 5a, 5a
The photoresist 5 on which b is formed is exemplified.
【００２１】導体パターンの反転イメージパターン５
ａ、５ｂが形成されたフォトレジスト５は、その全体に
ＵＶが照射され、その耐熱性の向上が図られる。フォト
レジスト５の形成が終了すると、次に、マスク材塗布工
程に移る。Inversion image pattern 5 of conductor pattern
The photoresist 5 on which a and 5b are formed is irradiated with UV light to improve the heat resistance. When the formation of the photoresist 5 is completed, the process proceeds to a mask material applying step.
【００２２】（マスク材塗布工程）マスク材塗布工程で
は、フォトレジスト５上にマスク材を塗布し、フォトレ
ジスト５の反転イメージパターン５ａ、５ｂ内にマスク
材を充填する。(Mask material applying step) In the mask material applying step, a mask material is applied on the photoresist 5 and the mask material is filled in the reverse image patterns 5a and 5b of the photoresist 5.
【００２３】マスク材は、例えば、ケイ酸化合物を有機
溶剤に溶解した溶液であるＳＯＧ（Ｓｐｉｎ−Ｏｎ Ｇ
ｌａｓｓ）等の感光性ガラスであり、塗布後、電子線や
遠紫外線による焼成を行うことによって、ケイ酸ガラス
（ＳｉＯ2）を主成分とした膜に変質する材料である。The mask material is, for example, SOG (Spin-On G) which is a solution in which a silicate compound is dissolved in an organic solvent.
a photosensitive glass such as silicate glass, which is transformed into a film mainly composed of silicate glass (SiO 2 ) by baking with an electron beam or far ultraviolet rays after coating.
【００２４】マスク材の塗布は、例えば、フォトレジス
ト５上からの回転塗布によって、膜厚が３００ｎｍ程度
の厚みになるように行われ、塗布されたマスク材は、反
転イメージパターン５ａ、５ｂ内に完全に埋め込まれ
る。図１の（ｃ）は、マスク材としてＳＯＧ６を用い、
このような塗布を行った様子を例示した半導体装置１の
断面図である。マスク材の塗布が終了すると、次に、マ
スク材硬化工程に移る。The mask material is applied by, for example, spin coating from the photoresist 5 so that the film thickness becomes about 300 nm. The applied mask material is placed in the reverse image patterns 5a and 5b. Completely embedded. (C) of FIG. 1 uses SOG6 as a mask material,
It is sectional drawing of the semiconductor device 1 which illustrated the mode which performed such application. When the application of the mask material is completed, the process proceeds to a mask material curing step.
【００２５】（マスク材硬化工程）マスク材硬化工程で
は、塗布されたマスク材の硬化処理が行われる。ここで
の硬化は、例えば、マスク材がＳＯＧ６等の感光性ガラ
スであった場合、電子線や遠紫外線の照射による熱処理
によって、そのマスク材を焼結することによって行われ
る。マスク材の硬化処理が終了すると、次に、不要マス
ク材除去工程に移る。(Mask material curing step) In the mask material curing step, the applied mask material is cured. For example, when the mask material is a photosensitive glass such as SOG6, the curing is performed by sintering the mask material by heat treatment by irradiation with an electron beam or far ultraviolet rays. When the curing process of the mask material is completed, the process proceeds to an unnecessary mask material removing step.
【００２６】（不要マスク材除去工程）不要マスク材除
去工程では、フォトレジスト５の上部に位置するマスク
材の除去を行う。(Unnecessary Mask Material Removal Step) In the unnecessary mask material removal step, the mask material located above the photoresist 5 is removed.
【００２７】まず、本工程におけるマスク材の除去は、
例えば、マスク材としてＳＯＧ６が用いられていた場
合、フッ素系のエッチングガスを用いた等方性ＲＩＥ等
により、表面のＳＯＧ６を前面エッチバックしてフォト
レジスト５上のＳＯＧ６を完全に除去し、フォトレジス
ト５の表面が完全に露出した後も、フォトレジスト５の
残膜厚が、例えば、２５０ｎｍ程度になるまでオーバー
エッチングをかけることにより行われる（図２の
（ａ））。フォトレジスト５の上部に位置するマスク材
の除去が終了すると、次に、フォトレジスト除去工程に
移る。First, the removal of the mask material in this step is as follows.
For example, when SOG6 is used as a mask material, the front surface of SOG6 is etched back by isotropic RIE or the like using a fluorine-based etching gas to completely remove SOG6 on photoresist 5, and photolithography is performed. Even after the surface of the resist 5 is completely exposed, it is performed by over-etching until the remaining film thickness of the photoresist 5 becomes, for example, about 250 nm (FIG. 2A). When the removal of the mask material located above the photoresist 5 is completed, the process proceeds to a photoresist removal step.
【００２８】（フォトレジスト除去工程）フォトレジス
ト除去工程では、残存しているフォトレジスト５の除去
が行われる。フォトレジスト５の除去は、例えば、酸素
プラズマによるアッシング処理、及び有機剥離液による
洗浄処理によって行われ、これにより、図２の（ｂ）に
示すように、金属配線層３の上部に反射防止膜４を介
し、マスク材であるＳＯＧ６ａ、６ｂが凸状に形成され
る。フォトレジスト５の除去が行われると、次に、導体
パターン形成工程に移る。(Photoresist Removal Step) In the photoresist removal step, the remaining photoresist 5 is removed. The removal of the photoresist 5 is performed by, for example, an ashing process using oxygen plasma and a cleaning process using an organic stripping solution. As a result, as shown in FIG. The SOGs 6a and 6b, which are mask materials, are formed in a convex shape through the intermediary 4. After the removal of the photoresist 5, the process proceeds to a conductor pattern forming step.
【００２９】（導体パターン形成工程）導体パターン形
成工程では、残存したマスク材をエッチングマスクとし
てエッチングを行い、導体パターンの形成を行う。(Conductor Pattern Forming Step) In the conductor pattern forming step, etching is performed using the remaining mask material as an etching mask to form a conductor pattern.
【００３０】本工程における導体パターンの形成は、例
えば、上述のＳＯＧ６ａ、６ｂをエッチングマスクと
し、塩素系エッチングガスを用いた異方性ＲＩＥ等によ
り、金属配線層３及び反射防止膜４をエッチング加工す
ることによって行われる。これにより、図２の（ｃ）に
示すような、導体パターン３ａ、３ｂが形成される。The formation of the conductor pattern in this step is performed, for example, by etching the metal wiring layer 3 and the antireflection film 4 by anisotropic RIE using a chlorine-based etching gas, using the above-described SOGs 6a and 6b as an etching mask. It is done by doing. Thus, the conductor patterns 3a and 3b are formed as shown in FIG.
【００３１】このように、本形態では、フォトレジスト
形成工程によって、金属配線層３上に導体パターンの反
転イメージパターン５ａ、５ｂを有するフォトレジスト
５を形成し、マスク材塗布工程によって、フォトレジス
ト５上にマスク材を塗布し、フォトレジスト５の反転イ
メージパターン５ａ、５ｂ内にマスク材を充填し、マス
ク材硬化工程によって、マスク材を硬化させ、不要マス
ク材除去工程によって、フォトレジスト５の上部に位置
するマスク材を除去し、フォトレジスト除去工程によっ
て、フォトレジスト５を除去し、導体パターン形成工程
によって、残存したマスク材をエッチングマスクとして
エッチングを行い、導体パターン３ａ、３ｂの形成を行
うこととしたため、フォトレジストを凸形状で形成する
必要がなくなり、導体パターン３ａ、３ｂ形成時におけ
るフォトレジストの倒壊、消失、飛散といった問題を排
除し、製造される半導体装置１の特性を安定させること
が可能となる。As described above, in the present embodiment, the photoresist 5 having the inverted image patterns 5a and 5b of the conductor pattern is formed on the metal wiring layer 3 by the photoresist forming step, and the photoresist 5 is formed by the mask material applying step. A mask material is applied thereon, and the mask material is filled in the reverse image patterns 5a and 5b of the photoresist 5, the mask material is cured by a mask material curing process, and the upper portion of the photoresist 5 is removed by an unnecessary mask material removal process. The photoresist material is removed by a photoresist removing step, and the conductive pattern forming step is performed by using the remaining mask material as an etching mask to form the conductor patterns 3a and 3b. It is no longer necessary to form the photoresist in a convex shape, Body pattern 3a, collapse of the photoresist during 3b formed, loss, eliminates the problem of scattering, it is possible to stabilize the characteristics of the semiconductor device 1 to be manufactured.
【００３２】また、マスク材として感光性ガラスである
ＳＯＧ６を用い、マスク材硬化工程において、焼結する
ことによってＳＯＧ６の硬化させることとした場合、そ
の焼結時に、ＳＯＧ６が反転イメージパターン５ａ、５
ｂ内で緻密化し、この焼結後のＳＯＧ６をエッチングマ
スクとする導体パターン形成工程において、さらに微細
な導体パターン３ａ、３ｂの形成を行うことが可能とな
る。When SOG6, which is photosensitive glass, is used as the mask material and the SOG6 is cured by sintering in the mask material curing step, the SOG6 is turned into the reverse image patterns 5a, 5a
In the conductive pattern forming step using the SOG 6 after sintering as an etching mask, finer conductive patterns 3a and 3b can be formed.
【００３３】次に、本発明における第２の実施の形態に
ついて説明する。図３及び図４は、本形態における半導
体装置１０の製造工程を例示する半導体装置１０の断面
図である。Next, a second embodiment of the present invention will be described. 3 and 4 are cross-sectional views of the semiconductor device 10 illustrating a manufacturing process of the semiconductor device 10 according to the present embodiment.
【００３４】本形態は、第１の実施の形態の応用例であ
り、第１の実施の形態と同様な方法により、導体パター
ンであるゲート電極パターンの形成を行う。第１の実施
の形態と同様、本形態における半導体装置１０の製造工
程も、金属配線層上に導体パターンの反転イメージパタ
ーンを有するフォトレジストを形成するフォトレジスト
形成工程、フォトレジスト上にマスク材を塗布し、フォ
トレジストの反転イメージパターン内にマスク材を充填
するマスク材塗布工程、マスク材を硬化させるマスク材
硬化工程、フォトレジストの上部に位置するマスク材を
除去する不要マスク材除去工程、フォトレジストを除去
するフォトレジスト除去工程、及び残存したマスク材を
エッチングマスクとしてエッチングを行い、導体パター
ンの形成を行う導体パターン形成工程を有している。This embodiment is an application example of the first embodiment, and a gate electrode pattern, which is a conductor pattern, is formed by a method similar to that of the first embodiment. As in the first embodiment, the manufacturing process of the semiconductor device 10 in the present embodiment also includes a photoresist forming step of forming a photoresist having an inverted image pattern of a conductor pattern on a metal wiring layer, and a mask material on the photoresist. A mask material applying step of applying and filling a mask material in a reverse image pattern of the photoresist, a mask material curing step of curing the mask material, an unnecessary mask material removing step of removing a mask material located above the photoresist, a photo The method includes a photoresist removing step of removing the resist, and a conductor pattern forming step of forming a conductor pattern by performing etching using the remaining mask material as an etching mask.
【００３５】以下、これらの各工程について順を追って
説明を行っていく。 （フォトレジスト形成工程）まず、図３の（ａ）に示す
ように、例えば、熱酸化等により、シリコン基板１１上
にＳｉＯ2等のゲートキャパシタ膜１２を形成し、さら
にその上面に、ＣＶＤ法等によって、例えば、Ｐｏｌｙ
Ｓｉ、ＷＳｉを順次積層した金属配線層であるゲート
電極層１３を形成する。ゲート電極層１３は、例えば、
その膜厚総計が２００ｎｍ程度になるように形成され、
さらにその上面には、例えば、ＣＶＤ法等によって、Ｓ
ｉＯＮ等を３０ｎｍ程度の厚みで堆積させた反射防止膜
１４が成膜される。Hereinafter, each of these steps will be described step by step. (Photoresist forming step) First, as shown in FIG. 3A, a gate capacitor film 12 such as SiO 2 is formed on a silicon substrate 11 by, for example, thermal oxidation, and further, a CVD method For example, for example, Poly
A gate electrode layer 13 which is a metal wiring layer in which Si and WSi are sequentially stacked is formed. The gate electrode layer 13 is, for example,
It is formed so that the total film thickness is about 200 nm,
Further, on its upper surface, for example, S
An anti-reflection film 14 in which iON or the like is deposited with a thickness of about 30 nm is formed.
【００３６】次に、このように反射防止膜１４が成膜さ
れた半導体装置１０をＨＭＤＳ Ｖａｐｏｒ法等によっ
て表面処理した後、反射防止膜１４の表面（反射防止膜
１４を介したゲート電極層１３上）にフォトレジストを
回転塗布し、さらにベークすることにより、例えば、膜
厚２５０ｎｍ程度のフォトレジストの膜を成膜する。Next, after the surface of the semiconductor device 10 on which the anti-reflection film 14 is formed is subjected to a surface treatment by HMDS Vapor method or the like, the surface of the anti-reflection film 14 (the gate electrode layer 13 via the anti-reflection film 14) is formed. A photoresist film having a film thickness of, for example, about 250 nm is formed by spin-coating and baking a photoresist on top).
【００３７】フォトレジストが成膜されると、次に、そ
のフォトレジストにゲート電極パターンの反転イメージ
パターンを形成する。ここでの反転イメージパターンは
ゲート電極パターン形状を有する凹パターンであり、こ
のフォトレジストを貫通した形で形成される。After the photoresist is formed, an inverted image pattern of the gate electrode pattern is formed on the photoresist. The inverted image pattern here is a concave pattern having a gate electrode pattern shape, and is formed so as to penetrate the photoresist.
【００３８】フォトレジストへの反転イメージパターン
の形成は、例えば、このフォトレジストを、ゲート電極
パターンの反転イメージパターンを有するフォトマスク
を介し、ＫｒＦエキシマレーザ光（波長２４８ｎｍ）等
によって露光、ベークし、さらに、露光、ベーク後のフ
ォトレジスト膜を、２．３８ｗｔ％ＴＭＡＨ水溶液によ
って現像することによって行われる。図３の（ｂ）で
は、このようにゲート電極パターンの反転イメージパタ
ーン１５ａ、１５ｂが形成されたフォトレジスト１５を
例示した。In order to form an inverted image pattern on a photoresist, for example, this photoresist is exposed and baked with a KrF excimer laser beam (wavelength: 248 nm) through a photomask having an inverted image pattern of a gate electrode pattern. Further, the exposure and baking are performed by developing the photoresist film with a 2.38 wt% TMAH aqueous solution. FIG. 3B illustrates the photoresist 15 on which the inverted image patterns 15a and 15b of the gate electrode pattern are formed as described above.
【００３９】ゲート電極パターンの反転イメージパター
ン１５ａ、１５ｂが形成されたフォトレジスト１５は、
その全体にＵＶが照射され、その耐熱性の向上が図られ
る。フォトレジスト１５の形成が終了すると、次に、マ
スク材塗布工程に移る。The photoresist 15 on which the inverted image patterns 15a and 15b of the gate electrode pattern are formed is
The whole is irradiated with UV to improve its heat resistance. When the formation of the photoresist 15 is completed, the process proceeds to a mask material applying step.
【００４０】（マスク材塗布工程）マスク材塗布工程で
は、フォトレジスト１５上にマスク材を塗布し、フォト
レジスト１５の反転イメージパターン１５ａ、１５ｂ内
にマスク材を充填する。(Mask Material Application Step) In the mask material application step, a mask material is applied on the photoresist 15 and the mask material is filled in the inverted image patterns 15a and 15b of the photoresist 15.
【００４１】マスク材は、例えば、ケイ酸化合物を有機
溶剤に溶解した溶液であるＳＯＧ等の感光性ガラスであ
り、塗布後、電子線や遠紫外線による焼成を行うことに
よって、ケイ酸ガラスを主成分とした膜に変質する材料
である。The mask material is, for example, a photosensitive glass such as SOG, which is a solution in which a silicate compound is dissolved in an organic solvent. After application, the mask material is mainly made of silicate glass by firing with an electron beam or far ultraviolet rays. It is a material that changes into a film as a component.
【００４２】マスク材の塗布は、例えば、フォトレジス
ト１５上からの回転塗布によって、膜厚が３００ｎｍ程
度の厚みになるように行われ、塗布されたマスク材は、
反転イメージパターン１５ａ、１５ｂ内に完全に埋め込
まれる。図３の（ｃ）は、マスク材としてＳＯＧ１６を
用い、このような塗布を行った様子を例示した半導体装
置１０の断面図である。マスク材の塗布が終了すると、
次に、マスク材硬化工程に移る。The mask material is applied, for example, by spin coating from the photoresist 15 so that the film thickness becomes about 300 nm.
It is completely embedded in the inverted image patterns 15a and 15b. FIG. 3C is a cross-sectional view of the semiconductor device 10 exemplifying a state where such coating is performed using SOG 16 as a mask material. When the application of the mask material is completed,
Next, the process proceeds to a mask material curing step.
【００４３】（マスク材硬化工程）マスク材硬化工程で
は、塗布されたマスク材の硬化処理が行われる。ここで
の硬化は、例えば、マスク材がＳＯＧ１６等の感光性ガ
ラスであった場合、電子線や遠紫外線の照射による熱処
理によって、そのマスク材を焼結することによって行わ
れる。マスク材の硬化処理が終了すると、次に、不要マ
スク材除去工程に移る。(Mask Material Curing Step) In the mask material curing step, the applied mask material is cured. For example, when the mask material is a photosensitive glass such as SOG16, the curing is performed by sintering the mask material by heat treatment by irradiation with an electron beam or far ultraviolet rays. When the curing process of the mask material is completed, the process proceeds to an unnecessary mask material removing step.
【００４４】（不要マスク材除去工程）不要マスク材除
去工程では、フォトレジスト１５の上部に位置するマス
ク材の除去を行う。(Unnecessary Mask Material Removal Step) In the unnecessary mask material removal step, the mask material located above the photoresist 15 is removed.
【００４５】まず、本工程におけるマスク材の除去は、
例えば、マスク材としてＳＯＧ１６が用いられていた場
合、フッ素系のエッチングガスを用いた等方性ＲＩＥ等
により、表面のＳＯＧ１６を前面エッチバックしてフォ
トレジスト１５上のＳＯＧ１６を完全に除去し、フォト
レジスト１５の表面が完全に露出した後も、フォトレジ
スト１５の残膜厚が、例えば、２００ｎｍ程度になるま
でオーバーエッチングをかけることにより行われる（図
４の（ａ））。フォトレジスト１５の上部に位置するマ
スク材の除去が終了すると、次に、フォトレジスト除去
工程に移る。First, the removal of the mask material in this step is as follows.
For example, if SOG 16 is used as a mask material, the SOG 16 on the front surface is etched back by isotropic RIE or the like using a fluorine-based etching gas to completely remove the SOG 16 on the photoresist 15, and Even after the surface of the resist 15 is completely exposed, the etching is performed by over-etching until the remaining film thickness of the photoresist 15 becomes, for example, about 200 nm (FIG. 4A). When the removal of the mask material located above the photoresist 15 is completed, the process proceeds to a photoresist removal step.
【００４６】（フォトレジスト除去工程）フォトレジス
ト除去工程では、残存しているフォトレジスト１５の除
去が行われる。フォトレジスト１５の除去は、例えば、
酸素プラズマによるアッシング処理、及び有機剥離液に
よる洗浄処理によって行われ、これにより、図４の
（ｂ）に示すように、ゲート電極層１３の上部に反射防
止膜１４を介し、マスク材であるＳＯＧ１６ａ、６ｂが
凸状に形成される。フォトレジスト１５の除去が行われ
ると、次に、導体パターン形成工程に移る。(Photoresist Removal Step) In the photoresist removal step, the remaining photoresist 15 is removed. The removal of the photoresist 15 is performed by, for example,
An ashing process using oxygen plasma and a cleaning process using an organic stripping solution are performed. As a result, as shown in FIG. 4B, an SOG 16a as a mask material is formed on the gate electrode layer 13 with an antireflection film 14 interposed therebetween. , 6b are formed in a convex shape. After the removal of the photoresist 15, the process proceeds to a conductor pattern forming step.
【００４７】（導体パターン形成工程）導体パターン形
成工程では、残存したマスク材をエッチングマスクとし
てエッチングを行い、ゲート電極パターンの形成を行
う。(Conductor Pattern Forming Step) In the conductor pattern forming step, etching is performed using the remaining mask material as an etching mask to form a gate electrode pattern.
【００４８】本工程におけるゲート電極パターンの形成
は、例えば、上述のＳＯＧ１６ａ、１６ｂをエッチング
マスクとし、塩素系エッチングガスを用いた異方性ＲＩ
Ｅ等により、ゲート電極層１３及び反射防止膜１４をエ
ッチング加工することによって行われる。これにより、
図４の（ｃ）に示すような、ゲート電極パターン１３
ａ、１３ｂが形成される。The gate electrode pattern in this step is formed, for example, by using the above-described SOGs 16a and 16b as an etching mask and anisotropic RI using a chlorine-based etching gas.
This is performed by etching the gate electrode layer 13 and the antireflection film 14 using E or the like. This allows
The gate electrode pattern 13 as shown in FIG.
a, 13b are formed.
【００４９】このように、本形態では、フォトレジスト
形成工程によって、ゲート電極層１３上にゲート電極パ
ターンの反転イメージパターン１５ａ、１５ｂを有する
フォトレジスト１５を形成し、マスク材塗布工程によっ
て、フォトレジスト１５上にマスク材を塗布し、フォト
レジスト１５の反転イメージパターン１５ａ、１５ｂ内
にマスク材を充填し、マスク材硬化工程によって、マス
ク材を硬化させ、不要マスク材除去工程によって、フォ
トレジスト１５の上部に位置するマスク材を除去し、フ
ォトレジスト除去工程によって、フォトレジスト１５を
除去し、導体パターン形成工程によって、残存したマス
ク材をエッチングマスクとしてエッチングを行い、ゲー
ト電極パターン１３ａ、１３ｂの形成を行うこととした
ため、フォトレジストを凸形状で形成する必要がなくな
り、ゲート電極パターン形成１３ａ、１３ｂ時における
フォトレジストの倒壊、消失、飛散といった問題を排除
し、製造される半導体装置１０の特性を安定させること
が可能となる。As described above, in this embodiment, the photoresist 15 having the inverted image patterns 15a and 15b of the gate electrode pattern is formed on the gate electrode layer 13 by the photoresist forming step, and the photoresist is applied by the mask material applying step. A mask material is applied on the photoresist 15, the mask material is filled in the inverted image patterns 15 a and 15 b of the photoresist 15, the mask material is cured by a mask material curing step, and the photoresist 15 is removed by an unnecessary mask material removing step. The mask material located on the upper portion is removed, the photoresist 15 is removed by a photoresist removing process, and the etching is performed by using the remaining mask material as an etching mask by a conductor pattern forming process to form the gate electrode patterns 13a and 13b. Because I decided to do it, It is no longer necessary to form the gate in a convex shape, so that problems such as collapse, disappearance, and scattering of the photoresist during the formation of the gate electrode patterns 13a and 13b can be eliminated, and the characteristics of the semiconductor device 10 to be manufactured can be stabilized. .
【００５０】また、マスク材として感光性ガラスである
ＳＯＧ１６を用い、マスク材硬化工程において、焼結す
ることによってＳＯＧ１６の硬化させることとした場
合、その焼結時に、ＳＯＧ１６が反転イメージパターン
１５ａ、１５ｂ内で緻密化し、この焼結後のＳＯＧ１６
をエッチングマスクとする導体パターン形成工程におい
て、さらに微細なゲート電極パターン１３ａ、１３ｂの
形成を行うことが可能となる。これにより、さらに微細
なゲート電極パターンを有する高性能ＭＯＳトランジス
タの形成を行うことが可能となる。When SOG 16 which is photosensitive glass is used as the mask material and the SOG 16 is cured by sintering in the mask material curing step, the SOG 16 is turned into the inverted image patterns 15a and 15b during the sintering. SOG16 after sintering
In the conductive pattern forming step using the as an etching mask, finer gate electrode patterns 13a and 13b can be formed. This makes it possible to form a high-performance MOS transistor having a finer gate electrode pattern.
【００５１】さらに、導体パターン形成工程におけるゲ
ート電極パターンの形成後、ゲート電極パターン１３
ａ、１３ｂ上に残存するマスク材であるＳＯＧ１６ａ、
１６ｂを、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｍｅｎｔ Ｃ
ｏｎｔａｃｔ）プロセスにおけるキャップ膜として利用
することも可能である。Further, after forming the gate electrode pattern in the conductor pattern forming step, the gate electrode pattern 13 is formed.
a, SOG 16a which is a mask material remaining on 13b,
16b by SAC (Self-Alignment C)
It can also be used as a cap film in an (ontact) process.
【００５２】なお、本発明は上述の第１の実施形態及び
第２の実施形態に限定されるものではない。Note that the present invention is not limited to the above-described first and second embodiments.
【００５３】[0053]
【発明の効果】以上説明したように本発明では、フォト
レジスト形成工程によって、金属配線層上に導体パター
ンの反転イメージパターンを有するフォトレジストを形
成し、マスク材塗布工程によって、フォトレジスト上に
マスク材を塗布し、フォトレジストの反転イメージパタ
ーン内にマスク材を充填し、マスク材硬化工程によっ
て、マスク材を硬化させ、不要マスク材除去工程によっ
て、フォトレジストの上部に位置するマスク材を除去
し、フォトレジスト除去工程によって、フォトレジスト
を除去し、導体パターン形成工程によって、残存したマ
スク材をエッチングマスクとしてエッチングを行い、導
体パターンの形成を行うこととしたため、導体パターン
形成時におけるフォトレジストの倒壊、消失、飛散とい
った問題を排除し、製造される半導体装置の特性を安定
させることが可能となる。As described above, according to the present invention, a photoresist having an inverted image pattern of a conductor pattern is formed on a metal wiring layer by a photoresist forming step, and a mask is formed on the photoresist by a mask material applying step. A material is applied, a mask material is filled in the reverse image pattern of the photoresist, the mask material is cured by a mask material curing process, and the mask material located on the photoresist is removed by an unnecessary mask material removing process. The photoresist is removed in the photoresist removal step, and the conductor pattern is formed by etching using the remaining mask material as an etching mask in the conductor pattern formation step, so that the photoresist collapses during the formation of the conductor pattern. To eliminate problems such as Characteristics of a semiconductor device becomes possible to stabilize the.
【図１】本発明における半導体装置の製造工程を例示す
る半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device illustrating a manufacturing process of the semiconductor device according to the present invention.
【図２】本発明における半導体装置の製造工程を例示す
る半導体装置の断面図である。FIG. 2 is a cross-sectional view of the semiconductor device illustrating a manufacturing process of the semiconductor device according to the present invention.
【図３】本発明における半導体装置の製造工程を例示す
る半導体装置の断面図である。FIG. 3 is a cross-sectional view of the semiconductor device illustrating a manufacturing process of the semiconductor device according to the present invention.
【図４】本発明における半導体装置の製造工程を例示す
る半導体装置の断面図である。FIG. 4 is a cross-sectional view of a semiconductor device illustrating a manufacturing process of the semiconductor device according to the present invention.
【図５】無機マスクを用いた半導体装置の製造工程を例
示する半導体装置の断面図である。FIG. 5 is a cross-sectional view of a semiconductor device illustrating a manufacturing process of the semiconductor device using an inorganic mask.
【図６】無機マスクを用いた半導体装置の製造工程を例
示する半導体装置の断面図である。FIG. 6 is a cross-sectional view of the semiconductor device illustrating a manufacturing process of the semiconductor device using the inorganic mask.
１、１０、１００…半導体装置、３、１０３…金属配線
層、３ａ、３ｂ、１０３ａ、１０３ｂ…導体パターン、
５、１５、１０６ａ、１０６ｂ…フォトレジスト、６、
６ａ、６ｂ、１６、１６ａ、１６ｂ…ＳＯＧ、１３…ゲ
ート電極層、１３ａ、１３ｂ…ゲート電極パターン1, 10, 100: semiconductor device, 3, 103: metal wiring layer, 3a, 3b, 103a, 103b: conductor pattern,
5, 15, 106a, 106b ... photoresist, 6,
6a, 6b, 16, 16a, 16b SOG, 13 gate electrode layer, 13a, 13b gate electrode pattern
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/302 Ｊ ５Ｆ０４６ 21/3213 21/88 Ｄ Ｆターム(参考） 2H025 AA03 AA14 AB16 AC04 AC06 AC08 BB03 BJ10 DA13 DA24 DA40 FA12 FA17 FA29 2H096 AA25 BA13 DA01 EA03 EA04 EA06 FA01 GA09 JA01 LA03 LA06 LA07 4M104 BB01 BB14 BB18 CC01 CC05 DD37 DD66 DD71 EE05 EE14 EE15 FF14 FF17 FF18 HH09 HH14 5F004 AA04 AA16 EA03 EA06 EA27 EB02 5F033 HH04 HH09 HH18 HH28 HH33 JJ19 KK00 MM07 MM08 MM13 PP06 PP15 QQ04 QQ08 QQ09 QQ10 QQ13 QQ16 QQ18 QQ28 QQ30 QQ31 QQ52 RR04 RR08 RR09 RR25 RR27 SS11 SS22 VV06 XX03 XX12 5F046 MA17 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/3065 H01L 21/302 J 5F046 21/3213 21/88 DF term (Reference) 2H025 AA03 AA14 AB16 AC04 AC06 AC08 BB03 BJ10 DA13 DA24 DA40 FA12 FA17 FA29 2H096 AA25 BA13 DA01 EA03 EA04 EA06 FA01 GA09 JA01 LA03 LA06 LA07 4M104 BB01 BB14 BB18 CC01 CC05 DD37 DD66 DD71 EE05 EE14 EE15 FF14 FF17 A04 H03 A04H03 FF17 A04H04A04 HH18 HH28 HH33 JJ19 KK00 MM07 MM08 MM13 PP06 PP15 QQ04 QQ08 QQ09 QQ10 QQ13 QQ16 QQ18 QQ28 QQ30 QQ31 QQ52 RR04 RR08 RR09 RR25 RR27 SS11 SS22 VV06 XX03 XX12 5F046 MA17
Claims (3)
製造方法において、 金属配線層上に前記導体パターンの反転イメージパター
ンを有するフォトレジストを形成するフォトレジスト形
成工程と、 前記フォトレジスト上にマスク材を塗布し、前記フォト
レジストの前記反転イメージパターン内に前記マスク材
を充填するマスク材塗布工程と、 前記マスク材を硬化させるマスク材硬化工程と、 前記フォトレジストの上部に位置する前記マスク材を除
去する不要マスク材除去工程と、 前記フォトレジストを除去するフォトレジスト除去工程
と、 残存した前記マスク材をエッチングマスクとしてエッチ
ングを行い、前記導体パターンの形成を行う導体パター
ン形成工程と、 を特徴とする半導体装置の製造方法。1. A method for manufacturing a semiconductor device having a fine conductor pattern, comprising: a photoresist forming step of forming a photoresist having an inverted image pattern of the conductor pattern on a metal wiring layer; and a mask material on the photoresist. A mask material applying step of applying and filling the mask material in the inverted image pattern of the photoresist, a mask material curing step of curing the mask material, and removing the mask material located on the photoresist An unnecessary mask material removing step, a photoresist removing step of removing the photoresist, and a conductor pattern forming step of performing etching by using the remaining mask material as an etching mask to form the conductor pattern. A method for manufacturing a semiconductor device.
パターンは、 前記導体パターン形状を有する凹パターンとして形成さ
れることを特徴とする請求項１記載の半導体装置の製造
方法。2. The method according to claim 1, wherein the inverted image pattern of the photoresist is formed as a concave pattern having the conductor pattern shape.
硬化させることを特徴とする請求項１記載の半導体装置
の製造方法。3. The semiconductor according to claim 1, wherein the mask material is photosensitive glass, and the mask material curing step comprises sintering the mask material to cure the mask material. Device manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000550A JP2002203780A (en) | 2001-01-05 | 2001-01-05 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000550A JP2002203780A (en) | 2001-01-05 | 2001-01-05 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002203780A true JP2002203780A (en) | 2002-07-19 |
Family
ID=18869318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001000550A Pending JP2002203780A (en) | 2001-01-05 | 2001-01-05 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002203780A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281455A (en) * | 2006-04-04 | 2007-10-25 | Asml Netherlands Bv | Lithographic treating cell, and method for manufacturing device |
| WO2009087846A1 (en) * | 2008-01-09 | 2009-07-16 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
-
2001
- 2001-01-05 JP JP2001000550A patent/JP2002203780A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281455A (en) * | 2006-04-04 | 2007-10-25 | Asml Netherlands Bv | Lithographic treating cell, and method for manufacturing device |
| WO2009087846A1 (en) * | 2008-01-09 | 2009-07-16 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
| JP5373635B2 (en) * | 2008-01-09 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| US8673543B2 (en) | 2008-01-09 | 2014-03-18 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420910B1 (en) | Intermediate Layer Lithography | |
| US6136679A (en) | Gate micro-patterning process | |
| US6846750B1 (en) | High precision pattern forming method of manufacturing a semiconductor device | |
| US7846843B2 (en) | Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern | |
| US4758305A (en) | Contact etch method | |
| JPS63104338A (en) | Method of forming aperture with inclination in composite insulating layer | |
| KR100434133B1 (en) | Texas instruments incorporated | |
| JP2001343757A (en) | Forming method for resist pattern | |
| US5922516A (en) | Bi-layer silylation process | |
| JP2002093904A (en) | Method for forming dual damascene wiring | |
| JP2003297919A (en) | Semiconductor device and manufacturing method thereof | |
| JP2002203780A (en) | Method for manufacturing semiconductor device | |
| JP2000188329A (en) | Manufacture of semiconductor device and formation of multilayered wiring structure | |
| JP2004363371A (en) | Method of manufacturing electronic device | |
| KR100434132B1 (en) | Interlayer Lithography | |
| JP2000164701A (en) | Manufacture of semiconductor device | |
| KR100489350B1 (en) | Method for fabricating gate electrode of semiconductor device | |
| JP2001092152A (en) | Method for manufacturing semiconductor device | |
| KR100466026B1 (en) | Method for manufacturing conducting layer pattern on the semiconductor device | |
| JP2003188371A (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JPH0557730B2 (en) | ||
| JP3109506B2 (en) | Pattern formation method | |
| JP2004363482A (en) | Manufacturing method of semiconductor device | |
| JP2006186020A (en) | Method of manufacturing semiconductor device | |
| KR100198645B1 (en) | Method of forming pattern of semiconductor devices |