JP2002203500A - Display device - Google Patents

Display device

Info

Publication number
JP2002203500A
JP2002203500A JP2001399662A JP2001399662A JP2002203500A JP 2002203500 A JP2002203500 A JP 2002203500A JP 2001399662 A JP2001399662 A JP 2001399662A JP 2001399662 A JP2001399662 A JP 2001399662A JP 2002203500 A JP2002203500 A JP 2002203500A
Authority
JP
Japan
Prior art keywords
spacer
electron
spacers
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001399662A
Other languages
Japanese (ja)
Inventor
Tetsuya Kaneko
哲也 金子
Haruto Ono
治人 小野
Hidetoshi Suzuki
英俊 鱸
Kohei Nakada
耕平 中田
Ichiro Nomura
一郎 野村
Toshihiko Takeda
俊彦 武田
Yoshikazu Sakano
嘉和 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001399662A priority Critical patent/JP2002203500A/en
Publication of JP2002203500A publication Critical patent/JP2002203500A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To carry out high-precision image display by restraining the occurrence of abnormal discharge in a display device using electron emission elements. SOLUTION: Linear electrodes 3 are formed on an element substrate 1 having a plurality of electron emission elements formed by avoiding the electron emission parts 2 of the electron emission elements to expose them, and spacers having conductivity at least on the surfaces thereof are mounted between the linear electrodes 3 and an acceleration electrode 5 of a face plate 4 with one- side ends and the other-side ends thereof brought into contact with the linear electrodes 3 and the acceleration electrode 5, respectively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子を用
いた平面型の電子線表示装置に関し、詳しくは、かかる
表示装置のスペーサー部材の構成に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat type electron beam display device using an electron-emitting device, and more particularly, to a structure of a spacer member of such a display device.

【0002】[0002]

【従来の技術】従来、平面型の電子線表示装置におい
て、電子放出素子基板と該電子放出素子から放出された
電子線の照射によって発光する蛍光体を有したフェース
プレートの間には、飛翔した電子線が隣接する画素や領
域に漏れ出し影響を与えないよう、各画素あるいは各領
域ごとを隔壁で囲んだ形となるスペーサーを用いてい
る。またこのスペーサーは、電子放出素子基板とフェー
スプレート間を真空にした時の耐大気圧構造材としても
用いられている。
2. Description of the Related Art Heretofore, in a flat-type electron beam display device, a flying has occurred between an electron-emitting device substrate and a face plate having a phosphor which emits light by irradiation of an electron beam emitted from the electron-emitting device. A spacer is used in which each pixel or each region is surrounded by a partition so that the electron beam does not leak out to an adjacent pixel or region. This spacer is also used as an atmospheric pressure resistant structural material when a vacuum is applied between the electron-emitting device substrate and the face plate.

【0003】図7は、従来例を示す電子線表示装置の部
分断面図である。1は電子放出素子がライン状に配列さ
れた素子基板、2は電子放出部、3はライン状の電子放
出素子と直交した開口部を有するライン状電極から成る
変調電極、4はガラス材から成るフェースプレート、5
はフェースプレート4に設けられた透明電極から成るI
TO膜、6はITO膜上に形成された蛍光体である。7
は電子放出素子と変調電極3を絶縁するための絶縁層、
21,22,23,24は一般に感光性ガラス等によっ
て形成された各蛍光体の画素ごとを隔壁によって囲むス
ペーサーである。
FIG. 7 is a partial sectional view of an electron beam display device showing a conventional example. 1 is an element substrate on which electron-emitting devices are arranged in a line, 2 is an electron-emitting portion, 3 is a modulation electrode formed of a line-shaped electrode having an opening orthogonal to the line-shaped electron-emitting device, and 4 is formed of a glass material Face plate, 5
I is a transparent electrode provided on the face plate 4.
The TO film 6 is a phosphor formed on the ITO film. 7
Is an insulating layer for insulating the electron-emitting device from the modulation electrode 3,
21, 22, 23, and 24 are spacers that generally surround each pixel of each phosphor formed of photosensitive glass or the like with partition walls.

【0004】ここで、かかる装置内を真空状態とし、フ
ェースプレート4上のITO膜5にプラスの電圧を加
え、ライン状に配置された電子放出部2から順次電子を
放出させ、変調電極3によって放出電子を変調すること
によって蛍光体6へ照射する電子線30を制御すること
で、蛍光体6の発光による画像を任意に表示できる。
Here, the inside of the device is evacuated, a positive voltage is applied to the ITO film 5 on the face plate 4, and electrons are sequentially emitted from the electron emitting portions 2 arranged in a line. By controlling the electron beam 30 irradiated to the phosphor 6 by modulating the emitted electrons, an image by the light emission of the phosphor 6 can be arbitrarily displayed.

【0005】以上の様に、従来の電子線表示装置は構成
されていた。
[0005] As described above, the conventional electron beam display device has been constituted.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
様な表示装置では、1画素あるいは1つの領域ごとをス
ペーサーの隔壁で囲む必要があるため、仮にこの隔壁を
取り除いてしまうと、変調された放出電子が蛍光面から
外れた場合に、隣接する画素あるいは領域の蛍光面を照
射してしまい、画像上のクロストークが発生する。
However, in the conventional display device, it is necessary to enclose one pixel or one region with a partition wall of the spacer. If the partition wall is removed, the modulated emission is reduced. When the electrons deviate from the fluorescent screen, the fluorescent screen of an adjacent pixel or area is irradiated, and crosstalk on the image occurs.

【0007】そこで、表示装置の表示画像品位を高める
ために、画素ピッチを小さくしていった場合、スペーサ
ーの開口部寸法も小さくなり加工寸法の限界に近づいて
しまう。さらに、フェースプレートと変調電極間には、
放出電子を加速する為の加速電圧が数KV印加されてお
り、絶縁耐圧を確保するために数mm以上の間隔が必要
となる。従って、スペーサーの高さは、画素ピッチ寸法
が小さくなっても変わらず、数mm以上が必要である。
Therefore, if the pixel pitch is reduced in order to enhance the display image quality of the display device, the size of the opening of the spacer is also reduced, and the processing size approaches the limit. Furthermore, between the face plate and the modulation electrode,
An accelerating voltage for accelerating the emitted electrons is applied by several KV, and an interval of several mm or more is required in order to secure a withstand voltage. Therefore, the height of the spacer does not change even when the pixel pitch dimension decreases, and needs to be several mm or more.

【0008】このような条件を満たすスペーサーの適当
な加工法は少ない。現在のところ、感光性ガラスによる
スペーサー部材の形成が、最も高精度に加工できる方法
である。例えば、画素ピッチすなわち開口ピッチを1m
m(隔壁厚みを0.1mm,開口寸法を0.9mm角)
とした場合、感光性ガラススペーサーの高さは1.4m
m程度にすることができる。しかし、開口ピッチを例え
ば0.3mm×0.6mm(隔壁厚みを0.1mm,開
口寸法を0.2mm×0.5mm)と小さくした場合、
感光性ガラススペーサーの加工可能な高さは0.5mm
程度まで、と低くなってしまう。
There are few suitable processing methods for spacers that satisfy such conditions. At present, formation of a spacer member using photosensitive glass is the method that can be processed with the highest precision. For example, the pixel pitch, that is, the opening pitch is 1 m.
m (wall thickness 0.1 mm, opening size 0.9 mm square)
, The height of the photosensitive glass spacer is 1.4 m
m. However, when the opening pitch is reduced to, for example, 0.3 mm × 0.6 mm (the partition wall thickness is 0.1 mm and the opening size is 0.2 mm × 0.5 mm),
Workable height of photosensitive glass spacer is 0.5mm
To the extent, it will be lower.

【0009】すなわち、素子基板とフェースプレート間
隔を4mm程度、画素ピッチを1mmとする場合、感光
性ガラススペーサーを3枚積層すれば十分であるのに対
し、画素ピッチを0.3mm×0.6mmと小さくした
場合、感光性ガラススペーサーを8枚も積層する必要が
ある。これでは、部材コスト、組立コストの上昇や歩留
まりの悪化を招くことになる。
That is, when the distance between the element substrate and the face plate is about 4 mm and the pixel pitch is 1 mm, it is sufficient to laminate three photosensitive glass spacers, whereas the pixel pitch is 0.3 mm × 0.6 mm. In this case, it is necessary to laminate eight photosensitive glass spacers. This leads to an increase in member costs and assembly costs and a decrease in yield.

【0010】さらには、より画素ピッチを小さくして高
品位画像の表示装置とする場合、従来の構造ではスペー
サーの微細な加工ができないため、装置自体の製造が難
しいという欠点があった。
Furthermore, when a high-quality image display device is formed by further reducing the pixel pitch, the conventional structure has a disadvantage that the device itself is difficult to manufacture because the spacer cannot be finely processed.

【0011】[0011]

【課題を解決するための手段】上記課題を解決すべく成
された本発明の構成は、以下の通りである。
The structure of the present invention which has been made to solve the above-mentioned problems is as follows.

【0012】すなわち本発明は、複数の電子放出素子が
設けられた素子基板と、フェースプレートとの間にスペ
ーサーを配置した表示装置において、前記素子基板に
は、前記電子放出素子の電子放出部を避けてライン状電
極が露出して設けられており、前記フェースプレートに
は、前記電子放出素子から放出される電子線の照射によ
り発光する蛍光体と、定電圧が印加される加速電極が設
けられており、前記スペーサーは、少なくとも表面が導
電性を有し、その一端が前記ライン状電極に、他端が前
記加速電極に、それぞれ接しており、しかも前記スペー
サーは、複数のスペーサーを相互に直接接触させて積層
した積層体であることを特徴とする表示装置である。
That is, according to the present invention, in a display device in which a spacer is arranged between an element substrate provided with a plurality of electron-emitting devices and a face plate, the element substrate is provided with an electron-emitting portion of the electron-emitting device. A line-shaped electrode is provided so as to be avoided, and the face plate is provided with a phosphor that emits light by irradiation of an electron beam emitted from the electron-emitting device and an acceleration electrode to which a constant voltage is applied. The spacer has at least a surface conductive, one end of which is in contact with the linear electrode, and the other end of which is in contact with the accelerating electrode, and the spacer directly connects a plurality of spacers to each other. A display device, which is a stacked body that is brought into contact with and stacked.

【0013】先述したように、本発明のような表示装置
においては、例えば蛍光体等の発光手段を有する前記フ
ェースプレートの加速電極と、例えば変調電極(制御電
極)として用いられるライン状電極との間に、放出電子
を加速する為の数KVの加速電圧が印加され、絶縁耐圧
を確保するために発光手段と制御電極との間隔は数mm
以上が必要とされる。このため、ライン状電極と発光手
段との間に配置するスペーサーの高さも数mm以上が必
要である。また、画素ピッチを小さくすればするほどス
ペーサーの加工可能な高さは低くなり、スペーサーをよ
り多層に積層する必要がある。
As described above, in the display device according to the present invention, for example, the acceleration electrode of the face plate having a light emitting means such as a fluorescent material and the linear electrode used as a modulation electrode (control electrode) are used. In the meantime, an acceleration voltage of several KV for accelerating the emitted electrons is applied, and the interval between the light emitting means and the control electrode is several mm in order to secure the dielectric strength.
The above is required. For this reason, the height of the spacer arranged between the linear electrode and the light emitting means must be several mm or more. Also, the smaller the pixel pitch, the lower the height of the spacer that can be processed, and it is necessary to laminate the spacer in multiple layers.

【0014】そこで本発明においては、素子基板とフェ
ースプレートとの間に配置される積層体のスペーサーと
して少なくとも表面が高抵抗の導電性を有するものを用
いると共に、このスペーサーの一端を素子基板側のライ
ン状電極に、他端をフェースプレート側の加速電極に、
それぞれ接するようにして配置し、しかも積層体のスペ
ーサーを、複数のスペーサーを相互に直接接触させて積
層したものとすることにより、スペーサー表面の沿面耐
圧を向上させることができるようにしているものであ
る。
Therefore, in the present invention, a spacer having at least a surface having high-resistance conductivity is used as a spacer of the laminate disposed between the element substrate and the face plate, and one end of the spacer is connected to the element substrate side. To the line-shaped electrode, the other end to the acceleration electrode on the face plate side,
They are arranged so that they are in contact with each other, and the spacers of the laminate are made by stacking a plurality of spacers in direct contact with each other, so that the creepage withstand voltage of the spacer surface can be improved. is there.

【0015】また、開口を有するスペーサー部材を千鳥
状に積層、配置した構造とすることにより、スペーサー
部材の開口部寸法を小さくすることなく、スペーサーの
隔壁が囲む1画素あるいは1つの領域(一定の画素数か
ら成る領域)の寸法を小さく微細化することが可能とな
る。すなわち、表示装置において1画素あるいは1つの
領域の寸法の2倍以上の寸法ピッチで隔壁を有するスペ
ーサーを、1画素あるいは1つの領域の寸法ピッチでず
らして千鳥状に複数枚積層する。このことによって、ス
ペーサーの開口部寸法が大きくとも、実質的に微細寸法
ピッチの隔壁を有するスペーサーが形成でき、表示装置
の画素密度を向上させることができる。
Further, by forming a structure in which spacer members having openings are stacked and arranged in a staggered manner, one pixel or one region (a certain area) surrounded by the partition walls of the spacer can be formed without reducing the size of the opening of the spacer member. It is possible to reduce the size of the region (the region including the number of pixels) to a smaller size. That is, in the display device, a plurality of spacers having barrier ribs at a pitch equal to or more than twice the size of one pixel or one region are staggered at a pitch of one pixel or one region. As a result, even if the size of the opening of the spacer is large, a spacer having barrier ribs having a substantially fine pitch can be formed, and the pixel density of the display device can be improved.

【0016】さらには、かかるスペーサーを積層するに
際し、互いに交差して積層する構成をとることにより、
交差させることなく直線的に積層する従来の場合に比べ
沿面距離を長くすることができ、スペーサー表面の沿面
耐圧をより効果的に向上させることができるものであ
る。
Further, when the spacers are stacked, the spacers are stacked so as to intersect with each other.
The creepage distance can be increased as compared with the conventional case where the layers are linearly stacked without crossing each other, and the creepage withstand voltage of the spacer surface can be more effectively improved.

【0017】[0017]

【発明の実施の形態】図1及び図2に本発明の実施態様
を示す。図1は、本発明の表示装置の部分断面図であ
る。本図において、1は電子放出素子がライン状に配列
された素子基板、2は電子放出部、3はライン状の電子
放出素子と直交し、かつ開口部を有するライン状電極か
ら成る変調電極、4はガラス材から成るフェースプレー
ト、5はフェースプレート4に設けられた透明電極から
成るITO膜、6はITO膜5上に形成された蛍光体、
7は電子放出素子と変調電極3を絶縁するための絶縁層
であり、8,9,10,11は感光性ガラスによって形
成された#形状の部材を電子放出部2の配列ピッチに合
わせてずらし千鳥状に積層したスペーサーである。
1 and 2 show an embodiment of the present invention. FIG. 1 is a partial cross-sectional view of the display device of the present invention. In this figure, 1 is an element substrate on which electron-emitting devices are arranged in a line, 2 is an electron-emitting portion, 3 is a modulation electrode composed of a linear electrode having an opening and orthogonal to the line-shaped electron-emitting device, 4 is a face plate made of a glass material, 5 is an ITO film made of a transparent electrode provided on the face plate 4, 6 is a phosphor formed on the ITO film 5,
Reference numeral 7 denotes an insulating layer for insulating the electron-emitting device from the modulation electrode 3. Reference numerals 8, 9, 10, and 11 shift # -shaped members made of photosensitive glass in accordance with the arrangement pitch of the electron-emitting portions 2. Spacers stacked in a staggered pattern.

【0018】図2は、千鳥状に積層したスペーサー8,
9,10,11のみを表示装置上面から見た時の平面図
である。スペーサー8と10,9と11は、本図では各
々重なった状態となっている。スペーサーはいずれも電
子放出部2の配列ピッチの2倍のピッチで隔壁を設けた
#形状である。さらに、スペーサー8と9,10と11
は、電子放出部2の配列ピッチ寸法だけ図中のX,Y方
向にずらして積層してある。
FIG. 2 shows spacers 8 stacked in a staggered manner.
FIG. 9 is a plan view when only 9, 10, and 11 are viewed from the upper surface of the display device. The spacers 8 and 10, 9 and 11 are in an overlapping state in this figure. Each of the spacers has a # shape in which partition walls are provided at a pitch twice the arrangement pitch of the electron emission portions 2. Further, spacers 8 and 9, 10 and 11
Are stacked by being shifted in the X and Y directions in the figure by the arrangement pitch dimension of the electron emitting portions 2.

【0019】尚、以上の装置の画像形成については、従
来同様図1において、かかる装置を真空状態とし、フェ
ースプレート4上のITO膜5にプラスの電圧を加え、
ライン状に配置された電子放出部2から順次電子を放出
させ、変調電極3によって放出電子を変調することによ
って、蛍光体6へ照射する電子線30を制御すること
で、蛍光体の発光による画像を任意に表示することがで
きる。
As for the image formation by the above-described apparatus, as in the prior art, in FIG. 1, the apparatus is evacuated, a positive voltage is applied to the ITO film 5 on the face plate 4,
Electrons are sequentially emitted from the electron-emitting portions 2 arranged in a line, and the emitted electrons are modulated by the modulation electrode 3, thereby controlling the electron beam 30 irradiated to the phosphor 6, thereby producing an image based on the emission of the phosphor. Can be arbitrarily displayed.

【0020】さらに、スペーサー8,9,10,11の
隔壁表面は、非常に高抵抗ながら導電性を有しており、
変調された放出電子が蛍光面6を外れてスペーサーの隔
壁部に照射されてもスペーサー自身チャージアップしに
くい表面状態としてある。
Further, the surface of the partition walls of the spacers 8, 9, 10, and 11 has conductivity while having very high resistance.
Even if the modulated emitted electrons fall off the phosphor screen 6 and irradiate the partition walls of the spacer, the spacer itself has a surface state in which it is difficult to charge up.

【0021】本発明の実施態様においては、電子放出部
2から放出した電子線30は、変調電極3による照射方
向の変化、あるいは放出電子自体の放出角度の変化によ
って鉛直上方の蛍光体6以外の場所へ飛翔することが危
惧される。しかし、図1の様にスペーサーを千鳥状に配
置する際、電子放出部2から、隣接した画素の蛍光体が
隠れた構造とすることで、蛍光体6以外の方向へ電子線
が飛翔しても、スペーサー部に照射され隣接した画素の
蛍光体に誤って照射され発光するようなことはない。
In the embodiment of the present invention, the electron beam 30 emitted from the electron emitting section 2 changes the irradiation direction of the modulating electrode 3 or the emission angle of the emitted electrons itself, thereby excluding the phosphor 6 above the phosphor 6 vertically above. It is feared to fly to the place. However, when the spacers are arranged in a zigzag pattern as shown in FIG. 1, the electron emission portion 2 has a structure in which the phosphors of the adjacent pixels are hidden, so that the electron beams fly in directions other than the phosphors 6. Also, there is no possibility that the phosphor of the adjacent pixel is erroneously illuminated by the spacer portion and emits light.

【0022】また、図7の従来例に比べ、スペーサー部
材ひとつの形状寸法は同じであるにもかかわらず、本実
施態様では、かかるスペーサー部材を千鳥配置すること
によって、隔壁で囲まれた画素部の数を4倍、配列ピッ
チ寸法では2分の1にすることができる。従って、電子
放出部の数も同一面積内に4倍配列することができ高品
位な画像の表示が可能となる。
Although the shape and dimensions of one spacer member are the same as those of the conventional example shown in FIG. 7, in the present embodiment, such a spacer member is arranged in a staggered manner so that the pixel portion surrounded by the partition walls can be formed. Can be quadrupled, and the arrangement pitch dimension can be halved. Therefore, the number of electron emitting portions can be arranged four times in the same area, and a high-quality image can be displayed.

【0023】さらに、図1において、変調電極3とIT
O膜5間のスペーサー8,9,10,11を通る鉛面距
離は、千鳥状スペーサーのために従来例の直線的なひと
つの面に比べて屈曲した分だけ長くなっている。従っ
て、ITO膜5に加速電圧を印加した際の変調電極3と
ITO膜5間の沿面耐圧が上昇している。
Further, in FIG. 1, the modulation electrode 3 and the IT
The vertical distance between the O films 5 passing through the spacers 8, 9, 10, and 11 is longer than that of the conventional linear one surface by the staggered spacer because of the bending. Therefore, the creeping breakdown voltage between the modulation electrode 3 and the ITO film 5 when the acceleration voltage is applied to the ITO film 5 is increased.

【0024】さらには、各電子線が放射する空間が、各
々隣接した空間領域とX方向に連続した状態となってい
るため、素子基板1とフェースプレート4間を真空排気
する場合、スペーサーの隔壁で各空間が閉ざされていた
従来の構造に比べ、真空排気のコンダクタンスが大きく
なっている。
Furthermore, since the space radiated by each electron beam is continuous with the adjacent space region in the X direction, when the space between the element substrate 1 and the face plate 4 is evacuated, the partition wall of the spacer is used. The vacuum evacuation conductance is larger than that of the conventional structure in which each space is closed.

【0025】図3及び図4は、本実施態様の表示装置を
大画面化した場合のスペーサーの配置を示した平面図で
ある。
FIGS. 3 and 4 are plan views showing the arrangement of the spacers when the display device of this embodiment has a large screen.

【0026】図3において、12及び12A,12B,
12Cは千鳥状に積層されたスペーサー群、13はスペ
ーサー12等と突き当て状態にある基準面である。図4
は、図3の部分的な拡大図であり、12A,12B,1
2Cは千鳥状に積層されたスペーサー群であり、14及
び15はスペーサー群12A,12B間及び12A,1
2Bと12C間の突き当て面である。
In FIG. 3, reference numerals 12 and 12A, 12B,
Reference numeral 12C denotes a spacer group stacked in a staggered manner, and reference numeral 13 denotes a reference surface which is in abutting state with the spacer 12 and the like. FIG.
Is a partially enlarged view of FIG. 3, and 12A, 12B, 1
2C is a spacer group stacked in a staggered manner, and 14 and 15 are spacer groups 12A and 12B and 12A and 1B.
This is the abutment surface between 2B and 12C.

【0027】以上、前述したスペーサー群の基になる図
2で示した様な感光性ガラスによって形成されるスペー
サーは、1枚が30cm角以下の寸法で作成されること
により、加工歩留まり、組立時のハンドリング等の面で
効果的である。そこで、前記図3に示す様な大画面表示
装置に対しては、千鳥状に積層されたスペーサー群12
を電子放出素子基板上の面方向に、例えば千鳥状に配置
して組み立てることによって対応することができる。こ
の時、スペーサー間の位置出しは、図4の如くスペーサ
ーの隔壁端部を、それぞれ隣接するスペーサーの隔壁
(例えば突き当て面14,15)に突き当てることによ
って実施することができる。
As described above, the spacers formed of the photosensitive glass as shown in FIG. 2 which is the basis of the above-mentioned spacer group are formed with a size of 30 cm square or less, so that the processing yield and the assembling time can be improved. It is effective in terms of handling and the like. Therefore, for a large-screen display device as shown in FIG.
Can be dealt with by arranging them in a plane direction on the electron-emitting device substrate, for example, in a staggered manner. At this time, positioning between the spacers can be performed by abutting the partition wall end portions of the spacers to the partition walls (for example, the abutting surfaces 14 and 15) of the adjacent spacers as shown in FIG.

【0028】また、表示装置の表示部外周に基準面13
を設け、かかる面へ先ずスペーサー群12の隔壁端部を
突き当て、順次別のスペーサーを突き当てて組み上げて
いくことができる。
A reference surface 13 is provided on the outer periphery of the display section of the display device.
And the end of the partition wall of the spacer group 12 is first abutted against such a surface, and another spacer is sequentially abutted to assemble.

【0029】以上説明した実施態様においては、スペー
サー部材の形状は#状で開口部が正方形であり、開口部
寸法が画素ピッチの2倍の寸法であったが、本発明はこ
の形状に限られるものではない。
In the embodiment described above, the shape of the spacer member is a # -shape, the opening is a square, and the size of the opening is twice the pixel pitch. However, the present invention is limited to this shape. Not something.

【0030】図5、図6に、図2と異なった形状のスペ
ーサー部材を積層した場合の平面図を示す。図5では、
#形状スペーサー部材の開口寸法が画素ピッチの3倍の
寸法の場合を示しており、3段の千鳥状積層配置として
ある。図6では、#形状スペーサー部材の開口形状が長
方形の場合をしめしており、隔壁で囲まれる領域を長方
形とすることができる。
FIGS. 5 and 6 are plan views showing a case where spacer members different in shape from those in FIG. 2 are laminated. In FIG.
The figure shows a case where the opening dimension of the # -shaped spacer member is three times the pixel pitch, which is a three-stage staggered stacked arrangement. FIG. 6 shows the case where the opening shape of the # -shaped spacer member is rectangular, and the region surrounded by the partition can be rectangular.

【0031】また、前述図1に示した表示装置の場合
は、1画素当り1つの電子放出部を有しているが、本発
明はこれに限るものではなく、例えば電子放出部近傍に
偏向電極を設け電子線をスペーサーで囲まれた領域内の
蛍光体面上を走査して画像を表示する構造であっても良
い。
The display device shown in FIG. 1 has one electron emission portion per pixel. However, the present invention is not limited to this. For example, a deflection electrode may be provided near the electron emission portion. And an image may be displayed by scanning an electron beam on the phosphor surface in a region surrounded by the spacer.

【0032】[0032]

【実施例】以下、本発明を具体的な実施例にて詳述す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to specific embodiments.

【0033】[実施例1]本発明の第1の実施例を図
1、図2、図3、図4を用いて説明する。
[Embodiment 1] A first embodiment of the present invention will be described with reference to FIGS. 1, 2, 3 and 4. FIG.

【0034】図1において、素子基板1上に0.5mm
ピッチでライン状に電子放出部2を配列し、絶縁層7を
介して開口部を有するライン状の変調電極3をライン状
電子放出部2に対して直交させて(すなわちX方向に連
なるライン状で)配列した。次に、図2に示す開口ピッ
チ1.0mm、隔壁厚み0.1mm、高さ1.4mmの
#形状のスペーサー8,9,10,11を感光性ガラス
(HOYAまたはコーニング社製)の加工によって形成
し、隔壁側面に帯電防止剤をコーティングして高抵抗導
電処理を行った。このスペーサーを、図2の様にX,Y
方向に0.5mmずらして千鳥状に積層し、図1に示す
如く変調電極3の上に配置した。その後、ITO膜5と
蛍光体6が形成されたフェースプレート4をスペーサー
11の上に配置し周辺に必要な電極を取り出し、真空排
気用の口を設け素子基板1と封着した。それから、封着
した素子基板1とフェースプレート4の間を、真空ポン
プによって真空排気した。この際、電子放出部から放出
されITO膜に照射された放出電流値を測定することに
よって、真空排気の程度を調べたところ、図7の従来例
のスペーサーの隔壁表面に高抵抗な導電性処理を施した
構造に比べ2/3以下の排気時間で同量の放出電流量を
得ることができた。
In FIG. 1, 0.5 mm
The electron-emitting portions 2 are arranged in a line at a pitch, and a linear modulation electrode 3 having an opening is interposed at right angles to the line-shaped electron-emitting portion 2 via an insulating layer 7 (that is, a line-shaped line extending in the X direction). At). Next, # -shaped spacers 8, 9, 10, and 11 having an opening pitch of 1.0 mm, a partition wall thickness of 0.1 mm, and a height of 1.4 mm shown in FIG. 2 are processed by photosensitive glass (made by HOYA or Corning). Then, an antistatic agent was coated on the side surfaces of the partition walls to perform a high resistance conductive treatment. This spacer is connected to X, Y as shown in FIG.
The layers were staggered by 0.5 mm in the direction and arranged on the modulation electrode 3 as shown in FIG. After that, the face plate 4 on which the ITO film 5 and the phosphor 6 were formed was arranged on the spacer 11, necessary electrodes were taken out around the spacer 11, a port for evacuation was provided, and the element substrate 1 was sealed. Then, the space between the sealed element substrate 1 and the face plate 4 was evacuated by a vacuum pump. At this time, the degree of vacuum evacuation was examined by measuring the emission current value emitted from the electron-emitting portion and applied to the ITO film. As a result, the surface of the partition wall of the conventional spacer shown in FIG. The same amount of emission current could be obtained in 2/3 or less of the evacuation time as compared with the structure provided with.

【0035】ここで、ITO膜5に電子の加速電圧を+
3KV印加し、ライン状に配列した電子放出部2から電
子を順次放出させ、変調電極3で電子線を変調制御して
蛍光体6へ照射、発光させて任意の画像を表示すること
ができた。この際、隣接した画素の電子線が誤って蛍光
体を照射し、画像上のクロストークが発生するようなこ
とはなかった。また、ITO膜5に印加する電圧を上昇
させると、変調電極3あるいは素子基板1とITO膜5
間で異常放電が発生したが、その発生電圧は図7の従来
例のスペーサーの隔壁表面に高抵抗な導電性処理を施し
た構造に比べて1.2倍程度大きくすることができた。
Here, the electron acceleration voltage is applied to the ITO film 5 by +
By applying 3 KV, electrons are sequentially emitted from the electron emitting portions 2 arranged in a line, and the modulation electrode 3 modulates and controls the electron beam to irradiate the phosphor 6 to emit light, thereby displaying an arbitrary image. . At this time, there was no case where the electron beam of the adjacent pixel erroneously irradiated the phosphor and crosstalk on the image occurred. When the voltage applied to the ITO film 5 is increased, the modulation electrode 3 or the element substrate 1 and the ITO film 5
An abnormal discharge was generated between the spacers, but the generated voltage could be increased about 1.2 times as compared with the conventional structure of FIG. 7 in which the surface of the partition wall was subjected to a high-resistance conductive treatment.

【0036】次に本実施例の表示装置を大画面表示装置
とする際の例を以下に示す。図3において、13は素子
基板1上の画面端に配置された非常に面精度の良い側壁
を持つガラスブロックからなる基準面である。この基準
面は、電子放出部2の配列ピッチ位置に正しく配置させ
て固定した。この基準面に対して、千鳥状に積層したス
ペーサー群12の端面を突き当てて配置する。さらに、
順次スペーサーを突き当てて図3の様に複数のスペーサ
ーを配置し固定した。尚、スペーサーの端部は図4に示
す様な形状で相互に突き当てられている。すなわち、ス
ペーサー群12Aと12B間は突き当て面14によっ
て、また、スペーサー群12A,12Bと12Cは突き
当て面15によって接触し、相互の位置出しが行われて
いる。スペーサー群12A,12B,12Cの形状は図
2と同様であるが、端部の隔壁が有る面と無い面があ
り、突き当てによる位置出しが電子放出部の配列ピッチ
に正しく重なるようになっている。また、図3における
スペーサーの1枚の寸法は、約10cm角で形成した。
本実施例によって配置されたスペーサーを用いて、図1
と同様な構造の表示装置を作成した場合、前述の実施例
と同様な画像表示を得ることができた。
Next, an example in which the display device of this embodiment is a large-screen display device will be described below. In FIG. 3, reference numeral 13 denotes a reference surface formed of a glass block having a side wall with very high surface precision, which is disposed at the screen end on the element substrate 1. This reference plane was correctly arranged and fixed at the arrangement pitch position of the electron emission portions 2. The end faces of the spacer group 12 stacked in a staggered pattern are arranged so as to abut this reference plane. further,
A plurality of spacers were arranged and fixed as shown in FIG. 3 by sequentially abutting the spacers. The ends of the spacers are abutted against each other in a shape as shown in FIG. That is, the spacer groups 12A and 12B are in contact with each other by the abutting surface 14, and the spacer groups 12A, 12B and 12C are in contact by the abutting surface 15, and mutual positioning is performed. The shapes of the spacer groups 12A, 12B, and 12C are the same as those in FIG. 2, but there are surfaces with and without partition walls at the ends, and positioning by abutment is correctly overlapped with the arrangement pitch of the electron emission portions. I have. The size of one spacer in FIG. 3 was about 10 cm square.
Using the spacers arranged according to the present embodiment, FIG.
When a display device having the same structure as that of Example 1 was produced, an image display similar to that of the above-described embodiment could be obtained.

【0037】さらに、図3、図4で示した様な突き当て
による位置出しは、図2で示したスペーサー8,9,1
0,11を積層する際の位置出しとしても利用すること
ができる。
Further, the positioning by abutting as shown in FIGS. 3 and 4 is performed by the spacers 8, 9 and 1 shown in FIG.
It can also be used for positioning when laminating 0,11.

【0038】[実施例2]図5に示す様に開口ピッチ
1.2mm、隔壁厚み0.07mm、高さ0.5mmの
#形状のスペーサー16,17,18を感光性ガラスの
加工によって形成した。各スペーサーを0.4mmピッ
チずらして3段の千鳥状に積層した。同様に積層したス
ペーサー群をさらに積層し、スペーサー計9枚、高さ計
4.5mmのスペーサー群を形成した。形成したスペー
サーの画素ピッチは0.4mm角であり、実施例1と同
様な構造の表示装置を作製したところ、より高精細な画
像を表示することができた。
Example 2 As shown in FIG. 5, spacers 16, 17, and 18 having # -shape having an opening pitch of 1.2 mm, a partition wall thickness of 0.07 mm, and a height of 0.5 mm were formed by processing photosensitive glass. . Each spacer was shifted in a pitch of 0.4 mm and stacked in a three-stage staggered pattern. Similarly, the laminated spacer group was further laminated to form a spacer group having a total of nine spacers and a total height of 4.5 mm. The pixel pitch of the formed spacer was 0.4 mm square. When a display device having the same structure as in Example 1 was manufactured, a higher definition image could be displayed.

【0039】[実施例3]図6に示す様に開口ピッチ
1.0mm×3.0mm、隔壁厚み0.1mm、高さ
1.4mmの長方形の開口を有する#形状のスペーサー
19,20を感光性ガラスの加工によって形成した。各
スペーサーを図中X方向0.5mmY方向1.5mmず
らして2段の千鳥状に積層した。同様に積層したスペー
サー群を更に重ねて、スペーサー計4枚、高さ計5.6
mmのスペーサー群を形成した。形成したスペーサーの
画素ピッチは0.5mm×1.5mmの長方形である。
Example 3 As shown in FIG. 6, a # -shaped spacer 19, 20 having a rectangular opening having an opening pitch of 1.0 mm × 3.0 mm, a partition wall thickness of 0.1 mm, and a height of 1.4 mm was exposed. It was formed by the processing of functional glass. Each spacer was shifted in the X direction by 0.5 mm and in the Y direction by 1.5 mm in the figure to be stacked in a two-stage staggered pattern. Similarly, the stacked spacer group was further stacked, and a total of four spacers and a total height of 5.6 were used.
mm spacer groups were formed. The pixel pitch of the formed spacer is a rectangle of 0.5 mm × 1.5 mm.

【0040】次に、長方形の画素を3画素並列させて
1.5mm角とした単位で表示装置の蛍光体をR,G,
B3色に分けて配置した。その他は実施例1と同様な構
造で表示装置を作製したところ、1.5mm角ピッチで
色及び明暗を制御できるカラー画像を表示することがで
きた。
Next, the phosphor of the display device is set to R, G, and R in units of 1.5 mm square by arranging three rectangular pixels in parallel.
B3 colors were arranged. Except for this, a display device having the same structure as in Example 1 was able to display a color image whose color and brightness could be controlled at a 1.5 mm square pitch.

【0041】[0041]

【発明の効果】以上説明したように、本発明の表示装置
によれば以下の効果を奏する。
As described above, according to the display device of the present invention, the following effects can be obtained.

【0042】(1)電子放出素子を用いた表示装置にお
いて、素子基板とフェースプレートとの間に配置される
スペーサーとして、複数のスペーサーを相互に直接接触
させて積層した積層体のスペーサーであって、高抵抗の
導電性を有するものを用いると共に、このスペーサーの
一端を素子基板側のライン状電極に、他端をフェースプ
レート側の加速電極に、それぞれ接するようにして配置
することにより、スペーサー表面の沿面耐圧を向上させ
ることができる。これにより、電子の加速電圧を上昇さ
せて発光手段の発光輝度を上げたり、電子線の発光面へ
の照射スポット径をより小さくして高精細画像とするこ
とができ、また異常放電が発生しにくくなる。
(1) In a display device using an electron-emitting device, as a spacer disposed between an element substrate and a face plate, a spacer of a laminated body in which a plurality of spacers are laminated in direct contact with each other. By using a material having high-resistance conductivity and arranging one end of the spacer so as to be in contact with the linear electrode on the element substrate side and the other end so as to be in contact with the acceleration electrode on the face plate side, respectively, Can be improved. As a result, it is possible to increase the emission luminance of the light emitting means by increasing the acceleration voltage of the electrons, to reduce the diameter of the irradiation spot of the electron beam on the light emitting surface, to obtain a high-definition image, and to cause abnormal discharge. It becomes difficult.

【0043】(2)特に、板状スペーサーとして1画素
あるいは1つの領域の寸法の2倍以上の寸法ピッチで隔
壁を有するものを用い、かかるスペーサーを1画素ある
いは1つの領域の寸法ピッチでずらして互いに交差して
積層した場合には、スペーサーの沿面距離を長くするこ
とができ、スペーサー表面の沿面耐圧をより効果的に向
上させることができる。また、スペーサーで囲まれた各
電子線が放射する空間が各々隣接した空間領域とつなが
った状態となるために、表示装置内の真空排気コンダク
タンスが大きくなり、真空排気時間を短縮でき生産性が
向上する。
(2) In particular, a plate-like spacer having partition walls at a size pitch of twice or more the size of one pixel or one region is used, and such a spacer is shifted at a size pitch of one pixel or one region. In the case where the spacers intersect each other, the creepage distance of the spacer can be increased, and the creepage withstand voltage of the spacer surface can be more effectively improved. In addition, since the space radiated by each electron beam surrounded by the spacers is connected to the adjacent space area, the evacuation conductance in the display device is increased, the evacuation time is shortened, and productivity is improved. I do.

【0044】(3)スペーサーとして同じ寸法ピッチの
隔壁を有するもの、例えば1画素あるいは1つの領域の
寸法の2倍以上の寸法ピッチの隔壁を有するものを用
い、かかるスペーサーを例えば1画素あるいは1つの領
域の寸法ピッチで互いにずらして積層した場合には、個
々のスペーサーの形状としてその開口部の寸法を小さく
することなく、スペーサーの隔壁が囲む1画素あるいは
1つの領域の寸法を画像上のクロストーク無しに微細化
することができる。したがって、より画像の高精細な表
示装置が実現される。
(3) As the spacer, a spacer having a partition having the same size pitch, for example, a partition having a partition having a size pitch of twice or more the size of one pixel or one region is used. When the layers are stacked so as to be shifted from each other at the dimensional pitch of the regions, the size of one pixel or one region surrounded by the partition walls of the spacers can be determined by crosstalk on the image without reducing the size of the openings as individual spacer shapes. It can be miniaturized without. Therefore, a display device with higher definition of an image is realized.

【0045】(4)スペーサーを積層あるいは平面内で
配置するに際し、ある基準面又はかかるスペーサー端部
同士で突き当てる構造とした場合には、大画面の表示装
置においても比較的容易にスペーサー配置の位置出しが
行え、大画面用のスペーサーを1枚で形成する場合に比
べて、生産の歩留まりが向上するという効果も有してい
る。
(4) When the spacers are stacked or arranged in a plane, if a structure is employed in which a certain reference surface or the spacer ends abut against each other, it is relatively easy to arrange the spacers even in a large-screen display device. Positioning can be performed, and there is also an effect that the production yield is improved as compared with the case where a single spacer for a large screen is formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す表示装置の構造断
面図である。
FIG. 1 is a structural sectional view of a display device showing a first embodiment of the present invention.

【図2】本発明の第1の実施例で用いたスペーサーを示
す平面図である。
FIG. 2 is a plan view showing a spacer used in the first embodiment of the present invention.

【図3】本発明の第1の実施例で用いたスペーサーの配
置を示す平面図である。
FIG. 3 is a plan view showing an arrangement of spacers used in the first embodiment of the present invention.

【図4】本発明の第1の実施例で用いたスペーサーの配
置を示す平面の一部拡大図である。
FIG. 4 is a partially enlarged plan view showing an arrangement of spacers used in the first embodiment of the present invention.

【図5】本発明の第2の実施例で用いたスペーサーを示
す平面図である。
FIG. 5 is a plan view showing a spacer used in a second embodiment of the present invention.

【図6】本発明の第3の実施例で用いたスペーサーを示
す平面図である。
FIG. 6 is a plan view showing a spacer used in a third embodiment of the present invention.

【図7】従来例を示す表示装置の構造断面図である。FIG. 7 is a structural sectional view of a display device showing a conventional example.

【符号の説明】[Explanation of symbols]

1 素子基板 2 電子放出部 3 変調電極 4 フェースプレート 5 ITO膜 6 蛍光体 7 絶縁層 8,9,10,11 スペーサー 12,12A,12B,12C スペーサー群 13 基準面 14,15 突き当て面 16,17,18,19,20,21,22,23,2
4 スペーサー 30 電子線
DESCRIPTION OF SYMBOLS 1 Element board 2 Electron emission part 3 Modulation electrode 4 Face plate 5 ITO film 6 Phosphor 7 Insulating layer 8, 9, 10, 11 Spacer 12, 12A, 12B, 12C Spacer group 13 Reference surface 14, 15 Butt surface 16, 17, 18, 19, 20, 21, 22, 23, 2
4 Spacer 30 Electron beam

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成14年1月28日(2002.1.2
8)
[Submission date] January 28, 2002 (2002.1.2
8)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0012[Correction target item name] 0012

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0012】すなわち本発明は、複数の電子放出素子が
設けられた素子基板と、フェースプレートとの間にスペ
ーサーを配置した表示装置において、前記素子基板に
は、前記電子放出素子の電子放出部を避けてライン状電
極が露出して設けられており、前記フェースプレートに
は、前記電子放出素子から放出される電子線の照射によ
り発光する蛍光体と、定電圧が印加される加速電極が設
けられており、前記スペーサーはその一端が前記ライ
ン状電極に、他端が前記加速電極に、それぞれ接してい
る積層体であることを特徴とする表示装置である。
That is, according to the present invention, in a display device in which a spacer is arranged between an element substrate provided with a plurality of electron-emitting devices and a face plate, the element substrate is provided with an electron-emitting portion of the electron-emitting device. A line-shaped electrode is provided so as to be avoided, and the face plate is provided with a phosphor that emits light by irradiation of an electron beam emitted from the electron-emitting device and an acceleration electrode to which a constant voltage is applied. The spacer is a laminate in which one end is in contact with the linear electrode and the other end is in contact with the acceleration electrode.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0014[Correction target item name] 0014

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0014】そこで本発明においては、素子基板とフェ
ースプレートとの間に配置される積層体スペーサーの
一端を素子基板側のライン状電極に、他端をフェースプ
レート側の加速電極に、それぞれ接するようにして配置
することにより、スペーサー表面の沿面耐圧を向上させ
ることができるものである。
Therefore, in the present invention, one end of the spacer of the laminate disposed between the element substrate and the face plate is in contact with the linear electrode on the element substrate side, and the other end is in contact with the acceleration electrode on the face plate side. By arranging as described above, the creeping pressure resistance of the surface of the spacer can be improved.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0045[Correction target item name] 0045

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0045】(4)スペーサーを積層あるいは平面内で
配置するに際し、ある基準面又はかかるスペーサー端部
同士で突き当てる構造とした場合には、大画面の表示装
置においても比較的容易にスペーサー配置の位置出しが
行え、大画面用のスペーサーを1枚で形成する場合に比
べて、生産の歩留まりが向上するという効果も有してい
る。(5)複数のスペーサーを積層したスペーサーの場合、
積層する複数のスペーサー間で高さの誤差を相殺するこ
とができるので、積層したスペーサーと同じ高さの単層
のスペーサーを用いる場合に比して、確率的に高さの精
度を維持しやすい。特に本発明のように、スペーサー
を、一端をライン状電極に、他端を加速電極に、それぞ
れ接して設ける場合、例えばスペーサーの他端と加速電
極に間にギャップを生じると、このギャップを介して放
電を生じやすくなるが、本発明によればこのギャップの
発生を防止しやすく、異常放電を防止しやすくなる。
(4) When the spacers are stacked or arranged in a plane, if a structure is employed in which a certain reference surface or the spacer ends abut against each other, it is relatively easy to arrange the spacers even in a large-screen display device. Positioning can be performed, and there is also an effect that the production yield is improved as compared with the case where a single spacer for a large screen is formed. (5) In the case of a spacer in which a plurality of spacers are laminated,
Offset height errors between the stacked spacers.
So a single layer with the same height as the stacked spacer
Stochastically higher accuracy than when using spacers
Easy to maintain the degree. In particular, as in the present invention, the spacer
One end to a linear electrode and the other end to an acceleration electrode.
When it is provided in contact with, for example, the other end of the spacer is
If there is a gap between the poles, release through this gap
However, according to the present invention, this gap is
It is easy to prevent occurrence and abnormal discharge.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鱸 英俊 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 中田 耕平 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 野村 一郎 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 武田 俊彦 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 坂野 嘉和 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5C032 AA01 AA07 CC05 CC10 5C036 EE03 EE19 EF01 EF06 EF09 EG31 EH04 EH08  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hidetoshi Suzumi 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Kohei Nakata 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inside (72) Inventor Ichiro Nomura 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Toshihiko Takeda 3-30-2, Shimomaruko 3-chome, Ota-ku, Tokyo Canon Inc. 72) Inventor Yoshikazu Banno 3-30-2 Shimomaruko, Ota-ku, Tokyo F-term within Canon Inc. (reference) 5C032 AA01 AA07 CC05 CC10 5C036 EE03 EE19 EF01 EF06 EF09 EG31 EH04 EH08

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数の電子放出素子が設けられた素子基
板と、フェースプレートとの間にスペーサーを配置した
表示装置において、 前記素子基板には、前記電子放出素子の電子放出部を避
けてライン状電極が露出して設けられており、 前記フェースプレートには、前記電子放出素子から放出
される電子線の照射により発光する蛍光体と、定電圧が
印加される加速電極が設けられており、 前記スペーサーは、少なくとも表面が導電性を有し、そ
の一端が前記ライン状電極に、他端が前記加速電極に、
それぞれ接していることを特徴とする表示装置。
1. A display device in which a spacer is arranged between an element substrate provided with a plurality of electron-emitting devices and a face plate, wherein the element substrate has a line avoiding an electron-emitting portion of the electron-emitting device. The shape electrode is provided to be exposed, The face plate is provided with a phosphor that emits light by irradiation of an electron beam emitted from the electron-emitting device, and an acceleration electrode to which a constant voltage is applied, At least the surface of the spacer has conductivity, one end of the spacer is the linear electrode, the other end is the acceleration electrode,
A display device which is in contact with each other.
JP2001399662A 2001-12-28 2001-12-28 Display device Pending JP2002203500A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001399662A JP2002203500A (en) 2001-12-28 2001-12-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001399662A JP2002203500A (en) 2001-12-28 2001-12-28 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001368498A Division JP2002208364A (en) 2001-12-03 2001-12-03 Display device

Publications (1)

Publication Number Publication Date
JP2002203500A true JP2002203500A (en) 2002-07-19

Family

ID=19189507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001399662A Pending JP2002203500A (en) 2001-12-28 2001-12-28 Display device

Country Status (1)

Country Link
JP (1) JP2002203500A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066279A (en) * 2004-08-27 2006-03-09 Hitachi Displays Ltd Spontaneous light-emitting planar display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066279A (en) * 2004-08-27 2006-03-09 Hitachi Displays Ltd Spontaneous light-emitting planar display device

Similar Documents

Publication Publication Date Title
US7495377B2 (en) Field emission display (FED) and method of manufacture thereof
US20060208629A1 (en) Display device
US6794814B2 (en) Field emission display device having carbon nanotube emitter
US7319286B2 (en) Display device
JP2008097861A (en) Image display device
US8441595B2 (en) Light emitting device and display device having the same
JP2932188B2 (en) Display device
US20060197435A1 (en) Emissive flat panel display device
JP3457162B2 (en) Image display device
JP3450714B2 (en) Display device
JP2002203500A (en) Display device
JP4494301B2 (en) Image display device
KR100704801B1 (en) Image display and method for manufacturing the same
JP2002208364A (en) Display device
TWI289317B (en) Image display device
JP2000260365A (en) Display device
KR20050112818A (en) Electron emission device and method for manufacturing the same
JPH01298629A (en) Plate display device
JP2006236733A (en) Image forming device and its manufacturing process
JP2008034317A (en) Image display device
US5729083A (en) Picture display device provided with an internal vacuum support
JPH03250543A (en) Display device
JP2006012503A (en) Image display device and its manufacturing method
JP2003272546A (en) Image display device
JPH11144650A (en) Light emitting element and display device equipped with it