JP2002198356A - Plasma treatment apparatus - Google Patents

Plasma treatment apparatus

Info

Publication number
JP2002198356A
JP2002198356A JP2000395139A JP2000395139A JP2002198356A JP 2002198356 A JP2002198356 A JP 2002198356A JP 2000395139 A JP2000395139 A JP 2000395139A JP 2000395139 A JP2000395139 A JP 2000395139A JP 2002198356 A JP2002198356 A JP 2002198356A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
plasma
electrode
film
processing apparatus
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000395139A
Other languages
Japanese (ja)
Inventor
Shinji Himori
Akira Koshiishi
慎司 檜森
公 輿石
Original Assignee
Tokyo Electron Ltd
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a plasma treatment apparatus that can improve a uniformity of a thin film by etching a resist film uniformly or improve a uniformity of the other plasma treatments, when the thin film being a treated object is etched by using a predetermined pattern through the resist film or the other plasma treatment are applied.
SOLUTION: The plasma treatment apparatus 10 of this invention comprises an upper and a lower electrodes 12, 13 arranged within a treatment room 11, a second high-frequency power supply 15 applying a high-frequency power to the upper electrode 13, and a quartziferous shield ring 21 covering the peripheral edge of the undersurface of the upper electrode 13, and the contact area of the shield ring 21 with a plasma is covered by a plasma-resistant film 21B made of yttrium oxide.
COPYRIGHT: (C)2002,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、プラズマ処理装置に関し、更に詳しくは、被処理体全面に均一なエッチング等のプラズマ処理を施すことができるプラズマ処理装置に関する。 BACKGROUND OF THE INVENTION The present invention relates to a plasma processing apparatus, and more particularly, to a plasma processing apparatus capable of performing a plasma treatment such as a uniform etch on the target object entirely.

【0002】 [0002]

【従来の技術】従来のプラズマ処理装置は、例えば図7 BACKGROUND OF THE INVENTION Conventional plasma processing apparatus, e.g., FIG. 7
に示すように、チャンバー(図示せず)内に互いに平行に昇降可能に配置された下部電極1と、この下部電極1 As shown in, chamber and a lower electrode 1 in parallel to vertically movable to each other in the (not shown), the lower electrode 1
と対向して互いに平行に配置された上部電極2と、これらの両電極1、2に周波数を異にする高周波電力を整合器3A、4Aを介して印加する第1、第2の高周波電源3、4とを備え、第1、第2の高周波電源3、4からそれぞれの高周波電力を上下の両電極1、2に印加してプラズマを発生させ、被処理体であるウエハW表面のシリコン酸化膜をエッチングするように構成されている。 And opposite to the upper electrode 2 arranged parallel to each other, the matching unit 3A of differing frequency power to these frequencies to the electrodes 1 and 2, first applied through 4A, the second high-frequency power source 3 , and a 4, first, by applying respective high frequency power from the second RF power supply 3 and 4 above and below the electrodes 1 and 2 to generate a plasma, silicon oxide on the surface of the wafer W as an object to be processed and it is configured to film to etching. また、下部電極1上面の外周縁部にはウエハWを囲むフォーカスリング5が配置され、また、上部電極2の外周縁部にはシールドリング6が設けられ、上下両電極1、3 The focus ring 5 surrounding the wafer W is disposed on the outer peripheral edge portion of the lower electrode 1 top, the shield ring 6 is provided in the outer peripheral portion of the upper electrode 2, the upper and lower electrodes 1 and 3
間で発生したプラズマをウエハWへ集束するようにしている。 The plasma generated between so that focused to the wafer W.

【0003】ところで、図示してないが上部電極2は電極材とこの電極材を支持する支持体とを有し、電極材はステンレス等からなるネジを介して支持体に対して締結されている。 Meanwhile, the have not but the upper electrode 2 illustrates a support member for supporting the electrode material of the electrode material, the electrode material is fastened to the support via a screw made of stainless steel . シールドリング6はこのようなネジをプラズマから保護すると共にフォーカスリング5と協働してウエハWにプラズマを集束するために上部電極2に取り付けられている。 Shield ring 6 is attached to the upper electrode 2 in order to focus the plasma on the wafer W in cooperation with the focusing ring 5 to protect such a screw from the plasma. このシールドリング6は例えば石英等の絶縁性材料によって形成され、エッチング処理時にシールドリング6から汚染物質が発生しないようにしている。 The shield ring 6 is formed of an insulating material such as quartz or the like, contamination from the shield ring 6 is prevented from generated during the etching process. シールドリング6の材質として石英の他に、例えば四フッ化エチレン樹脂等も用いられる(特開平1−18 Besides quartz as the material of the shield ring 6, also used, for example, tetrafluoroethylene resin, etc. (JP-1-18
9124号)。 No. 9124).

【0004】 [0004]

【発明が解決しようとする課題】しかしながら、例えばシールドリングが石英によって形成されているプラズマ処理装置の場合には、フルオロカーボンガス(C [0006] However, for example, in the case of a plasma processing apparatus shield ring is formed by a quartz, fluorocarbon gas (C
)を用いてウエハWのシリコン酸化膜にレジスト膜を介して所定のパターンに即したエッチング処理を行うと、図8に示すようにウエハWの外周縁部でのレジスト膜のエッチングレートがその内側よりも上昇し、レジスト膜のエッチングレートが不均一になることが判った。 If etching is performed in line with the predetermined pattern on the silicon oxide film of the wafer W through the resist film using a x F y), the etching rate of the resist film at the peripheral edge portion of the wafer W as shown in FIG. 8 There was higher than the inside, the etching rate of the resist film was found to be uneven. この際、図8に示すように上下電極1、2の間隔を21mmから35mmまで3段階で変化させ、それぞれの間隔におけるレジスト膜のエッチングレートを測定した結果、いずれの場合もウエハWの外周縁部でエッチングレートが急激に上昇し、レジスト膜のエッチングレートが不均一になっている。 At this time, varying in three steps from 21mm to 35mm the distance between the upper and lower electrodes 1 and 2 as shown in FIG. 8, a result of measuring the etching rate of the resist film at each interval, the outer peripheral edge of the wafer W in either case the etching rate is rapidly increased in parts, the etching rate of the resist film becomes uneven.

【0005】本発明は、上記課題を解決するためになされたもので、被処理体の薄膜にレジスト膜を介して所定のパターンでエッチング処理を施し、あるいはその他のプラズマ処理を施す際に、レジスト膜を均一にエッチング処理を施して薄膜のエッチングの均一性を高めることができ、あるいはその他のプラズマ処理の均一性を高めることができるプラズマ処理装置を提供することを目的としている。 [0005] The present invention has been made to solve the above problems, subjected to etching treatment in a predetermined pattern through a thin resist film of the object to be processed, or when performing other plasma processing, resist and its object is to provide a plasma processing apparatus capable of enhancing the uniformity of the film uniformly by etching can enhance the uniformity of the etching of the thin film, or other plasma treatment.

【0006】 [0006]

【課題を解決するための手段】本発明者等は、石英(S Means for Solving the Problems The present inventors have quartz (S
iO )製のシールドリングを備えたプラズマ処理装置を用いてシリコン酸化膜をエッチングする際にレジスト膜の外周縁部のエッチングレートが上昇する原因について種々検討した結果、以下のことが判った。 iO 2) made as a result of the etching rate of the outer peripheral edge portion of the resist film in etching the silicon oxide film by using a plasma processing apparatus including a shield ring has been various studies on the cause to rise, it was found that below. 即ち、エッチングの際にシールドリング6表面がプラズマ中のイオン攻撃を受ける。 That is, the shield ring 6 surface during etching undergo ion attack in the plasma. この際、シールドリング6が石英によって形成されているためイオンス攻撃により下記反応が起こりSiO から上下電極1、2間に酸素等の反応副生成物が生成する。 In this case, the shield ring 6 reaction by-products such as oxygen between the upper and lower electrodes 1 and 2 below reaction from possible SiO 2 by Ionsu attack because it is formed by quartz is produced. 特に、図6に示すようにシールドリング6の内周端と電極材の間に段差があると、この段差部分がスパッタリングを受け易いため、シールドリング6からの酸素放出量が多くなる。 In particular, if there is a step between the inner peripheral end and the electrode material of the shield ring 6 as shown in FIG. 6, the step portion for susceptible to sputtering, it becomes large amount of oxygen released from the shield ring 6. この酸素の影響によりウエハWの外周縁部でのレジスト膜のエッチングレートがその内側よりも上昇し、レジスト膜のエッチングレートが不均一になると推定される。 The etching rate of the resist film at the peripheral edge portion of the wafer W due to the influence of the oxygen is higher than that inside, the etching rate of the resist film is estimated to be uneven. SiO +C →SiF ↑+CO↑+O SiO 2 + C x F y → SiF 4 ↑ + CO ↑ + O 2 ↑

【0007】本発明は上記知見に基づいてなされたもので、請求項1に記載のプラズマ処理装置は、処理容器内に互いに平行に配置された第1、第2の電極と、少なくとも第1の電極に高周波電力を印加する高周波電源と、 [0007] The present invention has been made based on the above findings, the plasma processing apparatus according to claim 1, the first are arranged parallel to each other in the processing container, and a second electrode, at least a first a high frequency power source for applying RF power to the electrode,
第1の電極下面の少なくとも外周縁部を被覆する無機酸化物からなるシールドリングとを備え、第1の電極に高周波電力を印加してプラズマを発生させ第2の電極で支持された被処理体にプラズマ処理を施すプラズマ処理装置において、上記シールドリングのプラズマとの接触部をプラズマ耐性膜で被覆したことを特徴とするものである。 And a shield ring made of an inorganic oxide covering at least the outer peripheral edge portion of the lower surface first electrode, the workpiece supported by the second electrode by applying a high frequency power to generate plasma to the first electrode in the plasma processing apparatus for performing plasma processing on, is characterized in that the coated contact portions of the plasma of the shield ring plasma resistant film.

【0008】また、本発明の請求項2に記載のプラズマ処理装置は、処理容器内に互いに平行に配置された第1、第2の電極と、少なくとも第1の電極に高周波電力を印加する高周波電源と、第1の電極下面の少なくとも外周縁部を被覆する無機酸化物からなるシールドリングとを備え、第1の電極に高周波電力を印加してプラズマを発生させ第2の電極で支持された被処理体にレジスト膜を介して薄膜に所定のパターンでエッチング処理を施すプラズマ処理装置において、上記シールドリングのプラズマとの接触部をプラズマ耐性膜で被覆したことを特徴とするものである。 Further, high-frequency plasma processing apparatus according to claim 2 of the present invention, to be applied first, and second electrodes disposed parallel to each other within the process container, a high frequency power to at least the first electrode a power source, and a shield ring made of an inorganic oxide covering at least the outer peripheral edge portion of the lower surface first electrode, is supported by the second electrode by applying a high frequency power to generate plasma to the first electrode in the plasma processing apparatus for performing an etching process in a predetermined pattern to the thin film through the resist film on the target object, is characterized in that the coated contact portions of the plasma of the shield ring plasma resistant film.

【0009】また、本発明の請求項3に記載のプラズマ処理装置は、請求項1または請求項2に記載の発明において、上記プラズマ耐性膜は希土類元素の酸化物または耐熱性樹脂からなることを特徴とするものである。 [0009] The plasma processing apparatus according to claim 3 of the present invention is the invention according to claim 1 or claim 2, the plasma-resistant film that consists of an oxide or a heat-resistant resin of a rare earth element it is an feature.

【0010】また、本発明の請求項4に記載のプラズマ処理装置は、請求項3に記載の発明において、上記希土類元素がイットリウムであることを特徴とするものである。 [0010] The plasma processing apparatus according to claim 4 of the present invention is the invention according to claim 3, characterized in that the rare earth element is yttrium.

【0011】また、本発明の請求項5に記載のプラズマ処理装置は、請求項3に記載の発明において、上記耐熱性樹脂がポリイミド系樹脂であることを特徴とするものである。 [0011] The plasma processing apparatus according to claim 5 of the present invention is the invention according to claim 3, characterized in that the heat-resistant resin is a polyimide resin.

【0012】また、本発明の請求項6に記載のプラズマ処理装置は、請求項2〜請求項5のいずれか1項に記載の発明において、上記薄膜がシリコン酸化膜であることを特徴とするものである。 [0012] The plasma processing apparatus according to claim 6 is the invention according to any one of claims 2 to 5, characterized in that said thin film is a silicon oxide film it is intended.

【0013】 [0013]

【発明の実施の形態】以下、図1〜図6に示す実施形態に基づいて本発明を説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described with reference to the embodiment shown in Figures 1-6. 本実施形態のプラズマ処理装置10は、例えば図1に示すように、アルミニウム等の導電性材料からなる処理室11と、この処理室11 The plasma processing apparatus 10 of this embodiment, for example, as shown in FIG. 1, a processing chamber 11 formed of a conductive material such as aluminum, the process chamber 11
内の底面に配設され且つ被処理体としてのウエハWを載置する下部電極12と、この下部電極12と対向して平行に配設され且つ処理用ガスの供給部を兼ねた上部電極13とを備えている。 A lower electrode 12 for mounting a wafer W as a bottom surface disposed on and workpiece of the inner, upper electrode 13 which also serves as a supply of parallel disposed to and processed gas so as to face the lower electrode 12 It is equipped with a door. 下部電極12には第1の高周波電源14が整合器14Aを介して接続され、上部電極13 The first high frequency power supply 14 is connected via a matching unit 14A to the lower electrode 12, upper electrode 13
には第1の高周波電源より周波数の高い第2の高周波電源15が整合器15Aを介して接続されている。 Second high frequency power source 15 higher frequency than the first RF power supply is connected via a matching unit 15A for. 上部電極13にはガス供給源16がバルブ16A、マスフローコントローラ16Bを介して接続され、ガス供給源16 Gas supply source 16 is connected via a valve 16A, the mass flow controller 16B in the upper electrode 13, a gas supply source 16
から上部電極13へフルオロカーボンガス(C Fluorocarbons from the upper electrode 13 gas (C x F y)
等の処理用ガスを供給する。 For supplying a processing gas and the like. また、処理室11の底面には排気口11Aが形成され、排気口11Aに接続された図示しない排気装置を介して処理室11内を排気して処理用ガスで所定の真空度を維持する。 Further, the bottom surface of the processing chamber 11 is an exhaust port 11A is formed, to maintain a predetermined degree of vacuum exhaust port 11A has been not shown connected to through an exhaust device processing chamber 11 evacuated and processing gas.

【0014】従って、例えば処理室11内を処理用ガスで所定の真空度を維持した状態で第1の高周波電源14 [0014] Thus, the first high-frequency power source 14 while maintaining a predetermined degree of vacuum in the processing gas, for example, the process chamber 11
から下部電極12に2MHzの第1の高周波電力を印加すると共に第2の高周波電源15から上部電極13に6 From the second RF power supply 15 applies a first high-frequency power 2MHz to the lower electrode 12 to the upper electrode 13 from 6
0MHzの第2高周波電力を印加すると、第2の高周波電力の働きで下部電極12と上部電極13の間で処理用ガスのプラズマを発生すると共に第1の高周波電力の働きで下部電極12にセルフバイアス電位が発生し、下部電極12上のウエハWに対して例えば反応性イオンエッチング等のプラズマ処理を行うことができる。 The application of a second high-frequency power of 0 MHz, the self to the lower electrode 12 by the action of the first high-frequency power while generating a plasma of the processing gas between the second lower electrode 12 by the action of the high frequency power and the upper electrode 13 bias potential is generated, it is possible to perform a plasma treatment such as reactive ion etching, for example with respect to the wafer W on the lower electrode 12.

【0015】また、下部電極12の上面外周縁部にはウエハWの外周を囲むフォーカスリング17が配設され、 Further, the focus ring 17 that surrounds the outer periphery of the wafer W is disposed on the upper surface outer peripheral portion of the lower electrode 12,
フォーカスリング17を介してウエハWにプラズマを集めるようにしている。 So that collect plasma to the wafer W via the focus ring 17. 下部電極12の上面には高圧直流電源18Aに接続された静電チャック18が配設され、 An electrostatic chuck 18 connected to the high-voltage DC power source 18A is disposed on the upper surface of the lower electrode 12,
静電チャック18は高圧直流電源18Aからの印加された高圧直流電圧でウエハWを静電吸着する。 The electrostatic chuck 18 is electrostatically attracted to the wafer W with the applied high voltage DC voltage from the high voltage DC power supply 18A. また、下部電極12には冷却機構19及び加熱機構(図示せず)が内蔵され、これらの冷却機構19及び加熱機構を介してウエハWを所定の温度に調整する。 Further, the lower electrode 12 is embedded cooling mechanism 19 and the heating mechanism (not shown), through these cooling mechanism 19 and the heating mechanism for adjusting the wafer W to a predetermined temperature. 更に、下部電極12 Furthermore, the lower electrode 12
内にはその上面の複数箇所で開口する熱伝達媒体(例えば、Heガス)が流通するガス通路12Aが形成され、 The heat transfer medium (e.g., He gas) which opens at a plurality of positions of the upper surface gas passage 12A which flows is formed within,
また、静電チャック18にガス通路12Aの開口に対応する孔18Bが形成され、HeガスをウエハWと静電チャック18間の細隙に供給することにより下部電極12 Further, the hole 18B corresponding to the opening of the gas passage 12A to the electrostatic chuck 18 is formed, the lower electrode 12 by supplying He gas to the slit between the wafer W and the electrostatic chuck 18
とウエハW間の熱伝達を促進する。 To promote heat transfer between the wafer W. また、下部電極12 The lower electrode 12
の下面と処理室11の底面間には例えばアルミニウム製ベローズ20が介在し、図示しない昇降機構を介して下部電極12が昇降し、プラズマ処理の種類に応じて上部電極13との隙間を適宜設定できるようになっている。 Is interposed aluminum bellows 20 for example between the bottom surface of the lower surface and the processing chamber 11, the lower electrode 12 is raised and lowered via a lifting mechanism (not shown), appropriately setting the gap between the upper electrode 13 according to the type of plasma treatment It has become possible way.

【0016】また、上部電極13は、図2に示すように、例えば板状のシリコン製電極材13Aと、この電極材13Aを着脱可能に支持する中空状のアルミニウム製支持体13Bとを有している。 Further, the upper electrode 13, as shown in FIG. 2, for example, has a plate-shaped silicon electrode material 13A, and a hollow aluminum support 13B for detachably supporting the electrode material 13A ing. 電極材13Aの外周縁部には全周に渡って薄肉部13Cが形成され、電極材13 The outer peripheral edge portion of the electrode member 13A thin portion 13C is formed over the entire circumference, the electrode member 13
Aはこの薄肉部13Cにおいてボルト13Dを介して支持体13Bに締結されている。 A is fastened to the support 13B via a bolt 13D in the thin portion 13C. ボルト13Dは薄肉部1 Bolt 13D is thin-walled portion 1
3Cの周方向等間隔に配置されている。 They are arranged at regular intervals in the circumferential direction of the 3C. 更に、上部電極13にはシールドリング21が取り付けられている。 Further, a shield ring 21 is attached to the upper electrode 13. このシールドリング21は例えば石英、アルミナ等の無機酸化物(本実施形態では石英を使用)によって形成され、図2に示すように上部電極13の外周面及び電極材13Aの薄肉部13Cを被覆し、上部電極13の下面では電極材13Aと面一になっている。 The shield ring 21 is formed by, for example, quartz (quartz is used in this embodiment) inorganic oxides such as alumina, coated with a thin portion 13C of the outer peripheral surface and the electrode member 13A of the upper electrode 13 as shown in FIG. 2 in the lower surface of the upper electrode 13 has an electrode member 13A and the flush. また、上部電極1 The upper electrode 1
3の電極材13A及び支持体13Bの下面には互いに一致する孔13Eがそれぞれ分散して形成され、ガス供給源16から上部電極13で受給した処理用ガスを処理室11内全体へ均等に分散供給する。 The lower surface of the third electrode member 13A and the support 13B is formed by dispersing each hole 13E that match each other, evenly distribute the processing gas receiving from the gas supply source 16 in the upper electrode 13 to the entire process chamber 11 supplies. 尚、図1において、 In FIG. 1,
22は第2の高周波電源15からの下部電極12に流入した高周波電流を濾過するハイパスフィルタ、23は第1の高周波電源14からの上部電極13に流入した高周波電流を濾過するローパスフィルタである。 22 high-pass filter for filtering the high-frequency current flowing into the lower electrode 12 from the second high frequency power supply 15, 23 is a low pass filter for filtering the high-frequency current flowing into the upper electrode 13 from the first high frequency power supply 14.

【0017】而して、上記シールドリング21は電極材13Aの薄肉部13Cを被覆する部分がフランジ部21 [0017] In Thus, the shield ring 21 is part that covers the thin portion 13C of the electrode material 13A flange portion 21
Aとして形成されている。 It is formed as A. このフランジ部21Aの下面にはプラズマ耐性膜21Bによって被覆され、石英製のシールドリング21がプラズマと直接接触しないようにしてある。 This is the lower surface of the flange portion 21A is covered by a plasma-resistant film 21B, quartz shield ring 21 are to prevent direct contact with the plasma. プラズマ耐性膜とはプラズマ耐性があり、イオン攻撃を受けても酸素や汚染物質を発生しない膜のことを云う。 There are plasma resistance and plasma resistance film refers to a film which does not generate oxygen and pollutants undergo ion attack. プラズマ耐性膜21Bは、例えば酸化イットリウム(Y )等の希土類元素の酸化物や、ポリイミド系樹脂等の耐熱性樹脂によって形成されている。 Plasma resistant film 21B, for example an oxide of a rare earth element such as yttrium oxide (Y 2 O 3) and is formed of a heat-resistant resin such as polyimide resin. 酸化イットリウム膜は酸化イットリウムを大気プラズマ溶射することによって適宜の膜厚を形成することができ、 Yttrium oxide film can be formed a thickness of appropriately by air plasma spraying yttrium oxide,
その膜厚は特に制限されないが、例えば100〜500 Its thickness is not particularly limited, for example 100 to 500
μm厚が好ましい。 μm thickness is preferable. ポリイミド系樹脂としては例えばポリイミド系樹脂製の粘着テープが好ましく用いられる。 Adhesive tape made as a polyimide resin, for example, polyimide resin is preferably used.
酸化イットリウムは石英と同様に結晶構造に酸素原子を含有しているが、イットリウム原子と酸素原子の結合エネルギーが高く安定しているため、酸化イットリウムがイオン攻撃を受けてもY−O間の結合が開裂し難く酸素原子の解離を格段に抑制することができる。 While the yttrium oxide contains quartz and oxygen atoms in the same manner as the crystal structure, the binding energy of yttrium and oxygen atoms are high and stable, even yttrium oxide is subjected to ionic attack bond between Y-O There can be greatly suppressed dissociation cleavage hardly oxygen atom. ポリイミド系樹脂も熱的に安定で、イオン攻撃による酸素原子の解離を抑制することができる。 Polyimide resin also thermally stable, it is possible to suppress the dissociation of oxygen atoms by ion attack.

【0018】従って、上部電極13のシールドリング2 [0018] Therefore, the shield ring 2 of the upper electrode 13
1がイオン攻撃を受けてもシールドリング21からの酸素の発生を格段に抑制することができるため、従来のようにウエハWの外周縁部における酸素プラズマによるレジスト膜のエッチングレートが上昇する虞がなく、ウエハW全面におけるレジスト膜のエッチングレートを均一化することができる。 Since 1 can be remarkably suppress the generation of oxygen from the shield ring 21 be subjected to ion attack, is a fear that the etching rate of the resist film by oxygen plasma in the outer peripheral portion of a conventional wafer W as increases no, it is possible to equalize the etching rate of the resist film in the entire surface of the wafer W. つまり、ウエハW外周縁部のレジスト膜のエッチングレートの上昇により、ウエハW外周縁部におけるプラズマが酸素リッチであることが判る。 In other words, by increasing the etching rate of the resist film of the wafer W peripheral edge portion, it can be seen that the plasma in the wafer W peripheral edge portion is oxygen-rich.
例えば、フルオロカーボンガス(C )を用いてシリコン酸化膜をエッチングする際に、シールドリング2 For example, when etching the silicon oxide film by using a fluorocarbon gas (C x F y), the shield ring 2
1がプラズマ耐性膜21Bによって被覆されていると、 When 1 is coated by a plasma resistant film 21B,
ウエハWの外周縁部におけるプラズマが酸素リッチになることがなく、レジスト膜のエッチングレートを均一化することができる。 Without plasma is oxygen-rich in the outer peripheral portion of the wafer W, it is possible to equalize the etching rate of the resist film. 更に云えば、ウエハW外周縁部におけるプラズマが酸素リッチであれば、ウエハW外周縁部でのレジスト膜のエッチングレートが高くなると共にこの部分で堀込まれたシリコン酸化膜の開口内での側壁保護膜であるCF重合物あるいは開口内のプラズマ中のC As far Furthermore, if the plasma is an oxygen-rich in the wafer W peripheral edge portion, the side wall protection in the opening of the moat written silicon oxide film in this part with the etching rate of the resist film of the wafer W peripheral edge portion is higher C in the plasma of the CF polymer or the opening is a film
Fイオン等が酸素と反応してCO、CO を生成しフッ素リッチになってシリコン酸化膜のエッチングレートがウエハWの他の部分よりも上昇してウエハW全面のエッチングレートの均一性が悪くなり、側壁の広がりによる形状の劣化が起こる。 And F ions react with oxygen CO, poor uniformity of the etching rate of the entire surface of the wafer W is raised than the rest of the etching rate wafer W produced silicon oxide film becomes fluorine rich of CO 2 It will, happen shape degradation due to the spread of the side wall. ところが、本実施形態ではウエハW外周縁部で酸素リッチになることがなく、ウエハW全面でのレジスト膜のエッチングレートを均一化することができると共にシリコン酸化膜のエッチングレートを均一化することができ、垂直な側壁形状を形成することができる。 However, without become oxygen rich at the wafer W peripheral edge portion in the present embodiment, it possible to equalize the etching rate of the silicon oxide film with an etching rate of the resist film at the entire surface of the wafer W can be made uniform can, it is possible to form a vertical sidewall shape.

【0019】シリコン酸化膜をエッチングする場合には、例えば図4の(a)〜(f)に示す形態がある。 [0019] When etching the silicon oxide film, for example, a form shown in FIGS. 4 (a) ~ (f). 同図の(a)に示すウエハWは、シリコンS上にシリコン酸化膜層SO及びレジスト膜層Rを有している。 Wafer W shown in the same figure (a) has a silicon oxide film layer SO and the resist layer R on the silicon S. このウエハWのシリコン酸化膜SOをエッチングする場合にはレジスト膜層Rの所定のパターンに従ってシリコン酸化膜層SOをエッチングする。 When etching the silicon oxide film SO of the wafer W is etched a silicon oxide film layer SO according to a predetermined pattern of the resist film layer R. この際、本実施形態の場合にはシールドリング21から酸素が発生し難いため、ウエハWの外周縁部におけるレジスト膜Rのエッチングレートは上昇することがなく、ひいてはシリコン酸化膜を均一にエッチングすることができ、垂直な側壁形状を形成することができる。 At this time, in the case of the present embodiment since it is difficult to generate oxygen from the shield ring 21, the etching rate of the resist film R in the outer peripheral portion of the wafer W without increasing, evenly etched and thus the silicon oxide film it can, it is possible to form a vertical sidewall shape. 特にシリコン酸化膜層RがBPS Particularly the silicon oxide film layer R is BPS
Gに場合には酸素の影響によりボーイングが起こりやすいが、本実施形態ではボーイングを防止することができる。 Boeing prone due to the influence of oxygen in the case G, but it is possible to prevent the bowing in the present embodiment. 同図の(b)に示すウエハWはシリコン酸化膜SO Wafer W shown in the same figure (b) is a silicon oxide film SO
上にシリコン窒化膜層SN及びレジスト膜層Rを有し、 It has a silicon nitride layer SN and the resist layer R above,
同図に(c)に示すウエハWはシリコン酸化膜SO上にポリシリコン膜層pS及びレジスト膜層Rを有している。 Wafer W shown in (c) in the figure has a polysilicon layer pS and the resist layer R on the silicon oxide film SO. これらの場合も同図の(a)に示すウエハWと同様にレジスト膜層R全面でのエッチングレートが均一で、 In these cases also is uniform etching rate in the same manner as the resist film layer R entire surface of the wafer W shown in the same figure (a),
ウエハW全面でシリコン酸化膜層SOに均一なエッチングを施すことができる。 It can be subjected to uniform etching to the silicon oxide film layer SO in the entire surface of the wafer W. 同図の(d)に示すウエハWはシリコン上にアルミニウム、シリコン、銅の合金膜層A Aluminum wafer W on the silicon shown in the same figure (d), a silicon alloy film layer A copper
L及びレジスト膜層Rを有している。 And a L and a resist layer R. この場合にはウエハW外周縁部における合金膜層ALの酸化を抑制することができる。 It is possible to suppress the oxidation of the alloy layer AL in the wafer W outer peripheral edge in this case. 同図の(e)に示すウエハWはシリコン上にシリコン酸化膜層SO及びタングステン膜層MWを有している。 Wafer W shown in the same figure (e) has a silicon oxide film layer SO and the tungsten film layer MW on silicon. このウエハWのタングステン膜層MWをエッチバックをする際にウエハW外周縁部におけるタングステンの酸化を抑制することができる。 The tungsten film layer MW of the wafer W can be prevented from being oxidized tungsten on the wafer W peripheral edge portion when the etch-back. また、同図の(f)に示すウエハWはシリコン上にシリコン窒化膜S Further, the wafer W shown in the figure (f) is a silicon nitride film S on silicon
Nで被覆されたポリシリコン膜層pS、シリコン酸化膜SO及びレジスト膜層Rを有している。 Coated with N polysilicon film layer pS, and a silicon oxide film SO and the resist layer R. このウエハWにセルフアラインコンタクト(SAC)エッチングを行う場合においても酸素の影響を抑制し、レジスト膜層R全面でのエッチングレートが均一で、ウエハW全面で均一なSACエッチングを施すことができる。 This also suppresses the influence of oxygen in the case of the wafer W performed a self-aligned contact (SAC) etching, the resist film layer etching rate at R entire surface uniform, can be subjected to uniform SAC etching the wafer W over the entire surface.

【0020】以上説明したように本実施形態によれば、 According to the present embodiment as described above,
シールドリング21のプラズマとの接触部をプラズマ耐性膜21Bで被覆してるため、エッチング等のプラズマ処理を行う際に、シールドリング21がイオン攻撃を受けてもシールドリング21から酸素を生成してウエハW Since covering the contact portions between the plasma shield ring 21 at plasma resistant film 21B, when performing the plasma treatment such as etching, the shield ring 21 generates oxygen from the shield ring 21 even when subjected to ion attack wafer W
外周縁部におけるプラズマが酸素リッチになる虞がなく、ウエハW外周縁部におけるレジスト膜のエッチングレートを上昇させることなく、ウエハW全面のレジスト膜のエッチングレートを均一化することができ、ひいてはウエハWのシリコン酸化膜のエッチングレート及びエッチング形状を均一化することができる。 No fear that the plasma is an oxygen-rich in the outer peripheral portion, without increasing the etching rate of the resist film on the wafer W peripheral edge portion, it is possible to equalize the etching rate of the resist film on the wafer W over the entire surface, thus the wafer W etching rate and etching shape of the silicon oxide film can be equalized for.

【0021】また、図3は本発明の他の実施形態に用いられる上部電極を示す断面図である。 Further, FIG. 3 is a sectional view showing an upper electrode used in another embodiment of the present invention. 図3に示す上部電極113は、シリコン製電極材113A、その支持体1 Upper electrode 113 shown in FIG. 3, silicon electrode material 113A, the support 1
13B及びシールドリング121を有し、電極材113 Have 13B and shield ring 121, the electrode material 113
Aの形状を異にする以外は図2に示すものと同様に形成されている。 Except that different from the shape of A is formed in a manner similar to that shown in FIG. この電極材113Aは全体が同一厚さに形成されている。 The electrode material 113A is formed on the whole the same thickness. そして、シールドリング121の係合部121Aで電極材113Aと支持体113Bを連結するボルト113Dを被覆している。 The covers the bolt 113D for connecting the electrode material 113A support 113B with the engaging portion 121A of the shield ring 121. この係合部121Aは電極材131Aの下面との間に段差がある点で図2に示すものと相違している。 The engaging portion 121A is different from that shown in FIG. 2 in that there is a step between the lower surface of the electrode material 131A. そして、係合部121Aの下面及び段差部、即ちプラズマとの接触部分がプラズマ耐性膜121Aによって被覆されている。 Then, the lower surface and the step portion of the engagement portion 121A, that is, the contact portion between the plasma are coated with a plasma-resistant film 121A. 本実施形態においてもプラズマ処理時のシールドリング121からの酸素の生成を抑制することができ、上記実施形態に準じた作用効果を期することができる。 Also it is possible to suppress the generation of oxygen from the shield ring 121 during plasma processing in the present embodiment, it is possible to sake effects in accordance to the above embodiment.

【0022】次に、具体的な実施例について説明する。 Next, a description will be given of a specific example. 実施例1. Example 1. 本実施例ではプラズマ耐性膜21Bとして酸化イットリウムの溶射膜を用い、下記のプロセス条件でエッチングを行い、この時のレジスト膜のエッチングレートを測定し、それぞれの結果を図5に示した。 Using sprayed film of yttrium oxide as a plasma-resistant film 21B in this embodiment, the etching is executed by process conditions described below to measure the etching rate of the resist film at this time showed the respective results in FIG. 但し、 However,
下部電極12と上部電極13の間隔は21mm、25m Spacing of the lower electrode 12 and the upper electrode 13 is 21 mm, 25 m
m、35mmについて行った。 m, was carried out to 35mm.

【0023】〔プロセス条件〕 ウエハ:200mm レジスト膜:Kr−Fレジスト膜 被エッチング膜:シリコン酸化膜 処理内容:コンタクト 上部電極:電源周波数=60MHz、電源電力=150 [0023] [Process Conditions] wafer: 200 mm resist film: Kr-F resist film etched film: silicon oxide film processing contents: contact the upper electrode: power supply frequency = 60 MHz, source power = 150
0W 下部電極:電源高周波数=2MHz、電源電力=160 0W lower electrode: Power High Frequency = 2MHz, source power = 160
0W 処理圧力:20mTorr プロセスガス:C =8sccm、Ar=300sccm、 0W treatment pressure: 20 mTorr process gas: C 4 F 8 = 8sccm, Ar = 300sccm,
=8sccm O 2 = 8sccm

【0024】図5に示す結果によれば、プラズマ耐性膜の無い図8に示す従来のプラズマ処理装置の結果と比較してウエハW外周縁部におけるエッチングレートが低下し、ウエハW全面でレジスト膜のエッチングレートが均一化していることが判る。 According to the results shown in FIG. 5, the etching rate is lowered at the wafer W outer periphery compared with the results of a conventional plasma processing apparatus shown in FIG. 8 without plasma-resistant film, the resist film at the entire surface of the wafer W it can be seen that the etching rate of is uniform. このことからも明かなようにシールドリング21にプラズマ耐性膜21Bを被覆することでウエハW外周縁部での酸素の発生を格段に抑制することができ、酸素によるエッチングへの悪影響を格段に抑制することができることが判った。 This generation of oxygen at the wafer W peripheral edge portion can be a remarkably suppressed by coating the shield ring 21 As apparent plasma resistant film 21B from, remarkably suppress the adverse effect of using oxygen to etch it has been found that it is possible to.

【0025】実施例2. [0025] Example 2. 本実施例ではプラズマ耐性膜2 In this embodiment the plasma-resistant film 2
1Bとしてポリイミドフィルム(具体的にはカプトンテープ)を用いて実施例1と同一の条件でエッチングを行い、この時のレジスト膜のエッチングレートを測定し、 Polyimide film (specifically Kapton tape) as 1B etched under the same conditions as in Example 1 was used to measure the etching rate of the resist film at this time,
その結果を図6に示した。 The results are shown in Figure 6. 本実施例においても実施例1 Also EXAMPLE In this Example 1
と同様の結果が得られた。 Similar results were obtained.

【0026】尚、上記実施形態ではプラズマ耐性膜として酸化イットリウム溶射膜及びカプトンテープを用いた場合について説明したが、本発明はシールドリングを被覆し酸素の発生を抑制することができるプラズマ耐性膜であれば特に制限されるものではない。 [0026] In the above embodiment has been described for the case of using yttrium oxide sprayed coating and Kapton tape as the plasma-resistant film, but the present invention is a plasma-resistant film which can suppress the generation of oxygen by covering the shield ring It is not particularly limited, if any. また、上記実施形態では石英製のシールドリングを例に挙げて説明したが、本発明はシールドリングがプラズマに曝された場合に酸素を放出する無機酸化物からなるものであれば特に制限されるものではない。 In the above embodiment has been described by way of example made of quartz shield ring, the present invention is particularly limited as long as made of an inorganic oxide which release oxygen when the shield ring is exposed to the plasma not. また、本発明は下部電極に取り付けられた保護カバーやフォーカスリングが石英等の無機酸化物から形成されている場合には、これらの部材にプラズマ耐性膜を被覆することで同様の作用効果を期することができる。 Further, the present invention is when the protective cover and the focus ring attached to the lower electrode is formed of an inorganic oxide such as quartz, the period the same effect by covering a plasma-resistant film on these members can do. 更に、上記実施形態ではエッチング処理を例に挙げて説明したが、本発明はCVD等のプラズマ処理についても適用することができる。 Further, in the above embodiment has been described as an etching process as an example, the present invention can be applied to a plasma processing such as CVD.

【0027】 [0027]

【発明の効果】本発明の請求項1及び請求項3〜請求項5に記載の発明によれば、プラズマ処理の均一性を高めることができるプラズマ処理装置を提供することができる。 According to the invention described in claim 1 and claims 3 to 5 of the present invention, it is possible to provide a plasma processing apparatus capable of enhancing the uniformity of the plasma treatment.

【0028】また、本発明の請求項2〜請求項6に記載の発明によれば、被処理体の薄膜にレジスト膜を介して所定のパターンでエッチング処理を施す際に、レジスト膜を均一なエッチング処理を施し、ひいては薄膜のエッチングの均一性を高めることができるプラズマ処理装置を提供することができる。 Further, according to the invention described in claims 2 to 6 of the present invention, when the etching is performed in a predetermined pattern over the resist film on the thin film of the object to be processed, the resist film of a uniform subjected to an etching treatment, it is possible to provide a plasma processing apparatus capable of enhancing the uniformity of the thus film etching.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明のプラズマ処理装置の一実施形態を示す構成図である。 1 is a configuration diagram showing an embodiment of a plasma processing apparatus of the present invention.

【図2】図1に示すシールドリングを拡大して示す断面図である。 2 is an enlarged sectional view showing a shield ring shown in FIG.

【図3】本発明の他の実施形態のプラズマ処理装置に用いられるシールドリングを示す図2に相当する断面図である。 Is a sectional view corresponding to FIG. 2 showing a shield ring used in the plasma processing apparatus of another embodiment of the present invention; FIG.

【図4】(a)〜(f)は図1に示すプラズマ処理装置を用いてエッチングするウエハの層構成を示す模式図である。 [4] (a) ~ (f) is a schematic view showing a layer structure of the wafer is etched by using the plasma processing apparatus shown in FIG.

【図5】図2に示す上部電極のシールドリングを酸化イットリウムで被覆し、上下の電極の間隔を変えてシリコン酸化膜をエッチング処理した場合のレジスト膜のエッチングレートを示すグラフである。 [5] The shield ring of the upper electrode is coated with yttrium oxide shown in FIG. 2, a resist film graph showing the etching rate when the silicon oxide film by changing the distance between the upper and lower electrodes were etched.

【図6】図2に示す上部電極のシールドリングをポリイミドフィルムで被覆し、上下の電極の間隔を変えてシリコン酸化膜をエッチング処理した場合のレジスト膜のエッチングレートを示す図4に相当するグラフである。 [6] The shield ring of the upper electrode shown in FIG. 2 was coated with a polyimide film, corresponding to the upper and lower silicon oxide film by changing the spacing of the electrodes in FIG. 4 showing an etching rate of the resist film in the case of etching graph it is.

【図7】従来のプラズマ処理装置の一例を示す構成図である。 7 is a block diagram showing an example of a conventional plasma processing apparatus.

【図8】図7に示すプラズマ処理装置を用い、上下の電極の間隔を変えてシリコン酸化膜をエッチング処理した場合のレジスト膜のエッチングレートを示す図5に相当するグラフである。 [8] using the plasma processing apparatus shown in FIG. 7 is a graph corresponding to FIG. 5 showing the etching rate of the resist film in the case of etching the silicon oxide film by changing the distance between the upper and lower electrodes.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 プラズマ処理装置 11 処理室 12 下部電極(第2の電極) 13 上部電極(第1の電極) 14 第1の高周波電源 15 第2の高周波電源(高周波電源) 21 シールドリング 21B プラズマ耐性膜 W ウエハ(被処理体) 10 plasma processing apparatus 11 processing chamber 12 lower electrode (second electrode) 13 upper electrode (first electrode) 14 a first radio frequency power supply 15 second high frequency power supply (RF power supply) 21 shield ring 21B plasma resistant film W wafer (object to be processed)

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K030 FA03 KA47 5F004 AA01 BA04 BA09 BA20 BB11 BB22 BB23 BB25 BB26 BB28 BB29 BB32 DA22 DB03 DB06 5F045 AA08 EB03 EH06 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 4K030 FA03 KA47 5F004 AA01 BA04 BA09 BA20 BB11 BB22 BB23 BB25 BB26 BB28 BB29 BB32 DA22 DB03 DB06 5F045 AA08 EB03 EH06

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 処理容器内に互いに平行に配置された第1、第2の電極と、少なくとも第1の電極に高周波電力を印加する高周波電源と、第1の電極下面の少なくとも外周縁部を被覆する無機酸化物からなるシールドリングとを備え、第1の電極に高周波電力を印加してプラズマを発生させ第2の電極で支持された被処理体にプラズマ処理を施すプラズマ処理装置において、上記シールドリングのプラズマとの接触部をプラズマ耐性膜で被覆したことを特徴とするプラズマ処理装置。 1. A first are arranged parallel to each other in the processing container, and a second electrode, a high frequency power source for applying RF power to at least a first electrode, at least the outer peripheral portion of the lower surface first electrode and a shield ring made of coated to inorganic oxide, in a plasma processing apparatus for performing a plasma process on a target object supported by the second electrode by applying a high frequency power to generate plasma to the first electrode, the the plasma processing apparatus characterized by coating the contact portion of the plasma shield rings plasma resistant film.
  2. 【請求項2】 処理容器内に互いに平行に配置された第1、第2の電極と、少なくとも第1の電極に高周波電力を印加する高周波電源と、第1の電極下面の少なくとも外周縁部を被覆する無機酸化物からなるシールドリングとを備え、第1の電極に高周波電力を印加してプラズマを発生させ第2の電極で支持された被処理体にレジスト膜を介して薄膜に所定のパターンでエッチング処理を施すプラズマ処理装置において、上記シールドリングのプラズマとの接触部をプラズマ耐性膜で被覆したことを特徴とするプラズマ処理装置。 2. A first are arranged parallel to each other in the processing container, and a second electrode, a high frequency power source for applying RF power to at least a first electrode, at least the outer peripheral portion of the lower surface first electrode and a shield ring made of coated to inorganic oxide, a predetermined pattern in a thin film through the first workpiece to a resist film by applying a high frequency electric power is supported by the second electrode to generate a plasma electrode in the plasma processing apparatus for performing an etching process, a plasma processing apparatus being characterized in that covering the contact portion of the plasma of the shield ring plasma resistant film.
  3. 【請求項3】 上記プラズマ耐性膜は希土類元素の酸化物または耐熱性樹脂からなることを特徴とする請求項1 3. A process according to claim 1, wherein the plasma-resistant film, characterized in that an oxide or a heat resistant resin of rare earth elements
    または請求項2に記載のプラズマ処理装置。 Or plasma processing apparatus according to claim 2.
  4. 【請求項4】 上記希土類元素がイットリウムであることを特徴とする請求項3に記載のプラズマ処理装置。 4. The plasma processing apparatus according to claim 3, wherein the rare earth element is yttrium.
  5. 【請求項5】 上記耐熱性樹脂がポリイミド系樹脂であることを特徴とする請求項3に記載のプラズマ処理装置。 5. The plasma processing apparatus according to claim 3, wherein said heat resistant resin is a polyimide resin.
  6. 【請求項6】 上記薄膜がシリコン酸化膜であることを特徴とする請求項2〜請求項5のいずれか1項に記載のプラズマ処理装置。 6. The plasma processing apparatus according to any one of claims 2 to 5, wherein said thin film is a silicon oxide film.
JP2000395139A 2000-12-26 2000-12-26 Plasma treatment apparatus Pending JP2002198356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000395139A JP2002198356A (en) 2000-12-26 2000-12-26 Plasma treatment apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000395139A JP2002198356A (en) 2000-12-26 2000-12-26 Plasma treatment apparatus
PCT/JP2001/011207 WO2002052628A1 (en) 2000-12-26 2001-12-20 Plasma processing method and plasma processor
KR20037008581A KR100842947B1 (en) 2000-12-26 2001-12-20 Plasma processing method and plasma processor
TW90132213A TWI250550B (en) 2000-12-26 2001-12-25 Plasma processing method and plasma processor

Publications (1)

Publication Number Publication Date
JP2002198356A true true JP2002198356A (en) 2002-07-12

Family

ID=18860651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000395139A Pending JP2002198356A (en) 2000-12-26 2000-12-26 Plasma treatment apparatus

Country Status (1)

Country Link
JP (1) JP2002198356A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045067A (en) * 2003-07-23 2005-02-17 Matsushita Electric Ind Co Ltd Method and device for manufacturing semiconductor device
JP2006032592A (en) * 2004-07-15 2006-02-02 Mitsubishi Electric Corp Method and equipment for manufacturing display unit
US6993919B2 (en) * 2002-09-10 2006-02-07 Tokyo Electron Limited Processing apparatus and processing apparatus maintenance method
JP2010135563A (en) * 2008-12-04 2010-06-17 Ulvac Japan Ltd Etching method for multilayer film
JP2011503866A (en) * 2007-11-09 2011-01-27 ソスル カンパニー, リミテッド Plasma etch chamber
US20120083129A1 (en) * 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
JP2012221979A (en) * 2011-04-04 2012-11-12 Toshiba Corp Plasma processing apparatus
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274069A (en) * 1995-03-30 1996-10-18 Sumitomo Sitix Corp Silicon electrode device for plasma etching device
JPH08339895A (en) * 1995-06-12 1996-12-24 Tokyo Electron Ltd Plasma processing device
JPH104083A (en) * 1996-06-17 1998-01-06 Kyocera Corp Anticorrosive material for semiconductor fabrication
JPH11191555A (en) * 1997-12-26 1999-07-13 Gunze Ltd Plasma cvd apparatus
JPH11214365A (en) * 1998-01-28 1999-08-06 Kyocera Corp Member for semiconductor element manufacturing device
JP2001164354A (en) * 1999-12-10 2001-06-19 Tocalo Co Ltd Member inside plasma treatment chamber, and manufacturing method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274069A (en) * 1995-03-30 1996-10-18 Sumitomo Sitix Corp Silicon electrode device for plasma etching device
JPH08339895A (en) * 1995-06-12 1996-12-24 Tokyo Electron Ltd Plasma processing device
JPH104083A (en) * 1996-06-17 1998-01-06 Kyocera Corp Anticorrosive material for semiconductor fabrication
JPH11191555A (en) * 1997-12-26 1999-07-13 Gunze Ltd Plasma cvd apparatus
JPH11214365A (en) * 1998-01-28 1999-08-06 Kyocera Corp Member for semiconductor element manufacturing device
JP2001164354A (en) * 1999-12-10 2001-06-19 Tocalo Co Ltd Member inside plasma treatment chamber, and manufacturing method therefor

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993919B2 (en) * 2002-09-10 2006-02-07 Tokyo Electron Limited Processing apparatus and processing apparatus maintenance method
JP2005045067A (en) * 2003-07-23 2005-02-17 Matsushita Electric Ind Co Ltd Method and device for manufacturing semiconductor device
US7527658B2 (en) 2004-07-15 2009-05-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing displays and apparatus for manufacturing displays
JP4506318B2 (en) * 2004-07-15 2010-07-21 三菱電機株式会社 Manufacturing apparatus manufacturing method and a display device for a display device
JP2006032592A (en) * 2004-07-15 2006-02-02 Mitsubishi Electric Corp Method and equipment for manufacturing display unit
KR101380861B1 (en) * 2007-11-09 2014-04-03 참엔지니어링(주) Plasma etching chamber
JP2011503866A (en) * 2007-11-09 2011-01-27 ソスル カンパニー, リミテッド Plasma etch chamber
JP2010135563A (en) * 2008-12-04 2010-06-17 Ulvac Japan Ltd Etching method for multilayer film
US20120083129A1 (en) * 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US9905484B2 (en) 2010-10-05 2018-02-27 Skyworks Solutions, Inc. Methods for shielding a plasma etcher electrode
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
US9711364B2 (en) 2010-10-05 2017-07-18 Skyworks Solutions, Inc. Methods for etching through-wafer vias in a wafer
US10083838B2 (en) 2010-10-05 2018-09-25 Skyworks Solutions, Inc. Methods of measuring electrical characteristics during plasma etching
JP2012221979A (en) * 2011-04-04 2012-11-12 Toshiba Corp Plasma processing apparatus

Similar Documents

Publication Publication Date Title
US5748434A (en) Shield for an electrostatic chuck
US6096161A (en) Dry etching apparatus having means for preventing micro-arcing
US5798016A (en) Apparatus for hot wall reactive ion etching using a dielectric or metallic liner with temperature control to achieve process stability
US5556500A (en) Plasma etching apparatus
US20080236751A1 (en) Plasma Processing Apparatus
US20070032081A1 (en) Edge ring assembly with dielectric spacer ring
US20100140221A1 (en) Plasma etching apparatus and plasma cleaning method
US6426477B1 (en) Plasma processing method and apparatus for eliminating damages in a plasma process of a substrate
US6849154B2 (en) Plasma etching apparatus
US7939778B2 (en) Plasma processing chamber with guard ring for upper electrode assembly
JP2006270018A (en) Plasma processing system and method, and computer-readable storage medium
JP2000173993A (en) Plasma treating apparatus and etching method
JPH08264515A (en) Plasma treatment device, processing device and etching device
JP2004342703A (en) Device and method for plasma treatment
JP2000323456A (en) Plasma processing device and electrode used therefor
US20060118044A1 (en) Capacitive coupling plasma processing apparatus
JPH08316210A (en) Plasma treatment method and device
US20080135518A1 (en) Method and system for uniformity control in ballistic electron beam enhanced plasma processing system
US7951262B2 (en) Plasma processing apparatus and method
US20070165355A1 (en) Plasma etching method and computer-readable storage medium
US20070227666A1 (en) Plasma processing apparatus
US20060060141A1 (en) Process gas introducing mechanism and plasma processing device
US5951887A (en) Plasma processing apparatus and plasma processing method
US8679358B2 (en) Plasma etching method and computer-readable storage medium
JP2001308079A (en) Plasma processing apparatus and plasma processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110510