JP2002198356A - Plasma treatment apparatus - Google Patents

Plasma treatment apparatus

Info

Publication number
JP2002198356A
JP2002198356A JP2000395139A JP2000395139A JP2002198356A JP 2002198356 A JP2002198356 A JP 2002198356A JP 2000395139 A JP2000395139 A JP 2000395139A JP 2000395139 A JP2000395139 A JP 2000395139A JP 2002198356 A JP2002198356 A JP 2002198356A
Authority
JP
Japan
Prior art keywords
plasma
electrode
frequency power
film
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000395139A
Other languages
Japanese (ja)
Inventor
Akira Koshiishi
公 輿石
Shinji Himori
慎司 檜森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2000395139A priority Critical patent/JP2002198356A/en
Priority to KR1020037008581A priority patent/KR100842947B1/en
Priority to PCT/JP2001/011207 priority patent/WO2002052628A1/en
Priority to TW090132213A priority patent/TWI250550B/en
Publication of JP2002198356A publication Critical patent/JP2002198356A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a plasma treatment apparatus that can improve a uniformity of a thin film by etching a resist film uniformly or improve a uniformity of the other plasma treatments, when the thin film being a treated object is etched by using a predetermined pattern through the resist film or the other plasma treatment are applied. SOLUTION: The plasma treatment apparatus 10 of this invention comprises an upper and a lower electrodes 12, 13 arranged within a treatment room 11, a second high-frequency power supply 15 applying a high-frequency power to the upper electrode 13, and a quartziferous shield ring 21 covering the peripheral edge of the undersurface of the upper electrode 13, and the contact area of the shield ring 21 with a plasma is covered by a plasma-resistant film 21B made of yttrium oxide.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、プラズマ処理装置に関
し、更に詳しくは、被処理体全面に均一なエッチング等
のプラズマ処理を施すことができるプラズマ処理装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma processing apparatus, and more particularly, to a plasma processing apparatus capable of performing plasma processing such as uniform etching on the entire surface of an object to be processed.

【0002】[0002]

【従来の技術】従来のプラズマ処理装置は、例えば図7
に示すように、チャンバー(図示せず)内に互いに平行
に昇降可能に配置された下部電極1と、この下部電極1
と対向して互いに平行に配置された上部電極2と、これ
らの両電極1、2に周波数を異にする高周波電力を整合
器3A、4Aを介して印加する第1、第2の高周波電源
3、4とを備え、第1、第2の高周波電源3、4からそ
れぞれの高周波電力を上下の両電極1、2に印加してプ
ラズマを発生させ、被処理体であるウエハW表面のシリ
コン酸化膜をエッチングするように構成されている。ま
た、下部電極1上面の外周縁部にはウエハWを囲むフォ
ーカスリング5が配置され、また、上部電極2の外周縁
部にはシールドリング6が設けられ、上下両電極1、3
間で発生したプラズマをウエハWへ集束するようにして
いる。
2. Description of the Related Art A conventional plasma processing apparatus is, for example, shown in FIG.
As shown in FIG. 1, a lower electrode 1 arranged in a chamber (not shown) so as to be movable up and down in parallel with each other, and the lower electrode 1
An upper electrode 2 arranged in parallel with each other, and first and second high-frequency power sources 3 for applying high-frequency powers having different frequencies to both electrodes 1 and 2 via matching units 3A and 4A. The first and second high-frequency power supplies 3 and 4 apply high-frequency power to the upper and lower electrodes 1 and 2 to generate plasma, thereby oxidizing silicon on the surface of the wafer W to be processed. It is configured to etch the film. A focus ring 5 surrounding the wafer W is disposed on the outer peripheral edge of the upper surface of the lower electrode 1, and a shield ring 6 is provided on the outer peripheral edge of the upper electrode 2.
The plasma generated between them is focused on the wafer W.

【0003】ところで、図示してないが上部電極2は電
極材とこの電極材を支持する支持体とを有し、電極材は
ステンレス等からなるネジを介して支持体に対して締結
されている。シールドリング6はこのようなネジをプラ
ズマから保護すると共にフォーカスリング5と協働して
ウエハWにプラズマを集束するために上部電極2に取り
付けられている。このシールドリング6は例えば石英等
の絶縁性材料によって形成され、エッチング処理時にシ
ールドリング6から汚染物質が発生しないようにしてい
る。シールドリング6の材質として石英の他に、例えば
四フッ化エチレン樹脂等も用いられる(特開平1−18
9124号)。
Although not shown, the upper electrode 2 has an electrode material and a support for supporting the electrode material, and the electrode material is fastened to the support via screws made of stainless steel or the like. . The shield ring 6 is attached to the upper electrode 2 to protect such screws from plasma and to focus the plasma on the wafer W in cooperation with the focus ring 5. The shield ring 6 is formed of an insulating material such as quartz, for example, so that no contaminants are generated from the shield ring 6 during the etching process. In addition to quartz, for example, ethylene tetrafluoride resin or the like is used as the material of the shield ring 6 (Japanese Patent Laid-Open No. 1-18).
No. 9124).

【0004】[0004]

【発明が解決しようとする課題】しかしながら、例えば
シールドリングが石英によって形成されているプラズマ
処理装置の場合には、フルオロカーボンガス(C
)を用いてウエハWのシリコン酸化膜にレジスト
膜を介して所定のパターンに即したエッチング処理を行
うと、図8に示すようにウエハWの外周縁部でのレジス
ト膜のエッチングレートがその内側よりも上昇し、レジ
スト膜のエッチングレートが不均一になることが判っ
た。この際、図8に示すように上下電極1、2の間隔を
21mmから35mmまで3段階で変化させ、それぞれ
の間隔におけるレジスト膜のエッチングレートを測定し
た結果、いずれの場合もウエハWの外周縁部でエッチン
グレートが急激に上昇し、レジスト膜のエッチングレー
トが不均一になっている。
However, for example, in the case of a plasma processing apparatus in which a shield ring is formed of quartz, a fluorocarbon gas (C
When the silicon oxide film of the wafer W is subjected to an etching process according to a predetermined pattern through the resist film by using ( xF y ), the etching rate of the resist film at the outer peripheral edge of the wafer W is increased as shown in FIG. Increased from the inside thereof, and it was found that the etching rate of the resist film became non-uniform. At this time, as shown in FIG. 8, the interval between the upper and lower electrodes 1 and 2 was changed in three steps from 21 mm to 35 mm, and the etching rate of the resist film at each interval was measured. In portions, the etching rate sharply rises, and the etching rate of the resist film becomes non-uniform.

【0005】本発明は、上記課題を解決するためになさ
れたもので、被処理体の薄膜にレジスト膜を介して所定
のパターンでエッチング処理を施し、あるいはその他の
プラズマ処理を施す際に、レジスト膜を均一にエッチン
グ処理を施して薄膜のエッチングの均一性を高めること
ができ、あるいはその他のプラズマ処理の均一性を高め
ることができるプラズマ処理装置を提供することを目的
としている。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. When a thin film of an object to be processed is subjected to an etching process through a resist film in a predetermined pattern or another plasma process, a resist is formed. It is an object of the present invention to provide a plasma processing apparatus capable of improving the uniformity of etching of a thin film by uniformly etching a film and improving the uniformity of other plasma processing.

【0006】[0006]

【課題を解決するための手段】本発明者等は、石英(S
iO)製のシールドリングを備えたプラズマ処理装置
を用いてシリコン酸化膜をエッチングする際にレジスト
膜の外周縁部のエッチングレートが上昇する原因につい
て種々検討した結果、以下のことが判った。即ち、エッ
チングの際にシールドリング6表面がプラズマ中のイオ
ン攻撃を受ける。この際、シールドリング6が石英によ
って形成されているためイオンス攻撃により下記反応が
起こりSiOから上下電極1、2間に酸素等の反応副
生成物が生成する。特に、図6に示すようにシールドリ
ング6の内周端と電極材の間に段差があると、この段差
部分がスパッタリングを受け易いため、シールドリング
6からの酸素放出量が多くなる。この酸素の影響により
ウエハWの外周縁部でのレジスト膜のエッチングレート
がその内側よりも上昇し、レジスト膜のエッチングレー
トが不均一になると推定される。 SiO+C→SiF↑+CO↑+O
Means for Solving the Problems The present inventors have proposed quartz (S)
As a result of various investigations regarding the cause of an increase in the etching rate of the outer peripheral edge of the resist film when the silicon oxide film is etched using a plasma processing apparatus having a shield ring made of iO 2 ), the following was found. That is, the surface of the shield ring 6 is subjected to ion attack in the plasma during etching. At this time, since the shield ring 6 is formed of quartz, the following reaction occurs due to ion attack, and a reaction by-product such as oxygen is generated between the upper and lower electrodes 1 and 2 from SiO 2 . In particular, if there is a step between the inner peripheral end of the shield ring 6 and the electrode material as shown in FIG. 6, the step is likely to be sputtered, so that the amount of oxygen released from the shield ring 6 increases. It is estimated that the etching rate of the resist film at the outer peripheral edge of the wafer W is higher than that inside the wafer W due to the influence of oxygen, and the etching rate of the resist film becomes non-uniform. SiO 2 + C x F y → SiF 4 { + CO } + O 2 }

【0007】本発明は上記知見に基づいてなされたもの
で、請求項1に記載のプラズマ処理装置は、処理容器内
に互いに平行に配置された第1、第2の電極と、少なく
とも第1の電極に高周波電力を印加する高周波電源と、
第1の電極下面の少なくとも外周縁部を被覆する無機酸
化物からなるシールドリングとを備え、第1の電極に高
周波電力を印加してプラズマを発生させ第2の電極で支
持された被処理体にプラズマ処理を施すプラズマ処理装
置において、上記シールドリングのプラズマとの接触部
をプラズマ耐性膜で被覆したことを特徴とするものであ
る。
The present invention has been made based on the above findings. According to a first aspect of the present invention, there is provided a plasma processing apparatus comprising: first and second electrodes arranged in a processing vessel in parallel with each other; A high-frequency power supply for applying high-frequency power to the electrodes;
A shield ring made of an inorganic oxide that covers at least an outer peripheral edge of a lower surface of the first electrode; a high-frequency power is applied to the first electrode to generate plasma; and a processing object supported by the second electrode. A plasma processing apparatus for performing a plasma process on a shield ring, wherein a contact portion of the shield ring with plasma is covered with a plasma resistant film.

【0008】また、本発明の請求項2に記載のプラズマ
処理装置は、処理容器内に互いに平行に配置された第
1、第2の電極と、少なくとも第1の電極に高周波電力
を印加する高周波電源と、第1の電極下面の少なくとも
外周縁部を被覆する無機酸化物からなるシールドリング
とを備え、第1の電極に高周波電力を印加してプラズマ
を発生させ第2の電極で支持された被処理体にレジスト
膜を介して薄膜に所定のパターンでエッチング処理を施
すプラズマ処理装置において、上記シールドリングのプ
ラズマとの接触部をプラズマ耐性膜で被覆したことを特
徴とするものである。
According to a second aspect of the present invention, there is provided a plasma processing apparatus comprising: a first electrode, a second electrode disposed in parallel with each other in a processing vessel; and a high frequency power for applying a high frequency power to at least the first electrode. A power supply and a shield ring made of an inorganic oxide covering at least the outer peripheral edge of the lower surface of the first electrode are provided, and high-frequency power is applied to the first electrode to generate plasma and supported by the second electrode. In a plasma processing apparatus for performing an etching process on a thin film in a predetermined pattern through a resist film on an object to be processed, a contact portion of the shield ring with plasma is covered with a plasma resistant film.

【0009】また、本発明の請求項3に記載のプラズマ
処理装置は、請求項1または請求項2に記載の発明にお
いて、上記プラズマ耐性膜は希土類元素の酸化物または
耐熱性樹脂からなることを特徴とするものである。
According to a third aspect of the present invention, there is provided a plasma processing apparatus according to the first or second aspect, wherein the plasma resistant film is made of a rare earth element oxide or a heat resistant resin. It is a feature.

【0010】また、本発明の請求項4に記載のプラズマ
処理装置は、請求項3に記載の発明において、上記希土
類元素がイットリウムであることを特徴とするものであ
る。
[0010] A plasma processing apparatus according to a fourth aspect of the present invention is the plasma processing apparatus according to the third aspect, wherein the rare earth element is yttrium.

【0011】また、本発明の請求項5に記載のプラズマ
処理装置は、請求項3に記載の発明において、上記耐熱
性樹脂がポリイミド系樹脂であることを特徴とするもの
である。
[0011] The plasma processing apparatus according to a fifth aspect of the present invention is the plasma processing apparatus according to the third aspect, wherein the heat-resistant resin is a polyimide resin.

【0012】また、本発明の請求項6に記載のプラズマ
処理装置は、請求項2〜請求項5のいずれか1項に記載
の発明において、上記薄膜がシリコン酸化膜であること
を特徴とするものである。
According to a sixth aspect of the present invention, in the plasma processing apparatus according to any one of the second to fifth aspects, the thin film is a silicon oxide film. Things.

【0013】[0013]

【発明の実施の形態】以下、図1〜図6に示す実施形態
に基づいて本発明を説明する。本実施形態のプラズマ処
理装置10は、例えば図1に示すように、アルミニウム
等の導電性材料からなる処理室11と、この処理室11
内の底面に配設され且つ被処理体としてのウエハWを載
置する下部電極12と、この下部電極12と対向して平
行に配設され且つ処理用ガスの供給部を兼ねた上部電極
13とを備えている。下部電極12には第1の高周波電
源14が整合器14Aを介して接続され、上部電極13
には第1の高周波電源より周波数の高い第2の高周波電
源15が整合器15Aを介して接続されている。上部電
極13にはガス供給源16がバルブ16A、マスフロー
コントローラ16Bを介して接続され、ガス供給源16
から上部電極13へフルオロカーボンガス(C
等の処理用ガスを供給する。また、処理室11の底面に
は排気口11Aが形成され、排気口11Aに接続された
図示しない排気装置を介して処理室11内を排気して処
理用ガスで所定の真空度を維持する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the embodiments shown in FIGS. As shown in FIG. 1, for example, a plasma processing apparatus 10 of the present embodiment includes a processing chamber 11 made of a conductive material such as aluminum,
A lower electrode 12 disposed on the bottom surface of the inside and on which a wafer W to be processed is mounted, and an upper electrode 13 disposed in parallel to the lower electrode 12 and serving also as a processing gas supply unit And A first high-frequency power supply 14 is connected to the lower electrode 12 via a matching unit 14A.
Is connected to a second high frequency power supply 15 having a frequency higher than that of the first high frequency power supply via a matching unit 15A. A gas supply source 16 is connected to the upper electrode 13 via a valve 16A and a mass flow controller 16B.
To the upper electrode 13 from the fluorocarbon gas (C x F y )
And other processing gases. An exhaust port 11A is formed on the bottom surface of the processing chamber 11, and the inside of the processing chamber 11 is exhausted through an exhaust device (not shown) connected to the exhaust port 11A to maintain a predetermined degree of vacuum with a processing gas.

【0014】従って、例えば処理室11内を処理用ガス
で所定の真空度を維持した状態で第1の高周波電源14
から下部電極12に2MHzの第1の高周波電力を印加
すると共に第2の高周波電源15から上部電極13に6
0MHzの第2高周波電力を印加すると、第2の高周波
電力の働きで下部電極12と上部電極13の間で処理用
ガスのプラズマを発生すると共に第1の高周波電力の働
きで下部電極12にセルフバイアス電位が発生し、下部
電極12上のウエハWに対して例えば反応性イオンエッ
チング等のプラズマ処理を行うことができる。
Therefore, for example, the first high-frequency power supply 14 is kept in a state where a predetermined degree of vacuum is maintained in the processing chamber 11 with the processing gas.
From the second high-frequency power supply 15 to the upper electrode 13.
When a second high-frequency power of 0 MHz is applied, a plasma of a processing gas is generated between the lower electrode 12 and the upper electrode 13 by the action of the second high-frequency power, and the lower electrode 12 is self-generated by the action of the first high-frequency power. A bias potential is generated, and plasma processing such as reactive ion etching can be performed on the wafer W on the lower electrode 12.

【0015】また、下部電極12の上面外周縁部にはウ
エハWの外周を囲むフォーカスリング17が配設され、
フォーカスリング17を介してウエハWにプラズマを集
めるようにしている。下部電極12の上面には高圧直流
電源18Aに接続された静電チャック18が配設され、
静電チャック18は高圧直流電源18Aからの印加され
た高圧直流電圧でウエハWを静電吸着する。また、下部
電極12には冷却機構19及び加熱機構(図示せず)が
内蔵され、これらの冷却機構19及び加熱機構を介して
ウエハWを所定の温度に調整する。更に、下部電極12
内にはその上面の複数箇所で開口する熱伝達媒体(例え
ば、Heガス)が流通するガス通路12Aが形成され、
また、静電チャック18にガス通路12Aの開口に対応
する孔18Bが形成され、HeガスをウエハWと静電チ
ャック18間の細隙に供給することにより下部電極12
とウエハW間の熱伝達を促進する。また、下部電極12
の下面と処理室11の底面間には例えばアルミニウム製
ベローズ20が介在し、図示しない昇降機構を介して下
部電極12が昇降し、プラズマ処理の種類に応じて上部
電極13との隙間を適宜設定できるようになっている。
A focus ring 17 surrounding the outer periphery of the wafer W is provided on the outer peripheral edge of the upper surface of the lower electrode 12.
Plasma is collected on the wafer W via the focus ring 17. On the upper surface of the lower electrode 12, an electrostatic chuck 18 connected to a high-voltage DC power supply 18A is provided.
The electrostatic chuck 18 electrostatically chucks the wafer W with a high-voltage DC voltage applied from a high-voltage DC power supply 18A. The lower electrode 12 has a built-in cooling mechanism 19 and a heating mechanism (not shown), and adjusts the temperature of the wafer W to a predetermined temperature via the cooling mechanism 19 and the heating mechanism. Further, the lower electrode 12
Inside, a gas passage 12A through which a heat transfer medium (for example, He gas) opens at a plurality of locations on the upper surface is formed,
Further, a hole 18B corresponding to the opening of the gas passage 12A is formed in the electrostatic chuck 18, and He gas is supplied to a narrow space between the wafer W and the electrostatic chuck 18 to thereby form the lower electrode 12B.
Heat transfer between the wafer and the wafer W. Also, the lower electrode 12
For example, an aluminum bellows 20 is interposed between the bottom surface of the processing chamber 11 and the bottom surface of the processing chamber 11, and the lower electrode 12 is moved up and down via an elevating mechanism (not shown). I can do it.

【0016】また、上部電極13は、図2に示すよう
に、例えば板状のシリコン製電極材13Aと、この電極
材13Aを着脱可能に支持する中空状のアルミニウム製
支持体13Bとを有している。電極材13Aの外周縁部
には全周に渡って薄肉部13Cが形成され、電極材13
Aはこの薄肉部13Cにおいてボルト13Dを介して支
持体13Bに締結されている。ボルト13Dは薄肉部1
3Cの周方向等間隔に配置されている。更に、上部電極
13にはシールドリング21が取り付けられている。こ
のシールドリング21は例えば石英、アルミナ等の無機
酸化物(本実施形態では石英を使用)によって形成さ
れ、図2に示すように上部電極13の外周面及び電極材
13Aの薄肉部13Cを被覆し、上部電極13の下面で
は電極材13Aと面一になっている。また、上部電極1
3の電極材13A及び支持体13Bの下面には互いに一
致する孔13Eがそれぞれ分散して形成され、ガス供給
源16から上部電極13で受給した処理用ガスを処理室
11内全体へ均等に分散供給する。尚、図1において、
22は第2の高周波電源15からの下部電極12に流入
した高周波電流を濾過するハイパスフィルタ、23は第
1の高周波電源14からの上部電極13に流入した高周
波電流を濾過するローパスフィルタである。
As shown in FIG. 2, the upper electrode 13 has, for example, a plate-like silicon electrode material 13A and a hollow aluminum support 13B for detachably supporting the electrode material 13A. ing. A thin portion 13C is formed over the entire outer periphery of the electrode material 13A.
A is fastened to the support 13B via the bolt 13D at the thin portion 13C. Bolt 13D is thin part 1
They are arranged at equal intervals in the circumferential direction of 3C. Further, a shield ring 21 is attached to the upper electrode 13. The shield ring 21 is formed of, for example, an inorganic oxide such as quartz or alumina (quartz is used in the present embodiment), and covers the outer peripheral surface of the upper electrode 13 and the thin portion 13C of the electrode material 13A as shown in FIG. The lower surface of the upper electrode 13 is flush with the electrode material 13A. Also, the upper electrode 1
In the lower surface of the third electrode material 13A and the lower surface of the support 13B, holes 13E that match each other are formed in a dispersed manner, and the processing gas received by the upper electrode 13 from the gas supply source 16 is evenly distributed in the entire processing chamber 11. Supply. In FIG. 1,
Reference numeral 22 denotes a high-pass filter for filtering a high-frequency current flowing from the second high-frequency power supply 15 into the lower electrode 12, and reference numeral 23 denotes a low-pass filter for filtering a high-frequency current flowing from the first high-frequency power supply 14 to the upper electrode 13.

【0017】而して、上記シールドリング21は電極材
13Aの薄肉部13Cを被覆する部分がフランジ部21
Aとして形成されている。このフランジ部21Aの下面
にはプラズマ耐性膜21Bによって被覆され、石英製の
シールドリング21がプラズマと直接接触しないように
してある。プラズマ耐性膜とはプラズマ耐性があり、イ
オン攻撃を受けても酸素や汚染物質を発生しない膜のこ
とを云う。プラズマ耐性膜21Bは、例えば酸化イット
リウム(Y)等の希土類元素の酸化物や、ポリイ
ミド系樹脂等の耐熱性樹脂によって形成されている。酸
化イットリウム膜は酸化イットリウムを大気プラズマ溶
射することによって適宜の膜厚を形成することができ、
その膜厚は特に制限されないが、例えば100〜500
μm厚が好ましい。ポリイミド系樹脂としては例えばポ
リイミド系樹脂製の粘着テープが好ましく用いられる。
酸化イットリウムは石英と同様に結晶構造に酸素原子を
含有しているが、イットリウム原子と酸素原子の結合エ
ネルギーが高く安定しているため、酸化イットリウムが
イオン攻撃を受けてもY−O間の結合が開裂し難く酸素
原子の解離を格段に抑制することができる。ポリイミド
系樹脂も熱的に安定で、イオン攻撃による酸素原子の解
離を抑制することができる。
The portion of the shield ring 21 covering the thin portion 13C of the electrode material 13A is formed by the flange portion 21.
A is formed. The lower surface of the flange portion 21A is covered with a plasma resistant film 21B so that the quartz shield ring 21 does not come into direct contact with the plasma. A plasma-resistant film is a film that has plasma resistance and does not generate oxygen or pollutants even when subjected to ion attack. The plasma resistant film 21B is formed of a rare earth element oxide such as yttrium oxide (Y 2 O 3 ) or a heat resistant resin such as a polyimide resin. The yttrium oxide film can be formed to an appropriate thickness by spraying yttrium oxide with atmospheric plasma,
Although the film thickness is not particularly limited, for example, 100 to 500
A μm thickness is preferred. As the polyimide resin, for example, an adhesive tape made of a polyimide resin is preferably used.
Although yttrium oxide contains oxygen atoms in the crystal structure, similarly to quartz, the bond energy between yttrium atoms and oxygen atoms is high and stable. Are hardly cleaved and dissociation of oxygen atoms can be remarkably suppressed. The polyimide resin is also thermally stable, and can suppress dissociation of oxygen atoms due to ion attack.

【0018】従って、上部電極13のシールドリング2
1がイオン攻撃を受けてもシールドリング21からの酸
素の発生を格段に抑制することができるため、従来のよ
うにウエハWの外周縁部における酸素プラズマによるレ
ジスト膜のエッチングレートが上昇する虞がなく、ウエ
ハW全面におけるレジスト膜のエッチングレートを均一
化することができる。つまり、ウエハW外周縁部のレジ
スト膜のエッチングレートの上昇により、ウエハW外周
縁部におけるプラズマが酸素リッチであることが判る。
例えば、フルオロカーボンガス(C)を用いてシ
リコン酸化膜をエッチングする際に、シールドリング2
1がプラズマ耐性膜21Bによって被覆されていると、
ウエハWの外周縁部におけるプラズマが酸素リッチにな
ることがなく、レジスト膜のエッチングレートを均一化
することができる。更に云えば、ウエハW外周縁部にお
けるプラズマが酸素リッチであれば、ウエハW外周縁部
でのレジスト膜のエッチングレートが高くなると共にこ
の部分で堀込まれたシリコン酸化膜の開口内での側壁保
護膜であるCF重合物あるいは開口内のプラズマ中のC
Fイオン等が酸素と反応してCO、COを生成しフッ
素リッチになってシリコン酸化膜のエッチングレートが
ウエハWの他の部分よりも上昇してウエハW全面のエッ
チングレートの均一性が悪くなり、側壁の広がりによる
形状の劣化が起こる。ところが、本実施形態ではウエハ
W外周縁部で酸素リッチになることがなく、ウエハW全
面でのレジスト膜のエッチングレートを均一化すること
ができると共にシリコン酸化膜のエッチングレートを均
一化することができ、垂直な側壁形状を形成することが
できる。
Therefore, the shield ring 2 of the upper electrode 13
Since the generation of oxygen from the shield ring 21 can be remarkably suppressed even if the wafer 1 receives an ion attack, there is a possibility that the etching rate of the resist film by the oxygen plasma on the outer peripheral portion of the wafer W is increased as in the related art. In addition, the etching rate of the resist film over the entire surface of the wafer W can be made uniform. That is, it can be seen that the plasma at the outer peripheral portion of the wafer W is oxygen-rich due to the increase in the etching rate of the resist film at the outer peripheral portion of the wafer W.
For example, when etching the silicon oxide film by using a fluorocarbon gas (C x F y), the shield ring 2
1 is covered with the plasma resistant film 21B,
The plasma at the outer peripheral portion of the wafer W does not become oxygen-rich, and the etching rate of the resist film can be made uniform. Furthermore, if the plasma at the outer peripheral portion of the wafer W is oxygen-rich, the etching rate of the resist film at the outer peripheral portion of the wafer W increases, and the side wall protection in the opening of the silicon oxide film dug at this portion is performed. CF polymer in film or C in plasma in opening
F ions and the like react with oxygen to generate CO and CO 2 and become rich in fluorine, so that the etching rate of the silicon oxide film is higher than that of other parts of the wafer W and the uniformity of the etching rate on the entire surface of the wafer W is poor. And the shape is deteriorated due to the expansion of the side wall. However, in the present embodiment, the etching rate of the resist film over the entire surface of the wafer W can be made uniform and the etching rate of the silicon oxide film can be made uniform, without becoming oxygen-rich at the outer peripheral portion of the wafer W. As a result, a vertical sidewall shape can be formed.

【0019】シリコン酸化膜をエッチングする場合に
は、例えば図4の(a)〜(f)に示す形態がある。同
図の(a)に示すウエハWは、シリコンS上にシリコン
酸化膜層SO及びレジスト膜層Rを有している。このウ
エハWのシリコン酸化膜SOをエッチングする場合には
レジスト膜層Rの所定のパターンに従ってシリコン酸化
膜層SOをエッチングする。この際、本実施形態の場合
にはシールドリング21から酸素が発生し難いため、ウ
エハWの外周縁部におけるレジスト膜Rのエッチングレ
ートは上昇することがなく、ひいてはシリコン酸化膜を
均一にエッチングすることができ、垂直な側壁形状を形
成することができる。特にシリコン酸化膜層RがBPS
Gに場合には酸素の影響によりボーイングが起こりやす
いが、本実施形態ではボーイングを防止することができ
る。同図の(b)に示すウエハWはシリコン酸化膜SO
上にシリコン窒化膜層SN及びレジスト膜層Rを有し、
同図に(c)に示すウエハWはシリコン酸化膜SO上に
ポリシリコン膜層pS及びレジスト膜層Rを有してい
る。これらの場合も同図の(a)に示すウエハWと同様
にレジスト膜層R全面でのエッチングレートが均一で、
ウエハW全面でシリコン酸化膜層SOに均一なエッチン
グを施すことができる。同図の(d)に示すウエハWは
シリコン上にアルミニウム、シリコン、銅の合金膜層A
L及びレジスト膜層Rを有している。この場合にはウエ
ハW外周縁部における合金膜層ALの酸化を抑制するこ
とができる。同図の(e)に示すウエハWはシリコン上
にシリコン酸化膜層SO及びタングステン膜層MWを有
している。このウエハWのタングステン膜層MWをエッ
チバックをする際にウエハW外周縁部におけるタングス
テンの酸化を抑制することができる。また、同図の
(f)に示すウエハWはシリコン上にシリコン窒化膜S
Nで被覆されたポリシリコン膜層pS、シリコン酸化膜
SO及びレジスト膜層Rを有している。このウエハWに
セルフアラインコンタクト(SAC)エッチングを行う
場合においても酸素の影響を抑制し、レジスト膜層R全
面でのエッチングレートが均一で、ウエハW全面で均一
なSACエッチングを施すことができる。
When the silicon oxide film is etched, for example, there are modes shown in FIGS. The wafer W shown in FIG. 1A has a silicon oxide film layer SO and a resist film layer R on a silicon S. When etching the silicon oxide film SO of the wafer W, the silicon oxide film layer SO is etched according to a predetermined pattern of the resist film layer R. At this time, in the case of the present embodiment, since the oxygen is hardly generated from the shield ring 21, the etching rate of the resist film R at the outer peripheral portion of the wafer W does not increase, and the silicon oxide film is uniformly etched. And a vertical sidewall shape can be formed. In particular, when the silicon oxide film layer R is BPS
In the case of G, bowing is likely to occur due to the influence of oxygen, but in the present embodiment, bowing can be prevented. The wafer W shown in FIG. 2B is a silicon oxide film SO
Having a silicon nitride film layer SN and a resist film layer R thereon;
The wafer W shown in FIG. 3C has a polysilicon film layer pS and a resist film layer R on the silicon oxide film SO. Also in these cases, the etching rate over the entire resist film layer R is uniform as in the case of the wafer W shown in FIG.
The silicon oxide film layer SO can be uniformly etched on the entire surface of the wafer W. The wafer W shown in (d) of the same figure has an alloy film layer A of aluminum, silicon, and copper on silicon.
L and a resist film layer R. In this case, oxidation of the alloy film layer AL at the outer peripheral portion of the wafer W can be suppressed. The wafer W shown in FIG. 3E has a silicon oxide film layer SO and a tungsten film layer MW on silicon. When the tungsten film layer MW of the wafer W is etched back, the oxidation of tungsten at the outer peripheral portion of the wafer W can be suppressed. In addition, the wafer W shown in FIG. 3F has a silicon nitride film S on silicon.
It has a polysilicon film layer pS covered with N, a silicon oxide film SO, and a resist film layer R. Even when performing self-align contact (SAC) etching on the wafer W, the influence of oxygen is suppressed, the etching rate is uniform over the entire resist film layer R, and uniform SAC etching can be performed over the entire wafer W.

【0020】以上説明したように本実施形態によれば、
シールドリング21のプラズマとの接触部をプラズマ耐
性膜21Bで被覆してるため、エッチング等のプラズマ
処理を行う際に、シールドリング21がイオン攻撃を受
けてもシールドリング21から酸素を生成してウエハW
外周縁部におけるプラズマが酸素リッチになる虞がな
く、ウエハW外周縁部におけるレジスト膜のエッチング
レートを上昇させることなく、ウエハW全面のレジスト
膜のエッチングレートを均一化することができ、ひいて
はウエハWのシリコン酸化膜のエッチングレート及びエ
ッチング形状を均一化することができる。
As described above, according to the present embodiment,
Since the plasma-resistant film 21B covers the contact portion of the shield ring 21 with the plasma, when performing plasma processing such as etching, even if the shield ring 21 receives an ion attack, oxygen is generated from the shield ring 21 to generate a wafer. W
There is no possibility that the plasma at the outer peripheral portion becomes oxygen-rich, and the etching rate of the resist film over the entire surface of the wafer W can be made uniform without increasing the etching rate of the resist film at the outer peripheral portion of the wafer W. The etching rate and etching shape of the W silicon oxide film can be made uniform.

【0021】また、図3は本発明の他の実施形態に用い
られる上部電極を示す断面図である。図3に示す上部電
極113は、シリコン製電極材113A、その支持体1
13B及びシールドリング121を有し、電極材113
Aの形状を異にする以外は図2に示すものと同様に形成
されている。この電極材113Aは全体が同一厚さに形
成されている。そして、シールドリング121の係合部
121Aで電極材113Aと支持体113Bを連結する
ボルト113Dを被覆している。この係合部121Aは
電極材131Aの下面との間に段差がある点で図2に示
すものと相違している。そして、係合部121Aの下面
及び段差部、即ちプラズマとの接触部分がプラズマ耐性
膜121Aによって被覆されている。本実施形態におい
てもプラズマ処理時のシールドリング121からの酸素
の生成を抑制することができ、上記実施形態に準じた作
用効果を期することができる。
FIG. 3 is a sectional view showing an upper electrode used in another embodiment of the present invention. The upper electrode 113 shown in FIG.
13B and the shield ring 121, and the electrode material 113
It is formed in the same manner as that shown in FIG. 2 except that the shape of A is different. The entire electrode material 113A is formed to have the same thickness. The bolt 113D that connects the electrode material 113A and the support 113B is covered by the engaging portion 121A of the shield ring 121. This engaging portion 121A is different from that shown in FIG. 2 in that there is a step between the engaging portion 121A and the lower surface of the electrode material 131A. The lower surface and the step portion of the engaging portion 121A, that is, the contact portion with the plasma is covered with the plasma resistant film 121A. Also in the present embodiment, it is possible to suppress the generation of oxygen from the shield ring 121 during the plasma processing, and it is possible to expect the same operation and effect as in the above embodiment.

【0022】次に、具体的な実施例について説明する。 実施例1.本実施例ではプラズマ耐性膜21Bとして酸
化イットリウムの溶射膜を用い、下記のプロセス条件で
エッチングを行い、この時のレジスト膜のエッチングレ
ートを測定し、それぞれの結果を図5に示した。但し、
下部電極12と上部電極13の間隔は21mm、25m
m、35mmについて行った。
Next, a specific embodiment will be described. Embodiment 1 FIG. In this example, a sprayed film of yttrium oxide was used as the plasma resistant film 21B, and etching was performed under the following process conditions. At this time, the etching rate of the resist film was measured, and the respective results are shown in FIG. However,
The distance between the lower electrode 12 and the upper electrode 13 is 21 mm, 25 m
m, 35 mm.

【0023】〔プロセス条件〕 ウエハ:200mm レジスト膜:Kr−Fレジスト膜 被エッチング膜:シリコン酸化膜 処理内容:コンタクト 上部電極:電源周波数=60MHz、電源電力=150
0W 下部電極:電源高周波数=2MHz、電源電力=160
0W 処理圧力:20mTorr プロセスガス:C=8sccm、Ar=300sccm、
=8sccm
[Process conditions] Wafer: 200 mm Resist film: Kr-F resist film Film to be etched: silicon oxide film Processing contents: contact Upper electrode: power supply frequency = 60 MHz, power supply power = 150
0W Lower electrode: power supply high frequency = 2 MHz, power supply power = 160
0 W Processing pressure: 20 mTorr Process gas: C 4 F 8 = 8 sccm, Ar = 300 sccm,
O 2 = 8 sccm

【0024】図5に示す結果によれば、プラズマ耐性膜
の無い図8に示す従来のプラズマ処理装置の結果と比較
してウエハW外周縁部におけるエッチングレートが低下
し、ウエハW全面でレジスト膜のエッチングレートが均
一化していることが判る。このことからも明かなように
シールドリング21にプラズマ耐性膜21Bを被覆する
ことでウエハW外周縁部での酸素の発生を格段に抑制す
ることができ、酸素によるエッチングへの悪影響を格段
に抑制することができることが判った。
According to the results shown in FIG. 5, the etching rate at the outer peripheral portion of the wafer W is lower than that of the conventional plasma processing apparatus shown in FIG. It can be seen that the etching rate is uniform. As is clear from this, by covering the shield ring 21 with the plasma resistant film 21B, generation of oxygen at the outer peripheral edge of the wafer W can be significantly suppressed, and adverse effects on etching due to oxygen are significantly suppressed. I found that I could do that.

【0025】実施例2.本実施例ではプラズマ耐性膜2
1Bとしてポリイミドフィルム(具体的にはカプトンテ
ープ)を用いて実施例1と同一の条件でエッチングを行
い、この時のレジスト膜のエッチングレートを測定し、
その結果を図6に示した。本実施例においても実施例1
と同様の結果が得られた。
Embodiment 2 FIG. In this embodiment, the plasma resistant film 2
Etching was performed under the same conditions as in Example 1 using a polyimide film (specifically, Kapton tape) as 1B, and the etching rate of the resist film at this time was measured.
FIG. 6 shows the result. Also in this embodiment, Embodiment 1
The same result was obtained.

【0026】尚、上記実施形態ではプラズマ耐性膜とし
て酸化イットリウム溶射膜及びカプトンテープを用いた
場合について説明したが、本発明はシールドリングを被
覆し酸素の発生を抑制することができるプラズマ耐性膜
であれば特に制限されるものではない。また、上記実施
形態では石英製のシールドリングを例に挙げて説明した
が、本発明はシールドリングがプラズマに曝された場合
に酸素を放出する無機酸化物からなるものであれば特に
制限されるものではない。また、本発明は下部電極に取
り付けられた保護カバーやフォーカスリングが石英等の
無機酸化物から形成されている場合には、これらの部材
にプラズマ耐性膜を被覆することで同様の作用効果を期
することができる。更に、上記実施形態ではエッチング
処理を例に挙げて説明したが、本発明はCVD等のプラ
ズマ処理についても適用することができる。
In the above embodiment, the case where the sprayed yttrium oxide film and the Kapton tape are used as the plasma resistant film has been described. If it is, there is no particular limitation. In the above-described embodiment, the description has been given by taking the quartz shield ring as an example. However, the present invention is not particularly limited as long as the shield ring is made of an inorganic oxide that releases oxygen when exposed to plasma. Not something. Further, in the present invention, when the protective cover and the focus ring attached to the lower electrode are made of an inorganic oxide such as quartz, the same effect is expected by coating these members with a plasma resistant film. can do. Further, in the above embodiment, the etching process is described as an example, but the present invention can be applied to a plasma process such as a CVD process.

【0027】[0027]

【発明の効果】本発明の請求項1及び請求項3〜請求項
5に記載の発明によれば、プラズマ処理の均一性を高め
ることができるプラズマ処理装置を提供することができ
る。
According to the first and third to fifth aspects of the present invention, it is possible to provide a plasma processing apparatus capable of improving the uniformity of the plasma processing.

【0028】また、本発明の請求項2〜請求項6に記載
の発明によれば、被処理体の薄膜にレジスト膜を介して
所定のパターンでエッチング処理を施す際に、レジスト
膜を均一なエッチング処理を施し、ひいては薄膜のエッ
チングの均一性を高めることができるプラズマ処理装置
を提供することができる。
Further, according to the present invention, when the thin film of the object to be processed is etched in a predetermined pattern through the resist film, the resist film is uniformly formed. It is possible to provide a plasma processing apparatus which can perform an etching process and thereby improve the uniformity of etching of a thin film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプラズマ処理装置の一実施形態を示す
構成図である。
FIG. 1 is a configuration diagram showing one embodiment of a plasma processing apparatus of the present invention.

【図2】図1に示すシールドリングを拡大して示す断面
図である。
FIG. 2 is an enlarged sectional view showing the shield ring shown in FIG. 1;

【図3】本発明の他の実施形態のプラズマ処理装置に用
いられるシールドリングを示す図2に相当する断面図で
ある。
FIG. 3 is a cross-sectional view corresponding to FIG. 2, showing a shield ring used in a plasma processing apparatus according to another embodiment of the present invention.

【図4】(a)〜(f)は図1に示すプラズマ処理装置
を用いてエッチングするウエハの層構成を示す模式図で
ある。
4 (a) to 4 (f) are schematic diagrams showing a layer configuration of a wafer to be etched using the plasma processing apparatus shown in FIG.

【図5】図2に示す上部電極のシールドリングを酸化イ
ットリウムで被覆し、上下の電極の間隔を変えてシリコ
ン酸化膜をエッチング処理した場合のレジスト膜のエッ
チングレートを示すグラフである。
5 is a graph showing an etching rate of a resist film in a case where a shield ring of an upper electrode shown in FIG. 2 is covered with yttrium oxide and a silicon oxide film is etched by changing a distance between upper and lower electrodes.

【図6】図2に示す上部電極のシールドリングをポリイ
ミドフィルムで被覆し、上下の電極の間隔を変えてシリ
コン酸化膜をエッチング処理した場合のレジスト膜のエ
ッチングレートを示す図4に相当するグラフである。
6 is a graph corresponding to FIG. 4 showing the etching rate of a resist film when the shield ring of the upper electrode shown in FIG. 2 is covered with a polyimide film and the silicon oxide film is etched by changing the distance between the upper and lower electrodes. It is.

【図7】従来のプラズマ処理装置の一例を示す構成図で
ある。
FIG. 7 is a configuration diagram illustrating an example of a conventional plasma processing apparatus.

【図8】図7に示すプラズマ処理装置を用い、上下の電
極の間隔を変えてシリコン酸化膜をエッチング処理した
場合のレジスト膜のエッチングレートを示す図5に相当
するグラフである。
8 is a graph corresponding to FIG. 5 showing an etching rate of a resist film when a silicon oxide film is etched using the plasma processing apparatus shown in FIG. 7 while changing the distance between upper and lower electrodes.

【符号の説明】[Explanation of symbols]

10 プラズマ処理装置 11 処理室 12 下部電極(第2の電極) 13 上部電極(第1の電極) 14 第1の高周波電源 15 第2の高周波電源(高周波電源) 21 シールドリング 21B プラズマ耐性膜 W ウエハ(被処理体) DESCRIPTION OF SYMBOLS 10 Plasma processing apparatus 11 Processing chamber 12 Lower electrode (2nd electrode) 13 Upper electrode (1st electrode) 14 1st high frequency power supply 15 2nd high frequency power supply (high frequency power supply) 21 Shield ring 21B Plasma resistant film W Wafer (Object to be processed)

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K030 FA03 KA47 5F004 AA01 BA04 BA09 BA20 BB11 BB22 BB23 BB25 BB26 BB28 BB29 BB32 DA22 DB03 DB06 5F045 AA08 EB03 EH06  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4K030 FA03 KA47 5F004 AA01 BA04 BA09 BA20 BB11 BB22 BB23 BB25 BB26 BB28 BB29 BB32 DA22 DB03 DB06 5F045 AA08 EB03 EH06

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 処理容器内に互いに平行に配置された第
1、第2の電極と、少なくとも第1の電極に高周波電力
を印加する高周波電源と、第1の電極下面の少なくとも
外周縁部を被覆する無機酸化物からなるシールドリング
とを備え、第1の電極に高周波電力を印加してプラズマ
を発生させ第2の電極で支持された被処理体にプラズマ
処理を施すプラズマ処理装置において、上記シールドリ
ングのプラズマとの接触部をプラズマ耐性膜で被覆した
ことを特徴とするプラズマ処理装置。
A first electrode, a second electrode, and a high-frequency power supply that apply high-frequency power to at least the first electrode; and a high-frequency power supply that applies high-frequency power to at least the first electrode. A shield ring made of an inorganic oxide to be coated, wherein a high-frequency power is applied to the first electrode to generate plasma, and the plasma processing apparatus performs a plasma process on the object supported by the second electrode. A plasma processing apparatus characterized in that a portion of a shield ring contacting plasma is coated with a plasma resistant film.
【請求項2】 処理容器内に互いに平行に配置された第
1、第2の電極と、少なくとも第1の電極に高周波電力
を印加する高周波電源と、第1の電極下面の少なくとも
外周縁部を被覆する無機酸化物からなるシールドリング
とを備え、第1の電極に高周波電力を印加してプラズマ
を発生させ第2の電極で支持された被処理体にレジスト
膜を介して薄膜に所定のパターンでエッチング処理を施
すプラズマ処理装置において、上記シールドリングのプ
ラズマとの接触部をプラズマ耐性膜で被覆したことを特
徴とするプラズマ処理装置。
2. A first and a second electrode arranged in parallel in a processing container, a high-frequency power supply for applying a high-frequency power to at least the first electrode, and at least an outer peripheral portion of a lower surface of the first electrode. A shield ring made of an inorganic oxide to be coated, applying a high-frequency power to the first electrode to generate plasma, and forming a predetermined pattern on the thin film via a resist film on the object supported by the second electrode 2. A plasma processing apparatus according to claim 1, wherein a contact portion of said shield ring with plasma is covered with a plasma resistant film.
【請求項3】 上記プラズマ耐性膜は希土類元素の酸化
物または耐熱性樹脂からなることを特徴とする請求項1
または請求項2に記載のプラズマ処理装置。
3. The plasma-resistant film is made of a rare earth oxide or a heat-resistant resin.
Alternatively, the plasma processing apparatus according to claim 2.
【請求項4】 上記希土類元素がイットリウムであるこ
とを特徴とする請求項3に記載のプラズマ処理装置。
4. The plasma processing apparatus according to claim 3, wherein said rare earth element is yttrium.
【請求項5】 上記耐熱性樹脂がポリイミド系樹脂であ
ることを特徴とする請求項3に記載のプラズマ処理装
置。
5. The plasma processing apparatus according to claim 3, wherein the heat-resistant resin is a polyimide resin.
【請求項6】 上記薄膜がシリコン酸化膜であることを
特徴とする請求項2〜請求項5のいずれか1項に記載の
プラズマ処理装置。
6. The plasma processing apparatus according to claim 2, wherein the thin film is a silicon oxide film.
JP2000395139A 2000-12-26 2000-12-26 Plasma treatment apparatus Pending JP2002198356A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000395139A JP2002198356A (en) 2000-12-26 2000-12-26 Plasma treatment apparatus
KR1020037008581A KR100842947B1 (en) 2000-12-26 2001-12-20 Plasma processing method and plasma processor
PCT/JP2001/011207 WO2002052628A1 (en) 2000-12-26 2001-12-20 Plasma processing method and plasma processor
TW090132213A TWI250550B (en) 2000-12-26 2001-12-25 Plasma processing method and plasma processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000395139A JP2002198356A (en) 2000-12-26 2000-12-26 Plasma treatment apparatus

Publications (1)

Publication Number Publication Date
JP2002198356A true JP2002198356A (en) 2002-07-12

Family

ID=18860651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000395139A Pending JP2002198356A (en) 2000-12-26 2000-12-26 Plasma treatment apparatus

Country Status (1)

Country Link
JP (1) JP2002198356A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460143B1 (en) * 2002-08-02 2004-12-03 삼성전자주식회사 Process chamber for using semiconductor fabricating equipment
JP2005045067A (en) * 2003-07-23 2005-02-17 Matsushita Electric Ind Co Ltd Method and device for manufacturing semiconductor device
JP2006032592A (en) * 2004-07-15 2006-02-02 Mitsubishi Electric Corp Method and equipment for manufacturing display unit
US6993919B2 (en) * 2002-09-10 2006-02-07 Tokyo Electron Limited Processing apparatus and processing apparatus maintenance method
JP2010135563A (en) * 2008-12-04 2010-06-17 Ulvac Japan Ltd Etching method for multilayer film
JP2011503866A (en) * 2007-11-09 2011-01-27 ソスル カンパニー, リミテッド Plasma etching chamber
US20120083129A1 (en) * 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
JP2012221979A (en) * 2011-04-04 2012-11-12 Toshiba Corp Plasma processing apparatus
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
CN109564871A (en) * 2016-08-04 2019-04-02 日本新工芯技株式会社 Ring electrode
CN109564870A (en) * 2016-08-04 2019-04-02 日本新工芯技株式会社 Electrode plate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274069A (en) * 1995-03-30 1996-10-18 Sumitomo Sitix Corp Silicon electrode device for plasma etching device
JPH08339895A (en) * 1995-06-12 1996-12-24 Tokyo Electron Ltd Plasma processing device
JPH104083A (en) * 1996-06-17 1998-01-06 Kyocera Corp Anticorrosive material for semiconductor fabrication
JPH11191555A (en) * 1997-12-26 1999-07-13 Gunze Ltd Plasma cvd apparatus
JPH11214365A (en) * 1998-01-28 1999-08-06 Kyocera Corp Member for semiconductor element manufacturing device
JP2001164354A (en) * 1999-12-10 2001-06-19 Tocalo Co Ltd Member inside plasma treatment chamber, and manufacturing method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274069A (en) * 1995-03-30 1996-10-18 Sumitomo Sitix Corp Silicon electrode device for plasma etching device
JPH08339895A (en) * 1995-06-12 1996-12-24 Tokyo Electron Ltd Plasma processing device
JPH104083A (en) * 1996-06-17 1998-01-06 Kyocera Corp Anticorrosive material for semiconductor fabrication
JPH11191555A (en) * 1997-12-26 1999-07-13 Gunze Ltd Plasma cvd apparatus
JPH11214365A (en) * 1998-01-28 1999-08-06 Kyocera Corp Member for semiconductor element manufacturing device
JP2001164354A (en) * 1999-12-10 2001-06-19 Tocalo Co Ltd Member inside plasma treatment chamber, and manufacturing method therefor

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460143B1 (en) * 2002-08-02 2004-12-03 삼성전자주식회사 Process chamber for using semiconductor fabricating equipment
US6993919B2 (en) * 2002-09-10 2006-02-07 Tokyo Electron Limited Processing apparatus and processing apparatus maintenance method
JP2005045067A (en) * 2003-07-23 2005-02-17 Matsushita Electric Ind Co Ltd Method and device for manufacturing semiconductor device
JP2006032592A (en) * 2004-07-15 2006-02-02 Mitsubishi Electric Corp Method and equipment for manufacturing display unit
US7527658B2 (en) 2004-07-15 2009-05-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing displays and apparatus for manufacturing displays
JP4506318B2 (en) * 2004-07-15 2010-07-21 三菱電機株式会社 Display device manufacturing method and display device manufacturing apparatus
KR101380861B1 (en) * 2007-11-09 2014-04-03 참엔지니어링(주) Plasma etching chamber
JP2011503866A (en) * 2007-11-09 2011-01-27 ソスル カンパニー, リミテッド Plasma etching chamber
JP2010135563A (en) * 2008-12-04 2010-06-17 Ulvac Japan Ltd Etching method for multilayer film
US20120083129A1 (en) * 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
US9711364B2 (en) 2010-10-05 2017-07-18 Skyworks Solutions, Inc. Methods for etching through-wafer vias in a wafer
US9905484B2 (en) 2010-10-05 2018-02-27 Skyworks Solutions, Inc. Methods for shielding a plasma etcher electrode
US10083838B2 (en) 2010-10-05 2018-09-25 Skyworks Solutions, Inc. Methods of measuring electrical characteristics during plasma etching
US10453697B2 (en) 2010-10-05 2019-10-22 Skyworks Solutions, Inc. Methods of measuring electrical characteristics during plasma etching
JP2012221979A (en) * 2011-04-04 2012-11-12 Toshiba Corp Plasma processing apparatus
CN109564871A (en) * 2016-08-04 2019-04-02 日本新工芯技株式会社 Ring electrode
CN109564870A (en) * 2016-08-04 2019-04-02 日本新工芯技株式会社 Electrode plate
CN109564870B (en) * 2016-08-04 2023-05-02 日本新工芯技株式会社 Electrode plate
CN109564871B (en) * 2016-08-04 2023-05-05 日本新工芯技株式会社 Annular electrode

Similar Documents

Publication Publication Date Title
JP3164200B2 (en) Microwave plasma processing equipment
JP4827081B2 (en) Plasma etching method and computer-readable storage medium
KR101050641B1 (en) Substrate Processing Unit and Shower Head
US8394231B2 (en) Plasma process device and plasma process method
US20040072426A1 (en) Process chamber for manufacturing a smiconductor device
KR100887271B1 (en) Plasma processing apparatus
JP2008078515A (en) Plasma treatment method
US11462412B2 (en) Etching method
WO2014034396A1 (en) Plasma processing method and plasma processing device
JP2002198356A (en) Plasma treatment apparatus
JP2017212357A (en) Plasma processing method
US20120108072A1 (en) Showerhead configurations for plasma reactors
JP2016086046A (en) Plasma processing method
JP3905462B2 (en) Plasma processing method and plasma processing apparatus
JP7418632B2 (en) plasma processing equipment
JP2018006706A (en) Method for processing workpiece
JP6085106B2 (en) Plasma processing apparatus and plasma processing method
TWI771770B (en) Plasma processor and method for preventing arc damage to confinement rings
JP3164188B2 (en) Plasma processing equipment
JP2007184611A (en) Plasma processing device and plasma processing method
JPH09275092A (en) Plasma processor
JP2000021598A (en) Plasma treating device
KR20220011582A (en) Plasma processing method and plasma processing apparatus
JP2010123812A (en) Plasma processing device and plasma processing method
JPH1022262A (en) Dry etching method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110510