JP2002185333A - 冗長パリティ検査を用いたブロック符号化変調方法 - Google Patents

冗長パリティ検査を用いたブロック符号化変調方法

Info

Publication number
JP2002185333A
JP2002185333A JP2000382212A JP2000382212A JP2002185333A JP 2002185333 A JP2002185333 A JP 2002185333A JP 2000382212 A JP2000382212 A JP 2000382212A JP 2000382212 A JP2000382212 A JP 2000382212A JP 2002185333 A JP2002185333 A JP 2002185333A
Authority
JP
Japan
Prior art keywords
parity check
block
code
elements
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000382212A
Other languages
English (en)
Other versions
JP3425625B2 (ja
Inventor
Kanhou Ri
還幇 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Communications Research Laboratory
Original Assignee
Communications Research Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Communications Research Laboratory filed Critical Communications Research Laboratory
Priority to JP2000382212A priority Critical patent/JP3425625B2/ja
Publication of JP2002185333A publication Critical patent/JP2002185333A/ja
Application granted granted Critical
Publication of JP3425625B2 publication Critical patent/JP3425625B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【課題】 電力利用効率および周波数利用効率の高い符
号化変調技術であるブロック符号化変調法に、さらに冗
長パリティ検査符号を用いることによって、変調から復
調までの信号の伝送に大きな遅延を引起すことなく、符
号化利得を大きくすることができる冗長パリティ検査を
用いたブロック符号化変調方法を提供する。 【解決手段】 デジタル信号のブロック符号化変調を複
数個束ねて、符号ブロックの要素をX方向に、また、異
なる符号ブロックをY方向に並べることによって形成さ
れる行列について、X方向の符号ブロックについては、
ブロック符号化変調の操作を行い、異なる符号ブロック
の要素をひとつづつまたは2つづつ含む列のビット列に
ついては、その列についてのパリティ検査符号をさらに
付加した構成をもったブロックを用いて伝送する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デジタル信号の無
線あるいは有線による伝送におけるデジタル変復調技術
に関し、より詳しくは、電力利用効率および周波数利用
効率の高い符号化変調技術であるブロック符号化変調法
に、さらに冗長パリティ検査符号を用いることによっ
て、伝送品質の向上を図る冗長パリティ検査を用いたブ
ロック符号化変調方法に関する。
【0002】
【従来の技術】符号化変調方式は、変調と符号化とを一
体化し、デジタル通信での誤り率特性を改善する変調方
式であり、ブロック符号を用いたブロック符号化変調、
畳み込み符号を用いたトレリス符号化変調などがあるこ
とが知られている。
【0003】これらの符号化変調技術は、デジタル変復
調技術において、電力利用効率および周波数利用効率の
高いものとして、知られている。この符号化変調技術以
下に、トレリス符号化変調とブロック符号化変調との特
徴について述べる。
【0004】トレリス符号化変調は、ガウス雑音通信路
において、最尤復号として効率の良いビタビ復号が行え
るという特徴を持つため、大きな発展を遂げてきてい
る。しかし、ビタビ復号を行う際、トレリス線図を終結
させる操作が必要であり、それによって符号の最適性が
損なわれ、復号されたシンボル系列は必ずしも符号系列
と合致したものにならない、などの不具合が発生すると
いう欠点がある。
【0005】一方、ブロック符号化変調において、ビタ
ビ復号は、一般に適用できない。しかし、ブロック符号
化変調の中に、ブロック構造と同時にトレリス構造も有
する符号構成がある。このような符号構成によるブロッ
ク符号化変調では、トレリス構造をもつことによって最
尤復号であるビタビ復号が行えることに加えて、ブロッ
ク構造をもつことによって、トレリス符号化変調で必要
となるトレリスの打ち切りなどの終結操作が不要とな
り、より効率的な復号が行える。しかし、このようなブ
ロック符号化変調により得られる符号化利得は充分大き
いとは言えない。
【0006】また、より大きな符号化利得が得られるも
のとして、近年ターボ符号が提案されている。ターボ符
号は送信側でインタリーバーを符号器の一部として用
い、受信側で軟判定に基づく復号を繰り返し行うことに
よって、理論値(シャノン限界)に近い伝送を実現でき
ることで大きく注目されている。しかし、インタリーブ
と軟判定に基づく繰り返し復号は、信号の伝送に関して
大きな遅延をもたらすため、音声通信などの遅延に敏感
なアプリケーションに適用しようとするときには、その
ままでは適用できないので、何らかの対策を講ずる必要
があるという欠点があった。
【0007】
【発明が解決しようとする課題】以上の様に、従来のデ
ジタル変復調技術においては、ブロック符号化変調は符
号化利得が不充分という欠点や、符号化利得の大きいタ
ーボ符号では信号の伝送に大きな遅延が発生するという
欠点があった。
【0008】本発明は、上記に鑑み提案されたもので、
変調から復調までの信号の伝送に大きな遅延を引起すこ
となく、符号化利得を大きくすることができる冗長パリ
ティ検査を用いたブロック符号化変調方法を提供するこ
とを目的とする。
【0009】
【課題を解決するための手段】上記の目的を達成するた
めに、第1の発明は、ビタビ復号を用いたブロック符号
化変調を対象とし、インタリーブと軟判定復号を使用せ
ずにブロック符号化変調の符号化利得を大きくすること
を目指すもので、デジタル信号のブロック符号化変調を
複数個束ねて、それぞれの符号ブロックは複数の要素か
らなり、それぞれの符号ブロックの要素数は等しく構成
され、それぞれの要素には、時間と共に変化する単位デ
ジタル信号が対応し、予め決められた時間範囲で、デジ
タル信号の1クロック以下には分解しない任意の時刻に
おいて、ひとつの符号ブロックにおける異なる要素間に
成り立つ関係が、同時刻の他のブロックにおける異なる
要素間においても成り立つという特徴をもったブロック
によるブロック符号化変調において、符号ブロックの要
素をX方向に並べ、異なる符号ブロックをY方向に並べ
ることによって形成される行列について、X方向の符号
ブロックについては、ブロック符号化変調の操作を行
い、異なる符号ブロックの要素をひとつづつまたは2つ
づつ含む列のビット列については、その列についてのパ
リティ検査符号をさらに付加した構成をもったブロック
を用いて伝送することを特徴とするものである。
【0010】また、第2の発明は、符号化利得を向上さ
せるために、第1の発明による冗長パリティ検査を用い
たブロック符号化変調方法によって伝送された、デジタ
ル信号の復号操作において、符号ブロックの要素をX方
向に並べ、異なる符号ブロックをY方向に並べることに
よって形成される行列について、X方向の要素の復号に
は、復号器の状態を記述するトレリス線図における最尤
系列を複数記憶して復号に用いる冗長ビタビ復号を行な
い、また、異なる符号ブロックの要素をひとつづつまた
は2つづつ含む列のビット列については、パリティ検査
に基づく繰り返し復号を行うことを特徴とするものであ
る。
【0011】また、第3の発明は、復号による遅延を短
くするために、第2の発明の冗長パリティ検査を用いた
ブロック符号化変調方法における、X方向の冗長ビタビ
復号において、トレリス線図の各々の状態に至る全ての
パスを予めきめられた記憶領域に記憶する手続きと、上
記のパリティ検査に基づく繰り返し復号を行う際に、該
記憶領域の記憶情報を用いて、トレリス線図の中間から
の冗長ビタビ復号を行う手続きを含むことを特徴とする
ものである。
【0012】更に、第4の発明は、誤り率特性を改善す
るために、第1の発明の冗長パリティ検査を用いたブロ
ック符号化変調方法における、異なる符号ブロックの要
素をひとつづつ含む列のビット列についてのパリティ検
査操作において、異なる符号ブロックの要素をひとつづ
つ含む列のビット列にパリティ検査ビットをそれぞれ2
つ用い、それぞれX方向のブロック符号化変調の予め決
められた列番号の要素に対してパリティ検査を行う手続
きを含むことを特徴とするものである。
【0013】また、第5の発明は、誤り率特性を改善す
るために、第1の発明の冗長パリティ検査を用いたブロ
ック符号化変調方法における、異なる符号ブロックの要
素を2つづつ含む列のビット列のパリティ検査操作にお
いて、異なる符号ブロックの要素を2つづつ含む列のビ
ット列の各ビット列にパリティ検査ビットをそれぞれ1
つ用いて復号する手続きを含むことを特徴とするもので
ある。
【0014】更に、第6の発明は、第1乃至第5のいず
れかの発明の冗長パリティ検査を用いたブロック符号化
変調方法において、異なる符号ブロックの要素をひとつ
づつまたは2つづつ含む列のビット列は、Y方向のビッ
ト列であることを特徴とするものである。
【0015】更に、第7の発明は、誤り率を改善するた
めに、第6の発明の冗長パリティ検査を用いたブロック
符号化変調方法における、異なる符号ブロックの要素を
ひとつづつ含む列の信号列のパリティ検査に基づく繰り
返し復号において、異なる符号ブロックの要素をひとつ
づつ含む列の信号列の各信号列にパリティ検査ビットを
それぞれ1つ用いて行う手続きを含むことを特徴とする
ものである。
【0016】さらに第8の発明は、第6あるいは第7の
発明の特徴に加えて、遅延時間の短縮およびパリティ検
査の効果向上するために、予め決められた符号ブロック
の予め決められた要素をパリティ検査において除外して
復号を行う手続きを含むことを特徴とするものである。
【0017】
【発明の実施の形態】先ず、本発明の基礎となる従来の
ブロック符号化変調について説明し、次に本発明の実施
の形態について、以下に説明する。
【0018】ブロック符号化変調は、予め決められたビ
ット数ごとにまとめてブロック化し、それぞれのブロッ
クごとに、ブロック符号化変調の操作を行うものであ
る。
【0019】図2に、本発明が改善しようとするブロッ
ク符号化変調の符号化器のビットマトリクスおよびシン
ボルの生成法を示す。本発明のブロック符号化変調で
は、まず、入力ビットを符号化規則にしたがってマトリ
クス状に配列する。このビットマトリクスにおいて、そ
れぞれの行を符号レベルと呼ぶ。3つの符号レベルを上
からの順でl(エル)1、l2およびl3と記す。また、
その、ビットマトリクスの縦の1列を1つのシンボルに
対応させる。また、このシンボルの伝送には、PSK(p
haseshift keying)方式を用いるとすると、3ビットの
シンボルの変調であるから、8−PSKを用いることが
できる。図2の場合のシンボルをS1、S2、…、S7
表す。
【0020】図2において、a1、a2、…、a14はデー
タビットで、cは符号レベルl2におけるパリティ検査
ビットである。良く知られている様に、パリティとして
は偶奇のどちらでも設定することは可能であり、ここで
は、偶数パリティとすると、検査ビットcは数1を満た
す。
【0021】
【数1】
【0022】符号レベルl1とl2はそれぞれ符号長7の
重複符号であるものと、パリティ検査符号を用いたもの
であるため、それぞれの符号レベルにおける7ビットに
ついてのハミング距離をδ1とδ2で表すとき、δ1=7
とδ2=2である。符号レベルl3は符号操作を行わない
ため、そのハミング距離をδ3で表すとき、δ3=1であ
る。8‐PSKに対するセット分割を用いたときに
1、l2およびl3に対応する信号点セットにおける信
号点間の最小距離の2乗は、それぞれd1=4sin2(π/
8)、d2=2およびd3=4.0で与えられる。また、各符
号レベルにおける最小2乗ユークリッド距離は数2によ
って求められる。
【0023】
【数2】
【0024】従って、このブロック符号化変調の最小2
乗ユークリッド距離は4.0である。ここで、図2の7つ
のシンボルの中に、14個のデータビットが含まれている
ので、伝送効率は2bits/symbolである。また、同じ伝送
効率を有するQPSK変調(4−PSK変調)と比較す
ると、このブロック符号化変調は3dBの漸近符号化利得
(2乗ユークリッド距離の比)を得ている。
【0025】図2のブロック符号化変調に対応するトレ
リス線図を図3に示す。トレリスの各ブランチのラベル
を示している数値0、1、2、…、7は8−PSKの8
つの信号点を表す。このトレリス線図は自動的に収束し
ているので、打ち切りなどの終結操作を使用せずにビタ
ビ復号が行える事がわかる。
【0026】次に、本発明の第1の実施形態を説明す
る。本発明は上記のブロック符号化変調(以下では、元
ブロック符号化変調と呼ぶ)の誤り率特性を改善するた
めに、図1に示すように上記のブロック符号化変調を以
下に説明する様に変形させたものをK個用い、その図1
横方向のブロック符号化変調と縦方向のパリティ検査符
号とを行うように組み合わせた2次元的な符号化構成を
用いたものである。
【0027】図1の構成において、横の各符号化変調C
1、C2、…、CKをそれぞれ1つの符号ブロックと呼
ぶ。これらの符号ブロックは全て同じ構造を持ち、ま
た、符号長を2倍にしたことを除いて元ブロック符号化
変調と同じ構造を有する。すなわち、各符号ブロックC
k(k=1、2、…、K)において、次の関係が成立す
る。
【0028】
【数3】
【0029】したがって、各符号ブロックにおける一番
上の符号レベルlk,1(k=1、2、…、K)に長さ14
の重複符号が用いられ、ハミング距離は14である。よっ
て、各符号レベルlk,1の2乗ユークリッド距離は元ブ
ロック符号化変調における符号レベルl1のそれの2倍
となった。一方、各符号ブロックにおける他の2つの符
号レベルは、元ブロック符号化変調の対応する符号レベ
ルと同じ2乗ユークリッド距離を有する。各符号ブロッ
クにおいて、符号レベルlk,1は符号レベルlk ,2および
lk,3よりも大きい2乗ユークリッド距離を有すること
は、符号レベルlk,1にあるビットがlk,2およびlk,3
にあるビットよりも信頼度が高いことを意味する。この
ことを利用して、以下に述べる縦方向のパリティ検査を
行うとき、符号レベルlk,1にあるビットをパリティ検
査から外すことができ、パリティビット当たりの効果を
高くすることができる。
【0030】ここで、以下の数4と数5で示される2種
類の縦方向のパリティ検査符号を考える。まず、縦の1
列に対して2つのパリティ検査ビットを用いるものとす
る。たとえば、図1において、第K個の符号ブロックの
符号レベルlK,2とlK,3にあるビットをパリティ検査ビ
ットとして用いることにする。ただし、符号レベルl
K,2とlK,3にあるビットはそれぞれ各符号ブロックのl
k,2とlk,3(k=1、2、…、K)にあるビットに対し
て、パリティ検査符号の操作を次の数4と数5で示され
る様に行う。
【0031】
【数4】
【0032】
【数5】
【0033】ここで、数4は前13列においてパリティ検
査符号の操作を行っているが、第14列目ではパリティ検
査符号の操作が行われていない。これに対して、数5は
全ての14列においてパリティ検査符号の操作を行ってい
ることに注意されたい。これは符号レベルlK,2の最後
のビットbK,2,14は第K個の符号ブロックにおけるブロ
ック符号化変調の条件を満たすために、符号レベルl
K,2のパリティ検査ビットとして用いられる必要がある
からである。すなわち、これらは次の関係を持ってい
る。
【0034】
【数6】
【0035】次に第2の実施形態を示す。この実施形態
におけるパリティ検査符号の操作では、符号レベルl
K,3のビットのみパリティ検査ビットとして用いられ
る。したがって、1列に対して1つのパリティ検査ビッ
トのみを用いることになるが、ここで、パリティ検査符
号の効果を向上させるために、列を斜めに定義し、パリ
ティ検査符号を次の数7のように構成する。
【0036】
【数7】
【0037】上記の実施形態1と実施形態2の操作を比
較すると、実施形態1の方が実施形態2よりも符号の検
査条件はより限定的であり信頼度は高いが、伝送効率は
低くなる。伝送効率は、用いた符号ブロックの数Kにも
よるが、実施形態1と実施形態2の伝送効率はそれぞれ
次の数8と数9を用いて計算できる。例えばK=4また
は10の時、伝送効率については、それぞれ実施形態1で
は、1.52または1.81であり、実施形態2では、1.75また
は1.90である。
【0038】
【数8】
【0039】
【数9】
【0040】次に、本発明における復号法について述べ
る。図1の符号構成に対する復号を行う際、まず、各符
号ブロックにおいて横方向のビタビ復号を行う。ビタビ
復号は図3のトレリス線図の長さを7シンボルから14シ
ンボルに増やしたものを用いて行われる。ただし、ここ
でのビタビ復号は従来のビタビ復号と1つ大きな相違点
がある。従来のビタビ復号では、トレリスの各節点(ス
テート)において、その節点までの最大尤度を有するパ
ス(最尤系列)のみを記憶すれば良いが、ここでは後で
述べる繰り返し復号を行うため、各節点に入る4つのパ
スを全て記憶する必要がある。従来のビタビ復号と区別
するため、ここでのビタビ復号を冗長ビタビ復号と呼
ぶ。
【0041】冗長ビタビ復号を用いて、各符号ブロック
1、C2、…、CKで得られた最初の復号系列は全て最
尤系列である。これらの最尤系列をL1、L2、…、LK
と記し、最初の復号結果とする。ここで、各符号ブロッ
クにおける最尤系列Li(i=1、2、…、K)と符号
全体の復号結果としての最尤系列L1、L2、…、LK
を区別するために、Liを子最尤系列と呼ぶことにす
る。最尤系列L1、L2、…、LKから復号後のビット系
列が得られ、図1と同じような復号後のビットマトリク
スを構築できる。このビットマトリクスにおいて、縦方
向における2つのパリティ検査ビットまたは1つのパリ
ティ検査ビットによる符号操作に対するパリティ検査を
行う。全ての列におけるパリティ検査条件が満たされれ
ば、最尤系列L1、L2、…、LKを最終の復号結果とす
る。パリティ検査条件が満たされない列があれば、最初
の最尤系列を記憶して、引き続く次の繰り返し復号を行
う。
【0042】この様に、復号されたビットのマトリクス
におけるパリティ検査を左から右へ順に行い、パリティ
検査条件が満たされない列が検出されれば、その列でパ
リティ検査操作を終了させる。
【0043】ここで、j(j=1、2、…、K)列目を
最初に検出されたパリティ検査条件が満たされない列と
仮定すると、用いられたパリティ検査符号は全て単一パ
リティ検査符号なので、一般性を失うことなく、そのパ
リティ検査符号に含まれているビットの中は、1つのビ
ットだけが誤っていると推測できる。ただし、実施形態
2の場合、数7の斜め列の定義を用いる。したがって、
如何にして誤っているビットの位置を検出できるかは正
しく復号されるかのカギとなる。次に、この点について
説明する。
【0044】誤っているビットが含まれているシンボル
を次のようにして決める。まず、各符号ブロックにおい
て、子最尤系列に続く最大尤度を有する子復号系列を求
め、これを新たな子復号系列候補とする。このとき、以
上に述べた冗長ビタビ復号を最初から行う必要はない。
前のステップで得られた深さ、j、までのパスの尤度に
続く最大尤度を有するパスを新たな深さ、j、までのパ
スとして用い、深さ、j+1、から冗長ビタビ復号を行
えば良い。ただし、深さは冗長ビタビ復号がトレリス線
図に沿って進めたシンボル数を意味する。
【0045】ここで、実施形態1と実施形態2によって
は、得られる復号系列の候補の数が異なる。実施形態1
の場合、縦の第j列だけがパリティ検査符号操作に加わ
ったため、各符号ブロックともに、深さ、j+1、から
の冗長ビタビ復号を行うことによって、1個ずつの子復
号系列候補が得られる。これらをCL1、CL2、…、C
14と記する。それに対して、実施形態2の場合、列が
斜めに定義されているため、数7から分かるように、1
つの符号ブロックから縦の2つの列がパリティ検査符号
操作に加わっている。したがって、各符号ブロックにお
いて、それぞれ深さ、jk+1、と、jk+2、からの冗長ビ
タビ復号を行うことによって2個ずつの子復号系列候補
が得られる。これらをCL1 1、CL1 2、…、CL1 14
よびCL2 1、CL2 2、…、CL2 14と記する。
【0046】次に、各符号ブロックにおいて、子復号系
列候補の尤度と子最尤系列の尤度の差を計算する。実施
形態2の場合、子復号系列候補が2つ得られていること
から、各符号ブロックにおいて尤度の差を2つ計算しな
ければならないことに注意されたい。そして、各符号ブ
ロックで得られた尤度の差を比較し、1番小さい尤度差
を有する符号ブロックが誤った子復号系列を与えたと判
断する。この符号ブロックをk番目の符号ブロックと
し、実施形態1の場合、最尤系列L1、L2、…、LK
k番目の子最尤系列Lkを子復号系列候補中のCLkで引
き換え、また、実施形態2の場合、LkをCL1 kまたは
CL2 kで引き換えて新たな復号系列とする。すなわち、
実施形態1の場合はL1、L2、…、LK-1、CLk、L
k+1、Lk+2、…、LK、そして実施形態2の場合はL1
2、…、LK-1、CL1 k(またはCL2 k)、Lk+1
k+2、…、LKが復号系列として得られる。
【0047】上記の復号結果から復号ビットを生成し、
再度パリティ検査を行う。全てのパリティ検査条件が満
たされれば、上記の結果を最終的な復号結果とする。パ
リティ検査条件が満たされない列が検出された場合、各
符号ブロックにおいて、前のステップからさらに次の最
大尤度を有する子復号系列候補を求め、上記の復号過程
を繰り返す。以上の繰り返し復号を全てのパリティ検査
条件が満たされるまで行う。ただし、繰り返し復号の回
数はあらかじめ与えられた値に達したとき、繰り返し復
号を打ち切って、最初の最尤系列L1、L2、…、LK
最終的な復号結果とする。
【0048】繰り返し復号における最大繰り返し回数を
Nとする。以上の記述から分かるように、1つの復号過
程において、縦方向のパリティ検査条件が全て満たされ
れば、最大繰り返し回数Nに達しなくても復号が終わ
る。また、最初の最尤系列は縦方向のパリティ検査条件
を全て満たせれば、繰り返し復号を用いずに復号が終わ
る。すなわち、個々の復号過程が全て最大繰り返し回数
Nまで繰り返し復号を行う必要はない。
【0049】図4に実施形態1と実施形態2を用いて、
K=4のときの計算機シミュレーションによって求めた
ビット誤り率特性の結果を示す。比較のため、元ブロッ
ク符号化変調のビット誤り率(BER)も合わせて示し
た。ただし、Eb/N0はデータビット当りの電力対雑音
比である。Eb/N0が大きいとき、実施形態1と実施形
態2はともにビット誤り率の改善が得られているが、と
りわけ実施形態2は最も小さいビット誤り率を与えてい
る。これは実施形態1に比べて、実施形態2の伝送効率
が大きく、データビット当りのEb/N0が大きいからで
ある。
【0050】しかし、実施形態2と実施形態1の伝送効
率の差は、Kが大きくなるにつれて、次第に小さくな
る。数8と数9を用いて、実施形態2と実施形態1の伝
送効率を図5に示す。Kが大きくなるにしたがって、実
施形態2よりも実施形態1の伝送効率の改善は大きいこ
とが分かる。
【0051】図6に符号ブロックの数Kがビット誤り率
特性に与える影響を示す。ここで、K=4、6、8、10の
ときのそれぞれの結果を示している。Kが大きくなるに
つれて、両実施形態のビット誤り率特性はともに改善さ
れるが、特にEb/N0の大きいところでは、実施形態2
よりも実施形態1の改善効果は大きい。Kが6以上のと
き、Eb/N0が7.5dB以上の領域では、実施形態1は実
施形態2よりも小さいビット誤り率を示している。これ
は両実施形態の伝送効率の差が縮まった結果、そのビッ
ト誤り率への影響は小さくなり、一方、用いたパリティ
ビットの1ビット当たりの効率の高さは、ビット誤り率
に対して主導的な影響を与えるようになったためであ
る。実施形態1の符号条件は、実施形態2の符号条件よ
りも限定が強いため、以上のようなビット誤り率の逆転
を生じたものである。K=8のときは、上記の両実施形
態で、ともにビット誤り率が2×10-6の領域では、元
ブロック符号化変調に対して1dBほどの符号化利得を得
ることができた。
【0052】次に、図4と図6では、繰り返し復号にお
ける最大繰り返し回数(N)として、それぞれN=30と
N=50を用いたが、図7にNのビット誤り率への影響に
ついて調べた結果を示す。ただし、Eb/N0を7dBと
し、K=4と8のときの結果のみを示している。実施形態
1ではビット誤り率はN=15の前後で収束し、Nをそれ
以上に増やしても、ビット誤り率は変わらずほぼ一定で
ある。それに対して、実施形態2ではNが大きくなるに
つれて、N=50になってもビット誤り率はまだ徐々に下
がる傾向が見られる。以上から、ビット誤り率は、実施
形態1の方がNに関して速い収束特性を有することが分
かる。
【0053】以上本発明の構成法および復号法を実施形
態1および実施形態2に基づいて説明したが、本発明は
上記した実施形態に限定されるものではなく、上記した
構成を変更しない限り、種々の形態において実施するこ
とができる。例えば、上記の実施形態1と実施形態2で
は、縦方向と斜め方向のパリティ検査符号を用いたが、
これらを組み合わせた符号方式や、より限定された符号
を用いることによっても、誤り率特性の改善を有効に行
うことができることは、容易に理解できる。
【0054】
【発明の効果】本発明は、上記で説明した構成をもつの
で、以下に説明するような効果を奏することができる。
【0055】まず、請求項1に記載の発明では、ブロッ
ク符号化変調の誤り率特性が改善され、しかも、並列処
理に適していることを利用して、復号に要される時間を
減らすことが出来る。
【0056】また、請求項2に記載の発明では、簡単な
符号と復号操作によって符号化利得を向上させることが
できる。
【0057】また、請求項3に記載の発明では、冗長ビ
タビ復号を行うことにより、繰り返し復号の際、トレリ
ス線図の中間からの復号を行うことによって復号におけ
る遅延を削減することができる。
【0058】また、請求項4に記載の発明では、請求項
2に記載の発明の効果に加えて、さらに、誤り率特性を
改善することができる。
【0059】また、請求項5ないし7のいずれかに記載
の発明では、誤り率特性を改善することができる。
【0060】また、請求項8に記載の発明では、請求項
6あるいは7に記載の発明の効果に加えて、さらに、パ
リティビットの1ビット当たりの効果を高くすることが
できる。
【図面の簡単な説明】
【図1】本発明におけるブロック符号化変調とパリティ
検査符号の結合による符号構成を示す図である。
【図2】従来のビタビ復号を用いたブロック符号化変調
の構成を示す図である。
【図3】従来のブロック符号化変調のトレリス線図であ
る。
【図4】実施形態1と実施形態2の誤り率特性を示す図
である。
【図5】実施形態1と実施形態2の伝送効率を示す図で
ある。
【図6】本発明の構成における符号ブロックの数が誤り
率特性に与える影響を示した図である。
【図7】実施形態1と実施形態2の収束性の比較を示す
図である。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 デジタル信号のブロック符号化変調を複
    数個束ねて、それぞれの符号ブロックは複数の要素から
    なり、それぞれの符号ブロックの要素数は等しく構成さ
    れ、それぞれの要素には、時間と共に変化する単位デジ
    タル信号が対応し、予め決められた時間範囲で、デジタ
    ル信号の1クロック以下には分解しない任意の時刻にお
    いて、ひとつの符号ブロックにおける異なる要素間に成
    り立つ関係が、同時刻の他のブロックにおける異なる要
    素間においても成り立つという特徴をもったブロックに
    よるブロック符号化変調において、 符号ブロックの要素をX方向に並べ、異なる符号ブロッ
    クをY方向に並べることによって形成される行列につい
    て、X方向の符号ブロックについては、ブロック符号化
    変調の操作を行い、 異なる符号ブロックの要素をひとつづつまたは2つづつ
    含む列のビット列については、その列についてのパリテ
    ィ検査符号をさらに付加した構成をもったブロックを用
    いて伝送することを特徴とする冗長パリティ検査を用い
    たブロック符号化変調方法。
  2. 【請求項2】 請求項1に記載の冗長パリティ検査を用
    いたブロック符号化変調方法によって伝送されたデジタ
    ル信号の復号操作において、 符号ブロックの要素をX方向に並べ、異なる符号ブロッ
    クをY方向に並べることによって形成される行列につい
    て、X方向の要素の復号には、復号器の状態を記述する
    トレリス線図における復号系列を複数記憶して復号に用
    いる冗長ビタビ復号を行い、また、異なる符号ブロック
    の要素をひとつづつまたは2つづつ含む列のビット列に
    ついては、パリティ検査を行い、その結果に基づいて符
    号ブロック全体の復号を終了させるかまたは繰り返し復
    号を行うことを特徴とする冗長パリティ検査を用いたブ
    ロック符号化変調方法。
  3. 【請求項3】 請求項2に記載の冗長パリティ検査を用
    いたブロック符号化変調方法におけるX方向の冗長ビタ
    ビ復号において、トレリス線図の各々の状態に至る全て
    のパスを予めきめられた記憶領域に記憶する手続きと、 上記のパリティ検査に基づく繰り返し復号を行う際に、
    該記憶領域の記憶情報を用いて、トレリス線図の中間か
    らの冗長ビタビ復号を行う手続きを含むことを特徴とす
    る冗長パリティ検査を用いたブロック符号化変調方法。
  4. 【請求項4】 請求項1に記載の冗長パリティ検査を用
    いたブロック符号化変調方法における異なる符号ブロッ
    クの要素をひとつづつ含む列のビット列についてのパリ
    ティ検査操作において、異なる符号ブロックの要素をひ
    とつづつ含む列のビット列にパリティ検査ビットをそれ
    ぞれ2つ用い、それぞれX方向のブロック符号化変調の
    予め決められた列番号の要素に対してパリティ検査を行
    う手続きを含むことを特徴とする冗長パリティ検査を用
    いたブロック符号化変調方法。
  5. 【請求項5】 請求項1に記載の冗長パリティ検査を用
    いたブロック符号化変調方法における異なる符号ブロッ
    クの要素を2つづつ含む列のビット列のパリティ検査操
    作において、異なる符号ブロックの要素を2つづつ含む
    列のビット列の各ビット列にパリティ検査ビットをそれ
    ぞれ1つ用いてパリティ検査を行う手続きを含むことを
    特徴とする冗長パリティ検査を用いたブロック符号化変
    調方法。
  6. 【請求項6】 請求項1乃至5のいずれかに記載の冗長
    パリティ検査を用いたブロック符号化変調方法におい
    て、異なる符号ブロックの要素をひとつづつまたは2つ
    づつ含む列のビット列は、Y方向のビット列であること
    を特徴とする冗長パリティ検査を用いたブロック符号化
    変調方法。
  7. 【請求項7】 請求項6に記載の冗長パリティ検査を用
    いたブロック符号化変調方法における異なる符号ブロッ
    クの要素をひとつづつ含む列の信号列のパリティ検査に
    基づく繰り返し復号において、異なる符号ブロックの要
    素をひとつづつ含む列の信号列の各信号列にパリティ検
    査ビットをそれぞれ1つ用いて行う手続きを含むことを
    特徴とする冗長パリティ検査を用いたブロック符号化変
    調方法。
  8. 【請求項8】 請求項6あるいは7に記載の冗長パリテ
    ィ検査を用いたブロック符号化変調方法において、予め
    決められた符号ブロックの予め決められた要素をパリテ
    ィ検査において除外して復号を行う手続きを含むことを
    特徴とする冗長パリティ検査を用いたブロック符号化変
    調方法。
JP2000382212A 2000-12-15 2000-12-15 冗長パリティ検査を用いたブロック符号化変調方法 Expired - Lifetime JP3425625B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000382212A JP3425625B2 (ja) 2000-12-15 2000-12-15 冗長パリティ検査を用いたブロック符号化変調方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000382212A JP3425625B2 (ja) 2000-12-15 2000-12-15 冗長パリティ検査を用いたブロック符号化変調方法

Publications (2)

Publication Number Publication Date
JP2002185333A true JP2002185333A (ja) 2002-06-28
JP3425625B2 JP3425625B2 (ja) 2003-07-14

Family

ID=18850079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000382212A Expired - Lifetime JP3425625B2 (ja) 2000-12-15 2000-12-15 冗長パリティ検査を用いたブロック符号化変調方法

Country Status (1)

Country Link
JP (1) JP3425625B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739510B1 (ko) 2004-06-16 2007-07-13 포항공과대학교 산학협력단 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법
CN109542671A (zh) * 2018-11-30 2019-03-29 湖南国科微电子股份有限公司 校验数据生成方法及固态硬盘

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739510B1 (ko) 2004-06-16 2007-07-13 포항공과대학교 산학협력단 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법
CN109542671A (zh) * 2018-11-30 2019-03-29 湖南国科微电子股份有限公司 校验数据生成方法及固态硬盘
CN109542671B (zh) * 2018-11-30 2022-06-07 湖南国科微电子股份有限公司 校验数据生成方法及固态硬盘

Also Published As

Publication number Publication date
JP3425625B2 (ja) 2003-07-14

Similar Documents

Publication Publication Date Title
EP3400675B1 (en) Concatenated and sliding-window polar coding
CN110226289B (zh) 接收器和用于解码的方法
Sala et al. Exact reconstruction from insertions in synchronization codes
Davey et al. Reliable communication over channels with insertions, deletions, and substitutions
EP0682415B1 (en) Punctured convolutional encoder
Lin et al. Error Control
US6029264A (en) System and method for error correcting a received data stream in a concatenated system
US6597743B1 (en) Reduced search symbol estimation algorithm
JP4836962B2 (ja) マルチレベル低密度パリティ検査符号化変調
USRE38010E1 (en) Trellis encoder and decoder based upon punctured rate ½ convolutional codes
US20030108113A1 (en) Implementing reduced-state viterbi detectors
CN110995278B (zh) 一种改进极性码串行消除列表比特翻转译码方法及系统
CN109768846B (zh) 基于二核三核混合极化码的凿孔方法、系统、装置及介质
JPH07221655A (ja) 通信システムおよび情報処理方法
US6718502B1 (en) Precoders for partial response channels
CN106254030B (zh) 无速率Spinal码的双向编译码方法
Piao et al. CRC-aided sphere decoding for short polar codes
CN110995279B (zh) 一种极化码联合scf球形列表翻转译码方法
US7356088B2 (en) M-dimension M-PAM trellis code system and associated trellis encoder and decoder
JP2002185333A (ja) 冗長パリティ検査を用いたブロック符号化変調方法
Dai et al. Asynchronous polar-coded modulation
Béal et al. Presentations of constrained systems with unconstrained positions
Li et al. Spinal codes over BSC: Error probability analysis and the puncturing design
JP5586504B2 (ja) 復号装置
Zhou et al. Delayed bit interleaved polar coded modulation

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3425625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term