JP2002185323A - Sampling device - Google Patents

Sampling device

Info

Publication number
JP2002185323A
JP2002185323A JP2000384919A JP2000384919A JP2002185323A JP 2002185323 A JP2002185323 A JP 2002185323A JP 2000384919 A JP2000384919 A JP 2000384919A JP 2000384919 A JP2000384919 A JP 2000384919A JP 2002185323 A JP2002185323 A JP 2002185323A
Authority
JP
Japan
Prior art keywords
clock
video signal
frequency
input
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000384919A
Other languages
Japanese (ja)
Inventor
Teruo Hotta
照男 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2000384919A priority Critical patent/JP2002185323A/en
Publication of JP2002185323A publication Critical patent/JP2002185323A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the circuit scale of a sampling device that samples video signals of a plurality of kinds of formats without generating any reflecting noise. SOLUTION: A prefilter 2 limits the band of input analog video signals. A clock generating circuit 10 generates a first clock having the first frequency corresponding to the format of the analog video signals. Another clock generating circuit 6 generates a second clock having a fixed second frequency. An A/D converter 5 performs A/D conversion on the output of the prefilter 2 based on the second clock. A sampling rate converting circuit 9 converts a sampling rate in such a way that the circuit 9 converts the output of the A/D converter 5 into the data rate of the first frequency by using the coefficient generated from a coefficient generating circuit 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数種類のフォー
マットの映像信号をサンプリングすることができるサン
プリング装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sampling device capable of sampling video signals of a plurality of formats.

【0002】[0002]

【従来の技術】アナログ映像信号をサンプリング装置に
よってサンプリングする場合、折り返しノイズを除去す
るため、A/D変換器の前段にプリフィルタを設け、入
力された映像信号の帯域をサンプリングクロックの1/
2に制限する必要がある。複数種類のフォーマットの映
像信号をサンプリングする場合には、それぞれのフォー
マットの映像信号に応じてサンプリングクロックが必要
となり、サンプリングクロックの種類だけプリフィルタ
も必要となる。
2. Description of the Related Art When an analog video signal is sampled by a sampling device, a pre-filter is provided before an A / D converter in order to remove aliasing noise, and the band of an input video signal is reduced by 1/1 of a sampling clock.
It needs to be limited to 2. When sampling video signals of a plurality of types of formats, a sampling clock is required in accordance with the video signal of each format, and a prefilter is also required for each type of sampling clock.

【0003】図2は、従来のサンプリング装置の一例を
示すブロック図である。ここでは、2種類のフォーマッ
トの映像信号をサンプリングする場合を示している。図
2において、入力端子1に入力されたアナログ映像信号
は、プリフィルタ2,3に入力される。プリフィルタ
2,3は、前述のように、折り返しノイズを発生させな
いようにするため帯域を制限するものである。プリフィ
ルタ2,3の出力は選択回路4の端子a,bにそれぞれ
入力される。
FIG. 2 is a block diagram showing an example of a conventional sampling device. Here, a case is shown in which video signals of two types of formats are sampled. In FIG. 2, an analog video signal input to an input terminal 1 is input to prefilters 2 and 3. As described above, the pre-filters 2 and 3 limit the band so as not to generate aliasing noise. Outputs of the prefilters 2 and 3 are input to terminals a and b of the selection circuit 4, respectively.

【0004】選択回路4は、プリフィルタ2の出力であ
る端子aとプリフィルタ3の出力である端子bとを入力
端子8より入力された選択信号によって選択し、A/D
変換器5に入力する。入力端子8より入力される選択信
号は、入力される映像信号のフォーマットに応じたもの
である。
A selection circuit 4 selects a terminal a, which is an output of the prefilter 2, and a terminal b, which is an output of the prefilter 3, according to a selection signal input from an input terminal 8, and A / D
Input to the converter 5. The selection signal input from the input terminal 8 is in accordance with the format of the input video signal.

【0005】一方、クロック発生回路6は、入力端子8
より入力された選択信号によって、入力される映像信号
のフォーマットに応じたサンプリングクロックを発生
し、A/D変換器5に入力する。A/D変換器5は、選
択回路4より供給された映像信号を、クロック発生回路
6より供給されたクロックに基づいてA/D変換する。
A/D変換器5によってデジタル信号とされた映像信号
は、出力端子7より出力される。
On the other hand, the clock generation circuit 6 has an input terminal 8
A sampling clock corresponding to the format of the input video signal is generated based on the input selection signal, and input to the A / D converter 5. The A / D converter 5 performs A / D conversion on the video signal supplied from the selection circuit 4 based on the clock supplied from the clock generation circuit 6.
The video signal converted into a digital signal by the A / D converter 5 is output from an output terminal 7.

【0006】ところで、NTSC信号のような走査線5
25本(有効走査線480本)のインターレース信号
(525i)をサンプリングする場合、14.3MHz
のサンプリングクロックで行うのが一般的である。折り
返しノイズ除去用のプリフィルタはカットオフ周波数約
7MHzのローパスフィルタとなる。また、走査線52
5本(有効走査線480本)のプログレッシブ信号(5
25p)をサンプリングする場合、28.6MHzのサ
ンプリングクロックで行うのが一般的である。折り返し
ノイズ除去用のプリフィルタはカットオフ周波数約14
MHzのローパスフィルタとなる。
By the way, the scanning line 5 such as the NTSC signal is used.
When sampling 25 interlaced signals (525i) (480 effective scanning lines), 14.3 MHz
The sampling clock is generally used. The pre-filter for removing aliasing noise is a low-pass filter having a cutoff frequency of about 7 MHz. The scanning line 52
5 (480 effective scanning lines) progressive signals (5
When sampling 25p), sampling is generally performed with a sampling clock of 28.6 MHz. The pre-filter for aliasing noise removal has a cutoff frequency of about 14
MHz low-pass filter.

【0007】図2に示す従来のサンプリング装置におい
て、525iと525p双方の信号を扱うには、プリフ
ィルタ2,3のカットオフ周波数をそれぞれ約7MH
z,約14MHzとすることが必要となる。また、クロ
ック発生回路6は、14.3MHz,28.6MHzの
2種類のクロックを発生することが必要となる。選択回
路4は入力された映像信号が525iであれば端子aを
選択し、525pであれば端子bを選択する。
In the conventional sampling apparatus shown in FIG. 2, in order to handle signals of both 525i and 525p, the cutoff frequencies of the prefilters 2 and 3 are set to about 7 MHz, respectively.
z, about 14 MHz. Further, the clock generation circuit 6 needs to generate two types of clocks, 14.3 MHz and 28.6 MHz. The selection circuit 4 selects the terminal a if the input video signal is 525i, and selects the terminal b if the input video signal is 525p.

【0008】[0008]

【発明が解決しようとする課題】このように、従来のサ
ンプリング装置においては、2種類のフォーマットの映
像信号をサンプリングするためには、2種類のプリフィ
ルタ2,3と選択回路4が必要となる。よって、回路規
模が大きくなり、コストも高くなってしまう。取り扱う
フォーマットの種類が増えれば増えるほど、プリフィル
タを増やさなければならないので、回路規模はますます
増大し、さらにコストが高くなる。
As described above, in the conventional sampling device, two types of pre-filters 2 and 3 and a selection circuit 4 are required to sample video signals of two types of formats. . Therefore, the circuit scale increases and the cost also increases. As the number of types of formats handled increases, the number of pre-filters must be increased, so that the circuit scale is further increased and the cost is further increased.

【0009】本発明はこのような問題点に鑑みなされた
ものであり、本発明の目的は、複数種類のフォーマット
の映像信号を折り返しノイズを発生させることなくサン
プリングすることができるサンプリング装置の回路規模
を小さくして、低コストで実現可能なサンプリング装置
を提供することである。
SUMMARY OF THE INVENTION The present invention has been made in view of such problems, and an object of the present invention is to provide a circuit scale of a sampling device capable of sampling video signals of a plurality of formats without generating aliasing noise. And to provide a sampling device that can be realized at low cost.

【0010】[0010]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、入力されるアナログ映像
信号をデジタル映像信号に変換するサンプリング装置に
おいて、折り返しノイズを除去するため前記アナログ映
像信号の帯域を制限するプリフィルタ(2)と、前記ア
ナログ映像信号のフォーマットに応じた第1の周波数を
有する第1のクロックを発生する第1のクロック発生回
路(10)と、前記第1の周波数よりも高い固定の第2
の周波数を有する第2のクロックを発生する第2のクロ
ック発生回路(6)と、前記プリフィルタより出力され
たアナログ映像信号を前記第2のクロックに基づいてA
/D変換することにより、前記第2の周波数のデータレ
ートを有する第1のデジタル映像信号を出力するA/D
変換器(5)と、前記アナログ映像信号のフォーマット
に応じた係数を発生する係数発生回路(11)と、サン
プリングレートを変換するためのフィルタを有し、前記
第1のクロックと、前記第2のクロックと、前記係数が
入力され、前記第1のデジタル映像信号を、前記係数を
用いて前記第1の周波数のデータレートを有する第2の
デジタル映像信号にサンプリングレート変換して出力す
るサンプリングレート変換回路(9)とを備えて構成し
たことを特徴とするサンプリング装置を提供するもので
ある。
According to the present invention, there is provided a sampling apparatus for converting an input analog video signal into a digital video signal in order to eliminate aliasing noise. A prefilter (2) for limiting a band of a video signal, a first clock generation circuit (10) for generating a first clock having a first frequency according to a format of the analog video signal, Fixed second higher than the frequency of
A second clock generation circuit (6) for generating a second clock having a frequency of (A) and an analog video signal output from the pre-filter based on the second clock.
A / D that outputs a first digital video signal having a data rate of the second frequency by performing A / D conversion
A converter for generating a coefficient corresponding to the format of the analog video signal; a filter for converting a sampling rate; the first clock; the second clock; And a sampling rate for inputting the clock and the coefficient, converting the first digital video signal to a second digital video signal having a data rate of the first frequency using the coefficient, and outputting the converted digital video signal. A sampling device characterized by comprising a conversion circuit (9).

【0011】[0011]

【発明の実施の形態】以下、本発明のサンプリング装置
について、添付図面を参照して説明する。図1は本発明
のサンプリング装置の一実施例を示すブロック図であ
る。なお、図1において、図2と同一部分には同一符号
が付してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A sampling device according to the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a block diagram showing one embodiment of the sampling device of the present invention. In FIG. 1, the same parts as those in FIG. 2 are denoted by the same reference numerals.

【0012】図1において、入力端子1に入力されたア
ナログ映像信号は、ローパスフィルタよりなるプリフィ
ルタ2に入力される。プリフィルタ2は、折り返しノイ
ズを発生させないようにするため帯域を制限する。後述
するクロック発生回路10が発生するクロックの周波数
をfsとし、クロック発生回路6が発生するサンプリン
グクロックの周波数をfsのM倍(M>1)とすると、
プリフィルタ2のカットオフ周波数は、周波数Mfsの
クロックに対応したものである。なお、Mは変数であ
り、周波数Mfsは一定である。
In FIG. 1, an analog video signal input to an input terminal 1 is input to a pre-filter 2 comprising a low-pass filter. The pre-filter 2 limits the band so as not to generate aliasing noise. Assuming that the frequency of the clock generated by the clock generation circuit 10 described later is fs and the frequency of the sampling clock generated by the clock generation circuit 6 is M times fs (M> 1),
The cutoff frequency of the pre-filter 2 corresponds to the clock of the frequency Mfs. Note that M is a variable, and the frequency Mfs is constant.

【0013】プリフィルタ2の出力はA/D変換器5に
入力される。A/D変換器5には、クロック発生回路6
より固定の周波数である周波数Mfsのクロックが入力
され、A/D変換器5は周波数Mfsのクロックに基づ
いて入力された映像信号をA/D変換する。A/D変換
器5によってデジタル信号とされた映像信号は、サンプ
リングレート変換回路9に入力される。
The output of the prefilter 2 is input to an A / D converter 5. The A / D converter 5 includes a clock generation circuit 6
A clock having a frequency Mfs, which is a fixed frequency, is input, and the A / D converter 5 A / D converts the input video signal based on the clock having the frequency Mfs. The video signal converted into a digital signal by the A / D converter 5 is input to a sampling rate conversion circuit 9.

【0014】クロック発生回路10は、入力端子8から
入力される制御信号によって、入力される映像信号のフ
ォーマット(水平期間の画素数)に応じた周波数fsの
クロックを発生する。クロック発生回路6は、入力端子
8から入力される制御信号によって、倍率Mを可変して
一定の周波数Mfsのクロックを発生する。サンプリン
グレート変換回路9には、クロック発生回路6より周波
数Mfsのクロックと、クロック発生回路10より周波
数fsのクロックが入力される。
The clock generation circuit 10 generates a clock having a frequency fs according to the format of the input video signal (the number of pixels in the horizontal period) according to the control signal input from the input terminal 8. The clock generation circuit 6 varies the magnification M according to a control signal input from the input terminal 8 and generates a clock having a constant frequency Mfs. A clock having a frequency Mfs from the clock generation circuit 6 and a clock having a frequency fs from the clock generation circuit 10 are input to the sampling rate conversion circuit 9.

【0015】また、係数発生回路11は、入力端子8か
ら入力される制御信号によって、サンプリングレート変
換回路9を構成するフィルタで用いる係数を発生する。
サンプリングレート変換回路9自体は、FIRフィルタ
(ポリフェーズフィルタ)で構成される公知のものを用
いることができる。係数発生回路11が発生するフィル
タの係数は、入力される映像信号のフォーマットに応じ
たものである。
The coefficient generation circuit 11 generates a coefficient used in a filter constituting the sampling rate conversion circuit 9 according to a control signal input from the input terminal 8.
As the sampling rate conversion circuit 9 itself, a known one configured by an FIR filter (polyphase filter) can be used. The coefficients of the filter generated by the coefficient generation circuit 11 correspond to the format of the input video signal.

【0016】サンプリングレート変換回路9は、係数発
生回路11より入力される係数を用いて、A/D変換器
5より入力されるサンプリングレートMfsのデジタル
映像信号をサンプリングレートfsのデジタル映像信号
に変換する。サンプリングレート変換回路9よってサン
プリングレート変換された映像信号は出力端子7より出
力される。
The sampling rate conversion circuit 9 converts the digital video signal of the sampling rate Mfs input from the A / D converter 5 into a digital video signal of the sampling rate fs using the coefficient input from the coefficient generation circuit 11. I do. The video signal whose sampling rate has been converted by the sampling rate conversion circuit 9 is output from the output terminal 7.

【0017】以上の構成により、A/D変換器5は、入
力される映像信号のフォーマット(水平期間の画素数)
にかかわらず一定のクロックである周波数Mfsのクロ
ックでA/D変換を行う。よって、プリフィルタ2は、
周波数Mfsに対応した1種類のローパスフィルタでよ
い。このようにして、本発明のサンプリング装置は、複
数種類のフォーマットの映像信号を折り返しノイズを発
生させることなくサンプリングすることができる。本発
明のサンプリング装置は、回路規模が小さく、低コスト
で実現可能である。
With the above-described configuration, the A / D converter 5 performs the format of the input video signal (the number of pixels in the horizontal period).
A / D conversion is performed with a clock of frequency Mfs, which is a constant clock regardless of. Therefore, the pre-filter 2
One type of low-pass filter corresponding to the frequency Mfs may be used. In this manner, the sampling apparatus of the present invention can sample video signals of a plurality of formats without generating aliasing noise. The sampling device of the present invention has a small circuit scale and can be realized at low cost.

【0018】[0018]

【発明の効果】以上詳細に説明したように、本発明のサ
ンプリング装置は、折り返しノイズを除去するためアナ
ログ映像信号の帯域を制限するプリフィルタと、アナロ
グ映像信号のフォーマットに応じた第1の周波数を有す
る第1のクロックを発生する第1のクロック発生回路
と、第1の周波数よりも高い固定の第2の周波数を有す
る第2のクロックを発生する第2のクロック発生回路
と、プリフィルタより出力されたアナログ映像信号を第
2のクロックに基づいてA/D変換することにより、第
2の周波数のデータレートを有する第1のデジタル映像
信号を出力するA/D変換器と、アナログ映像信号のフ
ォーマットに応じた係数を発生する係数発生回路と、サ
ンプリングレートを変換するためのフィルタを有し、第
1のクロックと、第2のクロックと、係数が入力され、
第1のデジタル映像信号を、係数を用いて第1の周波数
のデータレートを有する第2のデジタル映像信号にサン
プリングレート変換して出力するサンプリングレート変
換回路とを備えて構成したので、複数種類のフォーマッ
トの映像信号を折り返しノイズを発生させることなくサ
ンプリングすることができるサンプリング装置の回路規
模を小さくすることができ、低コストで実現することが
可能となる。
As described above in detail, the sampling apparatus according to the present invention comprises a pre-filter for limiting a band of an analog video signal for removing aliasing noise, and a first frequency corresponding to a format of the analog video signal. A first clock generating circuit for generating a first clock having a first frequency, a second clock generating circuit for generating a second clock having a fixed second frequency higher than the first frequency, and a pre-filter. An A / D converter that outputs a first digital video signal having a data rate of a second frequency by A / D converting the output analog video signal based on a second clock; and an analog video signal. And a filter for converting a sampling rate. A first clock, a second clock, And the clock, the coefficient is input,
A sampling rate conversion circuit configured to convert a first digital video signal into a second digital video signal having a data rate of a first frequency by using a coefficient and convert the sampling rate into a second digital video signal. The circuit scale of a sampling device that can sample a video signal in a format without generating aliasing noise can be reduced, and it can be realized at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】従来例を示すブロック図である。FIG. 2 is a block diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

2 プリフィルタ(ローパスフィルタ) 5 A/D変換器 6,10 クロック発生回路 9 サンプリングレート変換回路 11 係数発生回路 2 Pre-filter (low-pass filter) 5 A / D converter 6, 10 Clock generation circuit 9 Sampling rate conversion circuit 11 Coefficient generation circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力されるアナログ映像信号をデジタル映
像信号に変換するサンプリング装置において、 折り返しノイズを除去するため前記アナログ映像信号の
帯域を制限するプリフィルタと、 前記アナログ映像信号のフォーマットに応じた第1の周
波数を有する第1のクロックを発生する第1のクロック
発生回路と、 前記第1の周波数よりも高い固定の第2の周波数を有す
る第2のクロックを発生する第2のクロック発生回路
と、 前記プリフィルタより出力されたアナログ映像信号を前
記第2のクロックに基づいてA/D変換することによ
り、前記第2の周波数のデータレートを有する第1のデ
ジタル映像信号を出力するA/D変換器と、 前記アナログ映像信号のフォーマットに応じた係数を発
生する係数発生回路と、 サンプリングレートを変換するためのフィルタを有し、
前記第1のクロックと、前記第2のクロックと、前記係
数が入力され、前記第1のデジタル映像信号を、前記係
数を用いて前記第1の周波数のデータレートを有する第
2のデジタル映像信号にサンプリングレート変換して出
力するサンプリングレート変換回路とを備えて構成した
ことを特徴とするサンプリング装置。
1. A sampling device for converting an input analog video signal into a digital video signal, comprising: a pre-filter for limiting a band of the analog video signal in order to remove aliasing noise; A first clock generation circuit for generating a first clock having a first frequency, and a second clock generation circuit for generating a second clock having a fixed second frequency higher than the first frequency A / D converting the analog video signal output from the pre-filter based on the second clock to output a first digital video signal having a data rate of the second frequency. A D converter, a coefficient generation circuit for generating a coefficient according to a format of the analog video signal, and a sampling rate. It has a filter for converting,
The first clock, the second clock, and the coefficient are input, and the first digital video signal is converted into a second digital video signal having a data rate of the first frequency by using the coefficient. And a sampling rate conversion circuit for converting and outputting a sampling rate.
JP2000384919A 2000-12-19 2000-12-19 Sampling device Pending JP2002185323A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000384919A JP2002185323A (en) 2000-12-19 2000-12-19 Sampling device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000384919A JP2002185323A (en) 2000-12-19 2000-12-19 Sampling device

Publications (1)

Publication Number Publication Date
JP2002185323A true JP2002185323A (en) 2002-06-28

Family

ID=18852280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000384919A Pending JP2002185323A (en) 2000-12-19 2000-12-19 Sampling device

Country Status (1)

Country Link
JP (1) JP2002185323A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5861127B2 (en) * 2011-03-29 2016-02-16 パナソニックIpマネジメント株式会社 Conversion device and receiving device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5861127B2 (en) * 2011-03-29 2016-02-16 パナソニックIpマネジメント株式会社 Conversion device and receiving device

Similar Documents

Publication Publication Date Title
US5274372A (en) Sampling rate conversion using polyphase filters with interpolation
US5610942A (en) Digital signal transcoder and method of transcoding a digital signal
JP2508616B2 (en) Sampling rate converter
JPH10200412A (en) Distributed decimation sample speed conversion
US20050062622A1 (en) Method and system for converting digital samples to an analog signal
KR0129767B1 (en) Sampling rate converter
KR101102410B1 (en) Up and down sample rate converter
US6608572B1 (en) Analog to digital converters with integral sample rate conversion and systems and methods using the same
JP3132802B2 (en) FM multiplex receiver
US5317529A (en) Digital filter using intermediate holding registers and common accumulators and multipliers
US5821884A (en) Sampling rate conversion method and apparatus utilizing an area effect correlation method
JPH07235861A (en) Sampling frequency conversion method of using weighted average
JP2002185323A (en) Sampling device
US20030102991A1 (en) Digital sample frequency converter
EP1570574B1 (en) Multirate filter and a display system and a mobile telephone comprising said multirate filter
JPH0683439B2 (en) Digital sample frequency reduction device
JP4405273B2 (en) Audio data display device and simultaneous display method
CA2144111C (en) Digital signal transcoder and method of transcoding a digital signal
JP3146878B2 (en) Clock rate conversion circuit
JP2973736B2 (en) CODEC for digital telephone
JP3197566B2 (en) Motion adaptive signal processing method and apparatus
JP3104353B2 (en) Full reconstruction filter
JPH06120776A (en) Sampling frequency converter
JPH07220068A (en) Digital video signal processor
JP2001119673A (en) Image sample number converter and method therefor