JP2002176411A - Ofdm burst signal receiver - Google Patents

Ofdm burst signal receiver

Info

Publication number
JP2002176411A
JP2002176411A JP2000371842A JP2000371842A JP2002176411A JP 2002176411 A JP2002176411 A JP 2002176411A JP 2000371842 A JP2000371842 A JP 2000371842A JP 2000371842 A JP2000371842 A JP 2000371842A JP 2002176411 A JP2002176411 A JP 2002176411A
Authority
JP
Japan
Prior art keywords
output
integrator
burst signal
amplifier
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000371842A
Other languages
Japanese (ja)
Other versions
JP3552100B2 (en
Inventor
Hironori Tanaka
博紀 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000371842A priority Critical patent/JP3552100B2/en
Publication of JP2002176411A publication Critical patent/JP2002176411A/en
Application granted granted Critical
Publication of JP3552100B2 publication Critical patent/JP3552100B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an OFDM(Orthogonal Frequency Division Multiplex) burst signal receiver that can attain gain control at high-speed with high accuracy so as to establish synchronization with high accuracy. SOLUTION: The OFDM burst signal receiver is provided with an amplifier control section 13 that sets a control variable in response to an output of an integrator 4 to a gain control amplifier 15 on the opportunity of detection of a burst signal to a gain control amplifier 15, a power calculator 24 that detects an output power of an OFDM demodulator 21, a comparator 27 that detects an error between the detected power and a preset reference value, and an amplifier control correction table 18 that corrects the control variable of the gain control amplifier 15 on the basis of the detected error output, and the OFDM burst signal receiver realize gain control at high-speed with high accuracy.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタル無線通
信システム等に用いられるOFDM(Orthogon
al Frequency Division Mul
tiplexing)バースト信号受信装置に関するも
のである。
The present invention relates to an OFDM (Orthogon) used for a digital radio communication system or the like.
al Frequency Division Mul
The present invention relates to a device for receiving a burst signal.

【0002】[0002]

【従来の技術】近年、移動体デジタル音声放送や地上デ
ジタルテレビ放送においては直交周波数分割多重(OF
DM)技術を用いた伝送方式が用いられている。OFD
Mは、複数のデジタル変調波を加え合わせたマルチキャ
リア変調方式の1つであり、データを多数のキャリアに
分散して送るため1つのシンボルの継続時間が長いこと
と、時間軸でガードインターバルを付加していることに
よりマルチパス環境下でも特性の劣化が少ない、適切な
誤り訂正符号と周波数軸上でのインタリーブとを組み合
わせることにより周波数選択性フェージングに強い、信
号波形がランダム雑音に近いため他のサービスに妨害を
与えにくく受けにくい、帯域利用効率が比較的良い等の
特徴を有している。これらの特徴を生かして無線LAN
等のデータ伝送にも用いるようになってきている。
2. Description of the Related Art Recently, orthogonal frequency division multiplexing (OF) has been used in mobile digital audio broadcasting and terrestrial digital television broadcasting.
A transmission system using a DM (DM) technique is used. OFD
M is one of the multi-carrier modulation schemes in which a plurality of digitally modulated waves are added. Since data is distributed and transmitted over many carriers, the duration of one symbol is long, and the guard interval is set on the time axis. Addition causes less deterioration in characteristics even in a multipath environment. Combination of appropriate error correction code and interleaving on the frequency axis is resistant to frequency-selective fading. This service has characteristics that the service is not easily disturbed and hardly received, and the band use efficiency is relatively good. Wireless LAN utilizing these features
Etc. are also being used for data transmission.

【0003】[0003]

【発明が解決しようとする課題】ところで、無線LAN
等のデータ伝送では、バースト信号により送受信が行わ
れており、OFDMバースト信号を受信するためには、
バースト信号の先頭に付加される利得制御用シンボルと
シンボル同期用シンボルで構成されるプリアンブル区間
で利得制御及びOFDMシンボルの同期を確立する必要
がある。OFDMシンボル同期を確立する方法として、
同期用シンボルの繰り返しを自己遅延相関によって検出
する場合、同期用シンボルの前に受信信号が一定レベル
に収束していなければならない。
SUMMARY OF THE INVENTION Wireless LAN
In such data transmission, transmission / reception is performed by a burst signal. In order to receive an OFDM burst signal,
It is necessary to establish gain control and OFDM symbol synchronization in a preamble section including a gain control symbol and a symbol synchronization symbol added to the head of a burst signal. As a method of establishing OFDM symbol synchronization,
When the repetition of the synchronization symbol is detected by the self-delay correlation, the received signal must converge to a certain level before the synchronization symbol.

【0004】しかしながら、プリアンブル区間の信号強
度のみによる利得制御では、高速な利得制御は実現でき
るものの、部品のばらつきや温度条件等により安定した
利得制御が得られなかった。また、閉ループによる利得
制御を行う場合、同期用シンボル区間で安定した制御が
できないため、同期確立の精度に問題があった。このよ
うな場合において、利得制御用シンボル区間内での高速
且つ高精度な利得制御が要求される。
However, in the gain control based on only the signal intensity in the preamble section, high-speed gain control can be realized, but stable gain control cannot be obtained due to variations in components and temperature conditions. Further, when performing gain control by a closed loop, stable control cannot be performed in a synchronization symbol section, and thus there is a problem in the accuracy of synchronization establishment. In such a case, high-speed and high-precision gain control within the gain control symbol section is required.

【0005】本発明は、上記従来の問題点に鑑みなされ
たもので、その目的は、高速且つ高精度の利得制御を可
能とし、同期確立を高精度で行うことが可能なOFDM
バースト信号受信装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and has as its object to provide an OFDM capable of performing high-speed and high-accuracy gain control and achieving synchronization with high accuracy.
An object of the present invention is to provide a burst signal receiving device.

【0006】[0006]

【課題を解決するための手段】本発明は、上記目的を達
成するため、受信信号を増幅する利得制御アンプと、前
記利得制御アンプの出力信号を復調するOFDM復調器
と、前記受信信号の受信レベルを検出するRSSIと、
前記RSSIの出力を積算する積算器と、前記積算器の
出力に基づいてバースト信号を検出する手段と、前記バ
ースト信号の検出を契機として前記積算器の出力に応じ
た制御値を前記利得制御アンプに設定する手段と、前記
OFDM復調器の出力の電力値を検出する手段と、検出
された電力値と予め設定された基準値との誤差を検出す
る手段と、検出された誤差に基づいて前記利得制御アン
プの制御値を補正する補正手段とを備えたことを特徴と
している。
In order to achieve the above object, the present invention provides a gain control amplifier for amplifying a received signal, an OFDM demodulator for demodulating an output signal of the gain control amplifier, and a reception of the received signal. RSSI for detecting the level,
An integrator for integrating the output of the RSSI; a means for detecting a burst signal based on the output of the integrator; and a gain control amplifier for controlling a control value corresponding to the output of the integrator upon detection of the burst signal. Means for detecting the power value of the output of the OFDM demodulator, means for detecting an error between the detected power value and a preset reference value, and based on the detected error. And a correcting means for correcting the control value of the gain control amplifier.

【0007】[0007]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1及び図2は本発
明のOFDMバースト信号受信装置の一実施形態の構成
を示すブロック図である。本実施形態のOFDMバース
ト信号受信装置は、主にアンプ制御部30と受信レベル
誤差測定部31から構成され、図1はアンプ制御部3
0、図2は受信レベル誤差測定部31をそれぞれ示して
いる。まず、図1に基づいてアンプ制御部の構成につい
て説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIGS. 1 and 2 are block diagrams showing the configuration of an embodiment of an OFDM burst signal receiving apparatus according to the present invention. The OFDM burst signal receiving apparatus according to the present embodiment mainly includes an amplifier control unit 30 and a reception level error measuring unit 31, and FIG.
0 and FIG. 2 show the reception level error measuring section 31, respectively. First, the configuration of the amplifier control unit will be described with reference to FIG.

【0008】図1において、アンプ制御部30はIF帯
信号の受信レベル検出信号を出力するRSSI(Rec
ieved Signal Strength Ind
icator)1、RSSI1が出力する受信信号レベ
ル検出信号をアナログ/デジタル変換するAD変換器
2、AD変換器2にサンプリングクロックを供給するサ
ンプリングクロック発振器3、AD変換器2の出力を一
定時間積算する積算器4を備えている。積算器4は受信
信号のレベルを測定する信号レベル測定部として用いら
れる。
In FIG. 1, an amplifier control unit 30 outputs an RSSI (Rec) for outputting a reception level detection signal of an IF band signal.
ieved Signal Strength Ind
icator) 1, an AD converter 2 for performing analog-to-digital conversion of a received signal level detection signal output by the RSSI 1, a sampling clock oscillator 3 for supplying a sampling clock to the AD converter 2, and an output of the AD converter 2 integrated for a certain time An integrator 4 is provided. The integrator 4 is used as a signal level measuring unit that measures the level of the received signal.

【0009】また、アンプ制御部30は、積算器4の出
力と雑音レベル測定部の出力を比較し信号検出の有無を
判定する判定器5、判定器5の出力を一定時間遅延させ
る遅延器6、信号の有無によって開閉するゲート7、雑
音レベル測定時間をカウントするカウンタ8、積算器1
0の出力を一時保持するフリップフロップ9、積算器4
によって積算された信号レベルを更に平均化するために
積算する積算器10、受信レベルに対応する利得制御ア
ンプ15の制御値を記憶したテーブルROM11、利得
制御アンプの制御値の初期値を記憶した初期値テーブル
12、利得制御アンプを制御するアンプ制御部13、I
F帯受信信号を減衰させるステップ減衰器14、制御値
によって利得が制御される利得制御アンプ15、受信信
号を準同期検波する準同期検波器16、準同期検波され
た受信信号をデジタル値に変換するAD変換器17、受
信レベル誤差測定部31から入力されるアンプ制御補正
値からテーブルROM11で記憶されている利得制御値
を補正する補正値を生成するアンプ制御補正テーブル生
成部18を備えている。
The amplifier control section 30 compares the output of the integrator 4 with the output of the noise level measuring section to determine whether or not a signal has been detected. The delay section 6 delays the output of the determination section 5 for a predetermined time. A gate 7 that opens and closes depending on the presence or absence of a signal, a counter 8 that counts the noise level measurement time,
Flip-flop 9 for temporarily holding the output of 0, integrator 4
, An integrator 10 for accumulating the signal level for further averaging, a table ROM 11 for storing a control value of a gain control amplifier 15 corresponding to a reception level, and an initial value for storing an initial value of a control value of the gain control amplifier. Value table 12, an amplifier control unit 13 for controlling a gain control amplifier, I
Step attenuator 14 for attenuating F-band reception signal, gain control amplifier 15 whose gain is controlled by a control value, quasi-synchronous detector 16 for quasi-synchronous detection of the received signal, and converting the quasi-synchronously detected received signal to a digital value And an amplifier control correction table generation unit 18 that generates a correction value for correcting the gain control value stored in the table ROM 11 from the amplifier control correction value input from the reception level error measurement unit 31. .

【0010】次に、図2を参照し受信レベル誤差測定部
31の構成について説明する。図2において、受信レベ
ル誤差測定部31は、デジタル変換されたOFDM受信
信号を復調するOFDM復調器21、シンボルレートク
ロックを供給するシンボルレートクロック発振器22、
データ区間を監視するためにシンボル数をカウントする
カウンタ23、OFDM復調器21の復調データの電力
値を算出する電力値算出器24、電力値を平均化する積
算器25、平均化された電力値を一時保持するフリップ
フロップ26、設定された最適受信レベルを記憶する基
準値テーブル28、一時保持された電力平均値と基準値
を比較しアンプ制御補正値を生成する比較器27を備え
ている。
Next, the configuration of the reception level error measuring section 31 will be described with reference to FIG. In FIG. 2, a reception level error measuring unit 31 includes an OFDM demodulator 21 for demodulating a digitally converted OFDM reception signal, a symbol rate clock oscillator 22 for supplying a symbol rate clock,
A counter 23 for counting the number of symbols for monitoring a data section, a power value calculator 24 for calculating a power value of demodulated data of the OFDM demodulator 21, an integrator 25 for averaging the power value, an averaged power value 26, a reference value table 28 for storing the set optimum reception level, and a comparator 27 for comparing the temporarily held power average value with the reference value to generate an amplifier control correction value.

【0011】ここで、アンプ制御部30では、ステップ
減衰器14及び利得制御アンプ15を同時に制御する。
高速な利得制御が要求される場合、IF帯信号のRSS
I信号レベル値を用いて開ループによる利得制御が採用
されるが、ステップ減衰器14及び利得制御アンプ15
は個体差や温度変動を有するため、高精度な利得制御が
期待できない。
Here, the amplifier controller 30 controls the step attenuator 14 and the gain control amplifier 15 simultaneously.
When high-speed gain control is required, RSS of IF band signal
An open loop gain control using the I signal level value is employed, but the step attenuator 14 and the gain control amplifier 15
Since there are individual differences and temperature fluctuations, highly accurate gain control cannot be expected.

【0012】そこで、本実施形態においては、OFDM
復調器21における受信電力の誤差を測定し、復調器2
1における受信電力が一定となるように利得制御アンプ
15の制御値を補正することにより高精度の利得制御を
実現している。ステップ減衰器14や利得制御アンプ1
5の個体差はあるものの固有のデバイスでは一定で、定
常状態において温度変動による利得の変動は時間的に緩
やかであることから、利得制御アンプ15の制御値の補
正データの更新は高速である必要はないので有効であ
る。
Therefore, in this embodiment, OFDM
The error of the received power in the demodulator 21 is measured, and the demodulator 2
By correcting the control value of the gain control amplifier 15 so that the received power at 1 becomes constant, high-precision gain control is realized. Step attenuator 14 and gain control amplifier 1
Although there is an individual difference of 5, the gain of the control value of the gain control amplifier 15 needs to be updated at a high speed because the gain fluctuation due to temperature fluctuation is temporally gradual in a steady state in a unique device. Is not effective.

【0013】次に、本実施形態の具体的な動作を図1、
図2を参照して説明する。まず、アンプ制御部30はス
テップ減衰器14、利得制御アンプ15を制御し、高速
の利得制御を行う。IF帯受信信号はステップ減衰器1
4を介してRSSI1、利得制御アンプ15に入力され
る。RSSI1ではIF帯受信信号の受信レベルを検出
し、受信レベル強度に応じた電圧信号をAD変換器2に
出力する。この時、サンプリングクロック発振器3から
AD変換器2へサンプリングクロックが供給されてお
り、AD変換器2はサンプリングクロックに同期して電
圧信号をサンプリングし、デジタル信号に変換する。A
D変換器2でデジタル信号に変換されたRSSI信号は
積算器(信号レベル測定部)4で一定時間積算され、移
動平均値として出力される。
Next, the specific operation of this embodiment will be described with reference to FIG.
This will be described with reference to FIG. First, the amplifier control unit 30 controls the step attenuator 14 and the gain control amplifier 15 to perform high-speed gain control. IF band received signal is a step attenuator 1
4 and input to the RSSI 1 and the gain control amplifier 15. The RSSI 1 detects the reception level of the IF band reception signal, and outputs a voltage signal corresponding to the reception level intensity to the AD converter 2. At this time, the sampling clock is supplied from the sampling clock oscillator 3 to the AD converter 2, and the AD converter 2 samples the voltage signal in synchronization with the sampling clock and converts it into a digital signal. A
The RSSI signal converted into a digital signal by the D converter 2 is integrated for a certain period of time by an integrator (signal level measuring unit) 4 and output as a moving average value.

【0014】判定器5は移動平均値と予め雑音レベル測
定部の出力レベルに一定レベルを加えた信号検出しきい
値を比較し、移動平均値が信号検出しきい値を越えた時
は信号検出状態を示すステータス信号を遅延器6やゲー
ト7に出力する。即ち、判定器5はバースト信号検出部
として働き、信号検出状態である時は雑音レベル測定部
のゲート7を閉じて雑音レベルの測定を中断する。ゲー
ト7、カウンタ8、F/F9、積算器10は受信信号の
雑音レベルを測定する雑音レベル測定部として設けら
れ、信号検出状態である時はゲート7をオフすることに
よって雑音レベルの測定を行わない。
The decision unit 5 compares the moving average value with a signal detection threshold value obtained by adding a predetermined level to the output level of the noise level measuring unit in advance, and when the moving average value exceeds the signal detection threshold value, the signal is detected. The status signal indicating the state is output to the delay unit 6 and the gate 7. That is, the decision unit 5 functions as a burst signal detection unit, and closes the gate 7 of the noise level measurement unit to interrupt the measurement of the noise level in the signal detection state. The gate 7, the counter 8, the F / F 9, and the integrator 10 are provided as a noise level measuring unit that measures the noise level of the received signal. When the signal is being detected, the gate 7 is turned off to measure the noise level. Absent.

【0015】バースト信号検出部において信号が検出さ
れていない状態では、雑音レベル測定部のゲート7が開
いて積算器10に信号レベル測定部である積算器4の出
力が供給される。同時に、サンプリングクロック発振器
3からサンプリングクロックがカウンタ8に供給され、
カウンタ8が所定の積算時間をカウントすると、フリッ
プフロップ9の値が積算器10の出力の値に更新され
る。これに一定レベルを加えた信号検出しきい値を判定
器5に出力し、判定器5において積算器4の出力と信号
検出しきい値を比較することによってバースト信号の検
出を行う。この場合、フリップフロップ9の初期値を最
大値に設定することで初期状態によるバースト信号の誤
検出を防止できる。
When no signal is detected in the burst signal detecting section, the gate 7 of the noise level measuring section is opened and the output of the integrator 4 which is a signal level measuring section is supplied to the integrator 10. At the same time, a sampling clock is supplied from the sampling clock oscillator 3 to the counter 8,
When the counter 8 counts a predetermined integration time, the value of the flip-flop 9 is updated to the value of the output of the integrator 10. A signal detection threshold obtained by adding a certain level to the signal is output to the decision unit 5, and the decision unit 5 compares the output of the integrator 4 with the signal detection threshold to detect a burst signal. In this case, by setting the initial value of the flip-flop 9 to the maximum value, erroneous detection of the burst signal due to the initial state can be prevented.

【0016】バースト信号検出部における判定器5がバ
ースト信号を検出すると、バースト信号検出状態を示す
ステータス信号が遅延器6に出力される。遅延器6はス
テータス信号を信号レベルの測定時間だけ遅延し、テー
ブルROM11、アンプ制御部13に出力する。ステー
タス信号を遅延するのはバースト信号が検出された後、
バースト信号のレベルが安定するまで待つためである。
テーブルROM11には、積算器4の信号レベルに対応
する利得制御アンプ15の制御値が格納されており、ア
ンプ制御部13はテーブルROM11からバースト信号
検出時(遅延器6のステータス信号出力時)における積
算器4の信号レベルに対応する制御値を読み出し、利得
制御アンプ15に出力する。また、アンプ制御部13は
信号レベルに対応するステップ減衰器14の制御値を生
成し、ステップ減衰器14に出力する。
When the determiner 5 in the burst signal detector detects a burst signal, a status signal indicating a burst signal detection state is output to the delay unit 6. The delay unit 6 delays the status signal by the signal level measurement time and outputs the status signal to the table ROM 11 and the amplifier control unit 13. The status signal is delayed after the burst signal is detected.
This is to wait until the burst signal level is stabilized.
The control value of the gain control amplifier 15 corresponding to the signal level of the integrator 4 is stored in the table ROM 11, and the amplifier control section 13 detects the burst signal from the table ROM 11 (when the status signal of the delay unit 6 is output). The control value corresponding to the signal level of the integrator 4 is read and output to the gain control amplifier 15. Further, the amplifier control unit 13 generates a control value of the step attenuator 14 corresponding to the signal level, and outputs the control value to the step attenuator 14.

【0017】ここで、アンプ制御補正テーブル生成部1
8は、予め設定された誤差測定時間だけ積算器4で平均
化された信号レベルと後述する受信レベル測定部31か
らのアンプ制御補正値をサンプルし、両者を対応させて
記憶する。誤差測定時間が経過すると、アンプ制御補正
テーブル生成部18は先に得られた積算器4の出力とア
ンプ制御補正値を用いて利得制御アンプ15の制御値を
補正する。例えば、積算器4の出力と受信レベル誤差測
定部31の比較器27の出力を次のように取得したもの
とする。
Here, the amplifier control correction table generator 1
Reference numeral 8 samples a signal level averaged by the integrator 4 for a preset error measurement time and an amplifier control correction value from a reception level measurement unit 31 described later, and stores them in association with each other. When the error measurement time elapses, the amplifier control correction table generator 18 corrects the control value of the gain control amplifier 15 using the output of the integrator 4 and the amplifier control correction value obtained earlier. For example, it is assumed that the output of the integrator 4 and the output of the comparator 27 of the reception level error measuring unit 31 are obtained as follows.

【0018】 図3はこれをグラフ化して示す図である。アンプ制御補
正テーブル生成部18は図3に示すように積算器4の出
力を〜10,11〜20,21〜30,31〜の区間に
区切ってそれぞれの区間における比較器27の出力値の
平均をとって補正値とする。図3では説明の便宜上サン
プル数は少くないが、サンプル数が増加するほど精度が
増すので極力サンプル数は多くとるのが望ましい。この
ようにサンプルがとれたとし、例えば、次に積算器4の
出力から“15”の信号が入力されたとすると、アンプ
制御補正テーブル生成部18はその信号に対応する区間
の補正値を用いて利得制御アンプ15の制御値を補正す
る。
[0018] FIG. 3 is a diagram showing this in a graph. The amplifier control correction table generator 18 divides the output of the integrator 4 into sections of 10, 11, 20, 21, 30 and 31 as shown in FIG. 3 and averages the output values of the comparator 27 in each section. And take it as the correction value. Although the number of samples is not small in FIG. 3 for convenience of explanation, it is desirable to increase the number of samples as much as possible because the accuracy increases as the number of samples increases. Assuming that a sample has been taken in this way, for example, if a signal of “15” is next input from the output of the integrator 4, the amplifier control correction table generator 18 uses the correction value of the section corresponding to the signal. The control value of the gain control amplifier 15 is corrected.

【0019】この場合は、積算器4の信号は“15”で
あるので、図3の区間11〜20の補正値、即ち、(3
−2+0+4)/4=1.25を用いて補正する。この
ようにアンプ制御補正テーブル生成部18は積算器4の
受信レベルに応じた補正値を用いて利得制御アンプ15
の制御値の補正を行い、利得制御アンプ15では補正さ
れた制御値で信号が増幅され、準同期検波器16に出力
される。準同期検波器16ではアンプ出力が準同期検波
され、ベースバンド信号に変換され、更に、AD変換器
17でデジタル信号にサンプリングされる。このデジタ
ル信号は図2のOFDM復調器21で復調され、復調デ
ータが出力される。
In this case, since the signal of the integrator 4 is "15", the correction values in the sections 11 to 20 in FIG.
Correction is made using -2 + 0 + 4) /4=1.25. As described above, the amplifier control correction table generation unit 18 uses the correction value according to the reception level of the integrator 4 to
Is corrected by the gain control amplifier 15, and the signal is amplified by the corrected control value and output to the quasi-synchronous detector 16. The quasi-synchronous detector 16 performs quasi-synchronous detection on the amplifier output, converts the output to a baseband signal, and samples the digital signal by the AD converter 17. This digital signal is demodulated by the OFDM demodulator 21 in FIG. 2, and demodulated data is output.

【0020】次に、説明が前後するが図2の受信レベル
誤差測定部31の動作について説明する。まず、図1の
利得制御アンプ15は補正前であるので前述のようにア
ンプ制御部13からの制御値によって制御されているも
のとする。この状態で、IF帯受信信号はステップ減衰
器14、利得制御アンプ15を介して準同期検波回路1
6に出力され、前述のように準同期検波回路16でベー
スバンド信号に変換された後、AD変換器17でデジタ
ル信号にサンプリングされ、受信レベル誤差測定部31
内のOFDM復調器21に供給される。受信レベル誤差
測定部31内にはアンプ制御値誤差測定部が設けられ、
OFDM復調器21から出力される復調データを用いて
復調器21の受信電力レベルを算出し、復調器21及び
後段の誤り訂正部(図示せず)において最適基準レベル
との誤差を測定し、アンプ制御補正値を出力する。
Next, the operation of the reception level error measuring section 31 shown in FIG. First, since the gain control amplifier 15 in FIG. 1 has not been corrected, it is assumed that the gain control amplifier 15 is controlled by the control value from the amplifier control unit 13 as described above. In this state, the IF band received signal is transmitted through the step attenuator 14 and the gain control amplifier 15 to the quasi-synchronous detection circuit 1.
6 and converted into a baseband signal by the quasi-synchronous detection circuit 16 as described above, then sampled by the AD converter 17 into a digital signal, and the reception level error measurement unit 31
Is supplied to the OFDM demodulator 21 in the above. An amplifier control value error measurement unit is provided in the reception level error measurement unit 31,
Using the demodulated data output from the OFDM demodulator 21, the reception power level of the demodulator 21 is calculated, and the demodulator 21 and an error correction unit (not shown) at the subsequent stage measure an error from the optimum reference level, and Outputs the control correction value.

【0021】具体的に説明すると、デジタル化された受
信信号はOFDM復調器21で復調される。この時、シ
ンボルクロック発振器22からシンボルクロックがOF
DM復調器21とカウンタ23に供給され、カウンタ2
3でシンボルクロックをカウントすることでバースト信
号の有効データ区間を監視している。この有効データ区
間において電力値算出器24でOFDM復調器21から
出力される復調データの電力値を算出し、積算器25で
電力値の平均化を行う。カウンタ23で有効データ区間
の終了が検出されると、積算器25で平均化された復調
データの電力値はフリップフロップ26に保持される。
比較器27はフリップフロップ26の電力値と基準値テ
ーブル28に設定された最適基準レベルとの差を検出
し、差分をアンプ制御補正値に変換してアンプ制御補正
テーブル生成部18に出力する。基準値テーブル28の
最適基準レベルはOFDM復調器21の出力が最適レベ
ルとなるような値に設定されている。
More specifically, the digitized received signal is demodulated by an OFDM demodulator 21. At this time, the symbol clock is turned off by the symbol clock oscillator 22.
It is supplied to the DM demodulator 21 and the counter 23,
The valid data section of the burst signal is monitored by counting the symbol clock at 3. In this valid data section, the power value calculator 24 calculates the power value of the demodulated data output from the OFDM demodulator 21 and the integrator 25 averages the power values. When the end of the valid data section is detected by the counter 23, the power value of the demodulated data averaged by the integrator 25 is held in the flip-flop 26.
The comparator 27 detects a difference between the power value of the flip-flop 26 and the optimum reference level set in the reference value table 28, converts the difference into an amplifier control correction value, and outputs the result to the amplifier control correction table generator 18. The optimum reference level in the reference value table 28 is set to a value such that the output of the OFDM demodulator 21 becomes the optimum level.

【0022】アンプ制御補正テーブル生成部18は、前
述のように受信レベル誤差測定部31からのアンプ制御
補正値と積算器4からの受信レベルを用いて利得制御ア
ンプ15の制御値の補正を行う。本実施形態では、OF
DM復調器21の復調データの受信電力と最適基準レベ
ルとの誤差を検出し、それを用いてOFDM復調器21
の受信電力が一定となるように利得制御アンプ15の制
御値を補正しているので、高精度の利得制御を実現する
ことができる。バースト信号が終了すると、OFDM復
調器21からバースト終了信号が出力され、アンプ制御
部13に供給される。アンプ制御部13はバースト終了
信号を受信すると、初期値テーブル12に格納されてい
る制御値の初期値を利得制御アンプ15に設定し、信号
を出力しない状態とする。
The amplifier control correction table generator 18 corrects the control value of the gain control amplifier 15 using the amplifier control correction value from the reception level error measuring unit 31 and the reception level from the integrator 4 as described above. . In the present embodiment, OF
An error between the received power of the demodulated data of the DM demodulator 21 and the optimum reference level is detected, and the detected error is used for the OFDM demodulator 21.
Since the control value of the gain control amplifier 15 is corrected so that the received power becomes constant, high-precision gain control can be realized. When the burst signal ends, a burst end signal is output from the OFDM demodulator 21 and supplied to the amplifier control unit 13. Upon receiving the burst end signal, the amplifier control unit 13 sets the initial value of the control value stored in the initial value table 12 to the gain control amplifier 15 and sets a state in which no signal is output.

【0023】[0023]

【発明の効果】以上説明したように本発明によれば、復
調データの受信電力と基準値との誤差を検出し、得られ
た誤差に基づいて利得制御アンプの制御値を補正するこ
とにより、誤差分のフィードバックがかかり、復調器に
おける受信電力が一定となるように制御でき、時間的に
変化の少ない個体差による誤差や時間的に緩やかに変動
する温度特性による変動に追従できるため、高精度の利
得制御を行うことができる。また、バースト信号の検出
を契機としてRSSIで検出された受信レベルに応じて
利得を制御しているので、ダイナミックレンジの大きい
受信信号に対してOFDM変調波バースト信号の先頭部
において高速の利得制御を行うことができる。従って、
利得制御用シンボル区間内で高速且つ高精度の利得制御
が可能となり、同期確立を高精度で行うことができる。
As described above, according to the present invention, an error between the received power of demodulated data and a reference value is detected, and the control value of the gain control amplifier is corrected based on the obtained error. Feedback is applied for the error, and the received power in the demodulator can be controlled to be constant.It can follow errors due to individual differences with little change in time and fluctuations due to temperature characteristics that change slowly in time. Gain control can be performed. Further, since the gain is controlled in response to the reception level detected by the RSSI triggered by the detection of the burst signal, high-speed gain control is performed at the head of the OFDM modulated wave burst signal for a reception signal having a large dynamic range. It can be carried out. Therefore,
High-speed and high-accuracy gain control can be performed within the gain control symbol section, and synchronization can be established with high accuracy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるOFDMバースト信号受信装置の
アンプ制御部の一実施形態の構成を示すブロック図であ
る。
FIG. 1 is a block diagram illustrating a configuration of an embodiment of an amplifier control unit of an OFDM burst signal receiving device according to the present invention.

【図2】図1のOFDMバースト信号受信装置の受信レ
ベル誤差測定部を示すブロック図である。
FIG. 2 is a block diagram illustrating a reception level error measuring unit of the OFDM burst signal receiving apparatus of FIG. 1;

【図3】アンプ制御補正テーブル生成部の補正動作を説
明するための図である。
FIG. 3 is a diagram for explaining a correction operation of an amplifier control correction table generation unit.

【符号の説明】[Explanation of symbols]

1 RSSI 2 AD変換器 3 サンプリングクロック発生器 4 積算器 5 判定器 6 遅延器 7 ゲート 8 カウンタ 9 フリップフロップ 10 積算器 11 テーブルROM 12 初期値テーブル 13 アンプ制御部 14 ステップ減衰器 15 利得制御アンプ 16 準同期検波器 17 AD変換器 18 アンプ制御補正テーブル生成部 21 OFDM復調器 22 シンボルクロック発振器 23 カウンタ 24 電力値算出器 25 積算器 26 フリップフロップ 27 比較器 28 基準値テーブル 30 アンプ制御部 31 受信レベル誤差測定部 REFERENCE SIGNS LIST 1 RSSI 2 AD converter 3 Sampling clock generator 4 Integrator 5 Judge 6 Delayer 7 Gate 8 Counter 9 Flip-flop 10 Integrator 11 Table ROM 12 Initial value table 13 Amplifier control unit 14 Step attenuator 15 Gain control amplifier 16 Quasi-synchronous detector 17 AD converter 18 Amplifier control correction table generator 21 OFDM demodulator 22 Symbol clock oscillator 23 Counter 24 Power calculator 25 Integrator 26 Flip-flop 27 Comparator 28 Reference value table 30 Amplifier controller 31 Receive level Error measurement section

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 受信信号を増幅する利得制御アンプと、
前記利得制御アンプの出力信号を復調するOFDM復調
器と、前記受信信号の受信レベルを検出するRSSI
と、前記RSSIの出力を積算する積算器と、前記積算
器の出力に基づいてバースト信号を検出する手段と、前
記バースト信号の検出を契機として前記積算器の出力に
応じた制御値を前記利得制御アンプに設定する手段と、
前記OFDM復調器の出力の電力値を検出する手段と、
検出された電力値と予め設定された基準値との誤差を検
出する手段と、検出された誤差に基づいて前記利得制御
アンプの制御値を補正する補正手段とを備えたことを特
徴とするOFDMバースト信号受信装置。
A gain control amplifier for amplifying a received signal;
An OFDM demodulator for demodulating an output signal of the gain control amplifier, and an RSSI for detecting a reception level of the reception signal
An integrator for integrating the output of the RSSI, a means for detecting a burst signal based on the output of the integrator, and a control value corresponding to the output of the integrator triggered by the detection of the burst signal. Means for setting the control amplifier;
Means for detecting the power value of the output of the OFDM demodulator;
An OFDM comprising: means for detecting an error between a detected power value and a preset reference value; and correction means for correcting a control value of the gain control amplifier based on the detected error. Burst signal receiving device.
【請求項2】 前記補正手段は、所定測定時間に前記積
算器の出力と前記誤差検出手段の出力を対応させてサン
プルし、前記積算器の出力を複数の区間に区分して各区
間における誤差検出手段の出力の平均値を補正値とし、
且つ、前記積算器の出力に応じた区間の補正値を用いて
前記利得制御アンプの制御値を補正することを特徴とす
る請求項1に記載のOFDMバースト信号受信装置。
2. The correction means samples the output of the integrator and the output of the error detection means in correspondence with a predetermined measurement time, divides the output of the integrator into a plurality of sections, and calculates an error in each section. The average value of the output of the detection means is used as a correction value,
2. The OFDM burst signal receiving apparatus according to claim 1, wherein the control value of the gain control amplifier is corrected using a correction value in a section corresponding to an output of the integrator.
【請求項3】 前記制御値設定手段は、前記バースト信
号が検出されてから所定時間後に前記利得制御アンプに
制御値を設定することを特徴とする請求項1に記載のO
FDMバースト信号受信装置。
3. The control circuit according to claim 1, wherein said control value setting means sets a control value in said gain control amplifier a predetermined time after said burst signal is detected.
FDM burst signal receiving device.
【請求項4】 前記制御値設定手段は、前記積算器の出
力と前記利得制御アンプの制御値を対応させて記憶した
テーブルを参照し、前記積算器の出力に対応する制御値
を前記利得制御アンプに設定することを特徴とする請求
項1に記載のOFDMバースト信号受信装置。
4. The control value setting means refers to a table in which the output of the integrator and the control value of the gain control amplifier are stored in association with each other, and controls the control value corresponding to the output of the integrator by the gain control. The OFDM burst signal receiving device according to claim 1, wherein the OFDM burst signal receiving device is set in an amplifier.
【請求項5】 前記バースト信号検出手段は、前記積算
器の出力と信号検出しきい値を比較し、前記積算器の出
力が信号検出しきい値以上になった時にバースト信号を
検出することを特徴とする請求項1に記載のOFDMバ
ースト信号受信装置。
5. The burst signal detecting means compares the output of the integrator with a signal detection threshold, and detects a burst signal when the output of the integrator exceeds a signal detection threshold. The OFDM burst signal receiving device according to claim 1, wherein:
【請求項6】 更に、前記利得制御アンプと直列にステ
ップ減衰器を含み、前記制御値設定手段は、前記積算器
の出力に応じた制御値を前記ステップ減衰器に設定する
ことを特徴とする請求項1、3のいずれか1項に記載の
OFDMバースト信号受信装置。
6. A step attenuator in series with the gain control amplifier, wherein the control value setting means sets a control value corresponding to an output of the integrator in the step attenuator. The OFDM burst signal receiving device according to claim 1.
JP2000371842A 2000-12-06 2000-12-06 OFDM burst signal receiver Expired - Fee Related JP3552100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000371842A JP3552100B2 (en) 2000-12-06 2000-12-06 OFDM burst signal receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000371842A JP3552100B2 (en) 2000-12-06 2000-12-06 OFDM burst signal receiver

Publications (2)

Publication Number Publication Date
JP2002176411A true JP2002176411A (en) 2002-06-21
JP3552100B2 JP3552100B2 (en) 2004-08-11

Family

ID=18841498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000371842A Expired - Fee Related JP3552100B2 (en) 2000-12-06 2000-12-06 OFDM burst signal receiver

Country Status (1)

Country Link
JP (1) JP3552100B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001714A1 (en) * 2001-06-25 2003-01-03 Sony Corporation Automatic gain control circuit and method thereof, and demodulation apparatus using the same
JP2009194836A (en) * 2008-02-18 2009-08-27 Denso Corp Agc control method and wireless transceiver in ofdm system
WO2012090696A1 (en) * 2010-12-28 2012-07-05 住友電気工業株式会社 Overpower detector and wireless communication device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001714A1 (en) * 2001-06-25 2003-01-03 Sony Corporation Automatic gain control circuit and method thereof, and demodulation apparatus using the same
US7397872B2 (en) 2001-06-25 2008-07-08 Sony Corporation Automatic gain control circuit and method thereof and demodulation apparatus using the same
JP2009194836A (en) * 2008-02-18 2009-08-27 Denso Corp Agc control method and wireless transceiver in ofdm system
WO2012090696A1 (en) * 2010-12-28 2012-07-05 住友電気工業株式会社 Overpower detector and wireless communication device
JP2012142699A (en) * 2010-12-28 2012-07-26 Sumitomo Electric Ind Ltd Overpower detection device and radio communication device
US8879614B2 (en) 2010-12-28 2014-11-04 Sumitomo Electric Industries, Ltd. Overpower detection device and radio communication device

Also Published As

Publication number Publication date
JP3552100B2 (en) 2004-08-11

Similar Documents

Publication Publication Date Title
US7336738B2 (en) Demodulation timing generation circuit and demodulation apparatus
US7397872B2 (en) Automatic gain control circuit and method thereof and demodulation apparatus using the same
CA2051982C (en) Automatic gain control apparatus and method
US7606329B2 (en) Data receiver adaptively operable to received signal strength indication
US7436906B2 (en) Synchronous detector with high accuracy in detecting synchronization and a method therefor
US20030174641A1 (en) Self calibrating receive path correction system in a receiver
KR20070112251A (en) Automatic gain control for a wireless receiver
US20230217370A1 (en) Delayed Preamble Detection for Bluetooth Receiver based on Interferer Metrics
US20080112506A1 (en) Transmission power optimization
JP2000151546A (en) Ofdm communication apparatus and method
EP1515428B1 (en) Automatic gain control method for radio communication mobile station
CN109788464B (en) Method and system for fast and automatically controlling power of Bluetooth receiver
US8073085B1 (en) Analog to digital converter bit width and gain controller for a wireless receiver
JP4078883B2 (en) Reception device and terminal device
JP3552100B2 (en) OFDM burst signal receiver
KR20080050985A (en) Automatic gain control apparatus and method of performing in preamble and header data period
JP3577004B2 (en) Automatic gain adjustment device
AU2006269678B2 (en) RF receiver, wireless communication terminal and method of operation
JP2003115817A (en) Ofdm signal receiver
JP2003218651A (en) Automatic gain controller
KR100737746B1 (en) Method and apparatus for automatic gain control
KR200425602Y1 (en) Automatic Gain Control Apparatus in Wireless Telecommunication System based on Time Division Duplex
US11627531B2 (en) WLAN receiver early power down based on center frequency offset detection
KR101045418B1 (en) Automatic gain control apparatus and method for dual mode receiver in wireless communication system
KR100826517B1 (en) Apparatus and method of driving automatic gaing controller in ultra wide band receiving apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees