JP2003218651A - Automatic gain controller - Google Patents

Automatic gain controller

Info

Publication number
JP2003218651A
JP2003218651A JP2002008686A JP2002008686A JP2003218651A JP 2003218651 A JP2003218651 A JP 2003218651A JP 2002008686 A JP2002008686 A JP 2002008686A JP 2002008686 A JP2002008686 A JP 2002008686A JP 2003218651 A JP2003218651 A JP 2003218651A
Authority
JP
Japan
Prior art keywords
signal
burst
gain
control
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002008686A
Other languages
Japanese (ja)
Inventor
Tomoichi Hamada
倫一 濱田
Takeshi Tominaga
剛 冨永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002008686A priority Critical patent/JP2003218651A/en
Publication of JP2003218651A publication Critical patent/JP2003218651A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an automatic gain controller compatible with diversified modulation systems, having excellent response characteristics with respect to a burst signal and high gain control accuracy. <P>SOLUTION: The automatic gain controller is provided with: a variable gain amplifier for amplifying a burst signal with a prescribed gain; a feedforward control section for controlling the gain on the basis of an input signal to the variable gain amplifier; and a feedback control section for controlling the fain on the basis of an output signal from the variable gain amplifier, the operation of the feedforward control section and the feedback control section is switched on the basis of the detection of the received burst signal to control the gain of the variable gain amplifier. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、受信したバースト
信号の増幅利得を制御する自動利得制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control device for controlling the amplification gain of a received burst signal.

【0002】[0002]

【従来の技術】一般に、無線通信システムに用いられる
受信装置では、その受信入力信号レベルが通信相手局と
の距離や気象条件により常に変化する。これに対して、
復調器に入力される信号振幅は、所定の一定レベルを維
持しないと復調信号の品質を維持出来ないため、復調器
に一定振幅の受信信号を供給するように受信利得を制御
する必要がある。図7は、復調器に一定振幅の信号を供
給するようにした第1の従来技術の受信装置を示すブロ
ック図である。
2. Description of the Related Art Generally, in a receiver used in a wireless communication system, the level of its received input signal constantly changes depending on the distance from the communication partner station and weather conditions. On the contrary,
Since the quality of the demodulated signal cannot be maintained unless the signal amplitude input to the demodulator has a predetermined constant level, it is necessary to control the reception gain so as to supply the demodulator with a reception signal having a constant amplitude. FIG. 7 is a block diagram showing a first prior art receiving apparatus which supplies a signal having a constant amplitude to a demodulator.

【0003】図において、アンテナ1から受信された高
周波信号は、高周波増幅回路2で増幅された後、周波数
変換回路3で中間周波信号に変換される。中間周波信号
は、信号振幅が一定に保たれるように、リミティング増
幅回路41で振幅制限される。この結果、復調器である
直交検波器4および復調回路AD変換器5には、振幅一
定の受信信号が入力されることになる。復調された信号
は、ディジタル復号器6にて復号される。
In the figure, a high frequency signal received from an antenna 1 is amplified by a high frequency amplifier circuit 2 and then converted into an intermediate frequency signal by a frequency conversion circuit 3. The amplitude of the intermediate frequency signal is limited by the limiting amplifier circuit 41 so that the signal amplitude is kept constant. As a result, the quadrature detector 4 and the demodulation circuit AD converter 5, which are demodulators, receive the received signals of constant amplitude. The demodulated signal is decoded by the digital decoder 6.

【0004】なお、前記リミティング増幅回路41は、
受信信号を振幅制限するとともに包絡線検波を行なって
おり、受信信号強度の情報については、リミティング増
幅回路41から出力される包絡線検波信号を用いて受信
信号強度表示(RSSI)データ22としている。
The limiting amplifier circuit 41 is
The received signal is amplitude-limited and envelope detection is performed, and the received signal strength information is expressed as received signal strength indication (RSSI) data 22 using the envelope detected signal output from the limiting amplifier circuit 41.

【0005】次に、第2の従来技術について図8を用い
て説明する。図8は、従来の受信装置のブロック図を示
し、図において、アンテナ1から受信された高周波信号
は、高周波増幅回路2で増幅された後、周波数変換回路
3で中間周波信号に変換される。中間周波信号は、可変
利得のAGC増幅回路4で信号振幅を一定に保つように
増幅され、復調器である直交検波回路5に入力される。
直交検波回路5でベースバンド信号に変換された受信信
号は、AD変換器6でディジタル情報に変換された後、
ディジタル復号器7に入力され受信データ列に変換され
るとともに振幅推定部16に入力される。振幅推定部1
6では入力された信号から受信信号の振幅情報が生成さ
れ、この振幅情報は、誤差比較器15で基準振幅17と
比較され、基準振幅に対する誤差信号が出力される。こ
の誤差信号はディジタル積分器14に入力され、誤差の
平均化が行なわれた後、DA変換器12を介して、制御
信号としてAGC増幅回路4の利得制御端子に入力され
る。
Next, the second conventional technique will be described with reference to FIG. FIG. 8 shows a block diagram of a conventional receiving apparatus. In the figure, a high frequency signal received from an antenna 1 is amplified by a high frequency amplifier circuit 2 and then converted into an intermediate frequency signal by a frequency conversion circuit 3. The intermediate frequency signal is amplified by the variable gain AGC amplifier circuit 4 so as to keep the signal amplitude constant, and is input to the quadrature detection circuit 5 which is a demodulator.
The received signal converted into the baseband signal by the quadrature detection circuit 5 is converted into digital information by the AD converter 6,
It is input to the digital decoder 7 and converted into a received data string, and is also input to the amplitude estimating section 16. Amplitude estimation unit 1
In 6, the amplitude information of the received signal is generated from the input signal, and this amplitude information is compared with the reference amplitude 17 in the error comparator 15, and the error signal for the reference amplitude is output. This error signal is input to the digital integrator 14, and after averaging the errors, it is input to the gain control terminal of the AGC amplifier circuit 4 via the DA converter 12 as a control signal.

【0006】上記動作の結果、AGC増幅回路4の利得
は、AD変換器6の出力信号の振幅が一定の大きさにな
るようにフィードバック制御され、復調器である直交検
回路5および復調回路AD変換器6に入力される信号振
幅が一定の大きさとなる。
As a result of the above operation, the gain of the AGC amplifier circuit 4 is feedback-controlled so that the amplitude of the output signal of the AD converter 6 becomes a constant magnitude, and the quadrature detection circuit 5 and the demodulation circuit AD which are demodulators. The amplitude of the signal input to the converter 6 becomes constant.

【0007】なお、受信信号強度の情報については、A
GC増幅回路4の利得制御信号をRSSI換算部23に
て換算することにより受信信号強度表示(RSSI)デ
ータ22としている。
Regarding the information on the received signal strength,
The received signal strength indication (RSSI) data 22 is obtained by converting the gain control signal of the GC amplifier circuit 4 by the RSSI conversion unit 23.

【0008】さらに、第3の従来技術について図9を用
いて説明する。図9は、従来の受信装置のブロック図を
示し、図において、アンテナ1から受信された高周波信
号は、高周波増幅回路2で増幅された後、周波数変換回
路3で中間周波信号に変換される。中間周波信号は可変
利得のAGC増幅回路4で信号振幅を一定に保つように
増幅され、復調器である直交検波回路5に入力される。
このAGC増幅回路4の利得は、フィードフォワード制
御量推定回路11が以下のように生成する制御信号によ
り、DA変換器12を介して制御される。すなわち、フ
ィードフォワード制御量推定回路11は、周波数変換回
路3の出力から分岐して包絡線検波回路8で検波された
中間周波信号を入力し、この中間周波信号の振幅情報に
基づいて所定の利得を設定する制御信号を生成する。
Further, a third conventional technique will be described with reference to FIG. FIG. 9 shows a block diagram of a conventional receiving device. In the figure, a high frequency signal received from an antenna 1 is amplified by a high frequency amplifier circuit 2 and then converted into an intermediate frequency signal by a frequency conversion circuit 3. The intermediate frequency signal is amplified by the variable gain AGC amplifier circuit 4 so as to keep the signal amplitude constant, and is input to the quadrature detection circuit 5 which is a demodulator.
The gain of the AGC amplifier circuit 4 is controlled via the DA converter 12 by the control signal generated by the feedforward control amount estimation circuit 11 as follows. That is, the feedforward control amount estimation circuit 11 inputs the intermediate frequency signal branched from the output of the frequency conversion circuit 3 and detected by the envelope detection circuit 8, and a predetermined gain based on the amplitude information of the intermediate frequency signal. Generate a control signal that sets

【0009】上記動作の結果、復調器である直交検波回
路5に入力される中間周波信号の振幅は一定の大きさと
になる。
As a result of the above operation, the amplitude of the intermediate frequency signal input to the quadrature detection circuit 5 which is a demodulator has a constant magnitude.

【0010】なお、受信信号強度の情報については、前
記包絡線検波回路8の出力信号を受信信号強度表示(R
SSI)データ22としている。
Regarding the information on the received signal strength, the output signal of the envelope detection circuit 8 is displayed as the received signal strength (R
SSI) data 22.

【0011】[0011]

【発明が解決しようとする課題】TDMA方式に代表さ
れる、多元接続中継を行なう無線システムにおいては、
個々の相手局との通信をバースト的に送信されるバース
ト信号を用いて実施することになる。このバースト信号
は極めて短い時間間隔で送信、受信され、また受信側で
は通信の相手局毎にその受信レベルが大きく変動するた
め、復調器の入力信号を一定の振幅にするための回路
(利得制御回路)には、高速応答性能が要求される。
In a wireless system for performing multiple access relay, represented by the TDMA system,
Communication with each partner station is carried out using burst signals transmitted in bursts. This burst signal is transmitted and received at extremely short time intervals, and the reception level on the receiving side fluctuates greatly depending on the partner station of the communication.Therefore, a circuit for controlling the input signal of the demodulator (gain control) Circuit) is required to have high-speed response performance.

【0012】このような要求に対し、リミティング増幅
回路を上記利得制御回路として用いる第1の従来技術で
は、短時間に起こる受信レベルの変化に対しては極めて
優れた定振幅特性を実現できる。しかし、リミティング
増幅回路で振幅制限を行なうため、振幅が情報を有する
n−QAM方式等の振幅変調系の多値変調方式には適用
できない。また、CDMA方式やOFDM方式のよう
に、振幅を制限してしまうと復調が困難になる方式のシ
ステムにも適用が困難であるという問題がある。
In response to such a demand, the first conventional technique using the limiting amplifier circuit as the gain control circuit can realize an extremely excellent constant amplitude characteristic with respect to a change in the reception level occurring in a short time. However, since the limiting amplifier circuit limits the amplitude, it cannot be applied to a multi-level modulation system of an amplitude modulation system such as an n-QAM system in which the amplitude has information. Further, there is a problem that it is difficult to apply to a system such as a CDMA system or an OFDM system in which demodulation becomes difficult when the amplitude is limited.

【0013】また、フィードバック制御方式のAGC増
幅回路を用いる第2の従来技術では、第1の従来技術と
異なり変調波の振幅情報を抹消しないため、変調方式に
より適用が不可能になるという問題は解消する。ただ
し、高い制御精度を確保するためには、変調による信号
の振幅変動成分を十分に平均化できる期間分、ディジタ
ル積分器の段数を確保する必要がある。これはループ応
答時定数(ループ応答時間)を大きくすることと等し
く、バースト毎に変動する受信レベルに対して高速に応
答させることが困難となる。逆に、バースト毎の変動に
対して十分に応答できる時定数を選択すると、第1の従
来技術と同様に変調波の振幅情報を抹消したり、さらに
フィードバック制御特有の現象であるバースト立上り、
立下り時の過渡応答による振動がバースト先頭の変調精
度を劣化させる等、バースト信号への適用には最適設計
の難易度が高いという問題がある。
Further, in the second conventional technique using the feedback control type AGC amplifier circuit, unlike the first conventional technique, since amplitude information of the modulated wave is not deleted, there is a problem that the modulation system cannot be applied. Resolve. However, in order to secure high control accuracy, it is necessary to secure the number of stages of the digital integrator for a period in which the amplitude fluctuation component of the signal due to the modulation can be sufficiently averaged. This is equivalent to increasing the loop response time constant (loop response time), and it becomes difficult to make a fast response to the reception level that varies for each burst. On the contrary, if a time constant that can sufficiently respond to the fluctuation for each burst is selected, the amplitude information of the modulated wave is deleted as in the first conventional technique, and burst rise, which is a phenomenon peculiar to feedback control,
Vibration due to transient response at the time of falling deteriorates the modulation accuracy at the beginning of the burst, and there is a problem that the optimum design is difficult for application to burst signals.

【0014】また、フィードフォワード制御方式のAG
C増幅回路を用いる第3の従来技術では、第2の従来技
術のようなフィードバックループの遅延に起因してステ
ップ応答の最適設計が困難になるという問題は生じない
ので、高速応答のAGC増幅回路を設計することは容易
である。しかし、受信信号の変調精度を確保するために
は、変調による信号の振幅変動成分を十分に平均化して
フィードフォワード制御量推定部に入力する必要があ
り、これが制御遅延の要因となる。また、フィードフォ
ワード制御方式のAGC増幅回路は、周辺温度や受信信
号の周波数による周辺回路の特性変動によって制御に誤
差が生じやすく、十分な制御精度を確保することが困難
であり、復調器入力振幅を一定に保つ能力が劣るという
問題がある。
Further, a feedforward control type AG
In the third conventional technique using the C amplifier circuit, the problem that the optimum design of the step response becomes difficult due to the delay of the feedback loop as in the second conventional technique does not occur. Is easy to design. However, in order to ensure the modulation accuracy of the received signal, it is necessary to sufficiently average the amplitude fluctuation components of the signal due to the modulation and input them to the feedforward control amount estimation unit, which causes a control delay. Further, in the feedforward control type AGC amplifier circuit, it is difficult to secure sufficient control accuracy due to error in control due to characteristic variations of the peripheral circuit due to the ambient temperature and the frequency of the received signal, and the demodulator input amplitude is difficult to secure. There is a problem that the ability to keep constant is poor.

【0015】さらに、フィードフォワード制御方式とフ
ィードバック制御方式を組み合わせたAGC増幅回路の
従来技術として特開2000−295181に示された
ものがあるが、これはフィードフォワードの回路とフィ
ードバックの回路を同時に作動させ、検出されるAGC
増幅回路の入力信号のピークと出力信号のピークとを比
較し、その比でAGC増幅回路の利得を制御するもので
あり、バースト的に変動する信号に対し適切な利得制御
ができるものではない。
Further, there is a conventional AGC amplifier circuit combining a feedforward control system and a feedback control system, which is disclosed in Japanese Unexamined Patent Publication No. 2000-295181, in which a feedforward circuit and a feedback circuit are simultaneously operated. AGC detected and detected
The peak of the input signal of the amplifier circuit is compared with the peak of the output signal, and the gain of the AGC amplifier circuit is controlled by the ratio, and the gain control cannot be appropriately performed for the signal that fluctuates in a burst.

【0016】本発明は多様な変調方式に対応可能である
ことを前提として、上記のような問題を解消するために
なされたものであり、請求項1および請求項2の発明の
目的は、バースト信号に対する応答特性が良く、かつ利
得制御精度の高い自動利得制御装置を提供することであ
る。
The present invention has been made to solve the above problems on the premise that it can be applied to various modulation methods. The object of the inventions of claims 1 and 2 is to provide bursting. An object of the present invention is to provide an automatic gain control device having good response characteristics to signals and high gain control accuracy.

【0017】また、請求項3の発明の目的は、バースト
信号に対する応答特性が良く、かつ利得制御精度の常に
高い自動利得制御装置を提供することである。
A third object of the present invention is to provide an automatic gain control device having good response characteristics to burst signals and always high gain control accuracy.

【0018】また、請求項4の発明の目的は、バースト
信号に対する応答特性が良く、かつ利得制御精度のさら
に高い自動利得制御装置を提供することである。
An object of the invention of claim 4 is to provide an automatic gain control device which has a good response characteristic to a burst signal and a higher gain control accuracy.

【0019】また、請求項5の発明の目的は、バースト
信号に対する応答特性が良く、かつ利得制御精度のさら
に高い自動利得制御装置を提供することである。
A fifth object of the present invention is to provide an automatic gain control device which has a good response characteristic to a burst signal and a higher gain control accuracy.

【0020】また、請求項6の発明の目的は、バースト
信号に対する応答特性が良く、かつ利得制御精度の高い
自動利得制御装置を提供することである。
It is another object of the present invention to provide an automatic gain control device having good response characteristics to burst signals and high gain control accuracy.

【0021】また、請求項7の発明の目的は、バースト
信号に対する応答特性が良く、かつ制御タイミングを容
易に検出できる、利得制御精度の高い自動利得制御装置
を提供することである。
An object of the invention of claim 7 is to provide an automatic gain control device having a good response characteristic to a burst signal and capable of easily detecting a control timing and having a high gain control accuracy.

【0022】また、請求項8の発明の目的は、バースト
信号に対する応答特性が良く、かつ制御タイミングを容
易に精度良く検出できる、利得制御精度の高い自動利得
制御装置を提供することである。
It is another object of the present invention to provide an automatic gain control device having a high response characteristic with respect to a burst signal and capable of easily detecting a control timing with high precision and having a high gain control precision.

【0023】また、請求項9の発明の目的は、バースト
信号に対する応答特性が良く、かつ制御タイミングを精
度良く検出できる、利得制御精度の高い自動利得制御装
置を提供することである。
It is another object of the present invention to provide an automatic gain control device which has a good response characteristic to a burst signal and can detect a control timing with high accuracy, and which has high gain control accuracy.

【0024】さらに、請求項10の発明の目的は、バー
スト信号に対する応答特性が良く、かつ精度良く受信信
号強度情報が得られる、利得制御精度の高い自動利得制
御装置を提供することである。
Further, an object of the invention of claim 10 is to provide an automatic gain control device having a high response accuracy with respect to a burst signal and capable of obtaining reception signal strength information with high accuracy and having high gain control accuracy.

【0025】[0025]

【課題を解決するための手段】請求項1の発明に係る自
動利得制御装置は、受信したバースト信号を所定の利得
で増幅する可変利得増幅器、この可変利得増幅器に入力
される前記バースト信号に基づき、前記利得を制御する
フィードフォワード制御部、前記可変利得増幅器から出
力された前記バースト信号に基づき、前記利得を制御す
るフィードバック制御部、前記バースト信号を検出する
バースト検出部、このバースト検出部による前記バース
ト信号の検出に基づき、前記フィードフォワード制御部
と前記フィードバック制御部の動作を切り替え制御する
制御部を備える。
An automatic gain control apparatus according to the invention of claim 1 is a variable gain amplifier for amplifying a received burst signal with a predetermined gain, and based on the burst signal input to the variable gain amplifier. A feedforward control unit for controlling the gain, a feedback control unit for controlling the gain based on the burst signal output from the variable gain amplifier, a burst detection unit for detecting the burst signal, and the burst detection unit A control unit is provided that controls switching between operations of the feedforward control unit and the feedback control unit based on detection of a burst signal.

【0026】また、請求項2の発明に係る自動利得制御
装置は、請求項1の自動利得制御装置であって、前記制
御部が、前記バースト検出部でのバースト信号の検出か
ら所定時間前記フィードフォワード制御部を作動させた
後停止させ、前記フィードバック制御部を作動させるよ
う切り替え制御する。
An automatic gain control device according to a second aspect of the present invention is the automatic gain control device according to the first aspect, in which the control section feeds the feed for a predetermined time after the burst signal is detected by the burst detection section. The forward control unit is operated and then stopped, and switching control is performed so as to operate the feedback control unit.

【0027】また、請求項3の発明に係る自動利得制御
装置は、請求項2の自動利得制御装置であって、前記可
変利得増幅器が、前記フィードフォワード制御部作動中
に、当該フィードフォワード制御部からの制御値に基づ
き利得を制御され、前記フィードバック制御部作動中
に、当該フィードバック制御部からの制御値と前記フィ
ードフォワード制御部が保持している制御値に基づき利
得が制御される。
An automatic gain control device according to a third aspect of the present invention is the automatic gain control device according to the second aspect, wherein the variable gain amplifier is the feedforward control unit during operation of the feedforward control unit. The gain is controlled on the basis of the control value from, and the gain is controlled on the basis of the control value from the feedback control section and the control value held by the feedforward control section during the operation of the feedback control section.

【0028】また、請求項4の発明に係る自動利得制御
装置は、請求項2の自動利得制御装置であって、前記可
変利得増幅器が、前記フィードフォワード制御部動作中
に、当該フィードフォワード制御部からの制御値と前記
フィードバック制御部が保持している制御値に基づき利
得が制御され、前記フィードバック制御部作動中に、当
該フィードバック制御部からの制御値と前記フィードフ
ォワード制御部が保持している制御値に基づき利得が制
御される。
An automatic gain control device according to a fourth aspect of the present invention is the automatic gain control device according to the second aspect, wherein the variable gain amplifier is the feedforward control unit during operation of the feedforward control unit. The gain is controlled based on the control value from the feedback control unit and the control value held by the feedback control unit, and the control value from the feedback control unit and the feedforward control unit hold the gain while the feedback control unit is operating. The gain is controlled based on the control value.

【0029】また、請求項5の発明に係る自動利得制御
装置は、請求項4の自動利得制御装置であって、前記フ
ィードバック制御部が、前記バースト信号のバースト時
間より長い応答時間を有し、複数のバースト時間にわた
り平均して制御値を決定する。
An automatic gain control device according to a fifth aspect of the present invention is the automatic gain control device according to the fourth aspect, wherein the feedback control unit has a response time longer than a burst time of the burst signal. The control value is determined by averaging over a plurality of burst times.

【0030】また、請求項6の発明に係る自動利得制御
装置は、請求項5の自動利得制御装置であって、前記フ
ィードバック制御部からの制御値は、前記バースト信号
を受信しないタイミングで更新される。
An automatic gain control device according to a sixth aspect of the present invention is the automatic gain control device according to the fifth aspect, wherein the control value from the feedback control unit is updated at a timing at which the burst signal is not received. It

【0031】また、請求項7の発明に係る自動利得制御
装置は、請求項1の自動利得制御装置であって、前記バ
ースト検出部が、前記可変利得増幅器に入力されるバー
スト信号の包絡線検波レベルに基づきバースト信号の有
りまたは無しを検出する。
An automatic gain control device according to a seventh aspect of the present invention is the automatic gain control device according to the first aspect, wherein the burst detection unit detects envelope signals of burst signals input to the variable gain amplifier. Presence or absence of a burst signal is detected based on the level.

【0032】また、請求項8の発明に係る自動利得制御
装置は、請求項7の自動利得制御装置であって、前記バ
ースト検出部が、前記可変利得増幅器に入力されるバー
スト信号の包絡線検波レベルの微分値に基づきバースト
信号の有りまたは無しを検出する。
An automatic gain control device according to an eighth aspect of the invention is the automatic gain control device according to the seventh aspect, wherein the burst detection section detects envelope signals of burst signals input to the variable gain amplifier. Presence or absence of a burst signal is detected based on the differential value of the level.

【0033】また、請求項9の発明に係る自動利得制御
装置は、請求項1の自動利得制御装置であって、前記バ
ースト検出部が、バースト信号に含まれる所定の符号の
検出に基づきバースト信号の有りを検出する。
An automatic gain control device according to a ninth aspect of the present invention is the automatic gain control device according to the first aspect, wherein the burst detection unit detects a burst signal based on detection of a predetermined code included in the burst signal. The presence of is detected.

【0034】さらに、請求項10の発明に係る自動利得
制御装置は、請求項1の自動利得制御装置であって、前
記可変利得増幅器に入力されるバースト信号のレベルと
前記フィードバック制御部が決定する制御値に基づき受
信信号強度表示信号を生成する強度表示信号生成部を備
える。
Further, the automatic gain control device according to the invention of claim 10 is the automatic gain control device according to claim 1, in which the level of the burst signal input to the variable gain amplifier and the feedback control section are determined. An intensity display signal generation unit that generates a received signal intensity display signal based on the control value is provided.

【0035】[0035]

【発明の実施の形態】実施の形態1.以下、本発明の実
施の形態1を図1、および図2を用いて説明する。図1
は本発明の実施の形態1に係る自動利得制御装置を有す
る受信装置の回路構成を示すブロック図であり、この受
信装置はTDMA方式通信システムで用いられる。図に
おいて、1はアンテナ、2はアンテナ1から受信された
高周波信号を増幅する高周波増幅回路である。3は高周
波増幅回路2で増幅された高周波信号を中間周波信号へ
変換する周波数変換回路であり、その出力信号は分岐さ
れ、AGC増幅回路4と包絡線検波回路8へ入力され
る。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. Embodiment 1 of the present invention will be described below with reference to FIGS. 1 and 2. Figure 1
FIG. 3 is a block diagram showing a circuit configuration of a receiving device having the automatic gain control device according to the first embodiment of the present invention, which receiving device is used in a TDMA communication system. In the figure, 1 is an antenna, and 2 is a high-frequency amplifier circuit for amplifying a high-frequency signal received from the antenna 1. Reference numeral 3 is a frequency conversion circuit for converting the high frequency signal amplified by the high frequency amplification circuit 2 into an intermediate frequency signal, and the output signal thereof is branched and input to the AGC amplification circuit 4 and the envelope detection circuit 8.

【0036】AGC増幅回路4は、後段の復調器に入力
される信号振幅を一定に保つよう制御された利得で中間
周波信号を増幅する回路であり、増幅した信号を復調器
である直交検波回路5へ出力する。
The AGC amplifier circuit 4 is a circuit for amplifying the intermediate frequency signal with a gain controlled so as to keep the signal amplitude input to the demodulator in the subsequent stage constant, and the quadrature detection circuit which is the demodulator for the amplified signal. Output to 5.

【0037】また、包絡線検波回路8は、AGC増幅回
路4の入力信号を包絡線検波し、得られた信号振幅情報
をAD変換器9とRSSI補正部21とへ出力する。R
SSI補正部21は、入力された信号振幅情報を後述す
るディジタル積分器14からの信号で補正し、受信信号
強度を示す受信信号強度表示(RSSI)データ22と
して出力する。また、AD変換器9は、入力された信号
振幅情報をアナログ/ディジタル変換して量子化し出力
する。
Further, the envelope detection circuit 8 performs envelope detection on the input signal of the AGC amplifier circuit 4, and outputs the obtained signal amplitude information to the AD converter 9 and the RSSI correction section 21. R
The SSI correction unit 21 corrects the input signal amplitude information with a signal from a digital integrator 14 described later, and outputs it as received signal strength indication (RSSI) data 22 indicating the received signal strength. The AD converter 9 also performs analog / digital conversion of the input signal amplitude information, quantizes it, and outputs it.

【0038】11はフィードフォワード制御量推定部で
あり、AD変換器9からの入力信号に基づき、AGC増
幅回路4の制御値を生成し、これを加算回路13、およ
びDA変換器12を介してAGC増幅回路4の利得制御
端子へ出力する。すなわち、フィードフォワード制御量
推定部11は、AGC増幅回路4の入力信号の振幅情報
に基づきAGC増幅回路4の利得を制御するフィードフ
ォワード制御を行なう制御値を出力する。また、後述す
る切り替え制御部18からの制御により動作の作動/停
止を行ない、停止時には直前の制御値を保持し、出力し
た状態で停止する。なお、加算回路13は、フィードフ
ォワード制御量推定部11の出力と後述するディジタル
積分器14の出力を加算して出力し、DA変換器12
は、この加算された信号をディジタル/アナログ変換し
出力する。
Reference numeral 11 is a feedforward control amount estimation unit, which generates a control value of the AGC amplifier circuit 4 based on an input signal from the AD converter 9, and which is supplied via an adder circuit 13 and a DA converter 12. Output to the gain control terminal of the AGC amplifier circuit 4. That is, the feedforward control amount estimation unit 11 outputs a control value for performing feedforward control for controlling the gain of the AGC amplifier circuit 4 based on the amplitude information of the input signal of the AGC amplifier circuit 4. Further, the operation is activated / stopped under the control of the switching control unit 18 which will be described later, and when stopped, the control value immediately before is held and stopped in the output state. The adder circuit 13 adds the output of the feedforward control amount estimation unit 11 and the output of a digital integrator 14 to be described later, and outputs the added signal.
Performs digital / analog conversion of this added signal and outputs it.

【0039】10はバ−スト検出部であり、AD変換器
9からの入力信号が所定レベル、たとえば、この受信装
置が使用されるシステムで規定されている最低受信レベ
ル相当値に達したことを検出して受信バースト信号有り
と判定し、バースト検出信号25を出力する。また、バ
ースト検出部10は上記に代え、入力信号の微分値が所
定レベル、たとえば、システムで規定されている最小の
信号対雑音電力比相当値に達したことにより、受信バー
スト信号有りと判定してもよい。
Reference numeral 10 denotes a burst detection unit, which indicates that the input signal from the AD converter 9 has reached a predetermined level, for example, a value corresponding to the minimum reception level defined by the system in which this receiver is used. It detects and determines that there is a received burst signal, and outputs a burst detection signal 25. Further, instead of the above, the burst detection unit 10 determines that the received burst signal is present when the differential value of the input signal reaches a predetermined level, for example, the minimum signal-to-noise power ratio equivalent value defined by the system. May be.

【0040】なお、バースト検出部10、およびフィー
ドフォワード制御量推定部11は、信号上の変調による
振幅変動成分を取り除くために量子化した検波信号を数
シンボル区間にわたり平均化する処理を行なう。これに
より、AGC増幅回路4に対する利得制御精度が向上す
る。この変調成分を取り除く処理としては、上記平均化
処理に代えて二乗平均処理を行なってもよく、同様の効
果が得られる。また、平均化区間の長さについては数シ
ンボル区間としたが、変調方式、バーストフォーマット
に応じて必要最小限の長さにする。たとえば、変調方式
が周波数変調系で振幅に変調成分がほとんど現れないの
であれば、平均化区間は短くてよい。バーストフォーマ
ットにおいて、あらかじめデータが一定である、もしく
は既知のデータであることがわかっている区間であれ
ば、やはり平均化区間は短くてよい。これにより、フィ
ードフォワード制御ではループ遅延が問題とならないの
で、バースト信号に応答可能な制御の高速化が可能とな
る。
The burst detection unit 10 and the feedforward control amount estimation unit 11 perform processing for averaging the quantized detection signal over several symbol intervals in order to remove the amplitude fluctuation component due to the modulation on the signal. As a result, the gain control accuracy for the AGC amplifier circuit 4 is improved. As the processing for removing the modulation component, the root mean square processing may be performed instead of the above averaging processing, and the same effect can be obtained. Although the length of the averaging section is set to a few symbol sections, it is set to the minimum necessary length according to the modulation method and burst format. For example, if the modulation method is a frequency modulation system and a modulation component hardly appears in the amplitude, the averaging section may be short. In the burst format, if the data is known to be constant or is known data in advance, the averaging interval may be short. As a result, the loop delay does not pose a problem in the feedforward control, and the control capable of responding to the burst signal can be speeded up.

【0041】一方、直交検波回路5は入力された中間周
波信号を直交検波してベースバンド信号に変換し、I、
Q信号を出力する。6はこのI、Q信号をディジタル情
報に変換するAD変換器であり、7はこのディジタル情
報を復号して受信データ列に変換するディジタル復号器
である。
On the other hand, the quadrature detection circuit 5 quadrature-detects the input intermediate frequency signal and converts it into a baseband signal.
Output the Q signal. Reference numeral 6 is an AD converter for converting the I and Q signals into digital information, and 7 is a digital decoder for decoding the digital information and converting it into a received data string.

【0042】16は、AD変換器6が出力したディジタ
ル情報を入力し、AGC増幅回路4の出力側のバースト
信号の振幅情報を生成する振幅推定部であり、生成され
た振幅情報は、誤差比較器15で基準振幅17と比較さ
れる。誤差比較器15は、振幅情報の基準振幅17に対
する誤差を誤差信号として出力する。
Reference numeral 16 denotes an amplitude estimation unit which receives the digital information output from the AD converter 6 and generates amplitude information of the burst signal on the output side of the AGC amplifier circuit 4. The generated amplitude information is used for error comparison. It is compared with the reference amplitude 17 in the instrument 15. The error comparator 15 outputs an error of the amplitude information with respect to the reference amplitude 17 as an error signal.

【0043】ディジタル積分器14は、誤差信号を入力
し、変調による振幅変動成分を十分に減衰でき、かつ受
信バーストの長さに対しては十分短い区間にわたり平均
化処理を行ない、AGC増幅回路4の制御値を生成す
る。誤差信号を入力するサンプリング回数は、特に包絡
線が変化する変調方式の場合、データ1シンボル区間に
対し2回以上が望ましい。複数回サンプリングした誤差
信号の平均化により、制御値の精度が向上する。そし
て、この制御値は加算回路13によりフィードフォワー
ド制御量推定部11の出力と加算され、DA変換器12
を介してAGC増幅回路4の利得制御端子へ入力され
る。すなわち、ディジタル積分器14は、AGC増幅回
路4の出力信号の振幅情報に基づきAGC増幅回路4の
利得を制御するフィードバック制御を行なう制御値を出
力する。フィードバック制御の応答時間は、上記平均化
の時間が支配的となるので、変調による振幅変動成分を
十分に減衰できる程度長く、受信バーストの長さに対し
ては短い時間となる。また、後述する切り替え制御部1
8からの制御により動作の作動/停止を行ない、停止時
にはそれまでの積算値をリセットする。
The digital integrator 14 inputs the error signal, can sufficiently attenuate the amplitude fluctuation component due to the modulation, and performs the averaging process over a section that is sufficiently short for the length of the reception burst. Generates the control value of. It is desirable that the sampling frequency for inputting the error signal is two or more times for one data symbol period, especially in the case of the modulation method in which the envelope curve changes. The accuracy of the control value is improved by averaging the error signals sampled multiple times. Then, this control value is added to the output of the feedforward control amount estimation unit 11 by the addition circuit 13, and the DA converter 12
Is input to the gain control terminal of the AGC amplifier circuit 4 via. That is, the digital integrator 14 outputs a control value for performing feedback control for controlling the gain of the AGC amplifier circuit 4 based on the amplitude information of the output signal of the AGC amplifier circuit 4. Since the response time of the feedback control is dominated by the averaging time, it is long enough to sufficiently attenuate the amplitude fluctuation component due to the modulation and short for the length of the reception burst. In addition, the switching control unit 1 described later
The operation is started / stopped by the control from 8, and the integrated value up to that point is reset when stopped.

【0044】切り替え制御部18は、バースト検出回路
10が出力するバースト検出信号25を受けて所定時間
の後、フィードフォワード制御量推定部11の動作を停
止し、ディジタル積分器14の動作を作動させる切り替
え制御を行なう。また、入力されるTDMAタイミング
信号19をカウントしており、切り替え後所定時間の経
過を待って、ディジタル積分器14の動作を停止し、フ
ィードフォワード制御量推定部11の動作を作動させ
る。なお、TDMAタイミング信号19のカウントに代
えて、バースト検出回路10のバースト検出信号25の
消失を検知し、後述するデータ区間1034の終了タイ
ミングで上記ディジタル積分器14からフィードフォワ
ード制御量推定部11への切り替え制御を行なってもよ
い。
The switching control section 18 receives the burst detection signal 25 output from the burst detection circuit 10 and, after a predetermined time, stops the operation of the feedforward control amount estimating section 11 and operates the digital integrator 14. Switching control is performed. Further, the input TDMA timing signal 19 is counted, and after a predetermined time has elapsed after switching, the operation of the digital integrator 14 is stopped and the operation of the feedforward control amount estimation unit 11 is operated. It should be noted that instead of counting the TDMA timing signal 19, the disappearance of the burst detection signal 25 of the burst detection circuit 10 is detected, and at the end timing of the data section 1034, which will be described later, from the digital integrator 14 to the feedforward control amount estimation unit 11. Switching control may be performed.

【0045】図2は、本実施の形態1の自動利得制御装
置の動作タイミングと、TDMA方式の通信システムで
用いられるTDMAフレームフォーマット、受信バース
トフォーマットを示す図である。システムは、同期チャ
ネル区間101、ランダムアクセスチャネル区間10
2、上りユーザチャネル区間103、下りユーザチャネ
ル区間104から構成されるTDMAフレーム100に
従って信号の送受信を行っている。本図は、本発明に係
る受信装置が基地局側に設けられた例を示しており、受
信装置が作動するタイミングは、ランダムアクセスチャ
ネル区間102、上りユーザチャネル区間103の区間
である。
FIG. 2 is a diagram showing the operation timing of the automatic gain control apparatus of the first embodiment and the TDMA frame format and reception burst format used in the TDMA communication system. The system has a synchronization channel section 101 and a random access channel section 10
2, signals are transmitted and received according to a TDMA frame 100 composed of an upstream user channel section 103 and a downlink user channel section 104. This figure shows an example in which the receiving apparatus according to the present invention is provided on the base station side, and the timing at which the receiving apparatus operates is a random access channel section 102 and an upstream user channel section 103.

【0046】このランダムアクセスチャネル区間10
2、上りユーザチャネル区間103には、複数の通信相
手局がそれぞれのタイミングで用いる複数の受信チャネ
ルが存在する。各受信チャネルはバースト状の受信信号
となり、また、各受信チャネル毎に通信相手局が異なる
ことにより異なる受信レベルとなる。受信バースト信号
が存在しない受信チャネルも存在する。1030は上り
ユーザチャネル区間103に存在する一つの受信チャネ
ルのバースト信号であり、ランプアップ区間1031、
プリアンブル区間1032、ユニークワード区間103
3、ペイロード(データ)区間1034、およびランプ
ダウン区間1035から構成される。
This random access channel section 10
2. In the upstream user channel section 103, there are a plurality of reception channels used by a plurality of communication partner stations at respective timings. Each reception channel becomes a burst-shaped reception signal, and the reception level varies depending on the communication partner station for each reception channel. There are also receive channels where there is no receive burst signal. Reference numeral 1030 denotes a burst signal of one reception channel existing in the uplink user channel section 103.
Preamble section 1032, unique word section 103
3, a payload (data) section 1034, and a ramp-down section 1035.

【0047】次に図2を用いて、AGC増幅回路4の利
得制御の動作を説明する。まず、信号を受信していない
初期状態において、切り替え制御部18は、ディジタル
積分器14の動作を停止状態に、フィードフォワード制
御推定部11の動作を停止状態または作動状態にするよ
う制御している。
Next, the gain control operation of the AGC amplifier circuit 4 will be described with reference to FIG. First, in the initial state in which no signal is received, the switching control unit 18 controls the operation of the digital integrator 14 to be in a stopped state and the operation of the feedforward control estimation unit 11 to be in a stopped state or an operating state. .

【0048】バースト信号1030を受信すると、バー
スト検出回路は入力信号が所定のレベルに達したことを
検出して、ランプアンプ区間1031の先頭部分でバー
スト検出信号25を出力する(バースト検出200)。
このバースト検出信号25を受けて、切り替え制御部1
8はフィードフォワード制御量推定部11が作動状態の
場合はそのまま、停止状態の場合は作動させる(作動区
間201)。同時にTDMAタイミング信号19のカウ
ントを始め、あらかじめ定められた所定時間を計時し
て、フィードフォワード制御量推定部11の動作を停止
させる。このとき、フィードフォワード制御量推定部1
1は、停止する直前の制御値を出力した状態で動作を停
止する(停止(ホールド)区間202)。また、上記所
定時間は、ランプアップ区間1031が終了し、包絡線
検波回路8、AD変換器9、フィードフォワード制御量
推定部11、加算回路13、およびDA変換器12から
構成されるフィードフォワードAGC部の収束時間が経
過するまでに相当する時間(収束時間203)とする。
When the burst signal 1030 is received, the burst detection circuit detects that the input signal has reached a predetermined level, and outputs the burst detection signal 25 at the beginning of the ramp amplifier section 1031 (burst detection 200).
Upon receiving this burst detection signal 25, the switching control unit 1
When the feedforward control amount estimation unit 11 is in the operating state, 8 is operated as it is, and when the feedforward control amount estimating unit 11 is in the stopped state, it is operated (operating section 201). At the same time, the counting of the TDMA timing signal 19 is started, and a predetermined time is counted, and the operation of the feedforward control amount estimation unit 11 is stopped. At this time, the feedforward control amount estimation unit 1
In No. 1, the operation is stopped in the state in which the control value immediately before the stop is output (stop (hold) section 202). Further, during the predetermined time, the ramp-up section 1031 ends, and the feedforward AGC including the envelope detection circuit 8, the AD converter 9, the feedforward control amount estimation unit 11, the addition circuit 13, and the DA converter 12 is performed. The time (convergence time 203) corresponds to the elapse of the convergence time of the part.

【0049】通常、受信バースト信号のプリアンブル区
間1032は、受信装置の復調器がバースト信号との同
期操作を行なうために設けられた信号区間であり、この
区間に受信される信号は、一定振幅、もしくは既知のデ
ータで変調された信号である。信号が入力されたフィー
ドフォワード制御量推定部11は、受信信号のこの特性
に基づき信号振幅の平均値を予測し、平均化区間を短く
して高速でAGC増幅回路4の制御値を決定する。決定
された制御値は、加算回路13、DA変換器12を介し
てAGC増幅回路4の利得制御端子に入力され、AGC
増幅回路4の利得を制御する。
Usually, the preamble section 1032 of the received burst signal is a signal section provided for the demodulator of the receiving apparatus to perform the synchronization operation with the burst signal, and the signal received in this section has a constant amplitude, Alternatively, it is a signal modulated with known data. The feed-forward control amount estimation unit 11 to which the signal is input predicts the average value of the signal amplitude based on this characteristic of the received signal, shortens the averaging section, and determines the control value of the AGC amplifier circuit 4 at high speed. The determined control value is input to the gain control terminal of the AGC amplifier circuit 4 via the adder circuit 13 and the DA converter 12, and
The gain of the amplifier circuit 4 is controlled.

【0050】したがって、フィードフォワード制御量推
定部11の作動中において、AGC増幅回路4は、その
入力信号のバースト的変動に応答し高速で利得制御が行
なわれ、後段の復調器は、バースト信号を劣化させるこ
となく復調することが可能となる。
Therefore, during the operation of the feedforward control amount estimation unit 11, the AGC amplifier circuit 4 performs gain control at high speed in response to the burst-like fluctuation of the input signal, and the demodulator at the subsequent stage outputs the burst signal. It is possible to demodulate without deterioration.

【0051】次に、切り替え制御部18は、フィードフ
ォワード制御量推定部11を停止状態にすると同時に、
ディジタル積分器14を作動状態に切り替え、振幅推定
部16、誤差比較器15、ディジタル積分器14、加算
回路13、DA変換器12から構成されるフィードバッ
クAGC部を作動させる。
Next, the switching control unit 18 puts the feedforward control amount estimation unit 11 into the stopped state, and at the same time,
The digital integrator 14 is switched to the operating state, and the feedback AGC unit including the amplitude estimating unit 16, the error comparator 15, the digital integrator 14, the adding circuit 13, and the DA converter 12 is activated.

【0052】信号が入力されたディジタル積分器14
は、作動区間301において、前述のとおり変調による
振幅変動成分を十分減衰でき、かつ受信バーストの長さ
に対しては十分短い区間にわたり平均化を行ない、AG
C増幅回路4の制御値を決定する。このとき、フィード
フォワード制御量推定部11は、制御値を保持してお
り、その値を出力した状態で停止しているので、AGC
増幅回路4はあらかじめ利得が設定されている。このた
め、ディジタル積分器14から出力される制御値は、A
GC増幅回路4の出力信号のレベルと所望値との誤差を
補正する補正値となる。この補正値は、加算回路13に
おいて、フィードフォワード制御量推定部11が保持し
ている制御値と加算され、DA変換器12を介してAG
C増幅回路4の利得制御端子に入力され、AGC増幅回
路4の利得を制御する。
Digital integrator 14 to which a signal is input
In the operation section 301, the amplitude fluctuation component due to the modulation can be sufficiently attenuated as described above, and the averaging is performed over a section that is sufficiently short with respect to the length of the reception burst.
The control value of the C amplifier circuit 4 is determined. At this time, the feedforward control amount estimation unit 11 holds the control value and stops in a state where the control value is output.
The gain of the amplifier circuit 4 is preset. Therefore, the control value output from the digital integrator 14 is A
It becomes a correction value for correcting the error between the level of the output signal of the GC amplifier circuit 4 and the desired value. This correction value is added to the control value held by the feedforward control amount estimation unit 11 in the addition circuit 13, and is added via the DA converter 12 to the AG.
It is input to the gain control terminal of the C amplifier circuit 4 and controls the gain of the AGC amplifier circuit 4.

【0053】したがって、ディジタル積分器14の作動
中において、AGC増幅回路4は、フィードフォワード
AGC部から引き継がれた制御値で利得が設定されてい
るので、切り替え直後から安定した利得制御が行なわれ
る。また、フィードフォワード制御で生じる、温度、受
信信号の周波数による誤差をフィードバックAGC部か
らの制御値で補正することで、常に高い制御精度を確保
することが可能になる。さらに、適切な応答時間で利得
制御が行われるので、データ区間1034で受信される
未知のデータにて変調された受信信号について、変調成
分が取り除かれることを防ぎ、復調信号の品質を維持で
きる。
Therefore, during the operation of the digital integrator 14, the gain of the AGC amplifier circuit 4 is set by the control value inherited from the feedforward AGC section, so that stable gain control is performed immediately after switching. Further, by correcting the error due to the temperature and the frequency of the received signal caused by the feedforward control with the control value from the feedback AGC unit, it is possible to always ensure high control accuracy. Further, since the gain control is performed with an appropriate response time, it is possible to prevent the modulation component from being removed from the reception signal modulated by the unknown data received in the data section 1034, and maintain the quality of the demodulation signal.

【0054】また次に、切り替え制御部18は、TDM
Aタイミング信号19のカウントに基づき、データ区間
1034の終了タイミングにてディジタル積分器14の
動作を停止させ(停止(リセット)区間302)、フィ
ードフォワード制御量推定部11を作動させ、または停
止状態のままとして、次のバースト信号の受信に備え
る。ディジタル積分器14は、それまでの積算値をリセ
ットする。上記において、フィードフォワード制御量推
定部11を停止状態のままとした場合は、次のバースト
信号検出時、すなわちバースト検出部10からバースト
検出信号25を入力したときに作動させる(作動/停止
204)。
Next, the switching controller 18 causes the TDM
Based on the count of the A timing signal 19, the operation of the digital integrator 14 is stopped at the end timing of the data section 1034 (stop (reset) section 302), the feedforward control amount estimating unit 11 is operated, or the operation is stopped. As it is, it prepares to receive the next burst signal. The digital integrator 14 resets the integrated value up to that point. In the above, when the feedforward control amount estimation unit 11 is left in the stopped state, it is activated when the next burst signal is detected, that is, when the burst detection signal 25 is input from the burst detection unit 10 (operation / stop 204). .

【0055】一方、包絡線検波回路8は、フィードフォ
ワード制御量推定部11の動作が停止状態であってもバ
ースト信号の受信中は作動し、信号振幅情報をRSSI
補正部21へ出力する。受信信号強度の情報について
は、この包絡線検波回路8の出力信号をRSSI補正部
21でディジタル積分器14の出力により補正した上
で、受信信号強度表示(RSSI)データ22として出
力する。したがって、ディジタル積分器14の作動中に
おいて、精度のよい受信信号強度情報を得ることが可能
となる。
On the other hand, the envelope detection circuit 8 operates during the reception of the burst signal even when the operation of the feedforward control amount estimation unit 11 is stopped, and the signal amplitude information is sent to the RSSI.
Output to the correction unit 21. Regarding the information on the received signal strength, the output signal of the envelope detection circuit 8 is corrected by the output of the digital integrator 14 by the RSSI correction section 21, and then output as received signal strength indication (RSSI) data 22. Therefore, it is possible to obtain accurate received signal strength information while the digital integrator 14 is operating.

【0056】実施の形態2.次に、本発明の実施の形態
2を図3、および図4を用いて説明する。図3は本発明
の実施の形態2に係る自動利得制御装置を有する受信装
置の回路構成を示すブロック図であり、図において、図
1と同じ符号のものは同一または同等のものを示す。
Embodiment 2. Next, a second embodiment of the present invention will be described with reference to FIGS. 3 and 4. FIG. 3 is a block diagram showing a circuit configuration of a receiving device having an automatic gain control device according to a second embodiment of the present invention. In the figure, the same symbols as those in FIG. 1 indicate the same or equivalent components.

【0057】切り替え制御部18は、実施の形態1と同
様、バースト検出回路10が出力するバースト検出信号
25を受けて所定時間の後、フィードフォワード制御量
推定部11の動作を停止し、ディジタル積分器14の動
作を作動させる切り替えを行なうとともに、データ区間
1034の終了タイミングでディジタル積分器14の動
作を停止し、フィードフォワード制御量推定部11の動
作を作動させる。また、受信機が作動しない既知のタイ
ミング、例えば基地局側の受信装置においては同期チャ
ネル区間101において、ディジタル積分器14の出力
をラッチするよう、後述する積分器出力ラッチ24にタ
イミング信号を出力する。このタイミング信号の出力タ
イミングは、受信機停止期間であればよく、例えば、下
りユーザーチャネル区間104のタイミングであっても
よい。
Similar to the first embodiment, the switching control unit 18 receives the burst detection signal 25 output from the burst detection circuit 10 and, after a predetermined time, stops the operation of the feedforward control amount estimation unit 11 and performs digital integration. The operation of the digital integrator 14 is stopped at the end timing of the data section 1034, and the operation of the feedforward control amount estimation unit 11 is operated. Also, a timing signal is output to an integrator output latch 24 described later so as to latch the output of the digital integrator 14 at a known timing when the receiver does not operate, for example, in the synchronization channel section 101 in the receiving device on the base station side. . The output timing of this timing signal may be the receiver stop period, and may be the timing of the downlink user channel section 104, for example.

【0058】ディジタル積分器14は、比較回路15か
らの誤差信号を入力し平均化処理を行ない、AGC増幅
回路4の利得制御値を生成する。誤差信号を入力するサ
ンプリング回数は、特に包絡線が変化する変調方式の場
合、データ1シンボル区間に対し2回以上が望ましい。
ここで、平均化処理を行なう区間について、実施の形態
1では受信バーストの長さに対して短い区間としていた
が、本実施の形態2においては、複数の受信バーストに
わたる区間とする。サンプリングした誤差信号を複数の
受信バーストにわたり平均化することにより、変調によ
る振幅変動成分を十分に減衰でき制御値精度が向上する
と共に、ユーザー伝送速度可変型のTDMA等のよう
に、受信バースト長が極めて短くなるようなシステムに
おいても、利得制御の精度の向上が図れる。
The digital integrator 14 inputs the error signal from the comparison circuit 15 and performs an averaging process to generate a gain control value for the AGC amplifier circuit 4. It is desirable that the sampling frequency for inputting the error signal is two or more times for one data symbol period, especially in the case of the modulation method in which the envelope curve changes.
Here, the section in which the averaging process is performed is a section shorter than the length of the reception burst in the first embodiment, but in the second embodiment, it is a section over a plurality of reception bursts. By averaging the sampled error signals over a plurality of reception bursts, the amplitude fluctuation component due to modulation can be sufficiently attenuated to improve the control value accuracy, and the reception burst length can be reduced as in the case of user transmission rate variable TDMA. Even in a system that becomes extremely short, the accuracy of gain control can be improved.

【0059】積分器出力ラッチ24は、切り替え制御部
18からの制御により、受信機が動作していないタイミ
ングでディジタル積分器14で生成された補正値をラッ
チし、加算回路13に出力する。
Under the control of the switching controller 18, the integrator output latch 24 latches the correction value generated by the digital integrator 14 at the timing when the receiver is not operating, and outputs it to the adder circuit 13.

【0060】すなわち、ディジタル積分器14は、AG
C増幅回路4の出力信号の振幅情報に基づきAGC増幅
回路4の利得を制御するフィードバック制御を行なう
が、その制御値は、受信機が動作していないタイミング
で積分器出力ラッチ24にラッチされ加算回路14に出
力される。フィードバック制御の応答時間は、上記複数
バーストにわたる平均化により1バースト時間より長く
なる。また、上記のように受信機が動作していないタイ
ミングで制御値がラッチされることを可能にするため
に、停止時にはそれまでの積算値を保持した状態で積分
動作を中断する。
That is, the digital integrator 14 uses the AG
Feedback control for controlling the gain of the AGC amplifier circuit 4 is performed based on the amplitude information of the output signal of the C amplifier circuit 4. The control value is latched by the integrator output latch 24 at the timing when the receiver is not operating and added. It is output to the circuit 14. The response time of the feedback control is longer than one burst time due to the averaging over the plurality of bursts. Further, as described above, in order to enable the control value to be latched at the timing when the receiver is not operating, the integration operation is interrupted while the integrated value up to that time is held when stopped.

【0061】図4は、本実施の形態2の自動利得制御装
置の動作タイミングと、TDMAフレームフォーマッ
ト、受信バーストフォーマットを示す図である。図にお
いて、図2と同じ符号のものは同一のものを示すので説
明を省略する。
FIG. 4 is a diagram showing the operation timing of the automatic gain control apparatus of the second embodiment, the TDMA frame format, and the reception burst format. In the figure, the same symbols as those in FIG.

【0062】この図4を用いて、AGC増幅回路4の利
得制御の動作を説明する。まず、信号を受信していない
初期状態において、切り替え制御部18は、ディジタル
積分器14の動作を停止状態に、フィードフォワード制
御推定部11の動作を停止状態または作動状態にするよ
う制御している。
The gain control operation of the AGC amplifier circuit 4 will be described with reference to FIG. First, in the initial state in which no signal is received, the switching control unit 18 controls the operation of the digital integrator 14 to be in a stopped state and the operation of the feedforward control estimation unit 11 to be in a stopped state or an operating state. .

【0063】バースト信号1030を受信すると、バー
スト検出回路は入力信号が所定のレベルに達したことを
検出して、ランプアンプ区間1031の先頭部分でバー
スト検出信号25を出力する(バースト検出200)。
このバースト検出信号25を受けて、切り替え制御部1
8はフィードフォワード制御量推定部11が作動状態の
場合はそのまま、停止状態の場合は作動させる(作動区
間201)。同時にTDMAタイミング信号19のカウ
ントを始め、あらかじめ定められた所定時間を計時し
て、フィードフォワード制御量推定部11の動作を停止
させる。このとき、フィードフォワード制御量推定部1
1は、停止する直前の制御値を保持し、出力した状態で
動作を停止する(停止(ホールド)区間202)。ま
た、上記所定時間は、ランプアップ区間1031が終了
し、包絡線検波回路8、AD変換器9、フィードフォワ
ード制御量推定部11、加算回路13、およびDA変換
器12から構成されるフィードフォワードAGC部の収
束時間が経過するまでに相当する時間(収束時間20
3)とする。
Upon receiving the burst signal 1030, the burst detection circuit detects that the input signal has reached a predetermined level, and outputs the burst detection signal 25 at the beginning of the ramp amplifier section 1031 (burst detection 200).
Upon receiving this burst detection signal 25, the switching control unit 1
When the feedforward control amount estimation unit 11 is in the operating state, 8 is operated as it is, and when the feedforward control amount estimating unit 11 is in the stopped state, it is operated (operating section 201). At the same time, the counting of the TDMA timing signal 19 is started, and a predetermined time is counted, and the operation of the feedforward control amount estimation unit 11 is stopped. At this time, the feedforward control amount estimation unit 1
1 holds the control value immediately before the stop, and stops the operation in the output state (stop (hold) section 202). Further, during the predetermined time, the ramp-up section 1031 ends, and the feedforward AGC including the envelope detection circuit 8, the AD converter 9, the feedforward control amount estimation unit 11, the addition circuit 13, and the DA converter 12 is performed. The time corresponding to the passage of the convergence time of the part
3).

【0064】通常、受信バースト信号のプリアンブル区
間1032は、受信装置の復調器がバースト信号との同
期操作を行なうために設けられた信号区間であり、この
区間に受信される信号は、一定振幅、もしくは既知のデ
ータで変調された信号である。信号が入力されたフィー
ドフォワード制御量推定部11は、受信信号のこの特性
に基づき信号振幅の平均値を予測し、平均化区間を短く
して高速でAGC増幅回路4の制御値を決定する。決定
された制御値は、加算回路13、DA変換器12を介し
てAGC増幅回路4の利得制御端子に入力され、AGC
増幅回路4の利得を制御する。
Normally, the preamble section 1032 of the received burst signal is a signal section provided for the demodulator of the receiving apparatus to perform the synchronization operation with the burst signal, and the signal received in this section has a constant amplitude, Alternatively, it is a signal modulated with known data. The feed-forward control amount estimation unit 11 to which the signal is input predicts the average value of the signal amplitude based on this characteristic of the received signal, shortens the averaging section, and determines the control value of the AGC amplifier circuit 4 at high speed. The determined control value is input to the gain control terminal of the AGC amplifier circuit 4 via the adder circuit 13 and the DA converter 12, and
The gain of the amplifier circuit 4 is controlled.

【0065】したがって、フィードフォワード制御量推
定部11の作動中において、AGC増幅回路4は、その
入力信号のバースト的変動に応答し高速で利得制御が行
なわれ、後段の復調器は、バースト信号を劣化させるこ
となく復調することが可能となる。
Therefore, during the operation of the feedforward control amount estimation unit 11, the AGC amplifier circuit 4 performs gain control at a high speed in response to the burst-like fluctuation of the input signal, and the demodulator in the subsequent stage outputs the burst signal. It is possible to demodulate without deterioration.

【0066】次に、切り替え制御部18は、フィードフ
ォワード制御量推定部11を停止状態にすると同時に、
ディジタル積分器14を作動状態に切り替え、振幅推定
部16、誤差比較器15、ディジタル積分器14、加算
回路13、DA変換器12から構成されるフィードバッ
クAGC部を作動させる。
Next, the switching control unit 18 puts the feedforward control amount estimation unit 11 into the stopped state, and at the same time,
The digital integrator 14 is switched to the operating state, and the feedback AGC unit including the amplitude estimating unit 16, the error comparator 15, the digital integrator 14, the adding circuit 13, and the DA converter 12 is activated.

【0067】信号が入力されたディジタル積分器14
は、サンプリング・平均化区間401において、複数の
受信バースト区間にわたり平均化を行なうよう積分動作
を行ない、AGC増幅回路4の利得制御値を決定する。
具体的には、フィードバックAGC部のループ応答時間
を1バースト時間より長く設定し、フィードフォワード
制御量推定部11が停止する毎に切り替わって作動し
て、誤差信号を所定のタイミングでサンプリングし積分
する。そして、受信停止中およびフィードフォワード制
御量推定部11が作動中には積分値を保持した状態で停
止するという動作を繰り返す。この積分値がAGC増幅
回路4の制御値となる。
Digital integrator 14 to which a signal is input
In the sampling / averaging section 401, an integration operation is performed so as to perform averaging over a plurality of reception burst sections, and the gain control value of the AGC amplifier circuit 4 is determined.
Specifically, the loop response time of the feedback AGC unit is set to be longer than one burst time, and the feedforward control amount estimation unit 11 switches and operates every time it stops to sample and integrate the error signal at a predetermined timing. . Then, the operation of stopping the reception while the feedforward control amount estimation unit 11 is operating and holding the integrated value is repeated. This integrated value becomes the control value of the AGC amplifier circuit 4.

【0068】ここで、この制御値は、ディジタル積分器
14の作動中には、積分器出力ラッチ24にラッチされ
ない。したがって、ディジタル積分器14の作動中にお
いて、AGC増幅回路4は、すでに積分器出力ラッチ2
4にラッチされているフィードバックAGC部からの制
御値とフィードフォワード制御量推定部11が保持して
いる制御値との加算値によって利得の制御が行なわれ
る。実施の形態1と同様に、AGC増幅回路4は、フィ
ードフォワードAGC部から引き継がれた制御値で利得
が設定されているので、切り替え直後から安定した利得
制御が行なわれる。また、フィードフォワード制御で生
じる、温度、受信信号の周波数による誤差を積分器出力
ラッチ24にラッチされている制御値で補正すること
で、高い制御精度を確保することが可能になる。
Here, this control value is not latched in the integrator output latch 24 during the operation of the digital integrator 14. Therefore, while the digital integrator 14 is in operation, the AGC amplifier circuit 4 is already in the integrator output latch 2
The gain is controlled by the added value of the control value from the feedback AGC unit latched in No. 4 and the control value held by the feedforward control amount estimation unit 11. As in the first embodiment, since the gain of the AGC amplifier circuit 4 is set by the control value inherited from the feedforward AGC unit, stable gain control is performed immediately after switching. Further, by correcting the error due to the temperature and the frequency of the received signal in the feedforward control with the control value latched in the integrator output latch 24, it becomes possible to secure high control accuracy.

【0069】また次に、切り替え制御部18は、TDM
Aタイミング信号19のカウントに基づき、データ区間
1034の終了タイミングにてディジタル積分器14の
動作を停止させ(停止(ホールド)区間402)、フィ
ードフォワード制御量推定部11を作動させ、または停
止状態のままとして、次のバースト信号の受信に備え
る。ディジタル積分器14は、それまでの積算値を保持
している。上記において、フィードフォワード制御量推
定部11を停止状態のままとした場合は、次のバースト
信号検出時、すなわちバースト検出部10からバースト
検出信号25を入力したときに作動させる(作動/停止
204)。
Next, the switching controller 18 causes the TDM
Based on the count of the A timing signal 19, the operation of the digital integrator 14 is stopped at the end timing of the data section 1034 (stop (hold) section 402), the feedforward control amount estimation unit 11 is operated, or the operation is stopped. As it is, it prepares to receive the next burst signal. The digital integrator 14 holds the accumulated value up to that point. In the above, when the feedforward control amount estimation unit 11 is left in the stopped state, it is activated when the next burst signal is detected, that is, when the burst detection signal 25 is input from the burst detection unit 10 (operation / stop 204). .

【0070】さらに、切り替え制御部18は、受信機が
動作しない同期チャネル区間101において、積分器出
力ラッチ24へタイミング信号を出力する。このタイミ
ング信号を受けて、積分器出力ラッチ24はディジタル
積分器14が保持している制御値をラッチする。これに
より、フィードバックAGC部から出力される制御値
(補正値)が定期的に更新される(制御値更新40
3)。
Further, the switching control section 18 outputs a timing signal to the integrator output latch 24 in the synchronization channel section 101 in which the receiver does not operate. In response to this timing signal, the integrator output latch 24 latches the control value held by the digital integrator 14. As a result, the control value (correction value) output from the feedback AGC unit is regularly updated (control value update 40
3).

【0071】したがって、ディジタル積分器14の作動
中、すなわちデータ受信中にはAGC増幅回路4の利得
の頻繁な制御が行なわれないので、復調器に入力される
レベルが頻繁に変動することによる復調信号の品質劣化
を防ぐことが可能となる。また、複数バーストにわたり
平均化を行なうので、データ区間1034で受信される
未知のデータで変調された受信信号の復調について、変
調成分が取り除かれることを防ぎ、復調信号の品質を維
持できる。
Therefore, since the gain of the AGC amplifier circuit 4 is not frequently controlled during the operation of the digital integrator 14, that is, during the data reception, the demodulation due to the frequent fluctuation of the level input to the demodulator. It is possible to prevent signal quality deterioration. Further, since averaging is performed over a plurality of bursts, in demodulation of a reception signal modulated with unknown data received in the data section 1034, it is possible to prevent the modulation component from being removed and maintain the quality of the demodulation signal.

【0072】なお、次にバースト信号1030を受信す
る場合、フィードフォワード制御量推移定部11の作動
中において、AGC増幅回路4は、フィードフォワード
AGC部からの制御値を積分器出力ラッチ24にラッチ
された補正値で補正した制御値により利得の制御がなさ
れる。したがって、高精度で高速応答の利得制御を実現
することができる。
When the burst signal 1030 is received next time, the AGC amplifier circuit 4 latches the control value from the feedforward AGC unit in the integrator output latch 24 while the feedforward control amount transition constant unit 11 is operating. The gain is controlled by the control value corrected by the corrected value. Therefore, it is possible to realize gain control with high accuracy and high speed response.

【0073】一方、包絡線検波回路8は、フィードフォ
ワード制御量推定部11の動作が停止状態であってもバ
ースト信号の受信中は作動し、信号振幅情報をRSSI
補正部21へ出力する。受信信号強度の情報について
は、この包絡線検波回路8の出力信号をRSSI補正部
21で積分器出力ラッチ24からの出力により補正した
上で、受信信号強度表示(RSSI)データ22として
出力する。したがって、常に精度のよい受信信号強度情
報を得ることが可能となる。
On the other hand, the envelope detection circuit 8 operates during the reception of the burst signal even if the operation of the feedforward control amount estimation unit 11 is stopped, and the signal amplitude information is sent to the RSSI.
Output to the correction unit 21. Regarding the information on the received signal strength, the output signal of the envelope detection circuit 8 is corrected by the output from the integrator output latch 24 in the RSSI correction section 21, and then output as received signal strength indication (RSSI) data 22. Therefore, it is possible to always obtain accurate received signal strength information.

【0074】実施の形態3.次に、本発明の実施の形態
3を図5、および図6を用いて説明する。図5は本発明
の実施の形態3に係る自動利得制御装置を有する受信装
置の回路構成を示すブロック図であり、図において、図
3と同じ符号のものは同一または同等のものを示す。
Third Embodiment Next, a third embodiment of the present invention will be described with reference to FIGS. 5 and 6. FIG. 5 is a block diagram showing a circuit configuration of a receiving apparatus having an automatic gain control apparatus according to Embodiment 3 of the present invention. In the figure, the same reference numerals as those in FIG. 3 indicate the same or equivalent elements.

【0075】ディジタル復号器7で変換された受信デー
タ列はユニークワード検出器20に入力される。ユニー
クワード検出器20は、受信データ列に含まれる既知の
符号であるユニークワードを検出し、ユニークワード検
出信号26を出力する。このユニークワード検出信号2
6は、TDMAフレーム同期のために使用されると同時
に、切り替え制御部18にタイミング信号として入力さ
れる。ユニークワードは受信バースト信号に必ず含まれ
る符号であるので、ユニークワードを検出することによ
って受信バースト信号を検出することができる。したが
って、ユニークワード検出部20は、バースト信号を検
出するバースト検出部として動作する。
The received data string converted by the digital decoder 7 is input to the unique word detector 20. The unique word detector 20 detects a unique word that is a known code included in the received data string and outputs a unique word detection signal 26. This unique word detection signal 2
6 is used for TDMA frame synchronization, and at the same time, is input as a timing signal to the switching control unit 18. Since the unique word is a code that is always included in the received burst signal, the received burst signal can be detected by detecting the unique word. Therefore, the unique word detection unit 20 operates as a burst detection unit that detects a burst signal.

【0076】27は、振幅推定部16から出力された振
幅情報を平均する平均化回路であり、データ1シンボル
区間以上を平均化し、変調による振幅変動成分を取り除
いた振幅情報を出力する。誤差比較器15は、この平均
化された振幅情報と基準振幅17とを比較し、誤差信号
を出力する。
Reference numeral 27 denotes an averaging circuit for averaging the amplitude information output from the amplitude estimating section 16, which outputs the amplitude information obtained by averaging one or more data symbol intervals and removing the amplitude fluctuation component due to modulation. The error comparator 15 compares the averaged amplitude information with the reference amplitude 17 and outputs an error signal.

【0077】切り替え制御部18は、ユニークワード検
出器20が出力するユニークワード検出信号26を受け
て、フィードフォワード制御量推定部11の動作を停止
し、ディジタル積分器14の動作を作動させる切り替え
を行なうとともに、データ区間1034の終了タイミン
グで、ディジタル積分器14の動作を停止し、フィード
フォワード制御量推定部11の動作を作動させる。ま
た、ディジタル積分器14の動作を停止させる直前に、
ディジタル積分器14に対し誤差信号をサンプリングす
るタイミングを示すサンプリング信号を出力する。さら
に、受信機が作動しない既知のタイミングにおいて、デ
ィジタル積分器14の出力をラッチするよう、積分器出
力ラッチ24にタイミング信号を出力する。
Upon receiving the unique word detection signal 26 output from the unique word detector 20, the switching control unit 18 stops the operation of the feedforward control amount estimating unit 11 and switches the operation of the digital integrator 14. The operation of the digital integrator 14 is stopped at the end timing of the data section 1034, and the operation of the feedforward control amount estimation unit 11 is operated. In addition, immediately before stopping the operation of the digital integrator 14,
A sampling signal indicating the timing for sampling the error signal is output to the digital integrator 14. Further, a timing signal is output to the integrator output latch 24 so as to latch the output of the digital integrator 14 at a known timing when the receiver does not operate.

【0078】ディジタル積分器14は、複数の受信バー
ストにわたる区間、比較回路15からの誤差信号の平均
化処理を行ない、AGC増幅回路4の利得制御値を生成
する。上記平均化処理は、切り替え制御部18からのサ
ンプリング信号に基づいて、複数バーストにわたりサン
プリングした誤差信号に対して行なう。サンプリングす
る誤差信号は、平均化回路27において変調による振幅
変動成分を取り除いた信号であるので、1受信バースト
に対し1回のサンプリングでも、精度のよい誤差信号を
サンプリングすることができる。そして、停止の直前に
サンプリングすることにより、より安定した状態での誤
差信号に基づき制御値を生成でき、さらに利得制御精度
の向上が図れる。
The digital integrator 14 averages the error signal from the comparison circuit 15 in the section over a plurality of reception bursts to generate the gain control value of the AGC amplifier circuit 4. The averaging process is performed on the error signal sampled over a plurality of bursts based on the sampling signal from the switching control unit 18. Since the error signal to be sampled is a signal from which the amplitude fluctuation component due to modulation is removed in the averaging circuit 27, an accurate error signal can be sampled even if sampling is performed once for one reception burst. Then, by sampling just before the stop, the control value can be generated based on the error signal in a more stable state, and the gain control accuracy can be further improved.

【0079】図6は、本実施の形態3の自動利得制御装
置の動作タイミングと、TDMAフレームフォーマッ
ト、受信バーストフォーマットを示す図である。図にお
いて、図4と同じ符号のものは同一のものを示すので説
明を省略する。
FIG. 6 is a diagram showing the operation timing of the automatic gain control apparatus of the third embodiment, the TDMA frame format, and the reception burst format. In the figure, the same reference numerals as those in FIG.

【0080】この図6を用いて、AGC増幅回路4の利
得制御の動作を説明する。まず、信号を受信していない
初期状態において、切り替え制御部18は、ディジタル
積分器14の動作を停止状態に、フィードフォワード制
御推定部11の動作を作動状態にするよう制御してい
る。
The operation of gain control of the AGC amplifier circuit 4 will be described with reference to FIG. First, in the initial state where no signal is received, the switching control unit 18 controls the operation of the digital integrator 14 to be in a stopped state and the operation of the feedforward control estimation unit 11 to be in an operating state.

【0081】バースト信号1030を受信すると、既に
作動状態であるフィードフォワード制御量推定部11
は、入力信号に基づいてAGC増幅回路4の制御値を決
定する(作動区間501)。決定された制御値は、加算
回路13、DA変換器12を介してAGC増幅回路4の
利得制御端子に入力され、AGC増幅回路4の利得を制
御する。AGC増幅回路4は、実施の形態1および2と
同様に、その入力信号のバースト的変動に応答し高速で
利得制御が行なわれるので、バースト信号を劣化させる
ことなく復調することが可能となる。
When the burst signal 1030 is received, the feedforward control amount estimator 11 which is already in the operating state.
Determines the control value of the AGC amplifier circuit 4 based on the input signal (operation section 501). The determined control value is input to the gain control terminal of the AGC amplifier circuit 4 via the adder circuit 13 and the DA converter 12, and controls the gain of the AGC amplifier circuit 4. As in the first and second embodiments, AGC amplifier circuit 4 can perform demodulation without degrading the burst signal because gain control is performed at high speed in response to the burst-like fluctuation of the input signal.

【0082】次に、切り替え制御部18は、ユニークワ
ード検出器20からのユニークワード検出信号26を受
けて(ユニークワード検出601)、フィードフォワー
ド制御量推定部11を停止状態にすると同時に、ディジ
タル積分器14を作動状態に切り替え、振幅推定部1
6、平均化回路27、誤差比較器15、ディジタル積分
器14、加算回路13、DA変換器12から構成される
フィードバックAGC部を作動させる。フィードフォワ
ード制御量推定部11は、停止する直前の制御値を保持
し、出力した状態で動作を停止する(停止(ホールド)
区間502)。
Next, the switching control unit 18 receives the unique word detection signal 26 from the unique word detector 20 (unique word detection 601), puts the feedforward control amount estimation unit 11 into the stopped state, and at the same time, performs digital integration. The amplitude estimation unit 1 is switched to the operating state of the instrument 14.
6. The feedback AGC unit including the averaging circuit 27, the error comparator 15, the digital integrator 14, the adding circuit 13, and the DA converter 12 is operated. The feedforward control amount estimation unit 11 holds the control value immediately before the stop, and stops the operation in the output state (stop (hold)).
Section 502).

【0083】信号が入力されたディジタル積分器14
は、平均化区間602において、複数の受信バースト区
間にわたり平均化を行なうよう積分動作を行なう。具体
的には、フィードバックAGC部のループ応答時間を1
バースト時間より長く設定し、フィードフォワード制御
量推定部11が停止する毎に切り替わって作動して、サ
ンプリング信号に基づき1バーストに1回、誤差信号の
サンプリングを行なう(誤差信号サンプリング60
3)。そして、受信停止中およびフィードフォワード制
御量推定部11が作動中には、サンプリングした誤差信
号を積分した積分値を保持した状態で停止する動作を繰
り返す。この積分値がAGC増幅回路4の制御値とな
る。
Digital integrator 14 to which a signal is input
Performs an integrating operation in the averaging section 602 so as to perform averaging over a plurality of reception burst sections. Specifically, the loop response time of the feedback AGC unit is set to 1
It is set to be longer than the burst time, and the feedforward control amount estimation unit 11 switches and operates every time it stops, and the error signal is sampled once per burst based on the sampling signal (error signal sampling 60
3). Then, while the reception is stopped and the feedforward control amount estimation unit 11 is operating, the operation of stopping in a state of holding the integrated value obtained by integrating the sampled error signal is repeated. This integrated value becomes the control value of the AGC amplifier circuit 4.

【0084】この制御値は、実施の形態2と同様、ディ
ジタル積分器14の作動中には積分器出力ラッチ24に
ラッチされない。したがって、ディジタル積分器14の
作動中において、AGC増幅回路4は、すでに積分器出
力ラッチ24がフィードバックAGC部からの制御値と
フィードフォワード制御量推定部11が保持している制
御値との加算値によって利得の制御が行なわれる。実施
の形態1および2と同様に、AGC増幅回路4は、フィ
ードフォワードAGC部から引き継がれた制御値で利得
が設定されているので、切り替え直後から安定した利得
制御が行なわれる。また、フィードフォワード制御で生
じる、温度、受信信号の周波数による誤差を積分器出力
ラッチ24にラッチされている制御値で補正すること
で、高い制御精度を確保することが可能になる。
This control value is not latched in the integrator output latch 24 while the digital integrator 14 is operating, as in the second embodiment. Therefore, during the operation of the digital integrator 14, the AGC amplifier circuit 4 is configured so that the integrator output latch 24 has already added the control value from the feedback AGC unit and the control value held by the feedforward control amount estimation unit 11. The gain is controlled by. As in the first and second embodiments, the gain of the AGC amplifier circuit 4 is set by the control value inherited from the feedforward AGC unit, so that stable gain control is performed immediately after switching. Further, by correcting the error due to the temperature and the frequency of the received signal in the feedforward control with the control value latched in the integrator output latch 24, it becomes possible to secure high control accuracy.

【0085】また次に、切り替え制御部18は、TDM
Aタイミング信号19のカウントに基づき、データ区間
1034の終了タイミングにてディジタル積分器14の
動作を停止させ(停止(ホールド)区間605)、フィ
ードフォワード制御量推定部11を作動させて次のバー
スト信号の受信に備える(動作区間501)。
Next, the switching controller 18 causes the TDM
Based on the count of the A timing signal 19, the operation of the digital integrator 14 is stopped at the end timing of the data section 1034 (stop (hold) section 605), the feedforward control amount estimation unit 11 is operated, and the next burst signal is generated. To prepare for reception (operation section 501).

【0086】さらに、切り替え制御部18は、受信機が
動作しない同期チャネル区間101において、積分器出
力ラッチ24へタイミング信号を出力する。このタイミ
ング信号を受けて、積分器出力ラッチ24はディジタル
積分器14が保持している制御値をラッチする。これに
より、フィードバックAGC部から出力される制御値
(補正値)が定期的に更新される(制御値更新60
4)。
Further, the switching control section 18 outputs a timing signal to the integrator output latch 24 in the synchronization channel section 101 in which the receiver does not operate. In response to this timing signal, the integrator output latch 24 latches the control value held by the digital integrator 14. As a result, the control value (correction value) output from the feedback AGC unit is regularly updated (control value update 60
4).

【0087】したがって、ディジタル積分器14の作動
中、すなわちデータ受信中にはAGC増幅回路4の利得
の頻繁な制御が行なわれないので、復調器に入力される
レベルが頻繁に変動することによる復調信号の品質劣化
を防ぐことが可能となる。また、平均化した振幅情報を
用いて誤差信号を生成するので、データ区間1034で
受信される未知のデータにて変調された受信信号の復調
について、変調成分が取り除かれることを防ぎ、復調信
号の品質を維持できる。さらに、データ区間1034の
終了直前に誤差信号のサンプリングを行なうので、より
安定した状態での誤差信号に基づき制御値を決定するこ
とができ、利得制御の精度が向上する。
Therefore, since the gain of the AGC amplifier circuit 4 is not frequently controlled during the operation of the digital integrator 14, that is, during the data reception, the demodulation due to the frequent fluctuation of the level input to the demodulator. It is possible to prevent signal quality deterioration. Further, since the error signal is generated using the averaged amplitude information, in demodulation of the reception signal modulated by unknown data received in the data section 1034, the modulation component is prevented from being removed, and the demodulation signal of the demodulation signal Quality can be maintained. Furthermore, since the error signal is sampled immediately before the end of the data section 1034, the control value can be determined based on the error signal in a more stable state, and the accuracy of gain control is improved.

【0088】なお、次にバースト信号1030を受信す
る場合、フィードフォワード制御量推移定部11の作動
中において、AGC増幅回路4は、フィードフォワード
AGC部からの制御値を積分器出力ラッチ24にラッチ
された補正値で補正した制御値により利得の制御がなさ
れる。したがって、高精度で高速応答の利得制御を実現
することができる。
When the burst signal 1030 is received next time, the AGC amplifier circuit 4 latches the control value from the feedforward AGC unit in the integrator output latch 24 while the feedforward control amount transition constant unit 11 is operating. The gain is controlled by the control value corrected by the corrected value. Therefore, it is possible to realize gain control with high accuracy and high speed response.

【0089】一方、包絡線検波回路8は、フィードフォ
ワード制御量推定部11の動作が停止状態であってもバ
ースト信号の受信中は作動し、信号振幅情報をRSSI
補正部21へ出力する。受信信号強度の情報について
は、この包絡線検波回路8の出力信号をRSSI補正部
21で積分器出力ラッチ24からの出力により補正した
上で、受信信号強度表示(RSSI)データ22として
出力する。したがって、常に精度のよい受信信号強度情
報を得ることが可能となる。
On the other hand, the envelope detection circuit 8 operates during the reception of the burst signal even when the operation of the feedforward control amount estimation unit 11 is stopped, and the signal amplitude information is sent to the RSSI.
Output to the correction unit 21. Regarding the information on the received signal strength, the output signal of the envelope detection circuit 8 is corrected by the output from the integrator output latch 24 in the RSSI correction section 21, and then output as received signal strength indication (RSSI) data 22. Therefore, it is possible to always obtain accurate received signal strength information.

【0090】[0090]

【発明の効果】以上のように、この発明の請求項1に係
る自動利得制御装置は、バースト信号の検出に基づきフ
ィードフォワード制御部とフィードバック制御部の動作
を切り替える構成としたので、バースト信号に対する応
答特性が良く、かつ精度良く利得を制御できる。
As described above, the automatic gain control device according to the first aspect of the present invention is configured to switch the operations of the feedforward control unit and the feedback control unit based on the detection of the burst signal. The response characteristics are good and the gain can be controlled with high accuracy.

【0091】また、この発明の請求項2に係る自動利得
制御装置は、請求項1の構成において、バースト信号の
検出から所定時間フィードフォワード制御部を作動させ
た後停止させ、フィードバック制御部を作動させるよう
切り替える構成としたので、バースト信号に対する応答
特性が良く、かつ精度良く利得を制御できる。
According to a second aspect of the present invention, in the automatic gain control device according to the first aspect, the feedforward control section is operated for a predetermined time after detection of the burst signal and then stopped, and the feedback control section is operated. Since the switching is performed so that the burst signal has a good response characteristic, the gain can be controlled with high accuracy.

【0092】また、この発明の請求項3に係る自動利得
制御装置は、請求項2の構成において、フィードフォワ
ード制御部作動中にフィードフォワード制御部からの制
御値に基づき利得を制御し、フィードバック制御部作動
中に、フィードバック制御部からの制御値とフィードフ
ォワード制御部が保持する制御値に基づき利得を制御す
る構成としたので、バースト信号に対する応答特性が良
く、かつ常に精度良く利得を制御できる。
According to the third aspect of the present invention, in the automatic gain control device according to the second aspect, the gain is controlled based on the control value from the feedforward control unit during the operation of the feedforward control unit, and the feedback control is performed. Since the gain is controlled based on the control value from the feedback control unit and the control value held by the feedforward control unit during the operation of the unit, the response characteristic to the burst signal is good and the gain can always be controlled accurately.

【0093】また、この発明の請求項4に係る自動利得
制御装置は、請求項2の構成において、フィードフォワ
ード制御部作動中に、フィードフォワード制御部からの
制御値とフィードバック制御部が保持する制御値に基づ
き利得を制御し、フィードバック制御部作動中に当該フ
ィードバック制御部からの制御値とフィードフォワード
制御部が保持する制御値に基づき利得を一定に制御する
構成としたので、バースト信号に対する応答特性が良
く、かつさらに精度良く利得を制御できる。
According to a fourth aspect of the present invention, in the automatic gain control apparatus according to the second aspect, the control value from the feedforward control unit and the control held by the feedback control unit during the operation of the feedforward control unit. The gain is controlled based on the value, and the gain is controlled to be constant based on the control value from the feedback control unit and the control value held by the feedforward control unit while the feedback control unit is operating. And the gain can be controlled with higher accuracy.

【0094】また、この発明の請求項5に係る自動利得
制御装置は、請求項4の構成において、フィードバック
制御部の応答時間をバースト信号のバースト時間より長
くし、複数のバースト時間にわたり平均して制御値を決
定する構成としたので、バースト信号に対する応答特性
が良く、かつさらに精度良く利得を制御できる。
According to a fifth aspect of the present invention, in the automatic gain control device according to the fourth aspect, the response time of the feedback control section is made longer than the burst time of the burst signal and averaged over a plurality of burst times. Since the control value is determined, the response characteristic to the burst signal is good, and the gain can be controlled more accurately.

【0095】また、この発明の請求項6に係る自動利得
制御装置は、請求項5の構成において、フィードバック
制御部からの制御値を、バースト信号を受信しないタイ
ミングで更新する構成としたので、バースト信号に対す
る応答特性が良く、かつ精度良く利得を制御でき、さら
に、バースト受信中の利得可変に伴う受信信号への悪影
響を回避することができる。
Further, the automatic gain control device according to claim 6 of the present invention has the structure of claim 5 in which the control value from the feedback control unit is updated at a timing at which a burst signal is not received. It is possible to control the gain with good response characteristics to the signal and to accurately control the gain, and further, it is possible to avoid the adverse effect on the received signal due to the variable gain during burst reception.

【0096】また、この発明の請求項7に係る自動利得
制御装置は、請求項1の構成において、可変利得増幅器
に入力されるバースト信号の包絡線検波レベルに基づき
バースト信号の検出を行なう構成としたので、バースト
信号に対する応答特性が良く、かつその制御タイミング
を容易に検出でき、精度良く利得を制御できる。
According to a seventh aspect of the present invention, in the automatic gain control apparatus according to the first aspect, the burst signal is detected based on the envelope detection level of the burst signal input to the variable gain amplifier. Therefore, the response characteristic to the burst signal is good, the control timing can be easily detected, and the gain can be controlled with high accuracy.

【0097】また、この発明の請求項8に係る自動利得
制御装置は、請求項7の構成において、可変利得増幅器
に入力されるバースト信号の包絡線検波レベルの微分値
に基づきバースト信号の検出を行なう構成としたので、
バースト信号に対する応答特性が良く、かつその制御タ
イミングを容易に精度良く検出でき、精度良く利得を制
御できる。
In the automatic gain control device according to claim 8 of the present invention, in the configuration of claim 7, burst signal detection is performed based on the differential value of the envelope detection level of the burst signal input to the variable gain amplifier. Since it is configured to do so,
The response characteristic to the burst signal is good, the control timing thereof can be easily and accurately detected, and the gain can be accurately controlled.

【0098】また、この発明の請求項9に係る自動利得
制御装置は、請求項1の構成において、バースト信号に
含まれる所定の符号の検出に基づきバースト信号の検出
を行なう構成としたので、バースト信号に対する応答特
性が良く、かつその制御タイミングを精度良く検出で
き、精度良く利得を制御できる。
Further, since the automatic gain control device according to claim 9 of the present invention has a structure in which the burst signal is detected based on the detection of a predetermined code included in the burst signal in the structure of claim 1, the burst signal is detected. The response characteristic to the signal is good, the control timing can be detected with high accuracy, and the gain can be controlled with high accuracy.

【0099】さらに、この発明の請求項10に係る自動
利得制御装置は、請求項1の構成において、可変利得増
幅器に入力されるバースト信号のレベルとフィードバッ
ク制御部が決定する制御値に基づき受信信号強度表示信
号を生成する構成としたので、バースト信号に対する応
答特性が良く、精度良く利得を制御でき、かつ精度良く
受信信号の強度情報を得ることができる。
Further, according to a tenth aspect of the present invention, in the automatic gain control device according to the first aspect, the received signal is received based on the level of the burst signal input to the variable gain amplifier and the control value determined by the feedback control section. Since the intensity display signal is generated, the response characteristic to the burst signal is good, the gain can be controlled with high precision, and the intensity information of the received signal can be obtained with high precision.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施の形態1である受信装置のブロ
ック図である。
FIG. 1 is a block diagram of a receiving device that is Embodiment 1 of the present invention.

【図2】 本発明の実施の形態1である自動利得制御装
置の制御タイミングを示す図である。
FIG. 2 is a diagram showing a control timing of the automatic gain control device according to the first embodiment of the present invention.

【図3】 本発明の実施の形態2である受信装置のブロ
ック図である。
FIG. 3 is a block diagram of a receiving device which is Embodiment 2 of the present invention.

【図4】 本発明の実施の形態2である自動利得制御装
置の制御タイミングを示す図である。
FIG. 4 is a diagram showing a control timing of the automatic gain control device according to the second embodiment of the present invention.

【図5】 本発明の実施の形態3である受信装置のブロ
ック図である。
FIG. 5 is a block diagram of a receiving device that is Embodiment 3 of the present invention.

【図6】 本発明の実施の形態3である自動利得制御装
置の制御タイミングを示す図である。
FIG. 6 is a diagram showing a control timing of an automatic gain control device according to a third embodiment of the present invention.

【図7】 第1の従来技術である受信装置のブロック図
である。
FIG. 7 is a block diagram of a receiving device according to a first conventional technique.

【図8】 第2の従来技術である受信装置のブロック図
である。
FIG. 8 is a block diagram of a receiving device according to a second conventional technique.

【図9】 第3の従来技術である受信装置のブロック図
である。
FIG. 9 is a block diagram of a third conventional receiving device.

【符号の説明】[Explanation of symbols]

4 AGC増幅回路 8 包絡線検波回路 9 AD変換器 10 バースト検出回路 11 フィードフォワード制御量推定部 12 DA変換器 13 加算回路 14 ディジタル積分器 15 誤差比較器 16 振幅推定部 17 振幅基準 18 切り替え制御部 19 TDMAスロットタイミング信号 20 ユニークワード検出器 21 RSSI補正部 22 RSSIデータ 24 積分器出力ラッチ 25 バースト検出信号 26 ユニークワード検出信号 27 平均化回路 100 TDMAフレーム 1030 バースト信号 1032 プリアンブル区間 1033 ユニークワード区間 1034 ペイロード(データ)区間 200 バースト検出 201 作動区間 202 停止(ホールド)区間 203 収束時間 204 作動/停止区間 301 作動区間 302 停止(リセット)区間 401 サンプリング・平均化区間 402 停止(ホールド)区間 403 制御値更新 601 ユニークワード検出 602 平均化区間 603 誤差信号サンプリング 604 制御値更新 605 停止(ホールド)区間 4 AGC amplifier circuit 8 Envelope detection circuit 9 AD converter 10 Burst detection circuit 11 Feedforward control amount estimation unit 12 DA converter 13 Adder circuit 14 Digital integrator 15 Error comparator 16 Amplitude estimation unit 17 Amplitude reference 18 Switching control unit 19 TDMA slot timing signal 20 Unique word detector 21 RSSI correction unit 22 RSSI data 24 Integrator output latch 25 Burst detection signal 26 Unique word detection signal 27 Averaging circuit 100 TDMA frames 1030 burst signal 1032 preamble section 1033 Unique word section 1034 Payload (data) section 200 burst detection 201 Working section 202 Stop section 203 Convergence time 204 operation / stop section 301 working section 302 Stop (reset) section 401 Sampling / averaging interval 402 Stop (hold) section 403 Control value update 601 Unique word detection 602 Averaging section 603 Error signal sampling 604 Update control value 605 Stop (hold) section

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J100 JA01 LA00 LA08 LA09 LA11 QA01 SA02 5K028 AA01 AA06 BB04 HH04 KK33   ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5J100 JA01 LA00 LA08 LA09 LA11                       QA01 SA02                 5K028 AA01 AA06 BB04 HH04 KK33

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 受信したバースト信号を所定の利得で増
幅する可変利得増幅器、 この可変利得増幅器に入力される前記バースト信号に基
づき、前記利得を制御するフィードフォワード制御部、 前記可変利得増幅器から出力された前記バースト信号に
基づき、前記利得を制御するフィードバック制御部、 前記バースト信号を検出するバースト検出部、 このバースト検出部による前記バースト信号の検出に基
づき、前記フィードフォワード制御部と前記フィードバ
ック制御部の動作を切り替え制御する制御部を備える自
動利得制御装置。
1. A variable gain amplifier that amplifies a received burst signal with a predetermined gain, a feedforward control unit that controls the gain based on the burst signal input to the variable gain amplifier, and an output from the variable gain amplifier. A feedback control unit for controlling the gain based on the burst signal generated, a burst detection unit for detecting the burst signal, and the feedforward control unit and the feedback control unit based on detection of the burst signal by the burst detection unit. Automatic gain control device including a control unit for switching and controlling the operation of the above.
【請求項2】 前記制御部は、前記バースト検出部での
バースト信号の検出から所定時間前記フィードフォワー
ド制御部を作動させた後停止させ、前記フィードバック
制御部を作動させるよう切り替え制御することを特徴と
する請求項1に記載の自動利得制御装置。
2. The control unit performs switching control so that the feedforward control unit is operated for a predetermined time after the burst signal is detected by the burst detection unit and then stopped, and the feedback control unit is operated. The automatic gain control device according to claim 1.
【請求項3】 前記可変利得増幅器は、 前記フィードフォワード制御部作動中に、当該フィード
フォワード制御部からの制御値に基づき利得を制御さ
れ、 前記フィードバック制御部作動中に、当該フィードバッ
ク制御部からの制御値と前記フィードフォワード制御部
が保持している制御値に基づき利得が制御されることを
特徴とする請求項2に記載の自動利得制御装置。
3. The variable gain amplifier is controlled in gain based on a control value from the feedforward control unit during operation of the feedforward control unit, and is controlled from the feedback control unit during operation of the feedback control unit. The automatic gain control device according to claim 2, wherein the gain is controlled based on a control value and a control value held by the feedforward control unit.
【請求項4】 前記可変利得増幅器は、 前記フィードフォワード制御部動作中に、当該フィード
フォワード制御部からの制御値と前記フィードバック制
御部が保持している制御値に基づき利得が制御され、 前記フィードバック制御部作動中に、当該フィードバッ
ク制御部からの制御値と前記フィードフォワード制御部
が保持している制御値に基づき利得が制御されることを
特徴とする請求項2に記載の自動利得制御装置。
4. The variable gain amplifier is controlled in gain based on a control value from the feedforward control unit and a control value held by the feedback control unit during operation of the feedforward control unit, 3. The automatic gain control device according to claim 2, wherein the gain is controlled based on the control value from the feedback control unit and the control value held by the feedforward control unit during operation of the control unit.
【請求項5】 前記フィードバック制御部は、前記バー
スト信号のバースト時間より長い応答時間を有し、複数
のバースト時間にわたり平均して制御値を決定すること
を特徴とする請求項4に記載の自動利得制御装置。
5. The automatic control according to claim 4, wherein the feedback control unit has a response time longer than a burst time of the burst signal and averages a plurality of burst times to determine the control value. Gain control device.
【請求項6】 前記フィードバック制御部からの制御値
は、前記バースト信号を受信しないタイミングで更新さ
れることを特徴とする請求項5に記載の自動利得制御装
置。
6. The automatic gain control device according to claim 5, wherein the control value from the feedback control unit is updated at a timing when the burst signal is not received.
【請求項7】 前記バースト検出部は、前記可変利得増
幅器に入力されるバースト信号の包絡線検波レベルに基
づきバースト信号の有りまたは無しを検出することを特
徴とする請求項1に記載の自動利得制御装置。
7. The automatic gain according to claim 1, wherein the burst detection unit detects the presence or absence of a burst signal based on the envelope detection level of the burst signal input to the variable gain amplifier. Control device.
【請求項8】 前記バースト検出部は、前記可変利得増
幅器に入力されるバースト信号の包絡線検波レベルの微
分値に基づきバースト信号の有りまたは無しを検出する
ことを特徴とする請求項7に記載の自動利得制御装置。
8. The burst detection unit detects the presence or absence of a burst signal based on a differential value of an envelope detection level of the burst signal input to the variable gain amplifier. Automatic gain control device.
【請求項9】 前記バースト検出部は、バースト信号に
含まれる所定の符号の検出に基づきバースト信号の有り
を検出することを特徴とする請求項1に記載の自動利得
制御装置。
9. The automatic gain control device according to claim 1, wherein the burst detection unit detects the presence of a burst signal based on detection of a predetermined code included in the burst signal.
【請求項10】 前記可変利得増幅器に入力されるバー
スト信号のレベルと前記フィードバック制御部が決定す
る制御値に基づき受信信号強度表示信号を生成する強度
表示信号生成部を備えることを特徴とする請求項1に記
載の自動利得制御装置。
10. An intensity display signal generation unit for generating a received signal intensity display signal based on a level of a burst signal input to the variable gain amplifier and a control value determined by the feedback control unit. Item 2. The automatic gain control device according to item 1.
JP2002008686A 2002-01-17 2002-01-17 Automatic gain controller Pending JP2003218651A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002008686A JP2003218651A (en) 2002-01-17 2002-01-17 Automatic gain controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002008686A JP2003218651A (en) 2002-01-17 2002-01-17 Automatic gain controller

Publications (1)

Publication Number Publication Date
JP2003218651A true JP2003218651A (en) 2003-07-31

Family

ID=27646881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002008686A Pending JP2003218651A (en) 2002-01-17 2002-01-17 Automatic gain controller

Country Status (1)

Country Link
JP (1) JP2003218651A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124792A (en) * 2006-11-13 2008-05-29 Sony Corp Filter circuit for noise cancellation, noise reduction signal production method, and noise-cancellation system
JP2008278119A (en) * 2007-04-27 2008-11-13 Renesas Technology Corp Transmitter and rf transmission signal processing circuit to be used for the same and operation method for transmitter
US8019488B2 (en) 2005-07-07 2011-09-13 Toyota Jidosha Kabushiki Kaisha Remote operation system, remote operation apparatus and service center
JP2012095333A (en) * 2011-12-21 2012-05-17 Renesas Electronics Corp Transmitter and rf transmission signal processing circuit used therefor
WO2013183319A1 (en) * 2012-06-05 2013-12-12 住友電気工業株式会社 Burst signal reception device and method, pon station-side device and pon system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8019488B2 (en) 2005-07-07 2011-09-13 Toyota Jidosha Kabushiki Kaisha Remote operation system, remote operation apparatus and service center
JP2008124792A (en) * 2006-11-13 2008-05-29 Sony Corp Filter circuit for noise cancellation, noise reduction signal production method, and noise-cancellation system
US9236041B2 (en) 2006-11-13 2016-01-12 Sony Corporation Filter circuit for noise cancellation, noise reduction signal production method and noise canceling system
US10297246B2 (en) 2006-11-13 2019-05-21 Sony Corporation Filter circuit for noise cancellation, noise reduction signal production method and noise canceling system
JP2008278119A (en) * 2007-04-27 2008-11-13 Renesas Technology Corp Transmitter and rf transmission signal processing circuit to be used for the same and operation method for transmitter
KR101498285B1 (en) * 2007-04-27 2015-03-03 르네사스 일렉트로닉스 가부시키가이샤 Transmitter and rf transmission signal processing circuit therefor, and transmitter operating method
JP2012095333A (en) * 2011-12-21 2012-05-17 Renesas Electronics Corp Transmitter and rf transmission signal processing circuit used therefor
WO2013183319A1 (en) * 2012-06-05 2013-12-12 住友電気工業株式会社 Burst signal reception device and method, pon station-side device and pon system
US9490932B2 (en) 2012-06-05 2016-11-08 Sumitomo Electric Industries, Ltd. Burst signal receiving apparatus and method, PON optical line terminal, and PON system

Similar Documents

Publication Publication Date Title
US8331892B2 (en) Method and system for DC compensation and AGC
US6226504B1 (en) Receiving apparatus
US20060222118A1 (en) Automatic gain control for a wireless receiver
US7203476B2 (en) Method and apparatus for minimizing baseband offset error in a receiver
US20020054583A1 (en) Automatic gain control for a time division duplex receiver
US7239856B2 (en) Apparatus and method for compensating gain of an automatic gain controller
WO2008066290A1 (en) Automatic gain control circuit and method for automatic gain control
US20230046497A1 (en) Delayed Preamble Detection for Bluetooth Receiver based on Interferer Metric
US20080112506A1 (en) Transmission power optimization
JP2001284996A (en) Gain controller
CN109788464B (en) Method and system for fast and automatically controlling power of Bluetooth receiver
KR20090107560A (en) A wireless transmit/receive unit (wtru) with a gain control loop for use in wireless communications
JP2003218651A (en) Automatic gain controller
WO2005055447A1 (en) Reception device and reception method
JP2002290177A (en) Receiver and automatic gain control method
KR20050049642A (en) Apparatus of controlling amplifying offset for mobile communication system receiving part
AU2006269678B2 (en) RF receiver, wireless communication terminal and method of operation
JP4171191B2 (en) AGC control method and AGC circuit
KR100737746B1 (en) Method and apparatus for automatic gain control
JP2004134917A (en) Automatic gain control apparatus, wireless receiver, and automatic gain control method
JP3552100B2 (en) OFDM burst signal receiver
JP2002368715A (en) Automatic gain control device
JP5593144B2 (en) Receiver and automatic gain control method
JP3885625B2 (en) Automatic reception gain control method and apparatus
US8306163B1 (en) Method and apparatus for automatic gain control

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040709