JP2002176186A - Solar cell and solar cell module - Google Patents

Solar cell and solar cell module

Info

Publication number
JP2002176186A
JP2002176186A JP2000370085A JP2000370085A JP2002176186A JP 2002176186 A JP2002176186 A JP 2002176186A JP 2000370085 A JP2000370085 A JP 2000370085A JP 2000370085 A JP2000370085 A JP 2000370085A JP 2002176186 A JP2002176186 A JP 2002176186A
Authority
JP
Japan
Prior art keywords
solar cell
electrode
silver
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000370085A
Other languages
Japanese (ja)
Inventor
Mitsunori Nakatani
光徳 中谷
Hiroaki Morikawa
浩昭 森川
Satoshi Arimoto
智 有本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000370085A priority Critical patent/JP2002176186A/en
Publication of JP2002176186A publication Critical patent/JP2002176186A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells

Abstract

PROBLEM TO BE SOLVED: To obtain a solar cell and a solar cell module in which a reaction can take place under a sufficiently stabilized state between silicon in an n-layer and a surface silver electrode while enhancing the electric characteristics and the lifetime. SOLUTION: The solar cell or the solar cell module is constituted such that the sheet resistance of the n-layer 3 is not higher than 80 Ω/(square) and the depth of the n-layer 3 being corroded by the surface silver electrode 10 is in the range of 5-40 nm.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、太陽電池及び太陽
電池モジュールに係り、太陽電池システムの発電を司る
シリコン太陽電池の発電効率と寿命を向上させるため、
太陽光の受光面側表電極とシリコン基板の状態に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell and a solar cell module, and to improve the power generation efficiency and life of a silicon solar cell that controls the power generation of a solar cell system.
This relates to the state of the front electrode on the light receiving surface side of sunlight and the silicon substrate.

【0002】[0002]

【従来の技術】環境に優しくエネルギーを有効利用する
ため、近年、シリコン基板を主材料とする太陽電池シス
テムは、住宅用や高層ビル用等への普及が著しくなって
きている。今後、太陽電池システムは、さらに普及が予
測されているが、そのキーとなる技術開発項目として
は、低価格製造プロセスの開発や発電効率の向上、寿命
向上等が挙げられる。
2. Description of the Related Art In recent years, solar cell systems using a silicon substrate as a main material have become remarkably popular for use in houses and high-rise buildings in order to be environmentally friendly and effectively use energy. In the future, solar cell systems are expected to spread further, but the key technological development items include the development of low-cost manufacturing processes, improvement of power generation efficiency, and improvement of life.

【0003】太陽電池システムの設置面積が限定される
場合には、発電効率の高い太陽電池システムが有効であ
る。また、消費者サイドにおける購入コストペイバック
の観点からは、太陽電池システム自体における低価格化
を図ることと、その寿命向上を図ることも重要である。
以下に、従来の太陽電池について、具体的に図面を用い
て説明する。
When the installation area of the solar cell system is limited, a solar cell system having high power generation efficiency is effective. Also, from the viewpoint of purchase cost payback on the consumer side, it is important to reduce the price of the solar cell system itself and to extend its life.
Hereinafter, a conventional solar cell will be specifically described with reference to the drawings.

【0004】図10は従来の住宅用等に使用されるシリ
コン太陽電池の表面、裏面側の概略図であり、図10
(A)はそのシリコン太陽電池の表面側の概略図、図1
0(B)はそのシリコン太陽電池の裏面側の概略図であ
る。図11は図10(A)に示すA1−A2線における
シリコン太陽電池の断面図、図12、13は図11に示
すシリコン太陽電池の主な製造工程を示す断面構造図で
ある。
FIG. 10 is a schematic view of the front and back sides of a conventional silicon solar cell used for houses and the like.
(A) is a schematic diagram of the front side of the silicon solar cell, FIG.
0 (B) is a schematic view of the back side of the silicon solar cell. FIG. 11 is a sectional view of the silicon solar cell taken along the line A1-A2 shown in FIG. 10A, and FIGS. 12 and 13 are sectional structural views showing main manufacturing steps of the silicon solar cell shown in FIG.

【0005】図10〜13において、101はp型シリ
コン基板であり、102はp型シリコン基板101上部
に形成されたテクスチャーであり、103はp型シリコ
ン基板101とテクスチャー102間に形成されたn層
である。104はテクスチャー102上に形成された反
射防止膜であり、110はn層103と接続されるよう
に形成された焼結後の表銀グリッド電極である。
[0005] In FIGS. 10 to 13, reference numeral 101 denotes a p-type silicon substrate, 102 denotes a texture formed on the p-type silicon substrate 101, and 103 denotes an n-type film formed between the p-type silicon substrate 101 and the texture 102. Layer. Reference numeral 104 denotes an anti-reflection film formed on the texture 102, and reference numeral 110 denotes a sintered surface silver grid electrode formed so as to be connected to the n-layer 103.

【0006】111は反射防止膜104上に形成された
スクリーン印刷後の表銀グリッド電極用ペーストであ
り、112はn層103と接続されるように形成された
表銀バス電極である。120はp型シリコン基板101
裏面側に形成された焼結後の裏アルミ電極であり、12
1はp型シリコン基板101裏面に形成されたスクリー
ン印刷後の裏アルミ電極用ペーストである。
Reference numeral 111 denotes a surface silver grid electrode paste formed on the antireflection film 104 after screen printing, and 112 denotes a surface silver bus electrode formed so as to be connected to the n-layer 103. 120 is a p-type silicon substrate 101
A sintered back aluminum electrode formed on the back side,
Reference numeral 1 denotes a paste for the back aluminum electrode formed on the back surface of the p-type silicon substrate 101 after screen printing.

【0007】122はp型シリコン基板101と裏アル
ミ電極120間に形成されたp+層であり、130はp
+層122と接続されるように形成された焼結後の裏銀
バス電極である。40は表銀グリッド電極110表面に
形成されたハンダであり、tはn層103の厚みを示し
ており、dは表銀グリッド電極110におけるn層10
3への侵食深さを示している。
Reference numeral 122 denotes a p + layer formed between the p-type silicon substrate 101 and the back aluminum electrode 120, and 130 denotes a p + layer.
This is a back silver bus electrode after sintering formed so as to be connected to the + layer 122. Reference numeral 40 denotes solder formed on the surface of the surface silver grid electrode 110, t indicates the thickness of the n-layer 103, and d indicates the thickness of the n-layer 10 in the surface silver grid electrode 110.
3 shows the erosion depth.

【0008】図10(A)に示す太陽電池の表側では、
p型シリコン基板101上に太陽光をできるだけ多く発
電に寄与させるべく、通常、入射される光の反射を抑制
させるために、反射防止膜104を設けている。更に、
太陽電池の表側には、シリコン基板101中で発電され
た電気を局所的に集電するための表銀グリッド電極11
0と、表銀グリッド電極110で集電された電気を取り
出すための表銀バス電極112とが配置されている。
On the front side of the solar cell shown in FIG.
In order to contribute as much sunlight as possible to power generation on the p-type silicon substrate 101, an antireflection film 104 is usually provided to suppress the reflection of incident light. Furthermore,
On the front side of the solar cell, a surface silver grid electrode 11 for locally collecting electricity generated in the silicon substrate 101.
0 and a surface silver bus electrode 112 for extracting electricity collected by the surface silver grid electrode 110.

【0009】ここで、太陽電池の表側電極となる表銀グ
リッド電極110と表銀バス電極112は、太陽電池の
表側に入射される太陽光を遮ってしまうため、太陽電池
の表側に可能な限り小さく配置することが、太陽電池に
おける発電効率の向上の観点で望ましい。
Here, the surface silver grid electrode 110 and the surface silver bus electrode 112, which are the front electrodes of the solar cell, block sunlight incident on the front side of the solar cell. A smaller arrangement is desirable from the viewpoint of improving the power generation efficiency of the solar cell.

【0010】そこで、太陽電池の表側に太陽光を多く入
射させることを考慮すると、例えば、図10(A)のよ
うな櫛型のグリッド電極110とバス電極112を、太
陽電池の表面に配置して構成するのが一般的である。ま
た、グリッド電極110とバス電極112の電極材料と
しては、例えば、銀を主成分として構成する場合がコス
ト及び性能の観点で一般的である。
Therefore, considering that a large amount of sunlight is incident on the front side of the solar cell, for example, a comb-shaped grid electrode 110 and a bus electrode 112 as shown in FIG. In general, it is constituted by. Further, as the electrode material of the grid electrode 110 and the bus electrode 112, for example, it is general from the viewpoint of cost and performance that silver is used as a main component.

【0011】図10(B)に示す太陽電池の裏側では、
裏側で発生した電気が抵抗によるロスで低減してしまう
ことを抑制するために、裏アルミ電極120を広範囲に
設け、裏アルミ電極120で発電された電気を集電させ
るために裏銀バス電極130を更に配置して構成してい
る。
On the back side of the solar cell shown in FIG.
In order to prevent the electricity generated on the back side from being reduced by the loss due to the resistance, the back aluminum electrode 120 is provided in a wide range, and the back silver bus electrode 130 is provided for collecting the electricity generated by the back aluminum electrode 120. Are further arranged.

【0012】裏アルミ電極120は、BSF(Back Su
rface Field)効果による発電能力を改善するために、
一般にアルミ材料を使用する場合が多い。裏銀バス電極
130は、裏アルミ電極120で発電された電気を引き
出すための電気引き出し導線として機能させる場合、半
田付き銅線を利用するのが一般的であるが、ここでは、
例えば、裏アルミ電極120との接着加工性が良好な裏
バス電極として、銀電極を用いて構成している。
The back aluminum electrode 120 is made of BSF (Back Su
rface Field) effect to improve power generation capacity
Generally, aluminum materials are often used. When the back silver bus electrode 130 is made to function as an electric lead wire for drawing out the electric power generated by the back aluminum electrode 120, it is common to use a copper wire with solder.
For example, a silver electrode is used as the back bus electrode having good adhesion workability with the back aluminum electrode 120.

【0013】次に、図11に示す太陽電池ついて説明す
る。図11に示す太陽電池において、入射された太陽光
によりシリコン中で電子とホールが発生するが、短波長
光は、シリコン表層で大半が吸収されるが、長波長光
は、シリコン深くまで透過して吸収される特性がある。
また、シリコン中で発生した電子は、シリコン中で拡散
して移動できる距離が長い傾向があり、一方、シリコン
中で発生したホールは、シリコン中で拡散移動できる距
離が短い傾向がある。
Next, the solar cell shown in FIG. 11 will be described. In the solar cell shown in FIG. 11, electrons and holes are generated in silicon by incident sunlight. Most of short-wavelength light is absorbed by the silicon surface layer, but long-wavelength light is transmitted deep into silicon. Has the property of being absorbed.
In addition, electrons generated in silicon tend to have a long distance in which they can diffuse and move in silicon, while holes generated in silicon tend to have a short distance in which they can diffuse and move in silicon.

【0014】太陽電池は、シリコン中の不純物や欠陥等
に電子やホールが吸収されると発電性能が落ちる。光電
池の場合は、pn接合を有する半導体に光を照射して、
発生した電子とホールを分離する構造となっているのに
対し、太陽電池の場合は、太陽光のスペクトルに対応し
て、半導体側で発電効率が最適になるように構造を合わ
せなければならない。
In a solar cell, when electrons and holes are absorbed by impurities and defects in silicon, the power generation performance is reduced. In the case of a photovoltaic cell, a semiconductor having a pn junction is irradiated with light,
In contrast to the structure in which generated electrons and holes are separated, in the case of a solar cell, the structure must be adjusted so that the power generation efficiency is optimized on the semiconductor side in accordance with the spectrum of sunlight.

【0015】そこで、太陽電池は、太陽光のスペクトル
に対応して半導体側で発電効率を最適にすることを考慮
して、p+層122側のホール濃度を高め、n層103
側の電子濃度を高めるように適宜構造設計するとよい。
これにより、太陽電池は、そのホール濃度を高めたp+
層122と電子濃度を高めたn層103によるpn接合
により、電子とホールを効率よく分離させることができ
る。
Therefore, in the solar cell, in consideration of optimizing the power generation efficiency on the semiconductor side corresponding to the spectrum of sunlight, the hole concentration on the p + layer 122 side is increased and the n layer 103 is increased.
The structure may be appropriately designed to increase the electron concentration on the side.
As a result, the solar cell has a p +
By the pn junction of the layer 122 and the n-layer 103 with an increased electron concentration, electrons and holes can be efficiently separated.

【0016】一般的に、低価格の太陽電池は、シリコン
基板を使用して単純なpn接合で太陽光を発電させ、数
百μm厚程度のp型シリコン基板101にリン(P)等
のV族元素による拡散等を行うことにより、数百nm厚
程度のn層103を形成する。 ここでは、 p型シリコ
ン基板101は単結晶、多結晶のいずれであってもよい
が、以下の説明では(100)面方位の単結晶基板を例
示して説明する。
Generally, a low-cost solar cell uses a silicon substrate to generate sunlight by a simple pn junction, and a V-type substrate such as phosphorus (P) is applied to a p-type silicon substrate 101 having a thickness of about several hundred μm. An n layer 103 having a thickness of about several hundred nm is formed by performing diffusion or the like with a group element. Here, the p-type silicon substrate 101 may be either a single crystal or a polycrystal, but in the following description, a single crystal substrate having a (100) plane orientation will be described as an example.

【0017】図11に示す太陽電池では、比抵抗0.1
〜5Ω・cm程度のp型シリコン101表面に、n層1
03と基板101側の光を閉じ込める凹凸構造のテクス
チャー102を設け、そのテクスチャー102上に反射
防止膜104を配置する。基板101裏側には裏アルミ
電極120を配置し、 BSF(Back Surface Fiel
d)効果を期待してp+層122を設けてp+層122
中の電子が消滅しないように、バンド構造の電界でp+
層122の電子濃度を高めるように構成する。
In the solar cell shown in FIG. 11, the specific resistance is 0.1.
N layer 1 on the surface of p-type silicon 101 of about 5 Ω · cm.
03 and a texture 102 having a concavo-convex structure for confining light on the substrate 101 side are provided, and an antireflection film 104 is disposed on the texture 102. A back aluminum electrode 120 is arranged on the back side of the substrate 101, and a BSF (Back Surface Fiel)
d) The p + layer 122 is provided to
In order to prevent the electrons inside from disappearing, p +
The electron concentration of the layer 122 is increased.

【0018】また、裏アルミ電極120には、シリコン
基板101を通過する長波長光を反射させて発電に再利
用するBSR(Back Surface Reflection)効果も期
待している。但し、裏アルミ電極120は、シリコン基
板101の反りが顕著になる傾向があり、これに伴い基
板101の割れを誘発する。このため、裏アルミ電極1
20は、基板101の割れを考慮して、熱処理でP+層
22を形成した後に除去する場合も多い。
The back aluminum electrode 120 is also expected to have a BSR (Back Surface Reflection) effect in which long-wavelength light passing through the silicon substrate 101 is reflected and reused for power generation. However, the back aluminum electrode 120 tends to significantly warp the silicon substrate 101, thereby inducing the substrate 101 to crack. For this reason, the back aluminum electrode 1
20 is often removed after forming the P + layer 22 by heat treatment in consideration of cracks in the substrate 101.

【0019】ここで、シリコン基板101が反る理由に
ついて説明する。シリコン基板101裏面に裏アルミ電
極120用のアルミニウム(Al)膜を形成すると、シ
リコン基板101中のSiとAl膜中のAlによるAl
−Si合金化反応が生じる。その後、577℃程度の再
凝固を行ってAl膜を焼結して裏アルミ電極120を形
成する。この熱処理により、熱膨張係数の異なるシリコ
ン基板101と裏アルミ電極120間で熱膨張差を生じ
て、裏アルミ電極120側で凹となるようにシリコン基
板101が反る。
Here, the reason why the silicon substrate 101 is warped will be described. When an aluminum (Al) film for the back aluminum electrode 120 is formed on the back surface of the silicon substrate 101, the Al in the silicon substrate 101 and the Al in the Al film are used.
-Si alloying reaction occurs. Thereafter, re-solidification at about 577 ° C. is performed to sinter the Al film to form the back aluminum electrode 120. Due to this heat treatment, a difference in thermal expansion occurs between the silicon substrate 101 having a different coefficient of thermal expansion and the back aluminum electrode 120, and the silicon substrate 101 warps so as to be concave on the back aluminum electrode 120 side.

【0020】次に、図11に示す太陽電池の製造プロセ
スについて、図12、13を用いて説明する。この図1
2、13は、技術的にはハードルが高いと言われるプロ
セスであり、低コスト化を考慮して製造工程数が少ない
太陽電池の製造プロセスを例示したものである。ここで
は、表銀グリッド電極110、表銀バス電極112は反
射防止膜104上に銀ペーストをスクリーン印刷法で付
着乾燥させ、さらに、裏アルミ電極120、裏銀バス電
極130もスクリーン印刷法で付着乾燥させる。
Next, a manufacturing process of the solar cell shown in FIG. 11 will be described with reference to FIGS. This figure 1
Processes 2 and 13 are technically said to have high hurdles, and exemplify a solar cell manufacturing process having a small number of manufacturing steps in consideration of cost reduction. Here, the surface silver grid electrode 110 and the surface silver bus electrode 112 are formed by applying a silver paste on the anti-reflection film 104 by a screen printing method and dried, and the back aluminum electrode 120 and the back silver bus electrode 130 are also applied by a screen printing method. dry.

【0021】続いて、表裏各電極ペーストを同時に焼成
することにより、各電極110、112、120、13
0を形成する。この焼成により、表銀電極110、11
2は反射防止膜104を貫通してn層103の中で留ま
る。また、裏アルミ電極120とシリコン基板101
は、この焼成により溶融かつ再凝固することにより、裏
アルミ電極120とシリコン基板101間にp+層12
2を形成する。以下に、この太陽電池の製造方法を具体
的に説明する。
Subsequently, the electrode paste for each of the electrodes 110, 112, 120, and 13 is fired by simultaneously firing the electrode pastes for the front and back sides.
0 is formed. By this baking, the surface silver electrodes 110, 11
2 stays in the n-layer 103 through the anti-reflection film 104. Also, the back aluminum electrode 120 and the silicon substrate 101
Is melted and re-solidified by this firing, so that the p + layer 12 is formed between the back aluminum electrode 120 and the silicon substrate 101.
Form 2 Hereinafter, a method for manufacturing the solar cell will be specifically described.

【0022】まず、図12(A)に示すp型シリコン基
板101を用い、鋳造インゴットからスライスした際に
発生するシリコン基板101表面のダメージ層を、例え
ば数〜20wt%苛性ソーダや炭酸苛性ソーダで10〜2
0μm厚程度除去した後、同様のアルカリ低濃度液にI
PA(イソプロピルアルコール)を添加した溶液でシリ
コン基板101表面の異方性エッチングを行ない、シリ
コン(111)面が出るようにテクスチャー102をシ
リコン基板101表面に形成する(図12(B))。
First, using a p-type silicon substrate 101 shown in FIG. 12 (A), a damaged layer on the surface of the silicon substrate 101 generated when slicing from a cast ingot is reduced to 10 to 20 wt% caustic soda or carbonated caustic soda. 2
After removing about 0 μm thickness, the same alkaline low concentration solution
Anisotropic etching of the surface of the silicon substrate 101 is performed with a solution to which PA (isopropyl alcohol) is added, and a texture 102 is formed on the surface of the silicon substrate 101 so that the silicon (111) surface is exposed (FIG. 12B).

【0023】続いて、例えばオキシ塩化リン(POCl
3)、窒素、酸素の混合ガス雰囲気で800〜900℃
/数十分程度の熱処理を行うことにより、シリコン基板
101表面全面に一様にn層103を形成する。この
時、シリコン基板101表面に形成されたn層103に
おけるシート抵抗の範囲は、30〜80Ω/□程度と太
陽電池として良好な電気特性が得られる。
Subsequently, for example, phosphorus oxychloride (POCl
3) 800-900 ° C in a mixed gas atmosphere of nitrogen and oxygen
By performing a heat treatment of about several tens of minutes, the n-layer 103 is formed uniformly over the entire surface of the silicon substrate 101. At this time, the range of the sheet resistance in the n-layer 103 formed on the surface of the silicon substrate 101 is about 30 to 80 Ω / □, and good electric characteristics as a solar cell can be obtained.

【0024】このシリコン基板101表面からリン
(P)濃度がリン(P)濃度1E16/cm3になって
いる所まで、シリコン基板101中にリン(P)が進入
しているシリコン基板101の深さ(t)について、n
層103をSIMS(Secondary-Ion-Mass-Spectroscop
y)分析評価した。その結果、シート抵抗が30、6
0、80Ω/□の各々のn層103では、その深さ
(t)がシリコン基板101表面から各々450、35
0、250nmであった。
The depth of the silicon substrate 101 into which the phosphorus (P) has penetrated into the silicon substrate 101 from the surface of the silicon substrate 101 to a point where the phosphorus (P) concentration is 1E16 / cm 3. For (t), n
The layer 103 is formed by SIMS (Secondary-Ion-Mass-Spectroscop).
y) Analyzed and evaluated. As a result, the sheet resistance was 30, 6
The depth (t) of each of the n layers 103 of 0 and 80 Ω / □ is 450, 35 from the surface of the silicon substrate 101, respectively.
0, 250 nm.

【0025】次に、受光面として必要な受光面側のn層
103を保護するために、その受光面部分のn層103
を覆うように、高分子レジストペーストをスクリーン印
刷法で付着して乾燥させる。この時、受光面部分のn層
103を覆うようにレジストマスクが選択的に形成され
るとともに、受光面部分以外の部分のn層103が露出
される。
Next, in order to protect the n-layer 103 on the light-receiving surface required as a light-receiving surface, the n-layer 103 on the light-receiving surface portion is protected.
A polymer resist paste is attached by a screen printing method so as to cover the substrate and dried. At this time, a resist mask is selectively formed so as to cover the n-layer 103 in the light-receiving surface portion, and the n-layer 103 in a portion other than the light-receiving surface portion is exposed.

【0026】その後、受光面部分のn層103を覆った
レジストマスクを用い、シリコン基板101裏面等の所
望以外(受光面部分以外)のシリコン基板101表面に形
成されたn層103を、例えば、20wt%水酸化カリウ
ム溶液中へ数分間浸漬を施して選択的に除去した後、マ
スクとして使用したレジストを有機溶剤で除去する(図
12(C))。これにより、受光面部分のn層103が
残り、受光面部分以外のn層103が除去されてシリコ
ン基板101が露出される。
Then, using a resist mask covering the n-layer 103 in the light-receiving surface portion, the n-layer 103 formed on the surface of the silicon substrate 101 other than desired (other than the light-receiving surface portion) such as the back surface of the silicon substrate 101 is, for example, After immersion in a 20 wt% potassium hydroxide solution for several minutes to selectively remove the resist, the resist used as a mask is removed with an organic solvent (FIG. 12C). As a result, the n-layer 103 in the light-receiving surface portion remains, and the n-layer 103 other than the light-receiving surface portion is removed, exposing the silicon substrate 101.

【0027】さらに、シリコン酸化膜やシリコン窒化膜
や酸化チタン膜などからなる反射防止膜104を、残さ
れた受光面部分のn層103表面に一様な厚みで形成す
る(図13(A))。例えば、反射防止膜104をシリコ
ン酸化膜で形成する場合は、プラズマCVD法でSiH
4ガス及びNH3ガスを原材料にして300℃以上、減
圧下でシリコン酸化膜を成膜形成する。
Further, an antireflection film 104 made of a silicon oxide film, a silicon nitride film, a titanium oxide film, or the like is formed on the surface of the n-layer 103 in the remaining light-receiving surface portion with a uniform thickness (FIG. 13A). ). For example, when the anti-reflection film 104 is formed of a silicon oxide film, SiH
A silicon oxide film is formed at a temperature of 300 ° C. or more under reduced pressure using 4 gases and NH 3 gas as raw materials.

【0028】ここで形成されるシリコン酸化膜からなる
反射防止膜104の屈折率は、2〜2.2程度であり、
最適な反射防止膜104の厚さとしては、70〜90n
m程度である。そして、このようにして形成されるシリ
コン酸化膜からなる反射防止膜104は、絶縁体として
機能するため、この絶縁体の反射防止膜104上に表面
電極を単に形成しただけでは、太陽電池として動作させ
ることができない。そこで、以下に述べるような配線接
続等の工程を行う。
The antireflection film 104 made of a silicon oxide film formed here has a refractive index of about 2 to 2.2.
The optimum thickness of the antireflection film 104 is 70 to 90 n
m. The anti-reflection film 104 made of a silicon oxide film formed as described above functions as an insulator. Therefore, simply forming a surface electrode on the anti-reflection film 104 made of an insulator operates as a solar cell. I can't let it. Therefore, steps such as wiring connection described below are performed.

【0029】次に、表銀グリッド電極110形成用と表
銀バス電極112形成用の銀ペーストをスクリーン印刷
法で反射防止膜104上に付着して乾燥させる。これに
より、反射防止膜104上に表銀グリッド電極用ペース
ト111及び表銀バス電極用ペーストが選択的に形成さ
れる。図13(B)では、表銀グリッド電極用ペースト
111が反射防止膜104上に形成されていることを示
している。なお、表銀バス電極用ペーストは、断面箇所
の都合上、図13(B)に図示されていない。
Next, silver paste for forming the surface silver grid electrode 110 and for forming the surface silver bus electrode 112 is attached to the antireflection film 104 by a screen printing method and dried. As a result, the surface silver grid electrode paste 111 and the surface silver bus electrode paste are selectively formed on the antireflection film 104. FIG. 13B shows that the surface silver grid electrode paste 111 is formed on the antireflection film 104. Note that the surface silver bus electrode paste is not shown in FIG.

【0030】さらに、裏アルミ電極120、裏銀バス電
極130を形成する場合も同様に、スクリーン印刷法で
裏アルミ電極120形成用のアルミペーストと裏銀バス
電極130形成用の銀ペーストを、シリコン基板101
裏面に各々付着して乾燥させる。これにより、シリコン
基板101裏面に裏アルミ電極形成用ペースト121と
裏銀バス電極形成用ペーストが選択的に形成される。
Further, similarly, when forming the back aluminum electrode 120 and the back silver bus electrode 130, the aluminum paste for forming the back aluminum electrode 120 and the silver paste for forming the back silver bus electrode 130 are formed by screen printing. Substrate 101
Each is attached to the back surface and dried. Thus, the paste 121 for forming the back aluminum electrode and the paste for forming the back silver bus electrode are selectively formed on the back surface of the silicon substrate 101.

【0031】図13(B)では、裏アルミ電極用ペース
ト121がシリコン基板101裏面に形成されているこ
とを示している。なお、裏銀バス電極用ペーストは、断
面箇所の都合上、図13(B)に図示されていない。ス
クリーン印刷では、通常、メッシュ数200〜400番
手のメッシュを用いる。通常、乾燥前のペースト厚み
は、十〜数十μm厚程度であるが、このペースト厚み
は、乾燥や焼成などで数割減少する。
FIG. 13B shows that the back aluminum electrode paste 121 is formed on the back surface of the silicon substrate 101. The paste for the back silver bus electrode is not shown in FIG. In screen printing, usually, a mesh having a mesh count of 200 to 400 is used. Usually, the thickness of the paste before drying is about ten to several tens of μm, but the thickness of the paste is reduced by several percent due to drying or baking.

【0032】そして、最後に、表銀グリッド電極用ペー
スト111、表銀バス電極用ペースト、裏アルミ電極用
ペースト121及び裏銀バス電極用ペーストを含む表裏
電極用ペーストを、同時に600℃〜900℃程度で数
分間程度、焼成する。この焼成により、シリコン基板1
01の表側では、表銀グリッド電極用ペースト111と
表銀バス電極用ペーストを含む表銀ペースト中に含まれ
ているガラス材料によって、反射防止膜104が溶融し
ている間に、銀ペースト中の銀材料がシリコン基板10
1上部のn層103中のシリコンと接触して再凝固す
る。
Finally, the front and back electrode paste including the front silver grid electrode paste 111, the front silver bus electrode paste, the back aluminum electrode paste 121, and the back silver bus electrode paste is simultaneously heated to 600 ° C. to 900 ° C. Bake for about several minutes. By this firing, the silicon substrate 1
On the front side of No. 01, the glass material contained in the surface silver paste including the surface silver grid electrode paste 111 and the surface silver bus electrode paste causes the glass paste contained in the silver paste while the anti-reflection film 104 is being melted. Silver material is silicon substrate 10
1. Re-solidify in contact with the silicon in the upper n-layer 103.

【0033】以上の焼成工程により、上記表裏電極用ペ
ーストが焼成されて、表銀グリッド電極110、表銀バ
ス電極112、裏アルミ電極120及び裏銀バス電極1
30が形成される。図13(C)では、表銀グリッド電
極110と裏アルミ電極120が形成されていることを
示しており、表銀バス電極112と裏銀バス電極130
は、断面箇所の都合上、図13(C)に図示されていな
い。
By the above-described firing step, the front and back electrode pastes are fired, and the front silver grid electrode 110, the front silver bus electrode 112, the back aluminum electrode 120, and the back silver bus electrode 1 are fired.
30 are formed. FIG. 13C shows that the front silver grid electrode 110 and the back aluminum electrode 120 are formed, and the front silver bus electrode 112 and the back silver bus electrode 130 are formed.
Is not shown in FIG. 13C due to the cross-sectional location.

【0034】また、上記焼成工程により、表銀グリッド
電極110/表銀バス電極112による表銀電極とシリ
コンのn層103の導通が確保される。このようなプロ
セスは、ファイヤースルー法と呼ばれている。また、こ
の焼成工程により、裏アルミ電極用ペースト121もシ
リコン基板101中のシリコンと反応して、裏アルミ電
極120が形成されるとともに、シリコン基板101と
裏アルミ電極120間にp+層122が形成される。
Further, by the above-described firing step, conduction between the surface silver electrode and the silicon n-layer 103 by the surface silver grid electrode 110 / surface silver bus electrode 112 is ensured. Such a process is called a fire-through method. In this firing step, the back aluminum electrode paste 121 also reacts with silicon in the silicon substrate 101 to form the back aluminum electrode 120, and the p + layer 122 is formed between the silicon substrate 101 and the back aluminum electrode 120. Is done.

【0035】ここで、ファイヤースルー法で重要なの
は、反射防止膜104が数十nm厚程度で形成され、n
層103が数百nm厚程度でしか形成されないことであ
る。焼成中に銀ペースト中のガラスが反射防止膜104
のみならず、n層103中のシリコンとも反応するのが
一般的であり、ガラス及び銀電極110、112をn層
103内で留めるように焼成温度、時間を制御しなけれ
ばならない。
Here, what is important in the fire-through method is that the antireflection film 104 is formed with a thickness of about several
That is, the layer 103 is formed only with a thickness of about several hundred nm. During the firing, the glass in the silver paste becomes
Not only that, it also generally reacts with the silicon in the n-layer 103, and the firing temperature and time must be controlled so that the glass and silver electrodes 110 and 112 remain within the n-layer 103.

【0036】また、反射防止膜104が表面銀電極11
0、112直下及びその近傍だけ予め除去しておく製造
方法や、反射防止膜104を後で形成する製造方法で
も、同様に焼成時の制御性は重要である。焼成温度が低
い、若しくは焼成時間が短い場合は、n層103中のシ
リコンと銀電極110、112の接触が不十分で接触抵
抗が高くなる不具合が発生する。
The anti-reflection film 104 is formed on the surface silver electrode 11.
Also in the manufacturing method in which only the area immediately below and near 0 and 112 is removed in advance and the manufacturing method in which the antireflection film 104 is formed later, the controllability at the time of firing is also important. If the firing temperature is low or the firing time is short, the silicon in the n-layer 103 and the silver electrodes 110 and 112 are insufficiently contacted with each other, resulting in an increase in contact resistance.

【0037】逆に、焼成温度が高い、若しくは焼成時間
が長い場合は、n層103をガラス成分や銀電極11
0、112が突き抜けて、太陽電池における電気的特性
の劣化を招き易い。また、表銀電極110、112直下
が一様にn層103中のシリコンと導通がとれていない
と、太陽電池における初期の電気的特性が劣化する。
Conversely, when the firing temperature is high or the firing time is long, the n-layer 103 is made of a glass component or a silver electrode 11.
0, 112 penetrates, and the electrical characteristics of the solar cell are likely to deteriorate. In addition, if the area immediately below the surface silver electrodes 110 and 112 is not uniformly connected to the silicon in the n-layer 103, the initial electrical characteristics of the solar cell deteriorate.

【0038】更には、樹脂やガラス等で太陽電池を密封
してモジュール化しても、長期間の使用中に封止樹脂を
透過した水分が太陽電池まで到達して、表銀電極11
0、112とシリコン界面を、酸化等の反応で劣化させ
てしまい、太陽電池の寿命を短くすることがあった。
Furthermore, even if the solar cell is sealed with a resin, glass or the like to form a module, the moisture permeating the sealing resin reaches the solar cell during long-term use, and the surface silver electrode 11
In some cases, the interface between 0 and 112 and the silicon is deteriorated by a reaction such as oxidation, thereby shortening the life of the solar cell.

【0039】そこで、その対策の1つとして、銀電極1
10、112の耐湿性向上を図るために、200〜25
0℃程度の鉛・スズ共晶ハンダ溶融槽に上記太陽電池を
浸漬処理して、図11に示すように、表銀電極110、
112上にハンダ140で被覆処理を行っている。これ
により、表銀電極110、112における耐湿性の向上
を図ることができる。
Therefore, as one of the countermeasures, a silver electrode 1
In order to improve the moisture resistance of 10 and 112, 200 to 25
The solar cell was immersed in a lead / tin eutectic solder melting tank at about 0 ° C., as shown in FIG.
A coating process is performed on the solder 112 with solder 140. Thereby, the moisture resistance of the surface silver electrodes 110 and 112 can be improved.

【0040】[0040]

【発明が解決しようとする課題】上記したような従来の
シリコン太陽電池では、表銀電極110、112と、シ
リコン基板101上部に形成されたn層103中のシリ
コンとの反応が十分に考慮されておらず、表銀電極11
0、112とその一部材料であるガラスがシリコンによ
るn層103へ必要以上に侵食すると、n層103をガ
ラス成分や銀電極110、112が突き抜けて、太陽電
池における電気的特性の低下を招くことがあるという問
題があった。また、逆に、n層103中のシリコンと銀
電極110、112の接触が不十分で接触抵抗が高くな
り、太陽電池の寿命を短縮することがあるという問題が
あった。
In the conventional silicon solar cell as described above, the reaction between the surface silver electrodes 110 and 112 and the silicon in the n layer 103 formed on the silicon substrate 101 is sufficiently considered. No surface silver electrode 11
When the glass layers 0 and 112 and a part of the glass material erode more than necessary into the n-layer 103 by silicon, the glass component and the silver electrodes 110 and 112 penetrate the n-layer 103, and the electrical characteristics of the solar cell deteriorate. There was a problem that there was. Conversely, there is a problem that the contact between the silicon in the n-layer 103 and the silver electrodes 110 and 112 is insufficient and the contact resistance increases, which may shorten the life of the solar cell.

【0041】また、上記したような従来のシリコン太陽
電池では、表銀電極110、112直下が不均一にしか
侵食反応されないと、表銀電極110、112がn層1
03中のシリコンと一様に導通がとれなくなり、太陽電
池の電気的特性の低下を生じることがあるという問題が
あった。
Further, in the conventional silicon solar cell as described above, if the erosion reaction occurs only under the surface silver electrodes 110 and 112 unevenly, the surface silver electrodes 110 and 112 become
There has been a problem that electrical conductivity with the silicon in the cell No. 03 cannot be uniformly obtained, and the electrical characteristics of the solar cell may be deteriorated.

【0042】そこで、本発明は、n層中のシリコンと表
銀電極の反応を十分安定した状態で行うことができ、電
気的特性及び寿命を向上させることができる太陽電池及
び太陽電池モジュールを提供することを目的とする。
Accordingly, the present invention provides a solar cell and a solar cell module that can perform the reaction between silicon in the n-layer and the surface silver electrode in a sufficiently stable state, and can improve electrical characteristics and life. The purpose is to do.

【0043】[0043]

【課題を解決するための手段】本発明による太陽電池
は、第1導電型のシリコン基板と、前記第1導電型のシ
リコン基板の受光面に形成された第2導電型の半導体層
と、前記第2導電型の半導体層を侵食して前記第2導電
型の半導体層と接触するように形成された金属電極とを
有する太陽電池において、前記第2導電型の半導体層の
シート抵抗を80Ω/□以下とし、かつ、前記金属電極
による前記第2導電型の半導体層を侵食する深さを5n
m以上40nm以下の範囲とするものである。
A solar cell according to the present invention comprises: a silicon substrate of a first conductivity type; a semiconductor layer of a second conductivity type formed on a light receiving surface of the silicon substrate of the first conductivity type; A metal electrode formed so as to erode the second conductive type semiconductor layer and come into contact with the second conductive type semiconductor layer, wherein the second conductive type semiconductor layer has a sheet resistance of 80 Ω / □ and the depth at which the metal electrode erodes the second conductivity type semiconductor layer is 5 n
m and 40 nm or less.

【0044】上記太陽電池において、上記金属電極が上
記第2導電型の半導体層を侵食する面積は、上記金属電
極の面積の30%以上であるものである。
In the above solar cell, the area where the metal electrode erodes the semiconductor layer of the second conductivity type is 30% or more of the area of the metal electrode.

【0045】本発明による太陽電池モジュールは、第1
導電型のシリコン基板と、前記第1導電型のシリコン基
板の受光面に形成された第2導電型の半導体層と、前記
第2導電型の半導体層を侵食して前記第2導電型の半導
体層と接触するように形成された金属電極とを有する複
数の太陽電池から構成する太陽電池モジュールにおい
て、前記第2導電型の半導体層のシート抵抗を80Ω/
□以下とし、かつ、前記金属電極による前記第2導電型
の半導体層を侵食する深さを5nm以上40nm以下の
範囲とするものである。
The solar cell module according to the present invention has a first
A conductive type silicon substrate, a second conductive type semiconductor layer formed on a light receiving surface of the first conductive type silicon substrate, and the second conductive type semiconductor layer by eroding the second conductive type semiconductor layer. In a solar cell module including a plurality of solar cells having a metal electrode formed so as to be in contact with a layer, the sheet resistance of the semiconductor layer of the second conductivity type is 80Ω /
And the depth at which the metal electrode erodes the semiconductor layer of the second conductivity type is in the range of 5 nm or more and 40 nm or less.

【0046】上記太陽電池モジュールにおいて、上記金
属電極が上記第2導電型の半導体層を侵食する面積は、
上記金属電極の面積の30%以上であるものである。
In the solar cell module, the area where the metal electrode erodes the second conductivity type semiconductor layer is:
It is 30% or more of the area of the metal electrode.

【0047】[0047]

【発明の実施の形態】以下に、本発明における実施の形
態を、図面を参照して説明する。 実施の形態1.図1は本発明に係る実施の形態1におけ
るシリコン太陽電池を示す断面構造図である。図1にお
いて、1はp型シリコン基板であり、2はp型シリコン
基板1上部に形成されたテクスチャーであり、3はp型
シリコン基板1とテクスチャー2間に形成されたn層で
ある。
Embodiments of the present invention will be described below with reference to the drawings. Embodiment 1 FIG. FIG. 1 is a sectional structural view showing a silicon solar cell according to Embodiment 1 of the present invention. In FIG. 1, 1 is a p-type silicon substrate, 2 is a texture formed on the p-type silicon substrate 1, and 3 is an n-layer formed between the p-type silicon substrate 1 and the texture 2.

【0048】4はテクスチャー2上に形成された反射防
止膜であり、10は反射防止膜4を突き破ってn層3と
接続されるように形成された焼結後の表銀グリッド電極
である。表銀バス電極は、前述した従来例と同様、断面
箇所の都合上、図1には図示されていない。20はp型
シリコン基板1裏面側に形成された焼結後の裏アルミ電
極であり、22はp型シリコン基板1と裏アルミ電極2
0間に形成されたp+層である。
Reference numeral 4 denotes an anti-reflection film formed on the texture 2. Reference numeral 10 denotes a sintered surface silver grid electrode formed so as to penetrate the anti-reflection film 4 and be connected to the n-layer 3. The surface silver bus electrode is not shown in FIG. 1 due to the cross-sectional location, as in the above-described conventional example. 20 is a sintered back aluminum electrode formed on the back side of the p-type silicon substrate 1, and 22 is a p-type silicon substrate 1 and the back aluminum electrode 2
This is a p + layer formed between zero.

【0049】裏銀バス電極は、前述した従来例と同様、
断面箇所の都合上、図1には図示されていない。40は
表銀グリッド電極10表面に形成されたハンダであり、
tはn層3の厚みを示しており、dは表銀グリッド電極
10におけるn層3への最大侵食深さである。なお、表
銀グリッド電極10、表銀バス電極、裏アルミ電極20
及び裏銀バス電極は、前述した従来例と同様、銀、アル
ミのペーストを印刷技術により選択的に形成した後、焼
成することにより形成する。
The back silver bus electrode is similar to the above-described conventional example.
It is not shown in FIG. 1 due to the cross section. Reference numeral 40 denotes solder formed on the surface of the surface silver grid electrode 10,
t indicates the thickness of the n-layer 3, and d indicates the maximum erosion depth of the surface silver grid electrode 10 into the n-layer 3. The front silver grid electrode 10, the front silver bus electrode, and the back aluminum electrode 20
The back silver bus electrode is formed by selectively forming a paste of silver and aluminum by a printing technique and then baking the same, as in the above-described conventional example.

【0050】表銀グリッド電極10、表銀バス電極は、
反射防止膜4を突き破ってn層3を侵食してn層3と接
触するように形成されている。本実施の形態におけるn
層3のシート抵抗は、80Ω/□以下である。ここで、
n層3のシート抵抗を80Ω/□以下としたのは、シー
ト抵抗を80Ω/□よりも大きくすると、太陽電池のセ
ル特性(セルファクターの低下など)が劣化して実用上
好ましくないので、80Ω/□以下としている。
The surface silver grid electrode 10 and the surface silver bus electrode
It is formed so as to penetrate the anti-reflection film 4 and erode the n-layer 3 to come into contact with the n-layer 3. N in the present embodiment
The sheet resistance of the layer 3 is 80Ω / □ or less. here,
The reason why the sheet resistance of the n-layer 3 is set to 80 Ω / □ or less is that if the sheet resistance is larger than 80 Ω / □, the cell characteristics of the solar cell (such as a decrease in cell factor) are deteriorated, which is not practically preferable. / □ or less.

【0051】本実施の形態における表銀グリッド電極1
0、表銀バス電極によるn層3を侵食する深さは、5n
m以上40nm以下の範囲としている。ここで、銀電極
によるn層3の侵食深さの下限を5nmとしたのは、侵
食深さを5nmより小さくすると、銀電極によるn層3
への侵食が不十分となり、銀電極がn層3から剥離し易
くなって実用上好ましくないからである。
Surface silver grid electrode 1 in the present embodiment
0, the depth of erosion of the n-layer 3 by the surface silver bus electrode is 5n
The range is from m to 40 nm. Here, the lower limit of the erosion depth of the n-layer 3 by the silver electrode is set to 5 nm.
This is because the erosion of the silver electrode becomes insufficient, and the silver electrode is easily peeled off from the n-layer 3, which is not preferable in practical use.

【0052】また、銀電極によるn層3の侵食深さの上
限を40nmとしたのは、侵食深さを40nmより大き
くなると、銀電極によるn層3への侵食が極端に進ん
で、銀電極がn層3を突き抜けたりして太陽電池のセル
特性が劣化して実用上好ましくないからである。
The reason why the upper limit of the erosion depth of the n-layer 3 by the silver electrode is set to 40 nm is that when the erosion depth is larger than 40 nm, the erosion of the n-layer 3 by the silver electrode proceeds extremely, This is because the cell characteristics of the solar cell deteriorate due to penetration through the n-layer 3 and are not practically preferable.

【0053】従って、銀電極によるn層3への侵食が不
十分となり、銀電極がn層3から剥離してしまうことを
抑える点と、銀電極によるn層3への侵食が極端に進ん
で、銀電極がn層3を突き抜けたりして太陽電池のセル
特性が劣化してしまうことを抑える点を考慮して、電極
によるn層3を侵食する深さは、5nm以上40nm以
下の範囲であればよい。この侵食深さについては、実験
結果を基に後述する。
Therefore, the erosion of the n-layer 3 by the silver electrode becomes insufficient to prevent the silver electrode from peeling off the n-layer 3 and the erosion of the n-layer 3 by the silver electrode proceeds extremely. In consideration of preventing the silver electrode from penetrating the n-layer 3 and deteriorating the cell characteristics of the solar cell, the depth at which the electrode erodes the n-layer 3 is in the range of 5 nm to 40 nm. I just need. This erosion depth will be described later based on experimental results.

【0054】表銀グリッド電極10、表銀バス電極がn
層3を侵食する面積は、上記銀電極の面積の30%以上
にして構成することが好ましい。銀電極によるn層3の
侵食面積を、銀電極の面積の30%以上にすると好まし
いのは、銀電極によるn層3の侵食面積を、銀電極の面
積の30%よりも小さくすると、銀電極におけるn層3
との接触面積が小さくなって抵抗成分が大きくなり、太
陽電池のセル特性が劣化し易くなり好ましくないからで
ある。この接触面積の関係についても、実験結果を基に
後述する。
The surface silver grid electrode 10 and the surface silver bus electrode are n
It is preferable that the area for eroding the layer 3 is 30% or more of the area of the silver electrode. It is preferable that the eroded area of the n-layer 3 by the silver electrode be 30% or more of the area of the silver electrode. The eroded area of the n-layer 3 by the silver electrode is smaller than 30% of the area of the silver electrode. N layer 3 in
This is because the contact area with the metal becomes small, the resistance component becomes large, and the cell characteristics of the solar cell are likely to deteriorate, which is not preferable. The relationship between the contact areas will be described later based on experimental results.

【0055】表銀グリッド電極10及び表銀バス電極
は、n層3に対して均一になるように侵食することが好
ましい。このように、銀電極によりn層3を均一に侵食
させると、銀電極がn層3と一様に導通をとることがで
きるので、太陽電池のセル特性の低下を抑えることがで
きる。
It is preferable that the surface silver grid electrode 10 and the surface silver bus electrode are eroded so as to be uniform with respect to the n-layer 3. As described above, when the n-layer 3 is uniformly eroded by the silver electrode, the silver electrode can uniformly conduct with the n-layer 3, so that the deterioration of the cell characteristics of the solar cell can be suppressed.

【0056】一般的に、銀ペースト中のガラス材は、S
i,Pb,B,O元素を主成分とし、他にBi,Zn,
Ti,Al,Mg等が微量に入っており、組成変更で軟
化温度を自由に調整することができる。通常、ガラス軟
化温度は、400〜650℃であり、その量も数wt%
である。ガラス軟化温度とガラス量は、表銀電極直下の
材料、図1では反射防止膜4の材料とのマッチングや焼
成条件で決定される。
Generally, the glass material in the silver paste is S
i, Pb, B, O elements as main components, and Bi, Zn,
A small amount of Ti, Al, Mg, etc. is contained, and the softening temperature can be freely adjusted by changing the composition. Usually, the glass softening temperature is 400 to 650 ° C., and its amount is also several wt%.
It is. The glass softening temperature and the glass amount are determined by matching with the material immediately below the surface silver electrode, that is, the material of the antireflection film 4 in FIG.

【0057】図2は実際に検討を行った4種類の表銀電
極用ペーストに対するセル特性、ガラス侵食深さ及び侵
食面積率の関係を示す図である。以下に、この図2を用
いて、実際に検討を行なった4種類の表銀電極用ペース
トA〜Dについて説明する。各ペーストA〜Dにおける
主な成分の変更点は、ガラス材料の量と軟化温度であ
る。
FIG. 2 is a diagram showing the relationship among the cell characteristics, the glass erosion depth and the erosion area ratio for the four types of pastes for the surface silver electrode actually examined. Hereinafter, the four types of surface silver electrode pastes A to D actually examined will be described with reference to FIG. The main component changes in each of the pastes A to D are the amount of the glass material and the softening temperature.

【0058】比較例の表銀ペーストCは、ガラス軟化温
度が550℃で、ガラス量が7wt%の従来品であり、
前述した図11に示す従来の太陽電池における銀ペース
トの構成と相当で、図11と相当の構造を形成する。こ
の比較例の表銀ペーストCによれば、n層3のシリコン
最大侵食深さdが75nmと、n層3へのペースト中の
ガラス成分、銀の侵食が極端に進んで、銀電極によるn
層3の突き抜けが起こり易い。
The surface silver paste C of the comparative example is a conventional product having a glass softening temperature of 550 ° C. and a glass amount of 7 wt%.
A structure equivalent to that of the silver paste in the conventional solar cell shown in FIG. 11 described above and corresponding to FIG. 11 is formed. According to the surface silver paste C of this comparative example, the silicon maximum erosion depth d of the n-layer 3 is 75 nm, and the erosion of the glass component and silver in the paste on the n-layer 3 is extremely advanced.
Penetration of the layer 3 is likely to occur.

【0059】比較例の表銀ペーストDは、比較例の表銀
ペーストCと比較して、ガラス量を変更せずに7wt%
と同じにし、ガラス軟化温度を350℃と低下させた場
合である。この比較例の表銀ペーストDによれば、n層
3のシリコン最大侵食深さdが150nmと、比較例の
表銀ペーストCのもの(75nm)と比較して、更にガ
ラス成分と銀がn層3を侵食して、銀電極がn層3を貫
通する構造を形成する。
The surface silver paste D of the comparative example was compared with the surface silver paste C of the comparative example by 7 wt% without changing the glass amount.
And the glass softening temperature was lowered to 350 ° C. According to the surface silver paste D of this comparative example, the silicon maximum erosion depth d of the n-layer 3 is 150 nm, which is further smaller than that of the surface silver paste C of the comparative example (75 nm). The layer 3 is eroded to form a structure in which the silver electrode penetrates the n-layer 3.

【0060】これに対し、本発明の表銀ペーストBは、
比較例の表銀ペーストCと比較して、組成を反射防止膜
4とマッチングを取るように組成を変更しており、ガラ
ス軟化温度を500℃として構成している。また、本発
明の表銀ペーストBは、ファイヤースルーができる下限
界のガラス量を1wt%以下にまで変更したものであ
る。
On the other hand, the surface silver paste B of the present invention comprises:
Compared with the surface silver paste C of the comparative example, the composition is changed so as to match the composition with the antireflection film 4, and the glass softening temperature is set to 500 ° C. Further, the surface silver paste B of the present invention is obtained by changing the lower limit glass amount at which the fire through can be performed to 1 wt% or less.

【0061】この本発明の表銀ペーストBによれば、比
較例の表銀ペーストC、Dと比較して、銀電極によるn
層3への侵食深さdが40nmと、小さくなっており、
銀電極によるn層3への突き抜けが生じないことが判っ
た。しかも、侵食深さdが40nmあるので、侵食が不
十分になることに伴う銀電極の剥離も生じなかった。な
お、この本発明の表銀ペーストBは、ファイヤースルー
ができる下限界のガラス量を1wt%以下にまで変更し
たものであるので、焼結時の反応がやや不安定であり、
表銀電極直下が局所的にしかシリコンと導通しない構造
となり易い。
According to the surface silver paste B of the present invention, compared to the surface silver pastes C and D of the comparative example, n by the silver electrode
The erosion depth d into the layer 3 is as small as 40 nm,
It was found that no penetration into the n-layer 3 by the silver electrode occurred. Moreover, since the erosion depth d was 40 nm, the silver electrode did not peel off due to insufficient erosion. The surface silver paste B of the present invention has a lower glass limit of 1% by weight or less at which the fire through can be performed, so that the reaction during sintering is somewhat unstable,
It is easy to have a structure in which the portion directly below the surface silver electrode is electrically connected to silicon only locally.

【0062】本発明の表銀ペーストAは、ペーストBの
ガラス量を最適化して3wt%まで増量したペーストで
あり、ガラス軟化温度を500℃とペーストBと同じに
して構成している。この本発明の表銀ペーストAによれ
ば、比較例の表銀ペーストC、Dと比較して、銀電極に
よるn層3への侵食深さdが35nmと、小さくなって
おり、銀電極によるn層3への突き抜けが生じないこと
が判った。しかも、侵食深さdが35nmあるので、侵
食が不十分になることに伴う銀電極の剥離も生じなかっ
た。
The surface silver paste A of the present invention is a paste obtained by optimizing the glass amount of the paste B to 3 wt% and increasing the glass softening temperature to 500 ° C., the same as the paste B. According to the surface silver paste A of the present invention, as compared with the surface silver pastes C and D of the comparative example, the erosion depth d into the n-layer 3 by the silver electrode is reduced to 35 nm, and It was found that no penetration into the n-layer 3 occurred. Moreover, since the erosion depth d was 35 nm, the silver electrode did not peel off due to insufficient erosion.

【0063】図3は太陽電池における光照射時の電気特
性を示す図である。図3において、Vは電圧を示してお
り、Jは電流密度を示している。電流密度で示すのは、
太陽電池の大きさ(面積)による影響を除いて電気特性
を横並びに、比較するために一般的に利用される。通常
の性能が得られる太陽電池は、電圧を掃引すると、図3
に示すP点を通る太線と、Q点を通る細線になる。曲線
とJ軸との交点を短絡電流:Jscと表し、V軸との交
点を開放電圧:Vocで表すとする。
FIG. 3 is a diagram showing electrical characteristics of a solar cell at the time of light irradiation. In FIG. 3, V indicates a voltage, and J indicates a current density. The current density indicates
It is commonly used to compare electrical characteristics side by side, excluding the effect of the size (area) of the solar cell. A solar cell that can achieve normal performance, when the voltage is swept,
And a thin line passing through point Q. An intersection between the curve and the J axis is represented by a short circuit current: Jsc, and an intersection with the V axis is represented by an open voltage: Voc.

【0064】P点、Q点は各曲線のJとVを掛けた値、
即ち電力が最大となる点を示している。図3で示してい
る曲線因子:FFは、この最大電力が(Jsc×Vo
c)に対する割合を示している。太陽電池の電気特性と
して優れているのは、図3では細線よりも太線の方であ
る。一般的に、最適な表銀電極のガラス量を増加させ、
ガラス軟化温度を低下させると、太線→細線にシフトす
る。それは開放電圧VocやFFに顕著に現れる傾向が
ある。
Points P and Q are values obtained by multiplying J and V of each curve,
That is, the point at which the power is maximized is shown. The fill factor: FF shown in FIG. 3 indicates that the maximum power is (Jsc × Vo).
The ratio to c) is shown. In FIG. 3, the thick line is superior to the thin line in terms of the electrical characteristics of the solar cell. Generally, increase the glass amount of the optimal surface silver electrode,
When the glass softening temperature is lowered, the line shifts from a thick line to a thin line. It tends to be noticeable in the open circuit voltage Voc and FF.

【0065】表銀電極とそのガラス成分が、n層3のシ
リコンへ侵食するその侵食深さは、図1の構造におい
て、テクスチャー2構造のない平坦な構造サンプルで、
50%硝酸溶液で1分間、銀電極とガラスをエッチング
し、さらに、反射防止膜4を50%フッ酸溶液で5分エ
ッチングして、シリコン段差を断面SEMなどで観察し
て評価した。
The erosion depth at which the surface silver electrode and its glass component erode the silicon of the n-layer 3 is shown in FIG. 1 as a flat structure sample having no texture 2 structure.
The silver electrode and the glass were etched with a 50% nitric acid solution for 1 minute, the antireflection film 4 was further etched with a 50% hydrofluoric acid solution for 5 minutes, and the silicon step was evaluated by observing with a cross-sectional SEM or the like.

【0066】図4、5に本発明における表銀ペースト
A、Bの光学顕微鏡による上方観察写真の模式図を示
す。図4が本発明の表銀ペーストAであり、図5が本発
明の表銀ペーストBである。図4、5において、60は
銀電極パターンのない部分であり、61は銀電極パター
ンがあり、エッチング除去された部分であり、62は銀
電極がシリコンに侵食して、エッチングでその深さまで
除去された部分である。
FIGS. 4 and 5 are schematic views of photographs of the surface silver pastes A and B according to the present invention as observed from above by an optical microscope. FIG. 4 shows the surface silver paste A of the present invention, and FIG. 5 shows the surface silver paste B of the present invention. 4 and 5, reference numeral 60 denotes a portion having no silver electrode pattern, 61 denotes a portion having a silver electrode pattern and is removed by etching, and 62 denotes a portion where the silver electrode erodes silicon and is etched to the depth thereof. It is the part that was done.

【0067】図6は各表銀ペーストA〜Dを用いた場合
の表銀電極除去されたシリコン侵食深さと開放電圧Vo
cとの関係図である。前述したように、ペーストの組成
を色々変更して構成することにより、表銀電極及びガラ
スのn層3のシリコンへの最大侵食深さ(d)と開放電
圧Vocは、相関関係が強いことがを判った。
FIG. 6 shows the silicon erosion depth and the open-circuit voltage Vo after removing the surface silver electrode when each of the surface silver pastes A to D was used.
It is a relationship diagram with c. As described above, by varying the composition of the paste, the maximum erosion depth (d) of the surface silver electrode and the n-layer 3 of glass into silicon and the open-circuit voltage Voc have a strong correlation. I understood.

【0068】この図6から、銀電極によるn層3の侵食
深さdが小さくなればなる程、開放電圧Vocは大きく
なり、銀電極によるn層3の侵食深さdが大きくなれば
なる程、開放電圧Vocは小さくなることが判った。ま
た、侵食深さが比較例の表銀ペーストC、Dよりも小さ
い本発明の表銀ペーストA、Bでは、開放電圧が比較例
よりも大きくなっていることが判った。
From FIG. 6, it can be seen that as the erosion depth d of the n-layer 3 by the silver electrode becomes smaller, the open-circuit voltage Voc becomes larger, and the erosion depth d of the n-layer 3 by the silver electrode becomes larger. , The open circuit voltage Voc was found to be small. In addition, in the surface silver pastes A and B of the present invention in which the erosion depth is smaller than the surface silver pastes C and D of the comparative example, it was found that the open-circuit voltage was higher than that of the comparative example.

【0069】図4、5に示す凸字型表銀電極直下部分の
画像データから、表銀電極直下のn層3部分のシリコン
が侵食されている面積を、50%スレッショルド法によ
る簡便な2値化処理により、シリコン侵食面積割合を求
めた。そのシリコン侵食面積率は、図2にも示したよう
に、本発明の銀ペーストAで80%であり、本発明の銀
ペーストBで30%であった。
From the image data of the portion immediately below the convex surface silver electrode shown in FIGS. 4 and 5, the area of silicon in the three portions of the n layer immediately below the surface silver electrode can be determined by a simple binary method using a 50% threshold method. The silicon erosion area ratio was determined by the conversion treatment. As shown in FIG. 2, the silicon erosion area ratio was 80% for the silver paste A of the present invention and 30% for the silver paste B of the present invention.

【0070】この本発明の銀ペーストA、Bによれば、
侵食面積率を80%、30%として構成したので、銀電
極によるn層3との接触面積が十分となり、抵抗成分を
低減することができることが判った。また、両者におけ
る本発明の銀ペーストA、Bの構成上の差異は、図2か
ら判るように、ガラス量である。
According to the silver pastes A and B of the present invention,
Since the erosion area ratio was set to 80% and 30%, it was found that the contact area between the silver electrode and the n-layer 3 was sufficient and the resistance component could be reduced. Further, the difference in the constitution of the silver pastes A and B of the present invention between the two is the amount of glass as can be seen from FIG.

【0071】本発明の銀ペーストAは、ガラス量が3w
t%と、本発明の銀ペーストB(1wt%より小さい)
よりも大きして構成している。本発明の銀ペーストA、
Bのシリコン侵食最大深さdは、図2、6に示すように
40nm以下と同等レベルであり、太陽電池の初期電気
特性を得るペーストとしては両者とも良好であった。
The silver paste A of the present invention has a glass content of 3 watts.
t% and the silver paste B of the present invention (less than 1 wt%)
It is configured to be larger than that. Silver paste A of the present invention,
B and B had a maximum silicon erosion depth of 40 nm or less, as shown in FIGS. 2 and 6, and both were good as pastes for obtaining initial electrical characteristics of a solar cell.

【0072】また、本発明における銀ペーストAを用い
ても、太陽電池形成条件を変更すると、シリコン侵食最
大深さdを制御性良く変えることができる。例えば、銀
ペーストAの焼成条件を、最高温度850℃、保持時間
60secから、最高温度750℃、保持時間5sec
へと変更すると、シリコン侵食最大深さdは35nmか
ら5nmまで抑制することができる。このシリコン侵食
最大深さdが5nmであっても、太陽電池の電気特性及
び信頼性は確保できていることを確認した。
Further, even when the silver paste A according to the present invention is used, the maximum silicon erosion depth d can be changed with good controllability by changing the solar cell formation conditions. For example, the firing conditions of the silver paste A are changed from a maximum temperature of 850 ° C. and a holding time of 60 seconds to a maximum temperature of 750 ° C. and a holding time of 5 seconds.
By changing to, the maximum silicon erosion depth d can be suppressed from 35 nm to 5 nm. It was confirmed that even when the silicon erosion maximum depth d was 5 nm, the electrical characteristics and reliability of the solar cell could be secured.

【0073】次に、太陽電池の耐湿性について検討した
結果を述べる。本発明における銀ペーストA、Bを用
い、図1に示す構造と相当な太陽電池を各々構成した。
銀ペーストA、Bを用いた表銀グリッド電極10と表銀
バス電極上には、半田40の被覆も設けている。図7は
このまま裸の状態で、「JIS C 8917」に準拠
して耐湿性試験を実施した結果を示す図である。
Next, the result of examining the moisture resistance of the solar cell will be described. Using the silver pastes A and B according to the present invention, a structure shown in FIG. 1 and a corresponding solar cell were respectively constructed.
A coating of solder 40 is also provided on the surface silver grid electrode 10 using silver pastes A and B and the surface silver bus electrode. FIG. 7 is a diagram showing the results of a moisture resistance test performed in a naked state in accordance with “JIS C 8917”.

【0074】このJIS試験では、初期特性からの劣化
を1000時間試験後で5%以下と定義している。本発
明における銀ペーストBは、合格と不合格の境であった
が、本発明における銀ペーストAは、合格であることが
判った。更に、本発明における銀ペーストA、Bの中間
的なガラス量を変更して耐湿性試験を実施した結果、シ
リコン侵食面積率は、30%以上でJIS試験に合格す
ることが判った。
In the JIS test, deterioration from the initial characteristics is defined as 5% or less after the test for 1000 hours. The silver paste B in the present invention was on the border between the pass and the reject, but the silver paste A in the present invention was found to be pass. Further, as a result of performing a moisture resistance test by changing the amount of the intermediate glass between the silver pastes A and B in the present invention, it was found that the silicon erosion area ratio passed the JIS test at 30% or more.

【0075】実施の形態2.上記実施の形態1では、図
1に示すように、太陽電池単体の場合を説明したが、本
発明における銀ペーストA、Bなどを用いた太陽電池を
複数個用いて、太陽電池モジュールを構成すれば、その
太陽電池モジュールにおいても、実施の形態1と同様な
効果を得ることができる。実施の形態1では、例えば、
高温多湿雰囲気で耐湿性試験を実施した結果などについ
て説明したが、本実施の形態は、図1に示すような太陽
電池を、複数個を用いて樹脂封止や強化ガラスなどで作
製した太陽電池モジュールの耐湿性試験結果について以
下に説明する。
Embodiment 2 In Embodiment 1 described above, the case of a solar cell alone was described as shown in FIG. 1. However, a plurality of solar cells using silver pastes A and B in the present invention were used. Thus, if a solar cell module is configured, the same effect as in the first embodiment can be obtained in the solar cell module. In the first embodiment, for example,
Although the result of the moisture resistance test performed in a high-temperature and high-humidity atmosphere has been described, the present embodiment is directed to a solar cell manufactured by using a plurality of solar cells as shown in FIG. The results of the moisture resistance test of the module will be described below.

【0076】図8は本発明に係る実施の形態2における
太陽電池モジュールを示す図、図9は図8に示すB1−
B2線における太陽電池モジュールの断面図である。図
8、9において、51は太陽電池であり、52は太陽電
池51の裏側に配置される耐湿性バックシート(例え
ば、PVFなど)であり、53は太陽電池51を相互接
続するための太陽電池相互接続タブ配線である。太陽電
池51は、実施の形態1で説明した本発明における銀ペ
ーストA、Bなどを用いて、図1と相当な構造で構成す
る。
FIG. 8 is a diagram showing a solar cell module according to Embodiment 2 of the present invention, and FIG.
It is sectional drawing of the solar cell module in the B2 line. 8 and 9, reference numeral 51 denotes a solar cell; 52, a moisture-resistant back sheet (for example, PVF) disposed on the back side of the solar cell 51; and 53, a solar cell for interconnecting the solar cells 51. Interconnect tab wiring. Solar cell 51 has a structure equivalent to that of FIG. 1 using silver pastes A, B, and the like in the present invention described in the first embodiment.

【0077】54は太陽電池51を相互接続する横タブ
配線であり、55は太陽電池モジュールのプラス取り出
し電極であり、56は太陽電池モジュールのマイナス取
り出し電極である。57は太陽電池51の表側に配置さ
れる強化カバーガラスであり、58は太陽電池51を保
護するように耐湿性バックシート52と強化カバーガラ
ス57間に配置される太陽電池密封材(EVA:Ethyle
ne-Vinyl-Acetateなど)である。
Reference numeral 54 denotes a horizontal tab wire for interconnecting the solar cells 51, 55 denotes a positive electrode of the solar cell module, and 56 denotes a negative electrode of the solar cell module. Reference numeral 57 denotes a reinforced cover glass disposed on the front side of the solar cell 51, and reference numeral 58 denotes a solar cell sealing material (EVA: Ethyle) disposed between the moisture-resistant back sheet 52 and the reinforced cover glass 57 so as to protect the solar cell 51.
ne-Vinyl-Acetate).

【0078】太陽電池51は、受光面側がマイナス電
極、裏面側がプラス電極となって構成されるので、図8
では、横方向に隣接する太陽電池51の上下を銅が主成
分のタブ配線53で相互接続を行なう。同様に、横方向
に連なる太陽電池アレイも横タブ線54で電気的に接続
し、最終的にプラス取り出し電極55、マイナス取り出
し電極56で電気を取り出せるように構成する。
Since the solar cell 51 is configured such that the light receiving surface side is a negative electrode and the rear surface side is a positive electrode, FIG.
In this example, the upper and lower sides of the solar cells 51 adjacent to each other in the horizontal direction are interconnected by tab wirings 53 mainly composed of copper. Similarly, the solar cell arrays connected in the horizontal direction are also electrically connected by the horizontal tab wires 54, and finally, the positive and negative extraction electrodes 55 and 56 can be configured to extract electricity.

【0079】また、太陽電池モジュールは、長期信頼性
が要求されるため、図8、9に示すように、太陽電池ア
レイは、最表面に太陽光を透過させながら、雨等の侵入
を防ぎ、落下物等の衝撃を吸収する機能を備えた強化カ
バーガラス57で覆うように構成する。
Since the solar cell module is required to have long-term reliability, as shown in FIGS. 8 and 9, the solar cell array prevents the penetration of rain and the like while allowing sunlight to pass through the outermost surface. It is configured to be covered with a strengthened cover glass 57 having a function of absorbing the impact of a falling object or the like.

【0080】また、太陽電池アレイの裏面側は、耐水性
等に優れたバックシート52を設ける。太陽電池51と
強化カバーガラス57やバックシート52の間隙は、密
封材58で充填されており、耐湿性向上を図っている。
密封材58は一般的には、EVA(Ethylene-Vinyl-Ace
tate)などという光透過性が高い熱硬化型樹脂が用いら
れる。EVA剤は、作業性の良いシート状のものが好ま
しい。
On the back side of the solar cell array, a back sheet 52 having excellent water resistance and the like is provided. The gap between the solar cell 51 and the reinforced cover glass 57 or the back sheet 52 is filled with a sealing material 58 to improve the moisture resistance.
The sealing material 58 is generally made of EVA (Ethylene-Vinyl-Ace).
tate) is used. The EVA agent is preferably a sheet having good workability.

【0081】ここで、本実施の形態における太陽電池モ
ジュールの作製工程について説明する。まず、太陽電池
51に相互接続タブ線53を接続して、横方向の太陽電
池アレイを作製する。次に、太陽電池アレイに横タブ配
線54とプラス、マイナス取り出し電極55、56を接
続する。
Here, the manufacturing process of the solar cell module according to the present embodiment will be described. First, the interconnection tab wire 53 is connected to the solar cell 51 to produce a lateral solar cell array. Next, the horizontal tab wiring 54 and the plus and minus extraction electrodes 55 and 56 are connected to the solar cell array.

【0082】そして、最後に、太陽電池51を2枚のE
VA等のシートで挿み、更に、太陽電池51の上下に配
置された強化ガラス57とバックシート52で挿み込ん
で、脱泡と同時に加熱を行うと、図9に示すような間隙
のない構造の太陽電池モジュールを得ることができる。
Finally, the solar cell 51 is connected to two sheets of E
Inserting with a sheet of VA or the like, further inserting with a tempered glass 57 arranged above and below the solar cell 51 and a back sheet 52, and heating simultaneously with defoaming, there is no gap as shown in FIG. A solar cell module having a structure can be obtained.

【0083】この作製された太陽電池モジュールを用
い、信頼性試験を実施した結果、前述した実施の形態1
の図2に示す本発明におけるペーストA、B、及びAと
Bの中間的な組成のいずれのペーストにおいても、実施
の形態1と同様、JIS試験を充分にクリアする結果を
得た。
A reliability test was carried out using the manufactured solar cell module.
As shown in FIG. 2, the pastes A and B according to the present invention, and any paste having an intermediate composition between A and B, obtained results sufficiently clearing the JIS test as in the first embodiment.

【0084】この結果及び実施の形態1における各結果
から、表銀電極表面をハンダ被覆したシリコン太陽電池
においては、プロセス条件、表銀電極材料直下での反射
防止膜の有無と反射防止膜材料種類や厚み等と、表銀電
極材料の成分と組成と量が複雑に絡み合い、最適な材
料、プロセスの組合せは多数あるが、表銀電極とそのガ
ラスがシリコンのn層3へ侵食する深さとその面積割合
には、次のような最適な範囲が存在することを見出し
た。
From these results and the results of the first embodiment, in the silicon solar cell having the surface silver electrode surface coated with solder, the process conditions, the presence or absence of the antireflection film immediately below the surface silver electrode material, and the type of the antireflection film material The composition, amount, and composition of the surface silver electrode material are intricately entangled with each other, and there are many combinations of optimal materials and processes. However, the depth at which the surface silver electrode and its glass erode the silicon n-layer 3 and the It has been found that the following optimum range exists for the area ratio.

【0085】(イ)銀電極がn層3から剥離してしまう
ことを抑えることができ、かつ銀電極がn層3を突き抜
けてしまうことを抑えることができるなどの点を考慮す
ると、シリコン表面n層3のシート抵抗は80Ω/□以
下とし、表銀電極がn層3に拡散侵食する最大深さは、
5nm以上40nm以下の範囲で構成すればよい。
(A) Considering that the silver electrode can be prevented from peeling off from the n-layer 3 and the silver electrode can be prevented from penetrating through the n-layer 3, the silicon surface can be suppressed. The sheet resistance of the n-layer 3 is 80Ω / □ or less, and the maximum depth at which the surface silver electrode diffuses and erodes the n-layer 3 is:
What is necessary is just to comprise in the range of 5 nm or more and 40 nm or less.

【0086】(ロ)銀電極におけるn層3との接触面積
が小さくなって抵抗成分が大きくなるなることを抑える
ことができ、かつシリコン界面における酸化が生じ易く
なることを抑えることができるなどの点を考慮すると、
銀電極がシリコン表面のn層3に侵食する面積率は30
%以上になるように構成することが好ましい。
(B) It is possible to prevent the contact area of the silver electrode with the n-layer 3 from becoming small and the resistance component from becoming large, and to prevent the oxidation at the silicon interface from easily occurring. Considering the points,
The area ratio at which the silver electrode erodes the n-layer 3 on the silicon surface is 30.
% Is preferable.

【0087】上記実施の形態1、2では、(100)面
方位の単結晶基板を例示して説明したが、他の面方位の
単結晶あるいは、様々な面方位のグレインを有する多結
晶シリコンにおいても、同等の効果を奏することを確認
している。また、p型基板の受光面側にn層を配置した
が、n型基板にp層を配置した構造でも構わない。
In the first and second embodiments, a single crystal substrate having a (100) plane orientation has been described as an example. However, a single crystal substrate having another plane orientation or polycrystalline silicon having various plane orientation grains may be used. Has been confirmed to have the same effect. Further, although the n-layer is arranged on the light-receiving surface side of the p-type substrate, a structure in which the p-layer is arranged on the n-type substrate may be used.

【0088】さらに、上記実施の形態1、2では、受光
面側電極形成において、焼成前にシリコンと電極の間に
反射防止膜4を設けた場合を説明したが、反射防止膜4
がない構造であっても、電極のシリコン侵食最大深さや
侵食面積率の最適な範囲は、前述した範囲と同じである
ことを確認している。
Further, in the first and second embodiments, the case where the antireflection film 4 is provided between the silicon and the electrode before firing in the formation of the light receiving surface side electrode has been described.
It has been confirmed that the optimum range of the maximum silicon erosion depth and the erosion area ratio of the electrode is the same as the above-mentioned range even in a structure without the above.

【0089】[0089]

【発明の効果】本発明おける太陽電池によれば、第1導
電型のシリコン基板と、前記第1導電型のシリコン基板
の受光面に形成された第2導電型の半導体層と、前記第
2導電型の半導体層を侵食して前記第2導電型の半導体
層と接触するように形成された金属電極とを有する太陽
電池において、第2導電型の半導体層のシート抵抗を8
0Ω/□以下として構成することにより、太陽電池のセ
ル特性(セルファクターの低下など)の劣化を抑えるこ
とができる。更に、金属電極による第2導電型の半導体
層を侵食する深さを5nm以上40nm以下の範囲とし
て構成することにより、金属電極による半導体層への侵
食が不十分で金属電極が半導体層から剥離してしまうこ
とを抑えることができるとともに、金属電極による半導
体層への侵食が極端に進んで金属電極が半導体層を突き
抜けたりして太陽電池のセル特性が劣化してしまうこと
を抑えることができる。従って、金属電極が半導体層か
ら剥離し難い安定した接続状態で、かつ良好なセル特性
の太陽電池を得ることができる。
According to the solar cell of the present invention, a silicon substrate of the first conductivity type, a semiconductor layer of the second conductivity type formed on the light receiving surface of the silicon substrate of the first conductivity type, A metal electrode formed so as to erode the conductive semiconductor layer and come into contact with the second conductive semiconductor layer, wherein the sheet resistance of the second conductive semiconductor layer is 8
With the configuration of 0 Ω / □ or less, deterioration of the cell characteristics of the solar cell (such as a decrease in cell factor) can be suppressed. Further, by configuring the depth at which the second conductive type semiconductor layer is eroded by the metal electrode within a range of 5 nm or more and 40 nm or less, the metal electrode is not sufficiently eroded by the metal electrode, and the metal electrode is separated from the semiconductor layer. In addition, it is possible to prevent the metal electrode from eroding the semiconductor layer extremely and the metal electrode from penetrating the semiconductor layer to deteriorate the cell characteristics of the solar cell. Therefore, it is possible to obtain a solar cell having a stable connection state in which the metal electrode is hardly peeled off from the semiconductor layer and excellent cell characteristics.

【0090】また、上記太陽電池において、上記金属電
極が上記第2導電型の半導体層を侵食する面積を、上記
金属電極の面積の30%以上にして構成することによ
り、金属電極における半導体層との接触面積を大きくし
て、抵抗成分を小さくしフィルファクターを低減して太
陽電池のセル特性を向上させることができる。しかも、
半導体の界面における酸化を抑えることができ、太陽電
池の信頼性を向上させることができる。
In the above solar cell, the area where the metal electrode erodes the semiconductor layer of the second conductivity type is set to be 30% or more of the area of the metal electrode. Can increase the contact area, reduce the resistance component, reduce the fill factor, and improve the cell characteristics of the solar cell. Moreover,
Oxidation at the interface of the semiconductor can be suppressed, and the reliability of the solar cell can be improved.

【0091】本発明おける太陽電池モジュールによれ
ば、第1導電型のシリコン基板と、前記第1導電型のシ
リコン基板の受光面に形成された第2導電型の半導体層
と、前記第2導電型の半導体層を侵食して前記第2導電
型の半導体層と接触するように形成された金属電極とを
有する太陽電池において、第2導電型の半導体層のシー
ト抵抗を80Ω/□以下として構成することにより、太
陽電池のセル特性(セルファクターの低下など)の劣化
を抑えることができる。更に、金属電極による第2導電
型の半導体層を侵食する深さを5nm以上40nm以下
の範囲として構成することにより、金属電極による半導
体層への侵食が不十分で金属電極が半導体層から剥離し
てしまうことを抑えることができるとともに、金属電極
による半導体層への侵食が極端に進んで金属電極が半導
体層を突き抜けたりして太陽電池のセル特性が劣化して
しまうことを抑えることができる。従って、金属電極が
半導体層から剥離し難い安定した接続状態で、かつ良好
なセル特性の太陽電池を得ることができる。
According to the solar cell module of the present invention, the first conductive type silicon substrate, the second conductive type semiconductor layer formed on the light receiving surface of the first conductive type silicon substrate, and the second conductive type silicon substrate And a metal electrode formed so as to erode the semiconductor layer of the second conductivity type and come into contact with the semiconductor layer of the second conductivity type, wherein the sheet resistance of the semiconductor layer of the second conductivity type is 80Ω / □ or less. By doing so, it is possible to suppress deterioration of the cell characteristics of the solar cell (such as a decrease in cell factor). Further, by configuring the depth at which the second conductive type semiconductor layer is eroded by the metal electrode within a range of 5 nm or more and 40 nm or less, the metal electrode is not sufficiently eroded by the metal electrode, and the metal electrode is separated from the semiconductor layer. In addition, it is possible to prevent the metal electrode from eroding the semiconductor layer extremely and the metal electrode from penetrating the semiconductor layer to deteriorate the cell characteristics of the solar cell. Therefore, it is possible to obtain a solar cell having a stable connection state in which the metal electrode is hardly peeled off from the semiconductor layer and excellent cell characteristics.

【0092】また、上記太陽電池モジュールにおいて、
上記金属電極が上記第2導電型の半導体層を侵食する面
積を、上記金属電極の面積の30%以上にして構成する
ことにより、金属電極における半導体層との接触面積を
大きくして、抵抗成分を小さくしフィルファクターを低
減して太陽電池のセル特性を向上させることができる。
しかも、半導体の界面における酸化を抑えることがで
き、太陽電池の信頼性を向上させることができる。
Further, in the above solar cell module,
By making the area where the metal electrode erodes the second conductivity type semiconductor layer 30% or more of the area of the metal electrode, the contact area of the metal electrode with the semiconductor layer is increased, and the resistance component is increased. And the fill factor can be reduced to improve the cell characteristics of the solar cell.
Moreover, oxidation at the interface of the semiconductor can be suppressed, and the reliability of the solar cell can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1は本発明に係る実施の形態1におけるシ
リコン太陽電池を示す断面構造図である。
FIG. 1 is a sectional structural view showing a silicon solar cell according to Embodiment 1 of the present invention.

【図2】 実際に検討を行った4種類の表銀電極用ペー
ストに対するセル特性、ガラス侵食深さ及び侵食面積率
の関係を示す図である。
FIG. 2 is a diagram showing the relationship among cell characteristics, glass erosion depth, and erosion area ratio for four types of pastes for a surface silver electrode actually examined.

【図3】 太陽電池における光照射時の電気特性を示す
図である。
FIG. 3 is a diagram showing electrical characteristics of a solar cell at the time of light irradiation.

【図4】 本発明における表銀ペーストA(表銀電極除
去後のシリコン表面状態)の光学顕微鏡による上方観察
写真の模式図である。
FIG. 4 is a schematic view of an upper observation photograph of the surface silver paste A (the state of the silicon surface after the removal of the surface silver electrode) according to the present invention observed by an optical microscope.

【図5】 本発明における表銀ペーストB(表銀電極除
去後のシリコン表面状態)の光学顕微鏡による上方観察
写真の模式図である。
FIG. 5 is a schematic view of an upper observation photograph of the surface silver paste B (the surface state of the silicon after the removal of the surface silver electrode) in the present invention observed by an optical microscope.

【図6】 各表銀ペーストA〜Dを用いた場合の表銀電
極除去されたシリコン侵食深さと開放電圧Vocとの関
係図である。
FIG. 6 is a graph showing the relationship between the silicon erosion depth from which a surface silver electrode has been removed and the open-circuit voltage Voc when each of the surface silver pastes A to D is used.

【図7】 表銀電極A、Bにおける信頼性試験結果を示
す図である。
FIG. 7 is a diagram showing the results of a reliability test on the surface silver electrodes A and B.

【図8】 本発明に係る実施の形態2における太陽電池
モジュールを示す図である。
FIG. 8 is a diagram showing a solar cell module according to Embodiment 2 of the present invention.

【図9】 図8に示すB1−B2線における太陽電池モ
ジュールの断面構造を示す図である。
9 is a diagram illustrating a cross-sectional structure of the solar cell module taken along line B1-B2 illustrated in FIG.

【図10】 従来の住宅用等に使用されるシリコン太陽
電池の表面(A)、裏面(B)側の概略図である。
FIG. 10 is a schematic view of a front side (A) and a back side (B) of a conventional silicon solar cell used for a house or the like.

【図11】 図10(A)に示すA1−A2線における
シリコン太陽電池の断面図である。
FIG. 11 is a cross-sectional view of the silicon solar cell taken along the line A1-A2 shown in FIG.

【図12】 図11に示すシリコン太陽電池の主な製造
工程を示す断面構造図である。
FIG. 12 is a sectional structural view showing main manufacturing steps of the silicon solar cell shown in FIG.

【図13】 図11に示すシリコン太陽電池の主な製造
工程を示す断面構造図である。
FIG. 13 is a sectional structural view showing main manufacturing steps of the silicon solar cell shown in FIG.

【符号の説明】[Explanation of symbols]

1 p型シリコン、2 テクスチャー、3 n層、4
反射防止膜、10 表銀グリッド電極、20 裏アルミ
電極、22 p+層、40 ハンダ、51 太陽電池、
52 バックシート、53 太陽電池相互接続タフ゛配
線、54 横タブ配線、55 プラス取り出し電極、5
6 マイナス取り出し電極、57 強化カバーガラス、
58 太陽電池密封材。
1 p-type silicon, 2 textures, 3 n layers, 4
Anti-reflection film, 10 front silver grid electrode, 20 back aluminum electrode, 22 p + layer, 40 solder, 51 solar cell,
52 Backsheet, 53 Solar cell interconnection tough wiring, 54 Horizontal tab wiring, 55 Plus extraction electrode, 5
6 minus extraction electrode, 57 reinforced cover glass,
58 Solar cell sealing material.

フロントページの続き (72)発明者 有本 智 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5F051 AA03 BA17 CB27 CB29 FA10 FA13 FA30 GA04 HA03 HA07Continued on the front page (72) Inventor Satoshi Arimoto 2-3-3 Marunouchi, Chiyoda-ku, Tokyo F-term (reference) 5F051 AA03 BA17 CB27 CB29 FA10 FA13 FA30 GA04 HA03 HA07

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型のシリコン基板と、前記第1
導電型のシリコン基板の受光面に形成された第2導電型
の半導体層と、前記第2導電型の半導体層を侵食して前
記第2導電型の半導体層と接触するように形成された金
属電極とを有する太陽電池において、前記第2導電型の
半導体層のシート抵抗を80Ω/□以下とし、かつ、前
記金属電極による前記第2導電型の半導体層を侵食する
深さを5nm以上40nm以下の範囲とすることを特徴
とする太陽電池。
A first conductivity type silicon substrate; and a first conductivity type silicon substrate.
A second conductive type semiconductor layer formed on the light receiving surface of the conductive type silicon substrate; and a metal formed so as to erode the second conductive type semiconductor layer and come into contact with the second conductive type semiconductor layer. A sheet resistance of the second conductivity type semiconductor layer is 80 Ω / □ or less, and a depth at which the metal electrode erodes the second conductivity type semiconductor layer is 5 nm or more and 40 nm or less. A solar cell characterized by the following range.
【請求項2】 請求項1に記載の太陽電池において、上
記金属電極が上記第2導電型の半導体層を侵食する面積
は、上記金属電極の面積の30%以上であることを特徴
とする太陽電池。
2. The solar cell according to claim 1, wherein an area of the metal electrode eroding the semiconductor layer of the second conductivity type is 30% or more of an area of the metal electrode. battery.
【請求項3】 第1導電型のシリコン基板と、前記第1
導電型のシリコン基板の受光面に形成された第2導電型
の半導体層と、前記第2導電型の半導体層を侵食して前
記第2導電型の半導体層と接触するように形成された金
属電極とを有する複数の太陽電池から構成する太陽電池
モジュールにおいて、前記第2導電型の半導体層のシー
ト抵抗を80Ω/□以下とし、かつ、前記金属電極によ
る前記第2導電型の半導体層を侵食する深さを5nm以
上40nm以下の範囲とすることを特徴とする太陽電池
モジュール。
3. A silicon substrate of a first conductivity type;
A second conductive type semiconductor layer formed on the light receiving surface of the conductive type silicon substrate; and a metal formed so as to erode the second conductive type semiconductor layer and come into contact with the second conductive type semiconductor layer. In a solar cell module including a plurality of solar cells having electrodes, the second conductive type semiconductor layer has a sheet resistance of 80 Ω / □ or less, and the metal electrode erodes the second conductive type semiconductor layer. A solar cell module having a depth of 5 nm or more and 40 nm or less.
【請求項4】 請求項3に記載の太陽電池モジュールに
おいて、上記金属電極が上記第2導電型の半導体層を侵
食する面積は、上記金属電極の面積の30%以上である
ことを特徴とする太陽電池モジュール。
4. The solar cell module according to claim 3, wherein an area in which the metal electrode erodes the semiconductor layer of the second conductivity type is 30% or more of an area of the metal electrode. Solar cell module.
JP2000370085A 2000-12-05 2000-12-05 Solar cell and solar cell module Pending JP2002176186A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000370085A JP2002176186A (en) 2000-12-05 2000-12-05 Solar cell and solar cell module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000370085A JP2002176186A (en) 2000-12-05 2000-12-05 Solar cell and solar cell module

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008007965A Division JP4506838B2 (en) 2008-01-17 2008-01-17 Solar cell and solar cell module

Publications (1)

Publication Number Publication Date
JP2002176186A true JP2002176186A (en) 2002-06-21

Family

ID=18840020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000370085A Pending JP2002176186A (en) 2000-12-05 2000-12-05 Solar cell and solar cell module

Country Status (1)

Country Link
JP (1) JP2002176186A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289889A (en) * 2001-03-23 2002-10-04 Mitsubishi Electric Corp Solar cell module
JP2004134656A (en) * 2002-10-11 2004-04-30 Sharp Corp Solar cell fabricating method and solar cell fabricated thereby
JP2009099781A (en) * 2007-10-17 2009-05-07 Central Glass Co Ltd Conductive paste material
WO2009081684A1 (en) 2007-12-25 2009-07-02 Sharp Kabushiki Kaisha Photoelectric conversion device and method for manufacturing photoelectric conversion device
CN102231398A (en) * 2011-06-29 2011-11-02 中国科学院深圳先进技术研究院 Copper-indium-gallium-selenium thin film battery with suede and preparation method
JP2017135210A (en) * 2016-01-26 2017-08-03 三菱電機株式会社 Solar cell and method of manufacturing solar cell

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289889A (en) * 2001-03-23 2002-10-04 Mitsubishi Electric Corp Solar cell module
JP2004134656A (en) * 2002-10-11 2004-04-30 Sharp Corp Solar cell fabricating method and solar cell fabricated thereby
JP2009099781A (en) * 2007-10-17 2009-05-07 Central Glass Co Ltd Conductive paste material
WO2009081684A1 (en) 2007-12-25 2009-07-02 Sharp Kabushiki Kaisha Photoelectric conversion device and method for manufacturing photoelectric conversion device
CN102231398A (en) * 2011-06-29 2011-11-02 中国科学院深圳先进技术研究院 Copper-indium-gallium-selenium thin film battery with suede and preparation method
CN102231398B (en) * 2011-06-29 2012-11-21 中国科学院深圳先进技术研究院 Copper-indium-gallium-selenium thin film battery with suede and preparation method
JP2017135210A (en) * 2016-01-26 2017-08-03 三菱電機株式会社 Solar cell and method of manufacturing solar cell

Similar Documents

Publication Publication Date Title
US9583653B2 (en) Solar cell and fabrication method thereof
JP4425917B2 (en) Solar cell and manufacturing method thereof
US8377734B2 (en) Method for manufacturing solar battery cell
US9209342B2 (en) Methods of manufacturing light to current converter devices
WO2010119512A1 (en) Photovoltaic device and method for manufacturing the same
US20120037224A1 (en) Solar battery cell and method of manufacturing the same
JP5058184B2 (en) Method for manufacturing photovoltaic device
JP4506838B2 (en) Solar cell and solar cell module
JP2011129867A (en) Silicon solar cell containing boron diffusion layer and method of manufacturing the same
JP4075410B2 (en) Solar cell
WO2007122897A1 (en) Solar cell with interconnector, solar cell module and method for manufacturing solar cell module
KR101072543B1 (en) Method for sollar cell
US9171975B2 (en) Solar cell element and process for production thereof
JP2008034543A (en) Photoelectric conversion element, and manufacturing method thereof
KR101597532B1 (en) The Manufacturing Method of Back Contact Solar Cells
KR20120067361A (en) Threshold adjustment implants for reducing surface recombination in solar cells
JP5323827B2 (en) Photovoltaic device and manufacturing method thereof
JP6444268B2 (en) Solar cell and method for manufacturing solar cell
JP2010080578A (en) Photoelectric conversion element and manufacturing method therefor
JP2002289889A (en) Solar cell module
JP6186683B2 (en) Manufacturing method of solar cell
JP2002176186A (en) Solar cell and solar cell module
JP4468494B2 (en) Solar cell and method for manufacturing solar cell
JP2010080576A (en) Photoelectric conversion element, and method of manufacturing the same
JP5014263B2 (en) Photovoltaic device and manufacturing method thereof

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071120