JP2002171149A - Variable attenuator - Google Patents

Variable attenuator

Info

Publication number
JP2002171149A
JP2002171149A JP2000365816A JP2000365816A JP2002171149A JP 2002171149 A JP2002171149 A JP 2002171149A JP 2000365816 A JP2000365816 A JP 2000365816A JP 2000365816 A JP2000365816 A JP 2000365816A JP 2002171149 A JP2002171149 A JP 2002171149A
Authority
JP
Japan
Prior art keywords
parallel resonance
frequency
capacitor
shunt
attenuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000365816A
Other languages
Japanese (ja)
Inventor
Masaaki Kawamura
雅明 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Harison Toshiba Lighting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harison Toshiba Lighting Corp filed Critical Harison Toshiba Lighting Corp
Priority to JP2000365816A priority Critical patent/JP2002171149A/en
Publication of JP2002171149A publication Critical patent/JP2002171149A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a resonance type variable attenuator which can be secured for a good low insertion loss characteristic and a high attenuation characteristic over a wider band. SOLUTION: The variable attenuator 40 uses two stages of LC parallel resonance circuits. A serial connection between the LC parallel resonance circuits 3 and 4 of the two-stage structure is connected to a reference potential point via a capacitor 41, while it is also connected to the reference potential point via a high frequency variable resistor element 9. When the control voltage Vc=0, high frequency variable resistor elements 5, 6, 7a, 7b, and 9 are turned into an off-state and therefore serve as a LC low-pass filter, and a pass-band characteristic of a high frequency signal has a low loss and becomes nearly constant over a wide band up to the cutoff frequency of the LC low-pass filter. When the control voltage Vc is large, the high frequency variable resistor elements 5, 6, 7a, 7b, and 9 are turned into an on-state and therefore serve a LC parallel resonance preventive filter, providing the maximum attenuation to a high frequency signal near the parallel resonance frequency of the filter.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は有線或いは無線の高
周波,マイクロ波帯又は広帯域の電気通信機器等に好適
な高周波用可変アッテネータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency variable attenuator suitable for a wired or wireless high-frequency, microwave or wideband telecommunication device.

【0002】[0002]

【従来の技術】一般に、携帯電話機等の移動体通信機器
やその他の高周波,マイクロ波帯の無線装置、或いはL
AN,WAN等の有線系ネットワークシステムにおいて
高周波用可変アッテネータが多用される。主用途は入出
力信号電力制御,AGCなどであり、これらの可変アッ
テネータに要求される一般的な特性を列記すれば下記の
ようになる。
2. Description of the Related Art In general, mobile communication devices such as mobile phones and other high-frequency and microwave radio devices,
High frequency variable attenuators are frequently used in wired network systems such as ANs and WANs. The main applications are input / output signal power control, AGC, and the like. The general characteristics required for these variable attenuators are listed below.

【0003】(1)高減衰が得られること (2)低挿入損失であること (3)入出力の整合性が良いこと (4)必要な周波数帯域で、減衰量の周波数特性が平坦で
あること (5)低歪みであること (6)低雑音であること (7)温度特性が良いこと (8)制御信号の大きさに対する減衰特性がなめらかであ
ること(出来れば直線的であること) この種の従来の可変アッテネータの一例(以下、従来例
1という)としては図10に示すLC共振型RF可変ア
ッテネータ1がある。この可変アッテネータについて
は、特開平11−195949号公報に記載がある。
(1) High attenuation can be obtained (2) Low insertion loss (3) Good input / output consistency (4) Frequency characteristics of attenuation are flat in required frequency band (5) Low distortion (6) Low noise (7) Good temperature characteristics (8) Smooth attenuation characteristics for control signal magnitude (preferably linear) An example of this type of conventional variable attenuator (hereinafter referred to as Conventional Example 1) is an LC resonance type RF variable attenuator 1 shown in FIG. This variable attenuator is described in JP-A-11-195949.

【0004】LC共振型RF可変アッテネータ1は、結
合コンデンサ2の両側に、例えば左右一対のLCを含む
LC並列共振回路3,4を左右対称に接続し、さらに、
PINダイオード5,6をそれぞれキャパシタCに直列
に挿入して構成されている。
The LC resonance type RF variable attenuator 1 has, for example, left and right symmetrically connected LC parallel resonance circuits 3 and 4 including a pair of left and right LCs on both sides of a coupling capacitor 2.
PIN diodes 5 and 6 are respectively inserted in series with a capacitor C.

【0005】また、高周波入力信号RF INの入力端子
11を直流阻止コンデンサCa を介し更にPINダイオ
ード7aと抵抗8aとの直列回路を介して基準電位点
(グランド)に接続する一方、出力端子12を直流阻止
コンデンサCa を介し更にPINダイオード7bと抵抗
8bの直列回路を介して基準電位点に接続している。さ
らに、結合コンデンサ2の両側を、図中左右一対のPI
Nダイオード9a,9bをそれぞれ介して基準電位点に
接続している。図10中、Cbは高周波成分をアースす
るバイパスコンデンサであり、10a,10bは制御電
流Icを図中左右のLC並列共振回路3,4へ供給し、
LC並列共振回路3,4からコントロール端子13への
高周波を阻止するたための高周波チョークコイルであ
る。
The input terminal 11 of the high-frequency input signal RF IN is connected to a reference potential point (ground) via a DC blocking capacitor Ca and a series circuit of a PIN diode 7a and a resistor 8a, while the output terminal 12 is connected to the reference terminal. It is connected to a reference potential point via a DC blocking capacitor Ca and further via a series circuit of a PIN diode 7b and a resistor 8b. Further, a pair of right and left PIs in the figure
They are connected to reference potential points via N diodes 9a and 9b, respectively. In FIG. 10, Cb is a bypass capacitor for grounding a high-frequency component, and 10a and 10b supply a control current Ic to the LC parallel resonance circuits 3 and 4 on the left and right in the figure.
This is a high-frequency choke coil for blocking high frequencies from the LC parallel resonance circuits 3 and 4 to the control terminal 13.

【0006】なお、高周波信号の入力側11の抵抗8a
は入力インピーダンス整合用の抵抗であり、出力側12
の抵抗8bは出力インピーダンス整合用の抵抗であり、
入力側11,出力側12から見たインピーダンスは外部
装置の入出力インピーダンスまたは外部伝送線路の特性
インピーダンス(例えば50Ω)にマッチングさせる必
要があり、抵抗8a,8bの抵抗値Rはほぼ50Ωに設
定される。また、結合コンデンサ2の容量値について
は、LC並列共振回路3,4のキャパシタCの半分(C
/2)に設定してある。
The resistor 8a on the input side 11 of the high-frequency signal
Is a resistor for input impedance matching, and the output side 12
Is a resistor for output impedance matching,
The impedance viewed from the input side 11 and the output side 12 must be matched to the input / output impedance of the external device or the characteristic impedance of the external transmission line (for example, 50Ω), and the resistance value R of the resistors 8a and 8b is set to approximately 50Ω. You. The capacitance value of the coupling capacitor 2 is half (C
/ 2).

【0007】そして、制御電圧印加部であるコントロー
ル端子13に制御電圧Vcを印加して各LC並列共振回
路3,4の各PINダイオード5,6の高周波抵抗を小
さくさせると、各LC並列共振回路3,4がそれぞれ並
列共振回路に構成される。制御電圧Vcを大きくした場
合の高周波信号に対する理想等価回路を、図11に示し
ている。入力端子11から入力された例えば数GHzの
高周波入力信号はこれらLC並列共振回路3,4により
阻止され、かつPINダイオード9a,9bを介してそ
れぞれ基準電位点に接続されるので、出力端子12の高
周波信号の出力RF OUTは大きな減衰を受ける。
When the control voltage Vc is applied to the control terminal 13 which is a control voltage applying unit to reduce the high-frequency resistance of each of the PIN diodes 5 and 6 of each of the LC parallel resonance circuits 3 and 4, each of the LC parallel resonance circuits is reduced. 3 and 4 are respectively configured as parallel resonance circuits. FIG. 11 shows an ideal equivalent circuit for a high-frequency signal when the control voltage Vc is increased. The high frequency input signal of, for example, several GHz input from the input terminal 11 is blocked by the LC parallel resonance circuits 3 and 4 and connected to the reference potential points via the PIN diodes 9a and 9b. The output RF OUT of the high-frequency signal is greatly attenuated.

【0008】一方、制御電圧Vcがゼロの場合の高周波
信号に対する理想等価回路を、図12に示している。こ
のときは、各LC並列共振回路3,4の各PINダイオ
ード5,6の高周波抵抗はほぼ最大になる。理想的な場
合として、これを無限大とすれば、これらLC並列共振
回路3,4は、その各インダクタLとコンデンサ2(容
量値C/2)によりLC直列共振回路に構成される。こ
のために、入力側11から入力された高周波入力信号は
これらLC直列共振回路3,4を通って出力側12に出
力されるから高周波信号の減衰量は極めて少なく、特定
の周波数では理想的にはゼロとなる。
On the other hand, an ideal equivalent circuit for a high-frequency signal when the control voltage Vc is zero is shown in FIG. At this time, the high-frequency resistance of each of the PIN diodes 5 and 6 of each of the LC parallel resonance circuits 3 and 4 becomes almost maximum. As an ideal case, if this is set to infinity, these LC parallel resonance circuits 3 and 4 are configured as an LC series resonance circuit by the inductor L and the capacitor 2 (capacitance value C / 2). For this reason, the high-frequency input signal input from the input side 11 is output to the output side 12 through the LC series resonance circuits 3 and 4, so that the attenuation of the high-frequency signal is extremely small, and ideally at a specific frequency. Becomes zero.

【0009】図13は、Vc=0の場合における、周波
数f(GHz)に対する減衰量(dB)の関係を示して
いる。図12の理想等価回路は、周波数fが下記f0 の
とき最も減衰量が小さく、ゼロになる帯域フィルタ特性
を有している。
FIG. 13 shows the relationship between the frequency f (GHz) and the attenuation (dB) when Vc = 0. The ideal equivalent circuit of FIG. 12 has a bandpass filter characteristic in which the amount of attenuation is the smallest when the frequency f is f0 below and becomes zero.

【0010】[0010]

【数1】 そして、この高周波入力信号の減衰量の最少から最大ま
での範囲内で制御電圧Vcを連続的に変化させることに
より、高周波入力信号の減衰量を最少から最大まで連続
的に制御することができる。
(Equation 1) Then, by continuously changing the control voltage Vc within the range from the minimum to the maximum of the attenuation of the high-frequency input signal, the attenuation of the high-frequency input signal can be continuously controlled from the minimum to the maximum.

【0011】以上の説明から分かるように、図10の回
路は、理想的な場合、高減衰状態では図11に示すよう
にLC並列共振阻止フィルタとして、低減衰状態では図
12に示すようにLC直列共振通過フィルタとして働
く。
As can be seen from the above description, the circuit of FIG. 10 is ideally used as an LC parallel resonance rejection filter as shown in FIG. 11 in a high attenuation state, and as shown in FIG. 12 in a low attenuation state. Acts as a series resonance pass filter.

【0012】図10の回路構成では、より高い減衰量を
得るには共振用インダクタのインダクタンスLの値をよ
り大きくすれば良いが、大きくすればするほど信号最大
通過時の周波数帯域幅は狭くなり(すなわち図13の実
線に示す特性が狭い幅となり)、また実際のPINダイ
オードでは制御電流ゼロ時の高周波抵抗が有限な値とな
ることから、挿入損失は大きくなる。つまり、高減衰量
を得ることと比較的広い帯域で低挿入損失を得ることと
は両立し得ない関係にある。
In the circuit configuration of FIG. 10, a higher attenuation can be obtained by increasing the value of the inductance L of the resonance inductor. However, the larger the value, the narrower the frequency bandwidth at the maximum signal passage. (That is, the characteristic shown by the solid line in FIG. 13 has a narrow width). Also, in an actual PIN diode, the high-frequency resistance when the control current is zero has a finite value, so that the insertion loss increases. That is, obtaining a high attenuation and obtaining a low insertion loss in a relatively wide band are incompatible.

【0013】図14は従来例2を示すもので、図10の
2段のLC並列共振回路に対して図14は3段のLC並
列共振回路構成としたものを示している。図14では、
LC並列共振回路がもう1つ増えかつ基準電位点側へシ
ャントするPINダイオードの数が増えた分、制御電圧
Vc を大とした高減衰状態で、高周波信号に対する遮断
効果がより大きくなるため、高周波信号の出力RF OUT
はより大きな減衰を受けることになる。Vc をゼロとし
た場合は、PINダイオードが遮断状態となり、理想的
にこの抵抗Rs を無限大とすれば、高周波的にはインダ
クタ3LとキャパシタC/3のLC直列共振回路が構成
される。この場合の周波数f対減衰量の関係(減衰特
性)は、図13の点線に示す特性となる。
FIG. 14 shows a second conventional example. FIG. 14 shows a three-stage LC parallel resonance circuit configuration in contrast to the two-stage LC parallel resonance circuit shown in FIG. In FIG.
Since the LC parallel resonance circuit is increased by one more and the number of PIN diodes shunting to the reference potential point side is increased, in a high attenuation state in which the control voltage Vc is increased, the cutoff effect for a high frequency signal is further increased. Signal output RF OUT
Will experience greater attenuation. When Vc is set to zero, the PIN diode is cut off. Ideally, when this resistance Rs is set to infinity, an LC series resonance circuit composed of the inductor 3L and the capacitor C / 3 is formed at a high frequency. In this case, the relationship between the frequency f and the amount of attenuation (attenuation characteristic) is a characteristic shown by a dotted line in FIG.

【0014】図15は従来例3を示すもので、図10の
2つのLC並列共振回路とその間の結合コンデンサC/
2の直列接続に代えて、2つのインダクタLを直列に接
続し、その接続点をキャパシタCにて基準電位点に接続
し、キャパシタCに並列にPINダイオード9を接続し
た構成となっている。
FIG. 15 shows a conventional example 3, in which two LC parallel resonance circuits shown in FIG. 10 and a coupling capacitor C /
Instead of the two series connection, two inductors L are connected in series, the connection point is connected to a reference potential point by a capacitor C, and a PIN diode 9 is connected in parallel to the capacitor C.

【0015】図15の回路では、制御電圧Vc を大とし
た場合、回路中央(インダクタLとインダクタLの接続
点)にあるシャント用のPINダイオード9にて2つの
インダクタLとインダクタLの接続点が短絡状態とな
り、かつ2つの、インダクタLとキャパシタC/2の並
列共振阻止回路が高周波的に形成されることになるが、
従来例と比較して高周波信号の出力RF OUTは大きな減
衰を得られないという欠点がある。Vc =0の場合は、
LCのローパスフィルタが形成されて比較的広い帯域で
良好な低減衰特性が得られる。
In the circuit of FIG. 15, when the control voltage Vc is increased, the shunt PIN diode 9 at the center of the circuit (the connection point between the inductors L and L) connects the two inductors L and L to each other. Is short-circuited, and two parallel resonance blocking circuits of inductor L and capacitor C / 2 are formed at high frequency.
Compared with the conventional example, the output RF OUT of the high-frequency signal has a drawback that large attenuation cannot be obtained. When Vc = 0,
The low pass filter of the LC is formed, and good low attenuation characteristics can be obtained in a relatively wide band.

【0016】図16は従来例4の非共振π形可変アッテ
ネータ20を示すものである。この可変アッテネータに
ついては、特開2000−286659号公報に記載が
ある。
FIG. 16 shows a non-resonant π-type variable attenuator 20 of the fourth conventional example. This variable attenuator is described in JP-A-2000-286659.

【0017】この非共振π形可変アッテネータ20はマ
イクロ波など高周波信号RFが入力される入力端子21
と出力端子22とを結ぶ信号ライン23の途中に、図中
左右一対の高周波用可変抵抗素子である第1,第2のP
INダイオード24,25を直列に挿入する一方、これ
らPINダイオード24,25のカソード側にて左右一
対の第3,第4PINダイオード26,27のカソード
をシャント状に接続し、これら第3,第4のPINダイ
オード26,27のアノード側を各バイパスコンデンサ
28,29を介して基準電位点に接続している。
The non-resonant π-type variable attenuator 20 has an input terminal 21 to which a high frequency signal RF such as a microwave is input.
In the middle of a signal line 23 connecting the output terminal 22 and the first and second Ps, which are a pair of high-frequency variable resistance elements on the left and right in FIG.
While the IN diodes 24 and 25 are inserted in series, the cathodes of a pair of left and right third and fourth PIN diodes 26 and 27 are connected in a shunt manner on the cathode side of the PIN diodes 24 and 25, and these third and fourth PIN diodes 26 and 27 are connected. Of the PIN diodes 26 and 27 are connected to reference potential points via respective bypass capacitors 28 and 29.

【0018】そして、第3,第4のPINダイオード2
6,27のアノード側には分圧抵抗30,31を介して
バイアス電源装置のバイアス端子32を接続して、各P
INダイオード26,27に一定の直流電圧(BIAS)を
印加し駆動する一方、第1,第2のPINダイオード2
4,25のアノード側に高周成分遮断用のチョークコイ
ル33を介して制御用電源装置のコントロール端子34
を接続し、各PINダイオード24,25に印加される
制御用直流電圧(CONT)を変化させることにより、これ
らPINダイオード24〜27の内部抵抗を制御して信
号ライン23を通る信号を適宜減衰するようになってい
る。
The third and fourth PIN diodes 2
A bias terminal 32 of a bias power supply is connected to the anode side of each
While applying a constant DC voltage (BIAS) to the IN diodes 26 and 27 to drive them, the first and second PIN diodes 2 and 27
A control terminal 34 of a control power supply unit is connected to the anode side of each of the power supply devices 4 and 25 via a choke coil 33 for blocking high-frequency components.
To control the internal resistance of the PIN diodes 24 to 27 to attenuate the signal passing through the signal line 23 as appropriate by changing the control DC voltage (CONT) applied to the PIN diodes 24 and 25. It has become.

【0019】しかしながら、このような従来のπ形可変
アッテネータ20では、その最大減衰量がPINダイオ
ード24〜27等の高周波用可変抵抗素子の最大内部等
価抵抗と等価電極間容量により制限される。このため
に、最大減衰量を増大するためには、同構成のπ形可変
アッテネータ20の複数を縦続接続するか、あるいは少
なくとも、信号ライン23に直列に挿入したPINダイ
オード24,25の直列挿入数を増やす方法がある。し
かし、この方法では最小減衰時の挿入損失がほぼ縦続数
に比例して増大するため、特に減衰量が小さくなる高周
波領域に行くほど高減衰量と低挿入損失は両立し難くな
る。また、挿入損失もPINダイオードの残留抵抗のた
め、比較的大きく、最小減衰時の信号歪みやノイズも使
用PINダイオード固有の特性によって左右され、飛躍
的な改善は望めない。
However, in such a conventional π-type variable attenuator 20, the maximum attenuation is limited by the maximum internal equivalent resistance and the equivalent interelectrode capacitance of the high-frequency variable resistance elements such as the PIN diodes 24-27. For this reason, in order to increase the maximum attenuation, a plurality of π-type variable attenuators 20 having the same configuration are connected in cascade, or at least the number of PIN diodes 24 and 25 inserted in series in the signal line 23 is connected in series. There is a way to increase. However, in this method, the insertion loss at the time of minimum attenuation increases almost in proportion to the number of cascades. Therefore, it is difficult to achieve both high attenuation and low insertion loss particularly in a high frequency region where the attenuation is small. Also, the insertion loss is relatively large due to the residual resistance of the PIN diode, and the signal distortion and noise at the time of the minimum attenuation are also affected by the characteristics peculiar to the PIN diode used, so that a drastic improvement cannot be expected.

【0020】[0020]

【発明が解決しようとする課題】上記の如く、図10の
従来例1では、より高い減衰量を得るには共振用インダ
クタのインダクタンスLの値をより大きくすれば良い
が、大きくすればするほど信号最大通過時の周波数帯域
幅は狭くなり、挿入損失は大きくなる。すなわち、高減
衰量を得ることと比較的広帯域で低挿入損失を得ること
とは両立することが出来ないという問題があった。
As described above, in the conventional example 1 shown in FIG. 10, a higher attenuation can be obtained by increasing the value of the inductance L of the resonance inductor. The frequency bandwidth at the time of maximum signal transmission becomes narrow, and the insertion loss increases. That is, there is a problem that obtaining a high attenuation and obtaining a low insertion loss in a relatively wide band cannot be achieved at the same time.

【0021】また、図14の従来例2では、高減衰状態
で、高周波信号に対する遮断効果がより大きくなるが、
図10における段数を増やしたものであるため、更によ
り高い減衰量を得るには図10の従来例1と同様な問題
があった。
Further, in the conventional example 2 shown in FIG. 14, in the high attenuation state, the cutoff effect for the high frequency signal becomes larger.
Since the number of stages in FIG. 10 is increased, there is a problem similar to the conventional example 1 in FIG.

【0022】さらに、図15の従来例3では、高減衰状
態で、大きな減衰を得られないという問題があった。
Further, the conventional example 3 shown in FIG. 15 has a problem that a large attenuation cannot be obtained in a high attenuation state.

【0023】さらにまた、図16の従来例4では、その
最大減衰量がPINダイオード等の高周波用可変抵抗素
子の最大内部等価抵抗と等価電極間容量により制限され
るので、最大減衰量を増大する方法を講じた場合、最小
減衰時の挿入損失が増大するという問題があった。さら
に、周波数が高くなると高い減衰量が得られなくなるこ
とや最小減衰時の挿入損失,信号歪み,ノイズなどの低
下には物理的な限界があるなどの問題があった。
Further, in the conventional example 4 of FIG. 16, the maximum attenuation is increased by the maximum internal equivalent resistance and the equivalent interelectrode capacitance of the high-frequency variable resistance element such as the PIN diode, so that the maximum attenuation is increased. When the method is adopted, there is a problem that the insertion loss at the time of minimum attenuation increases. Further, when the frequency becomes high, there is a problem that a high attenuation cannot be obtained, and there is a physical limit to the reduction of insertion loss, signal distortion, noise, and the like at the time of minimum attenuation.

【0024】そこで、本発明は上記の問題に鑑み、より
広帯域に亘って良好な減衰特性と低挿入損失,低歪み,
低ノイズ性等が得られる可変アッテネータを提供するこ
とを目的とするものである。
Accordingly, the present invention has been made in view of the above problems, and has good attenuation characteristics, low insertion loss, low distortion, and
It is an object of the present invention to provide a variable attenuator having low noise and the like.

【0025】[0025]

【課題を解決するための手段】請求項1記載の発明によ
る可変アッテネータは、高周波信号路に直列に接続され
たLC並列共振回路と;前記LC並列共振回路に挿入さ
れた第1の高周波可変抵抗素子と;前記LC並列共振回
路の入力端にシャント状に接続された、第2の高周波可
変抵抗素子と第1のインピーダンス整合用抵抗との直列
回路と;前記LC並列共振回路の出力端にシャント状に
接続された、第3の高周波可変抵抗素子と第2のインピ
ーダンス整合用抵抗との直列回路と;前記LC並列共振
回路の入力端にシャント状に接続された、第1のキャパ
シタと;前記LC並列共振回路の出力端にシャント状に
接続された、第2のキャパシタと;前記第1,第2,第
3の高周波可変抵抗素子に制御電圧を印加する制御電圧
印加手段と;を具備したことを特徴とする。
A variable attenuator according to the present invention includes an LC parallel resonance circuit connected in series to a high-frequency signal path; and a first high-frequency variable resistor inserted in the LC parallel resonance circuit. A series circuit of a second high-frequency variable resistance element and a first impedance matching resistor connected in a shunt manner to an input terminal of the LC parallel resonance circuit; and a shunt at an output terminal of the LC parallel resonance circuit. A series circuit of a third high-frequency variable resistance element and a second impedance matching resistor connected in a shunt manner; a first capacitor connected in a shunt manner to an input terminal of the LC parallel resonance circuit; A second capacitor shunt-connected to an output terminal of the LC parallel resonance circuit; and control voltage applying means for applying a control voltage to the first, second, and third high-frequency variable resistance elements. Characterized in that it was.

【0026】上記の構成で、高周波可変抵抗素子は制御
電圧Vcの値に応じてその内部抵抗が可変されるもので
ある。高周波可変抵抗素子としては、PINダイオー
ド、MESFET(Metal Semiconductor FET)、MO
SFET(Metal Oxide Semiconductor FET)、JFE
T(Junction FET)などを用いることができる。また、
シャント状に接続された高周波可変抵抗素子とインピー
ダンス整合用抵抗との直列回路,或いはシャント状に接
続されたキャパシタとは、それらの直列回路或いはキャ
パシタの一方の端部が信号路に接続され、もう一方の端
部が基準電位点(グランド)に接続されていることを意
味している。これらのことは以下の発明でも同様であ
る。
In the above configuration, the internal resistance of the high-frequency variable resistance element is varied according to the value of the control voltage Vc. As high frequency variable resistance elements, PIN diodes, MESFETs (Metal Semiconductor FETs), MOs
SFET (Metal Oxide Semiconductor FET), JFE
T (Junction FET) or the like can be used. Also,
A series circuit of a high-frequency variable resistance element connected in a shunt and an impedance matching resistor, or a capacitor connected in a shunt, has one end of the series circuit or the capacitor connected to a signal path, and This means that one end is connected to a reference potential point (ground). These are the same in the following inventions.

【0027】請求項2記載の発明は、請求項1記載の可
変アッテネータにおいて、前記LC並列共振回路内のキ
ャパシタの容量値をC、前記第1,第2のキャパシタの
各容量値をC’/2 としたとき、 C > C’/2 と
なるように容量値を決めることを特徴とする。
According to a second aspect of the present invention, in the variable attenuator according to the first aspect, the capacitance value of the capacitor in the LC parallel resonance circuit is C, and each capacitance value of the first and second capacitors is C '/. 2, the capacitance value is determined so that C> C ′ / 2.

【0028】請求項3記載の発明による可変アッテネー
タは、高周波信号路に直列に接続された第1,第2のL
C並列共振回路と;前記第1,第2のLC並列共振回路
それぞれに挿入された第1,第2の高周波可変抵抗素子
と;前記第1のLC並列共振回路の入力端にシャント状
に接続された、第3の高周波可変抵抗素子と第1のイン
ピーダンス整合用抵抗との直列回路と;前記第2のLC
並列共振回路の出力端にシャント状に接続された、第4
の高周波可変抵抗素子と第2のインピーダンス整合用抵
抗との直列回路と;前記LC並列共振回路の入力端にシ
ャント状に接続された、第1のキャパシタと;前記LC
並列共振回路の出力端にシャント状に接続された、第2
のキャパシタと;前記第1,第2のLC並列共振回路の
接続点にシャント状に接続された、第4の高周波可変抵
抗素子と;前記第1,第2のLC並列共振回路の接続点
にシャント状に接続された、第3のキャパシタと;前記
第1,第2,第3,第4,第5の高周波可変抵抗素子に
制御電圧を印加する制御電圧印加手段と;を具備したこ
とを特徴とする。
According to a third aspect of the present invention, there is provided a variable attenuator having a first and a second L connected in series with a high-frequency signal path.
A C parallel resonance circuit; first and second high-frequency variable resistance elements respectively inserted into the first and second LC parallel resonance circuits; and a shunt connection to an input terminal of the first LC parallel resonance circuit. A series circuit of a third high-frequency variable resistance element and a first impedance-matching resistor;
A fourth shunt-connected output terminal of the parallel resonance circuit;
A series circuit of a high-frequency variable resistor element and a second impedance matching resistor; a first capacitor shunt-connected to an input terminal of the LC parallel resonance circuit;
A second shunt-shaped output terminal of the parallel resonance circuit;
A fourth high-frequency variable resistance element shunt-connected to a connection point of the first and second LC parallel resonance circuits; and a connection point of the first and second LC parallel resonance circuits. A third capacitor connected in a shunt form; and control voltage applying means for applying a control voltage to the first, second, third, fourth, and fifth high-frequency variable resistance elements. Features.

【0029】請求項4記載の発明は、請求項3記載の可
変アッテネータにおいて、前記第1,第2のLC並列共
振回路内の各キャパシタの容量値をC、前記第1,第2
のキャパシタの各容量値をC’/2 、前記第3のキャ
パシタの容量値をC’としたとき、 C > C’/2 と
なるように容量値を決めることを特徴とする。
According to a fourth aspect of the present invention, in the variable attenuator according to the third aspect, the capacitance value of each capacitor in the first and second LC parallel resonance circuits is C, and
The capacitance value is determined so that C> C ′ / 2, where C ′ / 2 is the capacitance value of the third capacitor and C ′ is the capacitance value of the third capacitor.

【0030】請求項5記載の発明は、請求項1記載の可
変アッテネータにおいて、前記高周波信号路に前記LC
並列共振回路を複数段直列に接続し、これらの直列接続
されたLC並列共振回路間の接続点にそれぞれシャント
状にキャパシタを接続する一方前記接続点にそれぞれシ
ャント状に高周波可変抵抗素子を接続したことを特徴と
する。
According to a fifth aspect of the present invention, in the variable attenuator of the first aspect, the LC attenuator is connected to the high-frequency signal path.
A plurality of parallel resonance circuits were connected in series, and a capacitor was connected in a shunt shape to each connection point between these series-connected LC parallel resonance circuits, while a high-frequency variable resistance element was connected in a shunt shape to each of the connection points. It is characterized by the following.

【0031】請求項6記載の発明は、請求項5記載の可
変アッテネータにおいて、前記LC並列共振回路内の各
キャパシタの容量値をC、前記第1,第2のキャパシタ
の各容量値をC’/2 、前記LC並列共振回路間のシ
ャント状キャパシタの各容量値をC’としたとき、 C
> C’/2 となるように容量値を決めることを特徴と
する。
According to a sixth aspect of the present invention, in the variable attenuator according to the fifth aspect, the capacitance value of each capacitor in the LC parallel resonance circuit is C, and each capacitance value of the first and second capacitors is C ′. / 2, when each capacitance value of the shunt capacitor between the LC parallel resonance circuits is C ′,
It is characterized in that the capacitance value is determined so that> C ′ / 2.

【0032】請求項1の発明においては、LC並列共振
回路を1段用いた構成であり、制御電圧Vc =0では、
高周波可変抵抗素子がオフ状態となり、LCローパスフ
ィルタとして働き、そのカットオフ周波数までの広い帯
域に亘って高周波信号の通過特性がほぼ一定となり、低
歪みでかつ信号通過時の減衰量が最も少なく、挿入損失
が少ない。制御電圧Vc が大きいと、高周波可変抵抗素
子がオン状態となり、LC並列共振阻止フィルタとして
働き、その並列共振周波数付近では高周波信号に対して
最大の減衰を与えることができる。従って、制御電圧V
c を0から増大させて行くと、ローパスフィルタの右肩
下がりの周波数特性から帯域阻止フィルタの凹状の周波
数特性へと変化させ、かつ必要な周波数帯全体に亘って
減衰量を増大させることができる。
According to the first aspect of the present invention, one stage of the LC parallel resonance circuit is used, and when the control voltage Vc = 0,
The high-frequency variable resistance element is turned off, acts as an LC low-pass filter, the pass characteristic of the high-frequency signal becomes almost constant over a wide band up to the cutoff frequency, and the distortion is low and the amount of attenuation when passing the signal is the least. Low insertion loss. When the control voltage Vc is large, the high-frequency variable resistance element is turned on and functions as an LC parallel resonance blocking filter, and the maximum attenuation can be given to the high-frequency signal near the parallel resonance frequency. Therefore, the control voltage V
By increasing c from 0, it is possible to change the frequency characteristic of the low-pass filter from the lower right to the concave frequency characteristic of the band rejection filter, and to increase the attenuation over the entire required frequency band. .

【0033】請求項2の発明においては、請求項1の発
明でVc =0付近の低減衰状態でより広い帯域の信号通
過特性を得るための条件を提示している。より広い帯域
の通過特性を得るためには、Vc =0でLCローパスフ
ィルタとして働かせたときのカットオフ周波数f1’に
対して、Vc が大でLC並列共振阻止フィルタとして働
かせたときの並列共振周波数f1 を、f1 <f1’の関
係になるようにすればよく、この関係(f1 <f1’)
から計算することにより、LC並列共振回路内のキャパ
シタCと第1,第2の各キャパシタC’/2 との間
に、 C > C’/2 の関係が成立すればよいことにな
る。
In the second aspect of the present invention, conditions for obtaining a wider band signal passing characteristic in a low attenuation state near Vc = 0 in the first aspect of the invention are presented. In order to obtain pass characteristics in a wider band, the parallel resonance frequency when Vc is large and the filter operates as an LC parallel resonance rejection filter is larger than the cutoff frequency f1 'when Vc = 0 and the filter operates as an LC low-pass filter. It is sufficient that f1 is set to satisfy the relationship of f1 <f1 ', and this relationship (f1 <f1')
From the above, it suffices that the relationship of C> C ′ / 2 is established between the capacitor C in the LC parallel resonance circuit and the first and second capacitors C ′ / 2.

【0034】請求項3の発明においては、LC並列共振
回路を2段用いた構成であり、かつこの2段構成のLC
並列共振回路の直列接続点をキャパシタを介して基準電
位点に接続する一方2つのLC並列共振回路の直列接続
点を高周波可変抵抗素子を介して基準電位点に接続した
ものである。これにより、制御電圧Vc を大きくした場
合の帯域阻止フィルタとしての最大減衰量をより大きく
できることと、Vc =0でLCローパスフィルタとし働
かせたときのカットオフ周波数は請求項1の1段構成の
場合と同等に維持でき、従って広帯域な通過特性を維持
できる利点がある。
According to the third aspect of the present invention, the two-stage LC parallel resonance circuit is used.
The series connection point of the parallel resonance circuit is connected to a reference potential point via a capacitor, while the series connection point of two LC parallel resonance circuits is connected to the reference potential point via a high frequency variable resistance element. Thereby, the maximum attenuation as a band rejection filter when the control voltage Vc is increased can be increased, and the cutoff frequency when the LC low-pass filter is operated when Vc = 0 is a one-stage configuration according to claim 1. Therefore, there is an advantage that a broad band pass characteristic can be maintained.

【0035】請求項4の発明においては、請求項3の発
明でのVc =0付近の低減衰状態でより広い帯域の信号
通過特性を得るための条件を提示している。請求項2の
場合とは異なり、シャント状キャパシタ(第3のキャパ
シタ)が追加されているが、該シャント状キャパシタの
容量をC’とし、第1,第2のキャパシタの各容量を
C’/2 とすれば、 C > C’/2 の関係が成立す
ればよい。
According to the fourth aspect of the present invention, conditions for obtaining a wider band signal passing characteristic in a low attenuation state near Vc = 0 in the third aspect of the present invention are presented. Unlike the case of claim 2, a shunt-shaped capacitor (third capacitor) is added, but the capacitance of the shunt-shaped capacitor is C ′, and each capacitance of the first and second capacitors is C ′ / If it is set to 2, the relationship of C> C ′ / 2 should be satisfied.

【0036】請求項5の発明においては、LC並列共振
回路を一般的に複数段用いた構成を示したものであり、
かつこの複数段構成の各LC並列共振回路の直列接続点
をキャパシタを介して基準電位点に接続する一方複数段
構成のLC並列共振回路の直列接続点を高周波可変抵抗
素子を介して基準電位点に接続したものである。これに
より、制御電圧Vc を大きくした場合の帯域阻止フィル
タとしての最大減衰量をさらにより大きくできること
と、Vc =0でLCローパスフィルタとし働かせたとき
のカットオフ周波数は請求項1,2の1段,2段構成の
場合と同等に維持でき、従って広帯域な通過特性を維持
できる利点がある。挿入損失も従来タイプのものほど増
大することがない。
According to the fifth aspect of the present invention, a configuration in which a plurality of LC parallel resonance circuits are generally used is shown.
The series connection point of each of the multi-stage LC parallel resonance circuits is connected to a reference potential point via a capacitor, while the series connection point of the multi-stage LC parallel resonance circuit is connected to a reference potential point via a high-frequency variable resistance element. Connected to. Thereby, the maximum attenuation as a band rejection filter when the control voltage Vc is increased can be further increased, and the cut-off frequency when the LC low-pass filter works when Vc = 0 is one of the first and second embodiments. , Two-stage configuration, so that there is an advantage that a wide band pass characteristic can be maintained. The insertion loss does not increase as much as the conventional type.

【0037】請求項6の発明においては、請求項5の発
明でのVc =0付近の低減衰状態でより広い帯域の信号
通過特性を得るための条件を提示している。請求項4の
場合とは異なり、シャント状キャパシタが複数追加され
るが、該シャント状キャパシタの各容量をC’とし、第
1,第2のキャパシタの各容量をC’/2 とすれば、
C > C’/2 の関係が成立すればよい。
In the sixth aspect of the present invention, conditions for obtaining a wider band signal passing characteristic in a low attenuation state near Vc = 0 in the fifth aspect of the present invention are presented. Unlike the case of claim 4, a plurality of shunt-shaped capacitors are added. If each capacitance of the shunt-shaped capacitor is C ′ and each capacitance of the first and second capacitors is C ′ / 2,
It suffices that the relationship of C> C ′ / 2 holds.

【0038】[0038]

【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。図1は本発明の第1の実施の形態の
可変アッテネータの回路図を示している。
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a variable attenuator according to a first embodiment of the present invention.

【0039】図1において、LC共振型高周波可変アッ
テネータ40は、中央の結合点Hの両側に、例えば左右
一対のLCを含むLC並列共振回路3,4を左右対称に
接続し、さらに、高周波可変抵抗素子であるPINダイ
オード5,6をそれぞれLC並列共振回路3,4内の各
キャパシタCに直列に挿入している。
In FIG. 1, the LC resonance type high frequency variable attenuator 40 has, for example, LC parallel resonance circuits 3 and 4 including a pair of left and right LCs symmetrically connected to both sides of a center coupling point H. PIN diodes 5, 6 as resistance elements are inserted in series with the respective capacitors C in the LC parallel resonance circuits 3, 4, respectively.

【0040】また、高周波入力信号RF INの入力端子
11を直流阻止コンデンサCa を介在した後、PINダ
イオード7aと入力インピーダンス整合用抵抗8aとの
直列回路を介して基準電位点(グランド)に接続する一
方、高周波入力信号RF OUTの出力端子12を直流阻止
コンデンサCa を介在した後、PINダイオード7bと
出力インピーダンス整合用の抵抗8bの直列回路を介し
て基準電位点に接続している。さらに、上記結合点H
を、PINダイオード9を介して基準電位点に接続して
いる。
The input terminal 11 of the high-frequency input signal RF IN is connected to a reference potential point (ground) via a series circuit of a PIN diode 7a and an input impedance matching resistor 8a after a DC blocking capacitor Ca is interposed. On the other hand, the output terminal 12 of the high-frequency input signal RF OUT is connected to a reference potential point via a series circuit of a PIN diode 7b and a resistor 8b for output impedance matching after interposing a DC blocking capacitor Ca. Further, the connection point H
Are connected to a reference potential point via a PIN diode 9.

【0041】コントロール端子13には図示しない制御
電圧印加手段から制御電圧Vcが印加されるようになっ
ている。コントロール端子13と基準電位点間のコンデ
ンサCbは高周波成分を基準電位点(グランド)に短絡
(シャント)するバイパス用キャパシタであり、コイル
10a,10bはコントロール端子13からの制御電圧
Vcに基づいた制御電流Icを図中左右のLC並列共振
回路3,4の各PINダイオード5,6へ供給する一
方、LC並列共振回路3,4側からコントロール端子1
3へ侵入する高周波成分を阻止するための高周波チョー
ク用インダクタである。なお、制御電圧Vcの変化に対
して、各PINダイオードに流れる制御電流Icの変化
をほぼ直線的にするためにはチョークコイル10a,1
0bを適当な値の抵抗に変えるか又は制御電圧源とコン
トロール端子13との間に適当な値の抵抗を挿入すれば
よい。この時、dB(デシベル)表示による減衰量と制
御印加電圧との関係はほぼ直線的になる。
A control voltage Vc is applied to the control terminal 13 from control voltage applying means (not shown). The capacitor Cb between the control terminal 13 and the reference potential point is a bypass capacitor for short-circuiting (shunting) a high-frequency component to the reference potential point (ground), and the coils 10a and 10b are controlled based on the control voltage Vc from the control terminal 13. The current Ic is supplied to the PIN diodes 5 and 6 of the left and right LC parallel resonance circuits 3 and 4 in FIG.
3 is a high-frequency choke inductor for preventing high-frequency components from entering the circuit 3. In order to make the change of the control current Ic flowing through each PIN diode substantially linear with respect to the change of the control voltage Vc, the choke coils 10a and 10a
Ob may be changed to an appropriate resistance, or an appropriate resistance may be inserted between the control voltage source and the control terminal 13. At this time, the relationship between the attenuation in dB (decibel) display and the control applied voltage becomes almost linear.

【0042】さらに、上記結合点Hをキャパシタ41を
介して基準電位点に接続しており、またLC並列共振回
路3の一端とPINダイオード7aのアノードとの接続
点Iをキャパシタ42を介して基準電位点に接続し、L
C並列共振回路5の一端とPINダイオード7bのアノ
ードとの接続点Jをキャパシタ43を介して基準電位点
に接続している。キャパシタ41の容量値をC’とする
と、キャパシタ42,43の容量値はそれぞれC’/
2,C’/2に設定される。なお、容量値C’はLC並
列共振回路3,5におけるキャパシタCの容量値Cとは
異なっていても良いが、両容量値C’,C を同じにし
ても本発明実施の形態の可変アッテネータ40を構成す
る回路素子として適切である。
Further, the connection point H is connected to a reference potential point via a capacitor 41, and a connection point I between one end of the LC parallel resonance circuit 3 and the anode of the PIN diode 7a is connected to a reference point via a capacitor 42. Connect to the potential point and
A connection point J between one end of the C parallel resonance circuit 5 and the anode of the PIN diode 7b is connected to a reference potential point via a capacitor 43. Assuming that the capacitance value of the capacitor 41 is C ′, the capacitance values of the capacitors 42 and 43 are respectively C ′ /
2, C '/ 2. Although the capacitance value C 'may be different from the capacitance value C of the capacitor C in the LC parallel resonance circuits 3 and 5, even if both capacitance values C' and C are the same, the variable attenuator according to the embodiment of the present invention is used. It is suitable as a circuit element constituting 40.

【0043】なお、高周波信号の入力側11の抵抗8a
は入力インピーダンス整合用の抵抗であり、出力側12
の抵抗8bは出力インピーダンス整合用の抵抗である。
入力側11,出力側12から見たインピーダンスは外部
装置の入出力インピーダンスまたは外部伝送線路の特性
インピーダンス(例えば50Ω)にマッチングさせる必
要があり、上記抵抗8a,8bの抵抗値Rがほぼ50Ω
に設定されたとき、広い減衰範囲で、これらの条件が満
たされる。
The resistor 8a on the input side 11 of the high-frequency signal
Is a resistor for input impedance matching, and the output side 12
Is a resistor for output impedance matching.
The impedance viewed from the input side 11 and the output side 12 needs to be matched to the input / output impedance of the external device or the characteristic impedance (for example, 50Ω) of the external transmission line, and the resistance value R of the resistors 8a and 8b is approximately 50Ω.
, These conditions are satisfied in a wide attenuation range.

【0044】次に、本発明第1の実施の形態の可変アッ
テネータの動作を説明する。制御電圧印加部であるコン
トロール端子13に印加する制御電圧Vcがゼロの場合
には、高周波信号入力に対する理想等価回路は、図2に
示すようになる。この場合は、各LC並列共振回路3,
4の各PINダイオード5,6のおよびシャントPIN
ダイオード7a,7b,9の高周波抵抗Rs は∞と過程
されるため、各インダクタLの直列回路と接続点H,
I,Jと基準電位点との間に接続したコンデンサ41,
42,43(容量値C’,C’/2,C’/2)でロー
パスフィルタが形成される。
Next, the operation of the variable attenuator according to the first embodiment of the present invention will be described. When the control voltage Vc applied to the control terminal 13 which is a control voltage applying unit is zero, an ideal equivalent circuit for a high-frequency signal input is as shown in FIG. In this case, each LC parallel resonance circuit 3,
4 each PIN diode 5, 6 and shunt PIN
Since the high-frequency resistance Rs of the diodes 7a, 7b, 9 is processed as ∞, the series circuit of each inductor L and the connection points H,
A capacitor 41 connected between I, J and the reference potential point,
A low-pass filter is formed by 42 and 43 (capacitance values C ′, C ′ / 2, C ′ / 2).

【0045】このローパスフィルタの信号周波数f(G
Hz)に対する減衰量(dB)の関係は、図3のように
なる。この図3におけるカットオフ周波数f1’は、下
記のようになる。
The signal frequency f (G
FIG. 3 shows the relationship of the attenuation (dB) with respect to (Hz). The cutoff frequency f1 'in FIG. 3 is as follows.

【0046】[0046]

【数2】 一方、制御電圧印加部であるコントロール端子13に制
御電圧Vcを印加して各LC並列共振回路3,4の各P
INダイオード5,6の高周波抵抗Rs を小さくさせる
と、各LC並列共振回路3,4の共振Qが大きくなり、
阻止フィルタとしての能力が大きくなる。図4に、制御
電圧Vcを大きくした場合の高周波信号に対する理想等
価回路を示している。入力端子11から入力された例え
ば数GHzの高周波入力信号はこれらLC並列共振回路
3,4により阻止され、かつPINダイオード9を介し
て基準電位点に接続されるので、出力端子12の高周波
信号の出力RF OUTは大きな(本例では無限大の)減衰
を受ける。
(Equation 2) On the other hand, a control voltage Vc is applied to the control terminal 13 which is a control voltage application unit, and each P of each LC parallel resonance circuit 3, 4 is controlled.
When the high-frequency resistance Rs of the IN diodes 5 and 6 is reduced, the resonance Q of each of the LC parallel resonance circuits 3 and 4 increases,
The capability as a rejection filter increases. FIG. 4 shows an ideal equivalent circuit for a high-frequency signal when the control voltage Vc is increased. The high-frequency input signal of, for example, several GHz input from the input terminal 11 is blocked by the LC parallel resonance circuits 3 and 4 and connected to the reference potential point via the PIN diode 9. The output RF OUT experiences a large (infinite in this example) attenuation.

【0047】実回路すなわちPINダイオードのRsが
ゼロでない場合、下記に示す周波数f1 のときに減衰量
が最も大きくなる。
When Rs of the actual circuit, that is, the PIN diode is not zero, the amount of attenuation becomes maximum at the frequency f1 shown below.

【0048】[0048]

【数3】 ここでC’=Cと置けば、式(2)で示したカットオフ
周波数f1’は、式(3)で示した並列共振阻止周波数
f1 より約1.4倍高くなることがわかる。
(Equation 3) Here, if C ′ = C, it can be seen that the cutoff frequency f1 ′ shown in the equation (2) is about 1.4 times higher than the parallel resonance stop frequency f1 shown in the equation (3).

【0049】そして、制御電圧Vcを連続的に変化させ
るよう制御することにより、良好な入出力整合を保ちつ
つ、高周波入力信号の減衰量を最小から最大まで連続的
に制御することができる図5は、制御電圧Vcを順次増
大させたときの、信号周波数f(GHz)に対する減衰
量(dB)の関係(減衰特性)を示している。Vc=0
では、PINダイオードのRsが∞と仮定すれば、図2
の等価回路となり、ローパスフィルタの通過特性を示
す。カットオフ周波数f1’までは減衰量がほぼ0に近
い平坦な周波数特性となる。Vcが増加するに従い、各
Vc値に応じて減衰量が増大しかつ右肩部分が若干傾斜
する特性となるが、Vcが或る値より大きくなると図4
の等価回路に近くなり、LC並列共振周波数f1 で最大
の減衰量となり該周波数f1の前後ではそれよりも減衰
量の少ない凹状の帯域阻止の特性となる。
By controlling the control voltage Vc to be changed continuously, the attenuation of the high frequency input signal can be continuously controlled from the minimum to the maximum while maintaining good input / output matching. Shows the relationship (attenuation characteristic) of the attenuation (dB) with respect to the signal frequency f (GHz) when the control voltage Vc is sequentially increased. Vc = 0
Assuming that Rs of the PIN diode is ∞, FIG.
And shows the pass characteristic of the low-pass filter. Up to the cutoff frequency f1 ', the attenuation has a flat frequency characteristic close to zero. As Vc increases, the amount of attenuation increases in accordance with each Vc value and the right shoulder slightly tilts. However, when Vc exceeds a certain value, FIG.
And the maximum attenuation is obtained at the LC parallel resonance frequency f1, and before and after the frequency f1, the characteristic of the band-shaped rejection with a smaller attenuation is obtained.

【0050】以上の説明から分かるように、図1の回路
は、高減衰状態では図10の従来例1と同様にLC並列
共振阻止フィルタとして働く点は同様であるが、低減衰
状態では図10の従来例1で述べたLC直列共振通過フ
ィルタとしてではなく、LCローパスフィルタとして働
く。
As can be seen from the above description, the circuit shown in FIG. 1 functions as an LC parallel resonance rejection filter in the high attenuation state as in the conventional example 1 in FIG. Works as an LC low-pass filter, not as an LC series resonance pass filter described in Related Art Example 1.

【0051】最適設計の場合、このLCローパスフィル
タのカットオフ周波数f1’はLC並列共振阻止周波数
f1 よりも適度に高く設定することで、広い周波数帯域
で低挿入損失が得られる。
In the case of the optimal design, by setting the cutoff frequency f1 'of this LC low-pass filter to be appropriately higher than the LC parallel resonance rejection frequency f1, a low insertion loss can be obtained in a wide frequency band.

【0052】従って、図1の回路構成において、最適設
計に少なくとも必要な条件は、 f1 < f1’ …(4) となる。式(4)に式(2),(3)を代入すれば、L
C並列共振回路におけるキャパシタC(容量値C)とシ
ャント用コンデンサ41,42,43(容量値C’,
C’/2,C’/2)との間には、 C > C’/2 …(5) 関係が成立する。ここでC=C’とした場合、式(5)
は当然成り立つので、C=C’は最適設計の一例として
用いることができる。
Therefore, in the circuit configuration of FIG. 1, at least the condition necessary for the optimum design is f1 <f1 '(4). By substituting equations (2) and (3) into equation (4), L
In the C parallel resonance circuit, the capacitor C (capacitance C) and the shunt capacitors 41, 42, 43 (capacity C ',
C ′ / 2, C ′ / 2), the relationship C> C ′ / 2 (5) holds. Here, when C = C ′, equation (5)
Holds, C = C ′ can be used as an example of the optimal design.

【0053】最適LC定数は次のようにして決めること
ができる。LC並列共振による阻止中心角周波数をω1
、低減衰状態で伝送線路として見たときの固有インピ
ーダンスをZ0 、C=C’とすれば、最小減衰時、即
ち、ローパスフィルタ動作時で、
The optimum LC constant can be determined as follows. The stop center angular frequency due to LC parallel resonance is ω1
If the specific impedance when viewed as a transmission line in a low attenuation state is Z0 and C = C ', at the time of minimum attenuation, that is, at the time of operation of a low-pass filter,

【数4】 LC並列共振阻止フィルタが有効に働いている減衰動作
時では、
(Equation 4) In the damping operation in which the LC parallel resonance rejection filter works effectively,

【数5】 となるから、LとCとは、ω1 とZ0 を用いて一義的に
次のように表せる。
(Equation 5) Thus, L and C can be uniquely expressed as follows using ω1 and Z0.

【0054】[0054]

【数6】 ローパスフィルタのカットオフ角周波数ω1’は、(Equation 6) The cutoff angular frequency ω1 'of the low-pass filter is

【数7】 即ち、ω1’はω1 より1.4倍程度高い所にあり、こ
れがω1 を中心とした広い周波数帯域で低挿入損失が得
られる要因となっている。
(Equation 7) That is, ω1 ′ is about 1.4 times higher than ω1, and this is a factor for obtaining a low insertion loss in a wide frequency band centered on ω1.

【0055】図6は本発明の第2の実施の形態の可変ア
ッテネータ40Aを示す回路図である。図6は、図1の
回路構成に対してLC並列共振回路14をもう1段直列
接続し、LC並列共振回路3,14,4の3段構成とし
たものである。3つのLC並列共振回路3,14,4の
段間の信号ライン上の各接続点(即ちLC並列共振回路
14の両端部)は、PINダイオード9g,9h、コン
デンサ41a,41b(何れも容量値はC’)をそれぞ
れ介して基準電位点(グランド)に接続している。段数
が多い分、制御電圧Vc を大きく設定した場合は、LC
並列共振阻止フィルタが多くなることと、段間の信号ラ
イン上の接続点がシャントされる数が多くなるため、よ
り大きな減衰が得られることになる。制御電圧Vc =0
の場合は、カットオフ周波数f1’までの減衰量は小さ
く図1の場合より若干大きめな程度であるが、ローパス
素子数が増えるため、カットオフ周波数を越えると急激
に減衰する特性が得られることになる(図8参照)。
FIG. 6 is a circuit diagram showing a variable attenuator 40A according to a second embodiment of the present invention. FIG. 6 shows a three-stage configuration of LC parallel resonance circuits 3, 14, and 4 in which another stage of LC parallel resonance circuit 14 is connected in series to the circuit configuration of FIG. Each connection point on the signal line between the three LC parallel resonance circuits 3, 14, and 4 (ie, both ends of the LC parallel resonance circuit 14) is connected to the PIN diodes 9g and 9h, the capacitors 41a and 41b (both having a capacitance value of Are connected to a reference potential point (ground) via C ′). When the control voltage Vc is set to be large due to the large number of stages, LC
Since the number of parallel resonance rejection filters increases and the number of connection points on the signal line between the stages is shunted, a larger attenuation is obtained. Control voltage Vc = 0
In the case of, the amount of attenuation up to the cutoff frequency f1 'is small and slightly larger than in the case of FIG. 1, but since the number of low-pass elements is increased, a characteristic that attenuates rapidly when the frequency exceeds the cutoff frequency is obtained. (See FIG. 8).

【0056】なお、図6の回路のようにLC並列共振回
路を多段に構成することで、図6の回路における中央の
LC並列共振回路14のキャパシタCの容量値を、両隣
のLC並列共振回路3,4の各キャパシタCの容量値と
異なる値とすることで、より広帯域な減衰特性を得られ
るようにすることができる。或いは、図6の回路におけ
る中央のLC並列共振回路14のインダクタLのインダ
クタンス値を、両隣のLC並列共振回路3,4の各イン
ダクタLのインダクタンス値と異なる値とすることで、
より広帯域な減衰特性を得られるようにすることができ
る。
By configuring the LC parallel resonance circuit in multiple stages as in the circuit of FIG. 6, the capacitance value of the capacitor C of the central LC parallel resonance circuit 14 in the circuit of FIG. By making the capacitance values different from the capacitance values of the capacitors C of the third and fourth, it is possible to obtain a wider band attenuation characteristic. Alternatively, by making the inductance value of the inductor L of the central LC parallel resonance circuit 14 in the circuit of FIG. 6 different from the inductance value of each inductor L of the adjacent LC parallel resonance circuits 3 and 4,
A wider band attenuation characteristic can be obtained.

【0057】図7は本発明の第3の実施の形態の可変ア
ッテネータ40Bを示す回路図である。図7は、図1の
回路構成に対してLC並列共振回路を1段削除して、1
段のみの構成としたものである。段数が少ない分、制御
電圧Vc を大きく設定した場合は、LC並列共振阻止フ
ィルタが少なくなることと、段間の信号ライン上の接続
点がシャントされる箇所が無くなるため、大きな減衰が
得られにくくなる。しかし制御電圧Vc =0の場合は、
カットオフ周波数f1’までの減衰量は図1の場合より
更に小さくなり、ローパス素子数が減るため、カットオ
フ周波数を越えても緩やかな減衰特性となる(図8参
照)。
FIG. 7 is a circuit diagram showing a variable attenuator 40B according to a third embodiment of the present invention. FIG. 7 shows an example in which one stage of the LC parallel resonance circuit is deleted from the circuit configuration of FIG.
This is a configuration having only stages. When the control voltage Vc is set to be large as the number of stages is small, the number of LC parallel resonance suppression filters is reduced, and there is no point where the connection point on the signal line between the stages is shunted, so that large attenuation is hardly obtained. Become. However, when the control voltage Vc = 0,
The amount of attenuation up to the cut-off frequency f1 'is even smaller than in the case of FIG. 1, and the number of low-pass elements is reduced, so that the attenuation characteristics are gradual even beyond the cut-off frequency (see FIG. 8).

【0058】図8は、制御電圧Vc =0の場合の、LC
並列共振回路段数の多少によるローパスフィルタ特性の
違いを示している。
FIG. 8 is a graph showing LC values when the control voltage Vc = 0.
It shows a difference in low-pass filter characteristics depending on the number of parallel resonance circuit stages.

【0059】図9は本発明の第4の実施の形態の可変ア
ッテネータ40Cを示す回路図である。図9では、図1
に示した可変アッテネータ40のPINダイオード5,
6,7a,7b,9それぞれに代えて、高周波可変抵抗
素子としてMOSFET(MOS形電界効果トランジス
タ)5’,6’,7a’,7b’,9’を用いる構成と
したものである。MOSFET5’,6’が挿入された
LC並列共振回路をそれぞれ符号3’,4’で示してあ
る。これに伴い、これらのMOSFET5’,6’,7
a’,7b’,9’の各ゲートには制御端子13から制
御電圧Vcを抵抗44a,44b,44c,44d,4
4eを介して加えて電圧駆動するように構成している。
抵抗44a,44b,44c,44d,44eはまとめ
て1つの抵抗とし、制御端子13から制御電圧Vcを1
つの抵抗を介してMOSFET5’,6’,7a’,7
b’,9’の各ゲートに供給するようにしてもよい。そ
の他の構成は図1と同様である。
FIG. 9 is a circuit diagram showing a variable attenuator 40C according to a fourth embodiment of the present invention. In FIG. 9, FIG.
The PIN diode 5 of the variable attenuator 40 shown in FIG.
6, 7a, 7b and 9 are replaced by MOSFETs (MOS field effect transistors) 5 ', 6', 7a ', 7b' and 9 'as high-frequency variable resistance elements. The LC parallel resonance circuits into which the MOSFETs 5 'and 6' are inserted are indicated by reference numerals 3 'and 4', respectively. Accordingly, these MOSFETs 5 ′, 6 ′, 7
The control voltage Vc is applied to the gates of a ', 7b', and 9 'from the control terminal 13 by resistors 44a, 44b, 44c, 44d, 4
It is configured to be additionally driven by a voltage via the terminal 4e.
The resistors 44a, 44b, 44c, 44d, and 44e are collectively formed as one resistor, and the control voltage Vc is
MOSFETs 5 ', 6', 7a ', 7
The signals may be supplied to the gates b ′ and 9 ′. Other configurations are the same as those in FIG.

【0060】以上述べたように本発明の実施の形態によ
れば、(1)LC並列共振周波数を中心とした周波数帯域
で高い減衰量を得ることができる。(2)低減衰時にはL
Cローパスフィルタとして働くため、カットオフ周波数
までの広い帯域に亘って信号最大通過時の挿入損失が少
ない。(3)LC並列共振回路の接続段数に応じて最大減
衰量が大きくなる。挿入損失も大きくなるが、ローパス
フィルタのカットオフ周波数を変えない限り広帯域性は
保持されるため、従来ほどの挿入損失の増大はない。
As described above, according to the embodiment of the present invention, (1) a high attenuation can be obtained in a frequency band centered on the LC parallel resonance frequency. (2) L for low attenuation
Since it functions as a C low-pass filter, insertion loss at the time of maximum signal transmission is small over a wide band up to the cutoff frequency. (3) The maximum attenuation increases according to the number of connection stages of the LC parallel resonance circuit. Although the insertion loss also increases, the wideband property is maintained unless the cutoff frequency of the low-pass filter is changed, so that the insertion loss does not increase as much as in the conventional case.

【0061】[0061]

【発明の効果】請求項1の発明によれば、LC並列共振
回路を1段用いた構成であり、制御電圧ゼロでは、LC
ローパスフィルタとして働き、そのカットオフ周波数ま
での広い帯域に亘って高周波信号の通過特性がほぼ一定
となり、低歪みでかつ信号通過時の挿入損失が少ない。
つまり、使用できる周波数帯域を従来に比べて拡大する
ことが可能となる。制御電圧Vc が大きいと、従来同
様、LC並列共振阻止フィルタとして働き、その並列共
振周波数付近では高周波信号に対して最大の減衰を与え
ることができる。
According to the first aspect of the present invention, the configuration is such that one stage of the LC parallel resonance circuit is used.
Acting as a low-pass filter, the pass characteristic of the high-frequency signal becomes almost constant over a wide band up to its cutoff frequency, and the distortion is low and the insertion loss at the time of signal passage is small.
That is, the usable frequency band can be expanded as compared with the related art. When the control voltage Vc is large, the filter functions as an LC parallel resonance rejection filter as in the conventional case, and the maximum attenuation can be given to the high frequency signal near the parallel resonance frequency.

【0062】請求項2の発明によれば、請求項1の発明
で制御電圧ゼロ付近の低減衰状態でより広い帯域の信号
通過特性を得ることが可能となる。
According to the second aspect of the present invention, it is possible to obtain a wider band signal passing characteristic in the low attenuation state near the control voltage of zero according to the first aspect of the present invention.

【0063】請求項3の発明によれば、LC並列共振回
路を2段用いた構成であり、かつこの2段構成のLC並
列共振回路の直列接続点をキャパシタ,高周波可変抵抗
素子をそれぞれ介して基準電位点に接続したものであ
る。これにより、制御電圧を大きくした場合の帯域阻止
フィルタとしての減衰能力をより大きくできることと、
制御電圧ゼロでLCローパスフィルタとし働かせたとき
のカットオフ周波数を請求項1の構成の場合と同等にで
き、従って広帯域で低損失な通過特性を維持できる利点
がある。
According to the third aspect of the present invention, the configuration is such that two stages of the LC parallel resonance circuit are used, and the series connection point of the two-stage LC parallel resonance circuit is connected via the capacitor and the high frequency variable resistance element, respectively. It is connected to the reference potential point. As a result, the attenuation capability as a band rejection filter when the control voltage is increased can be further increased, and
The cut-off frequency when operating as an LC low-pass filter at a control voltage of zero can be made equal to that of the configuration of the first aspect, so that there is an advantage that a low-loss pass characteristic can be maintained over a wide band.

【0064】請求項4の発明によれば、請求項3の発明
での制御電圧ゼロ付近の低減衰状態でより広い帯域の信
号通過特性を得ることが可能となる。
According to the fourth aspect of the present invention, it is possible to obtain a wider band signal passing characteristic in the low attenuation state near the control voltage of zero according to the third aspect of the present invention.

【0065】請求項5の発明によれば、LC並列共振回
路を一般的に複数段用いた構成を示したものであり、か
つこの複数段構成の各LC並列共振回路の直列接続点を
キャパシタ,高周波可変抵抗素子をそれぞれ介して基準
電位点に接続したものである。これにより、制御電圧を
大きくした場合の帯域阻止フィルタとしての最大減衰量
をさらにより大きくできることと、制御電圧ゼロでLC
ローパスフィルタとし働かせたときのカットオフ周波数
は請求項1,2の1段,2段構成の場合と同等にでき、
従って広帯域な通過特性を維持できる利点がある。挿入
損失も従来タイプのものほど増大することがない。
According to the fifth aspect of the present invention, a configuration in which an LC parallel resonance circuit is generally used in a plurality of stages is shown. It is connected to a reference potential point via each high-frequency variable resistance element. As a result, the maximum attenuation as a band rejection filter when the control voltage is increased can be further increased.
The cut-off frequency when operated as a low-pass filter can be made equal to that of the one-stage or two-stage configuration of claims 1 and 2,
Therefore, there is an advantage that a broad band pass characteristic can be maintained. The insertion loss does not increase as much as the conventional type.

【0066】請求項6の発明によれば、請求項5の発明
での制御電圧ゼロ付近の低減衰状態でより広い帯域の信
号通過特性を得ることが可能となる。
According to the sixth aspect of the invention, it is possible to obtain a wider band signal passing characteristic in the low attenuation state near the control voltage of zero according to the fifth aspect of the invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の可変アッテネータ
を示す回路図。
FIG. 1 is a circuit diagram showing a variable attenuator according to a first embodiment of the present invention.

【図2】図1における、制御電圧Vc=0の場合の理想
等価回路図。
FIG. 2 is an ideal equivalent circuit diagram when a control voltage Vc = 0 in FIG. 1;

【図3】図1の第1の実施の形態における、Vc=0の
時の周波数対減衰量の関係を示す特性図。
FIG. 3 is a characteristic diagram showing a relationship between frequency and attenuation when Vc = 0 in the first embodiment of FIG. 1;

【図4】図1における、Vc大の場合の理想等価回路
図。
FIG. 4 is an ideal equivalent circuit diagram when Vc is large in FIG. 1;

【図5】第1の実施の形態における、Vcを変えた時の
周波数対減衰量の関係を示す特性図。
FIG. 5 is a characteristic diagram showing a relationship between frequency and attenuation when Vc is changed in the first embodiment.

【図6】本発明の第2の実施の形態の可変アッテネータ
を示す回路図。
FIG. 6 is a circuit diagram showing a variable attenuator according to a second embodiment of the present invention.

【図7】本発明の第3の実施の形態の可変アッテネータ
を示す回路図。
FIG. 7 is a circuit diagram showing a variable attenuator according to a third embodiment of the present invention.

【図8】第1,第2,第3の実施の形態における、Vc
=0の時のローパスフィルタ特性を示す図。
FIG. 8 shows Vc in the first, second, and third embodiments.
The figure which shows the low-pass filter characteristic at the time of = 0.

【図9】本発明の第4の実施の形態の可変アッテネータ
を示す回路図。
FIG. 9 is a circuit diagram showing a variable attenuator according to a fourth embodiment of the present invention.

【図10】従来例1の可変アッテネータを示す回路図。FIG. 10 is a circuit diagram showing a variable attenuator of Conventional Example 1.

【図11】従来例1における、制御電圧Vc大の場合の
理想等価回路図。
FIG. 11 is an ideal equivalent circuit diagram when the control voltage Vc is large in Conventional Example 1.

【図12】従来例1における、Vc=0の場合の理想等
価回路図。
FIG. 12 is an ideal equivalent circuit diagram when Vc = 0 in Conventional Example 1.

【図13】従来例1における、Vc=0の時の周波数対
減衰量の関係を示す特性図。
FIG. 13 is a characteristic diagram showing a relationship between frequency and attenuation when Vc = 0 in Conventional Example 1.

【図14】従来例2の可変アッテネータを示す回路図。FIG. 14 is a circuit diagram showing a variable attenuator of Conventional Example 2.

【図15】従来例3の可変アッテネータを示す回路図。FIG. 15 is a circuit diagram showing a variable attenuator of Conventional Example 3.

【図16】従来例4の可変アッテネータを示す回路図。FIG. 16 is a circuit diagram showing a variable attenuator of Conventional Example 4.

【符号の説明】[Explanation of symbols]

3,4…LC並列共振回路 5,6…高周波可変抵抗素子 7a,7b,9…高周波可変抵抗素子 8a,8b…インピーダンス整合用抵抗 11…高周波信号入力端子 12…高周波信号出力端子 13…制御電圧印加端子 40,40A,40B,40C…可変アッテネータ 41,42,43…キャパシタ 3, 4 ... LC parallel resonance circuit 5, 6 ... High frequency variable resistance element 7a, 7b, 9 ... High frequency variable resistance element 8a, 8b ... Impedance matching resistor 11 ... High frequency signal input terminal 12 ... High frequency signal output terminal 13 ... Control voltage Applying terminals 40, 40A, 40B, 40C ... variable attenuators 41, 42, 43 ... capacitors

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】高周波信号路に直列に接続されたLC並列
共振回路と;前記LC並列共振回路に挿入された第1の
高周波可変抵抗素子と;前記LC並列共振回路の入力端
にシャント状に接続された、第2の高周波可変抵抗素子
と第1のインピーダンス整合用抵抗との直列回路と;前
記LC並列共振回路の出力端にシャント状に接続され
た、第3の高周波可変抵抗素子と第2のインピーダンス
整合用抵抗との直列回路と;前記LC並列共振回路の入
力端にシャント状に接続された、第1のキャパシタと;
前記LC並列共振回路の出力端にシャント状に接続され
た、第2のキャパシタと;前記第1,第2,第3の高周
波可変抵抗素子に制御電圧を印加する制御電圧印加手段
と;を具備したことを特徴とする可変アッテネータ。
An LC parallel resonance circuit connected in series to a high-frequency signal path; a first high-frequency variable resistance element inserted into the LC parallel resonance circuit; and a shunt-shaped input terminal of the LC parallel resonance circuit. A series circuit of a second high-frequency variable resistance element and a first impedance matching resistance connected; a third high-frequency variable resistance element shunt-connected to an output terminal of the LC parallel resonance circuit; A first capacitor connected in a shunt manner to an input terminal of the LC parallel resonance circuit;
A second capacitor connected in a shunt manner to an output terminal of the LC parallel resonance circuit; and a control voltage applying unit for applying a control voltage to the first, second, and third high-frequency variable resistance elements. A variable attenuator characterized by:
【請求項2】前記LC並列共振回路内のキャパシタの容
量値をC、前記第1,第2のキャパシタの各容量値を
C’/2 としたとき、 C > C’/2 となるように
容量値を決めることを特徴とする請求項1記載の可変ア
ッテネータ。
2. When the capacitance value of a capacitor in the LC parallel resonance circuit is C and the capacitance values of the first and second capacitors are C '/ 2, C>C' / 2. 2. The variable attenuator according to claim 1, wherein a capacitance value is determined.
【請求項3】高周波信号路に直列に接続された第1,第
2のLC並列共振回路と;前記第1,第2のLC並列共
振回路それぞれに挿入された第1,第2の高周波可変抵
抗素子と;前記第1のLC並列共振回路の入力端にシャ
ント状に接続された、第3の高周波可変抵抗素子と第1
のインピーダンス整合用抵抗との直列回路と;前記第2
のLC並列共振回路の出力端にシャント状に接続され
た、第4の高周波可変抵抗素子と第2のインピーダンス
整合用抵抗との直列回路と;前記LC並列共振回路の入
力端にシャント状に接続された、第1のキャパシタと;
前記LC並列共振回路の出力端にシャント状に接続され
た、第2のキャパシタと;前記第1,第2のLC並列共
振回路の接続点にシャント状に接続された、第4の高周
波可変抵抗素子と;前記第1,第2のLC並列共振回路
の接続点にシャント状に接続された、第3のキャパシタ
と;前記第1,第2,第3,第4,第5の高周波可変抵
抗素子に制御電圧を印加する制御電圧印加手段と;を具
備したことを特徴とする可変アッテネータ。
3. A first and a second LC parallel resonance circuit connected in series to a high-frequency signal path; and a first and a second high-frequency variable inserted into the first and the second LC parallel resonance circuits, respectively. A third high-frequency variable resistor connected in a shunt manner to an input terminal of the first LC parallel resonance circuit;
A series circuit with an impedance matching resistor;
A series circuit of a fourth high-frequency variable resistance element and a second impedance matching resistor connected in a shunt manner to the output end of the LC parallel resonance circuit; and a shunt connection to the input end of the LC parallel resonance circuit A first capacitor;
A second capacitor connected in a shunt manner to an output terminal of the LC parallel resonance circuit; and a fourth high-frequency variable resistor connected in a shunt manner to a connection point between the first and second LC parallel resonance circuits. An element; a third capacitor shunt-connected to a connection point between the first and second LC parallel resonance circuits; and the first, second, third, fourth, and fifth high-frequency variable resistors And a control voltage applying means for applying a control voltage to the element.
【請求項4】前記第1,第2のLC並列共振回路内の各
キャパシタの容量値をC、前記第1,第2のキャパシタ
の各容量値をC’/2 、前記第3のキャパシタの容量
値をC’としたとき、 C > C’/2 となるように容
量値を決めることを特徴とする請求項3記載の可変アッ
テネータ。
4. The capacitance value of each capacitor in the first and second LC parallel resonance circuits is C, the capacitance value of each of the first and second capacitors is C '/ 2, and the capacitance value of the third capacitor is 4. The variable attenuator according to claim 3, wherein the capacitance value is determined so that C> C '/ 2 when the capacitance value is C'.
【請求項5】前記高周波信号路に前記LC並列共振回路
を複数段直列に接続し、これらの直列接続されたLC並
列共振回路間の接続点にそれぞれシャント状にキャパシ
タを接続する一方前記接続点にそれぞれシャント状に高
周波可変抵抗素子を接続したことを特徴とする請求項1
記載の可変アッテネータ。
5. A plurality of LC parallel resonance circuits are connected in series to the high-frequency signal path, and a capacitor is connected in a shunt shape to a connection point between the LC parallel resonance circuits connected in series. 2. A high-frequency variable resistance element is connected in a shunt manner to each of the first and second embodiments.
Variable attenuator as described.
【請求項6】前記LC並列共振回路内の各キャパシタの
容量値をC、前記第1,第2のキャパシタの各容量値を
C’/2 、前記LC並列共振回路間のシャント状キャ
パシタの各容量値をC’としたとき、 C > C’/2
となるように容量値を決めることを特徴とする請求項5
記載の可変アッテネータ。
6. The capacitance value of each capacitor in the LC parallel resonance circuit is C, the capacitance value of each of the first and second capacitors is C ′ / 2, and each of the shunt capacitors between the LC parallel resonance circuits is When the capacitance value is C ′, C> C ′ / 2
6. The capacitance value is determined so that
Variable attenuator as described.
JP2000365816A 2000-11-30 2000-11-30 Variable attenuator Pending JP2002171149A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000365816A JP2002171149A (en) 2000-11-30 2000-11-30 Variable attenuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000365816A JP2002171149A (en) 2000-11-30 2000-11-30 Variable attenuator

Publications (1)

Publication Number Publication Date
JP2002171149A true JP2002171149A (en) 2002-06-14

Family

ID=18836525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000365816A Pending JP2002171149A (en) 2000-11-30 2000-11-30 Variable attenuator

Country Status (1)

Country Link
JP (1) JP2002171149A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098059A1 (en) * 2005-03-14 2006-09-21 Niigata Seimitsu Co., Ltd. Antenna damping circuit and high frequency receiver employing same
US7274272B2 (en) * 2004-11-11 2007-09-25 Electronics And Telecommunications Research Institute Microwave variable attenuator
CN110601159A (en) * 2019-09-26 2019-12-20 深圳市速联技术有限公司 Radio frequency link strong transient electromagnetic pulse comprehensive protection circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274272B2 (en) * 2004-11-11 2007-09-25 Electronics And Telecommunications Research Institute Microwave variable attenuator
WO2006098059A1 (en) * 2005-03-14 2006-09-21 Niigata Seimitsu Co., Ltd. Antenna damping circuit and high frequency receiver employing same
GB2439500A (en) * 2005-03-14 2007-12-27 Niigata Seimitsu Co Ltd Antenna damping circuit and high frequency receiver employing same
JPWO2006098059A1 (en) * 2005-03-14 2008-08-21 新潟精密株式会社 Antenna damping circuit and high frequency receiver using the same
US7848721B2 (en) 2005-03-14 2010-12-07 Ricoh Co., Ltd. Antenna damping circuit and high frequency receiver employing same
CN110601159A (en) * 2019-09-26 2019-12-20 深圳市速联技术有限公司 Radio frequency link strong transient electromagnetic pulse comprehensive protection circuit

Similar Documents

Publication Publication Date Title
US10164585B2 (en) Radio frequency filter, radio frequency front-end circuit, communication device, and design method for radio frequency filter
US7340237B2 (en) Dual-band active filter
US20050093645A1 (en) Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same
US9166564B2 (en) Wideband analog bandpass filter
EP0865095A2 (en) Antenna duplexer
US7075386B2 (en) Antenna switching circuit
US7245186B2 (en) Bandpass amplifier
US11290076B2 (en) Amplifier circuit, front-end circuit, and receiver circuit
JP2000349580A (en) Variable frequency filter, antenna sharing device and communication equipment
JP2002171149A (en) Variable attenuator
Simpson et al. X-band quasi-reflectionless MMIC bandpass filters with minimum number of components
JP3466079B2 (en) Antenna duplexer
JP2007312003A (en) Attenuator
JP2000286659A (en) Attenuator
CN113330684A (en) Configurable micro-acoustic RF filter
JPH07231241A (en) Surface acoustic wave device
JP4013360B2 (en) Variable attenuator and mobile communication device
Giannini et al. High-Q gyrator-based monolithic active tunable bandstop filter
JP4071549B2 (en) Multistage amplifier
JP3520584B2 (en) High frequency filter
JP3027719B2 (en) Magnetic material tuning filter device
JPH10247833A (en) Tunable filter
JP7190926B2 (en) band stop filter
Tanaka et al. Effects of parasitic elements on L-type LC/CL matching circuits
WO2023195387A1 (en) N-path filter