JP2002164345A - Method of depositing film - Google Patents

Method of depositing film

Info

Publication number
JP2002164345A
JP2002164345A JP2000361899A JP2000361899A JP2002164345A JP 2002164345 A JP2002164345 A JP 2002164345A JP 2000361899 A JP2000361899 A JP 2000361899A JP 2000361899 A JP2000361899 A JP 2000361899A JP 2002164345 A JP2002164345 A JP 2002164345A
Authority
JP
Japan
Prior art keywords
gas
film
tantalum oxide
oxide film
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000361899A
Other languages
Japanese (ja)
Other versions
JP3437830B2 (en
Inventor
Seiji Inumiya
誠治 犬宮
Yoshitaka Tsunashima
祥隆 綱島
Yuuichiro Morozumi
友一朗 両角
Tokin Sai
東均 崔
Kazuhide Hasebe
一秀 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Tokyo Electron Ltd
Original Assignee
Toshiba Corp
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Electron Ltd filed Critical Toshiba Corp
Priority to JP2000361899A priority Critical patent/JP3437830B2/en
Publication of JP2002164345A publication Critical patent/JP2002164345A/en
Application granted granted Critical
Publication of JP3437830B2 publication Critical patent/JP3437830B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of depositing film for precisely forming a tanta lum oxidation film having a small thickness that has very high in-plane uniform ity of the thickness, very small surface roughness, and moreover satisfactory electrical properties. SOLUTION: In the method of depositing film for forming the tantalum oxidation film on a surface of a treated body W in a treatment chamber 20 using raw material gas and oxidizer gas, an oxidizer applying step, in which the oxidizer gas is applied to a surface of the treated body, and a reaction step, in which the raw material gas is caused to act upon the applied oxidizer gas, so as to form the tantalum oxidation film, are repeated in this order for two or more times. As a result, a tantalum oxidation film with a small thickness that has very high in-plane uniformity of thickness can be formed precisely, with very small surface roughness, and moreover with satisfactory electrical characteristics, even at low temperatures.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、タンタル酸化膜を
堆積させるための成膜方法に関する。
The present invention relates to a film forming method for depositing a tantalum oxide film.

【0002】[0002]

【従来の技術】一般に、半導体デバイスを製造するに
は、半導体ウエハに成膜処理やパターンエッチング処理
を繰り返し行なって所望のデバイスを製造するが、中で
も成膜技術は、半導体デバイスが高密度化及び高集積化
するに伴ってその仕様、すなわちデザインルールが年々
厳しくなっており、例えばデバイス中のキャパシタの絶
縁膜やゲート絶縁膜のように非常に薄い酸化膜などに対
しても更なる薄膜化が要求され、これと同時に更に高い
絶縁性が要求されている。
2. Description of the Related Art In general, in order to manufacture a semiconductor device, a film forming process and a pattern etching process are repeatedly performed on a semiconductor wafer to produce a desired device. The specifications, that is, the design rules, are becoming stricter year by year as the degree of integration increases.For example, even thinner oxide films such as the insulating film and gate insulating film of a capacitor in a device need to be made thinner. And at the same time higher insulation is required.

【0003】これらの絶縁膜としては、シリコン酸化膜
やシリコンナイトライド膜等を用いることができるが、
最近にあっては、より絶縁特性の良好な材料として、金
属酸化膜、例えばタンタル酸化膜(Ta25 )等が用
いられる傾向にある。この金属酸化膜は、薄くても信頼
性の高い絶縁性を発揮できる。この金属酸化膜を形成す
るには、例えばタンタル酸化膜を形成する場合を例にと
って説明すると、成膜用の原料として、タンタルの金属
アルコキシドであるペンタエトキシタンタル(Ta(O
255 )(以下、PETとも称す)を気化装置で
気化し、これを供給して半導体ウエハを例えば410℃
程度のプロセス温度に維持し、真空雰囲気下でCVD
(Chemical Vapor Depositio
n)によりタンタル酸化膜(Ta25 )を積層させて
いる。
As these insulating films, a silicon oxide film, a silicon nitride film or the like can be used.
Recently, a metal oxide film, for example, a tantalum oxide film (Ta 2 O 5 ) has tended to be used as a material having better insulating properties. This metal oxide film can exhibit highly reliable insulation even if it is thin. This metal oxide film is formed by, for example, taking the case of forming a tantalum oxide film as an example. As a raw material for film formation, pentaethoxy tantalum (Ta (O (O)), which is a metal alkoxide of tantalum, is used.
C 2 H 5 ) 5 ) (hereinafter also referred to as PET) is vaporized by a vaporizer, and is supplied to a semiconductor wafer at, for example, 410 ° C.
CVD temperature under vacuum atmosphere
(Chemical Vapor Deposition
n), a tantalum oxide film (Ta 2 O 5 ) is laminated.

【0004】このタンタル酸化膜をゲート絶縁膜等に用
いる時のキャパシタ構造の一例は図9に示すようになさ
れている。すなわち、例えばシリコン基板等よりなる半
導体ウエハWの表面に、ソース2とドレイン4が形成さ
れており、このソース2とドレイン4との間の表面に、
SiO2 或いはSiONまたは両者の混合物よりなる界
面膜6を介してTa25 よりなるタンタル酸化膜8を
ゲート絶縁膜として形成している。そして、このタンタ
ル酸化膜8上に、ゲート電極との化学反応を防止するた
めのバリヤメタル層である例えばTiN膜10を介して
例えばAl(アルミニウム)やW(タングステン)より
なるゲート電極12を積層して、キャパシタが構成され
る。上記タンタル酸化膜8の下地の界面膜6は、このタ
ンタル酸化膜8の界面準位密度を所定の範囲内に押さえ
込む必要から下層のシリコン面との整合を図るために必
要不可欠な膜である。
FIG. 9 shows an example of a capacitor structure when the tantalum oxide film is used as a gate insulating film or the like. That is, the source 2 and the drain 4 are formed on the surface of a semiconductor wafer W made of, for example, a silicon substrate, and the surface between the source 2 and the drain 4 is
A tantalum oxide film 8 made of Ta 2 O 5 is formed as a gate insulating film via an interface film 6 made of SiO 2 or SiON or a mixture of both. A gate electrode 12 made of, for example, Al (aluminum) or W (tungsten) is laminated on the tantalum oxide film 8 via a barrier metal layer, for example, a TiN film 10 for preventing a chemical reaction with the gate electrode. Thus, a capacitor is formed. The interface film 6 underlying the tantalum oxide film 8 is an indispensable film for matching with the underlying silicon surface because the interface state density of the tantalum oxide film 8 needs to be suppressed within a predetermined range.

【0005】[0005]

【発明が解決しようとする課題】ところで、上記界面膜
6上に形成されるタンタル酸化膜8の膜厚は、前述のよ
うにデザインルールがより厳しくなったので、せいぜい
100Å程度と非常に薄くなっている。このタンタル酸
化膜の成膜レートは、例えば成膜温度が600℃程度の
CVD成膜の時には1500Å/min程度の高い成膜
レートであるが、上述のように膜厚100Å程度のタン
タル酸化膜8を精度良く堆積するためには、CVD成膜
温度を例えば410℃程度の低温に落として成膜レート
を低くして、100Å程度の膜厚のタンタル酸化膜を精
度良く堆積する試みが行なわれている。
By the way, the thickness of the tantalum oxide film 8 formed on the interface film 6 is extremely thin, at most about 100 °, because the design rule is stricter as described above. ing. The film forming rate of this tantalum oxide film is, for example, a high film forming rate of about 1500 ° / min during CVD film forming at a film forming temperature of about 600 ° C., but the tantalum oxide film 8 having a film thickness of about 100 ° In order to accurately deposit a tantalum oxide film having a thickness of about 100 °, an attempt has been made to lower the deposition rate by lowering the CVD film forming temperature to, for example, about 410 ° C. I have.

【0006】しかしながら、タンタル酸化膜の成膜レー
トとインキュベーションタイムとの関係は図10に示す
ように、相反する関係にあり、例えば成膜温度を低くす
ると、それに対応して成膜レートは低下して膜厚コント
ロール性は向上するが、逆にインキュベーションタイム
は増加する傾向となる。ここでインキュベーションタイ
ムとは、成膜工程の初期において原料ガス(成膜ガス)
を流してもウエハ表面に目的とする膜が何ら堆積されな
い期間を指す。この時の成膜状態を図11を参照して模
式的に示すと、図11(A)に示すようにインキュベー
ション期間においてはウエハWの界面膜6の表面にアモ
ルファス状態のTa25 の種14が分散した状態で形
成され、そして、インキュベーション期間が過ぎると、
その種14を中心として一気に膜が堆積し初めて、図1
1(B)に示すように、タンタル酸化膜8が形成され
る。この時、形成されたタンタル酸化膜8の表面には、
上記散在した種14の凹凸状態が反映されるため、大き
な凹凸面となってしまう。この種14の大きさは、イン
キュベーションタイムに略比例して大きくなるため、4
10℃程度の低温CVDでタンタル酸化膜8を堆積させ
る場合には、一層表面の凹凸が大きくなってしまう。
However, the relationship between the deposition rate of the tantalum oxide film and the incubation time is in an opposite relationship as shown in FIG. 10. For example, when the deposition temperature is lowered, the deposition rate is correspondingly reduced. Thus, the film thickness controllability is improved, but the incubation time tends to increase. Here, the incubation time is defined as a source gas (film-forming gas) at an early stage of the film-forming process.
Means that no target film is deposited on the surface of the wafer even when the wafer flows. The film formation state at this time is schematically shown with reference to FIG. 11. As shown in FIG. 11A, during the incubation period, amorphous Ta 2 O 5 seeds are formed on the surface of the interface film 6 of the wafer W. 14 are formed in a dispersed state, and after the incubation period,
For the first time, a film is deposited around the seed 14 at a stretch.
As shown in FIG. 1B, a tantalum oxide film 8 is formed. At this time, the surface of the formed tantalum oxide film 8 has
Since the uneven state of the scattered species 14 is reflected, a large uneven surface is obtained. Since the size of this species 14 increases substantially in proportion to the incubation time,
When the tantalum oxide film 8 is deposited by low-temperature CVD at about 10 ° C., the surface irregularities are further increased.

【0007】このような凹凸が発生すると、タンタル酸
化膜8の膜厚が厚い部分と薄い部分が発生し、例えば膜
厚が厚い部分の膜厚H1が100Å程度でも、膜厚が薄
い部分の膜厚H2が30Å程度になってしまい、この結
果、膜厚が薄い部分に大きな電界集中が発生して、設計
値よりもはるかに大きなリーク電流が生じてしまう、と
いった問題があった。また、このような問題は、上記し
たように、タンタル酸化膜をゲート酸化膜として用いる
場合のみならず、例えばタンタル酸化膜をキャパシタ絶
縁膜として用いる場合にも生じていた。この点をMIM
(Metal InsulatorMetal)構造の
キャパシタを例にとって説明すると、図12(A)にお
いて、符号3はキャパシタの例えばルテニウム(Ru)
よりなる下部電極であり、この下部電極3は例えばSi
2 よりなる層間絶縁膜5上に形成され、また、下部電
極3は、例えばタングステンよりなるプラグ7を介し
て、図示しない下層の拡散層等に接続されている。この
下部電極3の構造としては、例えばドープドポリシリコ
ン上に反応防止層としてSiN膜等を堆積した構造のも
のもある。
When such irregularities occur, a thick portion and a thin portion of the tantalum oxide film 8 are formed. For example, even if the thickness H1 of the thick portion is about 100 °, the film of the thin portion is formed. The thickness H2 becomes about 30 °, and as a result, there is a problem that a large electric field concentration occurs in a portion where the film thickness is small, and a leak current much larger than a designed value occurs. In addition, as described above, such a problem occurs not only when a tantalum oxide film is used as a gate oxide film, but also when, for example, a tantalum oxide film is used as a capacitor insulating film. This point is MIM
(Metal Insulator Metal) A capacitor having a structure will be described as an example. In FIG. 12A, reference numeral 3 denotes a capacitor such as ruthenium (Ru).
The lower electrode 3 is made of, for example, Si.
The lower electrode 3 is formed on an interlayer insulating film 5 made of O 2, and is connected to a lower diffusion layer (not shown) through a plug 7 made of, for example, tungsten. As a structure of the lower electrode 3, for example, there is a structure in which a SiN film or the like is deposited as a reaction preventing layer on doped polysilicon.

【0008】そして、図12(B)に示すように、この
ような下部電極3や層間絶縁膜5上にキャパシタ絶縁膜
としてタンタル酸化膜8を堆積させると、前述したよう
なインキュベーションタイムの発生により、下部電極3
であるルテニウム上での成膜時間遅れは略ゼロ分である
のに対して、層間絶縁膜であるSiO2 上では最大7分
程度も成膜遅れ時間が発生してしまう。このため、タン
タル酸化膜8がアイライド状に成長してしまっていた。
この成膜遅れ時間により、タンタル酸化膜が部分的に薄
くなる場合が生じ、特に、下部電極3と層間絶縁膜5の
境界部分において、絶縁不良部分9が発生していた。こ
の場合、図12(C)に示すように、この上に例えばル
テニウムよりなる上部電極11を形成して、両電極3、
11間に電圧を印加した場合に、上記した絶縁不良部分
9に電界集中が発生して電気的特性が悪化してしまう、
といった問題もあった。
As shown in FIG. 12B, when a tantalum oxide film 8 is deposited as a capacitor insulating film on the lower electrode 3 and the interlayer insulating film 5 as described above, the above-mentioned incubation time occurs. , Lower electrode 3
While the film formation time delay on ruthenium is almost zero minutes, the film formation delay time on the interlayer insulating film SiO 2 is about 7 minutes at the maximum. For this reason, the tantalum oxide film 8 has grown like an eyelet.
Due to the film formation delay time, the tantalum oxide film may be partially thinned, and in particular, the insulation failure portion 9 occurs at the boundary between the lower electrode 3 and the interlayer insulating film 5. In this case, as shown in FIG. 12C, an upper electrode 11 made of, for example, ruthenium is formed thereon,
When a voltage is applied between the electrodes 11, an electric field concentration occurs in the above-described insulation failure portion 9, and the electrical characteristics deteriorate.
There was also a problem.

【0009】そこで、本出願人は、上記問題点を解決す
るために、低温でも膜厚の面内均一性が高い薄い膜厚の
タンタル酸化膜を精度良く形成することができる成膜方
法を先の出願(特願2000−080904)にて開示
した。この成膜方法では、タンタル酸化膜のCVD成膜
に先立って半導体ウエハの表面に予め酸化剤を付着さ
せ、これに原料ガスを作用させて薄いタンタル酸化膜よ
りなる界面層を形成するようにしている。
In order to solve the above-mentioned problems, the present applicant has first developed a film forming method capable of accurately forming a thin tantalum oxide film having high in-plane uniformity of the film thickness even at a low temperature. (Japanese Patent Application No. 2000-080904). In this film forming method, an oxidizing agent is previously attached to the surface of a semiconductor wafer prior to CVD film formation of a tantalum oxide film, and a raw material gas is acted on the oxidizing agent to form an interface layer made of a thin tantalum oxide film. I have.

【0010】ところで、上記成膜方法によれば、タンタ
ル酸化膜の膜厚均一性を十分に改善することができた
が、その後の検討により、表面粗さ(ラフネス)がやや
大きくて、電気的特性に関して不十分な部分が発見され
ており、上記成膜方法では十分でないことが判明した。
本発明は、以上のような問題点に着目し、これを有効に
解決すべく創案されたものである。本発明の目的は、低
温でも、膜厚の面内均一性が非常に高くて表面粗さは非
常に小さく、しかも電気的特性が良好な薄い膜厚のタン
タル酸化膜を精度良く形成することができる成膜方法を
提供することにある。
By the way, according to the above-mentioned film forming method, the film thickness uniformity of the tantalum oxide film could be sufficiently improved. However, the subsequent examination revealed that the surface roughness (roughness) was rather large, Insufficient characteristics were found, and it was found that the above film formation method was not sufficient.
The present invention has been devised in view of the above problems and effectively solving them. It is an object of the present invention to accurately form a thin tantalum oxide film having a very high in-plane uniformity of the film thickness and a very small surface roughness even at a low temperature, and a good electric characteristic. It is an object of the present invention to provide a film forming method that can be used.

【0011】[0011]

【課題を解決するための手段】本発明者等は、タンタル
酸化膜の成膜方法について鋭意研究した結果、表面反応
と気相反応とを伴うCVD成膜ではなく、プロセス温度
を落とすことによって表面反応を主体とするMLD(M
LD:Molecular Layer Deposi
tion)成膜を繰り返し行うことによって理想的なタ
ンタル酸化膜を形成することができる、という知見を得
ることにより本発明に至ったものである。すなわち、請
求項1に規定する発明は、処理容器内の被処理体の表面
に、原料ガスと酸化剤ガスとを用いてタンタル酸化膜を
形成する成膜方法において、前記被処理体の表面に前記
酸化剤ガスを付着させる酸化剤付着工程と、前記付着さ
れた酸化剤ガスに対して前記原料ガスを作用させてタン
タル酸化膜を形成する反応工程とをこの順序で複数回繰
り返し行うようにしたものである。
The inventors of the present invention have conducted intensive studies on a method of forming a tantalum oxide film. As a result, instead of CVD film formation involving a surface reaction and a gas phase reaction, the surface temperature was reduced by lowering the process temperature. MLD (M
LD: Molecular Layer Deposi
The present invention has been achieved by obtaining the finding that an ideal tantalum oxide film can be formed by repeatedly performing film formation. That is, the invention defined in claim 1 is a film forming method for forming a tantalum oxide film on a surface of an object to be processed in a processing vessel using a source gas and an oxidizing gas, The oxidizing agent adhering step of adhering the oxidizing gas and the reaction step of forming the tantalum oxide film by causing the source gas to act on the adhering oxidizing gas are repeated a plurality of times in this order. Things.

【0012】これにより、気相反応を抑制して表面反応
を主体とした反応を生ぜしめて分子レベルの極めて薄い
膜を一層ずつ複数層に亘って形成することにより全体の
タンタル酸化膜を堆積させるようにしたので、膜厚の面
内均一性が非常に高くて表面粗さは非常に小さく、しか
も電気的特性が良好な薄い膜厚のタンタル酸化膜を精度
良く形成することが可能となる。この場合、例えば請求
項2に規定するように、前記酸化剤付着工程と前記反応
工程との間に、直前の工程で前記処理容器内へ導入した
酸化剤ガスまたは原料ガスを前記処理容器内の気相中か
ら排除するためのガス排除工程を行うようにしてもよ
い。これによれば、酸化剤付着工程と反応工程との間で
ガス排除工程を行うようにしているので、処理容器内の
気相中に滞留する酸化剤ガス、或いは原料ガスを略確実
に排除でき、従って、気相反応の発生を略確実に抑制し
て表面反応を主体とした成膜を行うことができる。
Thus, the entire tantalum oxide film is deposited by suppressing the gas phase reaction and causing a reaction mainly based on the surface reaction to form an extremely thin film of a molecular level in a plurality of layers one by one. Therefore, it is possible to accurately form a thin tantalum oxide film having very high in-plane uniformity of the film thickness, very small surface roughness, and excellent electric characteristics. In this case, for example, as defined in claim 2, between the oxidizing agent attaching step and the reaction step, the oxidizing gas or the raw material gas introduced into the processing chamber in the immediately preceding step is filled in the processing chamber. A gas elimination step for elimination from the gas phase may be performed. According to this, since the gas removing step is performed between the oxidizing agent attaching step and the reaction step, the oxidizing gas or the raw material gas staying in the gas phase in the processing vessel can be removed almost certainly. Therefore, it is possible to perform the film formation mainly based on the surface reaction while almost certainly suppressing the occurrence of the gas phase reaction.

【0013】この場合、請求項3に規定するように、前
記ガス排除工程は、前記処理容器内へのガスの供給を停
止しつつ前記処理容器内を真空引きするガス排気用真空
引き操作または/及び前記処理容器内へ不活性ガスを導
入しつつ真空引きするガス排気用不活性ガスパージ操作
よりなる。また、例えば請求項4に規定するように、前
記酸化剤付着工程と前記反応工程とは実質的に同一圧力
下にて行うようにしてもよい。これによれば、処理容器
内の圧力を昇降させる必要がないので、成膜処理のスル
ープットを向上させることが可能となる。
In this case, as defined in claim 3, the gas removing step includes a vacuum evacuation operation for evacuation of the inside of the processing container while stopping the supply of gas into the processing container. And an inert gas purge operation for exhausting a gas while introducing an inert gas into the processing container. Also, for example, the oxidizing agent adhering step and the reaction step may be performed under substantially the same pressure. According to this, since it is not necessary to raise and lower the pressure in the processing container, it is possible to improve the throughput of the film forming process.

【0014】また、同様に、例えば請求項5に規定する
ように、前記酸化剤付着工程と前記ガス排除工程と前記
反応工程とは、実質的に同一圧力下にて行うようにして
もよい。この場合にも、処理容器内の圧力を昇降させる
必要がないので、成膜処理のスループットを更に向上さ
せることが可能となる。また、請求項6に規定するよう
に、前記反応工程は、前記原料ガスが表面反応を主体と
して反応するような温度範囲にて行う。
Similarly, for example, the oxidizing agent adhering step, the gas removing step, and the reaction step may be performed under substantially the same pressure. Also in this case, since it is not necessary to raise or lower the pressure in the processing container, it is possible to further improve the throughput of the film forming process. Further, as defined in claim 6, the reaction step is performed in a temperature range in which the source gas reacts mainly by a surface reaction.

【0015】請求項7に規定するように、例えば前記温
度範囲は、150〜400℃の範囲内である。また、例
えば請求項8に規定するように、前記酸化剤ガスは、H
2 O、H22 、O3 の内のいずれか1つである。
[0015] For example, the temperature range is in a range of 150 to 400 ° C. Further, for example, as defined in claim 8, the oxidizing gas is H
It is any one of 2 O, H 2 O 2 and O 3 .

【0016】[0016]

【発明の実施の形態】以下に、本発明に係る成膜方法の
一実施例を添付図面に基づいて詳述する。図1は本発明
方法を実施する成膜装置を示す構成図、図2は本発明方
法の第1実施例の流れを示すタイムチャート、図3は本
発明方法における成膜状態を示す模式図である。図1に
示すように、この成膜装置18は、有天井の円筒体状の
石英製の処理容器20を有しており、この処理容器20
の下端部は開放されて開口部22が形成され、この外周
には、接合用のフランジ部24が設けられる。この処理
容器20は、内側に加熱手段として加熱ヒータ26を配
設した円筒体状の断熱材28により被われており、加熱
炉を形成している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a film forming method according to the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a block diagram showing a film forming apparatus for carrying out the method of the present invention, FIG. 2 is a time chart showing a flow of a first embodiment of the method of the present invention, and FIG. 3 is a schematic diagram showing a film forming state in the method of the present invention. is there. As shown in FIG. 1, the film forming apparatus 18 has a processing vessel 20 made of quartz having a cylindrical shape with a ceiling.
Is opened at its lower end to form an opening 22. A flange 24 for joining is provided on the outer periphery. The processing vessel 20 is covered with a cylindrical heat insulating material 28 having a heater 26 disposed therein as a heating means inside, and forms a heating furnace.

【0017】処理容器20の下部側壁には、原料ガスを
導入するための原料ガス導入ノズル(原料ガス供給手
段)30と、酸化剤ガスを導入するための酸化剤導入ノ
ズル(酸化剤供給手段)32と、N2 ガス導入ノズル3
4とがそれぞれ貫通させて設けられると共に、これらの
各ノズル30、32、34は処理容器20の側壁に沿っ
て天井部まで延在されており、天井部より各ガスをそれ
ぞれ流量制御しつつ噴出するようになっている。本発明
方法の第1実施例では、原料ガス(成膜ガス)としてP
ET(ペンタエトキシタンタル:Ta(OC25
5 )を用い、酸化剤としてはH2 O(水蒸気)を用い
る。ここで、上記PETは常温で液体なので、気化器
(図示せず)により気化させてガス状態で処理容器20
内へ導入する。更に、処理容器20の下部側壁には、処
理容器20内の雰囲気を排出するための比較的大口径の
排気口36が形成されており、この排気口36には、排
気ポンプを介設した図示しない排気系が接続される。
On the lower side wall of the processing vessel 20, a source gas introduction nozzle (source gas supply means) 30 for introducing a source gas and an oxidant introduction nozzle (oxidant supply means) for introducing an oxidant gas are provided. 32 and N 2 gas introduction nozzle 3
The nozzles 30, 32, and 34 extend to the ceiling along the side wall of the processing container 20, and eject each gas from the ceiling while controlling the flow rate of each gas. It is supposed to. In the first embodiment of the method of the present invention, P is used as a source gas (film forming gas).
ET (pentaethoxy tantalum: Ta (OC 2 H 5 )
5 ), and H 2 O (water vapor) is used as the oxidizing agent. Here, since the PET is a liquid at room temperature, it is vaporized by a vaporizer (not shown) and is processed in a gaseous state.
Introduce inside. Further, a relatively large-diameter exhaust port 36 for exhausting the atmosphere in the processing container 20 is formed in a lower side wall of the processing container 20, and the exhaust port 36 is provided with an exhaust pump in the drawing. Not exhaust system is connected.

【0018】この処理容器20のフランジ部24の最外
周は、例えばステンレス製のベースプレート38により
支持されて、処理容器20の全体を保持している。そし
て、この処理容器20の下端部の開口部22は、例えば
ボートエレベータのごとき昇降機構40により昇降可能
になされた石英製或いはステンレス製のキャップ部42
により開閉可能になされている。このキャップ部42上
に、半導体ウエハWを所定のピッチで多段に載置した石
英製の被処理体支持手段としてウエハボート44が保温
筒46を介して載置されており、キャップ部42の昇降
によって処理容器20内に対してロード或いはアンロー
ドできるようになっている。
The outermost periphery of the flange portion 24 of the processing vessel 20 is supported by, for example, a stainless steel base plate 38 and holds the entire processing vessel 20. The opening 22 at the lower end of the processing container 20 is made of a quartz or stainless steel cap portion 42 which can be moved up and down by an elevating mechanism 40 such as a boat elevator.
Can be opened and closed. A wafer boat 44 is mounted on the cap portion 42 via a heat retaining tube 46 as a quartz object supporting means in which semiconductor wafers W are mounted in multiple stages at a predetermined pitch. With this, it is possible to load or unload the processing container 20.

【0019】次に、以上のように構成された成膜装置を
用いて行なわれる本発明方法の第1実施例について図2
及び図3も参照して説明する。まず、昇降機構40を降
下させたアンロード状態において、ウエハボート44に
未処理の半導体ウエハWを多段に載置し、昇降機構40
を上昇駆動させる。尚、これらの半導体ウエハWには、
前工程にて、図9に示すような界面膜6が形成されてい
る。上昇駆動により、キャップ部42は次第に上昇して
多数枚、例えば8インチウエハを50〜100枚程度を
多段に載置したウエハボート44は処理容器20の下端
開口部22より内部へ搬入してロードされ、最終的にこ
の開口部22はキャップ部42により閉じられて、処理
容器20内を密閉することになる(図2中の点P1)。
Next, a first embodiment of the method of the present invention which is performed by using the film forming apparatus configured as described above will be described with reference to FIG.
This will be described with reference to FIG. First, in an unloaded state in which the elevating mechanism 40 is lowered, unprocessed semiconductor wafers W are mounted on the wafer boat 44 in multiple stages, and
Is raised. Incidentally, these semiconductor wafers W include:
In the previous step, the interface film 6 as shown in FIG. 9 is formed. By the ascending drive, the cap portion 42 is gradually raised, and the wafer boat 44 in which a large number of wafers, for example, about 50 to 100 8-inch wafers, are loaded into the processing container 20 through the lower end opening 22 and loaded. Then, finally, the opening 22 is closed by the cap portion 42 to seal the inside of the processing container 20 (point P1 in FIG. 2).

【0020】そして、半導体ウエハWを300℃程度に
維持しつつ処理容器20内を真空引きし、所定の圧力、
例えば40Pa(0.3Torr)程度に維持する(点
P2)。このように、処理容器20内を所定の圧力まで
真空引きしたならば、次に、酸化剤付着工程へ移行す
る。ここでは、まず、酸化剤として所定量、例えば10
0sccm程度の水蒸気を酸化剤導入ノズル32から供
給し、上記300℃のプロセス温度及び上記40Paの
プロセス圧力を維持する。この水蒸気は、例えばH2
スを図示しない燃焼室内でO2 ガスにより燃焼させるこ
とによって発生させる。この水蒸気の供給により、図3
(A)に示すように各半導体ウエハWの界面膜6の表面
に非常に細かな水蒸気分子48が一面に略均一に付着す
ることになる(点P3)。このように水蒸気を分子レベ
ルで付着させる酸化剤付着工程は、点P3まで例えば1
分程度、好ましくは0.1秒〜600秒程度行なう。こ
の時の水蒸気の供給量は10cc〜1000cc(気
体)程度である。
Then, while maintaining the semiconductor wafer W at about 300 ° C., the processing chamber 20 is evacuated to a predetermined pressure,
For example, it is maintained at about 40 Pa (0.3 Torr) (point P2). As described above, when the inside of the processing container 20 is evacuated to a predetermined pressure, the process proceeds to the oxidizing agent attaching step. Here, first, a predetermined amount, for example, 10
Water vapor of about 0 sccm is supplied from the oxidizing agent introduction nozzle 32, and the process temperature of 300 ° C. and the process pressure of 40 Pa are maintained. The water vapor is generated, for example, by burning H 2 gas with O 2 gas in a combustion chamber (not shown). By the supply of the steam, FIG.
As shown in (A), very fine water vapor molecules 48 adhere almost uniformly to the surface of the interface film 6 of each semiconductor wafer W (point P3). In this manner, the oxidizing agent attaching step of attaching the water vapor at the molecular level is performed, for example, by one step up to the point P3.
This is performed for about a minute, preferably about 0.1 to 600 seconds. At this time, the supply amount of steam is about 10 cc to 1000 cc (gas).

【0021】このように、酸化剤付着工程が終了したな
らば(点P3)、水蒸気の供給を停止して、次に、反応
工程へ移行する。この反応工程では、不活性ガスとして
例えばN2 ガスをキャリアガスとして用いてPETガス
を点P4まで所定量供給する。この供給量は0.01c
c〜3cc(液体)程度である。このとき、ウエハWの
表面には前述したように水蒸気分子48が付着している
ので、供給されたPETガスはこの水蒸気分子48と接
触し、300℃程度の低温でも活性化されて反応が容易
になされ、図3(B)に示すように1分子レベル程度の
厚さ(略1Å)の第1層目のタンタル酸化膜(Ta2
5 )50Aが形成される。この時の反応式は以下のよう
に表され、反応によりアルコール(C25 OH)が発
生する。 2Ta(OC255 +5H 2O → Ta25
10C25 OH↑
As described above, when the oxidizing agent attaching step is completed (point P3), the supply of steam is stopped, and then the process proceeds to the reaction step. In this reaction step, a predetermined amount of a PET gas is supplied to a point P4 using, for example, N 2 gas as an inert gas as a carrier gas. This supply amount is 0.01c
It is about c to 3 cc (liquid). At this time, since the water vapor molecules 48 are attached to the surface of the wafer W as described above, the supplied PET gas comes into contact with the water vapor molecules 48 and is activated even at a low temperature of about 300 ° C., so that the reaction is easy. Then, as shown in FIG. 3B, a first layer of a tantalum oxide film (Ta 2 O) having a thickness of about one molecule level (about 1 °) is formed.
5 ) 50A is formed. The reaction formula at this time is represented as follows, and alcohol (C 2 H 5 OH) is generated by the reaction. 2Ta (OC 2 H 5 ) 5 + 5H 2 O → Ta 2 O 5 +
10C 2 H 5 OH ↑

【0022】この時のプロセス条件は、キャリアガスと
してのN2 ガスの流量が1000sccm程度であり、
プロセス圧力は直前の酸化剤付着工程と同じ40Pa程
度である。また、プロセス温度は、具体的には原料ガス
であるPETが表面反応を主体として反応するような温
度範囲、例えば150〜400℃の範囲内に設定し、こ
こでは上述のように直前の酸化剤付着工程と同じ300
℃に設定している。このプロセス温度が400℃を超え
て大きくなると、表面反応ではなく気相反応が主体とな
るCVD成膜が発生して後述するように表面粗さが劣化
してしまうので好ましくない。また、プロセス温度が1
50℃よりも低くなると、気化状態のPETが処理容器
20内へ導入されると直ちに再液化してしまってこの気
化状態を維持することができず、反応を十分に促進させ
ることができない。また。好ましい温度範囲は200〜
400℃の範囲内である。
The process conditions at this time are as follows: the flow rate of N 2 gas as a carrier gas is about 1000 sccm;
The process pressure is about 40 Pa, which is the same as in the immediately preceding oxidant adhering step. Further, the process temperature is specifically set within a temperature range in which PET as a raw material gas reacts mainly by a surface reaction, for example, within a range of 150 to 400 ° C. Here, as described above, the oxidizing agent immediately before is used. Same as the adhesion process 300
Set to ° C. If the process temperature is higher than 400 ° C., it is not preferable because a CVD film mainly composed of a gas phase reaction instead of a surface reaction occurs to deteriorate the surface roughness as described later. When the process temperature is 1
If the temperature is lower than 50 ° C., the vaporized PET is reliquefied immediately after being introduced into the processing container 20, and the vaporized state cannot be maintained, and the reaction cannot be sufficiently promoted. Also. The preferred temperature range is 200-
It is in the range of 400 ° C.

【0023】また、上述のように酸化剤付着工程と反応
工程のプロセス温度及びプロセス圧力を同じ値に設定す
ることにより、工程を移行する時にプロセス温度の昇降
温操作やプロセス圧力の昇降操作を行う必要がないの
で、その分、スループットを向上させることが可能とな
る。この反応処理を例えば2分程度、好ましくは10秒
〜60秒程度行なうことにより、水蒸気分子48が略消
費尽くされて厚さが1Å程度のタンタル酸化膜50Aが
形成される。このように、反応工程が終了したならばP
ETの供給を停止し(点P4)、次に、再度、前述した
ような酸化剤付着工程(点P2−点P3)と反応工程
(点P3−点P4)をこの順序で点P4〜点P9に示す
ように順次繰り返し行い(図3(C)及び図3
(D))、第2層目のタンタル酸化膜50B以降を堆積
させる。
Further, by setting the process temperature and the process pressure of the oxidizing agent deposition step and the reaction step to the same value as described above, the operation of raising and lowering the process temperature and the operation of raising and lowering the process pressure are performed when the process is shifted. Since there is no need, the throughput can be improved accordingly. By carrying out this reaction treatment, for example, for about 2 minutes, preferably for about 10 seconds to 60 seconds, the water vapor molecules 48 are substantially consumed and a tantalum oxide film 50A having a thickness of about 1 ° is formed. Thus, once the reaction process is completed, P
The supply of the ET is stopped (point P4), and then the oxidizing agent attaching step (point P2-point P3) and the reaction step (point P3-point P4) as described above are again performed in this order from point P4 to point P9. 3 (C) and FIG.
(D)) The second and subsequent layers of the tantalum oxide film 50B are deposited.

【0024】このような酸化剤付着工程と反応工程との
繰り返しをn回、例えば目標とする最終の膜厚にもよる
が、数回から数10回程度行って、図3(E)に示すよ
うに全体として積層されたタンタル酸化膜を得る。図3
(E)に示す場合には、上記一連の工程を5回繰り返し
行って5層のタンタル酸化膜50A〜50Eが得られた
状態を示している。このようにして、全てのタンタル酸
化膜の膜厚のトータルで、目標とする膜厚を得ることに
なる。このようにして、最後のサイクルの反応工程が終
了したならば(点P9)、ウエハWを所定のハンドリン
グ温度まで降温させ(点P10)、処理容器20内から
ウエハWをアンロードして搬出させることになる。この
ように、プロセス温度を400℃以下に維持し、酸化剤
付着工程と反応工程とをこの順序で複数回繰り返し行う
ことにより、表面反応を主体とする反応で分子レベルで
一層ずつ極めて薄いタンタル酸化膜を積層させるように
したので、全体としてのタンタル酸化膜は、厚さが偏る
ことなく膜厚の面内均一性を高く維持でき、しかも、数
Å〜100Å程度の非常に薄いタンタル酸化膜を、制御
性よく、その表面に凹凸を生ぜしめることなく表面粗さ
が非常に小さくて、電気的特性が良好なタンタル酸化膜
を得ることができる。
The repetition of the oxidizing agent deposition step and the reaction step is repeated n times, for example, several to several tens of times, depending on the target final film thickness, as shown in FIG. Thus, a tantalum oxide film laminated as a whole is obtained. FIG.
(E) shows a state in which the above series of steps is repeated five times to obtain five layers of tantalum oxide films 50A to 50E. In this way, a target film thickness is obtained in total of the film thicknesses of all the tantalum oxide films. In this way, when the reaction step of the last cycle is completed (point P9), the temperature of the wafer W is lowered to a predetermined handling temperature (point P10), and the wafer W is unloaded and unloaded from the processing chamber 20. Will be. As described above, the process temperature is maintained at 400 ° C. or lower, and the oxidizing agent attaching step and the reaction step are repeated a plurality of times in this order. Since the films are stacked, the tantalum oxide film as a whole can maintain high in-plane uniformity of the film thickness without unevenness in thickness, and furthermore, a very thin tantalum oxide film of about several to 100 mm is used. It is possible to obtain a tantalum oxide film having a very small surface roughness and good electric characteristics without causing any irregularities on the surface with good controllability.

【0025】また、上記第1実施例における各ガスの流
量、プロセス温度、プロセス圧力等は単に一例を示した
に過ぎず、これらに限定されないのは勿論である。例え
ばプロセス圧力に関しては、酸化剤付着工程及び反応工
程において、共に1.3Pa(0.01Torr)〜6
65Pa(5Torr)程度の範囲内で行うことができ
る。また、上記第1実施例では、酸化剤付着工程におい
て、酸化剤ガスとして水蒸気(H2 O)を用いたが、こ
れに限定されず、過酸化水素水(H22 )やオゾン
(O3 )を用いるようにしてもよい。また、上記第1実
施例においては、酸化剤付着工程と反応工程とを繰り返
し行う時にそれぞれ連続して行うようにしているが、こ
れらの両工程間に、直前の工程で上記処理容器20内へ
導入した酸化剤ガス、或いはPETガスを処理容器20
内の気相中から排除するためのガス排除工程を行うよう
にしてもよい。
Further, the flow rates, process temperatures, process pressures, and the like of the respective gases in the first embodiment are merely examples, and are not limited thereto. For example, regarding the process pressure, in the oxidizing agent attaching step and the reaction step, both are 1.3 Pa (0.01 Torr) to 6 Pa.
It can be performed within a range of about 65 Pa (5 Torr). In the first embodiment, steam (H 2 O) is used as the oxidizing gas in the oxidizing agent adhering step. However, the present invention is not limited to this, and hydrogen peroxide (H 2 O 2 ) and ozone (O 2 ) may be used. 3 ) may be used. In the first embodiment, when the oxidizing agent attaching step and the reaction step are repeatedly performed, they are respectively performed continuously. The introduced oxidizing gas or PET gas is supplied to the processing vessel 20.
A gas elimination step for elimination from the inside gas phase may be performed.

【0026】図4はこのような本発明方法の第2実施例
の流れを示すタイムチャートである。図2と図4とを比
較して明らかなように、この図4に示す第2実施例にお
いては、図2中に示す酸化剤付着工程と反応工程との間
及び反応工程と酸化剤付着工程との間に、それぞれガス
排除工程を行うようにしている。図4中においては、こ
のガス排除工程は、点P13−点P14、点P15−点
P16、点P17−点P18及び点P20−点P21間
にて行われている。また、この場合、成膜処理の開始の
点P11−点P12で行われる真空引きもガス排除工程
として捉えることができる。このガス排除工程では、直
前の工程(点P11−点P12の場合は除く)で処理容
器20内に導入された酸化剤ガス或いはPETガスを気
相中から排除するためのものであり、例えば点P13−
点P14間で示されるガス排除工程では、この直前の酸
化剤付着工程(点P12−点P13)にて処理容器20
内へ導入されて気相中に残存する水蒸気ガスを排除する
ものであり、また、点P15−点P16間で示されるガ
ス排除工程は、この直前の反応工程(点P14−点P1
5)にて処理容器20内へ導入されて気相中に残存する
PETガスを排除するものである。
FIG. 4 is a time chart showing the flow of the second embodiment of the method of the present invention. As is clear from a comparison between FIG. 2 and FIG. 4, in the second embodiment shown in FIG. 4, between the oxidizing agent attaching step and the reacting step shown in FIG. In between, a gas elimination step is performed. In FIG. 4, this gas elimination process is performed between points P13 and P14, points P15 and P16, points P17 and P18, and points P20 and P21. In this case, the evacuation performed at the point P11-point P12 at the start of the film forming process can also be regarded as the gas removing step. In this gas removing step, the oxidizing gas or PET gas introduced into the processing container 20 in the immediately preceding step (excluding the case of the points P11 to P12) is removed from the gas phase. P13-
In the gas exclusion step shown between the points P14, in the oxidizing agent attaching step (points P12-P13) immediately before this, the processing container 20
The gas elimination step shown between the points P15 and P16 is a reaction step (point P14-point P1) immediately before this.
In step 5), the PET gas introduced into the processing container 20 and remaining in the gas phase is removed.

【0027】このガス排除工程における具体的な操作
は、処理容器20への全てのガスの供給を停止した状態
でこの中を真空引きして処理容器20内をベース圧、例
えば0.4Pa(0.003Torr)まで減圧するこ
とによってPETガスや水蒸気を排除するガス排気用真
空引き操作や、処理容器20内を真空引きしつつこの処
理容器20内にN2 ガス等の不活性ガスを導入すること
によってPETガスや水蒸気を排除するガス排気用不活
性ガスパージ操作を選択的に行うことができる。この場
合、ガス排除工程は、例えば1〜2分間程度行えばよ
い。このように、ガス排除工程を行うことにより、この
直前の工程で処理容器20内に導入されて気相中に残存
するPETガス、或いは水蒸気を排除するようにしてい
るので、この直後の工程で水蒸気或いはPETガスを処
理容器20内に導入した時に、気相中には成膜反応に寄
与するガスが残存しないので、表面粗さの悪化の原因と
なる気相反応が生ずることがなくなり、従って、最終的
に得られるタンタル酸化膜の表面粗さを非常に小さく抑
制することが可能となる。
A specific operation in this gas elimination step is as follows. In a state where supply of all gases to the processing vessel 20 is stopped, the inside of the processing vessel 20 is evacuated to a base pressure, for example, 0.4 Pa (0 Pa). .003 Torr) by evacuation to remove PET gas and water vapor by reducing the pressure to 0.003 Torr, and introducing an inert gas such as N 2 gas into the processing vessel 20 while evacuating the processing vessel 20. This makes it possible to selectively perform a gas exhaust inert gas purge operation for eliminating PET gas and water vapor. In this case, the gas removing step may be performed, for example, for about 1 to 2 minutes. As described above, by performing the gas removing step, the PET gas or water vapor introduced into the processing container 20 in the immediately preceding step and remaining in the gas phase is removed. When water vapor or PET gas is introduced into the processing vessel 20, no gas contributing to the film formation reaction remains in the gas phase, so that a gas phase reaction that causes deterioration in surface roughness does not occur, and In addition, it becomes possible to suppress the surface roughness of the finally obtained tantalum oxide film very small.

【0028】ここで、ガス排除工程としてガス排気用不
活性ガスパージ操作を行った場合において、この時の処
理容器20内の圧力を、この工程の前後の酸化剤付着工
程や反応工程の時の圧力と同一の値、例えば40Paに
維持しておけば、全工程に亘って同一圧力値となるの
で、工程毎に圧力調整を行う必要がなくなり、その分、
処理速度が迅速化してスループットを向上させることが
可能となる。上記図4に示す第2実施例では、ガス排除
工程で、ガス排気用真空引き操作とガス排気用不活性ガ
スパージ操作の内のいずれか一方の操作を選択的に行う
ようにしたが、これに限定されず、これらの両操作を連
続的に行うようにしてもよい。
Here, in the case where an inert gas purging operation for gas exhaustion is performed as a gas elimination step, the pressure in the processing vessel 20 at this time is changed to the pressure during the oxidizing agent deposition step and the reaction step before and after this step. If the pressure is maintained at the same value, for example, 40 Pa, the same pressure value will be obtained throughout the entire process, so that it is not necessary to adjust the pressure for each process, and accordingly,
The processing speed is increased, and the throughput can be improved. In the second embodiment shown in FIG. 4 described above, in the gas elimination step, either one of the vacuum evacuation operation for gas exhaust and the inert gas purging operation for gas exhaust is selectively performed. However, the present invention is not limited thereto, and these two operations may be performed continuously.

【0029】図5はこのような本発明方法の第3実施例
の流れを示すタイムチャートである。図4と図5とを比
較して明らかなように、この図5に示す第3実施例にお
いては、図4中に示すガス排除工程においてその前半は
ガス排気用真空引き操作を行い、その後半は圧力復帰
(調整)の機能も併せ持たせてガス排気用不活性ガスパ
ージ操作を行っている。図5中においては、ガス排気用
真空引き操作は、点P11−点P11−1、点P13−
点P13−1、点P15−点P15−1、点P17−点
P17−1及び点P20−点P20−1間にて行われて
いる。また、ガス排気用不活性ガスパージ操作は、点P
11−1−点P12、点P13−1−点P14、点P1
5−1−点P16、点P17−1−点P18及び点P2
0−1−点P21間にて行われている。ここで、ガス排
気用真空引き操作とガス排気用不活性ガスパージ操作の
各操作は、それぞれ例えば1分間程度行えばよい。この
ように、ガス排除工程において、ガス排気用真空引き操
作とガス排気用不活性ガスパージ操作とを連続的に行う
ようにすれば、処理容器20内の気相中には成膜反応に
寄与するガスが略完全に存在しなくなるので、従って、
最終的に得られるタンタル酸化膜の表面粗さを一層非常
に小さく抑制することが可能となる。
FIG. 5 is a time chart showing the flow of the third embodiment of the method of the present invention. As is apparent from a comparison between FIG. 4 and FIG. 5, in the third embodiment shown in FIG. 5, in the gas elimination step shown in FIG. Performs an inert gas purge operation for gas exhaust while also having a function of pressure recovery (adjustment). In FIG. 5, the evacuation operation for gas exhaust is performed at points P11-P11-1, P13-
The processing is performed between point P13-1, point P15-point P15-1, point P17-point P17-1, and point P20-point P20-1. In addition, the inert gas purge operation for gas exhaust is performed at the point P
11-1-point P12, point P13-1-point P14, point P1
5-1-point P16, point P17-1-point P18, and point P2
It is performed between 0-1 and point P21. Here, each operation of the evacuation operation for gas exhaustion and the inert gas purge operation for gas exhaustion may be performed for, for example, about one minute. As described above, in the gas elimination step, if the evacuation operation for gas exhaustion and the inert gas purge operation for gas exhaustion are continuously performed, the gas phase in the processing container 20 contributes to the film formation reaction. Since the gas is almost completely absent,
It is possible to further reduce the surface roughness of the finally obtained tantalum oxide film.

【0030】次に、本発明方法のMLD成膜と従来のC
VD成膜(先の特願2000−80904にて開示した
方法を含む)によって得られたタンタル酸化膜の表面粗
さの評価と、膜中の炭素濃度の評価を行ったので、その
評価結果について説明する。図6は温度が410℃にて
CVD成膜を行った時(特願2000−80904に開
示した方法を含む)と、温度が200℃及び300℃に
てそれぞれ本発明のMLD成膜を行った時のそれぞれの
膜の表面粗さを表すグラフである。尚、形成した膜厚
は、すべて実質的に同じ厚さである。図6に示すグラフ
中、結果A及び結果Bはそれぞれ図5に示す本発明の第
3実施例の方法で成膜を行った時の結果を示し、結果A
は全体のプロセス温度を200℃に維持して100回繰
り返した場合、結果Bは全体のプロセス温度を300℃
に維持して50回繰り返した場合をそれぞれ示してい
る。また、結果Cは先の出願(特願2000−8090
4)に開示した方法で成膜した場合を示しており、プロ
セス温度は410℃である。更に、結果Dは従来の一般
的なCVDにより成膜した場合を示しており、プロセス
温度は410℃である。
Next, MLD film formation according to the method of the present invention and conventional C
The evaluation of the surface roughness of the tantalum oxide film obtained by VD film formation (including the method disclosed in the above-mentioned Japanese Patent Application No. 2000-80904) and the evaluation of the carbon concentration in the film were performed. explain. FIG. 6 shows the case where the CVD film formation was performed at a temperature of 410 ° C. (including the method disclosed in Japanese Patent Application No. 2000-80904), and the MLD film formation of the present invention was performed at a temperature of 200 ° C. and 300 ° C., respectively. 4 is a graph showing the surface roughness of each film at the time. In addition, all the formed film thicknesses are substantially the same. In the graph shown in FIG. 6, the results A and B show the results when the film was formed by the method of the third embodiment of the present invention shown in FIG. 5, respectively.
When B is repeated 100 times while maintaining the overall process temperature at 200 ° C., the result B is that the overall process temperature is 300 ° C.
Are repeated 50 times while maintaining the same. In addition, the result C is based on the prior application (Japanese Patent Application No. 2000-8090).
This shows a case where a film is formed by the method disclosed in 4), and the process temperature is 410 ° C. Further, result D shows a case where a film is formed by a conventional general CVD, and the process temperature is 410 ° C.

【0031】このグラフから明らかなように、表面粗に
関して、本発明方法の結果A、Bはそれぞれ1.2Å及
び1.5Åを示しており、本発明方法の場合にはCVD
成膜による結果Dの4.5Å及び先の出願の方法による
結果Cの2Åよりも表面粗さがかなり小さくなってお
り、良好な結果を得られることが判明した。尚、本発明
方法において、プロセス温度が200℃の場合の膜厚の
成長レートは、1回当たり0.5Å程度であり、300
℃の場合は1.0Å程度であった。また、図7は温度が
410℃にてCVD成膜を行った時と本発明のMLD成
膜を行った時のそれぞれの膜中の炭素濃度を示すグラフ
である。図7に示すグラフ中、特性Aは図5に示す本発
明の第3実施例の方法で成膜を行った時の結果(プロセ
ス温度は300℃)を示し、特性Bは従来の一般的なC
VD成膜を行った時の結果(プロセス温度は410℃)
を示す。
As is clear from this graph, the results A and B of the method of the present invention show 1.2 ° and 1.5 °, respectively, with respect to the surface roughness.
The surface roughness was considerably smaller than 4.5 ° of the result D by the film formation and 2 ° of the result C by the method of the prior application, and it was found that good results could be obtained. In the method of the present invention, the growth rate of the film thickness when the process temperature is 200 ° C. is about 0.5 ° per time,
In the case of ° C, it was about 1.0 °. FIG. 7 is a graph showing the carbon concentration in each of the films when the CVD film was formed at a temperature of 410 ° C. and when the MLD film of the present invention was formed. In the graph shown in FIG. 7, a characteristic A shows a result (process temperature is 300 ° C.) when a film is formed by the method of the third embodiment of the present invention shown in FIG. C
Result when performing VD film formation (process temperature is 410 ° C)
Is shown.

【0032】このグラフから明らかなように、今後タン
タル酸化膜の使用態様で予定される少なくとも厚さ50
Åまでは、特性Bよりも本発明の特性Aの方が炭素濃度
の値が十分に小さくなっており、これにより電気的特性
が本発明方法による膜の方がかなり優れていることが判
明した。尚、以上の各本実施例では、反応工程におい
て、PETガスと共にキャリアガスとしてN2 ガスを用
いたが、他の不活性ガス、例えばHe、Ne、Arガス
を用いてもよい。また、原料ガスとしてはPETガスに
限定されず、タンタルを含んだ他の原料ガスを用いても
よい。
As is clear from this graph, at least the thickness 50 which is expected to be used in the future use of the tantalum oxide film.
Up to Å, it was found that the carbon concentration of the property A of the present invention was sufficiently smaller than that of the property B, and thus the electrical properties of the film according to the method of the present invention were considerably better. . Note that, in each of the above-described embodiments, in the reaction process, the N 2 gas is used as the carrier gas together with the PET gas, but another inert gas, for example, He, Ne, or Ar gas may be used. Further, the source gas is not limited to PET gas, and another source gas containing tantalum may be used.

【0033】また、上記各実施例では、半導体ウエハの
表面にタンタル酸化膜を堆積させる場合を例にとって説
明したが、他の例として具体的には、図8にも示すよう
に、例えばMIM構造のキャパシタのキャパシタ絶縁膜
としてタンタル酸化膜8を堆積させる場合にも本発明方
法を適用することができる。すなわち、図8(A)に示
すようにSiO2 等よりなる層間絶縁膜5上に形成され
た例えばルテニウムよりなる下部電極3に対して、図8
(B)に示すようにキャパシタ絶縁膜としてタンタル酸
化膜8を形成する際に、前述したような同じ温度、圧力
等のプロセス条件で本発明方法を用いる。これにより、
インキュベーションタイムが解消されて下部電極3上と
層間絶縁膜5上に同等の厚さのタンタル酸化膜8を堆積
させることができるのみならず、電気特性が良好で、し
かも表面粗さも非常に小さなタンタル酸化膜を得ること
ができる。従って、図8(C)に示すように、この上層
に上部電極11を堆積して両電極3、11間に電圧を印
加しても、先に図12において説明した場合と異なって
絶縁不良部分9(図12参照)が発生していないので、
その電気的特性を高く維持することが可能となる。尚、
このキャパシタはMIM構造であるが、これに限定され
ず、例えばMIS(Metal Insulator
Semiconductor)構造のキャパシタにも適
用することができる。
In each of the above embodiments, the case where a tantalum oxide film is deposited on the surface of the semiconductor wafer has been described as an example. However, as another example, specifically, as shown in FIG. The method of the present invention can be applied to the case where a tantalum oxide film 8 is deposited as a capacitor insulating film of the capacitor of FIG. That is, as shown in FIG. 8A, the lower electrode 3 made of, for example, ruthenium formed on the interlayer insulating film 5 made of SiO 2 or the like, as shown in FIG.
When forming the tantalum oxide film 8 as a capacitor insulating film as shown in FIG. 3B, the method of the present invention is used under the same process conditions as described above, such as temperature and pressure. This allows
The incubation time is eliminated, so that not only can the tantalum oxide film 8 of the same thickness be deposited on the lower electrode 3 and the interlayer insulating film 5, but also the tantalum has good electrical characteristics and very small surface roughness. An oxide film can be obtained. Therefore, as shown in FIG. 8C, even if the upper electrode 11 is deposited on this upper layer and a voltage is applied between the two electrodes 3 and 11, unlike the case described above with reference to FIG. Since 9 (see FIG. 12) has not occurred,
The electrical characteristics can be maintained high. still,
This capacitor has an MIM structure, but is not limited to this. For example, a MIS (Metal Insulator)
The present invention can also be applied to a capacitor having a semiconductor (Semiconductor) structure.

【0034】また、ここでは、単管構造で、一度に多数
枚の半導体ウエハに対して処理を行なうことができる、
バッチ式の成膜装置を例にとって説明したが、これに限
定されず、2重管構造のバッチ式の成膜装置や半導体ウ
エハを1枚ずつ処理する、いわゆる枚葉式の成膜装置に
も本発明を適用できるのは勿論である。更に、被処理体
としては、半導体ウエハに限定されず、LCD基板、ガ
ラス基板等にも本発明を適用できるのは勿論である。
Here, a single tube structure can be used to process a large number of semiconductor wafers at once.
Although a batch type film forming apparatus has been described as an example, the present invention is not limited to this, and is also applicable to a batch type film forming apparatus having a double pipe structure and a so-called single wafer type film forming apparatus which processes semiconductor wafers one by one. Of course, the present invention can be applied. Further, the object to be processed is not limited to a semiconductor wafer, and it goes without saying that the present invention can be applied to an LCD substrate, a glass substrate, and the like.

【0035】[0035]

【発明の効果】以上説明したように、本発明の成膜方法
によれば、次のように優れた作用効果を発揮することが
できる。請求項1、3、5、6、7、8に規定する発明
によれば、気相反応を抑制して表面反応を主体とした反
応を生ぜしめて分子レベルの極めて薄い膜を一層ずつ複
数層に亘って形成することにより全体のタンタル酸化膜
を堆積させるようにしたので、膜厚の面内均一性が非常
に高くて表面粗さは非常に小さく、しかも電気的特性が
良好な薄い膜厚のタンタル酸化膜を精度良く形成するこ
とができる。請求項2に規定する発明によれば、酸化剤
付着工程と反応工程との間でガス排除工程を行うように
しているので、処理容器内の気相中に滞留する酸化剤ガ
ス、或いは原料ガスを略確実に排除でき、従って、気相
反応の発生を略確実に抑制して表面反応を主体とした成
膜を行うことができる。請求項4に規定する発明によれ
ば、処理容器内の圧力を昇降させる必要がないので、成
膜処理のスループットを向上させることができる。
As described above, according to the film forming method of the present invention, the following excellent functions and effects can be exhibited. According to the inventions defined in claims 1, 3, 5, 6, 7, and 8, a gas phase reaction is suppressed to cause a reaction mainly based on a surface reaction, and an extremely thin film at a molecular level is formed into a plurality of layers one by one. Since the entire tantalum oxide film is deposited by forming over the entire surface, the in-plane uniformity of the film thickness is very high, the surface roughness is very small, and the electric characteristics are good. A tantalum oxide film can be accurately formed. According to the invention defined in claim 2, since the gas removing step is performed between the oxidizing agent attaching step and the reaction step, the oxidizing gas or the raw material gas staying in the gas phase in the processing vessel Can be almost certainly eliminated, and therefore, the formation of a gas phase reaction can be almost certainly suppressed, and a film can be formed mainly by a surface reaction. According to the invention defined in claim 4, since it is not necessary to raise or lower the pressure in the processing container, it is possible to improve the throughput of the film forming process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明方法を実施する成膜装置を示す構成図で
ある。
FIG. 1 is a configuration diagram illustrating a film forming apparatus that performs a method of the present invention.

【図2】本発明方法の第1実施例の流れを示すタイムチ
ャートである。
FIG. 2 is a time chart showing a flow of the first embodiment of the method of the present invention.

【図3】本発明方法における成膜状態を示す模式図であ
る。
FIG. 3 is a schematic diagram showing a film formation state in the method of the present invention.

【図4】本発明方法の第2実施例の流れを示すタイムチ
ャートである。
FIG. 4 is a time chart showing a flow of a second embodiment of the method of the present invention.

【図5】本発明方法の第3実施例の流れを示すタイムチ
ャートである。
FIG. 5 is a time chart showing a flow of a third embodiment of the method of the present invention.

【図6】温度410℃にてCVD成膜を行った時と、温
度200℃及び300℃にてそれぞれ本発明のMLD成
膜を行った時のそれぞれの膜の表面粗さを表すグラフで
ある。
FIG. 6 is a graph showing the surface roughness of each film when a CVD film is formed at a temperature of 410 ° C. and when the MLD film of the present invention is formed at a temperature of 200 ° C. and 300 ° C., respectively. .

【図7】温度410℃にてCVD成膜を行った時と本発
明のMLD成膜を行った時のそれぞれの膜中の炭素濃度
を示すグラフである。
FIG. 7 is a graph showing the carbon concentration in each film when a CVD film is formed at a temperature of 410 ° C. and when an MLD film is formed according to the present invention.

【図8】MIM構造のキャパシタのキャパシタ絶縁膜と
してタンタル酸化膜を堆積させる場合について説明する
ための図である。
FIG. 8 is a diagram illustrating a case where a tantalum oxide film is deposited as a capacitor insulating film of a capacitor having an MIM structure.

【図9】タンタル酸化膜をゲート絶縁膜等に用いた時の
キャパシタ構造の一例を示す断面図である。
FIG. 9 is a cross-sectional view showing an example of a capacitor structure when a tantalum oxide film is used as a gate insulating film or the like.

【図10】タンタル酸化膜の成膜レートとインキュベー
ションタイムとの関係を示すグラフである。
FIG. 10 is a graph showing a relationship between a deposition rate of a tantalum oxide film and an incubation time.

【図11】インキュベーションタイムの時の成膜状態を
示す模式図である。
FIG. 11 is a schematic diagram showing a film formation state during an incubation time.

【図12】MIM(Metal Insulator
Metal)構造のキャパシタの絶縁膜について説明す
るための図である。
FIG. 12: MIM (Metal Insulator)
FIG. 3 is a diagram for describing an insulating film of a capacitor having a (Metal) structure.

【符号の説明】[Explanation of symbols]

2 ソース 4 ドレイン 8 タンタル酸化膜 10 TiN膜 12 ゲート電極 20 処理容器 26 加熱ヒータ(加熱手段) 30 原料ガス導入ノズル(原料ガス供給手段) 32 酸化剤導入ノズル(酸化剤供給手段) 34 酸素導入ノズル 44 ウエハボート 48 水蒸気ガス 50A〜50D タンタル酸化膜 W 半導体ウエハ(被処理体) 2 Source 4 Drain 8 Tantalum oxide film 10 TiN film 12 Gate electrode 20 Processing vessel 26 Heater (heating means) 30 Source gas introduction nozzle (source gas supply means) 32 Oxidant introduction nozzle (oxidant supply means) 34 Oxygen introduction nozzle 44 wafer boat 48 steam gas 50A-50D tantalum oxide film W semiconductor wafer (object to be processed)

フロントページの続き (72)発明者 綱島 祥隆 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 (72)発明者 両角 友一朗 山梨県韮崎市穂坂町三ツ沢650番地 東京 エレクトロン山梨株式会社内 (72)発明者 崔 東均 山梨県韮崎市穂坂町三ツ沢650番地 東京 エレクトロン山梨株式会社内 (72)発明者 長谷部 一秀 山梨県韮崎市穂坂町三ツ沢650番地 東京 エレクトロン山梨株式会社内 Fターム(参考) 4K030 AA11 AA14 AA18 BA42 CA04 EA01 FA10 JA10 LA15 5F045 AA03 AA15 AB31 AC07 AD06 AD07 AE19 BB02 BB16 DC61 DP19 EE02 EE14 EE18 EE19 EF02 EG05 EK06 EM10 EN05 5F058 BC03 BD05 BF29 BF54 BF62 BF63 BG02 Continuing from the front page (72) Inventor Yoshitaka Tsunashima 8 Shinsugita-cho, Isogo-ku, Yokohama-shi, Kanagawa Prefecture Inside the Toshiba Yokohama Office (72) Inventor Yuichiro Ryuko 650 Mitsuzawa, Hosaka-cho, Nirasaki, Yamanashi Prefecture Tokyo Electron Yamanashi Co., Ltd. (72) Inventor Choi Dong-yun 650 Mitsuzawa, Hosaka-cho, Nirasaki-shi, Yamanashi Prefecture Inside Tokyo Electron Yamanashi Co., Ltd. (72) Inventor Kazuhide Hasebe 650 Mitsuzawa, Hosaka-cho, Nirasaki-shi, Yamanashi Prefecture Tokyo Electron Yamanashi F-term ( 4K030 AA11 AA14 AA18 BA42 CA04 EA01 FA10 JA10 LA15 5F045 AA03 AA15 AB31 AC07 AD06 AD07 AE19 BB02 BB16 DC61 DP19 EE02 EE14 EE18 EE19 EF02 EG05 EK06 EM10 EN05 5F058 BC03 BD05 BF29 BF29 BF29 BF29 BF29 BF29

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 処理容器内の被処理体の表面に、原料ガ
スと酸化剤ガスとを用いてタンタル酸化膜を形成する成
膜方法において、 前記被処理体の表面に前記酸化剤ガスを付着させる酸化
剤付着工程と、前記付着された酸化剤ガスに対して前記
原料ガスを作用させてタンタル酸化膜を形成する反応工
程とをこの順序で複数回繰り返し行うようにしたことを
特徴とする成膜方法。
1. A film forming method for forming a tantalum oxide film on a surface of an object in a processing vessel using a source gas and an oxidizing gas, wherein the oxidizing gas is attached to the surface of the object. And a reaction step of forming a tantalum oxide film by causing the source gas to act on the attached oxidant gas in this order. Membrane method.
【請求項2】 前記酸化剤付着工程と前記反応工程との
間に、直前の工程で前記処理容器内へ導入した酸化剤ガ
スまたは原料ガスを前記処理容器内の気相中から排除す
るためのガス排除工程を行うようにしたことを特徴とす
る請求項1記載の成膜方法。
2. A method for removing an oxidizing gas or a raw material gas introduced into the processing vessel in the immediately preceding step from the gas phase in the processing vessel between the oxidizing agent attaching step and the reaction step. 2. The film forming method according to claim 1, wherein a gas removing step is performed.
【請求項3】 前記ガス排除工程は、前記処理容器内へ
のガスの供給を停止しつつ前記処理容器内を真空引きす
るガス排気用真空引き操作または/及び前記処理容器内
へ不活性ガスを導入しつつ真空引きするガス排気用不活
性ガスパージ操作よりなることを特徴とする請求項2記
載の成膜方法。
3. The method according to claim 2, wherein the gas removing step includes a gas exhaust vacuum operation for evacuating the inside of the processing container while stopping the supply of gas into the processing container, and / or an inert gas into the processing container. 3. The film forming method according to claim 2, further comprising an inert gas purging operation for exhausting a gas while introducing a vacuum.
【請求項4】 前記酸化剤付着工程と前記反応工程とは
実質的に同一圧力下にて行うようにしたことを特徴とす
る請求項1記載の成膜方法。
4. The film forming method according to claim 1, wherein the oxidizing agent attaching step and the reacting step are performed under substantially the same pressure.
【請求項5】 前記酸化剤付着工程と前記ガス排除工程
と前記反応工程とは、実質的に同一圧力下にて行うよう
にしたことを特徴とする請求項2記載の成膜方法。
5. The film forming method according to claim 2, wherein the oxidizing agent attaching step, the gas removing step, and the reaction step are performed under substantially the same pressure.
【請求項6】 前記反応工程は、前記原料ガスが表面反
応を主体として反応するような温度範囲にて行うように
したことを特徴とする請求項1乃至5のいずれかに記載
の成膜方法。
6. The film forming method according to claim 1, wherein the reaction step is performed in a temperature range in which the source gas reacts mainly by a surface reaction. .
【請求項7】 前記温度範囲は、150〜400℃の範
囲内であることを特徴とする請求項6記載の成膜方法。
7. The film forming method according to claim 6, wherein the temperature range is in a range of 150 to 400 ° C.
【請求項8】 前記酸化剤ガスは、H2 O、H22
3 の内のいずれか1つであることを特徴とする請求項
1乃至7のいずれかに記載の成膜方法。
8. The oxidizing gas is H 2 O, H 2 O 2 ,
The film forming method according to claim 1, wherein the film is one of O 3 .
JP2000361899A 2000-11-28 2000-11-28 Film formation method Expired - Fee Related JP3437830B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000361899A JP3437830B2 (en) 2000-11-28 2000-11-28 Film formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000361899A JP3437830B2 (en) 2000-11-28 2000-11-28 Film formation method

Publications (2)

Publication Number Publication Date
JP2002164345A true JP2002164345A (en) 2002-06-07
JP3437830B2 JP3437830B2 (en) 2003-08-18

Family

ID=18833271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000361899A Expired - Fee Related JP3437830B2 (en) 2000-11-28 2000-11-28 Film formation method

Country Status (1)

Country Link
JP (1) JP3437830B2 (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040630A1 (en) * 2002-10-30 2004-05-13 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing system
WO2005017987A1 (en) * 2003-08-15 2005-02-24 Hitachi Kokusai Electric Inc. Substrate treatment appratus and method of manufacturing semiconductor device
JP2005133203A (en) * 2003-10-07 2005-05-26 Tokyo Electron Ltd Film deposition method, and film deposition device
US6939760B2 (en) 2002-07-02 2005-09-06 Elpida Memory, Inc. Method for semiconductor device manufacturing to include multistage chemical vapor deposition of material oxide film
JP2014532304A (en) * 2011-09-23 2014-12-04 ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated Plasma activated conformal dielectric films
JP2015233137A (en) * 2014-06-05 2015-12-24 エーエスエム アイピー ホールディング ビー.ブイ. Reactive curing process for semiconductor substrate
US9570274B2 (en) 2010-04-15 2017-02-14 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9570290B2 (en) 2010-04-15 2017-02-14 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US9786570B2 (en) 2012-11-08 2017-10-10 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9793110B2 (en) 2010-04-15 2017-10-17 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9875891B2 (en) 2014-11-24 2018-01-23 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939760B2 (en) 2002-07-02 2005-09-06 Elpida Memory, Inc. Method for semiconductor device manufacturing to include multistage chemical vapor deposition of material oxide film
WO2004040630A1 (en) * 2002-10-30 2004-05-13 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing system
WO2005017987A1 (en) * 2003-08-15 2005-02-24 Hitachi Kokusai Electric Inc. Substrate treatment appratus and method of manufacturing semiconductor device
CN100367459C (en) * 2003-08-15 2008-02-06 株式会社日立国际电气 Substrate treatment appratus and method of manufacturing semiconductor device
KR100819639B1 (en) 2003-08-15 2008-04-03 가부시키가이샤 히다치 고쿠사이 덴키 Substrate treatment appratus and method of manufacturing semiconductor device
US8598047B2 (en) 2003-08-15 2013-12-03 Hitachi Kokusai Electric Inc. Substrate processing apparatus and producing method of semiconductor device
JP2005133203A (en) * 2003-10-07 2005-05-26 Tokyo Electron Ltd Film deposition method, and film deposition device
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9570274B2 (en) 2010-04-15 2017-02-14 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9570290B2 (en) 2010-04-15 2017-02-14 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9673041B2 (en) 2010-04-15 2017-06-06 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for patterning applications
US11133180B2 (en) 2010-04-15 2021-09-28 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US11011379B2 (en) 2010-04-15 2021-05-18 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10361076B2 (en) 2010-04-15 2019-07-23 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9793110B2 (en) 2010-04-15 2017-10-17 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10043657B2 (en) 2010-04-15 2018-08-07 Lam Research Corporation Plasma assisted atomic layer deposition metal oxide for patterning applications
US10043655B2 (en) 2010-04-15 2018-08-07 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP2014532304A (en) * 2011-09-23 2014-12-04 ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated Plasma activated conformal dielectric films
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9786570B2 (en) 2012-11-08 2017-10-10 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10008428B2 (en) 2012-11-08 2018-06-26 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
JP2018198318A (en) * 2014-06-05 2018-12-13 エーエスエム アイピー ホールディング ビー.ブイ. Reactive curing process for semiconductor substrate
JP2015233137A (en) * 2014-06-05 2015-12-24 エーエスエム アイピー ホールディング ビー.ブイ. Reactive curing process for semiconductor substrate
US9875891B2 (en) 2014-11-24 2018-01-23 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US10373806B2 (en) 2016-06-30 2019-08-06 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10957514B2 (en) 2016-06-30 2021-03-23 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer

Also Published As

Publication number Publication date
JP3437830B2 (en) 2003-08-18

Similar Documents

Publication Publication Date Title
JP3437832B2 (en) Film forming method and film forming apparatus
JP3437830B2 (en) Film formation method
JP5097554B2 (en) Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
US8435905B2 (en) Manufacturing method of semiconductor device, and substrate processing apparatus
JP5864503B2 (en) Semiconductor device manufacturing method, substrate processing apparatus, program, and recording medium
JP5882075B2 (en) Capacitor manufacturing method, capacitor, and dielectric film forming method used therefor
JP5541223B2 (en) Film forming method and film forming apparatus
JP2007516599A (en) Surface preparation before deposition on germanium
KR20030011568A (en) Semiconductor treating apparatus and cleaning method of the same
KR20050008320A (en) Method for depositing cobalt layer
JP2012033874A (en) Semiconductor device manufacturing method, substrate processing method, and substrate processing device
US6207489B1 (en) Method for manufacturing capacitor of semiconductor memory device having tantalum oxide film
JP2018145459A (en) Gas supply device, gas supply method, and film deposition method
JP2017005016A (en) Semiconductor device manufacturing method, substrate processing apparatus and program
JP4259247B2 (en) Deposition method
JP4559223B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
US6800570B2 (en) Method of forming a metal oxide film
US8586430B2 (en) Method of forming dielectric film and capacitor manufacturing method using the same
US7125811B2 (en) Oxidation method for semiconductor process
JP6030746B2 (en) Semiconductor device manufacturing method, substrate processing apparatus, program, and recording medium
JP2004039976A (en) Method for cleaning substrate treating device
US20220254629A1 (en) Deposition method
JP7179962B2 (en) Semiconductor device manufacturing method, substrate processing method, substrate processing apparatus, and program
JP2001308087A (en) Film-forming method and film-forming apparatus
JP2001338920A (en) Film forming method and film forming apparatus

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees